特開 2022-74076 プラズマ支援原子層堆積技術を用いて製造された半導体デバイス及びその方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022074076

(43)【公開日】2022-05-17

(54)【発明の名称】プラズマ支援原子層堆積技術を用いて製造された半導体デバイス及びその方法

(51)【国際特許分類】

   H01L 21/205 20060101AFI20220510BHJP

   H01L 21/31 20060101ALI20220510BHJP

   H01L 21/3065 20060101ALI20220510BHJP

【ＦＩ】

H01L21/205

H01L21/31 C

H01L21/302 105A

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2021175972

(22)【出願日】2021-10-27

(31)【優先権主張番号】109137882

(32)【優先日】2020-10-30

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】514024712

【氏名又は名称】台湾ナノカーボンテクノロジー股▲ふん▼有限公司

【氏名又は名称原語表記】ＴＡＩＷＡＮ ＣＡＲＢＯＮ ＮＡＮＯ ＴＥＣＨＮＯＬＯＧＹ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】５Ｆ．，ＮＯ．５０－１， Ｋｅｙａｎ Ｒｄ．，Ｚｈｕｎａｎ Ｔｏｗｎｓｈｉｐ， Ｍｉａｏｌｉ Ｃｏｕｎｔｙ， Ｔａｉｗａｎ（Ｒ．Ｏ．Ｃ．）

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際特許業務法人

(72)【発明者】

【氏名】顔 聡富

(72)【発明者】

【氏名】張 光瑞

(72)【発明者】

【氏名】蔡 群賢

(72)【発明者】

【氏名】李 庭鵑

(72)【発明者】

【氏名】蔡 群榮

【テーマコード（参考）】

5F004

5F045

【Ｆターム（参考）】

5F004AA01

5F004BA09

5F004BB13

5F004BB18

5F004CA05

5F004CA06

5F004CA08

5F045AA08

5F045AA15

5F045AB03

5F045AB10

5F045AB11

5F045AB12

5F045AB14

5F045AB15

5F045AB32

5F045AF03

5F045BB02

5F045BB08

5F045DP03

5F045DP27

5F045EF05

5F045EH14

5F045EH20

5F045EK07

5F045EK22

5F045EM10

(57)【要約】      （修正有）

【課題】堆積フィルムの均一性を向上させるプラズマ支援原子層堆積方法及び半導体デバイスを提供する。
【解決手段】半導体デバイス１の製造方法は、シリコン基板１１１と第１酸化層１１３とを含む基板１１を提供するステップと、誘電体層１３３と導体層１３１とを含む複数のスタッキング層１３ａ～１３ｃを基板に堆積するステップと、スタッキング層をエッチングして少なくとも１つのトレンチｔを形成させるステップと、プラズマ支援原子層堆積装置を用いて第２酸化層１５をスタッキング層及びトレンチに堆積するステップと、第１無線周波数電力装置が上部電極の複数のノズルからプラズマを生成させ、第２無線周波数電力装置が複数のノズルを洗浄するステップと、下部電極がチャンバの下方に設けられ、且つ、第３無線周波数電力装置が接続されるステップと、高抵抗層を第２酸化層に堆積するステップと、低抵抗層を高抵抗層に堆積するステップと、を含む。
【選択図】図５

【特許請求の範囲】

【請求項1】

基板を提供するステップであって、前記基板はシリコン基板と第１酸化層とを含み、前記第１酸化層は前記シリコン基板に位置するステップと、
複数のスタッキング層を前記基板に堆積するステップであって、各前記スタッキング層は誘電体層と導体層とを含むステップと、
パターン化されたフォトレジスト層によって前記複数のスタッキング層をエッチングして、前記複数のスタッキング層に少なくとも１つのトレンチを形成させるステップであって、前記トレンチの底部に前記第１酸化層が露出するステップと、
プラズマ支援原子層堆積装置を用いて第２酸化層を前記複数のスタッキング層及び前記少なくとも１つのトレンチに堆積するステップであって、前記プラズマ支援原子層堆積装置はチャンバと、上部電極と、下部電極とを含み、前記上部電極は前記チャンバの上方に位置し且つ前記上部電極に第１無線周波数電力装置及び第２無線周波数電力装置が接続され、前記上部電極は複数のノズルを含み、前記第１無線周波数電力装置は前記上部電極の前記複数のノズルからプラズマを生成させるように構成され、前記第２無線周波数電力装置は前記複数のノズルを洗浄するように構成され、前記下部電極は前記チャンバの下方に設けられ且つ前記下部電極に第３無線周波数電力装置が接続され、前記基板が前記下部電極に設けられて堆積工程が行われるステップと、
前記プラズマ支援原子層堆積装置を用いて高抵抗層を前記第２酸化層に堆積するステップと、
前記プラズマ支援原子層堆積装置を用いて低抵抗層を前記高抵抗層に堆積するステップとを含むことを特徴とするプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法。

【請求項2】

各前記ノズルが、前記上部電極の上面から下面まで貫く溝穴を有することを特徴とする請求項１に記載の方法。

【請求項3】

前記溝穴の前記上面における開口は上開口であり、前記溝穴の前記下面における開口は下開口であり、前記下開口は前記上開口より大きく、前記溝穴は前記下開口から前記上開口まで漸次縮小することを特徴とする請求項２に記載の方法。

【請求項4】

前記溝穴の前記上面における開口は上開口であり、前記溝穴の前記下面における開口は下開口であり、前記下開口の輪郭は六角形であることを特徴とする請求項２に記載の方法。

【請求項5】

前記プラズマ支援原子層堆積装置は前記チャンバの下方に設けられた三次元回転装置をさらに含み、前記下部電極が前記三次元回転装置に設けられ、前記堆積工程において、前記三次元回転装置は前記基板を連れて回転させて、堆積が均一になることを特徴とする請求項１に記載の方法。

【請求項6】

前記下部電極から前記上部電極への方向は第１方向であり、前記三次元回転装置が回転しない時は、前記基板の法線方向は前記第１方向に平行であり、前記三次元回転装置が前記基板を連れて回転させる時は、前記基板の前記法線方向は前記第１方向に対して角度を有し、前記角度は０°～１５°であることを特徴とする請求項５に記載の方法。

【請求項7】

前記上部電極に上加熱器が接続され、前記堆積工程において、前記上加熱器が前記上部電極を加熱して、堆積が均一になることを特徴とする請求項１に記載の方法。

【請求項8】

前記下部電極に下加熱器が接続され、前記堆積工程において、前記下加熱器が前記下部電極を加熱して、堆積が均一になることを特徴とする請求項１に記載の方法。

【請求項9】

前記高抵抗層は第１多結晶シリコン層と第１導電性化合物層とを含み、前記低抵抗層は第２多結晶シリコン層と第２導電性化合物層とを含み、前記第２多結晶シリコン層は前記第１多結晶シリコン層より厚さが大きく、前記第２導電性化合物層は前記第１導電性化合物層より厚さが大きいことを特徴とする請求項１に記載の方法。

【請求項10】

前記スタッキング層の層数は２０より大きく、各前記スタッキング層において、前記誘電体層が前記導体層の上方に位置し、又は前記導体層が前記誘電体層の上方に位置することを特徴とする請求項１に記載の方法。

【請求項11】

前記導体層はＰ型半導体層又はＮ型半導体層であり、前記誘電体層は酸化物層であることを特徴とする請求項１に記載の方法。

【請求項12】

前記トレンチの幅は４５ｎｍ～６５ｎｍである請求項１に記載の方法。

【請求項13】

前記シリコン基板の厚さは５２０ｎｍ～５８０ｎｍであり、前記第１酸化層の厚さは９０ｎｍ～１１０ｎｍであり、前記誘電体層の厚さは１８ｎｍ～２２ｎｍであり、前記導体層の厚さは２７ｎｍ～３３ｎｍであることを特徴とする請求項１に記載の方法。

【請求項14】

シリコン基板と第１酸化層とを含む基板であって、前記第１酸化層が前記シリコン基板に位置する前記基板と、
前記基板の上に堆積された複数のスタッキング層であって、それぞれ誘電体層と導体層とを含む前記複数のスタッキング層と、
少なくとも１つのトレンチであって、パターン化されたフォトレジスト層によって前記複数のスタッキング層がエッチングされて形成され、前記トレンチの底部に前記第１酸化層が露出する前記少なくとも１つのトレンチと、
プラズマ支援原子層堆積装置を用いて前記複数のスタッキング層及び前記少なくとも１つのトレンチに堆積された第２酸化層であって、前記プラズマ支援原子層堆積装置はチャンバと、上部電極と、下部電極とを含み、前記上部電極は前記チャンバの上方に位置し且つ前記上部電極に第１無線周波数電力装置及び第２無線周波数電力装置が接続され、前記上部電極は複数のノズルを含み、前記第１無線周波数電力装置は前記上部電極の前記複数のノズルからプラズマを生成させるように構成され、前記第２無線周波数電力装置は前記複数のノズルを洗浄するように構成され、前記下部電極は前記チャンバの下方に設けられ且つ前記下部電極に第３無線周波数電力装置が接続され、前記基板が前記下部電極に設けられて堆積工程が行われる前記第２酸化層と、
前記プラズマ支援原子層堆積装置を用いて前記第２酸化層に堆積された高抵抗層と、
前記プラズマ支援原子層堆積装置を用いて前記高抵抗層に堆積された低抵抗層とを含むことを特徴とする半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は半導体デバイスの製造方法に関し、特にプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法に関する。

【背景技術】

【0002】

半導体産業は今盛んな発展を迎えている。半導体の設計と材料技術の進歩により半導体デバイスはより小さくて複雑な回路を備えるようになる。半導体デバイスでは単位面積当たりの機能が増えるとサイズが縮小するため、生産効率の向上とコストの削減を両立している。

【0003】

半導体デバイスの機能は半導体チップの面積によって制限される。半導体技術の進歩により、三次元スタッキング技術を利用して部品の密度を増やす装置も増えている。しかし、三次元スタッキング技術を用いると半導体デバイスの製造がより複雑になるばかりか、半導体デバイスの製造工程の質と安定性が保ちにくくなり、歩留まりの方にも影響がある。三次元集積回路の半導体チップには構造と工程の高度化が求められる。従来の三次元半導体の製造工程にはなおも多くの問題があるため、半導体チップの電気的及び機械的特性に影響がある。したがって、半導体デバイスの製造工程にとっては、適切な改善を行って工程の質と安定性を向上させることが早急に解決すべき課題である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、堆積フィルムの均一性を大幅に向上させるプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法を提供する。

【0005】

本発明はまた、堆積フィルムの均一性が大幅に向上している半導体デバイスを提供する。

【課題を解決するための手段】

【0006】

本発明のプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法は、基板を提供するステップであって、当該基板はシリコン基板と第１酸化層とを含み、当該第１酸化層は当該シリコン基板に位置するステップと、複数のスタッキング層を当該基板に堆積するステップであって、各当該スタッキング層は誘電体層と導体層とを含むステップと、パターン化されたフォトレジスト層によって当該複数のスタッキング層をエッチングして、当該複数のスタッキング層に少なくとも１つのトレンチを形成させるステップであって、当該トレンチの底部に当該第１酸化層が露出するステップと、プラズマ支援原子層堆積（ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＡＬＤ）装置を用いて第２酸化層を当該複数のスタッキング層及び当該少なくとも１つのトレンチに堆積するステップであって、当該プラズマ支援原子層堆積装置はチャンバと、上部電極と、下部電極とを含み、当該上部電極は当該チャンバの上方に位置し且つ当該上部電極に第１無線周波数電力装置及び第２無線周波数電力装置が接続され、当該上部電極は複数のノズルを含み、当該第１無線周波数電力装置は当該上部電極の当該複数のノズルからプラズマを生成させるように構成され、当該第２無線周波数電力装置は当該複数のノズルを洗浄するように構成され、当該下部電極は当該チャンバの下方に設けられ且つ当該下部電極に第３無線周波数電力装置が接続され、当該基板が当該下部電極に設けられて堆積工程が行われるステップと、当該プラズマ支援原子層堆積装置を用いて高抵抗層を当該第２酸化層に堆積するステップと、当該プラズマ支援原子層堆積装置を用いて低抵抗層を当該高抵抗層に堆積するステップとを含む。

【0007】

本発明の半導体デバイスは、シリコン基板と第１酸化層とを含む基板であって、当該第１酸化層が当該シリコン基板に位置する当該基板と、当該基板の上に堆積された複数のスタッキング層であって、それぞれ誘電体層と導体層とを含む当該複数のスタッキング層と、少なくとも１つのトレンチであって、パターン化されたフォトレジスト層によって当該複数のスタッキング層がエッチングされて形成され、当該トレンチの底部に当該第１酸化層が露出する当該少なくとも１つのトレンチと、プラズマ支援原子層堆積（ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＡＬＤ）装置を用いて当該複数のスタッキング層及び当該少なくとも１つのトレンチに堆積された第２酸化層であって、当該プラズマ支援原子層堆積装置はチャンバと、上部電極と、下部電極とを含み、当該上部電極は当該チャンバの上方に位置し且つ当該上部電極に第１無線周波数電力装置及び第２無線周波数電力装置が接続され、当該上部電極は複数のノズルを含み、当該第１無線周波数電力装置は当該上部電極の当該複数のノズルからプラズマを生成させるように構成され、当該第２無線周波数電力装置は当該複数のノズルを洗浄するように構成され、当該下部電極は当該チャンバの下方に設けられ且つ当該下部電極に第３無線周波数電力装置が接続され、当該基板が当該下部電極に設けられて堆積工程が行われる当該第２酸化層と、当該プラズマ支援原子層堆積装置を用いて当該第２酸化層に堆積された高抵抗層と、当該プラズマ支援原子層堆積装置を用いて当該高抵抗層に堆積された低抵抗層とを含む。

【発明の効果】

【0008】

上述したように、本発明に係るプラズマ支援原子層堆積技術を用いて製造された半導体デバイス及びその製造方法は、スタッキング層、第２酸化層、高抵抗層及び低抵抗層を設けることにより、半導体デバイスの品質と安定性が大幅に向上している。プラズマ支援原子層堆積装置の上部電極に複数のノズルを設けることにより、均一で安定的なプラズマを生成し、ノズルを洗浄することができる。これにより、プラズマ支援原子層堆積装置は堆積フィルムの均一性を大幅に向上させることができる。

【図面の簡単な説明】

【0009】

【図1】図１はいくつかの実施例に基づいて作成したプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法の途中の断面図である。

【図2】図２はいくつかの実施例に基づいて作成したプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法の途中の断面図である。

【図3】図３はいくつかの実施例に基づいて作成したプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法の途中の断面図である。

【図4】図４はいくつかの実施例に基づいて作成したプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法の途中の断面図である。

【図5】図５は本発明の一実施例の半導体デバイスの模式図である。

【図6】図６は本発明の一実施例のプラズマ支援原子層堆積装置の模式図である。

【図7A】図７Ａは本発明の一実施例のプラズマ支援原子層堆積装置の局所の模式図である。

【図7B】図７Ｂは本発明の一実施例のプラズマ支援原子層堆積装置の局所の模式図である。

【図8】図８は本発明の一実施例のプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法のフローチャートである。

【発明を実施するための形態】

【0010】

下記の実施例で使用する方向を表す用語、例えば、上、下、左、右、前、後などは、図面の方向に準拠する。したがって、方向を表すこれらの用語は本発明の限定ではなく説明のために使用される。

【0011】

本明細書で、用語「約」、「実質的に」は一般的には特定の値の＋／－２０％以内を、より一般的には特定の値の＋／－１０％以内を、さらに一般的には特定の値の＋／－５％以内を、さらに一般的には特定の値の＋／－３％以内を、さらに一般的には特定の値の＋／－２％以内を、さらに一般的には特定の値の＋／－１％以内を、一層一般的には特定の値の＋／－０．５％以内を表す。本開示に示す数値は大よその数値で、特に「約」又は「実質的に」で限定されなくても、特定の値には「約」又は「実質的に」の意味が込められている。

【0012】

図１、図２、図３、図４及び図５を参照する。図１、図２、図３及び図４はいくつかの実施例に基づいて作成したプラズマ支援原子層堆積技術を用いて半導体デバイスを製造する方法の途中の断面図であり、図５は本発明の一実施例の半導体デバイス１の模式図である。

【0013】

図１に示すように、ステップＳ１０１において、基板１１を提供する。基板１１はシリコン基板１１１と第１酸化層１１３とを含む。第１酸化層１１３はシリコン基板１１１に位置する。

【0014】

図２に示すように、ステップＳ１０３において、複数のスタッキング層１３ａ、１３ｂ、１３ｃを基板１１に堆積する。スタッキング層１３ａ、１３ｂ、１３ｃのそれぞれは誘電体層と導体層とを含み、図２は誘電体層１３３と導体層１３１とを含むスタッキング層１３ａを例に説明する。図２は３つのスタッキング層１３ａ、１３ｂ、１３ｃを堆積するのを例に説明し、本発明ではスタッキング層の数量が限定されない。本実施例では、一方のスタッキング層において、誘電体層１３３が導体層１３１の上方に位置し、ただし本発明はそれに限定されない。本発明の別の実施例では、一方のスタッキング層において、導体層が誘電体層の上方に位置する。

【0015】

本発明の一実施例では、半導体デバイスの当該複数のスタッキング層の層数は２０より大きい。各当該スタッキング層において、当該誘電体層が当該導体層の上方に位置し、又は当該導体層が当該誘電体層の上方に位置する。

【0016】

図３に示すように、ステップＳ１０５において、パターン化されたフォトレジスト層ＰＲによってエッチング工程Ｅを行うことにより、複数のスタッキング層１３ａ、１３ｂ、１３ｃをエッチングする。図４に示すように、同じようにステップＳ１０５において、エッチング工程Ｅにより複数のスタッキング層１３ａ、１３ｂ、１３ｃに少なくとも１つのトレンチｔが形成される。トレンチｔの底部に第１酸化層１１３が露出する。説明の便宜上、図４では１つのトレンチｔで説明するが、本発明ではトレンチの数量が限定されない。

【0017】

まずは図６を参照する。図６は本発明の一実施例のプラズマ支援原子層堆積（ｐｌａｓｍａ－ｅｎｈａｎｃｅｄ ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＡＬＤ）装置２０の模式図である。プラズマ支援原子層堆積装置２０はチャンバ２１と、上部電極２３と、下部電極２５とを含む。上部電極２３はチャンバ２１の上方に位置し且つ第１無線周波数電力装置２４ａ及び第２無線周波数電力装置２４ｂが接続される。

【0018】

併せて図７Ａを参照する。図７Ａは本発明の一実施例のプラズマ支援原子層堆積装置２０の局所の模式図である。プラズマ支援原子層堆積装置２０の上部電極２３は複数のノズル２３１を含む。第１無線周波数電力装置２４ａは上部電極２３の複数のノズル２３１からプラズマＰを生成させるように構成される。第２無線周波数電力装置２４ｂは複数のノズル２３１を洗浄するように構成される。下部電極２５はチャンバ２１の下方に設けられ且つ第３無線周波数電力装置２６が接続され、基板１１が下部電極２５に設けられて堆積工程Ｄが行われる。図６に示す基板１１は例示的な説明に過ぎず、本発明への限定ではない。

【0019】

図５に示すように、ステップＳ１０７において、図６に示すプラズマ支援原子層堆積装置２０を用いて第２酸化層１５を複数のスタッキング層１３ａ、１３ｂ、１３ｃ及びトレンチｔに堆積する。ステップＳ１０９において、図６に示すプラズマ支援原子層堆積装置２０を用いて高抵抗層１７を第２酸化層１５に堆積する。

【0020】

次に、ステップＳ１１１において、図６に示すプラズマ支援原子層堆積装置２０を用いて低抵抗層１９を高抵抗層１７に堆積する。上部電極２３に複数のノズル２３１を設けることにより、均一で安定的なプラズマＰを生成して、堆積フィルムの均一性を大幅に向上させることができる。上部電極２３は複数のノズル２３１を洗浄することもできる。これにより、プラズマ支援原子層堆積装置２０は堆積フィルムの均一性を大幅に向上させることができる。

【0021】

本実施例では、下部電極２５が設けられ、下部電極２５により各堆積工程はトレンチｔの深部で行えるようになる。上部電極２３が生成したプラズマＰは下部電極２５の作用で、トレンチｔの一層の深部まで堆積されるようになる。これにより堆積フィルムの均一性を大幅に向上させることができる。

【0022】

本発明の一実施例では、高抵抗層１７は第１多結晶シリコン層１７１と第１導電性化合物層１７３とを含み、ただし本発明はそれに限定されない。本発明の一実施例では、第１導電性化合物層１７３が第１多結晶シリコン層１７１の上方に位置する。

【0023】

本発明の一実施例では、低抵抗層１９は第２多結晶シリコン層１９１と第２導電性化合物層１９３とを含み、ただし本発明はそれに限定されない。本発明の一実施例では、第２導電性化合物層１９３が第２多結晶シリコン層１９１の上方に位置する。

【0024】

本発明の一実施例では、第２多結晶シリコン層１９１は第１多結晶シリコン層１７１より厚さが大きく、第２導電性化合物層１９３は第１導電性化合物層１７３より厚さが大きく、ただし本発明はそれに限定されない。

【0025】

図７Ａに示すように、詳しく言えば、プラズマ支援原子層堆積装置２０の上部電極２３の各ノズル２３１は溝穴ｈを有する。溝穴ｈは上部電極２３の上面から下面まで貫く。溝穴ｈの当該上面における開口は上開口２３１１であり、溝穴ｈの当該下面における開口は下開口２３１３である。本発明の一実施例では、下開口２３１３は上開口２３１１より大きく、溝穴ｈは下開口２３１３から上開口２３１１まで漸次縮小する。具体的には、溝穴ｈは下開口２３１３で、例えば、ラッパの形となっている。これにより、ノズル２３１を設けることにより、プラズマ支援原子層堆積装置２０の上部電極２３は均一で安定的なプラズマＰを生成して、堆積フィルムの均一性を大幅に向上させることができる。

【0026】

併せて図７Ｂを参照する。図７Ｂは本発明の一実施例のプラズマ支援原子層堆積装置２０の局所の模式図である。本発明の一実施例では、上部電極２３のノズル２３１の溝穴ｈの下開口２３１３の当該下面における輪郭は六角形である。これにより、ノズル２３１を設けることにより、プラズマ支援原子層堆積装置２０の上部電極２３は均一で安定的なプラズマＰを生成して、堆積フィルムの均一性を大幅に向上させることができる。本発明の一実施例では、上部電極２３のノズル２３１の溝穴ｈの下開口２３１３の当該下面における輪郭は正六角形である。

【0027】

また、プラズマ支援原子層堆積装置２０は、例えば、三次元回転装置２７をさらに含んでもよい。三次元回転装置２７はチャンバ２１の下方に設けられる。下部電極２５は三次元回転装置２７に設けられる。堆積工程Ｄにおいて、三次元回転装置２７は基板１１を連れて回転させて、堆積が均一になる。三次元回転装置２７を設けることにより、プラズマ支援原子層堆積装置２０は堆積フィルムの均一性を大幅に向上させることができる。

【0028】

詳しく言えば、前記各堆積工程において、トレンチｔが深いほど、堆積が難しい。つまり上部電極２３が生成したプラズマＰはトレンチｔの深部の側壁では堆積工程が難しい。三次元回転装置２７を設けることにより、前記各堆積工程において、三次元回転装置２７は基板１１を連れて回転させることにより、トレンチｔの深部の側壁でより均一に堆積することができる。これにより堆積フィルムの均一性を大幅に向上させることができる。

【0029】

図６に示すように、詳しく言えば、プラズマ支援原子層堆積装置２０の下部電極２５から上部電極２３への方向は第１方向Ｄ１である。三次元回転装置２７が回転しない時は、基板１１の法線方向Ｎは第１方向Ｄ１に平行である。三次元回転装置２７が基板１１を連れて回転させる時は、基板１１の法線方向は第１方向Ｄ１に対して角度Ａを有する。本実施例では、角度Ａは０°～１５°である。これにより、プラズマ支援原子層堆積装置２０は堆積フィルムの均一性を大幅に向上させることができる。

【0030】

本発明の一実施例では、プラズマ支援原子層堆積装置２０の上部電極２３には上加熱器２３３が接続されてもよい。各堆積工程Ｄにおいて、上加熱器２３３が上部電極２３を加熱して、堆積が均一になる。これにより、プラズマ支援原子層堆積装置２０は堆積フィルムの均一性を大幅に向上させることができる。

【0031】

本発明の一実施例では、プラズマ支援原子層堆積装置２０の下部電極２５には下加熱器２５１が接続される。各堆積工程Ｄにおいて、下加熱器２５１が下部電極２５を加熱して、堆積が均一になる。これにより、プラズマ支援原子層堆積装置２０は堆積フィルムの均一性を大幅に向上させることができる。

【0032】

本実施例では、第２多結晶シリコン層１９１は第１多結晶シリコン層１７１より厚さが大きく、第２導電性化合物層１９３は第１導電性化合物層１７３より厚さが大きい。具体的には、高抵抗層１７は低抵抗層１９より抵抗値が高い。複数のスタッキング層１３ａ、１３ｂ、１３ｃ、第２酸化層１５、高抵抗層１７及び低抵抗層１９を設けることにより、半導体デバイス１の品質と安定性が大幅に向上している。

【0033】

本発明の一実施例では、第２導電性化合物層１９３の厚さは２０ｎｍ～５０ｎｍである。

【0034】

図５に示すように、ステップＳ１１１において低抵抗層１９を堆積した後に、トレンチｔにトレンチｔ１が残っており、ただし本発明はそれに限定されない。本発明の別の実施例では、低抵抗層１９を堆積した後は、低抵抗層１９がトレンチｔを満たしているため、図５に示すようなトレンチｔ１は存在しない。

【0035】

本発明の一実施例では、複数のスタッキング層１３ａ、１３ｂ、１３ｃの当該導体層はＰ型半導体層又はＮ型半導体層であり、当該誘電体層は酸化物層（Ｏｘｉｄｅ）である。例えば、スタッキング層１３ａの導体層１３１はＰ型半導体層又はＮ型半導体層であり、誘電体層１３３は酸化物層である。

【0036】

本発明の一実施例では、第１導電性化合物層１７３及び／又は第２導電性化合物層１９３の材料はＢＮ、ＢＰ、ＢＡｓ、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ又は少なくとも２種の前記材料である。

【0037】

本発明の一実施例では、高抵抗層１７の導電率は約１ｅ１５Ｓ・ｍ^－１で、低抵抗層１９の導電率は約１ｅ２０Ｓ・ｍ^－１である。高抵抗層１７の厚さは約２０ｎｍで、低抵抗層１９の厚さは約３０ｎｍである。

【0038】

図４に示すように、本発明の一実施例では、トレンチｔの幅ｗは４５ｎｍ～６５ｎｍである。基板１１のシリコン基板１１１の厚さは５２０ｎｍ～５８０ｎｍであり、第１酸化層１１３の厚さは９０ｎｍ～１１０ｎｍである。複数のスタッキング層１３ａ、１３ｂ、１３ｃ（例えば、スタッキング層１３ａ）において、誘電体層１３３の厚さは１８ｎｍ～２２ｎｍであり、導体層１３１の厚さは２７ｎｍ～３３ｎｍである。

【0039】

図８を参照する。図８は本発明の一実施例のプラズマ支援原子層堆積装置２０による製造方法のフローチャートである。具体的には、図７は図５に示す半導体デバイス１の製造方法１００のフローチャートである。製造方法１００はステップＳ１０１、Ｓ１０３、Ｓ１０５、Ｓ１０７、Ｓ１０９、Ｓ１１１のいくつかの細部を含み、前記実施例と実施形態では詳細な説明があるため、詳細な説明は省略する。

【0040】

上述したように、本発明の実施例の半導体デバイス及びその製造方法は、スタッキング層、第２酸化層、高抵抗層及び低抵抗層を設けることにより、半導体デバイスの品質と安定性が大幅に向上している。プラズマ支援原子層堆積装置の上部電極に複数のノズルを設けることにより、均一で安定的なプラズマを生成し、ノズルを洗浄することができる。これにより、プラズマ支援原子層堆積装置は堆積フィルムの均一性を大幅に向上させることができる。

【符号の説明】

【0041】

１ 半導体デバイス
１００ 製造方法
１１ 基板
１１１ シリコン基板
１１３ 第１酸化層
１３ａ、１３ｂ、１３ｃ スタッキング層
１３１ 導体層
１３３ 誘電体層
１５ 第２酸化層
１７ 高抵抗層
１７１ 第１多結晶シリコン層
１７３ 第１導電性化合物層
１９ 低抵抗層
１９１ 第２多結晶シリコン層
１９３ 第２導電性化合物層
２０ プラズマ支援原子層堆積装置
２１ チャンバ
２３ 上部電極
２３１ ノズル
２３１１ 上開口
２３１３ 下開口
２３３ 上加熱器
２４ａ 第１無線周波数電力装置
２４ｂ 第２無線周波数電力装置
２５ 下部電極
２５１ 下加熱器
２６ 第３無線周波数電力装置
２７ 三次元回転装置
Ａ 角度
Ｄ 堆積工程
Ｄ１ 第１方向
Ｅ エッチング工程
ｈ 溝穴
Ｎ 法線方向
Ｐ プラズマ
ＰＲ フォトレジスト層
Ｓ１０１~Ｓ１１１ ステップ
ｔ トレンチ
ｔ１ トレンチ
ｗ 幅

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8】