知財求人 - 知財ポータルサイト「IP Force」
特開2022-74450メモリカード、メモリシステム、及びファイルの断片化解消方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022074450
(43)【公開日】2022-05-18
(54)【発明の名称】メモリカード、メモリシステム、及びファイルの断片化解消方法
(51)【国際特許分類】
G06F 12/02 20060101AFI20220511BHJP
G06F 12/06 20060101ALI20220511BHJP
G06F 12/00 20060101ALI20220511BHJP
G06F 13/10 20060101ALI20220511BHJP
G06F 13/14 20060101ALI20220511BHJP
【ＦＩ】
G06F12/02 570A
G06F12/06 524
G06F12/00 597U
G06F13/10 340A
G06F13/14 320H
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2020184498
(22)【出願日】2020-11-04
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100103034
【弁理士】
【氏名又は名称】野河 信久
(74)【代理人】
【識別番号】100075672
【弁理士】
【氏名又は名称】峰 隆司
(74)【代理人】
【識別番号】100153051
【弁理士】
【氏名又は名称】河野 直樹
(74)【代理人】
【識別番号】100162570
【弁理士】
【氏名又は名称】金子 早苗
(72)【発明者】
【氏名】南澤 秀和
(72)【発明者】
【氏名】福住 知也
(72)【発明者】
【氏名】江本 雄一
【テーマコード（参考）】
5B160
【Ｆターム（参考）】
5B160AB26
5B160MM09
(57)【要約】 （修正有）
【課題】ファイルの断片化解消処理を実行可能なメモリカード、メモリシステム、及びファイルの断片化解消方法を提供する。
【解決手段】メモリシステム１は、メモリカード１０とホスト機器４０を含む。メモリカードは、データ記憶領域２１１を有し、ホスト機器から受信した論理アドレスと、データ記憶領域の物理アドレスとをマッピングするテーブル２１７を記憶する不揮発性メモリ２００と、不揮発性メモリを制御するメモリコントローラ１００とを備える。メモリコントローラは、ホスト機器から受信した第１コマンド及びデータに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替える。
【選択図】図１
【解決手段】メモリシステム１は、メモリカード１０とホスト機器４０を含む。メモリカードは、データ記憶領域２１１を有し、ホスト機器から受信した論理アドレスと、データ記憶領域の物理アドレスとをマッピングするテーブル２１７を記憶する不揮発性メモリ２００と、不揮発性メモリを制御するメモリコントローラ１００とを備える。メモリコントローラは、ホスト機器から受信した第１コマンド及びデータに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替える。
【選択図】図１
【特許請求の範囲】
【請求項1】
データ記憶領域を有し、ホスト機器から受信した論理アドレスと、前記データ記憶領域の物理アドレスとをマッピングするテーブルを記憶する不揮発性メモリと、
前記不揮発性メモリを制御するコントローラと
を備え、
前記コントローラは、前記ホスト機器から受信した第１コマンド及びデータに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替える、メモリカード。
前記不揮発性メモリを制御するコントローラと
を備え、
前記コントローラは、前記ホスト機器から受信した第１コマンド及びデータに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替える、メモリカード。
【請求項2】
前記第１コマンドは、前記第１論理アドレスを含む第１アドレス範囲と、前記第２論理アドレスを含む第２アドレス範囲とを示す情報を含む、請求項１記載のメモリカード。
【請求項3】
前記情報において、前記第１アドレス範囲と、前記第２アドレス範囲とは、入れ替えが行われる論理アドレスの数によって指定される、請求項２記載のメモリカード。
【請求項4】
前記データは、前記第１アドレス範囲のスタートアドレスと、前記第２アドレス範囲のスタートアドレスとを含む、請求項２または３記載のメモリカード。
【請求項5】
前記コントローラは、前記第１論理アドレスと、前記第２論理アドレスとを入れ替えた後に、前記第１コマンド及び前記データに基づいて、第３論理アドレスと、第４論理アドレスとを入れ替える、請求項１乃至４のいずれか１項記載のメモリカード。
【請求項6】
前記コントローラは、前記第１論理アドレスと、前記第２論理アドレスとを入れ替えた後に、前記第１コマンド及び前記データに基づいて、第３論理アドレスと、第４論理アドレスとを入れ替え、
前記データは、更に、前記第３論理アドレスを含む第３アドレス範囲のスタートアドレスと、前記第４論理アドレスを含む第４アドレス範囲のスタートアドレスとを含む、請求項４記載のメモリカード。
前記データは、更に、前記第３論理アドレスを含む第３アドレス範囲のスタートアドレスと、前記第４論理アドレスを含む第４アドレス範囲のスタートアドレスとを含む、請求項４記載のメモリカード。
【請求項7】
前記コントローラは、前記ホスト機器から受信した第２コマンドに基づいて、前記第１論理アドレスと前記第２論理アドレスとの入れ替えの結果を前記ホスト機器に送信する、請求項１乃至６のいずれか１項記載のメモリカード。
【請求項8】
前記コントローラは、前記ホスト機器から受信した第３コマンドに基づいて、前記第１論理アドレスと前記第２論理アドレスとの入れ替えの結果を含むステータス情報を前記ホスト機器に送信する、請求項１乃至６のいずれか１項記載のメモリカード。
【請求項9】
データ記憶領域を有し、ホスト機器から受信した論理アドレスと、前記データ記憶領域の物理アドレスとをマッピングするテーブルを記憶する不揮発性メモリと、前記不揮発性メモリを制御するコントローラとを含むメモリカードと、
前記メモリカードを制御するホスト機器と
を備え、
前記ホスト機器は、第１コマンド及びデータを前記メモリカードに送信し、
前記コントローラは、前記ホスト機器から受信した前記第１コマンド及び前記データに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替える、メモリシステム。
前記メモリカードを制御するホスト機器と
を備え、
前記ホスト機器は、第１コマンド及びデータを前記メモリカードに送信し、
前記コントローラは、前記ホスト機器から受信した前記第１コマンド及び前記データに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替える、メモリシステム。
【請求項10】
前記第１コマンドは、前記第１論理アドレスを含む第１アドレス範囲と、前記第２論理アドレスを含む第２アドレス範囲とを示す情報を含む、請求項９記載のメモリシステム。
【請求項11】
前記情報において、前記第１アドレス範囲と、前記第２アドレス範囲とは、入れ替えが行われる論理アドレスの数によって指定される、請求項１０記載のメモリシステム。
【請求項12】
前記データは、前記第１アドレス範囲のスタートアドレスと、前記第２アドレス範囲のスタートアドレスとを含む、請求項１０または１１記載のメモリシステム。
【請求項13】
データ記憶領域を有し、ホスト機器から受信した論理アドレスと、前記データ記憶領域の物理アドレスとをマッピングするテーブルを記憶する不揮発性メモリと、前記不揮発性メモリを制御するコントローラとを含むメモリカードと、
前記メモリカードを制御するホスト機器と
を含むメモリシステムにおける、ファイル断片化解消方法であって、
前記ホスト機器が、第１コマンド及びデータを前記メモリカードに送信することと、
前記コントローラが、前記ホスト機器から受信した前記第１コマンド及び前記データに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替えることと
を備える、方法。
前記メモリカードを制御するホスト機器と
を含むメモリシステムにおける、ファイル断片化解消方法であって、
前記ホスト機器が、第１コマンド及びデータを前記メモリカードに送信することと、
前記コントローラが、前記ホスト機器から受信した前記第１コマンド及び前記データに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替えることと
を備える、方法。
【請求項14】
前記第１コマンドは、前記第１論理アドレスを含む第１アドレス範囲と、前記第２論理アドレスを含む第２アドレス範囲とを示す情報を含む、請求項１３記載の方法。
【請求項15】
前記情報において、前記第１アドレス範囲と、前記第２アドレス範囲とは、入れ替えが行われる論理アドレスの数によって指定される、請求項１４記載の方法。
【請求項16】
前記データは、前記第１アドレス範囲のスタートアドレスと、前記第２アドレス範囲のスタートアドレスとを含む、請求項１４または１５記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、メモリカード、メモリシステム、及びファイルの断片化解消方法に関する。
【背景技術】
【0002】
不揮発性メモリを搭載した記憶装置として、ＳＤＴＭカードのようなメモリカードが知られている。ＳＤＴＭカードは、近年普及してきたドライブレコーダーにも使用されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－１７１３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ファイルの断片化解消処理を実行可能なメモリカード、及びメモリシステム、並びにファイルの断片化解消方法を提供する。
【課題を解決するための手段】
【0005】
実施形態に係るメモリカードは、データ記憶領域を有し、ホスト機器から受信した論理アドレスと、データ記憶領域の物理アドレスとをマッピングするテーブルを記憶する不揮発性メモリと、不揮発性メモリを制御するコントローラとを備える。コントローラは、ホスト機器から受信した第１コマンド及びデータに基づいて、第１論理アドレスと、第２論理アドレスとを入れ替える。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下、図面を参照して実施形態について説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【0008】
１．第１実施形態
第１実施形態に係るメモリシステムについて説明する。以下では、メモリシステムに含まれるメモリカードとして、ＳＤＴＭカード（以下、「メモリカード」と表記する）を例に挙げて説明する。また、メモリカードに含まれる不揮発性メモリとして、ＮＡＮＤ型フラッシュメモリを例に挙げて説明する。
第１実施形態に係るメモリシステムについて説明する。以下では、メモリシステムに含まれるメモリカードとして、ＳＤＴＭカード（以下、「メモリカード」と表記する）を例に挙げて説明する。また、メモリカードに含まれる不揮発性メモリとして、ＮＡＮＤ型フラッシュメモリを例に挙げて説明する。
【0009】
【0010】
メモリシステム１は、メモリカード１０、及びホスト機器（以下、「ホスト」と表記する）４０を含む。メモリカード１０とホスト４０とは、ホストバスによって接続される。メモリカード１０は、ホスト４０から受信するホストコマンドＣＭＤに基づく処理を行う。ホスト４０は、メモリカード１０を制御する。例えば、ホスト４０は、メモリカード１０との間で信号の送受信を行う。ホスト４０は、例えばドライブレコーダー等である。ホストバスは、ＳＤＴＭインターフェースの規格に従ったバスである。
【0011】
１．１．２ メモリカード１０の構成
本実施形態に係るメモリカード１０の構成について、図１を用いて説明する。
本実施形態に係るメモリカード１０の構成について、図１を用いて説明する。
【0012】
メモリカード１０は、メモリコントローラ１００、ＮＡＮＤ型フラッシュメモリ２００、及び複数の信号ピン３００（第１～第９信号ピンＰ１～Ｐ９）を含む。メモリコントローラ１００とＮＡＮＤ型フラッシュメモリ２００とは、メモリバスによって接続される。メモリコントローラ１００は、ＮＡＮＤ型フラッシュメモリ２００を制御する。ＮＡＮＤ型フラッシュメモリ２００は、データを不揮発に記憶する。メモリバスは、ＮＡＮＤインターフェースの規格に従ったバスである。
【0013】
複数の信号ピン３００は、メモリコントローラ１００と電気的に接続されている。複数の信号ピン３００は、メモリコントローラ１００とホストバスとを接続する。第１信号ピンＰ１は、ホスト４０とメモリカード１０との間のホストコマンドＣＭＤの送受信に用いられる。第２信号ピンＰ２は、ホスト４０からメモリカード１０への接地電圧ＶＳＳの印加（供給）に用いられる。第３信号ピンＰ３は、ホスト４０からメモリカード１０への電源電圧ＶＤＤの印加に用いられる。電源電圧ＶＤＤは、例えば２．７Ｖ～３．６Ｖである。第４信号ピンＰ４は、ホスト４０からメモリカード１０へのクロック信号ＣＬＫの送信に用いられる。第５信号ピンＰ５は、ホスト４０からメモリカード１０への接地電圧ＶＳＳの印加に用いられる。第６信号ピンＰ６は、ホスト４０とメモリカード１０との間のデータ０（ＤＡＴ０）の送受信に用いられる。第７信号ピンＰ７は、ホスト４０とメモリカード１０との間のデータ１（ＤＡＴ１）の送受信に用いられる。第８信号ピンＰ８は、ホスト４０とメモリカード１０との間のデータ２（ＤＡＴ２）の送受信に用いられる。第９信号ピンＰ９は、ホスト４０とメモリカード１０との間のカード検出（ＣＤ）、またはデータ３（ＤＡＴ３）の送受信に用いられる。
【0014】
メモリカード１０の動作モードは、ＳＤモードとＳＰＩ（Serial Peripheral Interface）モードに大別される。ＳＤモードは、４ｂｉｔ幅単位または１ｂｉｔ幅単位でデータ転送を行う動作モードである。ＳＰＩモードは、ＳＰＩを介してデータ転送を行うモードである。第１信号ピンＰ１（以下、「ＣＭＤピン」と表記する）、第６信号ピンＰ６（以下、「ＤＡＴ０ピン」と表記する）、第７信号ピンＰ７（以下、「ＤＡＴ１ピン」と表記する）、第８信号ピンＰ８（以下、「ＤＡＴ２ピン」と表記する）、及び第９信号ピンＰ９（以下、「ＤＡＴ３ピン」と表記する）は、動作モードによって用途が異なる。
【0015】
ＳＤモードでは、メモリカード１０は、ホスト４０からのバス幅変更ホストコマンドＣＭＤによって、ＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。４ビット幅単位でデータ転送を行うＳＤ４ｂｉｔモードでは、ＤＡＴ０ピン～ＤＡＴ３ピンがデータ転送に使用される。１ビット幅単位でデータ転送を行うＳＤ１ｂｉｔモードでは、ＤＡＴ０ピンがデータ転送に使用される。ＤＡＴ１ピン及びＤＡＴ２ピンは、使用されない。ＤＡＴ３ピンは、例えばメモリカード１０からホスト４０への非同期割り込み等のために使用される。
【0016】
以下では、ＳＤ１ｂｉｔモードの場合を例に挙げて説明する。
【0017】
ＳＰＩモードでは、ＣＭＤピンは、ホスト４０からメモリカード１０へのデータ信号線（ＤＡＴＡ ＩＮ）に使用される。ＤＡＴ０ピンは、メモリカード１０からホスト４０へのデータ信号線（ＤＡＴＡ ＯＵＴ）に使用される。ＤＡＴ１ピン及びＤＡＴ２ピンは、使用されない。ＤＡＴ３ピンは、ホスト４０からメモリカード１０へのチップセレクト信号ＣＳの送信に使用される。
【0018】
メモリコントローラ１００は、ホストインターフェース回路（ホストＩ／Ｆ）１１０、内蔵メモリ（ＲＡＭ：Random Access Memory）１２０、プロセッサ（ＣＰＵ：Central Processing Unit）１３０、バッファメモリ１４０、メモリインターフェース回路（メモリＩ／Ｆ）１５０、及びステータスレジスタ１６０を含む。
【0019】
ホストインターフェース回路１１０は、ホストバスを介してホスト４０と接続される。ホストインターフェース回路１１０は、ホスト４０との通信を司る。例えば、ホストインターフェース回路１１０は、ホスト４０から受信したホストコマンドＣＭＤ及びデータを、それぞれプロセッサ１３０及びバッファメモリ１４０に転送する。また、ホストインターフェース回路１１０は、プロセッサ１３０の命令に基づいて、バッファメモリ１４０内のデータをホスト４０に転送する。
【0020】
内蔵メモリ１２０は、プロセッサ１３０の作業領域として使用される。内蔵メモリ１２０は、例えばＤＲＡＭやＳＲＡＭ等の半導体メモリである。内蔵メモリ１２０は、例えばＮＡＮＤ型フラッシュメモリ２００を管理するためのファームウェアや各種の管理テーブル等を記憶する。
【0021】
プロセッサ１３０は、メモリコントローラ１００全体の動作を制御する。例えば、プロセッサ１３０は、ホスト４０から読み出しに関するホストコマンドＣＭＤを受信した際には、それに基づいて、メモリインターフェース回路１５０にＮＡＮＤ型フラッシュメモリ２００への読み出しコマンド（メモリコマンド）を発行させる。プロセッサ１３０は、ホスト４０から書き込みに関するホストコマンドＣＭＤを受信した際も、同様の動作を行う。また、プロセッサ１３０は、ＮＡＮＤ型フラッシュメモリ２００を管理するための様々な処理（後述するファイル断片化解消動作や、ウェアレベリング等）を実行する。
【0022】
バッファメモリ１４０は、ＮＡＮＤ型フラッシュメモリ２００への書き込みデータやＮＡＮＤ型フラッシュメモリ２００からの読み出しデータを一時的に記憶する。
【0023】
メモリインターフェース回路１５０は、メモリバスを介してＮＡＮＤ型フラッシュメモリ２００と接続される。メモリインターフェース回路１５０は、ＮＡＮＤ型フラッシュメモリ２００との通信を司る。例えば、メモリインターフェース回路１５０は、プロセッサ１３０から受信した命令に基づいて、種々の信号をＮＡＮＤ型フラッシュメモリ２００へ送信する。また、メモリインターフェース回路１５０は、ＮＡＮＤ型フラッシュメモリ２００から種々の信号を受信する。
【0024】
ステータスレジスタ１６０は、メモリカード１０の動作（例えば、データの読み出し動作及び書き込み動作）に関するステータス情報を一時的に記憶する。プロセッサ１３０は、ステータスレジスタ１６０が記憶するステータス情報を確認し、ホスト４０にメモリカード１０の動作が正常に終了したか否かを通知する。
【0025】
ＮＡＮＤ型フラッシュメモリ２００は、メモリセルアレイ２１０を含む。メモリセルアレイ２１０は、データが書き込まれる領域（以下、「データ記憶領域」と表記する）２１１を含む。データ記憶領域２１１は、ユーザデータ領域２１２、保護データ領域２１３、機密データ領域２１４、及び管理データ領域２１５を含む。
【0026】
ユーザデータ領域２１２は、ユーザデータを格納するための領域である。ユーザデータには、例えばメモリコントローラ１００を介してホスト４０から受信したホストデータ（例えば、ホスト４０内の図示せぬカメラで撮影された画像データ）２１６が含まれる。ユーザデータ領域２１２は、メモリカード１０を使用するユーザが自由にアクセスできる領域である。保護データ領域２１３は、重要なデータを格納するための領域である。保護データ領域２１３は、メモリカード１０に接続されたホスト４０との相互認証によりホスト４０の正当性が証明された場合にアクセス可能となる領域である。機密データ領域２１４は、暗号化に使用される鍵情報や認証に使用される機密データやセキュリティ情報を格納するための領域である。管理データ領域２１５は、メモリカード１０のメディアＩＤやシステムデータ等のカード情報を格納するための領域である。システムデータには、例えば後述する論物変換テーブル２１７が含まれる。
【0027】
１．１．３ ホスト４０の構成
本実施形態に係るメモリシステム１に含まれるホスト４０の構成について、図１を用いて説明する。
本実施形態に係るメモリシステム１に含まれるホスト４０の構成について、図１を用いて説明する。
【0028】
ホスト４０は、内蔵メモリ（ＲＡＭ）４００、プロセッサ（ＣＰＵ）４１０、ホストコントローラ４２０、及びカードインターフェース回路（カードＩ／Ｆ）４３０を含む。
【0029】
内蔵メモリ４００は、プロセッサ４１０の作業領域として使用される。内蔵メモリ４００は、例えばＤＲＡＭやＳＲＡＭ等の半導体メモリである。内蔵メモリ４００は、例えばホスト４０を制御するためのファームウェア等を記憶する。
【0030】
また、内蔵メモリ４００は、ホスト４０がドライブレコーダーである場合を例に挙げると、ホスト４０内の図示せぬカメラで録画された録画データを記憶する。内蔵メモリ４００に記憶された録画データは、カードインターフェース回路４３０によってメモリカード１０に送信され、メモリカード１０に書き込まれる。
【0031】
プロセッサ４１０は、ホスト４０全体の動作を制御する。例えば、プロセッサ４１０は、ファームウェアに従って、ホストコントローラ４２０にデータの読み出し、及びデータの書き込みを命令する。
【0032】
ホストコントローラ４２０は、カードインターフェース回路４３０の動作を制御する。例えば、ホストコントローラ４２０は、カードインターフェース回路４３０にメモリカード１０へのホストコマンドＣＭＤを発行させる。ホストコマンドＣＭＤには、例えば読み出しに関するホストコマンド、及び書き込みに関するホストコマンド等が含まれる。ホストコマンドＣＭＤの詳細については、後述する。
【0033】
カードインターフェース回路４３０は、ホストバスを介してメモリカード１０と接続される。カードインターフェース回路４３０は、メモリカード１０との通信を司る。例えば、カードインターフェース回路４３０は、プロセッサ４１０から受信した命令に基づいて、種々の信号をメモリカード１０へ送信する。また、カードインターフェース回路４３０は、メモリカード１０から種々の信号を受信する。
【0034】
【0035】
論物変換テーブル２１７は、論理ブロックアドレス（以下、単に「論理アドレスＬＢＡ」と表記する）と物理ブロックアドレス（以下、単に「物理アドレスＰＢＡ」と表記する）とをマッピングするテーブルである。論理アドレスＬＢＡは、ホスト４０が管理するアドレスである。物理アドレスＰＢＡは、ＮＡＮＤ型フラッシュメモリ２００のデータ記憶領域２１１内のメモリアドレスである。論物変換テーブル２１７は複数のエントリを有する。各エントリは、論理アドレスＬＢＡと、この論理アドレスＬＢＡに対応する物理アドレスＰＢＡとを有する。図２の例では、論理アドレスＬＢＡ（Ａ）は、物理アドレスＰＢＡ（Ａ）に対応する。論理アドレスＬＢＡ（Ａ＋１）は、物理アドレスＰＢＡ（Ａ＋１）に対応する。論理アドレスＬＢＡ（Ａ＋２）は、物理アドレスＰＢＡ（Ａ＋２）に対応する。
【0036】
論物変換テーブル２１７は、前述の通り、メモリセルアレイ２１０の管理データ領域２１５に記憶される。論物変換テーブル２１７は、例えばパワーオン直後に、メモリコントローラ１００によって内蔵メモリ１２０にロードされる。以下では、内蔵メモリ１２０にロードされた論物変換テーブル２１７を「論物変換テーブル２１７’」と称する。
【0037】
ホスト４０は、ＮＡＮＤ型フラッシュメモリ２００の物理アドレスＰＢＡを認識しない。ホスト４０は、ＮＡＮＤ型フラッシュメモリ２００のメモリ容量に基づく論理アドレスＬＢＡを認識する。ホスト４０は、論理アドレスＬＢＡを用いてメモリコントローラ１００にアクセスする。
【0038】
メモリコントローラ１００は、ホスト４０から論理アドレスＬＢＡを受信する。例えば、メモリコントローラ１００は、ホスト４０から書き込み要求を受けると、受信した論理アドレスＬＢＡに対応する物理アドレスＰＢＡを割り当て、論物変換テーブル２１７’を更新する。また、メモリコントローラ１００は、ホスト４０から読み出し要求を受けると、受信した論理アドレスＬＢＡに基づいて、内蔵メモリ１２０にロードされた論物変換テーブル２１７’内を検索する。メモリコントローラ１００は、ホスト４０が指定する論理アドレスＬＢＡに対応する物理アドレスＰＢＡにアクセスする。
【0039】
メモリコントローラ１００は、内蔵メモリ１２０にロードされた論物変換テーブル２１７’を更新した場合、更新された論物変換テーブル２１７’に基づいて管理データ領域２１５内の論物変換テーブル２１７を更新する。
【0040】
１．１．５ ホストコマンドＣＭＤの構成
ホスト４０が発行するホストコマンドＣＭＤの構成について、図３を用いて説明する。図３は、本実施形態に係るメモリシステム１において、ホスト４０が発行するホストコマンドＣＭＤの構成を示す図である。
ホスト４０が発行するホストコマンドＣＭＤの構成について、図３を用いて説明する。図３は、本実施形態に係るメモリシステム１において、ホスト４０が発行するホストコマンドＣＭＤの構成を示す図である。
【0041】
ホストコマンドＣＭＤは、６バイト（４８ビット）で構成される。以下では、ホストコマンドＣＭＤの最上位ビットのビット位置を４７、ホストコマンドＣＭＤの最下位ビットの位置を０として説明する。ホストコマンドＣＭＤは、コマンド部ＣＭ、引数部ＡＧ、及びＣＲＣ（Cyclic Redundancy Check）部ＣＲを含む。
【0042】
コマンド部ＣＭは、１バイト（８ビット）で構成される。コマンド部ＣＭは、ビット位置［４７］から［４０］までの範囲（ビット位置［４７：４０］）を占める。ビット位置［４７］は開始ビットを示す。開始ビットには‘０’（固定値）が指定される。ビット位置［４６］は送信ビットを示す。送信ビットには‘１’（固定値）が指定される。ビット位置［４５：４０］には、ホストコマンドＣＭＤのコマンドインデックスが指定される。
【0043】
引数部ＡＧは、４バイト（３２ビット）で構成される。引数部ＡＧは、ビット位置［３９］から［８］までの範囲（ビット位置［３９：８］）を占める。ビット位置［３９：８］には、ホストコマンドＣＭＤの引数情報が指定される。
【0044】
ＣＲＣ部ＣＲは、１バイト（８ビット）で構成される。ＣＲＣ部ＣＲは、ビット位置［７］から［０］までの範囲（ビット位置［７：０］）を占める。ビット位置［７：１］には、コマンド部ＣＭ及び引数部ＡＧに対するＣＲＣ情報が指定される。ビット位置［０］は終了ビットを示す。終了ビットには‘１’（固定値）が指定される。
【0045】
１．１．６ データの構成
ホスト４０とメモリカード１０との間で送受信されるデータの構成について、図４を用いて説明する。図４は、本実施形態に係るメモリシステム１において、ホスト４０とメモリカード１０との間で送受信されるデータの構成を示す図である。以下では、ＳＤ１ｂｉｔモードにおいて、ＤＡＴ０ピンがデータ送受信に使用される場合のデータ０（ＤＡＴ０）の構成を例に挙げて説明する。
ホスト４０とメモリカード１０との間で送受信されるデータの構成について、図４を用いて説明する。図４は、本実施形態に係るメモリシステム１において、ホスト４０とメモリカード１０との間で送受信されるデータの構成を示す図である。以下では、ＳＤ１ｂｉｔモードにおいて、ＤＡＴ０ピンがデータ送受信に使用される場合のデータ０（ＤＡＴ０）の構成を例に挙げて説明する。
【0046】
データ０（ＤＡＴ０）は、開始ビット、ペイロード、ＣＲＣ、及び終了ビットを含む。開始ビットはデータの最上位ビットである。開始ビットには‘０’（固定値）が指定される。終了ビットはデータの最下位ビットである。終了ビットには‘１’（固定値）が指定される。ペイロード及びＣＲＣは、開始ビットと終了ビットとの間に位置する。ペイロードは、開始ビットとＣＲＣとの間に位置する。ペイロードはデータの本体である。ペイロードは５１２バイトである。ＣＲＣは、ペイロードと終了ビットとの間に位置する。ＣＲＣはペイロードに対するＣＲＣ情報である。ＣＲＣは２バイトである。
【0047】
１．２ 動作
１．２．１ 断片化解消動作の概要
本実施形態に係るメモリシステム１は、ファイル断片化解消動作を行う。以下では、まず、本実施形態に係るメモリシステム１におけるファイル断片化解消動作の概要について、図５を用いて説明する。図５は、本実施形態に係るメモリシステム１におけるファイル断片化解消動作の概要を説明する図である。以下では、ホスト４０のファイルシステムがＦＡＴ（File Allocation Tables）ファイルシステムである場合を例に挙げて説明する。
１．２．１ 断片化解消動作の概要
本実施形態に係るメモリシステム１は、ファイル断片化解消動作を行う。以下では、まず、本実施形態に係るメモリシステム１におけるファイル断片化解消動作の概要について、図５を用いて説明する。図５は、本実施形態に係るメモリシステム１におけるファイル断片化解消動作の概要を説明する図である。以下では、ホスト４０のファイルシステムがＦＡＴ（File Allocation Tables）ファイルシステムである場合を例に挙げて説明する。
【0048】
図５には、ホスト４０におけるファイル断片化解消前の論理アドレス空間の様子と、ファイル断片化解消後の論理アドレス空間の様子とが示されている。論理アドレス空間は複数の区画に区切られている。図５における１つの四角枠が、１つの区画、すなわち１つのクラスタを示している。論理アドレス空間において、論理アドレスＬＢＡは、左上のクラスタから右下のクラスタまで順番に割り当てられている。アルファベットが記載されたクラスタは、データの書き込みに使用されているクラスタである。同一のアルファベットが記載されたクラスタは、同一のファイルを構成するクラスタである。例えば、「Ａ」と記載された３つのクラスタは、１つのファイルを３つに分けたデータの書き込みにそれぞれ使用されている。他のアルファベットが記載されたクラスタについても同様である。「空」と記載されたクラスタは、データの書き込みに使用されていない空きクラスタである。
【0049】
ファイル断片化解消前の状態では、１つのファイルを構成する３つのクラスタは、論理アドレス空間内において分散している。また、空きクラスタも論理アドレス空間内において分散している。
【0050】
これに対し、ファイル断片化解消後の状態では、１つのファイルを構成する３つのクラスタは、論理アドレス空間内において連続している。換言すれば、１つのファイルを構成する３つのクラスタの論理アドレスＬＢＡが連続している。すなわち、ファイル断片化解消動作により、論理アドレス空間内においてファイル断片化が解消されている。また、空きクラスタも論理アドレス空間内において連続している。すなわち、論理アドレス空間内において、論理アドレスＬＢＡが連続する空きクラスタが確保されている。
【0051】
このように、論理アドレス空間をファイル断片化解消後の状態にすることがファイル断片化解消動作である。ファイル断片化解消動作は、後述する論理アドレス入れ替え動作を含む。ファイル断片化解消動作では、ホスト４０がファイル断片化解消動作に関するホストコマンドＣＭＤを発行することにより、メモリカード１０における論理アドレス入れ替え動作が実行される。この結果、ファイルの断片化が解消される。
【0052】
１．２．２ 入れ替え動作の概要
上述したファイル断片化解消動作において行われる論理アドレス入れ替え動作の概要について、図６を用いて説明する。図６は、本実施形態に係るメモリシステム１における論理アドレス入れ替え動作の概要を説明する図である。
上述したファイル断片化解消動作において行われる論理アドレス入れ替え動作の概要について、図６を用いて説明する。図６は、本実施形態に係るメモリシステム１における論理アドレス入れ替え動作の概要を説明する図である。
【0053】
図６には、論理アドレス入れ替え前の論物変換テーブル２１７の様子と、論理アドレス入れ替え後の論物変換テーブル２１７の様子とが示されている。図６の例では、論物変換テーブル２１７の論理アドレスＬＢＡ（Ａ＋１）と論理アドレスＬＢＡ（Ａ＋５）とを入れ替える場合が示されている。例えば、論理アドレスＬＢＡ（Ａ）と論理アドレスＬＢＡ（Ａ＋２）と論理アドレスＬＢＡ（Ａ＋５）とが１つのファイルを構成するクラスタである場合、論理アドレスＬＢＡ（Ａ＋１）と論理アドレスＬＢＡ（Ａ＋５）とを入れ替えることにより、１つのファイルに対する３つの論理アドレスＬＢＡが連続する。
【0054】
論理アドレスＬＢＡ（Ａ＋１）と論理アドレスＬＢＡ（Ａ＋５）とを入れ替えると、論理アドレスＬＢＡ（Ａ＋１）にマッピングされる物理アドレスＰＢＡは、物理アドレスＰＢＡ（Ａ＋３）から物理アドレスＰＢＡ（Ａ＋２）に変更される。また、論理アドレスＬＢＡ（Ａ＋５）にマッピングされる物理アドレスＰＢＡは、物理アドレスＰＢＡ（Ａ＋２）から物理アドレスＰＢＡ（Ａ＋３）に変更される。この結果、物理アドレスＰＢＡ（Ａ＋３）と物理アドレスＰＢＡ（Ａ＋２）とが入れ替えられる。
【0055】
１．２．３ 断片化解消動作
次に、ファイル断片化解消動作ついて、図７～図９を用いて詳細に説明する。図７及び図８は、本実施形態に係るメモリシステム１におけるファイル断片化解消動作を示すフローチャートである。図９は、本実施形態に係るメモリシステム１におけるファイル断片化解消動作時のコマンドライン（以下、「ＣＭＤライン」と表記する）、及びデータライン（以下、「ＤＡＴ０ライン」と表記する）を示す図である。「コマンドライン」は、ホスト４０が発行したホストコマンドＣＭＤ、及びメモリカード１０によるホストコマンドＣＭＤのレスポンスを送信するための信号線である。「データライン」は、ホスト４０及びメモリカード１０がデータを送受信するための信号線である。
次に、ファイル断片化解消動作ついて、図７～図９を用いて詳細に説明する。図７及び図８は、本実施形態に係るメモリシステム１におけるファイル断片化解消動作を示すフローチャートである。図９は、本実施形態に係るメモリシステム１におけるファイル断片化解消動作時のコマンドライン（以下、「ＣＭＤライン」と表記する）、及びデータライン（以下、「ＤＡＴ０ライン」と表記する）を示す図である。「コマンドライン」は、ホスト４０が発行したホストコマンドＣＭＤ、及びメモリカード１０によるホストコマンドＣＭＤのレスポンスを送信するための信号線である。「データライン」は、ホスト４０及びメモリカード１０がデータを送受信するための信号線である。
【0056】
ホスト４０は、論理アドレス空間内のファイルの断片化（クラスタの分散化）を解消すべきか否かを判断する。ファイルの断片化を解消すべきと判断した場合、ホスト４０はファイル断片化解消動作を行う。なお、ファイル断片化解消動作は、ＮＡＮＤ型フラッシュメモリ２００へのデータの書き込みが行われているか否かに関係なく行うことができる。他方で、ファイルの断片化を解消しなくてよいと判断した場合、ホスト４０はファイル断片化解消動作を行わない。
【0057】
ファイル断片化解消動作では、まず、ホスト４０は、ＣＭＤラインを介してホストコマンドＣＭＤ５６ライトをメモリカード１０に発行する（Ｓ１０）。ホストコマンドＣＭＤ５６は、ＳＤＴＭ規格で定義されているベンダ特有のホストコマンドである。
【0058】
ここで、ホストコマンドＣＭＤ５６ライトの内容について、図１０を用いて説明する。図１０は、本実施形態に係るメモリシステム１において、ホスト４０が発行するホストコマンドＣＭＤ５６ライトの内容の一例を示す図である。
【0059】
コマンド部ＣＭのコマンドインデックスには、コマンド番号１１１０００（５６）が指定される。引数部ＡＧのビット位置［８］には、‘０’（書き込み）が指定される。引数部ＡＧのビット位置［３９：９］には、論理アドレスＬＢＡの入れ替え範囲が指定される。「論理アドレスＬＢＡの入れ替え範囲」は、連続する論理アドレスＬＢＡのアドレス範囲である。本実施形態では、論理アドレスＬＢＡの入れ替え範囲は、引数部ＡＧのビット位置［３９：９］に指定された整数ｍによって指定される。ｍはセクタの数（論理アドレスＬＢＡの数）を表す。ｍは１以上３２以下の整数である。例えば、後述するデータ０（ＤＡＴ０）において、入れ替え元の論理アドレスＬＢＡの範囲の先頭の論理アドレスＬＢＡ（以下、「スタートアドレス」と表記する）として「論理アドレスＬＢＡ（Ａ）」が指定され、入れ替え先の論理アドレスＬＢＡの範囲のスタートアドレスとして「論理アドレスＬＢＡ（Ｂ）」が指定されているとする。スタートアドレスの指定方法の詳細については、後述する。この場合において、引数部ＡＧのビット位置［３９：９］にｍ＝１が指定された場合、論理アドレスＬＢＡ（Ａ）と論理アドレスＬＢＡ（Ｂ）との入れ替えが指定される。引数部ＡＧのビット位置［３９：９］にｍ＝３２が指定された場合、論理アドレスＬＢＡ（Ａ）～ＬＢＡ（Ａ＋３１）と、論理アドレスＬＢＡ（Ｂ）～ＬＢＡ（Ｂ＋３１）との入れ替えが指定される。コマンド部ＣＭの開始ビット及び送信ビット、並びにＣＲＣ部ＣＲの終了ビットには、図３と同じ値が指定される。
【0060】
メモリカード１０は、ホスト４０からホストコマンドＣＭＤ５６ライトを受信する（Ｓ１１）と、ＣＭＤラインを介してホストコマンドＣＭＤ５６ライトのレスポンスを送信する（Ｓ１２）。
【0061】
ホスト４０は、メモリカード１０からホストコマンドＣＭＤ５６ライトのレスポンスを受信する（Ｓ１３）と、ＤＡＴ０ラインを介して、ホストコマンドＣＭＤ５６ライトのデータ０を送信する（Ｓ１４）。
【0062】
【0063】
ペイロード（５１２バイト）は、２［ＴＢ］まで論理アドレスＬＢＡを指定できるように４バイト単位で指定される。左上が先頭の４バイトである。右下が最後の４バイトである。各４バイトには、入れ替え元または入れ替え先における入れ替え範囲のスタートアドレスが指定される。例えば、入れ替え元の論理アドレスがＬＢＡ（Ａ）～ＬＢＡ（Ａ＋３１）である場合、入れ替え元のスタートアドレスとして、論理アドレスＬＢＡ（Ａ）が指定される。
【0064】
ファイル断片化解消動作では、入れ替え元の論理アドレスＬＢＡ（１個以上）と入れ替え先の論理アドレスＬＢＡ（１個以上）とからなるセットを、１セットだけ入れ替えてもよいし、複数セットを入れ替えてもよい。すなわち、ファイル断片化解消動作は、１回の論理アドレス入れ替え動作だけでなく、複数回の論理アドレス入れ替え動作を行うことができる。図１１の例では、ファイル断片化解消動作において、２セットを入れ替える（２回の論理アドレス入れ替え動作を行う）場合が示されている。この場合、先頭の４バイトには、１セット目の入れ替え元のスタートアドレス（例えば、論理アドレスＬＢＡ（Ａ））が指定される。次の４バイトには、１セット目の入れ替え先のスタートアドレス（例えば、論理アドレスＬＢＡ（Ｂ））が指定される。次の４バイトには、２セット目の入れ替え元のスタートアドレス（例えば、論理アドレスＬＢＡ（Ｃ））が指定される。次の４バイトには、２セット目の入れ替え先のスタートアドレス（例えば、論理アドレスＬＢＡ（Ｄ））が指定される。入れ替えの情報が指定されない領域には０が指定される。開始ビット及び終了ビットには、図４と同じ値が指定される。
【0065】
メモリカード１０は、ホスト４０からデータ０（ＤＡＴ０）を受信する（Ｓ１５）と、ＤＡＴ０ラインを介してデータ０のレスポンスを送信する（Ｓ１６）。また、メモリカード１０は、ホスト４０に対して、ＤＡＴ０ラインを介してファイル断片化解消処理中によりビジーである旨の信号（例えば‘０’）を送信する（Ｓ１７）。
【0066】
次に、メモリカード１０は、Ｓ１１において受信したホストコマンドＣＭＤ５６ライトの引数情報、並びにＳ１５において受信したデータ０（ＤＡＴ０）の入れ替え元のスタートアドレス、及び入れ替え先のスタートアドレスに基づいて、内蔵メモリ１２０内の論物変換テーブル２１７’を更新する（Ｓ１８）。より具体的には、例えば、データ０（ＤＡＴ０）において、入れ替え元のスタートアドレスとして「論理アドレスＬＢＡ（Ａ）」が指定され、入れ替え先のスタートアドレスとして「論理アドレスＬＢＡ（Ｂ）」が指定されているとする。この場合において、ホストコマンドＣＭＤ５６ライトの引数部ＡＧのビット位置［３９：９］にｍ＝１が指定された場合、メモリカード１０のプロセッサ１３０は、論物変換テーブル２１７’において、論理アドレスＬＢＡ（Ａ）と論理アドレスＬＢＡ（Ｂ）とを入れ替える。引数部ＡＧのビット位置［３９：９］にｍ＝３２が指定された場合、メモリカード１０のプロセッサ１３０は、論物変換テーブル２１７’において、論理アドレスＬＢＡ（Ａ）～ＬＢＡ（Ａ＋３１）と、論理アドレスＬＢＡ（Ｂ）～ＬＢＡ（Ｂ＋３１）とを入れ替える。
【0067】
次に、メモリカード１０のプロセッサ１３０は、Ｓ１８において更新された内蔵メモリ１２０内の論物変換テーブル２１７’に基づいて、管理データ領域２１５内の論物変換テーブル２１７を更新する（Ｓ１９）。
【0068】
次に、メモリカード１０は、内蔵メモリ１２０に実行結果を記憶する（Ｓ２０）。より具体的には、Ｓ１８及びＳ１９が正常に終了した場合には、メモリカード１０のプロセッサ１３０は、正常終了した（成功した）ことを示すビットパターン（例えば‘１’）を記憶する。他方で、Ｓ１８及びＳ１９が正常に終了しなかった場合には、メモリカード１０のプロセッサ１３０は、異常終了した（失敗した）ことを示すビットパターン（例えば‘０’）を記憶する。また、メモリカード１０は、ホスト４０に対して、ＤＡＴ０ラインを介してビジー状態が解除された（レディ状態である）旨の信号（例えば‘１’）を送信する（Ｓ２１）。
【0069】
ホスト４０は、メモリカード１０からレディ信号を受信する（Ｓ２２）と、メモリカード１０のビジー状態の解除を知得する。
【0070】
１．２．４ 実行結果確認動作
上述したファイル断片化解消動作の終了後、本実施形態に係るメモリシステム１は、ファイル断片化解消の実行結果を確認する（以下、単に「実行結果確認動作」と表記する）。以下では、実行結果確認動作について、図１２及び図１３を用いて説明する。図１２は、本実施形態に係るメモリシステム１における実行結果確認動作を示すフローチャートである。図１３は、本実施形態に係るメモリシステム１における実行結果確認動作時のＣＭＤライン及びＤＡＴ０ラインを示す図である。
上述したファイル断片化解消動作の終了後、本実施形態に係るメモリシステム１は、ファイル断片化解消の実行結果を確認する（以下、単に「実行結果確認動作」と表記する）。以下では、実行結果確認動作について、図１２及び図１３を用いて説明する。図１２は、本実施形態に係るメモリシステム１における実行結果確認動作を示すフローチャートである。図１３は、本実施形態に係るメモリシステム１における実行結果確認動作時のＣＭＤライン及びＤＡＴ０ラインを示す図である。
【0071】
ホスト４０は、図８に示すＳ２２においてレディ信号を受信すると、実行結果確認動作を行う。
【0072】
実行結果確認動作では、まず、ホスト４０は、ＣＭＤラインを介してホストコマンドＣＭＤ５６リードをメモリカード１０に発行する（Ｓ３０）。
【0073】
ここで、ホストコマンドＣＭＤ５６リードの内容について、図１４を用いて説明する。図１４は、本実施形態に係るメモリシステム１において、ホスト４０が発行するホストコマンドＣＭＤ５６リードの内容の一例を示す図である。
【0074】
引数部ＡＧのビット位置［８］には、‘１’（読み出し）が指定される。引数部ＡＧのビット位置［３９：９］には０が指定される。コマンド部ＣＭの開始ビット及び送信ビット、並びにＣＲＣ部ＣＲの終了ビットには、図１０と同じ値が指定される。
【0075】
メモリカード１０は、ホスト４０からホストコマンドＣＭＤ５６リードを受信する（Ｓ３１）と、ＣＭＤラインを介してホストコマンドＣＭＤ５６リードのレスポンスを送信する（Ｓ３２）。
【0076】
次に、メモリカード１０のプロセッサ１３０は、図８に示すＳ２０において内蔵メモリ１２０内に記憶された実行結果をデータ０（ＤＡＴ０）にセットする（Ｓ３３）。
【0077】
次に、メモリカード１０は、ホスト４０に対して、ＤＡＴ０ラインを介して実行結果（データ０）を送信する（Ｓ３４）。
【0078】
【0079】
先頭の１バイトには、論理アドレス入れ替え動作（図８に示すＳ１８及びＳ１９）が正常に終了したか否かを識別できる情報が指定される。例えば、論理アドレス入れ替え動作が正常に終了した場合、０ｘ５Ａが指定される。他方で、論理アドレス入れ替え動作が正常に終了しなかった場合、０ｘ３Ｃが指定される。論理アドレス入れ替え動作が正常に終了したか否かを識別できる情報が指定されない領域には０が指定される。開始ビット及び終了ビットには、図１１と同じ値が指定される。
【0080】
ホスト４０は、メモリカード１０から実行結果（データ０（ＤＡＴ０））を受信する（Ｓ３５）と、実行結果を知得する。
【0081】
１．３ 効果
本実施形態に係る構成では、ホスト４０は、論理アドレスＬＢＡの入れ替え範囲を指定したホストコマンドＣＭＤをメモリカード１０に発行する。また、ホスト４０は、入れ替え元のスタートアドレスと入れ替え先のスタートアドレスとを指定したデータをメモリカード１０に発行する。メモリコントローラ１００は、ホスト４０から受信したホストコマンドＣＭＤ及びデータに基づいて、論物変換テーブル２１７を更新する。このため、ホスト４０は、メモリカード１０において物理アドレスＰＢＡとデータとの入れ替えを行わずに、論物変換テーブル２１７の論理アドレスＬＢＡの入れ替えを行うことができる。これにより、ファイルの断片化解消動作を実行することができる。このため、ファイルの断片化、すなわち、１つのファイルに対応する複数の論理アドレスＬＢＡの分散化、によるホストコマンドＣＭＤの発行回数を抑制できる。
本実施形態に係る構成では、ホスト４０は、論理アドレスＬＢＡの入れ替え範囲を指定したホストコマンドＣＭＤをメモリカード１０に発行する。また、ホスト４０は、入れ替え元のスタートアドレスと入れ替え先のスタートアドレスとを指定したデータをメモリカード１０に発行する。メモリコントローラ１００は、ホスト４０から受信したホストコマンドＣＭＤ及びデータに基づいて、論物変換テーブル２１７を更新する。このため、ホスト４０は、メモリカード１０において物理アドレスＰＢＡとデータとの入れ替えを行わずに、論物変換テーブル２１７の論理アドレスＬＢＡの入れ替えを行うことができる。これにより、ファイルの断片化解消動作を実行することができる。このため、ファイルの断片化、すなわち、１つのファイルに対応する複数の論理アドレスＬＢＡの分散化、によるホストコマンドＣＭＤの発行回数を抑制できる。
【0082】
ファイルの断片化が発生すると、ホストコマンドＣＭＤの発行回数が多くなり、ある単位時間あたりの録画データのメモリカード１０への書き込み速度が低下し、ホスト４０の内蔵メモリ４００が次の録画データであふれしまい、ホスト４０の録画が継続できなくなり書き込みを失敗することがある。この場合、シームレスな動画の撮影ができなくなる可能性がある。本実施形態によれば、ホストコマンドＣＭＤの発行回数を抑制できるため、ホスト４０の内蔵メモリ４００が次の録画データであふれることによる書き込み失敗（停止）を抑制できる。
【0083】
１．４ 変形例
第１実施形態の変形例について説明する。本変形例では、第１実施形態においてホストコマンド５６ライトで指定される論理アドレスＬＢＡの入れ替え範囲の指定方法が異なる場合について説明する。以下では、第１実施形態と異なる点を中心に説明する。
第１実施形態の変形例について説明する。本変形例では、第１実施形態においてホストコマンド５６ライトで指定される論理アドレスＬＢＡの入れ替え範囲の指定方法が異なる場合について説明する。以下では、第１実施形態と異なる点を中心に説明する。
【0084】
１．４．１ ホストコマンドＣＭＤ５６ライトの内容
ホストコマンドＣＭＤ５６ライトの内容について、図１６を用いて説明する。図１６は、本変形例に係るメモリシステム１において、ホスト４０が発行するホストコマンドＣＭＤ５６ライトの内容の一例を示す図である。
ホストコマンドＣＭＤ５６ライトの内容について、図１６を用いて説明する。図１６は、本変形例に係るメモリシステム１において、ホスト４０が発行するホストコマンドＣＭＤ５６ライトの内容の一例を示す図である。
【0085】
引数部ＡＧのビット位置［３９：９］には、論理アドレスＬＢＡの入れ替え範囲が指定される。本変形例では、論理アドレスＬＢＡの入れ替え範囲は、引数部ＡＧのビット位置［３９：９］に指定された整数ｍ（ｍは１，２，４，８，・・・）に基づくセクタ数＝１，８，１６，３２，・・・によって指定される。例えば、データ０（ＤＡＴ０）において、入れ替え元のスタートアドレスとして「論理アドレスＬＢＡ（Ａ）」が指定され、入れ替え先のスタートアドレスとして「論理アドレスＬＢＡ（Ｂ）」が指定されているとする。この場合において、引数部ＡＧのビット位置［３９：９］に１が指定された場合、セクタの数（論理アドレスＬＢＡの数）＝１を意味する。この場合、論理アドレスＬＢＡ（Ａ）と論理アドレスＬＢＡ（Ｂ）との入れ替えが指定される。引数部ＡＧのビット位置［３９：９］に２が指定された場合、セクタの数＝８を意味する。この場合、論理アドレスＬＢＡ（Ａ）～ＬＢＡ（Ａ＋７）と、論理アドレスＬＢＡ（Ｂ）～ＬＢＡ（Ｂ＋７）との入れ替えが指定される。引数部ＡＧのビット位置［３９：９］に４が指定された場合、セクタの数＝１６を意味する。この場合、論理アドレスＬＢＡ（Ａ）～ＬＢＡ（Ａ＋１５）と、論理アドレスＬＢＡ（Ｂ）～ＬＢＡ（Ｂ＋１５）との入れ替えが指定される。引数部ＡＧのビット位置［３９：９］に８が指定された場合、セクタの数＝３２を意味する。この場合、論理アドレスＬＢＡ（Ａ）～ＬＢＡ（Ａ＋３１）と、論理アドレスＬＢＡ（Ｂ）～ＬＢＡ（Ｂ＋３１）との入れ替えが指定される。引数部ＡＧのビット位置［３９：９］に１６，３２が指定された場合も、同様である。コマンド部ＣＭ、引数部ＡＧのビット位置８、及びＣＲＣ部ＣＲの終了ビットには、図１０と同じ値が指定される。
【0086】
１．４．２ 効果
本変形例に係る構成によれば、第１実施形態と同様にファイルの断片化解消動作を実行することができる。このため、ファイルの断片化によるホストコマンドＣＭＤの発行回数を抑制できる。本変形例によれば、ホストコマンドＣＭＤの発行回数を抑制できるため、第１実施形態と同様にホスト４０の内蔵メモリ４００が次の録画データであふれることによる書き込み失敗（停止）を抑制できる。
本変形例に係る構成によれば、第１実施形態と同様にファイルの断片化解消動作を実行することができる。このため、ファイルの断片化によるホストコマンドＣＭＤの発行回数を抑制できる。本変形例によれば、ホストコマンドＣＭＤの発行回数を抑制できるため、第１実施形態と同様にホスト４０の内蔵メモリ４００が次の録画データであふれることによる書き込み失敗（停止）を抑制できる。
【0087】
２．第２実施形態
第２実施形態について説明する。本実施形態では、第１実施形態と異なる実行結果確認動作について説明する。以下では、第１実施形態と異なる点を中心に説明する。
第２実施形態について説明する。本実施形態では、第１実施形態と異なる実行結果確認動作について説明する。以下では、第１実施形態と異なる点を中心に説明する。
【0088】
【0089】
ホスト４０は、第１実施形態と同様に、断片化解消動作のＳ２３においてレディ信号を受信すると、実行結果確認動作を行う。
【0090】
実行結果確認動作では、まず、ホスト４０は、ＣＭＤラインを介してホストコマンドＣＭＤ１３をメモリカード１０に発行する（Ｓ４０）。ホストコマンドＣＭＤ１３は、ＳＤＴＭ規格で定義されているメモリカード１０のステータス情報を取得するホストコマンドである。
【0091】
メモリカード１０は、ホスト４０からホストコマンドＣＭＤ１３を受信する（Ｓ４１）と、ステータス情報を記憶する（Ｓ４２）。このとき、実行結果もステータスレジスタ１６０に記憶される。より具体的には、Ｓ２０において内蔵メモリ１２０に記憶された実行結果が、断片化解消動作が正常終了したことを示すビットパターン（例えば‘１’）である場合、メモリカード１０のプロセッサ１３０は、成功したことを示すビットパターン‘０’を記憶する。他方で、実行結果が、断片化解消動作が正常終了しなかったことを示すビットパターン（例えば‘０’）である場合、メモリカード１０のプロセッサ１３０は、失敗したことを示すビットパターン（エラービット）‘１’を記憶する。
【0092】
次に、メモリカード１０は、ＣＭＤラインを介してホストコマンドＣＭＤ１３のレスポンスを送信する（Ｓ４３）。ホストコマンドＣＭＤ１３のレスポンスは、Ｓ４２においてステータスレジスタ１６０に記憶されたステータス情報（実行結果）を含む。
【0093】
ホスト４０は、メモリカード１０からホストコマンドＣＭＤ１３のレスポンスを受信する（Ｓ４４）と、実行結果を知得する。
【0094】
２．２ 効果
本実施形態に係る構成によれば、第１実施形態と同様にファイルの断片化解消動作を実行することができる。このため、ファイルの断片化によるホストコマンドＣＭＤの発行回数を抑制できる。本実施形態によれば、ホストコマンドＣＭＤの発行回数を抑制できるため、第１実施形態と同様にホスト４０の内蔵メモリ４００が次の録画データであふれることによる書き込み失敗（停止）を抑制できる。もちろん、本実施形態は、第１実施形態の変形例に適用することもできる。
本実施形態に係る構成によれば、第１実施形態と同様にファイルの断片化解消動作を実行することができる。このため、ファイルの断片化によるホストコマンドＣＭＤの発行回数を抑制できる。本実施形態によれば、ホストコマンドＣＭＤの発行回数を抑制できるため、第１実施形態と同様にホスト４０の内蔵メモリ４００が次の録画データであふれることによる書き込み失敗（停止）を抑制できる。もちろん、本実施形態は、第１実施形態の変形例に適用することもできる。
【0095】
３．変形例等
上記のように、実施形態に係るメモリカードは、データ記憶領域(211)を有し、ホスト機器(40)から受信した論理アドレス(LBA)と、データ記憶領域の物理アドレス(PBA)とをマッピングするテーブル(217)を記憶する不揮発性メモリ(200)と、不揮発性メモリを制御するコントローラ(100)とを備える。コントローラは、ホスト機器から受信した第１コマンド(CMD56ライト)及びデータ(CMD56ライトのデータ0)に基づいて、第１論理アドレス(LBA(A))と、第２論理アドレス(LBA(B))とを入れ替える。
上記のように、実施形態に係るメモリカードは、データ記憶領域(211)を有し、ホスト機器(40)から受信した論理アドレス(LBA)と、データ記憶領域の物理アドレス(PBA)とをマッピングするテーブル(217)を記憶する不揮発性メモリ(200)と、不揮発性メモリを制御するコントローラ(100)とを備える。コントローラは、ホスト機器から受信した第１コマンド(CMD56ライト)及びデータ(CMD56ライトのデータ0)に基づいて、第１論理アドレス(LBA(A))と、第２論理アドレス(LBA(B))とを入れ替える。
【0096】
なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。
【0097】
ファイル断片化解消動作は複数回行われてもよい。この場合、ホスト４０は、ホストコマンドＣＭＤ５６ライトをメモリカード１０に複数回発行することができる。
【0098】
また、上記実施形態で説明したフローチャートは、その処理の順番を可能な限り入れ替えることができる。
【0099】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0100】
１…メモリシステム、１０…メモリカード、４０…ホスト、１００…メモリコントローラ、１１０…ホストＩ／Ｆ、１２０…ＲＡＭ、１３０…ＣＰＵ、１４０…バッファメモリ、１５０…メモリＩ／Ｆ、１６０…ステータスレジスタ、２００…ＮＡＮＤ型フラッシュメモリ、２１０…メモリセルアレイ、２１１…データ記憶領域、２１２…ユーザデータ領域、２１３…保護データ領域、２１４…機密データ領域、２１５…管理データ領域、２１６…ホストデータ、２１７、２１７’…論物変換テーブル、４００…ＲＡＭ、４１０…ＣＰＵ、４２０…ホストコントローラ、４３０…カードＩ／Ｆ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
