特開 2022-75392 表示パネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022075392

(43)【公開日】2022-05-18

(54)【発明の名称】表示パネル

(51)【国際特許分類】

   G09F 9/33 20060101AFI20220511BHJP

   G09F 9/30 20060101ALI20220511BHJP

【ＦＩ】

G09F9/33

G09F9/30 336

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2020186145

(22)【出願日】2020-11-06

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000408

【氏名又は名称】特許業務法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】山田 一幸

【テーマコード（参考）】

5C094

【Ｆターム（参考）】

5C094AA01

5C094BA25

5C094CA19

5C094EA02

5C094EB02

5C094FA01

(57)【要約】      （修正有）

【課題】透明なＬＥＤ表示装置の画素の開口率を向上させる。
【解決手段】表示装置は、第１面及び第１面と反対側の第２面を有する基板と、第１面上に設けられ、第１方向に伸びる第１走査信号線、第１方向と交差する第２方向に伸びる第１データ信号線、並びに第１走査信号線及び第１データ信号線と電気的に接続された第１ＬＥＤチップを含む第１画素と、第２面上に設けられた第２方向に伸びる第１配線と、を有し、第１画素において、第１走査信号線と第１配線とは、基板を貫通する第１貫通電極により電気的に接続され、第１画素において、第１配線は、第１データ信号線と重畳する。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１面及び前記第１面と反対側の第２面を有する基板と、
前記第１面上に設けられ、第１方向に伸びる第１走査信号線、前記第１方向と交差する第２方向に伸びる第１データ信号線、並びに前記第１走査信号線及び前記第１データ信号線と電気的に接続された第１ＬＥＤチップを含む第１画素と、
前記第２面上に設けられた前記第２方向に伸びる第１配線と、を有し、
前記第１画素において、前記第１走査信号線と前記第１配線とは、前記基板を貫通する第１貫通電極により電気的に接続され、
前記第１画素において、前記第１配線は、前記第１データ信号線と重畳する、表示装置。

【請求項2】

前記第１画素と前記第２方向に離れて設けられた第２画素、及び前記第２面上に設けられた第２配線をさらに有し、
前記第２画素は、前記第１方向に伸びる第２走査信号線、前記第１データ信号線、並びに前記第２走査信号線及び前記第１データ信号線と電気的に接続された第２ＬＥＤチップを含み、
前記第２画素において、前記第２走査信号線と、前記第２配線とは前記基板を貫通する第２貫通電極により電気的に接続され、
前記第２画素において、前記第２配線は、前記第２走査信号線と重畳する、請求項１に記載の表示装置。

【請求項3】

前記第１配線は、前記第２画素において、前記第１データ信号線と重畳し、
前記第１画素における前記第１配線の第１の幅は、前記第２画素における前記第１配線の第２の幅よりも小さい、請求項２に記載の表示装置。

【請求項4】

前記第２画素において、前記第１配線の第２の幅は、前記第１データ信号線の第３の幅以下である、請求項３に記載の表示装置。

【請求項5】

前記第２面上に設けられた第１端子をさらに有し、
前記第１配線は、前記第１端子と電気的に接続される、請求項１に記載の表示装置。

【請求項6】

前記第１面上に設けられた第１端子をさらに有し、
前記第１配線は、前記基板を貫通する第３貫通電極を介して、前記第１端子と電気的に接続される、請求項１に記載の表示装置。

【請求項7】

第１面及び前記第１面と反対側の第２面を有する基板と、
前記第１面上に設けられ、第１方向に伸びる第１走査信号線、前記第１方向と交差する第２方向に伸びる第１データ信号線、並びに前記第１走査信号線及び前記第１データ信号線と電気的に接続された第１ＬＥＤチップを含む第１画素と、
前記第２面上に設けられた前記第１方向に伸びる第１配線と、を有し、
前記第１画素において、前記第１走査信号線と前記第１配線とは、前記基板を貫通する第１貫通電極により電気的に接続され、
前記第１配線は、前記第１走査信号線と重畳する、表示装置。

【請求項8】

前記第１画素と前記第１方向に隣接して設けられた第２画素をさらに有し、
前記第２画素は、前記第１走査信号線、前記第２方向に伸びる第２データ信号線、並びに前記第１走査信号線及び前記第２データ信号線と電気的に接続された第２ＬＥＤチップを含み、
前記第２画素において、前記第１配線は、前記第２データ信号線と重畳する、請求項７に記載の表示装置。

【請求項9】

前記第１配線は、屈曲部を有し、
前記屈曲部は、前記第１走査信号線と前記第２データ信号線とが交差する領域と重畳する、請求項８に記載の表示装置。

【請求項10】

前記第１画素と前記第２方向に隣接して設けられた第３画素及び前記第２面上に第２配線をさらに有し、
前記第３画素は、前記第１方向に伸びる第２走査信号線、前記第１データ信号線、並びに前記第２走査信号線及び前記第１データ信号線と電気的に接続された第３ＬＥＤチップを含み、
前記第３画素において、前記第２配線は、前記第２走査信号線と重畳する、請求項９に記載の表示装置。

【請求項11】

前記第３画素と前記第１方向に隣接して設けられた第４画素をさらに有し、
前記第４画素は、前記第２走査信号線、前記第２データ信号線、並びに第４ＬＥＤチップを含み、
前記第４画素において、前記第２配線は、前記第２走査信号線と重畳する、請求項１０に記載の表示装置。

【請求項12】

前記第２面において、前記第１配線と、前記第２配線とが、交差する第１領域を有し、
前記第１領域は、前記第２走査信号線と前記第２データ信号線とが重畳する、第２領域と重畳する、請求項１１に記載の表示装置。

【請求項13】

前記第２配線は、前記第１走査信号線と重畳する第１領域及び第２領域、並びに前記第１領域と前記第２領域とを接続する第３領域と、を有し、
前記第３領域は、絶縁層を介して、前記第１領域及び前記第２領域上に設けられ、
前記第３領域は、前記絶縁層を介して、前記第１配線と重畳する、請求項１２に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一実施形態は、表示パネルに関する。特に、画素としてマイクロＬＥＤを用いた透明なＬＥＤ表示パネルに関する。

【背景技術】

【0002】

近年、１個のＬＥＤのサイズが１ｍｍ未満（ミクロンオーダ）の微小なマイクロＬＥＤを画素とした表示パネルの開発が進んでいる。特許文献１には、複数のマイクロＬＥＤ表示パネルを、タイル状に貼り合わせて、大面積のマイクロＬＥＤ表示装置について開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許第１０５９３７４３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

複数のマイクロＬＥＤ表示パネルをタイル状に貼り合わせて表示装置を製造する場合、表示パネルの額縁を小さくするために、表示面とは反対側の面に引き回し配線を形成することがある。このとき、表示面とは反対側に引き回し配線を形成することとで画素開口率が低下して、透明度が低下してしまうという問題が生じる。

【0005】

そこで、本発明の一実施形態では、透明なマイクロＬＥＤ表示パネルの画素の開口率を向上させることを目的の一つとする。

【課題を解決するための手段】

【0006】

本発明の一実施形態に係る表示パネルは、第１面及び第１面と反対側の第２面を有する基板と、第１面上に設けられ、第１方向に伸びる第１走査信号線、第１方向と交差する第２方向に伸びる第１データ信号線、並びに第１走査信号線及び第１データ信号線と電気的に接続された第１ＬＥＤチップを含む第１画素と、第２面上に設けられた第２方向に伸びる第１配線と、を有し、第１画素において、第１走査信号線と第１配線とは、基板を貫通する第１貫通電極により電気的に接続され、第１画素において、第１配線は、第１データ信号線と重畳する。

【0007】

本発明の一実施形態に係る表示パネルは、第１面及び第１面と反対側の第２面を有する基板と、第１面上に設けられ、第１方向に伸びる第１走査信号線、第１方向と交差する第２方向に伸びる第１データ信号線、並びに第１走査信号線及び第１データ信号線と電気的に接続された第１ＬＥＤチップを含む第１画素と、第２面上に設けられた第２方向に伸びる第１配線と、を有し、第１画素において、第１走査信号線と第１配線とは、基板を貫通する第１貫通電極により電気的に接続され、第１画素において、第１配線は、第１走査信号線と重畳する。

【図面の簡単な説明】

【0008】

【図1】本発明の一実施形態に係る表示パネルの第１面側の概略平面図である。

【図2】表示パネルの画素の構成を説明する断面図である。

【図3】本発明の一実施形態に係る表示パネルの第２面側の概略平面図である。

【図4】本発明の一実施形態に係る表示パネルの第２面側の平面レイアウトである。

【図5】引き回し配線の一部を拡大した図である。

【図6】図５に示す表示パネルをＡ１－Ａ２線で切断したときの断面図である。

【図7】本発明の一実施形態に係る表示パネルの第２面側の平面レイアウトの一部を拡大した図である。

【図8】本発明の一実施形態に係る表示パネルの製造方法を説明する断面図である。

【図9】本発明の一実施形態に係る表示パネルの製造方法を説明する断面図である。

【図10】本発明の一実施形態に係る表示パネルの製造方法を説明する断面図である。

【図11】本発明の一実施形態に係る表示パネルの第２面側の平面レイアウトである。

【図12】本発明の一実施形態に係る表示装置の概略平面図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略する。

【0010】

（第１実施形態）
本発明の一実施形態に係る表示パネル１００について、図１～図１２を参照して説明する。

【0011】

（表示パネルの構成の概要）
図１は、本発明の一実施形態に係る表示パネル１００の概略平面図である。表示パネル１００は、基板１０１上に設けられた表示領域１０２及び周辺領域１０９を含む。

【0012】

基板１０１は、第１面１０１ａと、第１面１０１ａと反対側の第２面１０１ｂと、を有する。図１では、基板１０１の第１面１０１ａ側を図示している。本明細書等において、第１面１０１ａは、表示領域１０２が形成される面である。

【0013】

本実施形態において、表示パネル１００は、第１面１０１ａ側から見たとき、表示領域１０２を介して表示パネル１００の向こう側（表示パネル１００の向こう側に位置する風景、物体、及び人物等）を視認可能な透明な表示パネルである。この場合、基板１０１は、透明基板であることが好ましく、例えば、ガラス基板を用いることが好ましい。

【0014】

表示領域１０２は、複数の画素１０３を有する。複数の画素１０３は、ｍ行×ｎ列のマトリクス状に配置されている。本明細書等において、行とは、第１方向Ｄ１に配列されるｎ個の画素行をいう。また、列とは、第１方向Ｄ１と直交する第２方向Ｄ２に配列されるｍ個の画素列をいう。ｍとｎとの値は、表示領域１０２に配列される走査信号線１０４及びデータ信号線の本数に応じて決定される。表示領域１０２には、走査信号線１０４－１，１０４－２，１０４－３，１０４－４，・・・・・・，１０４－ｍが配列され、データ信号線１０５－１，１０５－２，１０５－３，１０５－４，・・・・・・，１０５－ｎが配列される。以下の説明において、ｍ行×ｎ列に配置された画素を、画素１０３（ｍ，ｎ）と記載する。複数の画素をそれぞれ区別しない場合には、画素１０３と記載する。なお、画素１０３の構成要素についても同様である。

【0015】

画素１０３は、走査信号線１０４、データ信号線１０５、及びＬＥＤチップ１０６を有する。本明細書等において、画素１０３とは、一つの色要素（例えばＲ（赤）Ｇ（緑）Ｂ（青）のいずれか）の明るさを制御できる表示単位に相当する領域である。また、画素とは、図１に示すように、ＬＥＤチップ１０６と電気的に接続された走査信号線１０４及びデータ信号線１０５を含み、隣接する走査信号線１０４及びデータ信号線１０５を除いた領域をいう。

【0016】

なお、開口率とは、画素の領域に対し、光が通過する領域の面積の比率について表したものである。したがって、画素において、光を透過しない部材が占める領域が広くなると、開口率が低下し、光を透過する部材が占める領域が広くなると開口率が向上することとなる。

【0017】

本実施形態では、複数の走査信号線１０４及び複数のデータ信号線１０５に電圧を印加することで、交点のＬＥＤチップ１０６を駆動させるパッシブマトリクス構造の表示パネル１００を示すが、本発明の一実施形態はこれに限定されない。走査信号線１０４及びデータ信号線１０５によって制御されるトランジスタによって、ＬＥＤチップ１０６のオンまたはオフ状態を制御するアクティブマトリクス構造の表示パネル１００であってもよい。

【0018】

周辺領域１０９は、表示領域１０２を取り囲むように設けられる。なお、周辺領域１０９とは、基板１０１において、表示領域１０２から基板１０１の端部までの領域をいう。別言すれば、周辺領域１０９は、基板１０１上で表示領域１０２が設けられる以外の領域（すなわち、表示領域１０２の外側の領域）をいうものとする。第１面１０１ａ側において、周辺領域１０９には、複数のデータ信号線１０５に電圧を印加するための端子部１０７が設けられる。図示しないが、端子部１０７には、フレキシブルプリント回路（ＦＰＣ）が接続されている。ＦＰＣに、データ信号線１０５に印加する電圧を制御するためのドライバＩＣのチップが設けられている。

【0019】

図２は、表示パネル１００の画素１０３を説明する構成の断面図である。本実施形態では、基板１０１に対向する面に２つの電極を有するフリップチップ型のＬＥＤチップ１０６を実装する例について説明する。ただし、表示パネル１００の画素１０３の構成はこれに限定されない。基板１０１に近い側にアノード（またはカソード）を有し、基板１０１から遠い側にカソード（またはアノード）を有するフェイスアップ型のＬＥＤチップを実装してもよい。

【0020】

基板１０１の第１面１０１ａ上には、走査信号線１０４が設けられている。走査信号線１０４上には、絶縁膜１４１が設けられている。絶縁膜１４１上には、データ信号線１０５が設けられている。走査信号線１０４とデータ信号線１０５との間に絶縁膜１４１が設けられることで、走査信号線１０４とデータ信号線１０５とを交差するように配置することができる。データ信号線１０５上には、絶縁膜１４２が設けられている。絶縁膜１４１、１４２には、走査信号線１０４に達するコンタクトホールと、データ信号線１０５に達するコンタクトホールが設けられている。絶縁膜１４２上には、実装パッド１２１ａ、１２１ｂが設けられている。実装パッド１２１ａはコンタクトホールを介して走査信号線１０４と接続されている。また、実装パッド１２１ｂはコンタクトホールを介してデータ信号線１０５と接続されている。

【0021】

ＬＥＤチップ１０６は、例えば、ＧａＡｓ等の半導体ウエハーを用いた基板、又はサファイア等の絶縁材料で形成された基板の上に、例えば、窒化ガリウム等で形成されるバッファ層、窒化ガリウム系の化合物半導体で形成されるｎ型層、窒化ガリウム系の化合物半導体で量子井戸構造が形成される活性層、窒化ガリウム系の化合物半導体で形成されるｐ型層、パッシベーション層を有する。ＬＥＤチップ１０６には、端子電極１６１ａ、１６１ｂが設けられている。ＬＥＤチップ１０６のサイズは、所謂マイクロＬＥＤと呼ばれるものである。なお、ＬＥＤチップ１０６のサイズは、マイクロＬＥＤに限定されず、所謂ミニＬＥＤと呼ばれるサイズであってもよい。ＬＥＤチップ１０６の端子電極１６１ａ、１６１ｂのそれぞれは、接続電極１６２ａ、１６２ｂを介して、実装パッド１２１ａ、１２１ｂと接続されている。

【0022】

複数のマイクロＬＥＤ表示パネルをタイル状に貼り合わせて表示装置を製造する場合、表示パネルの額縁を小さくするために、表示面とは反対側の面に引き回し配線を形成することがある。このとき、表示面とは反対側に引き回し配線を形成することとで画素の開口率が低下して、透明度が低下してしまうという問題が生じる。

【0023】

そこで、本発明の一実施形態では、透明なＬＥＤ表示パネルの画素の開口率を向上させることを目的の一つとする。

【0024】

図３は、本発明の一実施形態に係る表示パネル１００の第２面１０１ｂ側の概略平面図である。図３では、表示領域１０２と、画素１０３と、引き回し配線１１２と、貫通電極１１１と、を示している。

【0025】

貫通電極１１１は、基板１０１の第１面１０１ａと第２面１０１ｂとを貫通する電極である。引き回し配線１１２は、貫通電極１１１を介して、走査信号線１０４と接続されている。１本の走査信号線１０４につき、１本の引き回し配線１１２が接続されている。第２面１０１ｂ側において、周辺領域１０９には、複数の引き回し配線１１２に電圧を印加するための端子部１０８が設けられる。端子部１０８から引き回し配線１１２に印加された電圧は、貫通電極１１１を介して、走査信号線１０４に供給される。図示しないが、端子部１０８には、フレキシブルプリント回路（ＦＰＣ）が接続されている。ＦＰＣに、走査信号線１０４に印加する電圧を制御するためのドライバＩＣのチップが設けられている。

【0026】

図４は、図３に示す表示パネル１００の第２面１０１ｂの一部を拡大した図である。

【0027】

画素１０３（１，１）において、引き回し配線１１２－１は、第２方向Ｄ２に沿って伸びている。また、画素１０３（１，１）において、走査信号線１０４－１と引き回し配線１１２－１とが、貫通電極１１１－１によって電気的に接続されている。また、引き回し配線１１２－１は、データ信号線１０５－１と重畳するように設けられている。

【0028】

ここで、引き回し配線１１２の幅は、走査信号線１０４の幅及びデータ信号線１０５の幅以下であることが好ましい。引き回し配線１１２の幅が走査信号線１０４の幅及びデータ信号線１０５の幅よりも大きくなると、画素１０３の開口率が低下してしまう。走査信号線１０４の幅及びデータ信号線１０５の幅は、表示パネル１００のサイズに応じて決定される。引き回し配線１１２の幅は、走査信号線１０４の幅及びデータ信号線１０５の幅以下となるように、適宜決定される。走査信号線１０４の幅及びデータ信号線１０５の幅は、同じであってもよいし、異なっていてもよい。

【0029】

画素１０３（２，１）において、引き回し配線１１２－２は、第１方向Ｄ１に沿って伸びている。また、画素１０３（２，１）において、走査信号線１０４－２と引き回し配線１１２－２とが、貫通電極１１１－２によって電気的に接続されている。また、引き回し配線１１２－２は、走査信号線１０４－２と重畳するように設けられている。

【0030】

画素１０３（２，２）において、引き回し配線１１２－２は、第２方向Ｄ２に沿って伸びている。また、引き回し配線１１２－２は、データ信号線１０５－２と重畳するように設けられている。図４に示すように、引き回し配線１１２－２は、屈曲部１２３を有し、屈曲部１２３は、走査信号線１０４－２とデータ信号線１０５－２とが交差する領域と重畳するように設けられている。

【0031】

画素１０３（３，１）において、引き回し配線１１２－３は、第１方向Ｄ１に沿って伸びている。また、画素１０３（３，１）において、走査信号線１０４－３と引き回し配線１１２－３とが、貫通電極１１１－３によって電気的に接続されている。また、引き回し配線１１２－３は、走査信号線１０４－３と重畳するように設けられている。

【0032】

画素１０３（３，２）において、引き回し配線１１２－３は、走査信号線１０４－３と重畳するように設けられている。走査信号線１０４－３と、データ信号線１０５－２の交差部において、引き回し配線１１２－３は、引き回し配線１１２－２と交差している。

【0033】

本発明の一実施形態に係る表示パネル１００では、基板１０１の第１面１０１ａに設けられた走査信号線１０４を、貫通電極１１１によって、第２面１０１ｂに設けられた引き回し配線１１２と接続する。そして、引き回し配線１１２を、走査信号線１０４又はデータ信号線１０５と重畳させる。これにより、第２面１０１ｂ側に形成された引き回し配線１１２によって、画素の開口率が低下することを抑制することができる。

【0034】

引き回し配線１１２－１～１１２－ｎはそれぞれが設けられる位置に応じて、配線抵抗が異なる場合がある。配線抵抗の影響を低減するために、図４に示すように、走査信号線１０４－１～１０４－ｎと引き回し配線１１２－１～１１２－ｎとを接続する貫通電極１１１は、１列目の画素（１，１）～画素（ｎ，１）に沿って設けることが好ましい。これにより、引き回し配線１１２の配線抵抗の影響により、表示ムラが生じることを抑制することができる。

【0035】

図５は、３行目の引き回し配線１１２－３の一部を拡大した図である。図６は、３行目の引き回し配線１１２－３をＡ１－Ａ２線で切断した時の断面図である。

【0036】

基板１０１の第２面上において、引き回し配線１１２－３は、画素１０３（３，１）の走査信号線１０４－３と重畳する導電層１３１－１と、画素１０３（３，２）の走査信号線１０４－３と重畳する導電層１３１－２と、を有する。また、第２面１０１ｂ上において、導電層１３１－１と導電層１３１－２との間には、引き回し配線１１２－２が設けられている。導電層１３１－１、導電層１３１－２、及び引き回し配線１１２－２上には、絶縁膜１４３が設けられている。絶縁膜１４３には、導電層１３１－１及び導電層１３１－２の一部を露出するコンタクトホール１３２－１、１３２－２が設けられている。絶縁膜１４３上において、導電層１３１－１と導電層１３１－２とを接続するように、接続電極１３１－３が設けられている。これにより、引き回し配線１１２－２と、引き回し配線１１２－３とを、交差して設けることができる。また、引き回し配線１１２－２と引き回し配線１１２－３とが交差する領域と、走査信号線１０４とデータ信号線１０５とが交差する領域とを重畳させることができる。これにより、画素１０３における開口率の低下を抑制することができる。また、表示パネル１００は基板１０１の第２面１０１ｂ側に、絶縁膜１４３と接続電極１３１－３と貫通電極１１１を覆う保護膜を備えても良い。保護膜は接続電極１３１－３及び貫通電極１１１を保護する絶縁膜として機能する。

【0037】

表示パネル１００によれば、基板１０１の第２面１０１ｂに設けられる引き回し配線１１２は、第１面１０１ａに設けられる走査信号線１０４及びデータ信号線１０５と重畳するように配置される。これにより、引き回し配線１１２によって、画素１０３の開口率が低下することを抑制することができる。したがって、表示パネル１００の透明度を高めることができるため、透明な表示パネル１００を提供することができる。

【0038】

図７は、表示パネル１００の第２面１０１ｂの一部を拡大した図である。具体的には、画素（１，１）の近傍と、画素（ｎ，１）の近傍の拡大図である。図７では、画素（１，１）～画素（ｎ，１）に配置される引き回し配線１１２－１について説明する。

【0039】

表示パネル１００のサイズが大きくなると、引き回し配線１１２が有する配線抵抗の影響により、複数のＬＥＤチップ１０６の発光輝度にばらつきが生じる場合がある。また、表示パネル１００では、複数の引き回し配線１１２において、第１方向Ｄ１に伸びる領域の長さがそれぞれ異なっているため、その分、配線抵抗が増加する場合がある。これにより、表示領域１０２では、画像の表示ムラが生じる場合がある。

【0040】

そこで、配線抵抗による影響を低減するために、引き回し配線１１２の配線の幅を調整してもよい。図７において、引き回し配線１１２－１は、画素１０３（１，１）～画素１０３（ｎ，１）のデータ信号線１０５－１と重畳するように設けられている。画素１０３（１，１）における引き回し配線１１２－１の幅Ｗ１は、画素１０３（ｎ，１）における引き回し配線１１２－１の幅Ｗ２よりも小さい。引き回し配線１１２－１の幅Ｗ１及び幅Ｗ２は、データ信号線１０５－１の幅Ｗ３以下である。引き回し配線１１２－１において、画素１０３（１，１）から画素１０３（ｎ，１）にかけて、徐々に配線幅を変化させてもよいし、段階的に配線幅が増加する部分を有していてもよい。

【0041】

引き回し配線１１２－２は、画素１０３（２，２）の走査信号線１０４－２と重畳する領域と、画素１０３（２，２）～画素（ｎ，２）のデータ信号線１０５－２に重畳する領域を有する。画素１０３（２，２）における引き回し配線１１２－１の幅Ｗ１は、画素１０３（ｎ，２）における引き回し配線１１２－１の幅Ｗ２よりも小さい。引き回し配線１１２－１の幅Ｗ１及び幅Ｗ２は、データ信号線１０５－２の幅Ｗ３以下であり、走査信号線１０４－２の幅Ｗ４以下である。引き回し配線１１２－２において、画素１０３（２，２）から画素１０３（ｎ，２）にかけて、徐々に配線幅を変化させてもよいし、段階的に配線幅が増加する部分を有していてもよい。

【0042】

これにより、複数の引き回し配線１１２の各々の配線抵抗の大きさを調整することができる。複数のＬＥＤチップ１０６の各々について、発光輝度を均一化することできるため、表示パネル１００の表示ムラを低減することができる。なお、本実施形態では、引き回し配線１１２の幅を変化させることで、配線抵抗の大きさを調整する例について説明したが、これに限定されない。例えば、画素１０３（ｎ，１）における引き回し配線１１２－２の膜厚を、画素１０３（１，１）における引き回し配線１１２－１の膜厚よりも大きくすることで、配線抵抗の大きさを調整してもよい。

【0043】

（表示パネルの製造方法）
次に、本発明の一実施形態に係る表示パネル１００の製造方法について、図８～図１０を参照して説明する。なお、図８～図１０における表示パネル１００の製造方法を説明する断面図は、図６に示す表示パネル１００の断面図に対応している。そのため、絶縁膜１４２よりも上に設けられる実装パッド１２１ａ、１２１ｂや、ＬＥＤチップ１０６については図示が省略されている。

【0044】

図８は、基板１０１の第１面１０１ａ上に、走査信号線１０４から絶縁膜１４２を形成する工程を説明する図である。まず、基板１０１の第１面１０１ａ上に、導電膜を成膜して、フォトリソグラフィ工程により加工して、走査信号線１０４を形成する。走査信号線１０４は、例えば、銅、モリブデン、タンタル、タングステン、アルミニウムなどの金属材料で構成される。また、走査信号線１０４として、例えば、透光性を有する酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）、酸化インジウム亜鉛（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）などの金属酸化物材料を用いてもよい。次に、走査信号線１０４上に、絶縁膜１４１を形成する。絶縁膜１４１は、透光性を有していればよく、例えば、酸化シリコンまたは窒化シリコンなどの無機材料を用いて形成される。次に、絶縁膜１４１上に、導電膜を成膜して、フォトリソグラフィ工程により加工して、データ信号線１０５を形成する。図示しないが、データ信号線１０５の一部の領域が、端子部１０７として機能する。データ信号線１０５は、走査信号線１０４と同様の材料を用いて形成される。データ信号線１０５上には、絶縁膜１４２を形成する。絶縁膜１４２は、絶縁膜１４１と同様の材料を用いてもよいし、透光性を有するポリイミド、ポリアミド、アクリル、エポキシ等の有機材料であってもよい。

【0045】

図８において図示しないが、絶縁膜１４２上に実装パッド１２１ａ、１２１ｂを形成する。まず、絶縁膜１４２、１４１に、走査信号線１０４に達するコンタクトホール及びデータ信号線１０５に達するコンタクトホールを形成する。次に、絶縁膜１４２上に、導電膜を成膜して、フォトリソグラフィ工程により加工して、実装パッド１２１ａ、１２１ｂを形成する。実装パッド１２１ａ、１２１ｂは、走査信号線１０４と同様の材料を用いて形成される。実装パッド１２１ａはコンタクトホールを介して走査信号線１０４と接続され、実装パッド１２１ｂはコンタクトホールを介してデータ信号線１０５と接続される。

【0046】

図９は、基板１０１の第２面１０１ｂ上に、引き回し配線１１２－１～１１２－３、絶縁膜１４３、接続電極１３１－３を形成する工程を説明する図である。まず、基板１０１の第２面１０１ｂ上に、導電膜を成膜して、フォトリソグラフィ工程により加工して、引き回し配線１１２－１～１１２－３を形成する。図示しないが、引き回し配線１１２－１～１１２－３の一部の領域が、端子部１０８として機能する。引き回し配線１１２－１～１１２－３は、走査信号線１０４と同様の材料を用いて形成される。図６において、引き回し配線１１２－３として、導電層１３１－１、１３１－２を図示している。

【0047】

次に、引き回し配線１１２－１、１１２－２、導電層１３１－１、１３１－２上に、絶縁膜１４３を形成する。絶縁膜１４３は、絶縁膜１４１と同様の材料を用いて形成される。次に、絶縁膜１４３に導電層１３１－１に達するコンタクトホール１３２－１と、導電層１３１－２に達するコンタクトホール１３２－２とを形成する。次に、絶縁膜１４３上に、導電膜を成膜して、フォトリソグラフィ工程により加工して、接続電極１３１－３を形成する。接続電極１３１－３は、コンタクトホール１３２－１を介して導電層１３１－１と接続され、コンタクトホール１３２－２を介して導電層１３１－２と接続される。導電層１３１－１、接続電極１３１－３、及び導電層１３１－２が接続されることで、引き回し配線１１２－３を形成することができる。このように、引き回し配線１１２－２上において、接続電極１３１－３を形成して、接続電極１３１－３と導電層１３１－１、１３１－２とを接続する。これにより、引き回し配線１１２－２と引き回し配線１１２－３とを交差して配置することができる。なお、図９において図示しないが、接続電極１３１－３上に、さらに保護膜を形成してもよい。当該保護膜は、絶縁膜１４１と同様の材料を用いて形成され、接続電極１３１を保護する。

【0048】

図１０は、基板１０１に貫通孔１１０－３を形成する工程を説明する図である。まず、基板１０１の第１面１０１ａにレジストマスク１２１及び第２面１０１ｂにレジストマスク１２２を形成して、エッチングを行う。これにより、第１面１０１ａと第２面１０１ｂとを貫通する貫通孔１１０－３を形成する。貫通孔１１０－３の孔径は、引き回し配線１１２の幅に応じて、数μｍ～１００μｍとする。

【0049】

次に、貫通孔１１０－３に貫通電極１１１－３を形成する。貫通電極１１１－３は、例えば、電界めっき、無電解めっきなどの方法により形成する。以上の工程により、図６に示す表示パネル１００を製造することができる。なお、図６では、貫通電極１１１－３が貫通孔１１０－３を充填するように形成している場合について示しているが、これに限定されない。例えば、貫通孔１１０－３の表面に、貫通電極１１１－３が形成される構成であってもよい。また、貫通電極１１１形成後に、接続電極１３１－３及び貫通電極１１１を覆う保護膜を形成しても良い。

【0050】

図１０において図示しないが、最後に、実装パッド１２１ａ、１２１ｂに、ＬＥＤチップ１０６を実装する。ＬＥＤチップ１０６の端子電極１６１ａ、１６１ｂと、実装パッド１２１ａ、１２１ｂとを、接続電極１６２ａ、１６２ｂによって接続する。

【0051】

以上の工程により、本発明の一実施形態に係る表示パネル１００を製造することができる。

【0052】

なお、本実施形態では、基板１０１の第２面１０１ｂに、端子部１０８を形成する例について説明したが、本発明の一実施形態はこれに限定されない。端子部１０８は第１面１０１ａに形成されてもよい。この場合には、データ信号線１０５形成する際に、端子部１０８を構成する導電層を予め形成しておく。そして、貫通電極１１１を形成する際に、端子部１０８を構成する導電層と、引き回し配線１１２とが重畳する領域においても貫通孔１１０を形成する。そして、貫通孔１１０に貫通電極１１１を形成すると同時に、端子部１０８を構成する導電層と、引き回し配線１１２とを接続する貫通電極を形成してもよい。

【0053】

（変形例１）
図１１は、図４に示す表示パネルの第２面側の平面レイアウトとは、一部異なる平面レイアウトである。図１１では、走査信号線１０４と引き回し配線１１２とが接続される貫通電極１１１の位置が、図４に示す走査信号線１０４と引き回し配線１１２とが接続される貫通電極１１１の位置とは異なっている。

【0054】

例えば、１行目の画素１０３においては、貫通電極１１１－１を、画素１０３（１，１）に設け、２行目の画素１０３においては、貫通電極１１１－２を画素１０３（２、１）に設けている。また、３行目の画素１０３においては、貫通電極１１１－３を画素１０３（３，２）に設け、４行目の画素１０３においては、貫通電極１１１－４を画素１０３（４，３）に設けている。このように、表示領域１０２において、貫通電極１１１－１～１１１－４を設けることで、引き回し配線１１２－１～１１２－４を交差せずに設けることができる。

【0055】

なお、図１１に示す平面レイアウトにおいて、貫通電極１１１－１～１１１－４が設けられる位置に応じて、引き回し配線１１２－１～１１２－４の配線抵抗が異なる場合がある。そのため、図７で示した引き回し配線１１２－１、１１２－２と同様に、図１１に示す引き回し配線１１２－１～１１２－４の幅を徐々に変化させることで、配線抵抗の影響を低減することが好ましい。

【0056】

（変形例２）
図１２は、本発明の一実施形態に係る表示装置を説明するための図である。図１２では、表示装置２００は、複数の表示パネル１００－１、１００－２、１００―３、１００－４を有する例を示す。また、図１２では、表示パネル１００－１～１００－４のいずれも、第１面１０１ａ側のレイアウトを示している。

【0057】

図１２では、表示パネル１００が２×２形式で配置されている例について示すが、これに限定されない。複数の表示パネル１００がそれぞれ、Ｎ×Ｍ形式（Ｎは２以上の正の整数であり、Ｍは２以上の正の整数）で配置されてもよい。複数の表示パネル１００－１～１００－４はそれぞれ、図１等において説明した表示パネル１００である。本発明の一実施形態に係る表示パネル１００－１～１００－４は、透光性を有しており、額縁領域が小さい。

【0058】

表示パネル１００－１～１００－４はそれぞれの表示領域１０２－１～１０２－４が隣接するように配置される。表示パネル１００－１、１００－３が有する端子部１０７、１０８は左側に設けられ、表示パネル１００－２、１００－４が有する端子部１０７、１０８は右側に配置される。また、端子部１０７は、第１面１０１ａ側に設けられており、端子部１０８は、第２面１０１ｂ側に設けられている。表示パネル１００－１～１００－４は、それぞれの額縁領域が小さい。そのため、複数の表示パネル１００をつなぎ合わせた場合であっても、表示領域１０２の境界領域を目立たなくさせることができる。これにより、表示領域１０２－１～１０２－４によって、一つの大きな画像を途切れることなく表示させることができる。

【0059】

複数の表示パネル１００－１～１００－４の側面は、接着部材によって互いに接着されていてもよい。このように、複数の表示パネル１００－１～１００－４を隣接するように配置することで、大面積の透明な表示装置２００を提供することができる。

【0060】

本発明の実施形態として上述した表示パネル１００、１００Ａ及び表示装置２００を元にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

【0061】

本発明の思想の範疇において、当業者であれば、各種の変更例および修正例に相当し得るものであり、それら変更例および修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【0062】

また、本実施形態において態様によりもたらされる他の作用効果について本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0063】

１００：表示パネル、１０１：基板、１０１ａ：第１面、１０１ｂ：第２面、１０２：表示領域、１０３：画素、１０４：走査信号線、１０５：データ信号線、１０６：ＬＥＤチップ、１０７：端子部、１０８：端子部、１０９：周辺領域、１１０：貫通孔、１１１：貫通電極、１１２：引き回し配線、１３１－１：導電層、１３１－２：導電層、１３１－３：接続電極、１３２－１：コンタクトホール、１３２－２：コンタクトホール、１４１～１４３：絶縁膜、２００：表示装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】