特開2022-76351酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022076351
(43)【公開日】2022-05-19
(54)【発明の名称】酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット
(51)【国際特許分類】
H01L 29/786 20060101AFI20220512BHJP
H01L 21/336 20060101ALI20220512BHJP
H01L 29/26 20060101ALI20220512BHJP
H01L 21/363 20060101ALI20220512BHJP
C23C 14/34 20060101ALI20220512BHJP
C23C 14/08 20060101ALI20220512BHJP
【ＦＩ】
H01L29/78 618B
H01L29/78 618A
H01L29/78 618Z
H01L29/78 624
H01L29/26
H01L21/363
C23C14/34 A
C23C14/08 K
【審査請求】未請求
【請求項の数】2
【出願形態】ＯＬ
(21)【出願番号】P 2020186720
(22)【出願日】2020-11-09
(71)【出願人】
【識別番号】000001199
【氏名又は名称】株式会社神戸製鋼所
(74)【代理人】
【識別番号】110002000
【氏名又は名称】特許業務法人栄光特許事務所
(72)【発明者】
【氏名】越智 元隆
(72)【発明者】
【氏名】西山 功兵
(72)【発明者】
【氏名】廣瀬 研太
【テーマコード（参考）】
4K029
5F103
5F110
【Ｆターム（参考）】
4K029AA09
4K029AA24
4K029BA10
4K029BA15
4K029BA18
4K029BA45
4K029BA47
4K029BA49
4K029BA50
4K029BC03
4K029BD01
4K029CA06
4K029DC04
4K029DC05
4K029DC34
4K029EA01
4K029EA03
4K029EA08
4K029GA01
5F103AA08
5F103BB22
5F103DD30
5F103LL13
5F103RR05
5F110AA01
5F110AA08
5F110AA14
5F110AA24
5F110CC05
5F110DD02
5F110EE04
5F110EE44
5F110FF02
5F110FF30
5F110GG01
5F110GG25
5F110GG33
5F110GG43
5F110GG58
5F110HK02
5F110HK04
5F110HK42
5F110HL07
5F110HL27
5F110NN03
5F110NN04
5F110NN05
5F110NN14
5F110NN16
5F110NN22
5F110NN23
5F110NN24
5F110NN35
5F110QQ05
(57)【要約】
【課題】酸化物半導体層薄膜を備えた薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、ストレス耐性、特に光ストレス耐性に優れた薄膜トランジスタを提供する。
【解決手段】基板１上に少なくともゲート電極２、ゲート絶縁膜３、酸化物半導体層４、ソース・ドレイン電極５及び少なくとも１層の保護膜６を有する薄膜トランジスタであって、酸化物半導体層４を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、酸化物半導体層４における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、Ｉｎ：３０原子％以上４５原子％以下、Ｇａ：５原子％以上２０原子％未満、Ｚｎ：３０原子％以上６０原子％以下及びＳｎ：９．０原子％以上１９原子％未満である。
【選択図】図１
【解決手段】基板１上に少なくともゲート電極２、ゲート絶縁膜３、酸化物半導体層４、ソース・ドレイン電極５及び少なくとも１層の保護膜６を有する薄膜トランジスタであって、酸化物半導体層４を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、酸化物半導体層４における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、Ｉｎ：３０原子％以上４５原子％以下、Ｇａ：５原子％以上２０原子％未満、Ｚｎ：３０原子％以上６０原子％以下及びＳｎ：９．０原子％以上１９原子％未満である。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極及び少なくとも１層の保護膜を有する薄膜トランジスタであって、
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、
である薄膜トランジスタ。
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、
である薄膜トランジスタ。
【請求項2】
請求項１に記載の薄膜トランジスタにおける前記酸化物半導体層の形成に用いられるスパッタリングターゲットであって、
Ｉｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、
であるスパッタリングターゲット。
Ｉｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、
であるスパッタリングターゲット。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物半導体層を有する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に関する。より詳しくは、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に好適に用いられる酸化物半導体層を含む薄膜トランジスタに関する。また本発明は、該酸化物半導体層の形成に用いられるスパッタリングターゲットにも関する。
【背景技術】
【0002】
アモルファス（非晶質）酸化物半導体は、汎用のアモルファスシリコン（ａ－Ｓｉ）に比べて高いキャリア密度を有し、大型・高解像度・高速駆動が要求される次世代ディスプレイへの適用が期待されている。また、アモルファス酸化物半導体は光学バンドギャップが大きく、低温で成膜できるため、耐熱性の低い樹脂基板上に成膜することができ、軽くて透明なディスプレイへの応用も期待されている。
【0003】
例えば、特許文献１には、アモルファス酸化物からなる半導体膜を有する薄膜トランジスタ基板が提案されている。上記特許文献１には、アモルファス酸化物からなる半導体膜として、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）及び酸素（Ｏ）からなるＩｎ－Ｇａ－Ｚｎ系アモルファス酸化物半導体（以下、単に「ＩＧＺＯ」と称することがある。）を使用することが好ましいことが記載されている。
【0004】
ここで、ＩＧＺＯからなる酸化物半導体層を含む薄膜トランジスタの電界効果移動度は汎用のアモルファスシリコンに比べ高いものの、１０ｃｍ２／Ｖｓ程度である。しかし、表示装置の大画面化、高精細化や高速駆動化に対応するためには、更なる高い電界効果移動度をもつ材料が求められている。
【0005】
一方、特許文献２には、少なくともインジウム及びタングステンを含む酸化物半導体からなる酸化物半導体層を備え、ＩＧＺＯ膜よりも高いキャリア移動度を得ることができる薄膜トランジスタが開示されている。上記特許文献２には、酸化物半導体層中の酸化タングステンの添加量、バンドギャップ、膜密度、Ａｒ不純物濃度及び屈折率等を制御することにより、キャリア移動度の劣化を抑制して、１０ｃｍ２／Ｖｓ以上のキャリア移動度とすることができることが記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１１－２１０７７８号公報
【特許文献2】特開２０１６－０５８５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ところで、表示装置に用いられる薄膜トランジスタでは、光照射及び電圧印加等のストレスに対する耐性（ストレス耐性）に優れていることが要求される。すなわち、光照射や電圧印加などのストレスに対し、薄膜トランジスタのしきい値電圧の変化量が小さいことが要求される。例えば、ゲート電極に電圧を印加し続けたときや、半導体層で吸収が起こる青色帯の光を照射し続けた際、薄膜トランジスタのゲート絶縁膜と半導体層界面にチャージがトラップされ、半導体層内部の電荷の変化から、しきい値電圧が負側へ大幅に変化（シフト）し得る。その結果、薄膜トランジスタのスイッチング特性が変化することが指摘されている。
【0008】
また、液晶パネル駆動の際や、ゲート電極に負バイアスをかけて画素を点灯させる際などに液晶セルから漏れた光が薄膜トランジスタに照射されるが、この光が薄膜トランジスタにストレスを与えて画像ムラや特性劣化の原因となる。実際に薄膜トランジスタを使用する際、光照射や電圧印加によるストレスによりスイッチング特性が変化すると、表示装置自体の信頼性低下を招く。
【0009】
また、有機ＥＬディスプレイにおいても同様に、発光層からの漏れ光が半導体層に照射され、しきい値電圧などの値がばらつくという問題が生じる。そして、このようなしきい値電圧のシフトは、薄膜トランジスタを備えた液晶ディスプレイや有機ＥＬディスプレイなどの表示装置自体の信頼性低下を招く。
【0010】
しかしながら、上記従来の薄膜トランジスタにおいては、光照射及び電圧印加等に対するストレス耐性について考慮されておらず、高い電界効果移動度と、ストレス耐性の向上（すなわち、ストレス印加前後の変化量が少ないこと）との両立が強く切望されている。
【0011】
本発明は上記事情に鑑みてなされたものであり、その目的は、酸化物半導体層を備えた薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、ストレス耐性、特に光ストレス耐性に優れた薄膜トランジスタを提供することである。
また、本発明の目的は、上記薄膜トランジスタにおける酸化物半導体層の形成に用いられるスパッタリングターゲットを提供することにある。
また、本発明の目的は、上記薄膜トランジスタにおける酸化物半導体層の形成に用いられるスパッタリングターゲットを提供することにある。
【課題を解決するための手段】
【0012】
本発明者らは、鋭意研究を重ねた結果、薄膜トランジスタにおける酸化物半導体層において特定の組成を採用することにより、上記課題を解決できることを見出し、本発明を完成するに至った。
【0013】
本発明の上記目的は、薄膜トランジスタに係る下記［１］の構成により達成される。
［１］ 基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極及び少なくとも１層の保護膜を有する薄膜トランジスタであって、
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、
である薄膜トランジスタ。
［１］ 基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極及び少なくとも１層の保護膜を有する薄膜トランジスタであって、
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、
である薄膜トランジスタ。
【0014】
本発明の上記目的は、スパッタリングターゲットに係る下記［２］の構成により達成される。
［２］ ［１］に記載の薄膜トランジスタにおける前記酸化物半導体層の形成に用いられるスパッタリングターゲットであって、
Ｉｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満
であるスパッタリングターゲット。
［２］ ［１］に記載の薄膜トランジスタにおける前記酸化物半導体層の形成に用いられるスパッタリングターゲットであって、
Ｉｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満
であるスパッタリングターゲット。
【発明の効果】
【0015】
本発明によれば、酸化物半導体層を備えた薄膜トランジスタにおいて、高い電界効果移動度を維持しつつ、ストレス耐性、特に光ストレス耐性に優れた薄膜トランジスタを提供することができる。また、上記薄膜トランジスタにおける酸化物半導体層の形成に用いられるスパッタリングターゲットを提供することができる。
【図面の簡単な説明】
【0016】
【発明を実施するための形態】
【0017】
以下、本発明の薄膜トランジスタに用いられる酸化物半導体層（酸化物半導体薄膜）について詳しく説明する。本明細書において、数値範囲を示す「～」とは、その前後に記載された数値を下限値及び上限値として含む意味で使用される。
【0018】
また、本明細書において「高い電界効果移動度」とは、後述の実施例に記載の方法で電界効果移動度を測定したとき、電界効果移動度が２３．０ｃｍ２／Ｖｓ以上のものを意味する。さらに、電界効果移動度を単に「移動度」と称することがある。
【0019】
さらに、本明細書において「ストレス耐性に優れた」とは、後述の実施例に記載の方法で、ゲート電極に負バイアスを印加し続けるストレス印加試験を２時間行ったとき、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）のシフト量（ΔＶｔｈ）が３．８～６Ｖのものを意味する。
【0020】
〔薄膜トランジスタ（ＴＦＴ）〕
本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極及び少なくとも１層の保護膜を有する薄膜トランジスタであって、
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、である。
本発明に係る薄膜トランジスタは、基板上に少なくともゲート電極、ゲート絶縁膜、酸化物半導体層、ソース・ドレイン電極及び少なくとも１層の保護膜を有する薄膜トランジスタであって、
前記酸化物半導体層を構成する金属元素がＩｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、である。
【0021】
以下、Ｏを除く全金属元素（Ｉｎ、Ｇａ、Ｚｎ及びＳｎ）の合計に対するＩｎの含有量（原子％）を「Ｉｎ原子数比」と呼ぶ場合がある。同様に、全金属元素の合計に対するＧａの含有量（原子％）を「Ｇａ原子数比」と呼ぶ場合がある。同様に、全金属元素の合計に対するＺｎの含有量（原子％）を「Ｚｎ原子数比」と呼ぶ場合がある。同様に、全金属元素の合計に対するＳｎの含有量（原子％）を「Ｓｎ原子数比」と呼ぶ場合がある。
続いて、本発明に係る薄膜トランジスタにおける酸化物半導体層を構成する金属元素及び含有量の限定理由について、以下に詳細に説明する。
続いて、本発明に係る薄膜トランジスタにおける酸化物半導体層を構成する金属元素及び含有量の限定理由について、以下に詳細に説明する。
【0022】
［酸化物半導体層］
＜Ｉｎ：３０原子％以上４５原子％以下＞
Ｉｎは、電気伝導性の向上に寄与する元素である。Ｉｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＩｎ量が多くなるほど、酸化物半導体薄膜の導電性が向上するため電界効果移動度は増加する。
＜Ｉｎ：３０原子％以上４５原子％以下＞
Ｉｎは、電気伝導性の向上に寄与する元素である。Ｉｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＩｎ量が多くなるほど、酸化物半導体薄膜の導電性が向上するため電界効果移動度は増加する。
【0023】
上記作用を有効に発揮させるためには、上記Ｉｎ原子数比を３０原子％以上とする必要がある。上記Ｉｎ原子数比は、好ましくは３３原子％以上、より好ましくは３５原子％以上、更に好ましくは３８原子％以上である。
ただし、Ｉｎ原子数比が大き過ぎると、キャリア密度が増加しすぎて、しきい値電圧が低下するなどの問題があるため、その上限を４５原子％以下とする。上記Ｉｎ原子数比は、好ましくは４３原子％以下、より好ましくは４１原子％以下である。
ただし、Ｉｎ原子数比が大き過ぎると、キャリア密度が増加しすぎて、しきい値電圧が低下するなどの問題があるため、その上限を４５原子％以下とする。上記Ｉｎ原子数比は、好ましくは４３原子％以下、より好ましくは４１原子％以下である。
【0024】
＜Ｇａ：５原子％以上２０原子％未満＞
Ｇａは、酸素欠損の低減及びキャリア密度の制御に寄与する元素である。Ｇａ原子数比が大きくなるほど、すなわち、全金属元素に占めるＧａ量が多くなるほど、酸化物半導体薄膜の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Ｇａは過酸化水素系のＣｕエッチング液によるエッチングを阻害する元素でもある。
したがって、Ｇａ原子数比が大きくなるほど、ソース・ドレイン電極としてのＣｕ電極のエッチング加工に用いられる過酸化水素系エッチング液に対して選択比が大きくなり、ダメージを受けにくくなる。さらに、Ｇａ原子数比が小さすぎると、薄膜トランジスタの光ストレスに対する信頼性が低下するおそれがある。
Ｇａは、酸素欠損の低減及びキャリア密度の制御に寄与する元素である。Ｇａ原子数比が大きくなるほど、すなわち、全金属元素に占めるＧａ量が多くなるほど、酸化物半導体薄膜の電気的安定性が向上し、キャリアの過剰発生を抑制する効果を発揮する。また、Ｇａは過酸化水素系のＣｕエッチング液によるエッチングを阻害する元素でもある。
したがって、Ｇａ原子数比が大きくなるほど、ソース・ドレイン電極としてのＣｕ電極のエッチング加工に用いられる過酸化水素系エッチング液に対して選択比が大きくなり、ダメージを受けにくくなる。さらに、Ｇａ原子数比が小さすぎると、薄膜トランジスタの光ストレスに対する信頼性が低下するおそれがある。
【0025】
上記作用を有効に発揮させるためには、Ｇａ原子数比を５原子％以上とする必要がある。上記Ｇａ原子数比は、好ましくは７原子％以上、より好ましくは９原子％以上、更に好ましくは１１原子％以上である。
ただし、Ｇａ原子数比が大き過ぎると、酸化物半導体薄膜の導電性が低下して移動度が低下しやすくなる。また、酸化物半導体層を形成するためのスパッタリングターゲットの電導度が低下し、直流放電が安定して持続することが困難となる。そのため、Ｇａ原子数比は、２０原子％未満とする。上記Ｇａ原子数比は、好ましくは１８原子％以下、より好ましくは１６原子％以下、更に好ましくは１４原子％以下である。
ただし、Ｇａ原子数比が大き過ぎると、酸化物半導体薄膜の導電性が低下して移動度が低下しやすくなる。また、酸化物半導体層を形成するためのスパッタリングターゲットの電導度が低下し、直流放電が安定して持続することが困難となる。そのため、Ｇａ原子数比は、２０原子％未満とする。上記Ｇａ原子数比は、好ましくは１８原子％以下、より好ましくは１６原子％以下、更に好ましくは１４原子％以下である。
【0026】
＜Ｚｎ：３０原子％以上６０原子％以下＞
Ｚｎは、他の金属元素ほど薄膜トランジスタ特性に対して敏感ではないが、Ｚｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＺｎ量が多くなるほど、アモルファス化しやすくなるため、有機酸や無機酸のエッチング液によりエッチングされやすくなる。
Ｚｎは、他の金属元素ほど薄膜トランジスタ特性に対して敏感ではないが、Ｚｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＺｎ量が多くなるほど、アモルファス化しやすくなるため、有機酸や無機酸のエッチング液によりエッチングされやすくなる。
【0027】
上記作用を有効に発揮させるためには、Ｚｎ原子数比を３０原子％以上とする必要がある。上記Ｚｎ原子数比は、好ましくは３３原子％以上、より好ましくは３６原子％以上、更に好ましくは３９原子％以上である。
ただし、Ｚｎ原子数比が大き過ぎると、ソース・ドレイン電極用エッチング液に対する酸化物半導体薄膜の溶解性が高くなる結果、ウェットエッチング耐性が劣りやすくなる。また、Ｉｎが相対的に減少するため、電界効果移動度が低下したり、Ｇａが相対的に減少するため、酸化物半導体薄膜の電気的安定性が低下しやすくなる。そのため、Ｚｎ原子数比の上限は６０原子％以下とする。上記Ｚｎ原子数比は、好ましくは５５原子％以下、より好ましくは５０原子％以下、更に好ましくは４６原子％以下、より更に好ましくは４３原子％以下である。
ただし、Ｚｎ原子数比が大き過ぎると、ソース・ドレイン電極用エッチング液に対する酸化物半導体薄膜の溶解性が高くなる結果、ウェットエッチング耐性が劣りやすくなる。また、Ｉｎが相対的に減少するため、電界効果移動度が低下したり、Ｇａが相対的に減少するため、酸化物半導体薄膜の電気的安定性が低下しやすくなる。そのため、Ｚｎ原子数比の上限は６０原子％以下とする。上記Ｚｎ原子数比は、好ましくは５５原子％以下、より好ましくは５０原子％以下、更に好ましくは４６原子％以下、より更に好ましくは４３原子％以下である。
【0028】
＜Ｓｎ：９．０原子％以上１９．０原子％未満＞
Ｓｎは、酸系の薬液によるエッチングを阻害する元素である。このため、Ｓｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＳｎ量が多くなるほど、酸化物半導体薄膜のパターニングに用いる有機酸や無機酸のエッチング液によるエッチング加工は困難となる。しかしながら、Ｓｎが添加された酸化物半導体は水素拡散によってキャリア密度の増加が見られ電界効果移動度が増加する。また、Ｓｎ添加量を適切に調整することにより、薄膜トランジスタの光ストレスに対する信頼性が向上する。
Ｓｎは、酸系の薬液によるエッチングを阻害する元素である。このため、Ｓｎ原子数比が大きくなるほど、すなわち、全金属元素に占めるＳｎ量が多くなるほど、酸化物半導体薄膜のパターニングに用いる有機酸や無機酸のエッチング液によるエッチング加工は困難となる。しかしながら、Ｓｎが添加された酸化物半導体は水素拡散によってキャリア密度の増加が見られ電界効果移動度が増加する。また、Ｓｎ添加量を適切に調整することにより、薄膜トランジスタの光ストレスに対する信頼性が向上する。
【0029】
上記作用を有効に発揮させるためには、上記Ｓｎ原子数比は９．０原子％以上とする必要がある。Ｓｎ原子数比は、好ましく９．３原子％以上である。
一方、Ｓｎ原子数比が大き過ぎると、酸化物半導体薄膜自体の加工が困難になる。また、水素拡散の影響を強く受けることで光ストレスに対する信頼性が低下するおそれがある。したがって、上記Ｓｎ原子数比は１９．０原子％未満とする。Ｓｎ原子数比は、好ましくは１８．６原子％以下である。
一方、Ｓｎ原子数比が大き過ぎると、酸化物半導体薄膜自体の加工が困難になる。また、水素拡散の影響を強く受けることで光ストレスに対する信頼性が低下するおそれがある。したがって、上記Ｓｎ原子数比は１９．０原子％未満とする。Ｓｎ原子数比は、好ましくは１８．６原子％以下である。
【0030】
以上、本発明に係る薄膜トランジスタにおける酸化物半導体層を構成する金属元素及び含有量の限定理由について説明した。更に続いて、本発明に係る薄膜トランジスタの他の構成について説明する。
【0031】
酸化物半導体層の厚みは特に限定されるものではないが、１０ｎｍ以上であるとソース・ドレイン電極のエッチング加工時の選択性に優れるため好ましく、より好ましくは１５ｎｍ以上である。また、高移動度の維持の観点からは、例えば２０ｎｍ以下であることが好ましい。
【0032】
また、本発明の薄膜トランジスタは、酸化物半導体層の直上に、エッチストッパー層を有するエッチストップ型（ＥＳＬ；Ｅｔｃｈ Ｓｔｏｐｐｅｒ Ｌａｙｅｒ）と、エッチストッパー層を有さないバックチャネルエッチ型（ＢＣＥ；Ｂａｃｋ Ｃｈａｎｎｅｌ Ｅｔｃｈ）とのどちらの形態でもよいが、エッチストッパー層を有するエッチストップ型の方が、酸化物半導体層のバックチャネルのダメージが少ないため、半導体層のシート抵抗の制御性の点からより好ましい。
【0033】
また、本発明における保護膜は、少なくとも１層で構成され、好ましくは２層以上である。２層以上で構成することにより、酸化物半導体層のシート抵抗の制御性が良くなることから好ましい。これは、たとえば保護膜がシリコン窒化膜（ＳｉＮｘ）のみからなる単層の場合、ＳｉＮｘ膜には水素含有量が非常に多く含有されており、容易に半導体層に拡散してドナーとして働くことから、シート抵抗を大きく下げる方向に変動させるためである。
保護膜としては、シリコン酸化膜（ＳｉＯｘ膜）、ＳｉＮｘ膜、及びＡｌ２Ｏ３やＹ２Ｏ３等の酸化物からなる膜、並びにこれらの積層膜等が挙げられるが、保護膜が２層以上である場合には、１層目と２層目以降とは異なる成分の膜を使用することが好ましい。これらはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの従来公知の方法で形成することができる。上記した保護膜のうち、特に、ＳｉＮｘ膜を含む膜を使用することが、酸化物半導体層のシート抵抗を一定範囲内で制御しやすくなることから好ましい。
保護膜としては、シリコン酸化膜（ＳｉＯｘ膜）、ＳｉＮｘ膜、及びＡｌ２Ｏ３やＹ２Ｏ３等の酸化物からなる膜、並びにこれらの積層膜等が挙げられるが、保護膜が２層以上である場合には、１層目と２層目以降とは異なる成分の膜を使用することが好ましい。これらはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの従来公知の方法で形成することができる。上記した保護膜のうち、特に、ＳｉＮｘ膜を含む膜を使用することが、酸化物半導体層のシート抵抗を一定範囲内で制御しやすくなることから好ましい。
【0034】
保護膜は厚さが１００～５００μｍであることが好ましく、２５０～３００μｍがより好ましい。保護膜が２層以上の積層膜である場合には、合計の膜厚が上記範囲であることが好ましい。ＣＶＤ法により保護膜を形成する場合に、成膜時間を調整することにより、膜厚を変えることができる。保護膜の厚さを測定する方法としては、光学測定、段差測定、又は走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）観察による測定を利用することができる。
【0035】
〔薄膜トランジスタの製造方法〕
本発明に係る薄膜トランジスタは、エッチストップ（ＥＳＬ）型やバックチャネルエッチ（ＢＣＥ）型に限らず、従来と同様の方法及び条件にて製造することができる。ＴＦＴの製造方法の一例を以下に記載するが、本発明はこれらに限定されない。
基板上にスパッタリング法等によりゲート電極を形成し、パターニングを行った後、ＣＶＤ法等によりゲート絶縁膜を成膜する。ゲート絶縁膜の成膜時においては、ゲート電極が形成された基板を加熱する。なお、パターニングは通常の方法で行うことができる。
次いで、スパッタリング法等により酸化物半導体層を成膜し、パターニングを行う。その後、プレアニール処理を行い、必要に応じてエッチストッパー層の成膜とパターニングを行う。
本発明に係る薄膜トランジスタは、エッチストップ（ＥＳＬ）型やバックチャネルエッチ（ＢＣＥ）型に限らず、従来と同様の方法及び条件にて製造することができる。ＴＦＴの製造方法の一例を以下に記載するが、本発明はこれらに限定されない。
基板上にスパッタリング法等によりゲート電極を形成し、パターニングを行った後、ＣＶＤ法等によりゲート絶縁膜を成膜する。ゲート絶縁膜の成膜時においては、ゲート電極が形成された基板を加熱する。なお、パターニングは通常の方法で行うことができる。
次いで、スパッタリング法等により酸化物半導体層を成膜し、パターニングを行う。その後、プレアニール処理を行い、必要に応じてエッチストッパー層の成膜とパターニングを行う。
【0036】
続いて、スパッタリング法等によりソース・ドレイン電極を形成してパターニングを行った後、保護膜を成膜する。保護膜の成膜時においても、ゲート電極、ゲート絶縁膜、酸化物半導体層及びソース・ドレイン電極が形成された基板を加熱する。なお、バックチャネルエッチ型を製造する場合には、回復アニールを行った後、再度保護膜の成膜を行う。
その後、コンタクトホールのエッチングを行い、ポストアニール処理（熱処理）をすることにより、薄膜トランジスタを得ることができる。
その後、コンタクトホールのエッチングを行い、ポストアニール処理（熱処理）をすることにより、薄膜トランジスタを得ることができる。
【0037】
〔スパッタリングターゲット〕
本発明に係るスパッタリングターゲットは、上記本発明に係る薄膜トランジスタにおける上記酸化物半導体層の形成に用いられるスパッタリングターゲットであって、Ｉｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、である。
本発明に係るスパッタリングターゲットは、上記本発明に係る薄膜トランジスタにおける上記酸化物半導体層の形成に用いられるスパッタリングターゲットであって、Ｉｎ、Ｇａ、Ｚｎ及びＳｎを含み、前記酸化物半導体層における全金属元素の合計（Ｉｎ＋Ｇａ＋Ｚｎ＋Ｓｎ）に対する各金属元素の割合が、
Ｉｎ：３０原子％以上４５原子％以下、
Ｇａ：５原子％以上２０原子％未満、
Ｚｎ：３０原子％以上６０原子％以下、及び
Ｓｎ：９．０原子％以上１９原子％未満、である。
【0038】
Ｉｎ、Ｇａ、Ｚｎ及びＳｎの含有量の限定理由については、上記酸化物半導体層の各成分の限定理由と同様であるため、説明を省略する。
【実施例0039】
＜実施例１＞
［薄膜トランジスタの製造］
図１を参照して薄膜トランジスタの製造方法を以下に示す。まず、ガラス製の基板１（厚さ０．７ｍｍ）上に、ゲート電極２として、膜厚が２５０ｎｍであるＭｏ膜を成膜した。次に、その上に、プラズマＣＶＤ法により、ゲート絶縁膜３として、膜厚が２５０ｎｍである酸化シリコン（ＳｉＯｘ）膜を成膜した。
その後、酸化物半導体層４として、種々の組成を有し、膜厚が４０ｎｍであるＩｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ膜を成膜した。酸化物半導体層の成膜条件を以下に示す。
［薄膜トランジスタの製造］
図１を参照して薄膜トランジスタの製造方法を以下に示す。まず、ガラス製の基板１（厚さ０．７ｍｍ）上に、ゲート電極２として、膜厚が２５０ｎｍであるＭｏ膜を成膜した。次に、その上に、プラズマＣＶＤ法により、ゲート絶縁膜３として、膜厚が２５０ｎｍである酸化シリコン（ＳｉＯｘ）膜を成膜した。
その後、酸化物半導体層４として、種々の組成を有し、膜厚が４０ｎｍであるＩｎ－Ｇａ－Ｚｎ－Ｓｎ－Ｏ膜を成膜した。酸化物半導体層の成膜条件を以下に示す。
【0040】
成膜法：ＤＣ（直流）スパッタリング法
成膜装置：ロードロック式スパッタリング装置 ＣＳ２００（株式会社アルバック製）
成膜温度：室温
成膜時のガス圧：１ｍＴｏｒｒ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４体積％
成膜装置：ロードロック式スパッタリング装置 ＣＳ２００（株式会社アルバック製）
成膜温度：室温
成膜時のガス圧：１ｍＴｏｒｒ
キャリアガス：Ａｒ
酸素分圧：１００×Ｏ２／（Ａｒ＋Ｏ２）＝４体積％
【0041】
各酸化物半導体層４の金属元素の含有量は、上記条件と同様の条件で、ガラス基板上に、膜厚が４０ｎｍである種々の酸化物半導体層をスパッタリング法で形成し、これを金属元素の含有量分析用の試料として分析した。なお、分析は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）発光分光法により行った。
【0042】
上記のようにして酸化物半導体層４を成膜した後、フォトリソグラフィー及びウェットエッチングによりパターニングを行った。パターニングの後に、大気雰囲気において３５０℃で１時間のプレアニールを行った。
【0043】
次に、フォトリソグラフィプロセスにより、膜厚が１００ｎｍの純Ｍｏ膜を成膜し、これをパターニングすることにより、ソース・ドレイン電極５を形成した。
【0044】
さらに保護膜６として、膜厚が２００ｎｍであるＳｉＯｘ膜と、膜厚が１５０ｎｍであるＳｉＮｘ膜とを積層させ、合計膜厚が３５０ｎｍの積層膜をプラズマＣＶＤ法で形成した。上記ＳｉＯｘ膜の形成にはＳｉＨ４、Ｎ２及びＮ２Ｏの混合ガスを用い、上記ＳｉＮｘ膜の形成にはＳｉＨ４、Ｎ２及びＮＨ３の混合ガスを用いた。
【0045】
次にフォトリソグラフィー及びドライエッチングにより、保護膜６にトランジスタ特性評価用プロービングのためのコンタクトホール７を形成し、コンタクトホール７を介して、ソース・ドレイン電極５に電気的に接続する透明導電膜８を形成した。
その後、ポストアニールとして、窒素雰囲気で２５０℃、３０分の熱処理を行うことにより、Ｎｏ．１～Ｎｏ．５の薄膜トランジスタをそれぞれ得た。
その後、ポストアニールとして、窒素雰囲気で２５０℃、３０分の熱処理を行うことにより、Ｎｏ．１～Ｎｏ．５の薄膜トランジスタをそれぞれ得た。
【0046】
［静特性（電界効果移動度μｓａｔ、しきい値電圧Ｖｔｈ）の評価］
下記表１に示す組成を有する酸化物半導体層を有する薄膜トランジスタを用いて、ドレイン電流（Ｉｄ）－ゲート電圧（Ｖｇ）特性を測定した。Ｉｄ－Ｖｇ特性は、ゲート電圧、ソース－ドレイン電極の電圧等の条件を、後述するストレス耐性の評価におけるストレス印加条件と同様に設定し、プローバー及び半導体パラメータアナライザを用いて測定した。
また、測定したＩｄ－Ｖｇ特性から、電界効果移動度μｓａｔ及びしきい値電圧Ｖｔｈを算出した。なお、しきい値電圧Ｖｔｈはドレイン電流が１０－９Ａ流れる際のＶｇの値とした。
下記表１に示す組成を有する酸化物半導体層を有する薄膜トランジスタを用いて、ドレイン電流（Ｉｄ）－ゲート電圧（Ｖｇ）特性を測定した。Ｉｄ－Ｖｇ特性は、ゲート電圧、ソース－ドレイン電極の電圧等の条件を、後述するストレス耐性の評価におけるストレス印加条件と同様に設定し、プローバー及び半導体パラメータアナライザを用いて測定した。
また、測定したＩｄ－Ｖｇ特性から、電界効果移動度μｓａｔ及びしきい値電圧Ｖｔｈを算出した。なお、しきい値電圧Ｖｔｈはドレイン電流が１０－９Ａ流れる際のＶｇの値とした。
【0047】
［ストレス耐性の評価］
次に、下記表１に示す組成を有する酸化物半導体層を有する薄膜トランジスタを用いて、以下のようにしてストレス耐性（ΔＶｔｈ＠ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ））を評価した。ストレス耐性は、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験により評価した。ストレス印加条件は以下のとおりである。
次に、下記表１に示す組成を有する酸化物半導体層を有する薄膜トランジスタを用いて、以下のようにしてストレス耐性（ΔＶｔｈ＠ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ））を評価した。ストレス耐性は、ゲート電極に負バイアスをかけながら光を照射するストレス印加試験により評価した。ストレス印加条件は以下のとおりである。
【0048】
ゲート電圧：－２０Ｖ
ソース／ドレイン電圧：１０Ｖ
基板温度：６０℃
光ストレス条件
ストレス印加時間：２時間
光強度：２５０００ＮＩＴ
光源：白色ＬＥＤ
ただし、ΔＶｔｈはしきい値電圧のシフト量を示し、以下の式により算出される。
（しきい値電圧のシフト量ΔＶｔｈ）＝（ストレス印加２時間後におけるＶｔｈ）－（ストレス印加ゼロ時間におけるＶｔｈ）
ソース／ドレイン電圧：１０Ｖ
基板温度：６０℃
光ストレス条件
ストレス印加時間：２時間
光強度：２５０００ＮＩＴ
光源：白色ＬＥＤ
ただし、ΔＶｔｈはしきい値電圧のシフト量を示し、以下の式により算出される。
（しきい値電圧のシフト量ΔＶｔｈ）＝（ストレス印加２時間後におけるＶｔｈ）－（ストレス印加ゼロ時間におけるＶｔｈ）
【0049】
これらの結果を表１に示す。なお、下記表１において、Ｉｎ、Ｇａ、Ｚｎ及びＳｎの合計値が１００．０（原子％）を超えるものがあるが、これは、各元素の含有量（原子％）において、小数第二位を四捨五入したためである。
【0050】
【表1】
【0051】
表１において、Ｎｏ．１～Ｎｏ．３は、酸化物半導体層中のＳｎ含有量が本発明で規定する数値範囲から外れているため、比較例となる。また、Ｎｏ．４は、酸化物半導体層中のＩｎ、Ｇａ、Ｚｎ及びＳｎ含有量が全て本発明で規定する数値範囲内であるため、実施例となる。さらに、Ｎｏ．５は、酸化物半導体層中のＩｎ及びＳｎ含有量が本発明で規定する数値範囲から外れているため、比較例となる。
【0052】
表１の結果に示すように、Ｎｏ．４は、電界効果移動度が２３．０ｃｍ２／Ｖｓ以上を満足し、かつ、ストレス印加試験前後のしきい値電圧（Ｖｔｈ）のシフト量（ΔＶｔｈ）が３．８～６Ｖを満足するものであり、高い電界効果移動度と優れたストレス耐性の両立が図られている。
【0053】
一方、Ｎｏ．１～Ｎｏ．３は、Ｓｎの含有量が本発明で規定する数値範囲の下限未満であるため、電界効果移動度を所望の範囲（２３．０ｃｍ２／Ｖｓ以上）とすることができなかった。また、Ｎｏ．５は、Ｓｎ含有量が本発明で規定する数値範囲の上限以上であるため、ΔＶｔｈが３．８～６Ｖを満足することができず、ストレス耐性が低下した。
【符号の説明】
【0054】
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５ ソース・ドレイン電極
６ 保護膜
７ コンタクトホール
８ 透明導電膜
２ ゲート電極
３ ゲート絶縁膜
４ 酸化物半導体層
５ ソース・ドレイン電極
６ 保護膜
７ コンタクトホール
８ 透明導電膜
【図1】