知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022079033
(43)【公開日】2022-05-26
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 29/41 20060101AFI20220519BHJP
H01L 21/338 20060101ALI20220519BHJP
H01L 21/28 20060101ALI20220519BHJP
H01L 21/285 20060101ALI20220519BHJP
【ＦＩ】
H01L29/44 Y
H01L29/80 H
H01L29/80 F
H01L21/28 301R
H01L21/28 301B
H01L21/28 E
H01L21/28 B
H01L21/285 P
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2020189965
(22)【出願日】2020-11-16
(71)【出願人】
【識別番号】000154325
【氏名又は名称】住友電工デバイス・イノベーション株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】野瀬 幸則
(72)【発明者】
【氏名】渡辺 健一
【テーマコード（参考）】
4M104
5F102
【Ｆターム（参考）】
4M104AA04
4M104AA07
4M104BB02
4M104BB09
4M104BB14
4M104BB16
4M104BB17
4M104BB18
4M104BB36
4M104CC01
4M104CC03
4M104DD34
4M104DD68
4M104DD86
4M104DD89
4M104EE06
4M104EE16
4M104EE17
4M104FF10
4M104FF13
4M104GG12
5F102GB01
5F102GC01
5F102GJ02
5F102GK04
5F102GK05
5F102GK06
5F102GL04
5F102GL05
5F102GM04
5F102GM05
5F102GM06
5F102GM08
5F102GQ01
5F102GR12
5F102GS01
5F102GT01
5F102GT03
5F102GV06
5F102GV07
5F102GV08
5F102HC01
5F102HC11
5F102HC19
(57)【要約】
【課題】フィールドプレートへの異物の付着および変形を抑制することが可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体層と、前記半導体層の上面に設けられたソース電極およびドレイン電極と、前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、前記ゲート電極の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第１金属層は金を含み、前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置。
【選択図】 図１Ｂ
【解決手段】半導体層と、前記半導体層の上面に設けられたソース電極およびドレイン電極と、前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、前記ゲート電極の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第１金属層は金を含み、前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置。
【選択図】 図１Ｂ
【特許請求の範囲】
【請求項1】
半導体層と、
前記半導体層の上面に設けられたソース電極およびドレイン電極と、
前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、
前記ゲート電極の上に設けられた第１絶縁膜と、
前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、
前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、
前記第１金属層は金を含み、
前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置。
前記半導体層の上面に設けられたソース電極およびドレイン電極と、
前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、
前記ゲート電極の上に設けられた第１絶縁膜と、
前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、
前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、
前記第１金属層は金を含み、
前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置。
【請求項2】
半導体層と、
前記半導体層の上面に設けられたソース電極およびドレイン電極と、
前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、
前記ゲート電極の上に設けられた第１絶縁膜と、
前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、
前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、
前記第２金属層のモース硬度は前記第１金属層のモース硬度よりも高い、半導体装置。
前記半導体層の上面に設けられたソース電極およびドレイン電極と、
前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、
前記ゲート電極の上に設けられた第１絶縁膜と、
前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、
前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、
前記第２金属層のモース硬度は前記第１金属層のモース硬度よりも高い、半導体装置。
【請求項3】
前記フィールドプレートの端部は前記ゲート電極と前記ドレイン電極との間に位置する請求項１または請求項２に記載の半導体装置。
【請求項4】
前記第２金属層は酸化物を含む請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項5】
前記第２金属層は少なくとも表面に酸化膜を有する請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項6】
前記第２金属層の厚さは５ｎｍ以上、３０ｎｍ以下である請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項7】
前記第１絶縁膜および前記フィールドプレートの上に設けられ、前記フィールドプレートに重なる位置に第１開口部を有し、前記ソース電極に重なる位置に第２開口部を有する第２絶縁膜と、
前記第１開口部に設けられ、前記フィールドプレートの第１金属層に接触する第１ビア配線と、
前記第２開口部に設けられ、前記ソース電極に電気的に接続される第２ビア配線と、
前記第１ビア配線および前記第２ビア配線に電気的に接続される配線と、を具備する請求項１から請求項６のいずれか一項に記載の半導体装置。
前記第１開口部に設けられ、前記フィールドプレートの第１金属層に接触する第１ビア配線と、
前記第２開口部に設けられ、前記ソース電極に電気的に接続される第２ビア配線と、
前記第１ビア配線および前記第２ビア配線に電気的に接続される配線と、を具備する請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項8】
ゲート電極がソース電極とドレイン電極との間に位置するように、半導体層の上面に前記ゲート電極、前記ソース電極および前記ドレイン電極を形成する工程と、
前記ゲート電極の上に第１絶縁膜を形成する工程と、
前記第１絶縁膜の上に、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートを形成する工程と、を有し、
前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、
前記第１金属層は金を含み、
前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置の製造方法。
前記ゲート電極の上に第１絶縁膜を形成する工程と、
前記第１絶縁膜の上に、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートを形成する工程と、を有し、
前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、
前記第１金属層は金を含み、
前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置の製造方法。
【請求項9】
前記フィールドプレートを形成する工程は、前記第１絶縁膜のうち前記ゲート電極の上に重なる部分が露出するように、レジストマスクを前記第１絶縁膜の上に形成する工程と、前記レジストマスクの上面と前記露出する前記第１絶縁膜の上面とに前記第１金属層および前記第２金属層を形成する工程と、前記レジストマスクと前記レジストマスクの上面に設けられた前記第１金属層および前記第２金属層とをリフトオフによって除去する工程と、を含む請求項８に記載の半導体装置の製造方法。
【請求項10】
前記フィールドプレートを形成する工程は、真空蒸着法により前記第１金属層および前記第２金属層を連続して形成する工程を含む請求項８または請求項９に記載の半導体装置の製造方法。
【請求項11】
前記第１絶縁膜および前記フィールドプレートの上に第２絶縁膜を形成する工程と、
エッチングにより、前記第２絶縁膜のうち前記フィールドプレートに重なる位置に第１開口部を形成し、前記第１絶縁膜および前記第２絶縁膜のうち前記ソース電極に重なる位置に第２開口部を形成する工程と、
エッチングにより、前記第２金属層のうち前記第１開口部から露出する部分を除去する工程と、
前記第１開口部に前記フィールドプレートの第１金属層に接触する第１ビア配線を形成する工程と、
前記第２開口部に前記ソース電極に電気的に接続される第２ビア配線を形成する工程と、
前記第１ビア配線および前記第２ビア配線に電気的に接続される配線を形成する工程と、を有する請求項８から請求項１０のいずれか一項に記載の半導体装置の製造方法。
エッチングにより、前記第２絶縁膜のうち前記フィールドプレートに重なる位置に第１開口部を形成し、前記第１絶縁膜および前記第２絶縁膜のうち前記ソース電極に重なる位置に第２開口部を形成する工程と、
エッチングにより、前記第２金属層のうち前記第１開口部から露出する部分を除去する工程と、
前記第１開口部に前記フィールドプレートの第１金属層に接触する第１ビア配線を形成する工程と、
前記第２開口部に前記ソース電極に電気的に接続される第２ビア配線を形成する工程と、
前記第１ビア配線および前記第２ビア配線に電気的に接続される配線を形成する工程と、を有する請求項８から請求項１０のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）では、ゲート電極の上方にフィールドプレートを設けることがある（例えば特許文献１）。フィールドプレートにより電界集中を緩和して耐圧を高めることができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１０－１９９２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
フィールドプレートは金（Ａｕ）で形成することがある。Ａｕは他の金属に比べて柔らかいため、フィールドプレートに例えば金属などの異物が付着し、また変形などが発生する恐れがある。そこで、フィールドプレートへの異物の付着および変形を抑制することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
本開示に係る半導体装置は、半導体層と、前記半導体層の上面に設けられたソース電極およびドレイン電極と、前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、前記ゲート電極の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第１金属層は金を含み、前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む。
【0006】
本開示に係る半導体装置は、半導体層と、前記半導体層の上面に設けられたソース電極およびドレイン電極と、前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、前記ゲート電極の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第２金属層のモース硬度は前記第１金属層のモース硬度よりも高い。
【0007】
本開示に係る半導体装置の製造方法は、ゲート電極がソース電極とドレイン電極との間に位置するように、半導体層の上面に前記ゲート電極、前記ソース電極および前記ドレイン電極を形成する工程と、前記ゲート電極の上に第１絶縁膜を形成する工程と、前記第１絶縁膜の上に、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートを形成する工程と、を有し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第１金属層は金を含み、前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む。
【発明の効果】
【0008】
本開示によればフィールドプレートへの異物の付着および変形を抑制することが可能である。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
[本開示の実施形態の説明]
最初に本開示の実施形態の内容を列記して説明する。
最初に本開示の実施形態の内容を列記して説明する。
【0011】
本開示の一形態は、（１）半導体層と、前記半導体層の上面に設けられたソース電極およびドレイン電極と、前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、前記ゲート電極の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第１金属層は金を含み、前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置である。第２金属層は第１金属層よりも硬いため、フィールドプレートへの異物の付着および変形を抑制することができる。
（２）半導体層と、前記半導体層の上面に設けられたソース電極およびドレイン電極と、前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、前記ゲート電極の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第２金属層のモース硬度は前記第１金属層のモース硬度よりも高い、半導体装置である。第２金属層は第１金属層よりも硬いため、フィールドプレートへの異物の付着および変形を抑制することができる。
（３）前記フィールドプレートの端部は前記ゲート電極と前記ドレイン電極との間に位置してもよい。高電圧が印加されるドレイン電極の近くにフィールドプレートを設けることで、効果的に電界集中を緩和することができる。
（４）前記第２金属層は酸化物を含んでもよい。フィールドプレートへの金属片などの圧着を効果的に抑制することができる。
（５）前記第２金属層は少なくとも表面に酸化膜を有してもよい。フィールドプレートへの金属片などの圧着を効果的に抑制することができる。
（６）前記第２金属層の厚さは５ｎｍ以上、３０ｎｍ以下でもよい。厚さが５ｎｍ以上であることにより、第２金属層に欠陥が生じにくくなる。厚さが３０ｎｍ以下であることにより、製造工程における温度上昇が抑制される。
（７）前記第１絶縁膜および前記フィールドプレートの上に設けられ、前記フィールドプレートに重なる位置に第１開口部を有し、前記ソース電極に重なる位置に第２開口部を有する第２絶縁膜と、前記第１開口部に設けられ、前記フィールドプレートの第１金属層に接触する第１ビア配線と、前記第２開口部に設けられ、前記ソース電極に電気的に接続される第２ビア配線と、前記第１ビア配線および前記第２ビア配線に電気的に接続される配線と、を具備してもよい。第１ビア配線が第１金属層に接触するため、第１ビア配線とフィールドプレートとの接続の信頼性が向上する。配線、第１ビア配線および第２ビア配線によりソース電極とフィールドプレートとが接続され、同電位になる。ソース電極と同電位のフィールドプレートにより、効果的に電界の緩和が可能である。
（８）ゲート電極がソース電極とドレイン電極との間に位置するように、半導体層の上面に前記ゲート電極、前記ソース電極および前記ドレイン電極を形成する工程と、前記ゲート電極の上に第１絶縁膜を形成する工程と、前記第１絶縁膜の上に、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートを形成する工程と、を有し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第１金属層は金を含み、前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置の製造方法である。第２金属層は第１金属層よりも硬いため、フィールドプレートへの異物の付着および変形を抑制することができる。
（９）前記フィールドプレートを形成する工程は、前記第１絶縁膜のうち前記ゲート電極の上に重なる部分が露出するように、レジストマスクを前記第１絶縁膜の上に形成する工程と、前記レジストマスクの上面と前記露出する前記第１絶縁膜の上面とに前記第１金属層および前記第２金属層を形成する工程と、前記レジストマスクと前記レジストマスクの上面に設けられた前記第１金属層および前記第２金属層とをリフトオフによって除去する工程と、を含んでもよい。リフトオフにおいて金属片が飛散することがある。第２金属層によりフィールドプレートへの金属片の圧着を抑制し、金属片が衝突することによる変形も抑制することができる。
（１０）前記フィールドプレートを形成する工程は、真空蒸着法により前記第１金属層および前記第２金属層を連続して形成する工程を含んでもよい。真空蒸着法で形成した第２金属層を大気に暴露すると、酸化される。第２金属層に酸化膜が形成されることで、金属片などの圧着が効果的に抑制される。
（１１）前記第１絶縁膜および前記フィールドプレートの上に第２絶縁膜を形成する工程と、エッチングにより、前記第２絶縁膜のうち前記フィールドプレートに重なる位置に第１開口部を形成し、前記第１絶縁膜および前記第２絶縁膜のうち前記ソース電極に重なる位置に第２開口部を形成する工程と、エッチングにより、前記第２金属層のうち前記第１開口部から露出する部分を除去する工程と、前記第１開口部に前記フィールドプレートの第１金属層に接触する第１ビア配線を形成する工程と、前記第２開口部に前記ソース電極に電気的に接続される第２ビア配線を形成する工程と、前記第１ビア配線および前記第２ビア配線に電気的に接続される配線を形成する工程と、を有してもよい。第１ビア配線が第１金属層に接触するため、第１ビア配線とフィールドプレートとの接続の信頼性が向上する。配線、第１ビア配線および第２ビア配線によりソース電極とフィールドプレートとが接続され、同電位になる。ソース電極と同電位のフィールドプレートにより、効果的に電界の緩和が可能である。
（２）半導体層と、前記半導体層の上面に設けられたソース電極およびドレイン電極と、前記半導体層の上面に設けられ、前記ソース電極および前記ドレイン電極の間に位置するゲート電極と、前記ゲート電極の上に設けられた第１絶縁膜と、前記第１絶縁膜の上に設けられ、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートと、を具備し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第２金属層のモース硬度は前記第１金属層のモース硬度よりも高い、半導体装置である。第２金属層は第１金属層よりも硬いため、フィールドプレートへの異物の付着および変形を抑制することができる。
（３）前記フィールドプレートの端部は前記ゲート電極と前記ドレイン電極との間に位置してもよい。高電圧が印加されるドレイン電極の近くにフィールドプレートを設けることで、効果的に電界集中を緩和することができる。
（４）前記第２金属層は酸化物を含んでもよい。フィールドプレートへの金属片などの圧着を効果的に抑制することができる。
（５）前記第２金属層は少なくとも表面に酸化膜を有してもよい。フィールドプレートへの金属片などの圧着を効果的に抑制することができる。
（６）前記第２金属層の厚さは５ｎｍ以上、３０ｎｍ以下でもよい。厚さが５ｎｍ以上であることにより、第２金属層に欠陥が生じにくくなる。厚さが３０ｎｍ以下であることにより、製造工程における温度上昇が抑制される。
（７）前記第１絶縁膜および前記フィールドプレートの上に設けられ、前記フィールドプレートに重なる位置に第１開口部を有し、前記ソース電極に重なる位置に第２開口部を有する第２絶縁膜と、前記第１開口部に設けられ、前記フィールドプレートの第１金属層に接触する第１ビア配線と、前記第２開口部に設けられ、前記ソース電極に電気的に接続される第２ビア配線と、前記第１ビア配線および前記第２ビア配線に電気的に接続される配線と、を具備してもよい。第１ビア配線が第１金属層に接触するため、第１ビア配線とフィールドプレートとの接続の信頼性が向上する。配線、第１ビア配線および第２ビア配線によりソース電極とフィールドプレートとが接続され、同電位になる。ソース電極と同電位のフィールドプレートにより、効果的に電界の緩和が可能である。
（８）ゲート電極がソース電極とドレイン電極との間に位置するように、半導体層の上面に前記ゲート電極、前記ソース電極および前記ドレイン電極を形成する工程と、前記ゲート電極の上に第１絶縁膜を形成する工程と、前記第１絶縁膜の上に、少なくとも一部が前記ゲート電極の上に重なるフィールドプレートを形成する工程と、を有し、前記フィールドプレートは第１金属層と、前記第１金属層の上面に設けられた第２金属層とを有し、前記第１金属層は金を含み、前記第２金属層はタンタル、タングステン、モリブデン、ニオブおよびチタンのうち少なくとも１つを含む半導体装置の製造方法である。第２金属層は第１金属層よりも硬いため、フィールドプレートへの異物の付着および変形を抑制することができる。
（９）前記フィールドプレートを形成する工程は、前記第１絶縁膜のうち前記ゲート電極の上に重なる部分が露出するように、レジストマスクを前記第１絶縁膜の上に形成する工程と、前記レジストマスクの上面と前記露出する前記第１絶縁膜の上面とに前記第１金属層および前記第２金属層を形成する工程と、前記レジストマスクと前記レジストマスクの上面に設けられた前記第１金属層および前記第２金属層とをリフトオフによって除去する工程と、を含んでもよい。リフトオフにおいて金属片が飛散することがある。第２金属層によりフィールドプレートへの金属片の圧着を抑制し、金属片が衝突することによる変形も抑制することができる。
（１０）前記フィールドプレートを形成する工程は、真空蒸着法により前記第１金属層および前記第２金属層を連続して形成する工程を含んでもよい。真空蒸着法で形成した第２金属層を大気に暴露すると、酸化される。第２金属層に酸化膜が形成されることで、金属片などの圧着が効果的に抑制される。
（１１）前記第１絶縁膜および前記フィールドプレートの上に第２絶縁膜を形成する工程と、エッチングにより、前記第２絶縁膜のうち前記フィールドプレートに重なる位置に第１開口部を形成し、前記第１絶縁膜および前記第２絶縁膜のうち前記ソース電極に重なる位置に第２開口部を形成する工程と、エッチングにより、前記第２金属層のうち前記第１開口部から露出する部分を除去する工程と、前記第１開口部に前記フィールドプレートの第１金属層に接触する第１ビア配線を形成する工程と、前記第２開口部に前記ソース電極に電気的に接続される第２ビア配線を形成する工程と、前記第１ビア配線および前記第２ビア配線に電気的に接続される配線を形成する工程と、を有してもよい。第１ビア配線が第１金属層に接触するため、第１ビア配線とフィールドプレートとの接続の信頼性が向上する。配線、第１ビア配線および第２ビア配線によりソース電極とフィールドプレートとが接続され、同電位になる。ソース電極と同電位のフィールドプレートにより、効果的に電界の緩和が可能である。
【0012】
［本開示の実施形態の詳細］
本開示の実施形態に係る半導体装置およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本開示の実施形態に係る半導体装置およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0013】
【0014】
図１Ｂに示すように、半導体装置１００は、基板１０、バリア層１２、チャネル層１４、電子供給層１６、キャップ層１８、ソース電極２０、ドレイン電極２２、ゲート電極２４、およびフィールドプレート３０を備える。
【0015】
基板１０の上にバリア層１２、チャネル層１４、電子供給層１６、およびキャップ層１８が順に積層されている。基板１０は例えば炭化シリコン（ＳｉＣ）で形成されている。バリア層１２は例えば窒化アルミニウム（ＡｌＮ）で形成されている。チャネル層１４およびキャップ層１８は例えば窒化ガリウム（ＧａＮ）で形成されている。電子供給層１６は例えば窒化アルミニウムガリウム（ＡｌＧａＮ）で形成されており、チャネル層１４よりも大きなバンドギャップを有する。これらの半導体層はＧａＮ系半導体以外に、ガリウム砒素（ＧａＡｓ）系の半導体で形成されてもよい。
【0016】
キャップ層１８の上面にソース電極２０、ドレイン電極２２およびゲート電極２４が設けられている。ゲート電極２４はソース電極２０とドレイン電極２２との間に設けられている。これら３つの電極は互いに離間する。ソース電極２０およびドレイン電極２２は、例えば下から順にチタン／アルミニウムの積層体（Ｔｉ／Ａｌ）、またはタンタル／アルミニウムの積層体（Ｔａ／Ａｌ）などの金属で形成されたオーミック電極である。ゲート電極２４は、例えば下から順にＴｉ／金の積層体（Ｔｉ／Ａｕ）などの金属で形成されている。
【0017】
絶縁膜４０（第１絶縁膜）は、キャップ層１８の上面に設けられ、ソース電極２０、ドレイン電極２２およびゲート電極２４それぞれの側面および上面を覆う。絶縁膜４２（第２絶縁膜）は絶縁膜４０の上面に設けられ、ソース電極２０、ドレイン電極２２およびゲート電極２４を覆う。絶縁膜４０は例えば窒化シリコン（ＳｉＮ）で形成された層間絶縁膜である。絶縁膜４２は例えば酸化シリコン（ＳｉＯ２）で形成された層間絶縁膜である。絶縁膜４０はＳｉＯ２膜でもよいし、絶縁膜４２はＳｉＮ膜でもよい。絶縁膜４０および４２それぞれの厚さは例えば１００ｎｍ以上、５００ｎｍ以下である。
【0018】
フィールドプレート３０は、絶縁膜４０の上面に設けられ、絶縁膜４０と絶縁膜４２との間に位置する。フィールドプレート３０は、ソース電極２０、ドレイン電極２２およびゲート電極２４から離間し、ゲート電極２４の直上からゲート電極２４の外側まで延伸する。フィールドプレート３０の一端はゲート電極２４とドレイン電極２２との間に位置し、他端はゲート電極２４の上に位置する。
【0019】
フィールドプレート３０は、絶縁膜４０側から順に積層された金属層３２（第１金属層）および金属層３４（第２金属層）を有する。金属層３２は例えば絶縁膜４０側から順に積層されたＴｉ層とＡｕ層とを有する。Ｔｉ層の厚さは例えば２ｎｍ～１０ｎｍであり、密着層として機能する。Ａｕ層の厚さは例えば１００ｎｍ～５００ｎｍである。金属層３２の主成分はＡｕである。主成分とは原子パーセント濃度で５０％以上であることを意味する。
【0020】
金属層３４は例えばタンタル（Ｔａ）で形成され、金属層３２のＡｕ層の上面に接触し、金属層３２よりも高いモース硬度を有する。例えば、Ａｕのモース硬度は、２．５であり、Ｔａのモース硬度は、６．５である。金属層３４は表面に酸化膜３６を有する。酸化膜３６は、金属層３４を形成する金属の酸化物であり、例えば酸化タンタルなどの膜である。酸化膜３６を含めた金属層３４の厚さは金属層３２の厚さより小さく、例えば５ｎｍ～３０ｎｍである。金属層３４はＴａ以外にタングステン（Ｗ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）で形成されてもよく、これらの金属のうち少なくとも１つを含む。金属層３４の主成分はＴａ、Ｗ、Ｍｏ、ＮｂおよびＴｉのうち少なくとも１つである。例えば、Ｍｏのモース硬度は、５．５、Ｎｂのモース硬度は、６．０、Ｔｉのモース硬度は、６．０である、また、酸化膜３６は金属層３４が酸化されることで形成される層であり、上記の金属の酸化物、すなわち酸化タンタル（ＴａＯ）などで形成される。
【0021】
絶縁膜４０および４２に２つの開口部４４および４５が設けられている。絶縁膜４２には開口部４６（第１開口部）が設けられている。開口部４４（第２開口部）はソース電極２０の上に位置する。開口部４５はドレイン電極２２の上に位置する。開口部４６はフィールドプレート３０の上に位置する。３つの開口部はそれぞれ層の積層方向に延伸する。
【0022】
ビア配線５０は開口部４４に設けられ、ソース電極２０に電気的に接続されている。配線５５は絶縁膜４２の上面に設けられ、ビア配線５０を通じてソース電極２０に接続され、ソース配線として機能する。
【0023】
ビア配線５２は開口部４５に設けられ、ドレイン電極２２に電気的に接続されている。配線５４は絶縁膜４２の上面に設けられ、ビア配線５２を通じてドレイン電極２２に接続され、ドレイン配線として機能する。
【0024】
ビア配線５３は開口部４６に設けられ、フィールドプレート３０の金属層３２の上面に接触し、フィールドプレート３０に電気的に接続されている。配線５６は絶縁膜４２の上面に設けられ、開口部４４と開口部４６との間に延伸し、配線５５およびビア配線５３に電気的に接続されている。ビア配線５０および５３、配線５５および５６によってソース電極２０とフィールドプレート３０とは電気的に接続される。３つのビア配線、配線５４～５６は例えばＡｕなどの金属で形成され、かつ不図示のシードメタル層を含む。
【0025】
（製造方法）
半導体装置１００の製造方法について説明する。図２Ａから図５Ｂは半導体装置１００の製造方法を例示する断面図である。図２Ａに示すように、例えば有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、基板１０の上にバリア層１２、チャネル層１４、電子供給層１６、およびキャップ層１８を順にエピタキシャル成長する。
半導体装置１００の製造方法について説明する。図２Ａから図５Ｂは半導体装置１００の製造方法を例示する断面図である。図２Ａに示すように、例えば有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって、基板１０の上にバリア層１２、チャネル層１４、電子供給層１６、およびキャップ層１８を順にエピタキシャル成長する。
【0026】
図２Ｂに示すように、例えば真空蒸着法などにより、キャップ層１８の上面にソース電極２０およびドレイン電極２２を設け、熱処理によって電極と半導体層との間にオーミック接触を形成する。さらに真空蒸着法を行い、ゲート電極２４を設ける。
【0027】
図２Ｃに示すように、キャップ層１８の上にＳｉＮの絶縁膜４０を形成する。絶縁膜４０はソース電極２０、ドレイン電極２２およびゲート電極２４を覆う。絶縁膜４０の製膜は、例えばプラズマＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相成長法）、常圧ＣＶＤ法、またはＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、原子層堆積）などで行う。
【0028】
図３Ａに示すように、絶縁膜４０の上面に例えば厚さ０．５μｍ～２μｍのフォトレジスト６０を塗布し、フォトリソグラフィによってパターニングを行う。フォトレジスト６０のうちゲート電極２４の一部と重なる位置に開口部６０ａを形成する。開口部６０ａからは絶縁膜４０の上面のうち一部が露出する。
【0029】
図３Ｂに示すように、例えば真空蒸着法によりＡｕの金属層３２およびＴａなどの金属層３４を順に形成する。金属層３２の形成と金属層３４の形成とを連続して行うことで、金属層３４は金属層３２の表面に設けられる。絶縁膜４０の上面にフィールドプレート３０が形成され、フォトレジスト６０の上面にも金属層３２および３４が設けられる。基板１０を蒸着装置から取り出し大気中に暴露することで、金属層３４は酸化される。
【0030】
図３Ｃに示すように、リフトオフによってフォトレジスト６０、およびフォトレジスト６０上の金属層３２および３４を除去する。具体的には、例えばＮ－メチルピロリドン（ＮＭＰ：Ｎ－ｍｅｔｈｙｌｐｙｒｏｌｉｄｉｏｎｅ）など有機溶剤を含む薬液を、ノズル６２からフォトレジスト６０に向けて噴射し、フォトレジスト６０をキャップ層１８から取り除く。
【0031】
リフトオフの工程において、フォトレジスト６０上の金属層３２および３４が例えば長さ１μｍ以下などの金属片６４となり、周囲に飛び散る。例えばフィールドプレートが金属層３４を有さない場合、金属層３２は露出する。金属層３２はＡｕの層であり、柔らかく、かつ表面が酸化しにくい。金属層３２に金属片６４が圧着することがあり、また金属片６４の衝突により金属層３２が変形することもある。金属片６４の圧着および変形などがフィールドプレート３０に発生すると、絶縁膜４２に変形およびクラックなどが発生する。フィールドプレート３０と他の電極とのショートなどが発生し、耐圧が低下する恐れがある。
【0032】
図３Ｃに示すように、本実施形態のフィールドプレート３０は表面に金属層３４を有する。金属層３４はＴａなどで形成され、Ａｕの金属層３２よりも高いモース硬度を有する。また、金属層３４は酸化されやすく、表面に酸化膜３６を有する。金属層３４の硬く、かつ酸化した表面に金属片６４は圧着しにくく、金属片６４の衝突による変形なども抑制される。
【0033】
図４Ａに示すように、リフトオフによってフォトレジスト６０は除去され、金属片６４が付着していないフィールドプレート３０が残る。
【0034】
図４Ｂに示すように、例えばプラズマＣＶＤ法などにより、絶縁膜４０の上面に絶縁膜４２を形成する。
【0035】
図４Ｃに示すように、絶縁膜４２の上面に厚さ０．５μｍ～２μｍのフォトレジスト６５を塗布し、パターニングを行う。パターニングによりフォトレジスト６５に３つの開口部を形成する。レジストパターニングの後、例えば六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４）およびトリフルオロメタン（ＣＨＦ３）などのフッ素系のガス、または塩素（Ｃｌ２）、四塩化ケイ素（ＳｉＣｌ４）および三塩化ホウ素（ＢＣｌ３）など塩素系のガスを用いたドライエッチングを行う。
【0036】
絶縁膜４０および４２をドライエッチングすることにより、開口部４４および４５を形成する。開口部４４からソース電極２０が露出する。開口部４５からドレイン電極２２が露出する。絶縁膜４２をドライエッチングすることにより、開口部４６を形成する。開口部４６を形成する際に、金属層３４のうち開口部４６に重なる部分もエッチングする。開口部４６においてフィールドプレート３０の金属層３２が露出する。エッチング後、フォトレジスト６５は除去する。
【0037】
図５Ａに示すように、絶縁膜４２の表面にシードメタル６６を形成する。シードメタル６６は絶縁膜４２の上面、開口部４４～４６の内壁および底面を覆う。シードメタル６６は、順に積層されたＴｉ層とＡｕ層とを含む。Ｔｉ層は密着層として機能する。
【0038】
図５Ｂに示すように、シードメタル６６に通電して電界メッキ処理を行い、ビア配線５０、５２および５３、配線５４～５６を形成する。メッキ処理の後、不要なシードメタル６６は削除する。シードメタル６６の一部はビア配線５０、５２および５３、配線５４および５６の下に残る。以上の工程で半導体装置１００が製造される。
【0039】
本実施形態によれば、ゲート電極２４と重なる位置であって絶縁膜４０の上面にフィールドプレート３０が設けられている。フィールドプレート３０は金属層３２および３４を有する。金属層３４は例えばＴａの層であり、Ａｕの金属層３２より硬い層である。より詳細には、金属層３４のモース硬度は金属層３２のモース硬度よりも高い。金属層３４を有することで、フィールドプレート３０への異物の付着を抑制し、異物の衝突によるフィールドプレート３０の変形も抑制することができる。絶縁膜４２の変形およびクラックなどが抑制され、フィールドプレート３０と他の電極とのショートが起こりにくくなる。この結果、半導体装置１００の耐圧が向上する。
【0040】
具体的には、図３Ｃに示したリフトオフの工程において、フォトレジスト６０上の金属層３２および３４が金属片６４となって飛び散る。Ａｕの金属層３２が露出していると、金属層３２に金属片６４が圧着する恐れがある。リフトオフ以外に洗浄の工程、搬送の際などに、金属または金属以外の異物が付着する恐れがある。本実施形態によれば、金属層３４が金属層３２を覆うため、金属片６４など異物の付着を抑制し、金属片６４の衝突によるフィールドプレート３０の変形なども抑制することができる。
【0041】
金属層３４はＴａ、Ｗ、Ｍｏ、ＮｂおよびＴｉのうち少なくとも１つを含む。これらの金属を含む金属層３４は、Ａｕの金属層３２よりも高いモース硬度を有するため、異物の圧着などを効果的に抑制することができる。図４Ｃに示すドライエッチングにおいてフッ素系のガスを用いると、金属層３４のフッ化物が形成される。上記の金属のフッ化物の沸点は３００℃以下であり、気化する。ドライエッチングにおいて塩素系のガスを用いると、金属層３４の塩化物は気化する。したがってドライエッチングによって金属層３４を容易に除去することができる。
【0042】
図１Ｂに示すように、フィールドプレート３０の一端はゲート電極２４とドレイン電極２２との間に位置する。高電圧が印加されるドレイン電極２２の近くに、金属層３４を有し、金属片６４の圧着などを抑制したフィールドプレート３０を配置する。電界集中を効果的に緩和することができる。
【0043】
金属層３４は少なくとも表面に酸化膜３６を有することが好ましい。酸化されない表面に比べて、酸化膜３６には金属片６４などが圧着しにくい。Ｔａなど金属層３４の材料は酸化されやすい。真空蒸着法で金属層３２および金属層３４を連続して形成することで、金属層３４が金属層３２の表面を覆う。表面に露出する金属層３４を大気中に暴露することで、酸化膜３６が形成される。
【0044】
図６は変形例１に係る半導体装置１１０を例示する断面図である。金属層３４のうち表面だけでなく全体が酸化されている。すなわち、金属層３４は、Ｔａなどの酸化物で形成された酸化膜３６である。他の構成は図１Ｂの例と同じである。図１Ｂおよび図６に示すように、金属層３４のうち少なくとも表面が酸化されていればよい。フィールドプレート３０への金属片６４などの圧着を効果的に抑制することができる。以上のように、金属層３４のうち全体が酸化されてもよいし、一部が酸化されてもよい。金属層３４のうち例えば半分以上が酸化物でもよいし、９０％以上が酸化物でもよい。図１Ａのように、金属層３４は少なくとも表面に酸化膜３６を有することが好ましい。
【0045】
金属層３４が薄いと、金属層３４が欠陥のある不連続な層になり、金属層３２が露出してしまう恐れがある。一方、金属層３４が厚いと、真空蒸着法の工程などにおいてフィールドプレート３０の温度が上昇し、フォトレジスト６０が変形してしまう恐れがある。金属層３２を覆い、かつ温度上昇を抑制するため、金属層３４の厚さは５ｎｍ以上、３０ｎｍ以下であることが好ましい。厚さの下限は例えば１０ｎｍ以上または１５ｎｍ以上でもよい。厚さの上限は例えば４０ｎｍ以下または５０ｎｍ以下でもよい。金属層３４の厚さとは酸化膜３６も含めた厚さである。
【0046】
図７は変形例２に係る半導体装置１２０を例示する断面図である。金属層３４は酸化膜３６を有していない。他の構成は図１Ｂの例と同じである。図７に示すように、金属層３４の表面が酸化されていない。金属層３４を形成した後、大気に暴露することなく絶縁膜４２を形成する。例えば、金属層３４を形成した後、窒素雰囲気で保管することで、酸化を抑制しながら絶縁膜４２を設けることができる。または、金属層３４を大気に暴露させることなく、金属層３４の形成の工程と連続して絶縁膜４２を形成してもよい。金属層３４の表面に酸化膜３６を形成することなく金属層３４を形成し、さらに金属層３４を絶縁膜４２で覆うことができる。絶縁膜４２を形成した後は、実施形態と同じ工程を行い、半導体装置１２０を形成することができる。変形例２によれば、フィールドプレート３０への金属片６４などの圧着を効果的に抑制することができる。
【0047】
図４Ｃのエッチングによって、フィールドプレート３０の金属層３４の一部は取り除かれ、金属層３４とともに酸化膜３６が除去され、金属層３２が露出する。図１Ｂに示すようにビア配線５３が金属層３２に接触することで、フィールドプレート３０との接続の強度が向上する。フィールドプレート３０のエッチングした部分に金属層３４が例えば数ｎｍ程度残り、金属層３４にビア配線５３が接続してもよい。ビア配線５３との安定した接続のため、エッチングによって少なくとも酸化膜３６は除去することが好ましい。ソース電極２０とフィールドプレート３０とは、ビア配線５０および５３、配線５６を通じて電気的に接続される。フィールドプレート３０とソース電極２０とを同電位とすることができる。ソース電極２０と同電位のフィールドプレート３０により、効果的に電界の緩和が可能である。
【0048】
ビア配線５０、５２および５３、配線５６は例えばＡｕのメッキ層である。一回のメッキ処理により３つのビア配線および配線５６を形成できるため、工程が簡略化される。ビア配線５０および５３と配線５６とは、同一のＡｕ層であるため、接続の信頼性が高くなる。
【0049】
以上、本開示の実施形態について詳述したが、本開示は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0050】
１０ 基板
１２ バリア層
１４ チャネル層
１６ 電子供給層
１８ キャップ層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
３０ フィールドプレート
３２、３４ 金属層
３６ 酸化膜
４０、４２ 絶縁膜
４４、４５、４６、６０ａ 開口部
５０、５２、５３ ビア配線
５４、５５、５６ 配線
６０、６５ フォトレジスト
６２ ノズル
６４ 金属片
６６ シードメタル
１００、１１０、１２０ 半導体装置
１２ バリア層
１４ チャネル層
１６ 電子供給層
１８ キャップ層
２０ ソース電極
２２ ドレイン電極
２４ ゲート電極
３０ フィールドプレート
３２、３４ 金属層
３６ 酸化膜
４０、４２ 絶縁膜
４４、４５、４６、６０ａ 開口部
５０、５２、５３ ビア配線
５４、５５、５６ 配線
６０、６５ フォトレジスト
６２ ノズル
６４ 金属片
６６ シードメタル
１００、１１０、１２０ 半導体装置
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図6】
【図7】