特開 2022-81401 積層型電子部品及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022081401

(43)【公開日】2022-05-31

(54)【発明の名称】積層型電子部品及びその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20220524BHJP

【ＦＩ】

H01G4/30 201C

H01G4/30 201D

H01G4/30 311D

H01G4/30 513

H01G4/30 516

H01G4/30 517

【審査請求】未請求

【請求項の数】21

【出願形態】ＯＬ

(21)【出願番号】P 2021144182

(22)【出願日】2021-09-03

(31)【優先権主張番号】10-2020-0155173

(32)【優先日】2020-11-19

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】ジョン、ジェ フン

(72)【発明者】

【氏名】ナ、ヒュン ウン

(72)【発明者】

【氏名】チャ、ユン ジョン

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC04

5E001AC09

5E001AJ01

5E082AA01

5E082AB03

5E082EE04

5E082EE18

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

(57)【要約】

【課題】積層型電子部品を提供する。
【解決手段】本発明の一実施形態による積層型電子部品は、誘電体層、及び上記誘電体層と交互に配置される内部電極を含む本体と、上記本体に配置され、上記内部電極と連結される外部電極と、を含む積層型電子部品であって、上記内部電極と上記誘電体層との界面には、Ｓｎ及びＮｉを含む複合層が配置されており、上記内部電極は、上記複合層と隣接した界面部と、上記界面部の間に配置される中央部と、を含み、上記界面部はセラミック添加剤を含む。
【選択図】図６

【特許請求の範囲】

【請求項1】

誘電体層、及び前記誘電体層と交互に配置される内部電極を含む本体と、
前記本体に配置され、前記内部電極と連結される外部電極と、を備える積層型電子部品であって、
前記内部電極と前記誘電体層との界面には、Ｓｎ及びＮｉを含む複合層が配置されており、
前記内部電極は、前記複合層と隣接した界面部と、前記界面部の間に配置される中央部と、を有し、前記界面部はセラミック添加剤を含む、積層型電子部品。

【請求項2】

前記界面部は、前記複合層と前記内部電極の界面から、前記内部電極の厚さの１／３の深さまでの領域である、請求項１に記載の積層型電子部品。

【請求項3】

前記界面部は、前記セラミック添加剤を５～１５面積％含む、請求項２に記載の積層型電子部品。

【請求項4】

前記中央部におけるセラミック添加剤の面積％が、前記界面部におけるセラミック添加剤の面積％の１／２以下である、請求項２または３に記載の積層型電子部品。

【請求項5】

前記複合層のＳｎの濃度が、前記中央部のＳｎの濃度の５倍以上である、請求項１から４のいずれか一項に記載の積層型電子部品。

【請求項6】

前記複合層は、前記Ｓｎ及びＮｉをＮｉ_３Ｓｎの形態で含む、請求項１から５のいずれか一項に記載の積層型電子部品。

【請求項7】

前記セラミック添加剤がＢａＴｉＯ_３である、請求項１から６のいずれか一項に記載の積層型電子部品。

【請求項8】

前記内部電極は、Ｎｉを主成分として含む、請求項１から７のいずれか一項に記載の積層型電子部品。

【請求項9】

前記複合層の平均厚さが１０～３０ｎｍである、請求項１から８のいずれか一項に記載の積層型電子部品。

【請求項10】

前記内部電極の平均厚さが０．４１μｍ以下である、請求項１から９のいずれか一項に記載の積層型電子部品。

【請求項11】

前記内部電極は、内部電極の連結性が８５％以上である、請求項１から１０のいずれか一項に記載の積層型電子部品。

【請求項12】

セラミックグリーンシートを準備する段階と、
内部電極用ペーストを前記セラミックグリーンシート上に塗布して内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層して積層体を形成する段階と、
前記積層体を一次か焼する段階と、
前記一次か焼された積層体を二次か焼する段階と、
前記二次か焼された積層体を焼成することで、誘電体層及び内部電極を含む本体を形成する段階と、
前記本体に外部電極を形成する段階と、を含む積層型電子部品の製造方法であって、
前記内部電極用ペーストは、Ｓｎ粉末、セラミック添加剤、及び導電性粉末を含み、
前記導電性粉末はコア－シェル構造を有し、前記コアにはＮｉを含み、前記シェルにはＮｉ、Ｓ、及びＯを含む、積層型電子部品の製造方法。

【請求項13】

前記導電性粉末は平均サイズが１００ｎｍ未満である、請求項１２に記載の積層型電子部品の製造方法。

【請求項14】

前記シェルはＳを１０００～２０００ｐｐｍ含む、請求項１２または１３に記載の積層型電子部品の製造方法。

【請求項15】

前記シェルの表面にはＮｉＯが配置される、請求項１２から１４のいずれか一項に記載の積層型電子部品の製造方法。

【請求項16】

前記導電性粉末１００ｗｔ％に対して前記Ｓｎ粉末が０．３～１．０ｗｔ％である、請求項１２から１５のいずれか一項に記載の積層型電子部品の製造方法。

【請求項17】

前記導電性粉末１００ｗｔ％に対して前記セラミック添加剤が５～２０ｗｔ％である、請求項１２から１６のいずれか一項に記載の積層型電子部品の製造方法。

【請求項18】

前記セラミック添加剤がＢａＴｉＯ_３である、請求項１２から１７のいずれか一項に記載の積層型電子部品の製造方法。

【請求項19】

前記一次か焼する段階は、２５０～３５０℃の温度及び中還元雰囲気で行われる、請求項１２から１８のいずれか一項に記載の積層型電子部品の製造方法。

【請求項20】

前記中還元雰囲気は、窒素（Ｎ_２）気体と、０．２～１．０ｖｏｌ．％の水素（Ｈ_２）気体とが混合された気体雰囲気である、請求項１９に記載の積層型電子部品の製造方法。

【請求項21】

前記二次か焼する段階は、６００～９００℃で行われる、請求項１２から２０のいずれか一項に記載の積層型電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品及びその製造方法に関する。

【背景技術】

【0002】

積層型電子部品の１つである積層型セラミックキャパシター（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピューター、スマートフォン、及び携帯電話などの種々の電子製品のプリント回路基板に取り付けられ、電気を充電または放電させる役割を果たすチップ形態のコンデンサーである。

【0003】

かかる積層型セラミックキャパシターは、小型でありながらも高容量が保障され、且つ実装が容易であるという利点を有するため、種々の電子装置の部品として用いられることができる。近年、電子装置の部品の小型化に伴い、積層型セラミックキャパシターの小型化及び高容量化の要求が増大している。

【0004】

積層型セラミックキャパシターの小型化及び高容量化のためには、内部電極及び誘電体層の厚さを薄く形成できる技術が必要である。

【0005】

しかしながら、内部電極と誘電体層の薄層化により、内部電極の連結性が低下し、平滑度が減少する可能性があるため、信頼性が低下する恐れがある。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の様々な目的の１つは、積層型電子部品の信頼性を向上させることにある。

【0007】

本発明の様々な目的の１つは、内部電極の電極連結性を向上させることにある。

【0008】

本発明の様々な目的の１つは、内部電極の平滑度を増加させることにある。

【0009】

本発明の様々な目的の１つは、信頼性が高い小型及び高容量の積層型電子部品を提供することにある。

【0010】

但し、本発明の目的は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【課題を解決するための手段】

【0011】

本発明の一実施形態による積層型電子部品は、誘電体層、及び上記誘電体層と交互に配置される内部電極を含む本体と、上記本体に配置され、上記内部電極と連結される外部電極と、を含む積層型電子部品であって、上記内部電極と上記誘電体層との界面には、Ｓｎ及びＮｉを含む複合層が配置されており、上記内部電極は、上記複合層と隣接した界面部と、上記界面部の間に配置される中央部と、を含み、上記界面部はセラミック添加剤を含む。

【0012】

本発明の他の実施形態による積層型電子部品の製造方法は、セラミックグリーンシートを準備する段階と、内部電極用ペーストを上記セラミックグリーンシート上に塗布して内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して積層体を形成する段階と、上記積層体を一次か焼する段階と、上記一次か焼された積層体を二次か焼する段階と、上記二次か焼された積層体を焼成することで、誘電体層及び内部電極を含む本体を形成する段階と、上記本体に外部電極を形成する段階と、を含む積層型電子部品の製造方法であって、上記内部電極用ペーストは、Ｓｎ粉末、セラミック添加剤、及び導電性粉末を含み、上記導電性粉末はコア－シェル構造を有し、上記コアにはＮｉを含み、上記シェルにはＮｉ、Ｓ、及びＯを含む。

【発明の効果】

【0013】

本発明の様々な効果の１つは、積層型電子部品の信頼性を向上させたことである。

【0014】

本発明の様々な効果の１つは、内部電極の厚さ方向の収縮を極大化し、長さ及び幅方向の収縮を抑えることにより、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させたことである。

【0015】

但し、本発明の多様で且つ有益な利点と効果は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

【図面の簡単な説明】

【0016】

【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。

【図2】図１のＩ－Ｉ'線に沿った断面図を概略的に示したものである。

【図3】図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものである。

【図4】本発明の一実施形態による誘電体層及び内部電極が積層された本体を分解して概略的に示した分解斜視図である。

【図5】図２のＰ１領域を拡大して示した図である。

【図6】図５のＰ２領域を拡大して示した図である。

【図7】（ａ）はＳｎとＮｉの濡れ性、（ｂ）はＳｎとＢａＴｉＯ_３の濡れ性を説明するための図である。

【図8】本発明の他の実施形態による積層型電子部品の製造方法を説明するための図である。

【図9】本発明の他の実施形態による積層型電子部品の製造方法を説明するための図である。

【図10】本発明の他の実施形態による積層型電子部品の製造方法を説明するための図である。

【図11】本発明の他の実施形態による積層型電子部品の製造方法を説明するための図である。

【図12】比較例の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンした図である。

【図13】発明例の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンした図である。

【図14】図１３において、内部電極と誘電体層の界面を拡大した図である。

【発明を実施するための形態】

【0017】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。

【0018】

なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、図面に示された各構成の大きさ及び厚さは説明の便宜のために任意で示したものであり、本発明が必ずしも図示されたものに限定されない。また、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に異なる趣旨の説明がされていない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができることを意味する。

【0019】

図面において、第１方向は、積層方向または厚さ（Ｔ）方向、第２方向は、長さ（Ｌ）方向、第３方向は、幅（Ｗ）方向と定義されることができる。

【0020】

［積層型電子部品］
図１は本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図２は図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図３は図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図４は本発明の一実施形態による誘電体層及び内部電極が積層された本体を分解して概略的に示した分解斜視図であり、図５は図２のＰ１領域を拡大して示した図であり、図６は図５のＰ２領域を拡大して示した図である。

【0021】

以下、図１から図６を参照して、本発明の一実施形態による積層型電子部品について詳細に説明する。

【0022】

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１、及び上記誘電体層と交互に配置される内部電極１２１、１２２を含む本体１１０と、上記本体に配置され、上記内部電極と連結される外部電極１３１、１３２と、を含む積層型電子部品であって、上記内部電極と上記誘電体層との界面には、Ｓｎ及びＮｉを含む複合層ＣＬが配置されており、上記内部電極１２１、１２２は、上記複合層ＣＬと隣接した界面部ＩＰと、上記界面部の間に配置される中央部ＣＰと、を含み、上記界面部ＩＰはセラミック添加剤２３を含む。

【0023】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。

【0024】

本体１１０の具体的な形状は特に制限されないが、図示されたように、本体１１０は、六面体形状またはそれに類似の形状からなることができる。焼成過程における、本体１１０に含まれているセラミック粉末の収縮により、本体１１０は、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

【0025】

本体１１０は、第１方向に互いに対向する第１及び第２面１、２と、上記第１及び第２面１、２と連結されて第２方向に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結され、且つ第３及び第４面３、４と連結されて第３方向に互いに対向する第５及び第６面５、６と、を有することができる。

【0026】

本体１１０を成す複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認が困難な程度に一体化されることができる。

【0027】

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量を得ることができる限り、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料、またはチタン酸ストロンチウム系材料などが使用できる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３、またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３などが挙げられる。

【0028】

上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に、本発明の目的に応じて、種々のセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。

【0029】

一方、誘電体層１１１の厚さｔｄは、特に限定する必要はない。

【0030】

但し、一般に、誘電体層を０．６μｍ未満の厚さで薄く形成する場合、特に、誘電体層の厚さが０．４１μｍ以下である場合には、信頼性が低下する恐れがある。

【0031】

後述のように、本発明の一実施形態によると、内部電極の厚さ方向の収縮を極大化することで、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させることができるため、誘電体層が非常に薄い場合にも信頼性を効果的に向上させることができる。これにより、誘電体層の厚さが０．４１μｍ以下である場合にも、十分な信頼性を確保することができる。

【0032】

したがって、誘電体層１１１の厚さが０．４１μｍ以下である場合に、本発明による信頼性の向上効果がより顕著になることができる。

【0033】

上記誘電体層１１１の厚さｔｄは、上記第１内部電極１２１と第２内部電極１２２との間に配置される誘電体層１１１の平均厚さを意味し得る。

【0034】

上記誘電体層１１１の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。

【0035】

例えば、本体１１０の幅方向の中央部で切断した長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンした画像から抽出された任意の誘電体層において、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。

【0036】

上記等間隔である３０個の地点で測定した厚さは、第１及び第２内部電極１２１、１２２が互いに重なる領域を意味する容量形成部Ａで測定されることができる。

【0037】

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含み、容量が形成される容量形成部Ａと、上記容量形成部Ａの上部及び下部に形成されたカバー部１１２、１１３と、を含むことができる。

【0038】

また、上記容量形成部Ａは、キャパシターの容量形成に寄与する部分であり、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層することで形成されることができる。

【0039】

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層または２つ以上の誘電体層を容量形成部Ａの上下面にそれぞれ厚さ方向に積層することで形成されることができ、基本的に、物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0040】

上記上部カバー部１１２及び下部カバー部１１３は、内部電極を含まず、誘電体層１１１と同一の材料を含むことができる。

【0041】

すなわち、上記上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0042】

一方、カバー部１１２、１１３の厚さは、特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｐは２０μｍ以下であることができる。

【0043】

また、上記容量形成部Ａの側面にはマージン部１１４、１１５が配置されることができる。

【0044】

マージン部１１４、１１５は、本体１１０の第６面６に配置されたマージン部１１４と、第５面５に配置されたマージン部１１５と、を含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両側面に配置されることができる。

【0045】

マージン部１１４、１１５は、図３に示されたように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面において、第１及び第２内部電極１２１、１２２の両端と本体１１０の境界面の間の領域を意味し得る。

【0046】

マージン部１１４、１１５は、基本的に、物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0047】

マージン部１１４、１１５は、セラミックグリーンシート上に、マージン部が形成されるべき箇所を除いて導電性ペーストを塗布して内部電極を形成することにより形成されたものであることができる。

【0048】

また、内部電極１２１、１２２による段差を抑えるために、積層後に内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一の誘電体層または２つ以上の誘電体層を容量形成部Ａの両側面に、幅方向に積層することでマージン部１１４、１１５が形成されてもよい。

【0049】

内部電極１２１、１２２は、誘電体層１１１と交互に配置されることができる。

【0050】

内部電極１２１、１２２は第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ露出することができる。

【0051】

図２を参照すると、第１内部電極１２１は、第４面４から離隔して第３面３を介して露出し、第２内部電極１２２は、第３面３から離隔して第４面４を介して露出することができる。

【0052】

この際、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１により互いに電気的に分離されることができる。

【0053】

図４を参照すると、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと、第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成することで形成されることができる。

【0054】

図６を参照すると、内部電極１２１、１２２と誘電体層１１１との界面には、Ｓｎ及びＮｉを含む複合層ＣＬが配置されており、内部電極１２１、１２２は、複合層ＣＬと隣接した界面部ＩＰと、上記界面部の間に配置される中央部ＣＰと、を含み、上記界面部ＩＰはセラミック添加剤２３を含むことができる。

【0055】

内部電極１２１、１２２を薄層化するための従来の一般的な方法として、内部電極を形成するための導電性ペーストを薄く印刷して焼成する方法がある。しかしながら、このような方法では、焼成時に全ての方向に収縮が起こるため、電極が切れる現象が発生する恐れがあり、内部電極の平滑度が低下するという問題があった。

【0056】

本発明では、焼結時における収縮挙動を制御することで、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させることができる。

【0057】

通常、焼結時には、１５～２５％の収縮が第１方向、第２方向、第３方向の全ての方向に起こるが、本発明では、焼結時における内部電極の第１方向（厚さ方向）の収縮を極大化し、第２及び第３方向（長さ及び幅方向）の収縮を抑えることで、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させることができる。

【0058】

図７の（ａ）はＳｎとＮｉの濡れ性、（ｂ）はＳｎとＢａＴｉＯ_３の濡れ性を説明するための図である。図７を参照すると、ＳｎとＮｉは、接触角（θ１）が９０度（ｄｅｇｒｅｅ）以下であって濡れ性が高く、ＳｎとＢａＴｉＯ_３は、接触角（θ２）が９０度（ｄｅｇｒｅｅ）を超えて濡れ性が低いことが確認できる。Ｓｎ及びＮｉを含む複合層ＣＬは、セラミック添加剤２３との濡れ性が低いため、セラミック添加剤２３が誘電体層１１１に移動することを抑えるバリアー（ｂａｒｒｉｅｒ）の役割を果たし、セラミック添加剤２３が界面部ＩＰにトラップされるようにすることができる。

【0059】

界面部ＩＰにはセラミック添加剤２３がトラップされて横方向の焼結収縮が抑制され、中央部ＣＰは界面部ＩＰにより拘束され、厚さ方向に集中的な収縮が起こるようになる。これにより、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させることができる。

【0060】

一実施形態において、上記界面部ＩＰは、上記複合層ＣＬと上記内部電極１２１、１２２の界面から、上記内部電極の厚さの１／３の深さまでの領域であることができる。

【0061】

すなわち、内部電極を第１方向に３等分した時に、界面部ＩＰの間に中央部ＣＰが配置された形態であることができる。

【0062】

一方、界面部ＩＰは、上記セラミック添加剤２３を５～１５面積％含むことができる。

【0063】

界面部ＩＰにおいて、セラミック添加剤２３が５面積％未満である場合には、セラミック添加剤２３による横方向の焼結収縮の抑制効果が不十分であり、１５面積％を超える場合には、セラミック添加剤の含量が過度に多くて、内部電極の薄層化において却って不利である。

【0064】

界面部ＩＰに含まれたセラミック添加剤の面積％は、本体１１０の第３方向（幅方向）の中央部で切断した第１及び第２方向（長さ及び厚さ方向）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンした画像から抽出された任意の５個の内部電極において、内部電極の厚さの１／３の深さまでの領域でセラミック添加剤が占める面積を測定し、平均値を計算したものであることができる。

【0065】

中央部ＣＰにもセラミック添加剤が一部含まれ得るが、界面部ＩＰより少ないセラミック添加剤が含まれることができる。また、中央部ＣＰには、セラミック添加剤が含まれなくてもよい。

【0066】

具体的な例として、中央部ＣＰにおけるセラミック添加剤の面積％は、界面部ＩＰにおけるセラミック添加剤２３の面積％の１／２以下であることができる。また、中央部ＣＰにおけるセラミック添加剤の面積％は、５面積％未満であることができる。

【0067】

一実施形態において、複合層ＣＬのＳｎの濃度は、上記中央部ＣＰのＳｎの濃度の５倍以上であることができる。

【0068】

これは、複合層ＣＬのＳｎの濃度が上記中央部ＣＰのＳｎの濃度の５倍未満である場合には、セラミック添加剤２３が界面部ＩＰにトラップされる効果が不十分になり得るためである。

【0069】

複合層ＣＬのＳｎの濃度と中央部ＣＰのＳｎの濃度の割合は、本体１１０の第３方向（幅方向）の中央部で切断した第１及び第２方向（長さ及び厚さ方向）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンした画像から抽出された任意の５個の内部電極に対して、内部電極の厚さ方向に沿ってＥＤＳ（Ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｅｒ）ラインスキャン（Ｌｉｎｅ Ｓｃａｎ）分析を行い、厚さ方向の中央でのＳｎの濃度と複合層ＣＬでのＳｎの濃度の割合を測定し、平均値を計算したものであることができる。

【0070】

一実施形態において、複合層ＣＬは、上記Ｓｎ及びＮｉをＮｉ_３Ｓｎの形態で含むことができる。

【0071】

複合層ＣＬに含まれたＮｉ_３Ｓｎは、内部電極１２１、１２２と誘電体層１１１との界面をＳＡＤ（Ｓｅｌｅｃｔｅｄ Ａｒｅａ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）分析することで確認することができる。

【0072】

一実施形態において、界面部ＩＰに含まれたセラミック添加剤２３はＢａＴｉＯ_３であることができる。

【0073】

これは、ＢａＴｉＯ_３はＳｎとの濡れ性が高いため、Ｎｉ及びＳｎを含む複合層ＣＬによってセラミック添加剤２３が誘電体層１１１に移動することを抑える効果がより顕著になることができるためである。

【0074】

一実施形態において、上記内部電極１２１、１２２はＮｉを主成分として含むことができる。内部電極１２１、１２２に含まれたＳｎは２３２℃以上で液化し、界面部に移動してＮｉと金属間化合物（Ｉｎｔｅｒｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄｓ）を形成する。また、内部電極１２１、１２２はＮｉを主成分として含み、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち１つ以上を含むことができる。

【0075】

一実施形態において、複合層ＣＬの厚さは１０～３０ｎｍであることができる。

【0076】

複合層ＣＬの厚さが１０ｎｍ未満である場合には、バリアー（ｂａｒｒｉｅｒ）の役割が不十分であり、３０ｎｍを超える場合には、焼結早期収縮によるデラミネーション（Ｄｅｌａｍｉｎａｔｉｏｎ）不良が発生する恐れがある。

【0077】

一方、内部電極１２１、１２２の厚さｔｅは、特に限定する必要はない。

【0078】

但し、一般に、内部電極１２１、１２２を０．６μｍ未満の厚さで薄く形成する場合、特に、内部電極１２１、１２２の厚さが０．４１μｍ以下である場合には、内部電極の連結性及び平滑度が低下する恐れがある。

【0079】

上述のように、本発明の一実施形態によると、内部電極の厚さ方向の収縮を極大化することで、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させることができるため、内部電極１２１、１２２の厚さが０．４１μｍ以下である場合にも、優れた内部電極の連結性及び平滑度を確保することができる。

【0080】

したがって、内部電極１２１、１２２の厚さが０．４１μｍ以下である場合に、本発明による効果がより顕著になることができ、キャパシター部品の小型化及び高容量化をより容易に達成することができる。

【0081】

上記内部電極１２１、１２２の厚さｔｅは、内部電極１２１、１２２の平均厚さを意味し得る。

【0082】

上記内部電極１２１、１２２の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。

【0083】

例えば、本体１１０の第３方向（幅方向）の中央部で切断した第１及び第２方向（長さ及び厚さ方向）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンした画像から抽出された任意の第１及び第２内部電極１２１、１２２において、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。

【0084】

一実施形態において、内部電極１２１、１２２は、内部電極の連結性が８５％以上であることができる。

【0085】

内部電極の連結性とは、内部電極の全長に対して実際に内部電極が形成された部分の長さの割合と定義されることができる。

【0086】

例えば、図５のように、内部電極１２１の何れか一地点で測定された電極の全長をｂ、実際に電極が形成された部分の長さをそれぞれｅ１、ｅ２、ｅ３、ｅ４と規定すると、実際に電極が形成された部分の長さの和（ｅ＝ｅ１＋ｅ２＋ｅ３＋ｅ４）を電極の全長ｂで除した値であるｅ／ｂで上記内部電極の連結性を表現することができる。

【0087】

内部電極の連結性が８５％未満である場合には、十分な静電容量を確保することが困難になることがある。

【0088】

本発明の一実施形態によると、内部電極の厚さ方向の収縮を極大化することで、内部電極を薄くしながらも、内部電極の連結性を向上させることができるため、内部電極の連結性を８５％以上に確保することができる。

【0089】

内部電極の連結性の上限を特に限定する必要はないが、製造工程などを考慮すると、その上限は９７％であることができる。

【0090】

外部電極１３１、１３２は、本体１１０に配置されて内部電極１２１、１２２と連結される。

【0091】

図２に示された形態のように、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。

【0092】

本実施形態では、積層型電子部品１００が２個の外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態やその他の目的によって変わり得る。

【0093】

一方、外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば如何なる物質を用いて形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらには、多層構造を有することができる。

【0094】

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａと、電極層１３１ａ、１３２ａ上に形成されためっき層１３１ｂ、１３２ｂと、を含むことができる。

【0095】

電極層１３１ａ、１３２ａのより具体的な例としては、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であってもよく、導電性金属及び樹脂を含む樹脂系電極であってもよい。

【0096】

また、電極層１３１ａ、１３２ａは、本体上に焼成電極及び樹脂系電極が順に形成された形態であることができる。また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式により形成されてもよく、焼成電極上に導電性金属を含むシートを転写する方式により形成されてもよい。

【0097】

電極層１３１ａ、１３２ａに含まれる導電性金属として、電気伝導性に優れた材料を用いることができるが、特に限定されない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びこれらの合金のうち１つ以上であることができる。

【0098】

めっき層１３１ｂ、１３２ｂは、実装特性を向上させる役割を果たす。めっき層１３１ｂ、１３２ｂの種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ、及びこれらの合金のうち１つ以上を含むめっき層であることができ、複数の層で形成されることができる。

【0099】

めっき層１３１ｂ、１３２ｂのより具体的な例としては、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層またはＳｎめっき層であることができ、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順に形成された形態であってもよく、Ｓｎめっき層、Ｎｉめっき層、及びＳｎめっき層が順に形成された形態であってもよい。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含んでもよい。

【0100】

積層型電子部品１００のサイズは特に限定する必要はない。

【0101】

但し、小型化及び高容量化をともに達成するためには、誘電体層及び内部電極の厚さを薄くし、積層数を増加させる必要があるため、０４０２（長さ×幅、０．４ｍｍ×０．２ｍｍ）以下のサイズを有する積層型電子部品１００において、本発明による信頼性の向上効果がより顕著になることができる。

【0102】

したがって、製造誤差、外部電極のサイズなどを考慮すると、積層型電子部品１００の長さが０．４４ｍｍ以下であり、幅が０．２２ｍｍ以下である場合、本発明による信頼性の向上効果がより顕著になることができる。ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向のサイズを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向のサイズを意味し得る。

【0103】

［積層型電子部品の製造方法］
図８から図１１は、本発明の他の実施形態による積層型電子部品の製造方法を説明するための図である。

【0104】

以下、図８から図１１を参照して、本発明の他の実施形態による積層型電子部品の製造方法について説明する。

【0105】

本発明の他の実施形態による積層型電子部品の製造方法は、セラミックグリーンシートを準備する段階と、内部電極用ペーストを上記セラミックグリーンシート上に塗布して内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層して積層体を形成する段階と、上記積層体を一次か焼する段階と、上記一次か焼された積層体を二次か焼する段階と、上記二次か焼された積層体を焼成することで、誘電体層及び内部電極を含む本体を形成する段階と、上記本体に外部電極を形成する段階と、を含む積層型電子部品の製造方法であって、上記内部電極用ペーストは、Ｓｎ粉末２２、セラミック添加剤２３、及び導電性粉末２１を含み、上記導電性粉末はコア２１ａ－シェル２１ｂ構造を有し、上記コア２１ａにはＮｉを含み、上記シェル２１ｂにはＮｉ、Ｓ、及びＯを含む。

【0106】

＜セラミックグリーンシートを準備する段階＞
先ず、誘電体層１１１を形成するためのセラミックグリーンシートを準備する。

【0107】

上記セラミックグリーンシートは、本体１１０の誘電体層１１１を形成するためのものであり、セラミック粉末１１、ポリマー、及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法により所定の厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。

【0108】

＜内部電極パターンを形成する段階＞
その後、上記それぞれのセラミックグリーンシートの少なくとも一面に、内部電極用導電性ペーストを所定の厚さで印刷して内部電極を形成する。内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができる。

【0109】

上記内部電極用ペーストは、Ｓｎ粉末、セラミック添加剤、及び導電性粉末を含み、上記導電性粉末はコア－シェル構造を有し、上記コアにはＮｉを含み、上記シェルにはＮｉ、Ｓ、及びＯを含むことができる。かかる内部電極用ペーストを用いて内部電極を形成することにより、焼結時における内部電極の第１方向（厚さ方向）の収縮を極大化し、第２及び第３方向（長さ及び幅方向）の収縮を抑えることで、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させることができる。また、上述の本発明の一実施形態による積層型電子部品の内部電極の構造をより容易に実現することができる。

【0110】

図８は、セラミック粉末１１を含むセラミックグリーンシート上に、Ｓｎ粉末２２、セラミック添加剤２３、及び導電性粉末２１を含む内部電極用導電性ペーストが印刷されたことを示したものである。導電性粉末２１はコア２１ａ－シェル２１ｂ構造を有し、上記コア２１ａにはＮｉを含み、上記シェル２１ｂにはＮｉ、Ｓ、及びＯを含む。

【0111】

シェル２１ｂに含まれたＮｉ、Ｓ、及びＯは、低温でＮｉが収縮されることを遅延させる役割を果たすことができる。

【0112】

シェルが、Ｓが含まれていないＮｉ－Ｏの構造を有する場合には、二次か焼の初期に表面のＯがＣと反応し、ＣＯ、ＣＯ_２などを生成して揮発するため、Ｎｉの収縮を遅延させることが困難である。

【0113】

これに対し、本発明のようにシェル２１ｂがＮｉ、Ｓ、及びＯを含む場合、ＳとＯが強く結合されていて、二次か焼の初期に酸化膜の保存が可能であるため、Ｎｉの収縮を遅延させることができる。また、Ｎｉ粒子２１ａ間のネッキング（Ｎｅｃｋｉｎｇ）を遅延させることで、セラミック添加剤２３が内部電極の界面部に移動できる通路（Ｐａｔｈ）を提供する役割を果たすことができる。

【0114】

一実施形態において、導電性粉末は平均サイズが１００ｎｍ未満であることができる。

【0115】

内部電極を薄く形成するためには、微粒の導電性粉末を用いることが有利である。一般的な微粒の導電性粉末は、焼結収縮開始温度が低温に移動するが、誘電体層との焼結開始温度の差が大きくなり、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）などの不良が発生する可能性がある。

【0116】

しかし、本発明によると、導電性粉末２１のシェル２１ｂに含まれたＮｉ、Ｓ、及びＯは、低温でＮｉが収縮されることを遅延させる役割を果たすことができるため、１００ｎｍ未満の微粒粉末を用いる場合にもデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）などの不良を抑制することができる。

【0117】

一実施形態において、コア－シェル構造で、シェル２１ｂはＳを１０００～２０００ｐｐｍ含むことができる。

【0118】

導電性粉末が微粒化するほど、十分な収縮遅延効果を得るためには、さらに高いＳ含量が必要である。平均粒径１００ｎｍ以下の導電性粉末が１０００ｐｐｍ以上のＳでコーティングされた場合に、収縮遅延効果が十分になることができる。Ｓが２０００ｐｐｍを超える場合には、収縮遅延効果の点から有意差がない。

【0119】

一実施形態において、上記シェル２１ｂの表面にはＮｉ－Ｏが配置されることができる。ナノサイズの金属粉末が大気中に露出すると、酸素と反応して発熱反応が起こるが、これを防止するために、シェル２１ｂの表面にＮｉ－Ｏが配置されることができる。

【0120】

一実施形態において、Ｓｎ粉末２２は、上記導電性粉末２１の１００ｗｔ％に対して０．３～１．０ｗｔ％であることができる。Ｓｎ粉末２２が０．３ｗｔ％未満である場合には、複合層ＣＬを１０ｎｍ以上に形成するには不十分であり、１．０ｗｔ％を超える場合には、複合層ＣＬが３０ｎｍ以上と過多に形成され、焼結収縮が促進されてデラミネーション（Ｄｅｌａｍｉｎａｔｉｏｎ）不良を誘発することがある。

【0121】

一実施形態において、セラミック添加剤２３は、上記導電性粉末２１の１００ｗｔ％に対して５～２０ｗｔ％であることができる。平均粒径１００ｎｍ以下の導電性粉末を内部電極１２１、１２２の主材料として用いる場合、導電性粉末１００ｗｔ％に対して５ｗｔ％以上の添加剤が必要であり、平均粒径が小さくなるにつれて、焼結収縮を抑えるためにさらに高い含量のセラミック添加剤が必要になる。セラミック添加剤の割合が導電性粉末１００ｗｔ％に対して２０ｗｔ％を超える場合には、内部電極の薄層化において不利である。

【0122】

一実施形態において、上記セラミック添加剤２３はＢａＴｉＯ_３であることができる。

【0123】

これは、ＢａＴｉＯ_３はＳｎとの濡れ性が高いため、Ｎｉ及びＳｎを含む複合層ＣＬによってセラミック添加剤２３がセラミックグリーンシートに移動することを抑える効果がより顕著になることができるためである。

【0124】

＜積層体形成段階＞
内部電極パターンが形成されたセラミックグリーンシートを積層して積層体を形成する。積層体を積層方向（第１方向）から加圧し、圧着させることができる。

【0125】

この際、積層体を、１個の積層型電子部品の本体に対応する領域毎に切断してチップ化することができる。また、内部電極パターンの一端が第２方向の両端面（ｅｎｄ ｓｕｒｆａｃｅ）を介して交互に露出するように切断することができる。

【0126】

＜一次か焼段階＞
その後、上記積層体を一次か焼する段階を行うことができる。

【0127】

図９を参照すると、一次か焼段階で、融点の低いＳｎ粉末２２が液状の形態でセラミックシートとの界面に移動するようになり、Ｓｎはセラミック粉末１１との濡れ性が低いため、界面に層状２２'として配置されるようになる。

【0128】

一実施形態において、一次か焼する段階は、２５０～３５０℃の温度及び中還元雰囲気で行われることができる。上記温度範囲でＳｎ粉末を液状の形態とすることができ、Ｓｎは酸化反応性が高いため、中還元雰囲気で熱処理することによりＳｎの酸化を防止することができる。

【0129】

この際、Ｓｎの酸化を防止するための中還元雰囲気は、窒素（Ｎ_２）気体と０．２～１．０ｖｏｌ．％の水素（Ｈ_２）気体が混合された気体雰囲気であることができる。

【0130】

＜二次か焼段階＞
その後、一次か焼された積層体を二次か焼する段階を行うことができる。

【0131】

導電性粉末２１のシェル２１ｂがＮｉ、Ｓ、及びＯを含む場合、ＳとＯが強く結合されていて、二次か焼の初期に酸化膜の保存が可能であるため、Ｎｉが収縮されることを遅延させることができる。また、Ｎｉ粒子２１ａ間のネッキング（Ｎｅｃｋｉｎｇ）を遅延させることで、セラミック添加剤２３が内部電極の界面部に移動できる通路（Ｐａｔｈ）を提供する役割を果たすことができる。

【0132】

図１０は二次か焼が完了した状態を示した模式図である。図１０を参照すると、セラミックシートとの界面では、Ｓｎ層とＮｉ粒子が反応してＳｎとＮｉを含む複合層ＣＬが形成され、セラミック添加剤２３は複合層ＣＬとの界面に移動する。Ｓｎ及びＮｉを含む複合層ＣＬはセラミック添加剤との濡れ性が低いため、セラミック添加剤２３がセラミックグリーンシートの方に移動することを抑えるバリアー（ｂａｒｒｉｅｒ）の役割を果たして、セラミック添加剤２３が界面部にトラップされるようにする。

【0133】

一実施形態において、二次か焼する段階は６００～９００℃で行われることができる。上記温度範囲では、ＳｎとＮｉを含む複合層ＣＬの形成及びセラミック添加剤２３の移動が容易であることができる。

【0134】

＜焼結段階＞
その後、二次か焼された積層体を焼結することで、誘電体層及び内部電極を含む本体を形成することができる。

【0135】

図１１を参照すると、界面部ＩＰにはセラミック添加剤２３がトラップされて横方向の焼結収縮が抑えられ、中央部ＣＰは界面部ＩＰにより拘束され、厚さ方向に集中的な収縮が起こるようになる。これにより、内部電極を薄くしながらも、内部電極の連結性及び平滑度を向上させることができる。また、セラミック粉末１１が焼結されて誘電体層１１１が形成される。

【0136】

一実施形態において、焼結工程は還元雰囲気で行われることができる。また、焼結工程は昇温速度を調節して行われることができ、これに制限されるものではないが、上記昇温速度は７００℃以下で３０℃／６０ｓ～５０℃／６０ｓであり、焼結温度は９００～１３００℃であることができる。

【0137】

＜外部電極形成段階＞
その後、本体に外部電極を形成する段階を行うことができる。

【0138】

この際、本体１１０の第２方向の両端面（ｅｎｄ ｓｕｒｆａｃｅ）に露出した第１及び第２内部電極１２１、１２２の露出部分を覆い、第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極１３１、１３２を形成することができる。

【0139】

また、第１及び第２外部電極１３１、１３２の表面には、必要に応じて、ニッケル、スズ、パラジウムなどでめっき処理を行うことができる。

【0140】

［（実施例）］
内部電極用導電性ペーストを印刷したセラミックグリーンシートを積層して積層体を形成した後、一次か焼、二次か焼、焼結工程を行い、外部電極を形成することで、発明例及び比較例のサンプルチップを製作した。発明例及び比較例では、内部電極用導電性ペーストを除いた他の条件は同様に適用した。

【0141】

比較例では、平均サイズ６０ｎｍのＮｉ粉末、及びセラミック添加剤として平均サイズ１０ｎｍのＢａＴｉＯ_３粉末を含む内部電極用導電性ペーストを使用した。

【0142】

発明例では、コアにはＮｉを含み、シェルにはＮｉ、Ｓ、及びＯを含むコア－シェル構造の導電性粉末、セラミック添加剤、及びＳｎ粉末を含む内部電極用導電性ペーストを使用した。上記導電性粉末の平均サイズは６０ｎｍ、上記セラミック添加剤の平均サイズは１０ｎｍ、上記Ｓｎ粉末の平均サイズは６０ｎｍであり、導電性粉末１００ｗｔ％に対してＳｎ粉末は１ｗｔ％添加した。また、上記セラミック添加剤はＢａＴｉＯ_３であった。

【0143】

サンプルチップの第３方向の中央で第１及び第２方向に切断した断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンした図１２（比較例）及び図１３（発明例）を比較すると、発明例は、内部電極の平滑度が比較例と比べて大幅に向上したことが確認できる。

【0144】

また、上記断面画像における全ての内部電極の全長に対して、実際に内部電極が形成された部分の長さを測定し、各内部電極の電極連結性を求めた後、その平均値を求めた結果、発明例は内部電極の連結性が９３％、比較例は内部電極の連結性が８４％と、内部電極の連結性が９％改善されたことが確認できた。

【0145】

また、発明例の内部電極の平均厚さは、比較例と比べて５．８％減少した。

【0146】

図１３において内部電極と誘電体層の界面を拡大した図１４を参照すると、誘電体層と内部電極の界面には、Ｎｉ及びＳｎを含む複合層が配置されており、内部電極の界面部には共材がトラップされていることが確認できる。

【0147】

下記表１は、発明例の本体の第３方向（幅方向）の中央部で切断した第１及び第２方向（長さ及び厚さ方向）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンした画像から抽出された任意の５個の内部電極において、内部電極の厚さの１／３の深さまでの領域（界面部）でセラミック添加剤が占める面積を測定し、それぞれの値及びその平均値を記載したものである。

【0148】

【表1】

【0149】

上記表１から確認できるように、発明例では、界面部ＩＰはセラミック添加剤２３を５～１５面積％含むことができる。

【0150】

下記表２は、発明例の本体の第３方向（幅方向）の中央部で切断した第１及び第２方向（長さ及び厚さ方向）の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によりスキャンした画像から抽出された任意の５個の内部電極に対して、内部電極の厚さ方向に沿ってＥＤＳ（Ｅｎｅｒｇｙ ｄｉｓｐｅｒｓｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｍｅｔｅｒ）ラインスキャン分析を行い、厚さ方向の中央でのＳｎの濃度と複合層ＣＬでのＳｎの濃度の割合を測定し、それぞれの値及びその平均値を記載したものである。

【0151】

【表2】

【0152】

上記表２を参照すると、複合層ＣＬのＳｎの濃度が、中央部ＣＰのＳｎの濃度より５倍以上高いことが確認できる。

【0153】

以上、本発明の実施形態について詳細に説明したが、本発明は上述の実施形態及び添付図面により限定されず、添付の特許請求の範囲により限定しようとする。よって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野の通常の知識を有する者による多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【符号の説明】

【0154】

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ マージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ 電極層
１３２ｂ めっき層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】