特開 2022-83976 バンプピッチスケーリングを可能にするためにバンプ厚さ変動感度を低減するための多孔質ＦＬＩバンプ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022083976

(43)【公開日】2022-06-06

(54)【発明の名称】バンプピッチスケーリングを可能にするためにバンプ厚さ変動感度を低減するための多孔質ＦＬＩバンプ

(51)【国際特許分類】

   H01L 21/60 20060101AFI20220530BHJP

   H01L 23/12 20060101ALI20220530BHJP

【ＦＩ】

H01L21/92 603A

H01L21/60 311Q

H01L23/12 Q

【審査請求】未請求

【請求項の数】25

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2021170829

(22)【出願日】2021-10-19

(31)【優先権主張番号】17/104,919

(32)【優先日】2020-11-25

(33)【優先権主張国・地域又は機関】US

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

(71)【出願人】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ヌマイル アーメッド

(72)【発明者】

【氏名】キュー－オー リー

(72)【発明者】

【氏名】ブランドン シー． マリン

(72)【発明者】

【氏名】ガーン ドワン

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044KK02

5F044LL01

(57)【要約】

【課題】 バンプ厚さ変動に対する第１レベル相互接続（ＦＬＩ）の感度を低減すること。
【解決手段】
本願に開示の実施形態は、微細ピッチの第１レベル相互接続を有する電子パッケージを含む。一実施形態では、電子パッケージは、ダイと、複数の第１レベル相互接続（ＦＬＩ）によってダイに取り付けられるパッケージ基板とを含む。一実施形態では、複数のＦＬＩの個々のＦＬＩはパッケージ基板上にある第１のパッドと、第１のパッド上にあるはんだと、ダイ上にある第２のパッドと、第２のパッド上にあるバンプとを含む。一実施形態では、バンプは多孔質ナノ構造を含み、多孔質ナノ構造にはんだが少なくとも部分的に充填される。
【選択図】 図１Ａ

【特許請求の範囲】

【請求項1】

ダイと、
複数の第１レベル相互接続（ＦＬＩ）により前記ダイに取り付けられるパッケージ基板であって、該複数のＦＬＩの個々のＦＬＩは、
該パッケージ基板上にある第１のパッドと、
前記第１のパッド上にあるはんだと、
前記ダイ上にある第２のパッドと
前記第２のパッド上にあるバンプであって、該バンプは多孔質ナノ構造を含み、該多孔質ナノ構造には前記はんだが少なくとも部分的に充填されている、バンプと、
を含む、パッケージ基板と、
を含む電子パッケージ。

【請求項2】

前記バンプと前記はんだとが反応して金属間化合物を形成する、請求項１に記載の電子パッケージ。

【請求項3】

前記はんだの一部は前記バンプと前記第１のパッドとの間に留まる、請求項１又は２に記載の電子パッケージ。

【請求項4】

前記はんだの前記一部のプロファイルは、前記第１のパッドと前記バンプとの間にフィレット形状を有する、請求項３に記載の電子パッケージ。

【請求項5】

前記フィレット形状は前記バンプのフットプリント外にある、請求項４に記載の電子パッケージ。

【請求項6】

前記フィレット形状は前記バンプのフットプリント内にある、請求項４に記載の電子パッケージ。

【請求項7】

前記第１のパッドと前記はんだとの間にあるバリア層をさらに含む、請求項１乃至６のいずれか一項に記載の電子パッケージ。

【請求項8】

前記バリア層はニッケルを含む、請求項７に記載の電子パッケージ。

【請求項9】

前記バンプは、銅、金、銀又はコバルトを含む、請求項１乃至８のいずれか一項に記載の電子パッケージ。

【請求項10】

前記複数のＦＬＩは、
第１のＦＬＩであって、該第１のＦＬＩの前記第１のパッドは第１の寸法を有する、第１のＦＬＩと、
第２のＦＬＩであって、該第２のＦＬＩの前記第１のパッドは、前記第１の寸法よりも小さい第２の寸法を有する、第２のＦＬＩと、
を含む、請求項１乃至９のいずれか一項に記載の電子パッケージ。

【請求項11】

ダイと、
複数の第１レベル相互接続（ＦＬＩ）により前記ダイに取り付けられるパッケージ基板であって、該複数のＦＬＩの個々のＦＬＩは、
該パッケージ基板上にある第１のパッドと、
前記第１のパッド上にあるバンプであって、該バンプは多孔質ナノ構造を含む、バンプと、
前記バンプ上にあるはんだであって、前記多孔質ナノ構造には該はんだが少なくとも部分的に充填されている、はんだと、
前記ダイ上にある第２のパッドであって、該第２のパッドは前記はんだの上にある、第２のパッドと
を含む、パッケージ基板と、
を含む電子パッケージ。

【請求項12】

前記バンプと前記はんだとが反応して金属間化合物を形成する、請求項１１に記載の電子パッケージ。

【請求項13】

前記はんだの一部は前記バンプと前記第１のパッドとの間に留まる、請求項１１又は１２に記載の電子パッケージ。

【請求項14】

前記はんだの前記一部のプロファイルは、前記第１のパッドと前記バンプとの間にフィレット形状を有する、請求項１３に記載の電子パッケージ。

【請求項15】

前記フィレット形状は前記バンプのフットプリント外にある、請求項１４に記載の電子パッケージ。

【請求項16】

前記フィレット形状は前記バンプのフットプリント内にある、請求項１４に記載の電子パッケージ。

【請求項17】

前記第１のパッドと前記はんだとの間にあるバリア層をさらに含む、請求項１１に記載の電子パッケージ。

【請求項18】

前記バリア層はニッケルを含む、請求項１７に記載の電子パッケージ。

【請求項19】

前記バンプは、銅、金、銀又はコバルトを含む、請求項１１乃至１８のいずれか一項に記載の電子パッケージ。

【請求項20】

基板と、
前記基板上にある複数の第１レベル相互接続(ＦＬＩ)であって、該ＦＬＩの個々のＦＬＩは、
前記基板上にあるパッドと、
前記パッド上にあり、前記基板から離れように延在するバンプであって、該バンプは多孔質ナノ構造を含む、バンプと、
を含む、複数のＦＬＩと、
を含むダイ。

【請求項21】

前記バンプは、銅、金、銀又はコバルトを含む、請求項２０に記載のダイ。

【請求項22】

前記多孔質ナノ構造の孔は約１０００ｎｍ以下の平均直径を有する、請求項２０又は２１に記載のダイ。

【請求項23】

ボードと、
前記ボードに連結されるパッケージ基板と、
複数の第１レベル相互接続（ＦＬＩ）によって前記パッケージ基板に連結されるダイであって、該ＦＬＩの個々のＦＬＩは、
多孔質ナノ構造を有するバンプであって、該多孔質ナノ構造にははんだが少なくとも部分的に充填されている、バンプ、を含む、
ダイと、
を含む電子システム。

【請求項24】

前記バンプは前記ＦＬＩの前記パッケージ基板側にある、請求項２３に記載の電子システム。

【請求項25】

前記バンプは前記ＦＬＩの前記ダイ側にある、請求項２３に記載の電子システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は半導体デバイスに関し、より具体的には多孔質の第１レベル相互接続（ＦＬＩ）バンプを有する電子パッケージに関する。

【背景技術】

【0002】

電子システムのための新たなアーキテクチャは、ダイ間の通信帯域幅の増大及びダイ面積の節約を実現するために、ダイ分割及びバンプピッチスケーリングをますます必要としている。このバンプピッチを縮小するための要件はバンプ厚さ変動（ｒＢＴＶ）の正確な制御を必要とする。良好なプロセス歩留りを実現するために、１０μｍ以下のｒＢＴＶが強く望まれており、これは、標準的な多層有機基板の厚さ変動は、最終的な第１レベル相互接続（ＦＬＩ）層に到達する前であっても４０μｍを超え得ることを考えるとささいなことではない。

【0003】

次世代アーキテクチャのための厳格なｒＢＴＶ要件を満たすための現在のアプローチは、パッケージ基板の厚さ変動を低減することに主に焦点を当ててきた。例えば、機械的平坦化、高度な積層技術、ＦＬＩめっき均一性改善のための新しいツール及び特殊なリソグラフィステップ等のプロセスが提案されている。しかしながら、そのような処理操作はコストがかかり且つ複雑である。

【図面の簡単な説明】

【0004】

【図1A】図１Ａは、一実施形態に係る、パッド上にはんだを有するパッケージ基板の上にあるナノ多孔質バンプを有するダイの断面図である。

【図1B】図１Ｂは、一実施形態に係る、ナノ多孔質バンプに浸透するはんだによってパッドに取り付けられた後のダイの断面図である。

【図2A】図２Ａは、一実施形態に係る、バンプ厚さが不均一複数のはんだバンプを有するパッケージ基板の上にあるナノ多孔質バンプを有するダイの断面図である。

【図2B】図２Ｂは、一実施形態に係る、ナノ多孔質バンプに浸透するはんだによってパッケージ基板に取り付けられた後のダイの断面図である。

【図3A】図３Ａは、一実施形態に係る、標準的なバンプと標準的なパッドとの間のはんだの顕微鏡写真である。

【図3B】図３Ｂは、一実施形態に係る、ナノ多孔質パッドへのはんだの浸透を示すバンプとナノ多孔質パッドとの間のはんだの顕微鏡写真である。

【図4A】図４Ａは、一実施形態に係る、合金化組成物を含むバンプの断面図である。

【図4B】図４Ｂは、一実施形態に係る、ナノ多孔質バンプを形成するために合金成分の１つを除去した後の図４Ａのバンプの断面図である。

【図5A】図５Ａは、一実施形態に係る、ナノ多孔質バンプの表面の平面走査電子顕微鏡（ＳＥＭ）画像である。

【図5B】図５Ｂは、一実施形態に係る、ナノ多孔質バンプの断面ＳＥＭ画像である。

【図6A】図６Ａは、一実施形態に係る、パッド上にナノ多孔質バンプを有するパッケージ基板の上にあるバンプを有するダイの断面図である。

【図6B】図６Ｂは、一実施形態に係る、ナノ多孔質バンプに浸透するはんだによってパッケージ基板に取り付けられたダイの断面図である。

【図7A】図７Ａは、一実施形態に係る、パッド上にはんだを有するパッケージ基板の上にあるナノ多孔質バンプを有するダイの断面図である。

【図7B】図７Ｂは、一実施形態に係る、ナノ多孔質バンプに浸透するはんだによってパッケージ基板に取り付けられたダイの断面図である。

【図8】図８は、一実施形態に係る、ナノ多孔質バンプを有する第１レベル相互接続（ＦＬＩ）を含む電子システムの断面図である。

【図9】図９は、一実施形態に従って構築されるコンピュータ装置の概略図である。

【発明を実施するための形態】

【0005】

本明細書では、様々な実施形態に係る、多孔質の第１レベル相互接続（ＦＬＩ）バンプを有する電子パッケージを説明する。下記では、当業者がそれらの作業の内容を他の当業者に伝えるために一般的に用いる用語を用いて、例示の実施の様々な態様を説明する。しかしながら、本発明は、記載する態様の一部のみで実施され得ることが当業者には明らかであろう。説明を目的として、例示の実施の完全な理解を提供するために特定の数、材料及び構成を記載する。しかしながら、本発明は特定の詳細なしに実施され得ることは当業者には明らかであろう。他の場合では、例示の実施を不明瞭にしないために、周知の特徴は省略又は簡略化されている。

【0006】

本発明を理解する上で最も有用な方法で様々な操作を複数の個別の操作として順番に説明するが、これらの操作が必然的に順序に依存することを説明の順序が含意していると解釈すべきではない。とりわけ、これらの操作は提示の順序で行う必要はない。

【0007】

上述したように、高度なシステムアーキテクチャにおいて高収率の第１レベル相互接続（ＦＬＩ）を可能にするためには、バンプ厚さ変化（ｒＢＴＶ）を最小限に抑える必要がある。とりわけ、一部の用途では約１０μｍのｒＢＴＶが必要であることが予測されている。このような厳しいｒＢＴＶ値に到達するための現在のアプローチは、有機パッケージ基板の製造の進歩に現在依存している。しかしながら、そのようなアプローチは非常にコストがかかる。

【0008】

したがって、本明細書で開示する実施形態は、高度なシステムアーキテクチャを可能にするための別のルートを提案する。ｒＢＴＶを少なくする代わりに、本明細書で開示する実施形態は、ＦＬＩのｒＢＴＶに対する感度を低減するか又は除去する。ｒＢＴＶに対する感度を低減することによって、有機パッケージ基板の製造に対する変更を一部の実施形態では行う必要がない場合がある。とりわけ、実施形態は、ＦＬＩでナノ多孔質バンプを利用することにより、ｒＢＴＶへの依存性を低減する。一実施形態では、ナノ多孔質バンプの内部多孔質構造にはんだが浸透している。加えて、表面積が大きいことにより、はんだの大部分は金属間化合物（ＩＭＣ）に変換される。はんだの浸透及びＩＭＣへの変換によってはんだの広がりが減少する。例えば、はんだの広がりは、既存のＦＬＩアーキテクチャで生じる広がりの１／３であり得る。したがって、余分なはんだが相互接続から横方向に広がらないため、ｒＢＴＶ感度が低下する。これにより、高度なシステムアーキテクチャに必要なタイトなピッチのＦＬＩが可能となる。

【0009】

次に図１Ａを参照して、一実施形態に係る、第１レベル相互接続（ＦＬＩ）が取り付けられる前の電子パッケージ１００の断面図を示す。図示のように、パッケージ基板１０１の上にダイ１０５が位置している。一実施形態では、パッケージ基板１０１は有機材料の積層層を含む。パッケージ基板１０１は、ビア１３１、トレース、パッド等の埋め込み導電性フィーチャを含む。図示の実施形態では、パッド１３２は、パッケージ基板１０１の上面上に設けられ、パッケージ基板内の追加の導電性フィーチャ（図示せず）への電気接続を提供するビア１３１の上にある。一部の実施形態では、パッド１３２はバリア層１３３によって覆われ得る。例えば、バリア層１３３はニッケル又は電子パッケージ用途において一般的な任意の他の好適なバリア材料を含み得る。一実施形態では、はんだバンプ１３４がバリア層１３３の上に設けられる。はんだバンプ１３４は、スズ系はんだ等の電子パッケージ用途のための任意の好適なはんだ材料であり得る。

【0010】

一実施形態では、ダイ１０５は、限定されないがシリコン基板等の半導体基板を含み得る。ダイ１０５はトランジスタデバイス(図示せず)と、トランジスタデバイスからダイ１０５の表面上のパッド１２２へのバックエンド（ＢＥＯＬ）ルーティング（図示せず）とを含み得る。一実施形態では、ダイ１０５は、プロセッサ、グラフィックスプロセッサ、システムオンチップ（ＳｏＣ）、メモリ又は任意の他の同様のコンポーネントであり得る。

【0011】

一実施形態では、ナノ多孔質バンプ１２４がパッド１２２上に設けられる。ナノ多孔質バンプ１２４は、ダイ１０５から離れるように延在する。ナノ多孔質バンプ１２４は、ナノ多孔質バンプ１２４を通過する複数のナノサイズの孔を含み得る。図１Ａでは、ナノ多孔質バンプ１２４は、簡素化のためにグリッド状のパターンを有するものとして示されている。しかしながら、ナノ多孔質バンプ１２４の構造は非規則的構造を有し得ることを理解すべきである。ナノ多孔質構造の例示的な顕微鏡写真は、図５Ａ及び図５Ｂに関して以下でより詳細に提供される。一実施形態では、ナノ多孔質構造の個々の孔は、１ｎｍ～１０００ｎｍの平均直径（又は他の断面寸法）を有し得る。一実施形態では、ナノ多孔質構造は、銅、金、銀、コバルト又はナノ多孔質構造として形成可能な他の導電性材料を含み得る。

【0012】

次に、図１Ｂを参照して、一実施形態に係る、ダイ１０５をパッケージ基板１０１に取り付けた後の電子パッケージ１００の断面図を示す。図示のように、はんだ１３４がナノ多孔質バンプ１２４に浸透してはんだ充填バンプ１２５が形成されている。図示の実施形態では、バンプ１２５の全ての孔は完全に充填されている。しかしながら、一部の実施形態では、バンプ１２５は部分的にしか充填されない場合がある。バンプ１２５とはんだ１３４との間の界面における表面積が大きいため、はんだ１３４及びバンプ１２５のかなりの部分は金属間化合物（ＩＭＣ）に変換される。すなわち、一部の実施形態では、ナノ多孔質バンプ１２４の多孔質構造はＩＭＣに変換され、ナノ多孔質バンプ１２４の孔はバンプ１２５内で識別され得ない。

【0013】

はんだ１３４の浸透及びＩＭＣの形成は、はんだ１３４が消費されるか又はバンプ１２５内で保持されるという点で特に有益である。そのため、残留はんだ１３４の量が減少し、はんだの広がりが制限される。これにより、ｒＢＴＶに対する感度の低い相互接続が可能となる。標準的なバンプの場合、大きなｒＢＴＶは、横方向に広がらなければならない過剰な量のはんだがもたらされ得る。本明細書で開示の実施形態では、大きなｒＢＴＶからの過剰なはんだは消費されるか、さもなければバンプ１２５内に貯蔵される。このように、本明細書に開示される実施形態におけるはんだの広がりは、標準的な銅バンプが用いられる場合のはんだの広がりの約１/３であり得る。

【0014】

一実施形態では、はんだ１３４の残留部分はバンプ１２５とバリア層１３３との間に留まる。一実施形態では、残留はんだ１３４のプロファイル１３６は、バリア層の端から充填バンプ１２５の端にかけてフィレット形状を有し得る。

【0015】

次に図２Ａを参照して、一実施形態に係る電子パッケージ２００の断面図を示す。一実施形態では、一組の相互接続２３０_Ａ、２３０_Ｂ及び２３０_Ｃを示す。各相互接続は、ビア２３１、パッド２３２、バリア層２３３及びはんだバンプ２３４を含む。一実施形態では、パッド２３２の直径は一組の相互接続２３０_Ａ、２３０_Ｂ及び２３０_Ｃの間で変化し得る。例えば、パッド２３２_Ａは最も大きいパッドであり、パッド２３２_Ｂはパッド２３２_Ａよりも小さく、パッド２３２_Ｃはパッド２３２_Ａよりも小さい。パッドの直径の変化によって不均一なはんだバンプ２３４の高さがもたらされることがある。例えば、相互接続２３０_Ａと相互接続２３０_Ｂとの間に第１の高低差Ｄ_１が設けられ、相互接続２３０_Ｂと相互接続２３０_Ｃとの間に第２の高低差Ｄ_２が設けられる。そのため、電子パッケージは、比較的高いｒＢＴＶを有すると考えられ得る。図２Ａに示されていないが、有機パッケージ基板２０１にわたる不均一さもｒＢＴＶに加えられ得る。

【0016】

一実施形態では、ダイ２０５はパッケージ基板２０１の上に位置する。ダイ２０５は複数のパッド２２２と、パッド２２２上にある複数のナノ多孔質バンプ２２４とを含み得る。ナノ多孔質バンプ２２４のそれぞれは相互接続２３０_Ａ、２３０_Ｂ又は２３０_ｃのうちの１つの上に位置合わせされ得る。ナノ多孔質バンプ２２４は、上述のナノ多孔質バンプ１２４と実質的に同様であり得る。例えば、ナノ多孔質バンプ２２４は、銅、金、銀、コバルト等を含み得る。加えて、ナノ多孔質バンプ２２４のそれぞれは、平均断面寸法が約１ｎｍ～約１,０００ｎｍの複数の孔を含み得る。

【0017】

次に、図２Ｂを参照して、一実施形態に係る、ダイをはんだ２３４と接触させた後の電子パッケージ２００の断面図を示す。一実施形態では、はんだ２３４はナノ多孔質バンプ２２４に浸透して、はんだ２３４で少なくとも部分的に充填されたバンプ２２５を形成し得る。バンプ２２５は、はんだ２３４とナノ多孔質バンプ２２４の材料との相互作用から生じるＩＭＣをさらに含み得る。はんだ２３４の浸透及びＩＭＣへの変換により、高いｒＢＴＶによってもたらされる余分なはんだ２３４は、隣接する相互接続２３０へと横方向に広がる代わりにバンプ２２５内で閉じ込められる。これにより、高度なシステムアーキテクチャに必要な微細ピッチで相互接続２３０を設けることを可能にする。一部の実施形態では、相互接続２３０は、約５μｍ～約１５００μｍのピッチを有し得る。

【0018】

一実施形態では、バンプ２２５とバリア層２３３との間の残留はんだ２３４はフィレットプロファイル２３７を有し得る。はんだ２３４の量に応じて、フィレットの位置は変化し得る。例えば、相互接続２３０_Ａでは、フィレットプロファイル２３７_Ａはバンプ２２５の周囲の外にあり、相互接続２３０_Ｂ及び２３０_Ｃでは、フィレットプロファイル２３７_Ｂ及び２３７_Ｃはバンプ２２５の周囲内にある。

【0019】

次に図３Ａ及び図３Ｂを参照して、一実施形態に係る、標準的なＦＬＩ相互接続（図３Ａ）及びナノ多孔質相互接続（図３Ｂ）の顕微鏡写真を示す。図３Ａ及び図３Ｂはほぼ同じ倍率で示されており、実質的に同様の量のはんだを含む。このように、２つの図を比較することができる。

【0020】

図３Ａを参照して、銅バンプ３４０はダイ３０５から離れるように延在している。パッド３３２はバンプ３４０の反対にあり、はんだ３３４がパッド３３２とバンプ３４０との間に設けられている。パッド３３２は固体銅である。すなわち、バンプ３４０又はパッド３３２のいずれもナノ多孔質構造を含まない。図示のように、はんだ３３４はバンプ３４０又はパッド３３２のいずれにも浸透しない。加えて、パッド３３２とはんだ３３４との間及びバンプ３４０とはんだ３３４との間の境界で少量のＩＭＣ３４２のみが形成される。

【0021】

図３Ｂを参照して、銅バンプ３４０はダイ３０５から離れるように延在している。しかしながら、固体銅パッドの代わりに、ナノ多孔質パッド３３２がバンプ３４０と反対に設けられる。破線は、ナノ多孔質パッド３３２が終了した元の境界を示す。図示のように、充填領域３２５がパッド３３２の上半分に設けられる。この明るい灰色の領域は、はんだ３３４がナノ多孔質パッド３３２に浸透し、ＩＭＣ３４２に変換されたことを示す。さらに、はんだ３３４のかなりの部分がＩＭＣ３４２に変換されていることを示す。ナノ多孔質パッド３３２の底部３２４にははんだ３３４が含まれていなくてもよい。すなわち、一部の実施形態では、はんだ３３４はナノ多孔質パッド３３２全体に浸透しない場合がある。

【0022】

浸透及びＩＭＣへの変換に加えて、図３Ｂのはんだ３３４は、図３Ａのはんだ３３４ほど横方向には広がらない。一部の実施形態では、図３Ｂのものと同様の相互接続と比較して、図３Ａのものと同様の相互接続では、はんだ３３４が３倍横方向に広がり得る。加えて、図３Ｂに示す実施形態はフィレット状のプロファイルを示す。上記の図における理想的なバージョンほど鮮明ではないが、図３Ａに示す相互接続のはんだ３３４におけるほぼ直線的なテーパとは異なる独特なプロファイルが存在することを理解すべきである。

【0023】

次に図４Ａ及び図４Ｂを参照して、一実施形態に係る、ナノ多孔質構造を形成するプロセスを示す一対の断面図を示す。図４Ａ及び図４Ｂに示すプロセスは脱合金プロセスと呼ばれ得る。脱合金プロセスはナノ多孔質構造を形成する一つの方法として説明するが、そのような構造を形成するための唯一の方法ではない。例えば、制御された添加剤及び条件を伴うめっきプロセスもナノ多孔質構造の形成をもたらし得る。同様に、高圧スパッタリングプロセスを用いてナノ多孔質構造を形成してもよい。

【0024】

次に図４Ａを参照して、一実施形態に係る、第１の構成物質４２８及び第２の構成物質４２９を有する合金を含むバンプ４２１の理想化された図を示す。バンプ４２１はパッケージ基板４０１の上にあるパッド４３２上にあり得る。しかしながら、脱合金プロセスは、同様のプロセスを用いてダイ側バンプ４２１に実施してもよいことを理解すべきである。図４Ａでは、明確にするために、第１の構成物質４２８及び第２の構成物質４２９をグリッド状のパターンで示している。しかしながら、ダイ側バンプ４２１の微細構造は、第２の構成物質４２９と混合された第１の構成物質４２８のより自然な分布を有することを理解すべきである。

【0025】

一実施形態では、第１の構成物質４２８及び第２の構成物質４２９は、互いに対して選択的にエッチング可能な材料である。例えば、第１の構成物質４２８を残しながら第２の構成物質４２９を選択的に取り除く湿式エッチング化学物質が提供され得る。特定の実施形態では、第１の構成物質４２８は銅であり、第２の構成物質４２９は亜鉛であり得る。他の合金、例えば、第１の構成物質４２８が金で、第２の構成物質４２９が銀の合金も可能である。加えて、一対の構成物質４２８及び４２９を有する実施形態を図示説明したが、ナノ多孔質構造を提供するために３つ以上の構成物質を有する合金を同様の方法で選択的に脱合金してもよいことを理解すべきである。

【0026】

次に図４Ｂを参照して、一実施形態に係る、脱合金プロセス後の相互接続の断面図を示す。一実施形態では、脱合金プロセスは、実質的に第１の構成物質４２８のみを有するナノ多孔質バンプ４２４を残すために、第２の構成物質４２９の除去がもたらされている。一部の実施態様では、エッチングプロセスのよって第２の構成物質４２９の全てが完全には除去されない可能性があるため、第２の構成物質４２９の残留部分が残り得ることを理解すべきである。

【0027】

次に図５Ａ及び図５Ｂを参照して、一実施形態に係る、ナノ多孔質構造の走査型電子顕微鏡（ＳＥＭ）画像を示す。図５Ａは、ナノ多孔質バンプの上面の画像であり、図５Ｂはナノ多孔質バンプの断面図である。画像に示すように、ナノ多孔質構造はテクスチャ化された表面をもたらす。画像のより明るい部分はナノ多孔質バンプの固体構造であり、暗い領域はナノ多孔質バンプの孔である。図示のように、孔はナノ多孔質バンプ全体にわたって実質的に均等に分布している。

【0028】

次に図６Ａ及び図６Ｂを参照して、一実施形態に係る、パッケージ側のナノ多孔質バンプ６５１で電子パッケージ６００を組み立てるためのプロセスを示す。

【0029】

次に図６Ａを参照して、ダイ６０５の下にパッケージ基板６０１が設けられる。一実施形態では、パッケージ基板６０１は、導電性のルーティング（図示せず）が埋め込まれた有機層を含み得る。導電性のルーティングはパッド６３２に電気的に接続され得る。パッド６３２は、銅等の任意の導電性材料であり得る。一実施形態では、ナノ多孔質バンプ６５１はパッド６３２のそれぞれの上に設けられる。ナノ多孔質バンプ６５１は、上記で詳細に説明したナノ多孔質バンプのうちのいずれかと実質的に同様であり得る。例えば、ナノ多孔質バンプ６５１は導電性材料を含み、導電性材料を貫通する複数の孔を有する。一実施形態では、導電性材料は銅、金、銀、コバルト等を含み得る。一実施形態では、孔は、約１ｎｍ～１０００ｎｍの断面寸法を有し得る。ナノ多孔質バンプ６５１は、限定されないが、脱合金プロセス、制御されためっきプロセス又は高圧スパッタリングプロセス等のプロセスによって、パッド６３２上に製造され得る。

【0030】

一実施形態では、ダイ６０５はパッケージ基板６０１の反対に設けられる。ダイ６０５は、ＢＥＯＬスタック内の導電性フィーチャ（図示せず）を介してパッド６２２に電気的に連結されたトランジスタ（図示せず）を含み得る。一実施形態では、バンプ６４０はパッド６２２上に設けられている。バンプ６４０は銅バンプ等であり得る。一実施形態では、ハンダ６３４は、バンプ６４０の上に設けられてもよい。

【0031】

次に図６Ｂを参照して、一実施形態に係る、ダイ６０５がパッケージ基板６０１に取り付けられた後の電子パッケージ６００の断面図を示す。一実施形態では、はんだ６３４はナノ多孔質バンプ６５１に浸透してはんだ充填バンプ６５２を形成し得る。はんだ６３４とナノ多孔質バンプ６５１との間の高い表面積により、はんだ充填バンプ６５２は実質的に大量のＩＭＣを含み得る。一実施形態では、はんだ充填バンプ６５２には実質的にはんだ６３４が充填され得る。すなわち、ナノ多孔質バンプ６５１の孔の実質的に全てには（後でＩＭＣに変換され得る)はんだ６３４が充填され得る。他の実施形態では、はんだ６３４はナノ多孔質バンプ６５１に完全に浸透せず、はんだ充填バンプ６５２はいくつかの開いた孔を維持し得る。

【0032】

次に図７Ａ及び図７Ｂを参照して、一実施形態に係る、ダイ側ナノ多孔質バンプ７６１で電子パッケージ７００を組み立てるためのプロセスを示す。

【0033】

次に図７Ａを参照して、一実施形態に係る、パッケージ基板７０１の上にダイ７０５が位置する電子パッケージ７００の断面図を示す。一実施形態では、パッケージ基板７０１は導電性ルーティング（図示せず）が埋め込まれた有機層を含み得る。導電性ルーティングはパッド７３２に電気的に接続され得る。パッド７３２は銅等の任意の導電性材料であり得る。一実施形態では、パッド７３２のそれぞれの上にはんだ７３４が配置される。

【0034】

一実施形態では、ダイ７０５はパッケージ基板７０１の反対に設けられる。ダイ７０５は、ＢＥＯＬスタック内の導電性フィーチャ（図示せず）を介してパッド７２２に電気的に連結されたトランジスタ（図示せず）を含み得る。一実施形態では、ナノ多孔質バンプ７６１がパッド７２２のそれぞれの上に設けられる。ナノ多孔質バンプ７６１は、上記でより詳細に説明したナノ多孔質バンプのいずれかと実質的に同様であり得る。例えば、ナノ多孔質バンプ７６１は導電性材料を含み、複数の孔が導電性材料を貫通し得る。一実施形態では、導電性材料は銅、金、銀、コバルト等を含み得る。一実施形態では、孔は約１ｎｍ～１０００ｎｍの断面寸法を有し得る。ナノ多孔質バンプ７６１は、限定されないが、脱合金プロセス、制御されためっきプロセス又は高圧スパッタリングプロセス等のプロセスによって、パッド７２２上に製造され得る。

【0035】

次に図７Ｂを参照して、一実施形態に係る、ダイ７０５がパッケージ基板７０１に取り付けられた後の電子パッケージ７００の断面図を示す。一実施形態では、はんだ７３４はナノ多孔質バンプ７６１に浸透してはんだ充填バンプ７６２を形成し得る。はんだ７３４とナノ多孔質バンプ７６１との間の高い表面積により、はんだ充填バンプ７６２は実質的に大量のＩＭＣを含み得る。一実施形態では、はんだ充填バンプ７６２には実質的にはんだ７３４が充填され得る。すなわち、ナノ多孔質バンプ７６１の孔の実質的に全てには（後でＩＭＣに変換され得る)はんだ７３４が充填され得る。他の実施形態では、はんだ７３４はナノ多孔質バンプ７６１に完全に浸透せず、はんだ充填バンプ７６２はいくつかの開いた孔を維持し得る。

【0036】

次に図８を参照して、一実施形態に係る、電子システム８９０の断面図を示す。一実施形態では、電子システム８９０はボード８９１を含み得る。パッケージ基板８０１は相互接続８９２によりボード８９１に取り付けられる。相互接続８９２をはんだボールとして示す。しかしながら、相互接続８９２は、ソケット等の任意の好適な相互接続アーキテクチャを含み得ることを理解すべきである。一実施形態では、パッケージ基板８０１は複数の積層有機層を含む。パッケージ基板８０１の上面のパッド８３２に導電性ルーティング（図示せず）が電気的に連結され得る。

【0037】

一実施形態では、ダイ８０５は複数のＦＬＩ８３０によってパッケージ基板に電気的に連結される。ＦＬＩ８３０は、ダイ８０５上のパッド８２２をパッケージ基板上のパッド８３２に接続する。一実施形態では、ＦＬＩ８３０はナノ多孔質バンプ８６２及びはんだ８３４を含む。ナノ多孔質バンプ８６２は、上記でより詳細に説明したナノ多孔質バンプのいずれかと実質的に同様であり得る。例えば、ナノ多孔質バンプ８６２は導電性材料を含み、複数の孔が導電性材料を貫通し得る。一実施形態では、導電性材料は銅、金、銀、コバルト等を含み得る。一実施形態では、孔は約１ｎｍ～１０００ｎｍの断面寸法を有し得る。ナノ多孔質バンプ８６２は、限定されないが、脱合金プロセス、制御されためっきプロセス又は高圧スパッタリングプロセス等のプロセスによって、パッド８２２上に製造され得る。

【0038】

一実施形態では、はんだ８３４はナノ多孔質バンプ８６２に浸透してはんだ充填バンプ８６２を形成し得る。はんだ８３４とナノ多孔質バンプ８６２との間の高い表面積により、はんだ充填バンプ８６２は実質的に大量のＩＭＣを含み得る。一実施形態では、はんだ充填バンプ８６２には実質的にはんだ６３４が充填され得る。すなわち、ナノ多孔質バンプ８６２の孔の実質的に全てには（後でＩＭＣに変換され得る)はんだ８３４が充填され得る。他の実施形態では、はんだ８３４はナノ多孔質バンプ８６２に完全に浸透せず、はんだ充填バンプ８６２はいくつかの開いた孔を維持し得る。

【0039】

図示の実施形態では、はんだ充填バンプ８６２は電子システム８９０のダイ側にある。しかしながら、はんだ充填バンプ８６２は、代替的に電子システム８９０のパッケージ基板８０１側に設けられてもよいことを理解すべきである。すなわち、はんだ充填バンプ８６２はパッド８２２の代わりにパッド８３２の上に形成され得る。

【0040】

一実施形態では、ナノ多孔質バンプ８６２の存在により、はんだ８３４の横方向への広がりが防止される。とりわけ、（例えば、高ｒＢＴＶにより）余分なはんだ８３４が存在する場合、余分なはんだ８３４はナノ多孔質バンプ８６２に浸透し、ＩＭＣに変換する。そのため、ＦＬＩ８３０の形成の成功は低ｒＢＴＶを有することに依存しない。

【0041】

図９は、本発明の一実施に係るコンピュータ装置９００を示す。コンピュータ装置９００は基板９０２を収容する。基板９０２は、限定されないが、プロセッサ９０４及び少なくとも１つの通信チップ９０６を含む多数のコンポーネントを含み得る。プロセッサ９０４は物理的且つ電気的に基板９０２に連結されている。一部の実施では、少なくとも１つの通信チップ９０６も物理的且つ電気的に基板９０２に連結されている。さらなる実施では、通信チップ９０６はプロセッサ９０４の一部である。

【0042】

これらの他のコンポーネントは、限定されないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、グローバルポジショニングシステム（ＧＰＳ）装置、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ及び大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル汎用ディスク（ＤＶＤ）等）を含む。

【0043】

通信チップ９０６は、コンピュータ装置９００への及びからのデータの転送のための無線通信を可能にする。「無線」という用語及びその派生語は、非固体媒体を介した変調電磁放射の使用を介してデータを通信し得る回路、装置、システム、方法、技術、通信チャネル等を記述するために用いられ得る。係る用語は、関連する装置が配線を含まない（一部の実施形態ではそれらは含まないことがある）ことを含意するものではない。通信チップ９０６は、限定されないが、Ｗｉ－Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２.２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ、それらの派生物並びに３Ｇ、４Ｇ、５Ｇおよびそれ以降として指定される任意の他の無線プロトコルを含む多数の無線規格又はプロトコルのうちのいずれかを実施し得る。コンピュータ装置９００は複数の通信チップ９０６を含み得る。例えば、第１の通信チップ９０６はＷｉ－Ｆｉ及びＢｌｕｅｔｏｏｔｈ等のより短い範囲の無線通信専用であり、第２の通信チップ９０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ－ＤＯ等のより長い範囲の無線通信専用であり得る。

【0044】

コンピュータ装置９００のプロセッサ９０４は、プロセッサ９０４内にパッケージされた集積回路ダイを含む。本発明の一部の実施では、プロセッサの集積回路ダイは、本明細書に記載の実施形態に係る、はんだによって貫通されたナノ多孔質バンプを含むＦＬＩによりパッケージ基板に電気的に連結され得る。「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理して、その電子データをレジスタ及び／又はメモリに記憶され得る他の電子データに変換する任意の装置又は装置の一部を意味し得る。

【0045】

通信チップ９０６も、通信チップ９０６内にパッケージされた集積回路ダイを含む。本発明の別の実施によれば、通信チップの集積回路ダイは、本明細書に記載の実施形態に係る、はんだによって貫通されたナノ多孔質バンプを含むＦＬＩによってパッケージ基板に連結され得る。

【0046】

要約書に記載の内容を含む、本発明の例示的な実施の上述の説明は、網羅的であること又は本発明を開示した厳密な形態に限定することを意図していない。本明細書では例示を目的として本発明の具体的な実施及び例を記載しているが、当業者に理解されるように、本発明の範囲内で様々な同等の変更が可能である。

【0047】

これらの変更は、上記の詳細な説明に照らして本発明に加えられ得る。下記の特許請求の範囲で用いられる用語は、本明細書及び特許請求の範囲に開示の特定の実施に本発明を限定するものと解釈すべきではない。むしろ、本発明の範囲は下記の特許請求の範囲により全体的に決定すべきものであり、特許請求の範囲は、特許請求の範囲の解釈についての確立された原則に従って解釈されるべきものである。

【0048】

実施例１：ダイと、複数の第１レベル相互接続（ＦＬＩ）により前記ダイに取り付けられるパッケージ基板であって、該複数のＦＬＩの個々のＦＬＩは、該パッケージ基板上にある第１のパッドと、前記第１のパッド上にあるはんだと、前記ダイ上にある第２のパッドと、前記第２のパッド上にあるバンプであって、該バンプは多孔質ナノ構造を含み、該多孔質ナノ構造には前記はんだが少なくとも部分的に充填されている、バンプと、を含む、パッケージ基板と、を含む電子パッケージ。

【0049】

実施例２：前記バンプと前記はんだとが反応して金属間化合物を形成する、実施例１に記載の電子パッケージ。

【0050】

実施例３：前記はんだの一部は前記バンプと前記第１のパッドとの間に留まる、実施例１又は実施例２に記載の電子パッケージ。

【0051】

実施例４：前記はんだの前記一部のプロファイルは、前記第１のパッドと前記バンプとの間にフィレット形状を有する、実施例３に記載の電子パッケージ。

【0052】

実施例５：前記フィレット形状は前記バンプのフットプリント外にある、実施例４に記載の電子パッケージ。

【0053】

実施例６：前記フィレット形状は前記バンプのフットプリント内にある、実施例４に記載の電子パッケージ。

【0054】

実施例７：前記第１のパッドと前記はんだとの間にあるバリア層をさらに含む、実施例１乃至６に記載の電子パッケージ。

【0055】

実施例８：前記バリア層はニッケルを含む、実施例７に記載の電子パッケージ。

【0056】

実施例９：前記バンプは、銅、金、銀又はコバルトを含む、実施例１乃至８に記載の電子パッケージ。

【0057】

実施例１０：前記複数のＦＬＩは、第１のＦＬＩであって、該第１のＦＬＩの前記第１のパッドは第１の寸法を有する、第１のＦＬＩと、第２のＦＬＩであって、該第２のＦＬＩの前記第１のパッドは、前記第１の寸法よりも小さい第２の寸法を有する、第２のＦＬＩと、を含む、実施例１乃至９に記載の電子パッケージ。

【0058】

実施例１１：ダイと、複数の第１レベル相互接続（ＦＬＩ）により前記ダイに取り付けられるパッケージ基板であって、該複数のＦＬＩの個々のＦＬＩは、該パッケージ基板上にある第１のパッドと、前記第１のパッド上にあるバンプであって、該バンプは多孔質ナノ構造を含む、バンプと、前記バンプ上にあるはんだであって、前記多孔質ナノ構造には該はんだが少なくとも部分的に充填されている、はんだと、前記ダイ上にある第２のパッドであって、該第２のパッドは前記はんだの上にある、第２のパッドとを含む、パッケージ基板と、を含む電子パッケージ。

【0059】

実施例１２：前記バンプと前記はんだとが反応して金属間化合物を形成する、実施例１１に記載の電子パッケージ。

【0060】

実施例１３：前記はんだの一部は前記バンプと前記第１のパッドとの間に留まる、実施例１１又は実施例１２に記載の電子パッケージ。

【0061】

実施例１４：前記はんだの前記一部のプロファイルは、前記第１のパッドと前記バンプとの間にフィレット形状を有する、実施例１３に記載の電子パッケージ。

【0062】

実施例１５：前記フィレット形状は前記バンプのフットプリント外にある、実施例１４に記載の電子パッケージ。

【0063】

実施例１６：前記フィレット形状は前記バンプのフットプリント内にある、実施例１４に記載の電子パッケージ。

【0064】

実施例１７：前記第１のパッドと前記はんだとの間にあるバリア層をさらに含む、実施例１１に記載の電子パッケージ。

【0065】

実施例１８：前記バリア層はニッケルを含む、実施例１７に記載の電子パッケージ。

【0066】

実施例１９：前記バンプは、銅、金、銀又はコバルトを含む、実施例１１乃至１８に記載の電子パッケージ。

【0067】

実施例２０：基板と、前記基板上にある複数の第１レベル相互接続(ＦＬＩ)であって、該ＦＬＩの個々のＦＬＩは、前記基板上にあるパッドと、前記パッド上にあり、前記基板から離れように延在するバンプであって、該バンプは多孔質ナノ構造を含む、バンプと、を含む、複数のＦＬＩと、を含むダイ。

【0068】

実施例２１：前記バンプは、銅、金、銀又はコバルトを含む、実施例２０に記載のダイ。

【0069】

実施例２２：前記多孔質ナノ構造の孔は約１０００ｎｍ以下の平均直径を有する、実施例２０に記載のダイ。

【0070】

実施例２３：ボードと、前記ボードに連結されるパッケージ基板と、複数の第１レベル相互接続（ＦＬＩ）によって前記パッケージ基板に連結されるダイであって、該ＦＬＩの個々のＦＬＩは、多孔質ナノ構造を有するバンプであって、該多孔質ナノ構造にははんだが少なくとも部分的に充填されている、バンプ、を含む、ダイと、を含む電子システム。

【0071】

実施例２４：前記バンプは前記ＦＬＩの前記パッケージ基板側にある、実施例２３に記載の電子システム。

【0072】

実施例２５：前記バンプは前記ＦＬＩの前記ダイ側にある、実施例２３に記載の電子システム。

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図7A】

【図7B】

【図8】

【図9】

【外国語明細書】