特開 2022-84980 電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022084980

(43)【公開日】2022-06-08

(54)【発明の名称】電子デバイス

(51)【国際特許分類】

   G06F 21/79 20130101AFI20220601BHJP

   G06F 21/64 20130101ALI20220601BHJP

   G09C 1/00 20060101ALI20220601BHJP

   H04L 9/32 20060101ALI20220601BHJP

【ＦＩ】

G06F21/79

G06F21/64

G09C1/00 640D

H04L9/00 675A

H04L9/00 675B

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2020196444

(22)【出願日】2020-11-27

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】100176599

【弁理士】

【氏名又は名称】高橋 拓也

(74)【代理人】

【識別番号】100205095

【弁理士】

【氏名又は名称】小林 啓一

(74)【代理人】

【識別番号】100208775

【弁理士】

【氏名又は名称】栗田 雅章

(72)【発明者】

【氏名】本山 雅彦

(72)【発明者】

【氏名】宮本 久也

(57)【要約】

【課題】本発明の実施形態は、ホストのメモリにデータを格納する電子デバイスの、セキュリティの向上を提供する。
【解決手段】実施形態の電子デバイスは、データを読み出し書き込み可能な不揮発性メモリと、不揮発性メモリと電気的に接続され、ホストが備えた複数の管理領域を含むメモリ空間にアクセス可能なコントローラと、複数の管理領域ごとに少なくとも１つ備えられ、データが管理領域に格納されるたびにカウント値が増加するカウンタと、カウント値とデータによって管理領域ごとにデータの完全性を保証する値を生成する回路とを備え、コントローラはデータと完全性を保証する値とを対応づけてメモリ空間に格納する。
【選択図】図１３

【特許請求の範囲】

【請求項1】

データを読み出し書き込み可能な不揮発性メモリと、
前記不揮発性メモリと電気的に接続され、ホストが備えた複数の管理領域を含むメモリ空間にアクセス可能なコントローラと、
前記複数の管理領域ごとに少なくとも１つ備えられ、データが前記管理領域に格納されるたびにカウント値が増加するカウンタと、
前記カウント値と前記データによって前記管理領域ごとに前記データの完全性を保証する値を生成する回路と、
を備え、
前記コントローラは、前記データと前記完全性を保証する値とを対応づけて前記メモリ空間に格納する、電子デバイス。

【請求項2】

前記コントローラは、
前記カウント値が乱数化された値から鍵を生成し、
前記鍵および前記データを用いて第１の値を演算して生成し、
前記第１の値は前記完全性を保証する値である、
請求項１に記載の電子デバイス。

【請求項3】

前記コントローラは、前記管理領域１つにつき前記カウンタを複数割り当て、前記複数のカウンタのカウント値を前記不揮発性メモリに格納する、請求項１に記載の電子デバイス。

【請求項4】

前記コントローラは、第１の管理領域に対応するカウンタのカウント値を乱数にし、
前記乱数と前記第１の管理領域に格納されるデータとを前記回路に入力して、前記完全性を保証する値を生成する、
請求項１に記載の電子デバイス。

【請求項5】

前記完全性を保証する値はメッセージ認証コード（ＭＡＣ）である、請求項１に記載の電子デバイス。

【請求項6】

前記完全性を保証する値は電子署名である、請求項１に記載の電子デバイス。

【請求項7】

前記管理領域１つにつき複数備えられたカウンタのカウント値が同一でない場合、前記複数のカウンタのうちの最大値を１増加した値に、前記複数のカウント値を全て揃える、請求項４に記載の電子デバイス。

【請求項8】

データを読み出し書き込み可能な不揮発性メモリと、
前記不揮発性メモリと電気的に接続され、ホストが備えた複数の管理領域を含むメモリ空間にアクセス可能なコントローラと、
前記管理領域ごとに少なくとも１つ備えられ、データが前記管理領域に格納されるたびにカウント値が増加するカウンタと、
前記カウント値と前記データによって前記管理領域ごとに前記データの完全性を保証する値を生成する回路と、
を備え、
前記コントローラは、前記データと前記完全性を保証する値とを対応づけて前記メモリ空間に格納し、
第１のデータを第２のデータと第３のデータにわけて第１の管理領域と第２の管理領域にそれぞれ格納する際、
前記第２のデータの完全性を保証する第１の保護値と前記第３のデータの完全性を保証する第２の保護値を生成して第３の管理領域に格納し、
前記第１の保護値と前記第２の保護値の完全性を保証する第３の保護値を生成し、前記第１のデータに対応させて前記メモリ空間に格納する、
電子デバイス。

【請求項9】

前記コントローラは、第１の管理領域に対応するカウンタのカウント値を乱数にし、
前記乱数と前記第２のデータとを前記回路に入力して、前記第１の保護値を生成する、
請求項８に記載の電子デバイス。

【請求項10】

前記完全性を保証する保護値はメッセージ認証コード（ＭＡＣ）である、請求項８に記載の電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電子デバイスに関する。

【背景技術】

【0002】

近年、インターナルストレージを備える電子デバイスが広く普及している。電子デバイスはグラフィックカードや、ソリッドステートドライブ（ＳＳＤ）のようなメモリシステムを含んでいる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第2019/0245689号明細書

【特許文献2】米国特許出願公開第2017/0269992号明細書

【特許文献3】米国特許出願公開第2014/0025944号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施形態は、ホストのメモリにデータを格納する電子デバイスの、セキュリティの向上を提供する。

【課題を解決するための手段】

【0005】

実施形態の電子デバイスは、データを読み出し書き込み可能な不揮発性メモリと、不揮発性メモリと電気的に接続され、ホストが備えた複数の管理領域を含むメモリ空間にアクセス可能なコントローラと、複数の管理領域ごとに少なくとも１つ備えられ、データが管理領域に格納されるたびにカウント値が増加するカウンタと、カウント値とデータによって管理領域ごとにデータの完全性を保証する値を生成する回路とを備え、コントローラはデータと完全性を保証する値とを対応づけてメモリ空間に格納する。

【図面の簡単な説明】

【0006】

【図1】第１の実施形態に係る電子デバイスを含む情報処理システムのブロック図。

【図2】第１の実施形態に係る電子デバイスによって用いられるＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔの一構成例を示す図。

【図3】Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔに含まれるＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｅｎｔｒｙの一例を示す図。

【図4】第１の実施形態に係る電子デバイスによって認識されるホストメモリのアドレス空間と、ホストメモリ内の領域との関係を説明するための図。

【図5】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリ設定処理の手順の例を示すフローチャート。

【図6】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリ追加処理の手順の例を示すフローチャート。

【図7】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリライト処理の手順の例を示すフローチャート。

【図8】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリリード処理の手順の例を示すフローチャート。

【図9】比較例に係る電子デバイスによってホストメモリに格納されたデータが、改ざんされる例を示す図。

【図10】第１の実施形態に係る電子デバイスを含む情報処理システムのブロック図。

【図11】第１の実施形態に係るＭＰＳ領域とＭＡＣ値の関係を示す図。

【図12】第１の実施形態に係る電子デバイスにおいて実行されるＭＡＣ値生成の手順の例を示すフローチャート。

【図13】第１の実施形態に係る電子デバイスによってホストメモリに格納されるデータにＭＡＣ値が対応づけられる例を示す図。

【図14】第１の実施形態に係る電子デバイスによってホストメモリに格納されるデータにＭＡＣ値が対応づけられる例を示す図。

【図15】第１の実施形態に係る電子デバイスがホストメモリに格納されたデータを読み出す例を示す図。

【図16】第１の実施形態に係る電子デバイスにおいて用いられるホストメモリアドレス変換テーブルの一例を示す図。

【図17】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリ設定処理の手順の例を示すフローチャート。

【図18】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリ追加処理の手順の例を示すフローチャート。

【図19】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリライト処理の手順の例を示すフローチャート。

【図20】第１の実施形態に係る電子デバイスにおいて実行されるホストメモリリード処理の手順の例を示すフローチャート。

【図21】第１の実施形態の第１の変形例に係る電子デバイスを含む情報処理システムのブロック図。

【図22】第１の実施形態の第１の変形例に係る電子デバイスによってホストメモリに格納されるデータにＭＡＣ値が対応づけられる例を示す図。

【図23】第１の実施形態の第１の変形例に係る電子デバイスがホストメモリに格納されたデータを読み出す例を示す図。

【図24】第２の実施形態に係る電子デバイスを含む情報処理システムのブロック図。

【図25】第２の実施形態に係る電子デバイスによってホストメモリに格納されるデータにＭＡＣ値が対応づけられる例を示す図。

【図26】第２の実施形態に係る電子デバイスにおいて用いられるホストメモリアドレス変換テーブルの一構成例を示す図。

【図27】第２の実施形態に係る電子デバイスによってホストメモリに格納されるデータにＭＡＣ値が対応づけられる例を示す図。

【図28】第２の実施形態に係る電子デバイスがホストメモリに格納されたデータを読み出す例を示すブロック図。

【図29】第２の実施形態に係る電子デバイスがホストメモリに格納されたデータを読み出す例を示すブロック図。

【図30】第２の実施形態に係る電子デバイスにおいて実行されるホストメモリライト処理の手順の例を示すフローチャート。

【図31】第２の実施形態に係る電子デバイスにおいて実行されるホストメモリリード処理の手順の例を示すフローチャート。

【発明を実施するための形態】

【0007】

以下、発明を実施するための実施形態について説明する。

【0008】

（第１の実施形態）
図１を参照して、第１の実施形態に係る電子デバイス３を含む情報処理システム１の基本構成を説明する。

【0009】

電子デバイス３は、コントローラ４とインターナルストレージ５を備える。インターナルストレージ５は、不揮発性メモリであり、例えばＮＡＮＤ型フラッシュメモリである。電子デバイス３は、不揮発性メモリにデータを書き込んだり、データを読み出したりするように構成された半導体ストレージデバイスであってもよい。以下では電子デバイス３がソリッドステートドライブ（ＳＳＤ）として実現される場合について例示するが、この電子デバイス３は、例えば、メモリシステムや、グラフィックカードや、自動車用のエレクトリカルコントロールユニット（ＥＣＵ）として実現されてもよい。

【0010】

情報処理システム１は、ホストデバイス２（以下、ホストとも称する）と電子デバイス３とを含む。ホスト２は、大量且つ多様なデータを電子デバイス３に格納するストレージサーバであってもよいし、パーソナルコンピュータであってもよい。ホスト２には、複数の電子デバイス３が接続可能である。

【0011】

ホスト２は、ＣＰＵ２１、ランダムアクセスメモリ（ＲＡＭ）２２、デバイスインターフェース（デバイスＩ／Ｆ）２３等を備える。これらＣＰＵ２１、ＲＡＭ２２、およびデバイスＩ／Ｆ２３は、バス２０を介して接続されていてもよい。

【0012】

ＣＰＵ２１は、ホスト２内の各部を制御するように構成されたプロセッサである。ＣＰＵ２１は、図示しないＲＯＭに格納されている基本入出力システム（ＢＩＯＳ）、オペレーティングシステム（ＯＳ）等を実行することによって様々な処理を行う。

【0013】

ＲＡＭ２２は、ＣＰＵ２１によって用いられる各種のデータを一時的に記憶するための一時記憶領域（作業用領域とも称する）である。ＲＡＭ２２は、ダイナミックＲＡＭ（ＤＲＡＭ）であってもよいし、スタティックＲＡＭ（ＳＲＡＭ）であってもよい。以下では、このホスト２内のＲＡＭ２２をホストメモリ２２とも称する。

【0014】

ホスト２は、デバイスＩ／Ｆ２３を介して、電子デバイス３に接続されている。デバイスＩ／Ｆ２３のインターフェース規格は、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）に準拠する。

【0015】

電子デバイス３は、ホスト２として機能する情報処理装置のストレージとして使用され得る。電子デバイス３は、この情報処理装置に内蔵されてもよいし、この情報処理装置にケーブルまたはネットワークを介して接続されてもよい。

【0016】

インターナルストレージ５は複数のブロックを含む。各ブロックは複数のページを含む。１つのブロックはデータ消去動作の最小単位として機能する。ブロックは、「消去ブロック」、または「物理ブロック」と称されることもある。各ページは、同一ワード線に接続された複数のメモリセルを含む。１つのページは、データ書き込み動作およびデータ読み出し動作の単位である。なお、ワード線をデータ書き込み動作およびデータ読み出し動作の単位としてもよい。

【0017】

各ブロックに対するプログラム／イレーズサイクル数（Ｐ／Ｅサイクル数）には上限がある。このＰ／Ｅサイクル数の上限を、最大Ｐ／Ｅサイクル数とも呼ぶ。あるブロックの１回のＰ／Ｅサイクルは、このブロック内のすべてのメモリセルを消去状態にするためのデータ消去動作と、このブロックのページそれぞれにデータを書き込むデータ書き込み動作とを含む。

【0018】

コントローラ４は、インターナルストレージ５を制御するように構成されたメモリコントローラとして機能する。コントローラ４は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路によって実現される。

【0019】

コントローラ４は、ホストインターフェース（ホストＩ／Ｆ）１１、ＣＰＵ１２、インターナルストレージインターフェース（インターナルストレージＩ／Ｆ）１３、バッファメモリ１４、ホストメモリアドレストランスレータ１５等を含む。これらホストＩ／Ｆ１１、ＣＰＵ１２、インターナルストレージＩ／Ｆ１３、バッファメモリ１４、ホストメモリアドレストランスレータ１５は、バスを介して接続されていてもよい。

【0020】

ホストＩ／Ｆ１１は、ホスト２との間の通信制御やコマンドの受信を行う回路として機能する。ホストＩ／Ｆ１１は、ホスト２から様々なコマンド、例えば、各種制御コマンド、Ｉ／Ｏコマンドを受信する。制御コマンドは、ホストメモリ２２内の一部の領域の利用の有効化／無効化を要求するためのコマンド（例えばＳｅｔ Ｆｅａｔｕｒｅｓコマンド）を含む。Ｉ／Ｏコマンドは、ライトコマンド、リードコマンドを含む。

【0021】

インターナルストレージＩ／Ｆ１３は、Ｔｏｇｇｌｅ ＤＤＲ、Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ（ＯＮＦＩ）等のインターフェース規格に対応する。インターナルストレージＩ／Ｆ１３は、コントローラ４とインターナルストレージ５を電気的に接続する。

【0022】

バッファメモリ１４は、インターナルストレージ５に書き込まれるデータや、インターナルストレージ５から読み出されたデータを一時的に格納するためのバッファ領域を備える。バッファメモリ１４は、例えばＳＲＡＭやＤＲＡＭである。なお、バッファメモリ１４はコントローラ４の外部に設けられてもよい。その場合、コントローラ４は、コントローラ４内に設けられるインターフェースを介してバッファメモリ１４にアクセスする。

【0023】

ＣＰＵ１２は、コントローラ４の各部を制御するように構成されたプロセッサである。ＣＰＵ１２は、インターナルストレージ５や図示しないＲＯＭに格納されているファームウェア（ＦＷ）を実行することによって様々な処理を行う。ＣＰＵ１２は、後述するフラッシュトランスレーション層（Ｆｌａｓｈ Ｔｒａｎｓｌａｔｉｏｎ Ｌａｙｅｒ）処理（ＦＴＬ処理）に加え、ホスト２からの様々なコマンドを処理するためのコマンド処理を実行することができる。ＣＰＵ１２によって実行される上述のＦＷは、ＣＰＵ１２の動作を制御する。なお、コントローラ４内の専用ハードウェアが、ＦＴＬ処理およびコマンド処理の一部または全部を実行してもよい。

【0024】

コントローラ４は、ホストメモリ２２内の一部の領域を排他的に使用できる。ホストメモリ２２内の、コントローラ４に対して割り当てられた領域は、ホストメモリ２２内の１つの領域で構成されていてもよい。割り当てられた領域は、分散した複数の領域で構成されていてもよい。コントローラ４は、ホストメモリ２２内の一部の領域の利用が有効化（イネーブル）されてから無効化（ディセーブル）されるまでの間、ホストメモリ２２内の一部の領域をバッファ領域、キャッシュ領域、各種のデータの格納領域、等が設けられた一時記憶領域として利用できる。なお、ホストメモリ２２内の一部の領域の利用は、例えば電子デバイス３が起動された時点では無効化されており、ホスト２からの要求に応じて有効化される。以降、コントローラ４が利用するホストメモリ２２内の一部の領域をホストメモリ２２内領域とも称する。

【0025】

コントローラ４はホスト２から、ホストメモリ２２内領域の利用の有効化を要求するコマンドと共に、ホストメモリ領域情報を受信し得る。ホストメモリ領域情報は、ホストメモリ２２内の１つ以上の領域を示すリストを含んでいる。コントローラ４は、コマンドに応じてホストメモリ２２内領域の利用が有効化されてから無効化されるまでの間、その１つ以上の領域を利用し得る。ホストメモリ領域情報に基づいて、ホストメモリ２２内の１つ以上の領域をコントローラ４が利用するための方法については、後述する図２から図４を参照して説明する。

【0026】

コントローラ４は、インターナルストレージ５のデータ管理およびブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能してもよい。このＦＴＬによって実行されるデータ管理は、（１）論理アドレスそれぞれとインターナルストレージ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ページ単位のリード／ライトとブロック単位の消去（イレーズ）動作とを隠蔽するための処理、等を含む。論理アドレスは、電子デバイス３をアドレス指定するためにホスト２によって使用されるアドレスである。以下では、この論理アドレスとして、論理ブロックアドレス（ＬＢＡ）が使用されることを想定する。

【0027】

コントローラ４は、ＬＢＡそれぞれと物理アドレスそれぞれとの間のマッピングの管理を、論物アドレス変換テーブルを用いて実行する。コントローラ４は、論物アドレス変換テーブルを使用して、ＬＢＡそれぞれと物理アドレスそれぞれとの間のマッピングを特定の管理サイズ単位で管理する。あるＬＢＡに対応する物理アドレスは、このＬＢＡのデータが書き込まれたインターナルストレージ５内の物理記憶位置を示す。コントローラ４は、論物アドレス変換テーブルを、電子デバイス３の電源オン時にインターナルストレージ５から、電子デバイス３内の図示しないＲＡＭにロードしてもよい。

【0028】

１つのページへのデータ書き込みは、１回のＰ／Ｅサイクル当たり１回のみ可能である。コントローラ４は、あるＬＢＡに対応するデータを更新する場合、このＬＢＡに対応するデータが現在格納されている第１物理記憶位置ではなく、第１物理記憶位置とは別の第２物理記憶位置に更新データを書き込む。そして、コントローラ４は、このＬＢＡをこの第２物理記憶位置に対応させるように論物アドレス変換テーブルを更新することにより、第１物理記憶位置に格納されている更新前のデータを無効化する。

【0029】

コントローラ４は、上述したようなＦＴＬ機能等の機能を実現するために、論物アドレス変換テーブル、コントローラ４の内部情報を含むシステムデータ、断片化したユーザデータ等の大量のデータを、インターナルストレージ５にリードおよびライトする必要がある。ユーザデータは、ホスト２から電子デバイス３へ書き込みが指示されたデータである。ユーザデータは、ホスト２からの書き込み要求（例えばライトコマンド）で指定されたデータである。電子デバイス３は、ホスト２からの書き込み要求を受け付けたことに伴って、当該ホスト２から、その書き込み要求に対応づけられたユーザデータを受信する。

【0030】

上記のような大量のデータを効率的に扱うための方法として、データをインターナルストレージ５から、より高速なメモリ（ＳＲＡＭ、ＤＲＡＭ等）に読み出す方法がある。しかし、大容量の高速メモリを搭載することは、電子デバイス３のコストを増大させる要因となる。

【0031】

メモリの容量の増大を抑制するための方法として、上述したホストメモリ２２が用いられ得る。コントローラ４はホストメモリ２２の一部を一時記憶領域として利用できる。電子デバイス３内のメモリ（例えばバッファメモリ１４）に格納され得る様々なデータは、ホストメモリ２２にも格納され得る。ホストメモリ２２に格納されるデータは、コントローラ４が電子デバイス３を管理するための管理データ等である。ホストメモリ２２を用いることにより、電子デバイス３内のメモリの容量を増大させることなく、ＦＴＬ等の処理を高速化できる。

【0032】

ホスト２は、例えば、ホスト２を使用するユーザが切り替えられたことに応じて、ホスト２が電源オンされたことに応じて、あるいは電子デバイス３が省電力モードから通常モードに移行したことに応じて、ホストメモリ２２内領域の利用の有効化を要求するコマンドを電子デバイス３に送信する。ホスト２は、コントローラ４に利用されるホストメモリ２２内の領域を指定するために、このコマンドと共に、例えばホストメモリ２２内の１つ以上の領域を示すリストを含むホストメモリ領域情報を電子デバイス３に送信する。

【0033】

またホスト２は、例えばホスト２を使用するユーザが切り替えられる前に、ホスト２が電源オフされる前に、あるいは電子デバイス３が通常モードから省電力モードに移行する前に、ホストメモリ２２内領域の利用の無効化を要求するコマンドを電子デバイス３に送信する。

【0034】

ホストＩ／Ｆ１１は、ホストメモリ２２内領域の利用の有効化を要求するホスト２からのコマンドに応じて、ホストメモリ２２内領域の利用の有効化を示すリクエストをＣＰＵ１２に送出する。また、ホストＩ／Ｆ１１は、コントローラ４に使用されるホストメモリ２２内の領域を指定したホストメモリ領域情報をＣＰＵ１２に送出する。このリクエストに応じて、ＣＰＵ１２はホストメモリ２２内領域の利用を有効化する。ＣＰＵ１２は、ホストメモリアドレストランスレータ１５に、ホストメモリ領域情報で指定された領域をコントローラ４が用いるためのホストメモリアドレス変換テーブル１５１を生成させる。

【0035】

また、ホストＩ／Ｆ１１は、ホストメモリ２２内領域の利用の無効化を要求するホスト２からのコマンドに応じて、ホストメモリ２２内領域の利用の無効化を示すリクエストをＣＰＵ１２に送出する。このリクエストに応じて、ＣＰＵ１２はホストメモリ２２内領域の利用を無効化する。ＣＰＵ１２は、例えばコントローラ４に利用されていたホストメモリ２２内の領域が使用されないように、ホストメモリアドレストランスレータ１５に、ホストメモリアドレス変換テーブル１５１を更新させる。

【0036】

ホストＩ／Ｆ１１はさらに、ホストメモリ機能が有効化されてから無効化されるまでの間、ホストメモリ２２に書き込まれるべきデータをホスト２に送信し、またホストメモリ２２から読み出されたデータをホスト２から受信する。換言すると、ホストＩ／Ｆ１１は、ホストメモリ２２内の一部の領域の利用が有効化されてから無効化されるまでの間、ホストメモリ２２にデータを書き込むための処理と、ホストメモリ２２からデータを読み出すための処理とを行う。なお、ホストメモリ２２に書き込まれるべきデータとは、コントローラ４がホストメモリ２２に書き込もうとしているデータであって、実際にはまだ書き込まれていないデータである。

【0037】

図２はＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔの一例を示す。Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔは、ホストメモリ２２内部で、どの領域をコントローラ４が使用するかを表したリストであり、ホストメモリ領域情報の一例である。Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔは、ホストメモリ２２内の１つ以上の領域にそれぞれ対応する１つ以上のＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｅｎｔｒｙを含む。各Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｅｎｔｒｙは、コントローラ４に用いられるホストメモリ２２内の１つの領域を特定するための情報を含む。

【0038】

図２に示すように、１つ以上のＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｅｎｔｒｙは、それぞれ、例えば、１６バイト（＝１２８ビット）の長さを有し、Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔ内に順に並べられている。

【0039】

図３は、Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｅｎｔｒｙの一例を示す。Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｅｎｔｒｙ内の第０ビットから第６３ビットまでのフィールド［６３：０］は、対応する領域のアドレスを示す。アドレスは、その領域の先頭のホストアドレスを示し、メモリページのサイズ（ＭＰＳ）に合わせて規定されたホストアドレス（すなわちＭＰＳ単位のホストアドレス）で表される。メモリページは、ホストメモリ２２に対する最小のアクセス単位である。ＭＰＳは、このメモリページのサイズを示し、例えば、４ＫＢ、８ＫＢ等である。

【0040】

Ｈｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｅｎｔｒｙ内の第６４ビットから第９５ビットまでのフィールド［９５：６４］は、対応する領域のサイズを示す。この領域はＭＰＳ単位の１つ以上の領域を含む。また、このＭＰＳ単位の１つ以上の領域は、ホストメモリ２２内の連続した領域を構成している。サイズは、対応する領域に含まれる、ＭＰＳ単位の連続する１つ以上の領域の数で表される。以下では、ＭＰＳ単位の１つの領域をＭＰＳ領域とも称する。

【0041】

第９６ビットから第１２７ビットまでのフィールド［１２７：９６］は、未使用のＲｅｓｅｒｖｅｄ領域である。

【0042】

ＣＰＵ１２は、ホストＩ／Ｆ１１を介してホスト２から受信したホストメモリ領域情報２５を用いて、ホストメモリアドレストランスレータ１５にホストメモリアドレス変換テーブル１５１を生成（あるいは更新）させる。

【0043】

図４を参照して、ホストメモリ領域情報２５を用いてホストメモリアドレス変換テーブル１５１が生成される例を説明する。以下では、説明を分かりやすくするために、ホストメモリ領域情報２５がＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔであり、ＭＰＳが４ＫＢである場合について例示する。

【0044】

図４に示す例では、ホストメモリ２２内の３つの領域６１，６２，６３がコントローラ４に利用されている。３つの領域６１，６２，６３は、ホストメモリ領域情報２５に示されている通り、（１）アドレス（すなわち領域の先頭を示すホストアドレス）がＨＡＤＤＲ０であり、サイズが１である第１領域６１と、（２）アドレスがＨＡＤＤＲ１であり、サイズが３である第２領域６２と、（３）アドレスがＨＡＤＤＲ２であり、サイズが２である第３領域６３からなる。また、３つの領域６１，６２，６３は、ホストメモリ２２内の連続した領域ではなく、分散した領域である。

【0045】

第１領域６１は、サイズが１であるので、１つのＭＰＳ領域を含む。第２領域６２は、サイズが３であるので、３つのＭＰＳ領域６２－１，６２－２，６２－３を含む。第３領域６３は、サイズが２であるので、２つのＭＰＳ領域６３－１，６３－２を含む。つまり、第１領域６１、第２領域６２、および第３領域６３で構成されるホストメモリ２２内領域は、合わせて６つのＭＰＳ領域を含んでいる。したがって、ホストメモリ領域情報２５は、３つの領域６１，６２，６３にそれぞれ対応するアドレスとサイズとによって、これら３つの領域６１，６２，６３に含まれる６つのＭＰＳ領域を示していると云える。

【0046】

ＣＰＵ１２が利用可能なアドレス空間はＨｏｓｔ Ｍｅｍｏｒｙ＿ｍａｐｐｅｄ（ＨＭ＿ｍａｐｐｅｄ）領域１７を含む。ＣＰＵ１２はＨＭ＿ｍａｐｐｅｄ領域１７にアクセスすることでホストメモリ２２にアクセスできる。ＣＰＵ１２およびホストメモリアドレストランスレータ１５は、分散した３つの領域６１，６２，６３を、すなわち３つの領域６１，６２，６３に含まれる６つのＭＰＳ領域を、連続したＨＭ＿ｍａｐｐｅｄ領域１７としてアクセスする。これは、分散した領域６１，６２，６３にコントローラ４内の各部（例えばＣＰＵ１２）が直接アクセスした場合、各部の動作が煩雑になるためである。

【0047】

ＣＰＵ１２およびホストメモリアドレストランスレータ１５は、ＨＭ＿ｍａｐｐｅｄ領域１７に基づいてホストメモリアドレス変換テーブル１５１を生成する。ホストメモリアドレス変換テーブル１５１は、ＨＭ＿ｍａｐｐｅｄ領域１７での位置を示す内部アドレスと、領域６１，６２，６３を含む実際のホストメモリ２２内の位置を示すホストアドレスとの対応を示すアドレス変換情報を含む。内部アドレスとは、ＨＭ＿ｂａｓｅとＨＭ＿ｂａｓｅからのオフセットアドレスによって表されるアドレスである。ＨＭ＿ｂａｓｅとは、ＨＭ＿ｍａｐｐｅｄ領域１７の先頭を示すアドレスである。

【0048】

アクセスすべきＨＭ＿ｍａｐｐｅｄ領域１７内の位置をＣＰＵ１２が内部アドレスで指定した場合、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、指定された内部アドレスに対応するホストアドレスを決定する。つまり、ホストメモリアドレストランスレータ１５は、分散した３つの領域６１，６２，６３を、連続したメモリ空間であるＨＭ＿ｍａｐｐｅｄ領域１７として扱うためのアドレス変換機構を有している。これにより、ＣＰＵ１２はホストメモリアドレストランスレータ１５を介して、ホストメモリ２２にアクセスできる。

【0049】

より具体的には、ＣＰＵ１２およびホストメモリアドレストランスレータ１５は、ＨＭ＿ｍａｐｐｅｄ領域１７の先頭を示す内部アドレスＨＭ＿ｂａｓｅを、いずれかの領域６１，６２，６３（図４では領域６１）の先頭を示すホストアドレスにマッピングする。そして、ＣＰＵ１２およびホストメモリアドレストランスレータ１５は、ホストメモリ領域情報２５に示される各領域６１，６２，６３のホストアドレス（バッファアドレス）とバッファサイズとに基づいて、内部アドレスＨＭ＿ｂａｓｅを先頭とするＨＭ＿ｍａｐｐｅｄ領域１７のメモリ空間に、３つの領域６１，６２，６３を連続させてマッピングする。ホストメモリアドレス変換テーブル１５１は、このようなマッピングによる内部アドレスとホストアドレスとの対応を示している。

【0050】

なお、図４に示す例では、内部アドレスＨＭ＿ｂａｓｅを先頭として、ＨＭ＿ｍａｐｐｅｄ領域１７のメモリ空間に含まれる管理単位（ここではＭＰＳである４ＫＢ単位）の内部アドレスが示されている。すなわち、ＨＭ＿ｂａｓｅ、ＨＭ＿ｂａｓｅ＋０ｘ１０００、ＨＭ＿ｂａｓｅ＋０ｘ２０００、……、ＨＭ＿ｂａｓｅ＋０ｘ６０００が示されている。ＣＰＵ１２は、ホストメモリ領域情報２５に示される各領域６１，６２，６３を管理単位に分割する。そして、ＣＰＵ１２は、分割により得られた管理単位の複数の領域の先頭をそれぞれ示すホストアドレスに、内部アドレスをマッピングする。これら管理単位の複数の領域の各々は、コントローラ４がアクセス可能な領域である。

【0051】

図４に示すホストメモリアドレス変換テーブル１５１は、以下のマッピングを示す６つのエントリを含んでいる。
（１）内部アドレス“ＨＭ＿ｂａｓｅ”と、第１領域６１の先頭を示すホストアドレス“ＨＡＤＤＲ０”とのマッピング
（２）内部アドレス“ＨＭ＿ｂａｓｅ＋０ｘ１０００”と、第２領域６２の先頭を示すホストアドレス“ＨＡＤＤＲ１”とのマッピング
（３）内部アドレス“ＨＭ＿ｂａｓｅ＋０ｘ２０００”と、第２領域６２内の２番目のＭＰＳ領域６２－２の先頭を示すホストアドレス“ＨＡＤＤＲ１＋４ＫＢ”とのマッピング
（４）内部アドレス“ＨＭ＿ｂａｓｅ＋０ｘ３０００”と、第２領域６２内の３番目のＭＰＳ領域６２－３の先頭を示すホストアドレス“ＨＡＤＤＲ１＋８ＫＢ”とのマッピング
（５）内部アドレス“ＨＭ＿ｂａｓｅ＋０ｘ４０００”と、第３領域６３の先頭を示すホストアドレス“ＨＡＤＤＲ２”とのマッピング
（６）内部アドレス“ＨＭ＿ｂａｓｅ＋０ｘ５０００”と、第３領域６３内の２番目のＭＰＳ領域６３－２の先頭を示すホストアドレス“ＨＡＤＤＲ２＋４ＫＢ”とのマッピング
ここでは、ホストメモリアドレス変換テーブル１５１が内部アドレス自体を含んでいない。ＨＭ＿ｂａｓｅを起点とする内部アドレスと、ホストアドレスとの対応は、ホストアドレスを含む各エントリの、ホストメモリアドレス変換テーブル１５１内での位置（順序）によって表されている。上述した通り、ホストメモリアドレス変換テーブル１５１内の１番目のエントリに含まれるホストアドレスＨＡＤＤＲ０は、ＨＭ＿ｍａｐｐｅｄ領域１７の先頭を示す内部アドレスＨＭ＿ｂａｓｅに対応する。したがって、ホストメモリアドレストランスレータ１５は、ある内部アドレスのＨＭ＿ｂａｓｅに対する相対位置に基づき、この内部アドレスに対応するホストメモリアドレス変換テーブル１５１内のエントリを特定できる。つまり、この内部アドレスに対応するＭＰＳ領域（より詳しくは、この内部アドレスに対応するホストアドレスを含むＭＰＳ領域）を特定できる。なお、ホストメモリアドレス変換テーブル１５１が内部アドレスを含んでいてもよい。

【0052】

ホストメモリアドレス変換テーブル１５１内のＶａｌｉｄフィールドは、その領域が有効であるか否かを示す。Ｖａｌｉｄフィールドには、例えば、ＣＰＵ１２がその領域を使用できる場合に“１”が設定され、その領域を使用できない場合に“０”が設定される。図４に示すホストメモリアドレス変換テーブル１５１は、３つの領域６１，６２，６３に含まれる６つのＭＰＳ領域が有効であり、ＣＰＵ１２がこれらＭＰＳ領域を使用できることを示している。

【0053】

このようなホストメモリアドレス変換テーブル１５１が用いられることにより、アクセスすべきＨＭ＿ｍａｐｐｅｄ領域１７内の位置をＣＰＵ１２が内部アドレスで指定した場合に、ホストメモリアドレストランスレータ１５は、指定された内部アドレスに対応するホストアドレスを決定できる。したがって、ＣＰＵ１２はホストメモリアドレストランスレータ１５を介して、ホストメモリ２２内にアクセスできる。

【0054】

なお、ホストメモリアドレス変換テーブル１５１が生成された後に、ＣＰＵ１２は、ホスト２からホストＩ／Ｆ１１を介して、追加のホストメモリ領域情報２５をさらに受信してもよい。追加のホストメモリ領域情報２５は、ホストメモリ２２内の領域がコントローラ４に使用されている間に、追加で割り当てられるホストメモリ２２内の領域を示す。この場合、ＣＰＵ１２およびメモリシステムアドレストランスレータ１５は、追加のメモリシステム領域情報２５に示される領域も、連続した仮想のメモリ空間であるＨＭ＿ｍａｐｐｅｄ領域１７の一部として扱えるようにマッピングする。そして、ＣＰＵ１２およびホストメモリアドレストランスレータ１５は、このマッピングに基づいてホストメモリアドレス変換テーブル１５１を更新する。

【0055】

図１に戻る。ＣＰＵ１２は、リード制御部１２１、ライト制御部１２２、ホストメモリ制御部１２３として機能する。

【0056】

リード制御部１２１は、リードコマンドに応じたユーザデータをインターナルストレージ５から読み出す。リード制御部１２１は、読み出したユーザデータをバッファメモリ１４に一時的に格納する。リード制御部１２１は、読み出したユーザデータがホストメモリ２２に一時的に格納されるように、コントローラ４内の各部を制御してもよい。つまり、リード制御部１２１は、バッファメモリ１４およびホストメモリ２２の領域の一部を、読み出したユーザデータを蓄積するリードバッファとして使用する。

【0057】

ライト制御部１２２は、ライトコマンドを受け付けたことに伴ってホスト２から受信されたユーザデータを、インターナルストレージ５に書き込む。ライト制御部１２２は、インターナルストレージ５に書き込むべきユーザデータをバッファメモリ１４に一時的に格納する。ライト制御部１２２は、インターナルストレージ５に書き込むべきユーザデータがホストメモリ２２に一時的に格納されるように、コントローラ４内の各部を制御してもよい。つまり、ライト制御部１２２は、バッファメモリ１４およびホストメモリ２２の領域の一部を、書き込むべきユーザデータを蓄積するライトバッファとして使用する。

【0058】

ホストメモリ制御部１２３はホストメモリ２２内領域の利用の有効化／無効化を制御する。上述したように、ホストＩ／Ｆ１１は、ホストメモリ２２内領域の利用の有効化を示すリクエストと、使用されるべきホストメモリ２２の領域を指定したホストメモリ領域情報２５とを、ＣＰＵ１２に送出する。このホストメモリ領域情報２５は、ホストメモリ２２内の１つ以上の領域を示すリストを含む。

【0059】

ホストメモリ制御部１２３はホストメモリ２２に対するアクセスを制御する。より具体的には、ホストメモリ制御部１２３は、ホストメモリ２２内領域の利用の有効化を示すリクエストに応じてホストメモリ２２内領域の利用を有効化する。そして、ホストメモリ制御部１２３は、ホストメモリ２２内の１つ以上の領域を示すリストを含むホストメモリ領域情報２５を用いて、ホストメモリ２２内領域の利用が有効化されてから無効化されるまでの間、ホストメモリアドレストランスレータ１５に、その１つ以上の領域を管理させる。より詳しくは、ホストメモリ制御部１２３は、ホストメモリアドレストランスレータ１５に、ホストメモリ２２を管理するためのホストメモリアドレス変換テーブル１５１を生成させる。

【0060】

また上述したように、ホストＩ／Ｆ１１はホストメモリ２２内領域の利用の無効化を示すリクエストをＣＰＵ１２に送出する。ホストメモリ制御部１２３は、ホストメモリ２２内領域の利用の無効化を示すリクエストに応じてホストメモリ２２内領域の利用を無効化する。

【0061】

また、ＣＰＵ１２は、ホストＩ／Ｆ１１を介して、ホストメモリ２２にデータを書き込み可能であると共に、ホストメモリ２２からデータを読み出し可能である。

【0062】

より具体的には、ＣＰＵ１２内部のホストメモリ制御部１２３は、ホストメモリ２２にデータ（以下、ホストメモリライトデータとも称する）を書き込む場合、当該ホストメモリライトデータを書き込むべき内部アドレスを、ホストメモリアドレストランスレータ１５に送出する。

【0063】

ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、ホストメモリ制御部１２３から送出された内部アドレスをホストアドレスに変換する。例えば、ホストメモリアドレストランスレータ１５は、ホストメモリアドレス変換テーブル１５１内の内部アドレスに対応するエントリを特定し、このエントリに含まれるホストアドレスを取得することにより、内部アドレスをホストアドレスに変換する。

【0064】

変換したホストアドレスはＣＰＵ１２に送られ、ホストアドレスはＣＰＵ１２からホストＩ／Ｆ１１を介してホスト２に送信される。ホスト２では、このホストアドレスによって特定されるホストメモリ２２内の領域に、ホストメモリライトデータが書き込まれる。

【0065】

以上により、ＣＰＵ１２は、指定した内部アドレスにホストメモリライトデータを書き込むことができる。

【0066】

また、ホストメモリ制御部１２３は、ホストメモリ２２から読み出すべきデータがある場合、データが読み出されるべき内部アドレスを、ホストメモリアドレストランスレータ１５に送出する。そして、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、ホストメモリ制御部１２３から送出された内部アドレスをホストアドレスに変換する。

【0067】

ホストアドレスは、ＣＰＵ１２に送られ、ホストＩ／Ｆ１１を介してホスト２に送信される。これにより、このホストアドレスによって特定されるホストメモリ２２内の領域から、データ（以下、ホストメモリリードデータとも称する）が読み出され、電子デバイス３に送信される。

【0068】

以上により、ＣＰＵ１２は、指定した内部アドレスからホストメモリリードデータを読み出すことができる。

【0069】

図５のフローチャートは、コントローラ４によって実行されるホストメモリ２２内領域の利用の設定処理の手順の一例を示す。

【0070】

まず、コントローラ４はホストメモリ２２内領域の利用の設定が要求されたか否かを判定する（ステップＳ１１）。コントローラ４は、例えばホストメモリが有効化された場合や、ホスト２からＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔを受信した場合に、ホストメモリ２２内領域の利用の設定が要求されたと判断する。ホストメモリ２２内領域の利用の設定が要求されていない場合（ステップＳ１１＿ＮＯ）、ステップＳ１１に戻り、ホストメモリ２２内領域の利用の設定が要求されたか否かが再度判定される。

【0071】

ホストメモリ２２内領域の利用の設定が要求された場合（ステップＳ１１＿Ｙｅｓ）、コントローラ４は、ホストメモリ領域情報２５（例えばＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔ）を用いて、内部アドレスとホストアドレスとの対応を示すホストメモリアドレス変換テーブル１５１を生成する（ステップＳ１２）。内部アドレスは、コントローラ４（より詳しくはＣＰＵ１２）によって認識されている、ＨＭ＿ｍａｐｐｅｄ領域１７内の位置を特定するためのアドレスである。ホストアドレスは、ホスト２で認識されている、ホストメモリ２２内の位置を特定するためのアドレスである。コントローラ４はホストメモリアドレス変換テーブル１５１を用いて、内部アドレスをホストアドレスに変換する。

【0072】

以上により、内部アドレスをホストアドレスに変換するためのホストメモリアドレス変換テーブル１５１が生成される。

【0073】

図６のフローチャートは、コントローラ４によって実行されるホストメモリ２２追加処理の手順の例を示す。ホストメモリ２２追加処理は、ホストメモリ２２がコントローラ４に利用されている間に追加で割り当てられたホストメモリ２２内の領域も、コントローラ４が利用するための処理である。

【0074】

まず、コントローラ４はホストメモリ２２への領域の追加が要求されたか否かを判定する（ステップＳ２１）。コントローラ４は、ホスト２から、追加のホストメモリ領域情報２５（例えば追加のＨｏｓｔ Ｍｅｍｏｒｙ Ｄｅｓｃｒｉｐｔｏｒ Ｌｉｓｔ）を受信した場合に、コントローラ４が利用するホストメモリ２２への領域の追加が要求されたと判断する。コントローラ４が利用するホストメモリ２２への領域の追加が要求されていない場合（ステップＳ２１＿Ｎо）、処理はステップＳ２１に戻る。

【0075】

コントローラ４が利用するホストメモリ２２への領域の追加が要求された場合（ステップＳ２１＿Ｙｅｓ）、コントローラ４は、追加のホストメモリ領域情報２５を用いて、内部アドレスとホストアドレスとの対応を示すアドレス変換情報を含むエントリを、ホストメモリアドレス変換テーブル１５１に追加する（ステップＳ２２）。コントローラ４は、追加のホストメモリ領域情報２５に示される領域も、連続した仮想のメモリ空間であるＨＭ＿ｍａｐｐｅｄ領域１７の一部として扱えるようにマッピングする。これにより、ホストメモリ２２への領域の追加に対応するように、コントローラ４によって認識されているＨＭ＿ｍａｐｐｅｄ領域１７も拡張される。

【0076】

以上により、ホストメモリアドレス変換テーブル１５１に対して、コントローラ４が利用するホストメモリ２２に追加された領域に対応するアドレス変換情報を含むエントリを追加できる。

【0077】

図７のフローチャートは、コントローラ４によって実行されるホストメモリライト処理の手順の例を示す。

【0078】

コントローラ４は、データが書き込まれるべきＨＭ＿ｍａｐｐｅｄ領域１７内の内部アドレスを決定する（ステップＳ３１）。そして、コントローラ４はホストメモリアドレス変換テーブル１５１を用いて、内部アドレスに対応するホストアドレスを取得する（ステップＳ３２）。

【0079】

次いで、コントローラ４は、取得したホストアドレスへのデータの書き込みを、ホスト２に要求する（ステップＳ３３）。

【0080】

以上により、コントローラ４は、ホストメモリ２２内にデータを書き込むことができる。

【0081】

図８のフローチャートは、コントローラ４によって実行されるホストメモリリード処理の手順の例を示す。

【0082】

コントローラ４は、データが読み出されるＨＭ＿ｍａｐｐｅｄ領域１７内の内部アドレスを決定する（ステップＳ４１）。コントローラ４はホストメモリアドレス変換テーブル１５１を用いて、内部アドレスに対応するホストアドレスを取得する（ステップＳ４２）。そして、コントローラ４は、そのホストアドレスに格納されたデータの読み出しを、ホスト２に要求する（ステップＳ４３）。

【0083】

次いで、コントローラ４は、この要求に応じてホストメモリ２２から読み出されたデータを、ホスト２から受信したか否かを判定する（ステップＳ４４）。データを受信していない場合（ステップＳ４４＿Ｎｏ）、処理はステップＳ４４に戻る。一方、データを受信した場合（ステップＳ４４＿Ｙｅｓ）、コントローラ４は、ホストメモリリード処理を終了する。

【0084】

図９は、比較例に係る電子デバイスを含む情報処理システムのホストメモリに格納されたデータが改ざんを受ける一例を示す。コントローラが利用するホストメモリにデータが格納される場合、そのデータは改ざんされる可能性がある。ここでは、電子デバイスのコントローラが認識しているＨＭ＿ｍａｐｐｅｄ領域に、データＡ，Ｂ，Ｃ，Ｄを格納する場合に、ホストメモリ内にそれらデータＡ，Ｂ，Ｃ，Ｄがそのまま格納される例を示す。つまり、データＡ，Ｂ，Ｃ，Ｄの各々は、保護されることなくホストメモリに格納されている。

【0085】

ホストメモリへのアクセスによって、これらデータＡ，Ｂ，Ｃ，Ｄは改ざんの可能性がある。例えば、データＡ，Ｂ，Ｃ，ＤはデータＥ，Ｆ，Ｇ，Ｈにそれぞれ改ざんされ得る。この改ざんにより、コントローラは、ＨＭ＿ｍａｐｐｅｄ領域からデータを読み出そうとする場合に、ホストメモリから、データＡ，Ｂ，Ｃ，Ｄではなく、改ざんされたデータＥ，Ｆ，Ｇ，Ｈを読み出してしまう。改ざんされたデータは、電子デバイスの誤動作等を引き起こす可能性がある。

【0086】

そのため本実施形態の電子デバイス３は、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）のような誤り検出符号やＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ）のような誤り訂正符号とは異なる方法である、メッセージ認証コード（ＭＡＣ：Message Authentication Code）を用いてデータを管理する。ＭＡＣは一般にデータの完全性を確認する手段として用いられる。ＭＡＣは、完全性を保証したい対象のデータから算出される。ＭＡＣにはＨＭＡＣ（Ｈａｓｈ－ｂａｓｅｄ Ｍｅｓｓａｇｅ Ａｕｔｈｅｎｔｉｃａｔｉｏｎ Ｃｏｄｅ）とＣＭＡＣ（Ｃｉｐｈｅｒ－ｂａｓｅｄ Ｍｅｓｓａｇｅ Ａｕｔｈｅｎｔｉｃａｔｉｏｎ Ｃｏｄｅ）がある。ＨＭＡＣは、鍵と完全性を保証したい対象のデータをハッシュアルゴリズムに入力して生成される。ＣＭＡＣは、鍵と完全性を保証したい対象のデータを暗号アルゴリズムに入力して生成される。鍵を秘密の情報として共有する者は、完全性を保証したい対象のデータからＭＡＣ値を演算してデータの完全性を確認することができる。つまり、ＭＡＣ値とは、受信者が受け取ったあるデータの内容の変化を検出できるように生成された、データの完全性の保護と認証を可能とするためのコード（値）である。なお、電子デバイス３はＭＡＣ演算で用いる鍵を他者、特にホストとは共有しない。以下、本実施形態ではＭＡＣでデータを管理する場合について説明する。

【0087】

図１０に示すように電子デバイス３は、さらにカウンタ１８とカウンタ制御部１２４、ＭＡＣ値生成回路１６を備える。カウンタ制御部１２４は、乱数生成回路（図示せず）を備えている。カウンタ制御部１２４は、メモリシステムに電源が供給された際およびホスト２がホストメモリ２２を初期化した際、カウンタ１８の初期値に乱数を設定する。電源が供給された際というのは、省電力状態からの復旧の際も含む。カウンタ制御部１２４はカウンタ１８の値をＭＡＣ値生成回路１６に設定する。カウンタ１８の値はＭＡＣ値生成回路１６内の疑似乱数生成回路（図示せず）によって乱数化される。乱数化したカウンタ１８の値は鍵として用いられる。ＭＡＣ値生成回路１６はＭＰＳ領域に格納するデータと鍵を用いた演算によって変換する。ＭＡＣ値生成回路１６によって変換された値をＭＡＣ値とする。ＭＡＣ値生成回路１６は、ホストメモリ２２に含まれるＭＰＳ領域毎にＭＡＣ値を生成し、対応するＭＰＳ領域とＭＡＣ値を対応づけてホストメモリ２２に格納する。なお、本実施形態では、ホストメモリ２２内のデータの管理単位の各領域は、ＭＰＳ領域であるとし、以下ではページとして表している。管理単位の領域は１つのページのみではなく、複数ページを１つの管理単位として扱ってもよい。

【0088】

図１１に示すように本実施形態に係る電子デバイス３では、ホストメモリ２２内のＭＰＳ領域毎に格納するデータＡ，Ｂ，Ｃ，Ｄはそれぞれ対応するＭＡＣ値が付与される。ここでは、ＭＰＳ領域は例えば、４ＫＢとする。図中において、各ページに相当するホストメモリのＭＰＳ領域に対してホストアドレスが指定される。例えば、ページ１に相当するＭＰＳ領域のホストアドレスがＨＡＤＤＲ０である。また、ページ３はＨＡＤＤＲ１、ページ５はＨＡＤＤＲ２、ページＮはＨＡＤＤＲｎというホストアドレスで指定される。格納するデータＡ，Ｂ，Ｃ、Ｄのそれぞれの大きさは例えばデータＡが３ＫＢ、データＢが２ＫＢ、データＣが４ＫＢ、データＤが３ＫＢである。このように、１ページに書き込まれるデータは４ＫＢに限らない。複数のＭＰＳ領域には、複数のカウンタ１８－１，２，３，４がそれぞれ対応づけられる。コントローラ４は、複数のＭＰＳ領域にそれぞれ対応させた複数のカウンタと複数のＭＰＳ領域に保存されたデータから複数のＭＡＣ値を導いて、複数のＭＰＳ領域の各々に書き込まれるべきデータの完全性を確認する。例えば、ホストメモリ２２内のＭＰＳ領域であるページ１、ページ３、ページ５、およびページＮが、電子デバイス３が利用するホストメモリ２２として用いられる場合、これらページ１、ページ３、ページ５、およびページＮそれぞれに対して、ＭＡＣ値３２１，３２２，３２３，３２４が対応して用いられる。

【0089】

ここで、ＭＡＣによるデータの破壊・改ざんの検知について説明する。

【0090】

図１０に示すように、コントローラ４は複数のカウンタ１８－１，２，３，４を備える。カウンタ１８は、例えば１２８ｂｉｔで構成される。カウンタ１８は、複数備えられており、それぞれがホストメモリ２２の複数のＭＰＳ領域に対応している。換言すれば、複数のカウンタ１８のひとつがホストメモリ２２の複数のＭＰＳ領域の内のひとつに対応している（図１１参照）。ＣＰＵ１２内のカウンタ制御部１２４が、カウンタ１８のカウンタ値を管理している。カウンタ１８は、ホストメモリ２２のＭＰＳ領域にデータが書き込まれるときカウンタ制御部１２４によって値が１増加される。

【0091】

本実施形態では、データの破壊・改ざんを検知するために、前述したＭＡＣを利用する。コントローラ４はＭＡＣ値をＭＰＳ領域ごとに生成する。ＭＡＣ値はＭＡＣ値生成回路１６によって生成される。ＭＡＣ値生成回路１６は疑似乱数生成回路（図示せず）を備える。ＭＡＣ値生成回路１６は、ＭＰＳ領域に対応するカウンタ１８のカウンタ値を疑似乱数生成回路で乱数化する。このカウンタ値はデータの書き込みに伴って値を１増加されたカウンタ値である。ＣＰＵ１２は生成した乱数とＭＰＳ領域に格納するデータとをＭＡＣ値生成回路１６に入力することで、ＭＡＣ値を生成する。ＭＡＣ値生成回路１６は、生成したＭＡＣ値をＣＰＵ１２に送出する。ＭＡＣ値は、ＭＰＳ領域ごとに対応づけて管理される。ＭＡＣ値はホストメモリ２２に格納される。

【0092】

カウンタ制御部１２４は、ホストメモリ２２にデータが書き込まれる際、対応するカウンタ値を増加する。ＭＡＣ値は、対応するＭＰＳ領域のカウンタのカウンタ値が更新される度に更新される。

【0093】

図１２は、ＭＡＣ値生成のフローチャートである。ＣＰＵ１２は、カウンタの更新条件が発生したかどうかを確認する（ステップＳ２０００）。更新条件が発生していないとき（ステップＳ２０００＿Ｎｏ）、データの更新は起こらず（ステップＳ２００５）、ＣＰＵ１２はＭＡＣ値を生成しない。更新条件が発生しているとき（ステップＳ２０００＿Ｙｅｓ）、ＭＰＳ領域に設定されているカウンタのカウンタ値が更新される（ステップＳ２００１）。カウンタの更新条件は、ＭＰＳ領域にデータが書き込まれること、ＭＰＳ領域のデータが更新されること、電子デバイス３に電源操作があったことである。ＣＰＵ１２はデータの書き込みがあるかどうかを確認する（ステップＳ２００２）。データの書き込みによるカウンタ値の更新ではない場合（ステップＳ２００２＿Ｎｏ）、書き込むべきデータは存在せず、データの更新が起こらない（ステップＳ２００５）ため、ＣＰＵ１２はＭＡＣ値を生成しない。データの書き込みによる更新である場合（Ｓ２００２＿Ｙｅｓ）、ＣＰＵ１２はカウンタ値から生成した乱数を鍵とし、鍵とデータからＭＡＣ値を生成する（Ｓ２００３）。ＣＰＵ１２はデータとＭＡＣ値を対応づけて、ＭＡＣ値をホストメモリ２２に格納する（Ｓ２００４）。

【0094】

図１０に戻る。ホストメモリアドレストランスレータ１５は、あるＭＰＳ領域に対応するカウンタ１８のカウンタ値を、ホストメモリアドレス変換テーブル１５１内の、そのＭＰＳ領域に対応するエントリに追加する。

【0095】

図１６はホストメモリアドレス変換テーブル１５１の一例を示す。このホストメモリアドレス変換テーブル１５１には、図４を参照して上述したホストメモリアドレス変換テーブル１５１に対して、カウンタフィールドが追加で設けられている。

【0096】

あるＭＰＳ領域に対応するエントリにおいて、カウンタフィールドは、そのＭＰＳ領域に対応するカウンタ１８のカウンタ値を示す。ホストメモリアドレストランスレータ１５は、ＣＰＵ１２のホストメモリ制御部１２３から、データが書き込まれるべき内部アドレスまたはデータが読み出されるべき内部アドレスを受け付けた場合、この内部アドレスに対応する、ホストメモリアドレス変換テーブル１５１内のエントリを特定する。ホストメモリアドレストランスレータ１５は特定したエントリから、内部アドレスに対応するホストアドレスと、カウンタ１８を決定する。ホストメモリアドレストランスレータ１５が、データが書き込まれるべき内部アドレスを受け付けた場合、カウンタ制御部１２４は決定されたカウンタ１８のカウンタ値を１増加し、カウンタ値をＭＡＣ値生成回路１６に設定する。ホストメモリアドレストランスレータ１５が、データが読み出されるべき内部アドレスを受け付けた場合、カウンタ制御部１２４はその内部アドレスに対応するカウンタ１８のカウンタ値をＭＡＣ値生成回路１６に設定する。図１６に示す例では、複数ＭＰＳ領域に対応する複数のエントリにおいて、ＭＡＣ値フィールドにそれぞれ異なる６つのカウンタ値（ここでは、カウンタ１、カウンタ２、……、カウンタ６）が設定されている。

【0097】

図１３に示した例を用いて、ホストメモリへのデータの書き込みについてより具体的に説明する。

【0098】

例えば、ホストメモリ制御部１２４がＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスにデータＡを書き込む場合、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第１内部アドレスに対応する第１ホストアドレスを決定する。ホストメモリアドレストランスレータ１５は、第１ホストアドレスに対応する、ＭＰＳ領域であるページ１を決定する。そして、ホストメモリアドレストランスレータ１５はページ１に対応するホストメモリアドレス変換テーブル１５１のエントリからカウンタ１８を決定する。

【0099】

カウンタ制御部１２４は、ページ１に対応するカウンタ１８の、カウンタ値を１増加し、カウンタ値ａとする。カウンタ制御部１２４は、ＭＡＣ値生成回路１６にカウンタ値ａを設定する。ＭＡＣ値生成回路１６は、設定されたカウンタ値ａと、データＡを用いてＭＡＣ値３２１を生成する。ホストメモリ制御部１２３が第１ホストアドレスとデータＡとＭＡＣ値３２１を、それぞれホストＩ／Ｆ１１を介してホスト２に送信し、第１ホストアドレスに対応するページ１にデータＡとＭＡＣ値３２１が書き込まれる。

【0100】

また、図１４は、例えば、ページ１にデータＥが上書きされた場合を示す。ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスにデータＥを書き込む場合、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第１ホストアドレスに対応するＭＰＳ領域であるページ１を決定する。そして、ホストメモリアドレストランスレータ１５は、ページ１に対応するホストメモリアドレス変換テーブル１５１のエントリからカウンタ１８を決定し、ＣＰＵ１２に送信する。カウンタ制御部１２４は、ページ１に対応するカウンタ１８の、カウンタ値を１増加し、カウンタ値ｅとする。カウンタ制御部１２４は、ＭＡＣ値生成回路１６にカウンタ値ｅを設定する。ＭＡＣ値生成回路１６は、設定されたカウンタ値ｅと、データＥを用いてＭＡＣ値３２５を生成する。ホストメモリ制御部１２３が第１ホストアドレスとデータＥとＭＡＣ値３２５を、それぞれホストＩ／Ｆ１１を介してホスト２に送信し、第１ホストアドレスに対応するページ１にデータＥとＭＡＣ値３２５が書き込まれる。

【0101】

さらに図１５に示した例を用いて、ホストメモリからのデータの読み出しについて、より具体的に説明する。

【0102】

図１５では、データＡがページ１に書き込まれている。ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスからデータを読み出す場合、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第１内部アドレスに対応する第１ホストアドレスを決定する。

【0103】

ホストメモリアドレストランスレータ１５は第１ホストアドレスをＣＰＵ１２に送信する。ＣＰＵ１２はホストＩ／Ｆ１１を介して第１ホストアドレスをホスト２に送信することにより、第１ホストアドレスに対応するページ１からデータＡとＭＡＣ値３２１を読み出す。また、ホストメモリアドレストランスレータ１５は、ページ１に対応するホストメモリアドレス変換テーブル１５１のエントリからカウンタ１８を決定する。カウンタ制御部１２４は、決定されたカウンタ１８からカウンタ値ａを読み出し、ＭＡＣ値生成回路１６に設定する。ＭＡＣ値生成回路１６は、ページ１に対応するカウンタ１８のカウンタ値ａと、読み出されたデータＡを用いて、ＭＡＣ値３２１´を生成する。ＣＰＵ１２は生成したＭＡＣ値３２１´と、ホストメモリ２２から読み出されたＭＡＣ値３２１を比較して、一致していればデータＡを正しいものとして扱う。一致していなければこれ以降ホストからのコマンドに対して電子デバイス３は応答しない。

【0104】

以上により、コントローラ４では、ＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスへのデータＡの書き込みと、第１内部アドレスからのデータＡの読み出しとが実現される。

【0105】

また例えば、ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第２内部アドレスにデータＢを書き込む場合を、図１３を用いて説明する。ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第２内部アドレスに対応する第２ホストアドレスを決定する。ホストメモリアドレストランスレータ１５は、第２ホストアドレスに対応する、ＭＰＳ領域であるページ３を決定する。そして、ホストメモリアドレストランスレータ１５はページ３に対応するホストメモリアドレス変換テーブル１５１のエントリからカウンタ１８を決定する。

【0106】

カウンタ制御部１２４は、ページ３に対応するカウンタ１８のカウンタ値を１増加し、カウンタ値ｂとする。カウンタ制御部１２４は、カウンタ値ｂをＭＡＣ値生成回路１６に設定する。ＭＡＣ値生成回路１６は、設定されたカウンタ値ｂと、データＢを用いてＭＡＣ値３２２を生成する。ホストメモリアドレストランスレータ１５は第２ホストアドレスをＣＰＵ１２に送信する。ＣＰＵ１２は第２ホストアドレスとデータＢとＭＡＣ値３２２を、それぞれホストＩ／Ｆ１１を介してホスト２に送信する。第２ホストアドレスに対応するページ３にデータＢとＭＡＣ値３２２が書き込まれる。

【0107】

さらに、ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第２内部アドレスからデータＢを読み出す場合を、図１５を用いて説明する。ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第２内部アドレスからデータを読み出す場合、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第２内部アドレスに対応する第２ホストアドレスを決定する。

【0108】

ホストメモリアドレストランスレータ１５は第２ホストアドレスをＣＰＵ１２に送信する。ＣＰＵ１２は、ホストＩ／Ｆ１１を介して第２ホストアドレスをホスト２に送信することにより、第２ホストアドレスに対応するページ３からデータＢとＭＡＣ値３２２を読み出す。また、ホストメモリアドレストランスレータ１５は、ページ３に対応するホストメモリアドレス変換テーブル１５１のエントリからカウンタ１８を決定する。カウンタ制御部１２４は、決定されたカウンタ１８からカウンタ値ｂを読み出し、ＭＡＣ値生成回路１６に設定する。ＭＡＣ値生成回路１６は、ページ３に対応するカウンタ１８のカウンタ値ｂと、読み出されたデータＢを用いて、ＭＡＣ値３２２´を生成する。ＣＰＵ１２は、生成したＭＡＣ値３２２´と、ホストメモリ２２から読み出されたＭＡＣ値３２２を比較して、一致していればデータＢを正しいものとして扱う。なお、読み出されたＭＡＣ値はホストからの干渉を受けないバッファメモリ１４に格納されてもよいし、バッファメモリ１４以外のホストからの干渉を受けない場所に格納されてもよい。一致していなければこれ以降ホストからのコマンドに対して電子デバイス３は応答しない。

【0109】

以上により、コントローラ４では、ＨＭ＿ｍａｐｐｅｄ領域１７の第２内部アドレスへのデータＢの書き込みと、第２内部アドレスからのデータＢの読み出しとが実現される。

【0110】

なお、データＣおよびデータＤをＨＭ＿ｍａｐｐｅｄ領域１７に書き込む場合、およびＨＭ＿ｍａｐｐｅｄ領域１７からデータＣおよびデータＤを読み出すためにホストメモリのページ５およびページＮにアクセスする場合についても、同様である。

【0111】

またＭＡＣ値はそれぞれ、ホストメモリ２２内のＭＰＳ領域ごとに対応づけて、ホストメモリ２２に格納される。ホストメモリ２２内のページ１、ページ３、ページ５、およびページＮに、データＡ，Ｂ，Ｃ，Ｄを格納する場合、ホストメモリ２２内のページ１、ページ３、ページ５、およびページＮには、データＡ，Ｂ，Ｃ，Ｄに対応するＭＡＣ値３２１，３２２，３２３，３２４が、それぞれ格納される。ＭＡＣ値は、ホストメモリ２２の中でＭＡＣ値領域として設けられた領域に独立して格納されてもよいし、対応づけられたデータが格納されているページ内に格納されてもよい。

【0112】

このように、電子デバイス３は、ホストメモリアドレス変換テーブル１５１内のＭＰＳ領域毎のカウンタ値から生成した乱数を鍵とする。電子デバイス３は、鍵と、書き込まれるべきデータとを用いることで、ＭＡＣ値を生成する。生成されたＭＡＣ値は、書き込まれるべきデータと対応づけてホストメモリ２２内に格納される。

【0113】

そのため、あるＭＰＳ領域に、別のＭＰＳ領域に書き込まれたデータとＭＡＣ値とをコピーする改ざんが行われたとしても、それぞれの領域でＭＡＣ値を生成する際に用いられる鍵はが異なる。コントローラ４は、読み出されたデータのＭＡＣ値を確認する際に、その改ざんを検出できる。例えば、ページ１に格納されているデータＡとＭＡＣ値３２１をページ３にコピーする改ざんが行われた場合に、ページ１のＭＡＣ値３２１がページ３のＭＡＣ値３２２とは異なる。これは、ホストメモリ上のページ１のデータに対応するＭＡＣ値を生成する際に用いられた鍵と、コントローラがページ３のデータを読み、そのＭＡＣを再度生成する際に用いられる鍵が異なるためである。このことから、コントローラ４は、ページ３から読み出されたデータＡが改ざんもしくは破壊されたデータであることを検出できる。

【0114】

さらには、過去にＭＰＳ領域に書き込まれていたデータおよびＭＡＣ値をコピーすることにより現在のページＮに書き込まれているデータおよびＭＡＣ値が改ざんされたとしても、読み出しの際、生成したＭＡＣ値と読み出したＭＡＣ値が不一致となる。これは、ＭＡＣ値がデータのみならず、データが書き込まれる度に値の変動するカウンタ値によって生成されるためである。したがって、ホストメモリ２２に対する不正なデータの書き換えを検知し、ホストメモリ２２を用いる際のセキュリティを強化できる。改ざんによる電子デバイス３の誤動作等が発生せず、セキュリティを強化できる。

【0115】

図１７のフローチャートは、コントローラ４によって実行されるホストメモリの設定とカウンタの設定処理の手順の例を示す。このホストメモリ設定処理におけるステップＳ５１およびステップＳ５２の手順は、図５を参照して上述したホストメモリ設定処理のステップＳ１１およびステップＳ１２の手順とそれぞれ同様である。

【0116】

ステップＳ５２においてホストメモリアドレス変換テーブル１５１が生成された後、コントローラ４は複数のカウンタ１８をＭＰＳ領域毎に対応させる（ステップＳ５３）。カウンタ制御部１２４は、カウンタ１８の初期値に乱数を設定する（ステップＳ５４）。そして、コントローラ４は、ＭＰＳ領域毎のカウンタ１８を、ホストメモリアドレス変換テーブル１５１内の、対応する領域に対応するエントリに追加する（ステップＳ５５）。

【0117】

以上により、コントローラ４は、ＭＰＳ領域毎のカウンタ１８に関する情報を含むホストメモリアドレス変換テーブル１５１を生成できる。

【0118】

図１８のフローチャートは、コントローラ４によって実行されるホストメモリの設定とカウンタの設定の追加処理の手順の例を示す。このホストメモリ追加処理におけるステップＳ６１およびステップＳ６２の手順は、図６を参照して上述したホストメモリ追加処理のステップＳ２１およびステップＳ２２の手順とそれぞれ同様である。

【0119】

ステップＳ６２においてホストメモリアドレス変換テーブル１５１にアドレス変換情報を含むエントリが追加された後、コントローラ４は、対応するアドレス変換情報が追加されたＭＰＳ領域毎に、複数のカウンタ１８を対応させる（ステップＳ６３）。そして、コントローラ４は、ＭＰＳ領域毎のカウンタ１８を、ホストメモリアドレス変換テーブル１５１内の、その領域に対応するエントリに追加する（ステップＳ６４）。

【0120】

以上により、ホストメモリアドレス変換テーブル１５１に対して、ホストメモリ２２に追加された領域に対応するアドレス変換情報を含むエントリを追加できると共に、追加されたＭＰＳの各領域に対応するカウンタ１８を追加できる。

【0121】

図１９のフローチャートは、コントローラ４によって実行されるホストメモリライト処理の手順の例を示す。このホストメモリライト処理におけるステップＳ７１およびステップＳ７２の手順は、図７を参照して上述したホストメモリライト処理のステップＳ３１およびステップＳ３２の手順と同様であるので、説明は省略する。

【0122】

ホストメモリアドレストランスレータ１５は、ホストアドレスに対応するホストメモリアドレス変換テーブル１５１のエントリからカウンタ１８を決定する（ステップＳ７３）。ホストメモリアドレストランスレータ１５がホストアドレスとカウンタ１８のカウンタ値をＣＰＵ１２に送信する（ステップＳ７４）。カウンタ制御部１２４は、決定されたカウンタのカウンタ値を１増加する（ステップＳ７５）。カウンタ制御部１２４は、１増加させたカウンタ値をＭＡＣ値生成回路１６に設定する（ステップＳ７６）。ＣＰＵ１２はカウンタ値から生成した乱数を鍵とし、ＭＡＣ値生成回路１６は鍵と書き込むデータによってＭＡＣ値を生成する（ステップＳ７７）。ＣＰＵ１２がホストアドレスとデータとＭＡＣ値をホストＩ／Ｆ１１に送り、ホストアドレスに対応するページに、データとＭＡＣ値が書き込まれる（ステップＳ７８）。

【0123】

図２０のフローチャートは、コントローラ４によって実行されるホストメモリリード処理の手順の例を示す。このホストメモリリード処理におけるステップＳ８０１およびステップＳ８０２の手順は、図８を参照して上述したホストメモリリード処理のステップＳ４１およびステップＳ４２の手順と同様であるので、説明は省略する。

【0124】

ホストメモリアドレストランスレータ１５は、ホストアドレスに対応するホストメモリアドレス変換テーブル１５１のエントリからカウンタ１８を取得する（ステップＳ８０３）。そして、カウンタ制御部１２４は、決定されたカウンタ１８のカウンタ値をＭＡＣ値生成回路１６に設定する（ステップＳ８０４）。ＣＰＵ１２はホストアドレスに従って、データとＭＡＣ値を読み出す（ステップＳ８０５）。データとカウンタ値を用いて、ＭＡＣ値生成回路１６はＭＡＣ値を生成する（ステップＳ８０６）。ＣＰＵ１２は生成したＭＡＣ値とホストメモリ２２から読み出されたＭＡＣ値とを比較する（ステップＳ８０７）。生成されたＭＡＣ値と読み出されたＭＡＣ値とが一致していれば（ステップＳ８０８＿Ｙｅｓ）、ＣＰＵ１２は読み出されたデータを正しいものとして扱う（ステップＳ８０９）。なお、読み出されたＭＡＣ値はホストからの干渉を受けないバッファメモリ１４に格納されてもよいし、バッファメモリ以外のホストからの干渉を受けない場所に格納されてもよい。一致していなければ（ステップＳ８０８＿Ｎｏ）、ＣＰＵ１２は読み出されたデータは正しくないと判断し、これ以降、電子デバイス３はホスト２の指示に応答しなくなる（ステップＳ８１０）。

【0125】

以上説明したように、電子デバイス３は、ＭＰＳ領域毎のカウンタ値を用いて、ＭＰＳ領域のデータに対応するＭＡＣ値をホストメモリ２２に格納する。これにより、ホストメモリ２２を用いる際のセキュリティを強化できる。

【0126】

（第１の変形例）
コントローラ４に備えられているカウンタ１８は、カウンタ１８の値の正確性のために、インターナルストレージ５内に複製されて格納される。

【0127】

図２１は、第１の変形例に係る電子デバイス３の構成例を示す。この電子デバイス３は、第１の実施形態の電子デバイス３と比較して、インターナルストレージ５内にカウンタ１８を複製したカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３を複数備えている。具体的には、ＭＰＳ領域ごとにカウンタ値の記憶領域が複数備えられる。

【0128】

第１の変形例のカウンタ制御部１２４は、電子デバイス３に初めて電源が供給された際、カウンタ１８の初期値に乱数を設定する。また、ＭＰＳ領域にデータが書き込まれるとき、ＭＰＳ領域のデータが更新されるとき、電子デバイス３に電源操作があったとき、カウンタ制御部１２４によってコントローラ４内のカウンタ１８のカウンタ値が更新される。同時に、カウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値も更新される。

【0129】

電子デバイス３を二度目以降に起動するとき、省電力状態から復旧するとき、ホスト２がホストメモリ２２を初期化するとき、インターナルストレージ５に格納されたカウンタ値をカウンタ制御部１２４が確認する。カウンタ制御部１２４はカウンタ１８に対応するインターナルストレージ５内の複数のカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３の全てのカウンタ値が同一の値かどうか判断する。カウンタ値が同一の値である場合、その値に１を増加したカウンタ値を、カウンタ１８の値として採用する。カウンタ値が同一の値でない場合、カウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値のうちの最大値に１を増加したカウンタ値をカウンタ１８の値として採用する。カウンタ制御部１２４は、採用した値をカウンタ１８に設定する。電子デバイス３の電源操作前およびホストメモリ２２の初期化前のカウンタ値（または複数のカウンタ値のうちの最大値）に１増加した値をカウンタ値として再設定することにより、電子デバイス３の電源操作前と後およびホストメモリ２２の初期化前と後のカウンタ値の重複を避けることが可能である。

【0130】

電子デバイス３はホストメモリアドレス変換テーブル１５１内のエントリのＭＡＣ値を検証するとき、複数のカウンタ値を参照する。複数のカウンタ値は、データの書き損じや電源操作によってそれぞれの値に差異が生じる場合がある。例えば、１つのＭＰＳ領域に対応するカウンタ１８の値が更新されると、インターナルストレージ５に備えられているカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３の値も更新され、同一のカウンタ値となる。このとき、データを書き損じたり、インターナルストレージ５の電源がカウンタ値を更新する前に切られたりすると、カウンタ１８の値はカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３に正常に書き込まれない。カウンタ制御部１２４がカウンタ１８とカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３の値を参照した際に、カウンタ値が同一の値でない場合、カウンタ１８とカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値のうち、最大値を正しいカウンタ値として採用する。カウンタ制御部１２４は、採用した最大値に１を加えた数を、カウンタ１８とインターナルストレージ５に備えられたカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３に書き込む。つまり、カウンタ制御部１２４は１つのＭＰＳ領域に対応する複数のカウンタ１８のカウンタ値が同一でない場合、複数のカウンタ値のうちの最大値を１増加した値に、複数のカウンタ値を全て揃える。ＭＡＣ値を検証するとき、カウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値に差異があるとカウンタ制御部１２４が認識した時点で、そのカウンタ１８が対応する領域のホストメモリ２２内のデータは信頼できないとして破棄される。

【0131】

図２２を用いてより具体的に説明する。例えば、ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスにデータＡを書き込む場合、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第１内部アドレスに対応する第１ホストアドレスを決定する。ホストメモリアドレストランスレータ１５は、第１ホストアドレスに対応する、ＭＰＳ領域であるページ１を決定する。そして、ホストメモリアドレストランスレータ１５はページ１に対応するホストメモリアドレス変換テーブル１５１のエントリから複数のカウンタ１８，１８Ａ－１，１８Ａ－２，１８Ａ－３を決定する。

【0132】

複数のカウンタのうちカウンタ１８はコントローラ４内に、カウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３は、インターナルストレージ５内に備えられている。カウンタ制御部１２４は、コントローラ４のカウンタ１８の値を１増加した後、インターナルストレージ５のカウンタ１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値をそれぞれ１増加する。カウンタ制御部１２４は、ページ１に対応する複数のカウンタ１８，１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値ａ，ａ１、ａ２、ａ３を比較し、複数のカウンタの全てのカウンタ値が同一の値かどうか判断する。全てのカウンタ値が同一の値でなければ、電子デバイス３は、カウンタ１８，１８Ａ－１，１８Ａ－２，１８Ａ－３に対応するＭＰＳ領域のデータを信頼できないとして、データを破棄する。全てのカウンタ値が同一の値ｘであれば、カウンタ制御部１２４はＭＡＣ値生成回路１６にカウンタ値ｘを設定する。ＭＡＣ値生成回路１６は設定されたカウンタ値とデータＡを用いてＭＡＣ値３２１を生成する。ホストメモリアドレストランスレータ１５が第１ホストアドレスをＣＰＵ１２に送信する。ＣＰＵ１２が第１ホストアドレスとデータＡとＭＡＣ値を、それぞれホストＩ／Ｆ１１を介してホスト２に送信する。第１ホストアドレスに対応するページ１にデータＡとＭＡＣ値３２１が書き込まれる。

【0133】

さらにデータＡがページ１に書き込まれた後に、ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスからデータを読み出す場合について、図２３を用いて説明する。ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第１内部アドレスに対応する第１ホストアドレスを決定する。

【0134】

ＣＰＵ１２は第１ホストアドレスを、ホストＩ／Ｆ１１を介してホスト２に送信することにより、第１ホストアドレスに対応するページ１からデータＡとＭＡＣ値３２１を読み出す。第１ホストアドレスに対応するエントリから、ホストメモリアドレストランスレータ１５は第１ホストアドレスに対応する複数のカウンタ１８，１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値を取得する。カウンタ制御部１２４は、決定された複数のカウンタ１８，１８Ａ－１，１８Ａ－２，１８Ａ－３のカウンタ値ａ，ａ１，ａ２，ａ３をインターナルストレージ５から読み出して比較し、複数のカウンタの全てのカウンタ値が同一の値ｘかどうか判断する。すべてのカウンタ値が同一の値ｘでなければ、対応するＭＰＳ領域のデータを信頼できないとして、電子デバイス３はデータを破棄する。全てのカウンタ値が同一の値ｘであれば、カウンタ制御部１２４はＭＡＣ値生成回路１６にカウンタ値ｘを設定する。ＭＡＣ値生成回路１６は、設定されたカウンタ値ｘと読み出されたデータＡを用いてＭＡＣ値３２１´を生成する。ＣＰＵ１２は、生成したＭＡＣ値３２１´と、ホストメモリ２２から読み出されたＭＡＣ値３２１を比較して、一致していればデータＡを正しいものとして扱う。一致していなければこれ以降ホストからのコマンドに対して電子デバイス３は応答しない。

【0135】

なお、データＢ，データＣおよびデータＤをＨＭ＿ｍａｐｐｅｄ領域１７に書き込む場合、およびＨＭ＿ｍａｐｐｅｄ領域１７からデータＢ，データＣおよびデータＤを読み出すためにホストメモリ２２のページ３，ページ５およびページＮにアクセスする場合についても、同様である。

【0136】

以上説明したように、第１の変形例の電子デバイス３は、ＭＰＳ領域毎のカウンタ値を用いて、ＭＰＳ領域のデータに対応するＭＡＣ値をホストメモリ２２に格納する。また、カウンタ値を複数備えることで、不確実なカウンタ値とデータを排除することが可能になり、ホストメモリ２２を用いる際のセキュリティをさらに強化できる。

【0137】

（第２の変形例）
第１の実施形態では、データを保護するためにＭＡＣを用いた。第２の変形例では、ＭＡＣの代わりに電子署名を用いる。電子署名では、データの送信者が、鍵と完全性を保証したい対象のデータと署名生成アルゴリズムを用いて、署名を出力する。この鍵は秘密鍵であり、データの送信者以外に知られることはない。データの送信者は、秘密鍵と対になる公開鍵を作成し、データの受信者と共有する。公開鍵の共有はデータの送信前でもいいし、データの送信と同時でもよい。データの送信者は、データと署名とを、データの受信者に送信する。データの受信者は、受け取ったデータと公開鍵と署名と検証アルゴリズムを用いて、署名が正しいかどうかを検証する。署名が正しければ、データに署名した送信者が、その公開鍵に対応する秘密鍵を持つ、正当な送信者であることが保証される。さらに、データの完全性が保証される。

【0138】

第２の変形例では、秘密鍵と公開鍵は電子デバイス３内に格納され、公開されない情報である。秘密鍵と公開鍵は電子デバイス３の製造過程で設定され、製品ごとに固有の鍵を持つ。ＣＰＵ１２は、完全性を保証したい対象のデータをホストメモリ２２に格納するとき、データが保存されるページに対応するカウンタの値を乱数化し、データに付与する。乱数化した値を付与されたデータと、電子デバイス３内に格納された秘密鍵によって、署名が作成される。乱数化したカウンタの値がデータに付与されることで、書き込まれるデータが同じだとしても、カウンタの値が更新される場合、そのデータの署名は必ず異なる。作成した署名はホストメモリ２２に格納される。

【0139】

データを読み出す際、ホストメモリ２２から読みだされたデータとデータが保存されているページに対応するカウンタの値、署名、公開鍵、検証アルゴリズムが用いられ対象のデータをホストメモリ２２に格納するときと同様に検証の結果、署名が正しければデータを正しいものとして扱う。データに付与されている乱数または署名が正しくなければ、これ以降ホストからのコマンドに電子デバイス３は反応しない。

【0140】

以上説明したように、第２の変形例の電子デバイス３は、ＭＰＳ領域毎のカウンタ値を用いて、ＭＰＳ領域のデータに対応する署名をホストメモリ２２に格納する。これにより、ホストメモリ２２を用いる際のセキュリティを強化できる。

【0141】

（第２の実施形態）
第１の実施形態では、１つのＭＰＳ領域につき１つのカウンタ値と１つのＭＡＣ値を用いて、ホストメモリ２２にデータを書き込み、ＭＡＣ値を用いてホストメモリ２２から読み出したデータの完全性を確認した。第２の実施形態では、複数のＭＰＳ領域を使用する必要のあるサイズのデータを管理する時、ホストメモリ２２内のＭＰＳ領域毎に異なるＭＡＣ値を対応づける。このＭＡＣ値をデータ保護ＭＡＣ値と称する。ＣＰＵ１２はデータ保護ＭＡＣ値を用いてテーブルを作り、さらにそのテーブルにＭＡＣ値を設定する。データ保護ＭＡＣ値のテーブルを保護するためのＭＡＣ値をＭＡＣ保護ＭＡＣ値と称する。

【0142】

第２の実施形態に係る電子デバイス３の構成は第１の実施形態の電子デバイス３と同様である。第１の実施形態ではホストメモリ２２に格納するデータは１つのＭＰＳ領域に収まる大きさであり、ＭＰＳ領域ごと、つまりデータごとにデータ保護ＭＡＣ値を生成した。第２の実施形態では、ホストメモリ２２に格納するデータは一つのＭＰＳの領域よりも大きいサイズであり、ホストメモリ２２は、複数のデータ保護ＭＡＣ値と、データ保護ＭＡＣ値テーブル２２２、データ保護ＭＡＣ値テーブル２２２に対応するＭＡＣ保護ＭＡＣ値を格納する点が第１の実施形態と異なる。以下、第１の実施形態と異なる点のみを説明する。

【0143】

図２４は、第２の実施形態に係る情報処理システムのブロック図である。第２の実施形態に係る情報処理システムは第１の実施形態の情報処理システムと比較して、ホストメモリ２２に、複数のＭＰＳ領域のサイズを持つデータのデータ保護ＭＡＣ値テーブル２２２を備えている。具体的には、複数のＭＰＳ領域のサイズを持つデータの、ＭＰＳ領域ごとに複数のデータ保護ＭＡＣ値が生成される。複数のデータ保護ＭＡＣ値はホストメモリ内の特定の領域にまとめて書き込まれ、データ保護ＭＡＣ値テーブル２２２とされる。複数のＭＰＳ領域を持つデータ１つに対応して、１つのデータ保護ＭＡＣ値テーブル２２２がホストメモリ２２に格納される。データ保護ＭＡＣ値テーブル１つにつき、カウンタ１８が１つ割り当てられる。カウンタ１８のカウンタ値を用いて、データ保護ＭＡＣ値テーブル２２２に対応するＭＡＣ保護ＭＡＣ値が生成される。

【0144】

図２５に示した例を用いて、より具体的に説明する。

【0145】

例えば、ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスにＭＰＳ領域２つ分相当のデータＡを書き込む場合について説明する。例えばＭＰＳ領域を４ＫＢであるとし、ページ１というＭＰＳ領域のホストアドレスがＨＡＤＤＲ０である。また、ページ３はＨＡＤＤＲ１、ページ５はＨＡＤＤＲ２、ページ６はＨＡＤＤＲ２＋４ＫＢ、ページＰはＨＡＤＤＲ１５、ページＱはＨＡＤＤＲ１６というホストアドレスで指定される。データＡはデータＡ－１とデータＡ－２を含み、データＡ－１は３ＫＢ、データＡ－２は２ＫＢであるとする。ページに格納されるデータは必ずしも４ＫＢに限らない。ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第１内部アドレスに対応する第１ホストアドレスおよび第２ホストアドレスを決定する。第１ホストアドレスおよび第２ホストアドレスは、それぞれＭＰＳ領域であるページ１およびページ３に対応している。そして、ホストメモリアドレストランスレータ１５は、ページ１およびページ３に対応するホストメモリアドレス変換テーブル１５１のカウンタ値をそれぞれ取得し、エントリに追加する。つまり、データＡ－１は第１ホストアドレスに対応するページ１に格納され、データＡ－２は第２ホストアドレスに対応するページ３に格納される。データＡ－１に対応するカウンタのカウンタ値はａであり、データＡ－２に対応するカウンタのカウンタ値はｂである。また、ホストメモリ２２にはデータＡのデータ保護ＭＡＣ値テーブル２２２Ａが備えられている。データ保護ＭＡＣ値テーブル２２２Ａは、データＡが使用するＭＰＳ領域数分のデータ保護ＭＡＣ値を保持できるように構成されている。ホストメモリアドレストランスレータ１５は、ページ１およびページ３に対応するデータ保護ＭＡＣ値テーブル２２２Ａを格納するための第３内部アドレスを決定する。ホストメモリアドレストランスレータ１５は、第３内部アドレスに対応する第５ホストアドレスをエントリから決定し、そのページはページＰである。さらに、ホストメモリアドレストランスレータ１５はページＰのカウンタを決定し、エントリに追加する。

【0146】

図２６はホストメモリアドレス変換テーブル１５１の一例を示す。ページ１はＨＡＤＤＲ０、ページ３はＨＡＤＤＲ１、ページ５はＨＡＤＤＲ２、ページ６はＨＡＤＤＲ２＋４ＫＢ、ページＰはＨＡＤＤＲ１５、ページＱはＨＡＤＤＲ１６というホストアドレスで指定される。データＡがＨＡＤＤＲ０，ＨＡＤＤＲ１というホストアドレスで指定される領域に書き込まれる時、ホストメモリ制御部１２３は、データＡのカウンタを例えば０１０と決定し、有効データであるとする。また、ホストメモリ制御部１２３は、データＡのデータ保護ＭＡＣ値を格納するためのデータ保護ＭＡＣ値テーブル２２２Ａのアドレスを、例えばＨＡＤＤＲ１５およびＨＡＤＤＲ１５＋ｙと決定し、情報をエントリに追加する。さらに、ＭＡＣ保護ＭＡＣ値を格納するホストアドレスを、例えばＨＡＤＤＲ１５＋ｚと決定し、アドレス情報をエントリに追加する。

【0147】

図２５に戻る。データＡ－１のＭＡＣ値を生成するため、カウンタ制御部１２４は、ページ１に対応するカウンタの値を１増加し、カウンタ値ａとする。カウンタ制御部１２４は、ＭＡＣ値生成回路１６にカウンタ値ａを設定する。ＭＡＣ値生成回路１６は、設定されたカウンタ値ａとＣＰＵ１２から送信されたデータＡ－１を用いてＭＡＣ値３２１を生成し、ＣＰＵ１２に送信する。また、データＡ－２のＭＡＣ値を生成するため、カウンタ制御部１２４は、ページ３に対応するカウンタの値を１増加し、カウンタ値ｂとする。カウンタ制御部１２４は、ＭＡＣ値生成回路１６にカウンタ値ｂを設定する。ＭＡＣ値生成回路１６は、設定されたカウンタ値ｂとＣＰＵ１２から送信されたデータＡ－２を用いてＭＡＣ値３２２を生成し、ＣＰＵ１２に送信する。ホストメモリアドレストランスレータ１５が第１ホストアドレス、第２ホストアドレスおよび第５ホストアドレスを、ＣＰＵ１２に送信する。ＣＰＵ１２は、データＡ－１およびデータＡ－２と、２つのＭＡＣ値３２１およびＭＡＣ値３２２とを、それぞれホストＩ／Ｆ１１を介してホスト２に送信する。ＣＰＵ１２は第１ホストアドレスおよび第２ホストアドレスに対応するページ１およびページ３にデータＡ－１およびデータＡ－２を書き込む。ＣＰＵ１２は、第５ホストアドレスに対応するページＰのデータ保護ＭＡＣ値テーブル２２２Ａにデータ保護ＭＡＣ値３２１およびデータ保護ＭＡＣ値３２２を書き込む。

【0148】

さらに、ＣＰＵ１２は、データ保護ＭＡＣ値テーブルにＭＡＣ保護ＭＡＣ値を設定する。ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、ページＰに対応するカウンタを決定する。カウンタ制御部１２４は、ページＰに対応するカウンタの値を１増加し、カウンタ値ｅとする。カウンタ制御部１２４は、ＭＡＣ値生成回路１６にカウンタ値ｅを設定する。ＭＡＣ値生成回路１６は、設定されたカウンタ値ｅとＣＰＵ１２から送信されたデータ保護ＭＡＣ値３２１および３２２を用いてＭＡＣ保護ＭＡＣ値３２５を生成し、ＣＰＵ１２に送信する。ホストメモリアドレストランスレータ１５が第５ホストアドレスを、ＣＰＵ１２に送信する。ＣＰＵ１２は、ＭＡＣ保護ＭＡＣ値３２５をホストＩ／Ｆ１１を介してホスト２に送信する。ＣＰＵ１２は第５ホストアドレスに対応するページＰの、データ保護ＭＡＣ値テーブル２２２ＡにＭＡＣ保護ＭＡＣ値３２５を書き込む。

【0149】

データの更新やカウンタ値の更新に伴って、データ保護ＭＡＣ値が更新されると、データ保護ＭＡＣ値テーブル２２２ＡのＭＡＣ保護ＭＡＣ値も更新される。図２７に示した例を用いて説明する。例えばデータＡ－２が更新されると、カウンタ制御部１２４がカウンタ値を１増加し、カウンタ値はｂからｇになる。カウンタ値の更新に伴って、データ保護ＭＡＣ値３２７が更新される。ホストＩ／Ｆ１１を介して、ＣＰＵ１２が新しいデータ保護ＭＡＣ値３２７をデータ保護ＭＡＣ値テーブル２２２Ａに書き込む。データ保護ＭＡＣ値テーブル２２２Ａのデータ保護ＭＡＣ値３２７が更新されると、カウンタ制御部１２４がデータ保護ＭＡＣ値テーブル２２２Ａ、つまりページＰに対応するカウンタのカウンタ値を１増加する。カウンタ値はｅからｈになる。カウンタ制御部１２４は増加したカウンタ値ｈをＭＡＣ値生成回路１６に設定する。また、ＣＰＵ１２はデータ保護ＭＡＣ値テーブル２２２Ａのデータ保護ＭＡＣ値３２１およびデータ保護ＭＡＣ値３２７を、データとしてＭＡＣ値生成回路１６に設定する。ＭＡＣ値生成回路１６はＭＡＣ保護ＭＡＣ値３２８を生成し、生成したＭＡＣ保護ＭＡＣ値３２８をＣＰＵ１２に送信する。ホストＩ／Ｆ１１を介して、ＣＰＵ１２はＭＡＣ保護ＭＡＣ値３２８をＭＡＣ値テーブル２２２Ａが書き込まれたページＰに書き込む。

【0150】

データの読み出しについて説明する。図２８では、図２５で説明した、データＡのページ１およびページ３への書き込みが終わった状態でデータＡを読み出す場合を説明する。ホストメモリ制御部１２３がＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスからデータを読み出す場合、ホストメモリアドレストランスレータ１５はホストメモリアドレス変換テーブル１５１を用いて、第１内部アドレスに対応する第１ホストアドレスおよび第２ホストアドレスを決定する。さらに、ホストメモリアドレストランスレータ１５は、ホストメモリアドレス変換テーブル１５１のエントリを参照して、データＡのＭＡＣ値テーブル２２２Ａが書かれた第５ホストアドレスを決定する。

【0151】

ホストメモリアドレストランスレータ１５は、第５ホストアドレスをＣＰＵ１２に送信する。ＣＰＵ１２がホストＩ／Ｆ１１を介して第５ホストアドレスをホスト２に送信することにより、第５ホストアドレスに対応するページＰからデータ保護ＭＡＣ値３２１，３２２およびＭＡＣ保護ＭＡＣ値３２５を読み出す。ホストメモリアドレストランスレータ１５は、ホストメモリアドレス変換テーブル１５１のエントリから、データ保護ＭＡＣ値テーブル２２２ＡであるページＰのカウンタを取得する。カウンタ制御部１２４は、ページＰのカウンタから読み出したカウンタ値ｍをＭＡＣ値生成回路１６に設定する。ＭＡＣ値生成回路１６は、カウンタ値ｍと、読み出したデータ保護ＭＡＣ値データ３２１，３２２を用いて、ＭＡＣ保護ＭＡＣ値３２５´を生成する。ＣＰＵ１２は、生成したＭＡＣ保護ＭＡＣ値３２５´と、読み出したＭＡＣ保護ＭＡＣ値３２５を比較する。ＭＡＣ保護ＭＡＣ値３２５´と３２５が一致していなければ、これ以降ホストからのコマンドに対して電子デバイス３は応答しない。ＭＡＣ保護ＭＡＣ値３２５´と３２５が一致していれば、ページ１およびページ３に対応するデータ保護ＭＡＣ値３２１および３２２は正しいとして、データ保護ＭＡＣ値３２１および３２２の検証に移る。

【0152】

次に、図２９を参照する。ホストメモリアドレストランスレータ１５は第１ホストアドレスおよび第２ホストアドレスをＣＰＵ１２に送信する。ＣＰＵ１２がホストＩ／Ｆ１１を介して、第１ホストアドレスおよび第２ホストアドレスをホスト２に送信する。第１ホストアドレスおよび第２ホストアドレスに対応するページ１からデータＡ－１を、ページ３からデータＡ－２が読み出される。ホストメモリアドレストランスレータ１５は、ホストメモリアドレス変換テーブル１５１のエントリから、ページ１およびページ３のカウンタを取得する。カウンタ制御部１２４は、ページ１およびページ３のカウンタから読み出したカウンタ値ａ、ｂをＭＡＣ値生成回路１６に設定する。ＭＡＣ値生成回路１６は、カウンタ値ａと読み出されたデータＡ－１を用いて、データ保護ＭＡＣ値３２１´を生成する。また、ＭＡＣ値生成回路１６は、カウンタ値ｂと、読み出されたデータＡ－２とを用いてデータ保護ＭＡＣ値３２２´を生成する。ＣＰＵ１２は、生成したデータ保護ＭＡＣ値３２１´およびデータ保護ＭＡＣ値３２２´と、ホストメモリ２２から読み出されたデータ保護ＭＡＣ値３２１およびデータ保護ＭＡＣ値３２２とを比較する。データ保護ＭＡＣ値が一致していれば、ＣＰＵ１２はデータＡ－１およびデータＡ－２を正しいものとして扱う。データ保護ＭＡＣ値が一致していなければ、これ以降ホストからのコマンドに対して電子デバイス３は応答しない。

【0153】

以上により、コントローラ４では、ＨＭ＿ｍａｐｐｅｄ領域１７の第１内部アドレスへのデータＡの書き込みと、第１内部アドレスからのデータＡの読み出しとが実現される。

【0154】

なお、データＢをＨＭ＿ｍａｐｐｅｄ領域１７に書き込む場合、およびＨＭ＿ｍａｐｐｅｄ領域１７からデータＢを読み出す場合についても、同様である。

【0155】

図３０のフローチャートは、コントローラ４によって実行されるホストメモリライト処理の手順の例を示す。このホストメモリライト処理におけるステップＳ９０１の手順は、図７を参照して上述したホストメモリライト処理のステップＳ３１の手順と同様であるので、説明は省略する。

【0156】

コントローラ４は、ホストメモリアドレス変換テーブル１５１を用いて、この内部アドレスに対応するホストアドレスと、内部アドレスに対応するカウンタを取得する（ステップＳ９０２）。コントローラ４は、データ保護ＭＡＣ値を格納するための内部アドレスを決定する（ステップＳ９０３）。ホストメモリアドレストランスレータ１５は、ホストメモリアドレス変換テーブル１５１のエントリからデータ保護ＭＡＣ値テーブル２２２に対応するホストアドレスと、カウンタを決定する（ステップＳ９０４）。カウンタ制御部１２４は、書き込むデータに対応するカウンタのカウンタ値を１増加する（ステップＳ９０５）。カウンタ制御部１２４は、１増加したカウンタのカウンタ値をＭＡＣ値生成回路１６に設定する（ステップＳ９０６）。ＭＡＣ値生成回路１６は書き込むデータとカウンタ値によってデータ保護ＭＡＣ値を生成する（ステップＳ９０７）。ＣＰＵ１２がステップＳ９０３で決定したホストアドレスとデータとデータ保護ＭＡＣ値をホストＩ／Ｆ１１に送り、ホストアドレスに対応するページにデータが書き込まれる（ステップＳ９０８）。ステップＳ９０３で決定したホストアドレスに対応するページに、生成したデータ保護ＭＡＣ値が書き込まれ、データ保護ＭＡＣ値テーブル２２２が更新される（ステップＳ９０９）。データ保護ＭＡＣ値テーブル２２２が更新されると、カウンタ制御部１２４はデータ保護ＭＡＣ値テーブル２２２に対応するカウンタを１増加する（ステップＳ９１０）。カウンタ制御部１２４は、１増加したカウンタのカウンタ値をＭＡＣ値生成回路１６に設定する（ステップＳ９１１）。ＭＡＣ値生成回路１６は、ＭＡＣ値テーブル２２２のデータと、設定されたカウンタ値によってＭＡＣ保護ＭＡＣ値を生成する（ステップＳ９１２）。ホストメモリアドレストランスレータ１５がデータ保護ＭＡＣ値テーブル２２２のホストアドレスをＣＰＵ１２に送る。ＣＰＵ１２がＭＡＣ保護ＭＡＣ値をホストＩ／Ｆ１１に送り、データ保護ＭＡＣ値テーブル２２２と同一のページ内に生成したＭＡＣ保護ＭＡＣ値を書き込む（ステップＳ９１３）。

【0157】

図３１のフローチャートは、コントローラ４によって実行されるホストメモリリード処理の手順の例を示す。このホストメモリリード処理におけるステップＳ１００１の手順は、図８を参照して上述したホストメモリリード処理のステップＳ４１の手順と同様であるので、説明は省略する。

【0158】

コントローラ４は、ホストメモリアドレス変換テーブル１５１を用いて、この内部アドレスに対応するデータ保護ＭＡＣ値テーブル２２２のホストアドレスを取得する（ステップＳ１００２）。ホストメモリアドレストランスレータ１５は、ホストメモリアドレス変換テーブル１５１のエントリからデータ保護ＭＡＣ値テーブル２２２に対応するカウンタを取得する（ステップＳ１００３）。コントローラ４はホストメモリ２２からデータ保護ＭＡＣ値テーブル２２２のデータとＭＡＣ保護ＭＡＣ値を読み出す（ステップＳ１００４）。カウンタ制御部１２４は、データ保護ＭＡＣ値テーブル２２２に対応するカウンタのカウンタ値をＭＡＣ値生成回路１６に設定する（ステップＳ１００５）。ＭＡＣ値生成回路１６は、データ保護ＭＡＣ値テーブル２２２のデータとカウンタ値からＭＡＣ保護ＭＡＣ値を生成する（ステップＳ１００６）。ＣＰＵ１２は生成したＭＡＣ保護ＭＡＣ値と読み出されたデータ保護ＭＡＣ値テーブル２２２のＭＡＣ保護ＭＡＣ値とを比較し（ステップＳ１００７）、一致していなければ、（ステップＳ１００８＿Ｎｏ）読み出されたデータは正しくないと判断し、電子デバイス３はホスト２の指示に応答しなくなる（ステップＳ１０１５）。一致していれば（ステップＳ１００８＿Ｙｅｓ）読み出されたデータは正しいと判断し、コントローラ４は内部アドレスに対応するホストアドレスに従ってデータを読み出す（ステップＳ１００９）。カウンタ制御部１２４はホストメモリアドレス変換テーブル１５１のエントリから決定したカウンタからカウンタ値を読み出してＭＡＣ値生成回路１６に設定する（ステップＳ１０１０）。読み出されたデータとカウンタ値によって、ＭＡＣ値生成回路１６はデータ保護ＭＡＣ値を生成する（ステップＳ１０１１）。ＣＰＵ１２は生成したデータ保護ＭＡＣ値と読み出されたデータ保護ＭＡＣ値とを比較し（ステップＳ１０１２）、一致していれば（ステップＳ１０１３＿Ｙｅｓ）、コントローラ４は、データを正しいものとして扱う（ステップＳ１０１４）。一致していなければ（ステップＳ１０１３＿Ｎｏ）、ＣＰＵ１２は読み出されたデータは正しくないと判断し、これ以降、電子デバイス３はホストの指示に応答しなくなる（ステップＳ１０１５）。以上により、データが読み出される領域に対応するＭＡＣ値で、データの完全性を確認できる。

【0159】

第２の実施形態は、第１の実施形態の変形例を組み合わせて実装されてもよく、例えばデータ保護ＭＡＣ値テーブルに対して、同じ動作をするカウンタが複数対応していてもよい。

【0160】

以上説明したように、電子デバイス３は、ホストメモリ２２に格納するべきデータの大きさが、ＭＰＳ領域を複数必要とする場合にも、カウンタ値を用いて、ＭＡＣによる管理を行うことができる。これにより、ホストメモリ２２を用いる際のセキュリティを強化できる。

【0161】

また、複数のＭＰＳ領域を必要とするデータの内容が正しいかどうかを、ＭＡＣ値テーブル２２２を検証するだけで確認することができ、ＭＡＣでのデータの管理の時間を短縮することが出来る。

【0162】

第１乃至第２の実施形態に記載された様々な機能の各々は、回路（処理回路）によって実現されてもよい。処理回路の例には、中央処理装置（ＣＰＵ）のような、プログラムされたプロセッサが含まれる。このプロセッサは、メモリに格納されたコンピュータプログラム（命令群）を実行することによって、記載された機能それぞれを実行する。このプロセッサは、電気回路を含むマイクロプロセッサであってもよい。処理回路の例には、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、マイクロコントローラ、コントローラ、他の電気回路部品も含まれる。これら実施形態に記載されたＣＰＵ以外の他のコンポーネントの各々もまた処理回路によって実現されてもよい。

【0163】

本実施形態の各種処理はコンピュータプログラムによって実現することができる。そのため、コンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体を通じて、このコンピュータプログラムをコンピュータにインストールして実行するだけで、本実施形態と同様の効果を容易に実現することができる。

【0164】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0165】

１…情報処理システム、２…ホスト、３…電子デバイス、４…コントローラ、５…インターナルストレージ、１１…ホストＩ／Ｆ、１２…ＣＰＵ、１２１…リード制御部、１２２…ライト制御部、１２３…ホストメモリ制御部、１２４…カウンタ制御部、１３…インターナルストレージ Ｉ／Ｆ、１４…バッファメモリ、１５…ホストメモリアドレストランスレータ、１５１…ホストメモリアドレス変換テーブル、１６…ＭＡＣ値生成回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】