(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022085142
(43)【公開日】2022-06-08
(54)【発明の名称】半導体積層体
(51)【国際特許分類】
H01L 29/06 20060101AFI20220601BHJP
H01L 21/338 20060101ALI20220601BHJP
H01L 43/06 20060101ALI20220601BHJP
B82Y 30/00 20110101ALI20220601BHJP
【ＦＩ】
H01L29/06 601W
H01L29/80 H
H01L43/06 S
B82Y30/00
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2020196657
(22)【出願日】2020-11-27
(71)【出願人】
【識別番号】598015084
【氏名又は名称】学校法人福岡大学
(74)【代理人】
【識別番号】100099634
【弁理士】
【氏名又は名称】平井 安雄
(72)【発明者】
【氏名】眞砂 卓史
(72)【発明者】
【氏名】笠原 健司
(72)【発明者】
【氏名】柴▲崎▼ 一郎
【テーマコード（参考）】
5F092
5F102
【Ｆターム（参考）】
5F092AA01
5F092AA20
5F092AB01
5F092AC02
5F092BA07
5F092BA15
5F092BA20
5F092BA23
5F092BA35
5F102FA04
5F102GB01
5F102GC01
5F102GD01
5F102GJ03
5F102GJ04
5F102GJ05
5F102GJ06
5F102GL04
5F102GM04
5F102GM08
5F102GQ04
5F102GV08
(57)【要約】
【課題】薄膜化した量子井戸層を適用した場合においても、電子移動度が高く、極低温まで動作可能で、温度安定性が高い半導体積層体を提供する。
【解決手段】半導体積層体１は、基板２と、基板２上に形成される第１障壁層３と、第１障壁層３上に形成される量子井戸層４と、量子井戸層４上に形成される第２障壁層５と、第２障壁層５上に形成されるキャップ層６とを備え、量子井戸層４が、ＩｎＡｓｘＳｂ１－ｘ（０．３≦ｘ≦０．６）からなり、第１障壁層３及び第２障壁層５が、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなる。
【選択図】図１
【解決手段】半導体積層体１は、基板２と、基板２上に形成される第１障壁層３と、第１障壁層３上に形成される量子井戸層４と、量子井戸層４上に形成される第２障壁層５と、第２障壁層５上に形成されるキャップ層６とを備え、量子井戸層４が、ＩｎＡｓｘＳｂ１－ｘ（０．３≦ｘ≦０．６）からなり、第１障壁層３及び第２障壁層５が、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなる。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に形成される第１障壁層と、
前記第１障壁層上に形成される量子井戸層と、
前記量子井戸層上に形成される第２障壁層と、
前記第２障壁層上に形成されるキャップ層とを備え、
前記量子井戸層が、ＩｎＡｓｘＳｂ１－ｘ（０．３≦ｘ≦０．６）からなり、
前記第１障壁層及び前記第２障壁層が、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなることを特徴とする半導体積層体。
前記基板上に形成される第１障壁層と、
前記第１障壁層上に形成される量子井戸層と、
前記量子井戸層上に形成される第２障壁層と、
前記第２障壁層上に形成されるキャップ層とを備え、
前記量子井戸層が、ＩｎＡｓｘＳｂ１－ｘ（０．３≦ｘ≦０．６）からなり、
前記第１障壁層及び前記第２障壁層が、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなることを特徴とする半導体積層体。
【請求項2】
請求項１に記載の半導体積層体において、
前記第１障壁層及び前記第２障壁層が、ＡｌｙＩｎ１－ｙＳｂ（ｙ＝ｘ＋０．１）からなることを特徴とする半導体積層体。
前記第１障壁層及び前記第２障壁層が、ＡｌｙＩｎ１－ｙＳｂ（ｙ＝ｘ＋０．１）からなることを特徴とする半導体積層体。
【請求項3】
請求項１又は２に記載の半導体積層体において、
前記量子井戸層が、ＩｎＡｓｘＳｂ１－ｘ（０．４≦ｘ≦０．６）からなることを特徴とする半導体積層体。
前記量子井戸層が、ＩｎＡｓｘＳｂ１－ｘ（０．４≦ｘ≦０．６）からなることを特徴とする半導体積層体。
【請求項4】
請求項１ないし３までのいずれか一項に記載の半導体積層体において、
前記基板及び前記キャップ層が、ＧａＡｓからなることを特徴とする半導体積層体。
前記基板及び前記キャップ層が、ＧａＡｓからなることを特徴とする半導体積層体。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子井戸構造を有する半導体積層体に関し、特に、薄膜化した量子井戸層を適用した場合においても、電子移動度が高く、極低温まで動作可能で、温度安定性が高い半導体積層体に関する。
【背景技術】
【0002】
ＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ等のIII－Ｖ族化合物半導体は、電子移動度が高いことから、高感度磁気センサとして広く使用されている。中でも、ＩｎＳｂは、バンドギャップが小さく、電子移動度が大きいため、高感度用途に適しているといえる。しかし、基板としてＧａＡｓからなるものを採用した場合、ＩｎＳｂとＧａＡｓとの格子整合が悪く、特に薄膜化（厚さ０．５μｍ以下）した際に電子移動度の低下が問題となる。さらに、低温では電子が空亡化し、電気が流れずに使用できないという問題がある。
【0003】
移動度低下を抑えるために、ＩｎＳｂ層の上下に格子定数の近いＡｌ０．１Ｉｎ０．９Ｓｂからなる層を形成し量子井戸構造とすれば、移動度特性が向上することがわかっているが、低温での抵抗増加が著しく、低温領域では高感度磁気センサとして使用できなかった。
【0004】
これに対し、特許文献１には、温度依存性を低減させることを目的として、基板上に設けられたＡｌｘＩｎ１－ｘＳｂ混晶層（０．０８≦ｘ≦０．１３）と、該ＡｌｘＩｎ１－ｘＳｂ層上に直接接して設けられたＩｎＡｓｘＳｂ１－ｘ（０＜ｘ≦１）薄膜導電層とを備え、ＡｌｘＩｎ１－ｘＳｂ混晶層は、ＩｎＡｓｘＳｂ１－ｘ薄膜導電層より高抵抗又は絶縁性、若しくはｐ型の伝導性を示す層で、かつ、バンドギャップがＩｎＡｓｘＳｂ１－ｘ薄膜導電層より大きく格子不整合（ミスマッチ）が＋０．５％ないし－０．５％である薄膜積層体が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第５５３６３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１には、具体的には、ＧａＡｓ基板上に、Ａｌ０．１Ｉｎ０．９Ｓｂ混晶層、ＩｎＡｓ０．０９Ｓｂ０．９１薄膜導電層、Ａｌ０．１Ｉｎ０．９Ｓｂ混晶層、ＧａＡｓ絶縁層を順次成長させた薄膜積層体が開示され、膜厚３０ｎｍのＩｎＡｓ０．０９Ｓｂ０．９１薄膜導電層である場合、電子移動度３８０００ｃｍ２／Ｖｓ、シート抵抗値５２０／□を達成している。
【0007】
しかしながら、当該特許文献１では、ＡｌｙＩｎ１－ｙＳｂ／ＩｎＡｓｘＳｂ１－ｘ／ＡｌｙＩｎ１－ｙＳｂから構成される薄膜積層体について、温度依存性の詳細な検証はなされておらず、また、バンド構造の観点から、電子移動度、温度特性についての検討はなされていない。
【0008】
本発明は上記課題を解消するためになされたものであり、薄膜化した量子井戸層を適用した場合においても、電子移動度が高く、極低温まで動作可能で、温度安定性が高い半導体積層体を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る半導体積層体は、基板と、基板上に形成される第１障壁層と、第１障壁層上に形成される量子井戸層と、量子井戸層上に形成される第２障壁層と、第２障壁層上に形成されるキャップ層とを備え、量子井戸層が、ＩｎＡｓｘＳｂ１－ｘ（０．３≦ｘ≦０．６）からなり、第１障壁層及び第２障壁層が、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなる。
【0010】
このように本発明においては、ＩｎＡｓｘＳｂ１－ｘ（０．３≦ｘ≦０．６）からなる量子井戸層と、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなる第１障壁層及び第２障壁層とを備えていることから、量子井戸層と第１障壁層及び第２障壁層との格子定数を極めて近く設計することが可能で、格子不整合による悪影響を回避し、低有効質量で、界面散乱が抑制され電子移動度が高く、また、バンドダイアグラムを変調して量子井戸層の伝導帯の底をフェルミ準位よりも低くすることとなり、極低温まで動作可能である。さらに、温度安定性を高くすることができるという効果を有する。
【0011】
本発明に係る半導体積層体は、第１障壁層及び第２障壁層が、ＡｌｙＩｎ１－ｙＳｂ（ｙ＝ｘ＋０．１）からなることが好ましい。
【0012】
このように本発明においては、ＡｌｙＩｎ１－ｙＳｂ（ｙ＝ｘ＋０．１）からなる第１障壁層及び第２障壁層を備えることにより、格子不整合が更に小さく、高品質な結晶を作製できることとなり、電子移動度が高く、極低温まで動作可能で、温度安定性を高くすることができるという効果を有する。
【0013】
本発明に係る半導体積層体は、量子井戸層が、ＩｎＡｓｘＳｂ１－ｘ（０．４≦ｘ≦０．６）からなる。
【0014】
このように本発明においては、ＩｎＡｓｘＳｂ１－ｘ（０．４≦ｘ≦０．６）からなる量子井戸層を備えることにより、更に界面散乱が抑制され電子移動度が高く、量子井戸層の伝導帯の底がフェルミ準位よりも低くなり、極低温まで室温と同じように電気伝導性を有し、更に、温度依存性が低減され、温度安定性が高くなるという効果を有する。
【0015】
本発明に係る半導体積層体は、必要に応じて、基板及びキャップ層が、ＧａＡｓからなる。
【0016】
このように本発明においては、ＧａＡｓからなる基板及びキャップ層を備えることにより、リーク電流を抑え、結晶成長が容易になることとなり、応答速度が速く、かつ消費電力の少ないホール素子に適した積層体を提供できるという効果を有する。
【図面の簡単な説明】
【0017】
【図1】本発明の第１の実施形態に係る半導体積層体の概略構成を示す断面図である。
【図2】平板状の導体のホール効果と、ホール効果により磁界に比例して得られるホール電圧が得られることを説明するための図である。
【図3】本発明の第１の実施形態に係る量子井戸層を構成するＩｎＡｓｘＳｂ１－ｘの組成とバンドギャップとの関係を示すグラフである。
【図4】ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘを固定し、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙを変化させたときのバンドダイアグラムである。
【図5】ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘを変化させ、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙを固定したときのバンドダイアグラムである。
【図6】ＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成のうち、格子整合が良好となる組成のバンドダイアグラムである。
【図8】Ａｓの含有率ｘと波動関数のエッジ侵入長との関係を示すグラフである。
【図10】Ａｓの含有率ｘとキャリア密度との関係を示すグラフである。
【発明を実施するための形態】
【0018】
以下、本発明の実施の形態を説明する。また、本実施形態の全体をとおして同じ要素には同じ符号を付けている。
【0019】
【0020】
図１に示すとおり、本実施形態に係る半導体積層体１は、基板２と、基板２上に形成され、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなる第１障壁層３と、第１障壁層３上に形成され、ＩｎＡｓｘＳｂ１－ｘ（０．３≦ｘ≦０．６）からなる量子井戸層４と、量子井戸層４上に形成され、ＡｌｙＩｎ１－ｙＳｂ（ｘ≦ｙ≦ｘ＋０．２）からなる第２障壁層５と、第２障壁層５上に形成されるキャップ層６とを備える。
【0021】
半導体積層体１は、ＡｌｙＩｎ１－ｙＳｂからなる第１障壁層３及び第２障壁層５でＩｎＡｓｘＳｂ１－ｘからなる量子井戸層４を挟んだサンドイッチ構造となっており、更に第２障壁層５上にＧａＡｓからなるキャップ層６を形成している。
【0022】
また、半導体積層体１は、キャップ層６上にゲート電極等を積層してもよく、電界効果トランジスタ（ＦＥＴ）として使用することもできる。
【0023】
ところで、ホール素子（磁気センサ）を作製する際、半導体積層体１上にパッシベーション処理（窒化シリコン等からなるパッシベーション膜を作製）を施す場合がある。ＡｌｙＩｎ１－ｙＳｂからなる第２障壁層５やＧａＡｓからなるキャップ層６は電気的に不活性であることから、ホール素子作製工程でプラズマ粒子などの衝突やパッシベーション膜との格子不整合等が生じても、素子の特性低下が起きることはほとんどなく、高感度のホール素子を作製できるという利点がある。
【0024】
また、半導体積層体１は、基板２と動作層である量子井戸層４との間に、絶縁性の第１障壁層３を介在させることにより、格子不整合を小さくし、電子移動度等の低下を抑える効果を有する。
【0025】
基板２を構成する材料としては、単結晶を成長できるものであれば特に制限されないが、例えば、ＧａＡｓ、Ｓｉ、ＩｎＰ、ＩｎＳｂ等が挙げられ、リーク電流を抑え、結晶成長が容易であることから、半絶縁性ＧａＡｓから構成される基板であることが好ましい。
【0026】
同様に、キャップ層６を構成する材料としては、特に制限されないが、ＧａＡｓ、Ｓｉ、ＩｎＰ、ＩｎＳｂ等が挙げられ、表面のフェルミ準位のピン止め効果の影響を考慮すると、ＧａＡｓであることが好ましい。
【0027】
第１障壁層３は、ＡｌｙＩｎ１－ｙＳｂからなる。一般に、ＡｌｙＩｎ１－ｙＳｂは、量子井戸層４を構成するＩｎＡｓｘＳｂ１－ｘと格子整合が良好である反面、ＧａＡｓ等の基板材料とは格子不整合が大きく結晶性は悪い。そのため、薄すぎると格子の緩和が十分でなく量子井戸層４の結晶性改善の効果がなくなるため、第１障壁層３の層厚は０．３μｍ以上であることが好ましい。第１障壁層３は障壁層として機能するため、不純物原子のドーピングを行わないことが基本であるが、量子井戸層４の電子を更に増加させるために部分的にｎ型ドーピングしてもよい。
【0028】
量子井戸層４は、本発明に係る各層の構成材料の組み合わせによる量子井戸構造とすれば、ドーピングを行わなくても十分な電子が供給されるが、量子井戸層４の電子を更に増加させるためにｎ型不純物原子のトーピングを行ってもよい。ｎ型ドーパントとして、特に制限されないが、Ｓｎは活性化率が高く、移動度の低下が小さいため、好ましい。
【0029】
第２障壁層５は量子井戸層４を保護するための層であり、その層厚は０．０５μｍ以上あればよい。第２障壁層５も、第１障壁層３と同様に、量子井戸層４の障壁層として機能するため、ドーピングを行わないことが基本であるが、量子井戸層４の電子を更に増加させるために部分的にｎ型ドーピングしてもよい。
【0030】
以下、量子井戸層４を構成するＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘ、並びに第１障壁層３及び第２障壁層５を構成するＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙについて、実施例等も踏まえながら説明する。
【0031】
本発明の量子井戸層４の構成材料は、有効質量が小さく、電子移動度が大きい材料であり、ホール効果も大きい材料である。以下、有効質量と電子移動度との関係を電子のみが電気伝導を担う最も簡単なモデルで説明する。
【0032】
キャリア（電子）移動度μ（ドリフト移動度）は、下記式（１）で表すことができる。
【0033】
【数1】
【0034】
式（１）中、μはキャリア移動度、ｑはキャリアの電荷、ｍは電子の有効質量、τは電子の緩和時間を表す。
【0035】
上記式（１）で示されるように、有効質量が小さいほど、電子移動度が大きくなることがわかる。
【0036】
図２は、平板状の導体のホール効果と、ホール効果により磁界に比例して得られるホール電圧が得られることを説明するための図であり、平板状の導体１０と、電源２０と、平板状の導体１０に電源２０からの電流を流す、互いに相対した電流（駆動電圧端子）電極２０ａ、２０ｂと、電圧計３０と、電圧計３０に接続され、電流の流れる向きに対して直角方向に設置されてホール電圧を計測するための電圧計測端子電極（ホール電極ともいう）３０ａ、３０ｂとから構成されるホール効果測定のための図である。磁界（磁束密度Ｂ）は、平板状の導体１０の面直方向に印可される。図２によれば、ホール電圧を計測することで、ホール移動度を計測することができる。
また、ホール素子（磁気センサ）は、図２に示したような平板状の導体１０のホール効果を利用し、印可された磁場に比例したホール電圧を計測し、磁界を検出する磁界検出素子であり、磁気センサである。
また、ホール素子（磁気センサ）は、図２に示したような平板状の導体１０のホール効果を利用し、印可された磁場に比例したホール電圧を計測し、磁界を検出する磁界検出素子であり、磁気センサである。
【0037】
以下に、ホール移動度の計測と、ホール効果及びホール電圧の関係について説明する。ホール電圧は、ホール効果により得られる磁界に比例する電圧で、ホール効果の大きさを表す。また、磁界検出センサであるホール素子では、ホール電圧は磁界検出感度に比例する電圧である。
【0038】
ところで、特に厳密な場合を除き、通常の薄膜の実験及び議論では、キャリアのホール移動度とキャリア移動度（ドリフト移動度）とは同じと考えてよく、したがって、本明細書中では、ホール移動度は、有効質量と逆比例の関係で結ばれているキャリア移動度（ドリフト移動度）μと同じとしている。
【0039】
ホール効果の計測時の駆動方式としては、ホール電圧がホール係数に比例する定電流駆動法とホール電圧がホール移動度に比例する定電圧駆動法との二つの方式がある。
【0040】
定電流駆動の場合、その出力電圧（ホール電圧）は、下記式（２）で求められる。
【0041】
【数2】
【0042】
式（２）中、ＶＨはホール電圧、ρは比抵抗、μはキャリア移動度、Ｉは電流、ｄは試料の厚さ、Ｂは磁束密度を表す。
【0043】
また、定電圧駆動の場合、その出力電圧（ホール電圧）は、下記式（３）で求められる。
【0044】
【数3】
【0045】
式（３）中、ＶＨはホール電圧、μはキャリア移動度、Ｗは試料の幅、Ｌは試料の長さ、Ｖｉｎは印加電圧、Ｂは磁束密度を表す。
【0046】
上記式（２）及び（３）からもわかるように、磁束密度Ｂの変化に対する出力電圧ＶＨが大きい材料は、ホール効果が大きく、高感度のホール素子の製作が可能である。すなわち、上記式（２）及び（３）における材料の電子輸送特性を表す係数ρμ及び係数μが大きいほど磁気センサ材料として優れていると言える。
【0047】
上述したように、磁束密度Ｂの変化に対する出力電圧ＶＨが大きいほど、ホール効果が大きく、高感度ホール素子や高周波の電子デバイス等の動作部材料として好適である。言い換えれば、キャリア移動度μが大きいほど、高感度のホール素子を製作できるということである。更に言い換えれば、キャリア移動度μが大きな値となるためには、式（１）で示されるように、電子の有効質量ｍが小さく（低有効質量）、電子の緩和時間τが長く（低散乱）なればよい。
【0048】
すなわち、低有効質量で、かつ低散乱であれば、キャリア移動度が大きくなり、ホール効果が大きく、高感度なホール素子を得ることができる材料であり、また、電子が高速で動くので高周波の電子デバイス材料としても好適である。すなわち、材料特性の議論は、電子移動度だけでなく、有効質量や緩和時間の関係からも議論ができる。
【0049】
図３は、本実施形態に係る量子井戸層を構成するＩｎＡｓｘＳｂ１－ｘの組成とバンドギャップとの関係を示すグラフである。図３では、極低温（４．２Ｋ）及び常温（３００Ｋ）でのバンドギャップを示している。
図３に示されるように、Ａｓの含有率ｘが０から１に変化（組成としてＩｎＳｂからＩｎＡｓに変化）するにしたがい、極低温（４．２Ｋ）及び常温（３００Ｋ）のいずれにおいても、バンドギャップ（ｅＶ）は同様の曲線を描いて変化しており、概ねＡｓの含有率ｘが０．３ないし０．４付近でバンドギャップが最小値となっている。
図３に示されるように、Ａｓの含有率ｘが０から１に変化（組成としてＩｎＳｂからＩｎＡｓに変化）するにしたがい、極低温（４．２Ｋ）及び常温（３００Ｋ）のいずれにおいても、バンドギャップ（ｅＶ）は同様の曲線を描いて変化しており、概ねＡｓの含有率ｘが０．３ないし０．４付近でバンドギャップが最小値となっている。
【0050】
上述したように、高感度のホール素子を得るためには、低有効質量であることが一つの条件となるが、この有効質量はバンドギャップが小さいほど小さくなる傾向がある。
以上から、ＩｎＳｂよりもバンドギャップを小さくし、低有効質量とするためには、Ａｓの含有率ｘは０．１≦ｘ≦０．６となる。
以上から、ＩｎＳｂよりもバンドギャップを小さくし、低有効質量とするためには、Ａｓの含有率ｘは０．１≦ｘ≦０．６となる。
【0051】
次に、実施例を用いて、界面散乱、温度安定性等について検証する。
【実施例0052】
以下、実施例を挙げて、本発明に係る半導体積層体における界面散乱、温度特性等の評価について具体的に説明する。
【0053】
検証方法として、半導体積層体の構成として、キャップ層：ＧａＡｓ（６．５ｎｍ）／第２障壁層：ＡｌｙＩｎ１－ｙＳｂ（５０ｎｍ）／量子井戸層：ＩｎＡｓｘＳｂ１－ｘ（５０ｎｍ）／第１障壁層：ＡｌｙＩｎ１－ｙＳｂ（７００ｎｍ）／基板・ＧａＡｓ（１００）で構成されるサンプルを、ポアソン－シュレディンガー方程式計算プログラム（ｎｅｘｔｎａｎｏ）を用いてバンドダイアグラムの計算を行った。また、シミュレーションは、極低温（４．２Ｋ）及び常温（３００Ｋ）で実施した。
【0054】
試料の表面及び基板の裏面であるＧａＡｓのフェルミ準位は、表面・界面準位で決定される。表面・界面における準位はバルク内部とは異なり、ダングリングボンドなどの欠陥によるもの（表面欠陥準位モデル）や、他の隣接する原子による波動関数のしみだし（相手が金属の場合は金属誘起準位モデル）などによって、バンドギャップの中間あたりに準位ができるとされている。このため、ＧａＡｓ表面のフェルミ準位はバンドギャップの半分の位置にピン止めされると仮定した。また、ひずみの影響は考慮に入れていれずに計算した。
これらのことは、非特許文献（Ｒｅｌａｔｉｏｎｓｈｉｐ ｂｅｔｗｅｅｎ ｔｒａｎｓｐｏｒｔ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ｂａｎｄ ｄｉａｇｒａｍｓ ｉｎ ＩｎＡｓｘＳｂ１－ｘ／Ａｌ０．１Ｉｎ０．９Ｓｂ ｑｕａｎｔｕｍｅ ｗｅｌｌｓ，Ｔ．Ｍａｎａｇｏ，Ｓ．Ｉｓｈｉｄａ，Ｈ．Ｇｅｋａ，ａｎｄ Ｉ．Ｓｈｉｂａｓａｋｉ，ＡＩＰ Ａｄｖａｎｃｅｓ ５，０６７１４９（２０１５））で、計算結果と実験結果との整合性がよいことから証明されている。
これらのことは、非特許文献（Ｒｅｌａｔｉｏｎｓｈｉｐ ｂｅｔｗｅｅｎ ｔｒａｎｓｐｏｒｔ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ｂａｎｄ ｄｉａｇｒａｍｓ ｉｎ ＩｎＡｓｘＳｂ１－ｘ／Ａｌ０．１Ｉｎ０．９Ｓｂ ｑｕａｎｔｕｍｅ ｗｅｌｌｓ，Ｔ．Ｍａｎａｇｏ，Ｓ．Ｉｓｈｉｄａ，Ｈ．Ｇｅｋａ，ａｎｄ Ｉ．Ｓｈｉｂａｓａｋｉ，ＡＩＰ Ａｄｖａｎｃｅｓ ５，０６７１４９（２０１５））で、計算結果と実験結果との整合性がよいことから証明されている。
【0055】
まず、シミュレーション結果に基づいて、バンド構造の変化を検証した。
図４は、ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘを固定し、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙを変化させたときのバンドダイアグラムである。Ａｓの含有率ｘを０．４に固定し、Ａｌの含有率ｙを０．２、０．５、０．８とした。
図４に示されるように、Ａｌの含有率ｙが増加するにしたがい、バリア高さが大きくなることが確認された。すなわち、電子の閉じ込め効果が増大したことで、界面散乱が効果的に抑制でき（低散乱）、電子移動度が向上することが明らかとなった。
図４は、ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘを固定し、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙを変化させたときのバンドダイアグラムである。Ａｓの含有率ｘを０．４に固定し、Ａｌの含有率ｙを０．２、０．５、０．８とした。
図４に示されるように、Ａｌの含有率ｙが増加するにしたがい、バリア高さが大きくなることが確認された。すなわち、電子の閉じ込め効果が増大したことで、界面散乱が効果的に抑制でき（低散乱）、電子移動度が向上することが明らかとなった。
【0056】
一方で、図５は、ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘを変化させ、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙを固定したときのバンドダイアグラムである。Ａｌの含有率ｙを０．３に固定し、Ａｓの含有率ｘを０．１、０．３、０．５とした。
図５に示されるように、Ａｓの含有率ｘが増加するにしがたい、量子井戸層を構成するＩｎＡｓｘＳｂ１－ｘのバンドギャップ位置が下がり、伝導帯の底がフェルミ準位より十分低い位置に下がっていることが確認された。すなわち、極低温（４．２Ｋ）においても伝導帯の電子が空亡化することなく、高い電導性を有している。以上から、シート抵抗の温度特性を低減・安定化するとともに、電子移動度の低下を抑制することが明らかとなった。
図５に示されるように、Ａｓの含有率ｘが増加するにしがたい、量子井戸層を構成するＩｎＡｓｘＳｂ１－ｘのバンドギャップ位置が下がり、伝導帯の底がフェルミ準位より十分低い位置に下がっていることが確認された。すなわち、極低温（４．２Ｋ）においても伝導帯の電子が空亡化することなく、高い電導性を有している。以上から、シート抵抗の温度特性を低減・安定化するとともに、電子移動度の低下を抑制することが明らかとなった。
【0057】
図６は、ＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成のうち、格子整合が良好となる組成のバンドダイアグラムである。
【0058】
ところで、半導体のヘテロ接合作製には格子不整合が１％以下であることが望ましく、更に良好な結晶成長には良好なヘテロ接合でよく知られるＧａＡｓ／ＡｌＡｓ系混晶の例に見られるように０．２％以下であることが望ましい。
表１に、ヴェガード則を適用して、Ａｓの含有率ｘに対して、Ａｌの含有率ｙをｙ＝ｘ－０．１からｙ＝ｘ＋０．３まで変化させたときの格子不整合の割合（ＡｌｙＩｎ１－ｙＳｂ基準）を示している。なお、使用した格子定数は、ＩｎＳｂ（６．４７９Å）、ＩｎＡｓ（６．０５８Å）、ＡｌＳｂ（６．１３６Å）である。
表１に、ヴェガード則を適用して、Ａｓの含有率ｘに対して、Ａｌの含有率ｙをｙ＝ｘ－０．１からｙ＝ｘ＋０．３まで変化させたときの格子不整合の割合（ＡｌｙＩｎ１－ｙＳｂ基準）を示している。なお、使用した格子定数は、ＩｎＳｂ（６．４７９Å）、ＩｎＡｓ（６．０５８Å）、ＡｌＳｂ（６．１３６Å）である。
【0059】
【表1】
【0060】
表１に示されるように、Ａｓの含有率ｘ及びＡｌの含有率ｙとの関係において、ｘ≦ｙ≦ｘ＋０．２を満たす範囲では格子不整合が１％以下となる組成が存在し、高品質な結晶を作製でき、良好な特性が期待できる。さらに、０．３≦ｘ≦０．６の範囲において、ｘ≦ｙ≦ｘ＋０．２としたとき、０．８０％以下の格子不整合が得られる。特に、０．３≦ｘ≦０．６の範囲において、ｙ＝ｘ＋０．１としたとき、０．２０％以下の格子不整合を得ることができる。
【0061】
図６に示されるバンドダイアグラムでは、０．３≦ｘ≦０．６の範囲において、格子不整合は、０．２０％以下となっている。ｘ＝０．２、ｙ＝０．２のときは、格子不整合は０．２４％であり、０．２０％を少し超えてしまう。
【0062】
格子整合のよい組成の組み合わせにおいて、バンド構造はタイプIIであり、また、伝導帯の底がフェルミ準位よりも低く、バリア障壁も高くなっている。
【0063】
以上から、０．３≦ｘ≦０．６の範囲において、ｘ≦ｙ≦ｘ＋０．２、より好ましくはｙ＝ｘ＋０．１とすれば、高品質な結晶を作製でき、良好な特性が期待できる。
【0064】
次いで、上記結果に基づいて、電子の量子井戸層内への閉じ込め効果について、検証した。
図７は、図６に示すＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成の組み合わせにおいて、Ａｓの含有率ｘとバリア高さとの関係を示すグラフであり、図８は、Ａｓの含有率ｘと波動関数のエッジ侵入長（しみこみ深さ）との関係を示すグラフである。なお、Ａｓの含有率ｘがｘ＝０．８である場合のバリア高さ（量子井戸深さ）（ｅＶ）及びエッジ侵入長（ｎｍ）は、格子整合が良好となる、Ａｌの含有率ｙがｙ＝１．０（すなわち、第１障壁層及び第２障壁層がＡｌＳｂからなる。）である場合の値である。また、図９では、第１サブバンドと第２サブバンドのエッジ侵入長を示している。
図７は、図６に示すＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成の組み合わせにおいて、Ａｓの含有率ｘとバリア高さとの関係を示すグラフであり、図８は、Ａｓの含有率ｘと波動関数のエッジ侵入長（しみこみ深さ）との関係を示すグラフである。なお、Ａｓの含有率ｘがｘ＝０．８である場合のバリア高さ（量子井戸深さ）（ｅＶ）及びエッジ侵入長（ｎｍ）は、格子整合が良好となる、Ａｌの含有率ｙがｙ＝１．０（すなわち、第１障壁層及び第２障壁層がＡｌＳｂからなる。）である場合の値である。また、図９では、第１サブバンドと第２サブバンドのエッジ侵入長を示している。
【0065】
図７及び図８に示されるように、バリア高さは、温度（４．２Ｋ及び３００Ｋ）に依存していなかった。また、バリア高さ（量子井戸深さ）は、Ａｓの含有率ｘ及びＡｌの含有率ｙが大きいほど低くなるため、電子の閉じ込め効果が大きくなっていることが確認された。また、Ａｌの含有率ｙがｙ≧０．８（含有率ｘ≧０．６）となる場合、ＡｌｙＩｎ１－ｙＳｂは間接遷移型となるが、Ａｓの含有率ｘがｘ≧０．６となる場合でもエッジ侵入長が減少していることから、Γ点の閉じ込め効果がはたらいているものと推定される。
【0066】
閉じ込め効果が大きくなると、界面における電子の存在確率が小さくなることで、電子は界面の影響を受けにくくなり、界面散乱が抑制される。ＡｌｙＩｎ１－ｙＳｂは１原子層の厚さが０．３ｎｍ強であり、界面の影響を小さくするためにはエッジ侵入長は１ないし２原子層分、すなわち０．６ｎｍ以下の厚さ程度に抑えることが望ましい。ｘ＝０．３、ｙ＝０．４の障壁高さ０．８９ｅＶ（４．２Ｋ）のときで、侵入長は０．４２ｎｍ（２原子層弱）であり、ｘ＝０．４、ｙ＝０．５の障壁高さ１．１０ｅＶ（４．２Ｋ）のときで、侵入長は０．３４ｎｍ（ほぼ１原子層）である。
以上を踏まえると、エッジ侵入長は１ないし２原子層分、すなわち０．６ｎｍ以下の厚さで十分な電子の閉じ込め効果が期待できる。すなわち、界面散乱を抑制する観点からは、Ａｓの含有率ｘは侵入長が２原子層以下となるｘ≧０．３であり、好ましくは侵入長が１原子層以下となるｘ≧０．４である。
以上を踏まえると、エッジ侵入長は１ないし２原子層分、すなわち０．６ｎｍ以下の厚さで十分な電子の閉じ込め効果が期待できる。すなわち、界面散乱を抑制する観点からは、Ａｓの含有率ｘは侵入長が２原子層以下となるｘ≧０．３であり、好ましくは侵入長が１原子層以下となるｘ≧０．４である。
【0067】
また、ＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成の組み合わせにおいて、０．２≦ｘ≦０．７及びｘ－０．１≦ｙ≦ｘ＋０．３におけるバリア高さ（ｅＶ）を表２及び表３に示す。表２は、４．２Ｋにおけるバリア高さ（ｅＶ）、表３は、３００Ｋにおけるバリア高さ（ｅＶ）である。なお、表２及び表３中、（Ｉ）及び（III）は、それぞれタイプＩのバンド構造、タイプIIIのバンド構造であることを示し、その他はタイプIIのバンド構造である。
【0068】
【表2】
【0069】
【表3】
【0070】
表２及び表３から、上述したように、０．３≦ｘ≦０．６、ｘ≦ｙ≦ｘ＋０．２の範囲においても、大きなバリア高さが実現している。エッジ侵入長はバリア高さに依存しており、ｘ＝０．３、ｙ＝ｘの障壁高さ０．７３ｅＶのときで、侵入長は０．５４ｎｍである。したがって、バリア高さが０．７３ｅＶ以上であれば、侵入長は０．６ｎｍ以下に抑えられる。したがって、０．３≦ｘ≦０．６、ｘ≦ｙ≦ｘ＋０．２の範囲においても、エッジ侵入長は１ないし２原子層分の厚さ程度に抑えられ、界面散乱を抑制していることが確認された。このように障壁高さとしては、０．７０ｅＶ以上（侵入長としては約２原子層以下に相当）が好ましく、１．１０ｅＶ以上（侵入長としては約１原子層以下に相当）がより好ましい。
【0071】
次いで、上記結果に基づいて、温度安定性について検証した。
図９は、図６に示すＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成の組み合わせにおいて、Ａｓの含有率ｘと量子井戸層における伝導帯の底のエネルギー準位との関係を示すグラフであり、図１０は、Ａｓの含有率ｘとシートキャリア密度との関係を示すグラフである。なお、Ａｓの含有率ｘがｘ＝０．８である場合の量子井戸層における伝導帯の底のエネルギー準位（ｅＶ）及びキャリア密度（ｃｍ－２）は、格子整合が良好となる、Ａｌの含有率ｙがｙ＝１．０（すなわち、第１障壁層及び第２障壁層がＡｌＳｂからなる。）である場合の値である。
図９は、図６に示すＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成の組み合わせにおいて、Ａｓの含有率ｘと量子井戸層における伝導帯の底のエネルギー準位との関係を示すグラフであり、図１０は、Ａｓの含有率ｘとシートキャリア密度との関係を示すグラフである。なお、Ａｓの含有率ｘがｘ＝０．８である場合の量子井戸層における伝導帯の底のエネルギー準位（ｅＶ）及びキャリア密度（ｃｍ－２）は、格子整合が良好となる、Ａｌの含有率ｙがｙ＝１．０（すなわち、第１障壁層及び第２障壁層がＡｌＳｂからなる。）である場合の値である。
【0072】
図９に示されるように、Ａｓの含有率ｘの増加にともない、量子井戸層における伝導帯の底のエネルギー準位は低くなり、極低温（４．２Ｋ）及び常温（３００Ｋ）のいずれの場合においても、Ａｓの含有率ｘがｘ≧０．１となるときフェルミ準位以下になっている。
また、図１０に示されるように、キャリア密度は、Ａｓの含有率ｘがｘ＝０．６となるまで増大し、ｘ≧０．７では減少に転じている。一方で、極低温（４．２Ｋ）及び常温（３００Ｋ）におけるキャリア密度の比（＝３００Ｋにおけるキャリア密度／４．２Ｋにおけるキャリア密度）は、Ａｓの含有率ｘがｘ＝０．３となるまで急激に低減し、その後は緩やかに変化している。なお、波動関数は、含有率ｘ＝０．１では第１サブバンドのみを占有していたが、含有率ｘ≧０．２では第２サブバンドまで占有していた。
また、図１０に示されるように、キャリア密度は、Ａｓの含有率ｘがｘ＝０．６となるまで増大し、ｘ≧０．７では減少に転じている。一方で、極低温（４．２Ｋ）及び常温（３００Ｋ）におけるキャリア密度の比（＝３００Ｋにおけるキャリア密度／４．２Ｋにおけるキャリア密度）は、Ａｓの含有率ｘがｘ＝０．３となるまで急激に低減し、その後は緩やかに変化している。なお、波動関数は、含有率ｘ＝０．１では第１サブバンドのみを占有していたが、含有率ｘ≧０．２では第２サブバンドまで占有していた。
【0073】
以上から、キャリア数が多く、かつキャリア数の変化を抑える（温度安定性の向上）ためには、Ａｓの含有率ｘはｘ≧０．３であり、好ましくはｘ≧０．４である。
【0074】
なお、これまでのＩｎＳｂ系量子井戸の研究から、この材料系の量子井戸ではキャリア密度を増加させることによって、界面のトラップ準位を補償し、電子移動度が向上することが明らかになっている（“Ｉｎｔｅｒｆａｃｉａｌ ｔｒａｐ ｓｔａｔｅｓ ａｎｄ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ｌｏｗ－ｔｅｍｐｅｒａｔｕｒｅ ｍｏｂｉｌｉｔｙ ｂｙ ｄｏｐｉｎｇ ｉｎ ＩｎＳｂ／ＡｌＩｎＳｂ ｑｕａｎｔｕｍ ｗｅｌｌｓ”，Ｔ．Ｍａｎａｇｏ，Ｓ．Ｉｓｈｉｄａ，Ｈ．Ｇｅｋａ，ａｎｄ Ｉ．Ｓｈｉｂａｓａｋｉ，ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ １１７，０６５７０１（２０１５））。
すなわち、この材料系では、キャリア密度の増加は、電子移動度の向上に直結しているといえる。
すなわち、この材料系では、キャリア密度の増加は、電子移動度の向上に直結しているといえる。
【0075】
また、ＩｎＡｓｘＳｂ１－ｘ及びＡｌｙＩｎ１－ｙＳｂの組成の組み合わせにおいて、０．２≦ｘ≦０．７及びｘ－０．１≦ｙ≦ｘ＋０．３におけるキャリア密度（ｃｍ－２）を表４及び表５に示す。表４は、４．２Ｋにおけるキャリア密度（ｃｍ－２）、表５は、３００Ｋにおけるキャリア密度（ｃｍ－２）である。なお、表４及び表５中、（Ｉ）及び（III）は、それぞれタイプＩのバンド構造、タイプIIIのバンド構造であることを示し、その他はタイプIIのバンド構造である。
【0076】
【表4】
【0077】
【表5】
【0078】
表４及び表５から、上述したように、０．３≦ｘ≦０．６、ｘ≦ｙ≦ｘ＋０．２の範囲においても、キャリア数が多く、かつキャリア数の変化を抑え、温度安定性に優れていることが確認された。
【0079】
以上を踏まえると、高電子移動度を実現するため、低有効質量の観点からは、Ａｓの含有率ｘが０．１≦ｘ≦０．６を満たし、界面散乱抑制（低散乱）の観点からは、Ａｓの含有率ｘがｘ≧０．３を満たすことが条件となる。また、格子整合を良好とする観点から、Ａｌの含有率ｙがｘ≦ｙ≦ｘ＋０．２を満たすことが条件となる。さらに、キャリア密度の増加及び安定性、すなわち、温度安定性向上の観点からは、Ａｓの含有率ｘがｘ≧０．３を満たすことが条件となる。
【0080】
これら条件を総合すると、ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘは、０．３≦ｘ≦０．６、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙは、ｘ≦ｙ≦ｘ＋０．２となる。
好ましくは、ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘは、０．４≦ｘ≦０．６、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙは、ｙ＝ｘ＋０．１となる。
好ましくは、ＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘは、０．４≦ｘ≦０．６、ＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙは、ｙ＝ｘ＋０．１となる。
【0081】
このように、本発明に係る半導体積層体は、量子井戸層を構成するＩｎＡｓｘＳｂ１－ｘにおけるＡｓの含有率ｘ、及び量子井戸層の両面に形成される第１障壁層及び第２障壁層を構成するＡｌｙＩｎ１－ｙＳｂにおけるＡｌの含有率ｙを特定の数値範囲とすることにより、電子移動度が高く、極低温まで動作可能で、温度安定性が高い半導体積層体を提供するものであり、本発明の半導体積層体の量子井戸層を図２における平板状の導体に用いる構成で製作される高感度のホール素子（磁気センサ）や、該半導体積層体の量子井戸層に絶縁層を介して、電極を設置した電界効果型トランジスタなどの電子デバイスへの適用が大いに期待できるものである。
【符号の説明】
【0082】
１ 半導体積層体
２ 基板
３ 第１障壁層
４ 量子井戸層
５ 第２障壁層
６ キャップ層
１０ 導体
２０ 電源
２０ａ、２０ｂ 電流（駆動電圧端子）電極
３０ 電圧計
３０ａ、３０ｂ 電圧計測端子電極
２ 基板
３ 第１障壁層
４ 量子井戸層
５ 第２障壁層
６ キャップ層
１０ 導体
２０ 電源
２０ａ、２０ｂ 電流（駆動電圧端子）電極
３０ 電圧計
３０ａ、３０ｂ 電圧計測端子電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】