知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022087435
(43)【公開日】2022-06-13
(54)【発明の名称】ＬＥＤ素子及びその製造方法
(51)【国際特許分類】
H01L 33/02 20100101AFI20220606BHJP
H01L 33/10 20100101ALI20220606BHJP
H01L 33/16 20100101ALI20220606BHJP
H01L 33/30 20100101ALI20220606BHJP
H01L 33/38 20100101ALI20220606BHJP
【ＦＩ】
H01L33/02
H01L33/10
H01L33/16
H01L33/30
H01L33/38
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2020199363
(22)【出願日】2020-12-01
(71)【出願人】
【識別番号】000102212
【氏名又は名称】ウシオ電機株式会社
(74)【代理人】
【識別番号】110000729
【氏名又は名称】特許業務法人 ユニアス国際特許事務所
(72)【発明者】
【氏名】石原 邦亮
【テーマコード（参考）】
5F241
【Ｆターム（参考）】
5F241AA31
5F241AA41
5F241CA04
5F241CA05
5F241CA12
5F241CA23
5F241CA34
5F241CA49
5F241CA53
5F241CA57
5F241CA65
5F241CA73
5F241CA74
5F241CA76
5F241CA77
5F241CA85
5F241CA92
5F241CA93
5F241CB11
5F241CB15
5F241CB36
(57)【要約】 （修正有）
【課題】成長基板とは別の支持基板上にエピタキシャル層が形成されてなるＬＥＤ素子において、支持基板の裏面側におけるチッピングの発現を抑制する。
【解決手段】ＬＥＤ素子１は、Ｓｉからなる支持基板１１と、支持基板の上層に形成され金属材料からなる接合層１３と、接合層の上層に形成されｎ型又はｐ型の第一半導体層と、第一半導体層の上層に形成された活性層２５と、活性層の上層に形成され第一半導体層とは導電型の異なる第二半導体層とを備える。支持基板は、（００１）面を一方の主面とし、［１１０］方向に実質的に平行な辺、及び［１－１０］方向に実質的に平行な辺を有した矩形板状を呈する。第二半導体層は、（００１）面を一方の主面とし、当該第二半導体層の［１１０］方向又は［１－１０］方向が、支持基板の［１１０］方向に対して実質的に平行である。
【選択図】図１
【解決手段】ＬＥＤ素子１は、Ｓｉからなる支持基板１１と、支持基板の上層に形成され金属材料からなる接合層１３と、接合層の上層に形成されｎ型又はｐ型の第一半導体層と、第一半導体層の上層に形成された活性層２５と、活性層の上層に形成され第一半導体層とは導電型の異なる第二半導体層とを備える。支持基板は、（００１）面を一方の主面とし、［１１０］方向に実質的に平行な辺、及び［１－１０］方向に実質的に平行な辺を有した矩形板状を呈する。第二半導体層は、（００１）面を一方の主面とし、当該第二半導体層の［１１０］方向又は［１－１０］方向が、支持基板の［１１０］方向に対して実質的に平行である。
【選択図】図１
【特許請求の範囲】
【請求項1】
Ｓｉからなる支持基板と、
前記支持基板の上層に形成され、金属材料からなる接合層と、
前記接合層の上層に形成された、ｎ型又はｐ型の第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、前記第一半導体層とは導電型の異なる第二半導体層とを備え、
前記支持基板は、（００１）面を一方の主面とし、［１１０］方向に実質的に平行な辺、及び［１－１０］方向に実質的に平行な辺を有した矩形板状を呈し、
前記第二半導体層は、（００１）面を一方の主面とし、当該第二半導体層の［１１０］方向又は［１－１０］方向が、前記支持基板の［１１０］方向に対して実質的に平行であることを特徴とする、ＬＥＤ素子。
前記支持基板の上層に形成され、金属材料からなる接合層と、
前記接合層の上層に形成された、ｎ型又はｐ型の第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、前記第一半導体層とは導電型の異なる第二半導体層とを備え、
前記支持基板は、（００１）面を一方の主面とし、［１１０］方向に実質的に平行な辺、及び［１－１０］方向に実質的に平行な辺を有した矩形板状を呈し、
前記第二半導体層は、（００１）面を一方の主面とし、当該第二半導体層の［１１０］方向又は［１－１０］方向が、前記支持基板の［１１０］方向に対して実質的に平行であることを特徴とする、ＬＥＤ素子。
【請求項2】
前記第二半導体層の［１１０］方向又は［１－１０］方向と、前記支持基板の［１１０］方向とのなす角度が２°以下であることを特徴とする、請求項１に記載のＬＥＤ素子。
【請求項3】
前記支持基板の主面のうち、前記接合層が形成されている側とは反対側の主面に形成された第一電極と、
前記第二半導体層の上層に形成された第二電極とを備えることを特徴とする、請求項１又は２に記載のＬＥＤ素子。
前記第二半導体層の上層に形成された第二電極とを備えることを特徴とする、請求項１又は２に記載のＬＥＤ素子。
【請求項4】
前記接合層の上層の位置、且つ前記第一半導体層の下層の位置に形成され、前記活性層で生成される光に対する反射率が前記接合層よりも高い材料からなる反射層と、
前記反射層の上層の位置、且つ前記第一半導体層の下層の位置に形成された誘電体層と、
前記誘電体層の一部領域において、前記誘電体層内を前記支持基板の主面に直交する方向に貫通し、前記反射層と前記第一半導体層とを電気的に連絡するコンタクト電極とを備ることを特徴とする、請求項３に記載のＬＥＤ素子。
前記反射層の上層の位置、且つ前記第一半導体層の下層の位置に形成された誘電体層と、
前記誘電体層の一部領域において、前記誘電体層内を前記支持基板の主面に直交する方向に貫通し、前記反射層と前記第一半導体層とを電気的に連絡するコンタクト電極とを備ることを特徴とする、請求項３に記載のＬＥＤ素子。
【請求項5】
前記第一半導体層、前記活性層、及び前記第二半導体層は、いずれもＩｎＰからなる成長基板に格子整合可能な材料で構成されていることを特徴とする、請求項１～４のいずれか１項に記載のＬＥＤ素子。
【請求項6】
前記第一半導体層、前記活性層、及び前記第二半導体層は、いずれもＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一種又は二種以上で構成されることを特徴とする、請求項１～５のいずれか１項に記載のＬＥＤ素子。
【請求項7】
前記活性層は、ピーク波長が１０００ｎｍ以上、２０００ｎｍ未満の赤外光を生成することを特徴とする、請求項１～６のいずれか１項に記載のＬＥＤ素子。
【請求項8】
請求項１に記載のＬＥＤ素子の製造方法であって、
（００１）面を一方の主面とする成長基板を準備する工程（ａ）と、
前記成長基板の（００１）面上に、前記第二半導体層、前記活性層、及び前記第一半導体層を順にエピタキシャル成長させて前記エピタキシャル層を形成する工程（ｂ）と、
（００１）面を一方の主面とする前記支持基板を準備する工程（ｃ）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とを実質的に平行に保持しながら、前記成長基板上に形成された前記エピタキシャル層を前記支持基板側に向けた状態で、前記支持基板と前記成長基板とを貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後に前記成長基板を剥離する工程（ｅ）と、
前記支持基板側を固定した状態で、前記支持基板とは反対側に位置する前記エピタキシャル層の側から、前記第二半導体層の［１１０］方向に対して実質的に平行な方向、及び前記第二半導体層の［１－１０］方向に対して実質的に平行な方向に沿ってダイシングする工程（ｆ）とを有することを特徴とする、ＬＥＤ素子の製造方法。
（００１）面を一方の主面とする成長基板を準備する工程（ａ）と、
前記成長基板の（００１）面上に、前記第二半導体層、前記活性層、及び前記第一半導体層を順にエピタキシャル成長させて前記エピタキシャル層を形成する工程（ｂ）と、
（００１）面を一方の主面とする前記支持基板を準備する工程（ｃ）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とを実質的に平行に保持しながら、前記成長基板上に形成された前記エピタキシャル層を前記支持基板側に向けた状態で、前記支持基板と前記成長基板とを貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後に前記成長基板を剥離する工程（ｅ）と、
前記支持基板側を固定した状態で、前記支持基板とは反対側に位置する前記エピタキシャル層の側から、前記第二半導体層の［１１０］方向に対して実質的に平行な方向、及び前記第二半導体層の［１－１０］方向に対して実質的に平行な方向に沿ってダイシングする工程（ｆ）とを有することを特徴とする、ＬＥＤ素子の製造方法。
【請求項9】
前記工程（ｄ）は、前記支持基板に形成されたオリエンテーションフラットと、前記成長基板に形成されたオリエンテーションフラット又はインデックスフラットとを同方向に向けた状態で保持しながら、前記支持基板と前記成長基板とを貼り合わせることを特徴とする、請求項８に記載のＬＥＤ素子の製造方法。
【請求項10】
前記工程（ｄ）よりも前に、前記エピタキシャル層の上層、及び前記支持基板の上層に前記接合層を形成する工程（ｇ）を有し、
前記工程（ｄ）は、
押し当て部材及び位置決め部材を準備する工程（ｄ１）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とが実質的に平行になるように、前記支持基板及び前記成長基板の向きの調整をする工程（ｄ２）と、
前記工程（ｄ２）によって調整された向きを保持するために、前記支持基板及び前記成長基板を、前記押し当て部材によって前記位置決め部材に向けて押し当てる工程（ｄ３）と、
前記工程（ｄ３）を実行しながら、重ね合わせられた前記支持基板及び前記成長基板を加圧することで、前記接合層を介して前記支持基板と前記成長基板を貼り合わせる工程（ｄ４）とを有することを特徴とする、請求項８又は９に記載のＬＥＤ素子の製造方法。
前記工程（ｄ）は、
押し当て部材及び位置決め部材を準備する工程（ｄ１）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とが実質的に平行になるように、前記支持基板及び前記成長基板の向きの調整をする工程（ｄ２）と、
前記工程（ｄ２）によって調整された向きを保持するために、前記支持基板及び前記成長基板を、前記押し当て部材によって前記位置決め部材に向けて押し当てる工程（ｄ３）と、
前記工程（ｄ３）を実行しながら、重ね合わせられた前記支持基板及び前記成長基板を加圧することで、前記接合層を介して前記支持基板と前記成長基板を貼り合わせる工程（ｄ４）とを有することを特徴とする、請求項８又は９に記載のＬＥＤ素子の製造方法。
【請求項11】
前記成長基板は、ＩｎＰ基板であり、
前記第一半導体層、前記活性層、及び前記第二半導体層は、いずれもＩｎＰからなる前記成長基板に格子整合可能な材料で構成されていることを特徴とする、請求項８～１０のいずれか１項に記載のＬＥＤ素子の製造方法。
前記第一半導体層、前記活性層、及び前記第二半導体層は、いずれもＩｎＰからなる前記成長基板に格子整合可能な材料で構成されていることを特徴とする、請求項８～１０のいずれか１項に記載のＬＥＤ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＬＥＤ素子及びその製造方法に関する。
【背景技術】
【0002】
近年、波長１０００ｎｍ以上の赤外領域を発光波長とする半導体発光素子は、防犯・監視カメラ、ガス検知器、医療用のセンサや産業機器等の用途で幅広く用いられている。
【0003】
発光波長が１０００ｎｍ以上の半導体発光素子は、これまで以下の手順で製造されるのが一般的であった（下記、特許文献１参照）。すなわち、成長基板としてのＩｎＰ基板上に、ＩｎＰ基板に格子整合する、第一導電型の半導体層、活性層（「発光層」と称されることもある。）、及び第二導電型の半導体層を順次エピタキシャル成長させる。その後、半導体ウエハ上に電流注入のための電極を形成し、チップ状に切断して製造される。
【0004】
従来、発光波長が１０００ｎｍ以上の半導体発光素子としては、半導体レーザ素子の開発が先行して進められてきた経緯がある。一方で、ＬＥＤ素子については、その用途があまりなかったこともあり、レーザ素子よりは開発が進んでいなかった。
【0005】
しかしながら、近年、アプリケーションの広がりを受け、赤外ＬＥＤ素子についても光出力の向上が求められるようになってきている。ＩｎＰ基板は、可視光領域で用いられるＧａＡｓ基板と同様に、屈折率が３以上と高い値を示す。このため、ＩｎＰ基板を通じて光を取り出そうとすると、空気との界面における屈折率差に起因した全反射が生じ、光取り出し効率が低く制限されてしまう。更に、ＩｎＰ基板は熱抵抗が大きいため、大電流駆動において光出力が飽和状態になりやすい。このような事情から、特許文献１に開示されている構造は、高い光出力を得るＬＥＤ素子を実現するには不向きであった。
【0006】
特許文献１に開示された構造よりも高い光出力を得る方法として、例えば、特許文献２に開示された構造の採用が考えられる。すなわち、高い放熱性を示す導電性の支持基板（Ｂなどが高濃度にドープされたＳｉ基板等）に、エピタキシャル層が形成された成長基板を貼り合わせた後、成長基板を除去することで実現した構造が有効であると考えられる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開平４－２８２８７５号公報
【特許文献2】特開２０１３－０３０６０６号公報
【特許文献3】特開２０１１－１９８９６２号公報
【特許文献4】特開２００７－１９４２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明者の鋭意研究によれば、エピタキシャル層が形成されたＩｎＰ基板（成長基板）と、支持基板としてのＳｉ基板とを貼り合わせた後、ＩｎＰ基板を除去し、その後に、チップ化のためのダイシングを行うと、特にＳｉ基板の裏面側に、チッピングと称される小片の脱落痕が複数確認された。特に、大型や多数のチッピングが生じると、チップ化された複数のＬＥＤ素子の間に形状の相違が生じてしまい、製品の外観歩留まりが低下するおそれがある。
【0009】
なお、異種基板の貼り合わせる際に、ウェハレベルで生じる割れやクラックを抑制する方法として、上記特許文献３及び特許文献４の技術が開示されている。しかしながら、これらの文献は、いずれもウェハレベルの割れやクラックの抑制を対象としており、特にエピタキシャル層内の割れやクラックに対して着目した技術である。これらの方法を採用しても、チップ化後のＳｉ基板の裏面側のチッピングを抑制する効果は期待できない。
【0010】
本発明は、上記の課題に鑑み、成長基板とは別の支持基板上にエピタキシャル層が形成されてなるＬＥＤ素子において、支持基板の裏面側におけるチッピングの発現を抑制することを目的とする。
【課題を解決するための手段】
【0011】
本発明に係るＬＥＤ素子は、
Ｓｉからなる支持基板と、
前記支持基板の上層に形成され、金属材料からなる接合層と、
前記接合層の上層に形成された、ｎ型又はｐ型の第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、前記第一半導体層とは導電型の異なる第二半導体層とを備え、
前記支持基板は、（００１）面を一方の主面とし、［１１０］方向に実質的に平行な辺、及び［１－１０］方向に実質的に平行な辺を有した矩形板状を呈し、
前記第二半導体層は、（００１）面を一方の主面とし、当該第二半導体層の［１１０］方向又は［１－１０］方向が、前記支持基板の［１１０］方向に対して実質的に平行であることを特徴とする。
Ｓｉからなる支持基板と、
前記支持基板の上層に形成され、金属材料からなる接合層と、
前記接合層の上層に形成された、ｎ型又はｐ型の第一半導体層と、
前記第一半導体層の上層に形成された活性層と、
前記活性層の上層に形成され、前記第一半導体層とは導電型の異なる第二半導体層とを備え、
前記支持基板は、（００１）面を一方の主面とし、［１１０］方向に実質的に平行な辺、及び［１－１０］方向に実質的に平行な辺を有した矩形板状を呈し、
前記第二半導体層は、（００１）面を一方の主面とし、当該第二半導体層の［１１０］方向又は［１－１０］方向が、前記支持基板の［１１０］方向に対して実質的に平行であることを特徴とする。
【0012】
本明細書及び図面内において、３つの整数ｈ，ｋ，ｌを用いて表記される（ｈｋｌ）は面方位を示す。また、［ｈｋｌ］は面（ｈｋｌ）の法線方向を示す。ここで、ｈ、ｋ及びｌは、同じ又は異なる整数でありミラー指数と呼ばれる。ミラー指数の前に表される「－」は、本来数字の頭上に表されるものであり、「バー」と呼ばれるものであるが、表記の都合上、本明細書及び図面ではミラー指数の前に表記している。
【0013】
本明細書において、ある方向ｄ１と別の方向ｄ２とが「実質的に平行」とは、方向ｄ１に平行な直線Ｌｄ１と、方向ｄ２に平行な直線Ｌｄ２とが完全に平行である場合、すなわちこれら２つの直線（Ｌｄ１，Ｌｄ２）のなす角度が０°である場合は勿論のこと、これらの２つの直線のなす角度が２°以下であることを意味する。なお、方向ｄ１と方向ｄ２とが「実質的に平行」である場合、方向ｄ１に平行な直線Ｌｄ１と、方向ｄ２に平行な直線Ｌｄ２とがなす角度は、好ましくは１．５°以下であり、より好ましくは１°以下である。
【0014】
本明細書において、「ＧａＩｎＡｓＰ」という記述は、ＧａとＩｎとＡｓとＰの混晶であることを意味し、組成比の記述を単に省略して記載したものである。「ＡｌＧａＩｎＡｓ」等の他の記載も同様である。
【0015】
本明細書において、「ピーク波長」とは発光スペクトルにおいて光出力が最も高い波長を指す。
【0016】
従来の方法で、成長基板と支持基板を貼り合わせ、成長基板を剥離した後、チップ化のためにダイシングを行うと、支持基板の裏面側に大型のチッピングが生じた理由について、本発明者は以下のように考察している。
【0017】
エピタキシャル層が形成された成長基板（例えばＩｎＰ基板）と、支持基板としてのＳｉ基板とを貼り合わせるに際しては、安定した貼り合わせ強度と導電性の確保の観点から、両基板にそれぞれハンダ等の金属からなる接合層を成膜した状態で、これらの接合層同士を接合させるのが通常である。この貼り合わせ工程の際、両基板には回転方向の自由度が存在する。
【0018】
成長基板と支持基板とが貼り合わせられた後、エピタキシャル層を残して成長基板が除去される。その後、ダイシングによりウェハがチップ化される。ここで、エピタキシャル層は、膜厚が薄く機械的に脆弱であることから、エピタキシャル層に対して切削が施されると、エピタキシャル層に対して膜剥がれ等、デバイスに対して致命的なダメージが生じる可能性がある。このため、ダイシング工程の前に、ダイシング該当箇所に形成されているエピタキシャル層を、事前にエッチング等によって除去するのが通常である（メサエッチング）。
【0019】
ＩｎＰ基板からなる成長基板の主面に成長されたエピタキシャル層は、その化学的性質から、もとのＩｎＰ基板の［１１０］方向及び［１－１０］方向に沿って、言い換えれば、エピタキシャル層の［１１０］方向及び［１－１０］方向に沿ってエッチングすると、直線性の高い形状が得られる。つまり、メサエッチング工程の後には、［１１０］方向及び［１－１０］方向に沿ったダイシングラインが形成されている。よって、ダイシング工程は、このダイシングラインに沿って行われる。
【0020】
なお、成長基板としてＧａＡｓ基板を用いた場合であっても、同様に［１１０］方向及び［１－１０］方向に沿ってエピタキシャル層をエッチングすると、直線性の高い形状が得られる。よって、この場合も、ダイシング工程は［１１０］方向及び［１－１０］方向に沿って実行されることになる。
【0021】
ダイシング工程は、支持基板を高速に回転するブレード（典型的にはダイヤモンドブレード）で切削することで行われる。このとき、支持基板の裏面側に不可避的にチッピングが発生する。チッピングの発生理由としてはいくつか考えられるが、例えば、ブレードの砥粒（典型的にはダイヤモンドの微粉末）が高速で支持基板に接触すること、切削屑が切削界面に巻き込まれること、ブレードに回転ゆらぎ（偏芯）があること、異なる材料（例えばＳｉ基板とダイシングテープ等）を一緒に切断すること等が理由として考えられる。
【0022】
支持基板としては、高い導電性と高い熱伝導率が得られるという観点から、Ｓｉの単結晶基板を用いることが一般的である。単結晶基板は劈開性があり、原子配列の揃った面に沿った方向（すなわち所定の結晶方位）に劈開しやすい。このため、ひとたび小さなチッピングが発生すると、機械的切断を生じさせる力が分散されず、結晶方位に沿って亀裂が進展してしまう。従って、基板の切削方位によっては小さなチッピングがきっかけとなって大きなチッピング（脱落痕、欠け）が発生し、外観の不良を招く。
【0023】
本発明に係るＬＥＤ素子によれば、エピタキシャル層を形成する第二半導体層と、支持基板とが同じ（００１）面を主面とした状態であって、第二半導体層の［１１０］方向又は［１－１０］方向が、支持基板の［１１０］方向に対して実質的に平行に構成されている。上述したように、チップ化の前に行われるメサエッチング工程において、第二半導体層を含むエピタキシャル層には、［１１０］方向及び［１－１０］方向に沿ったダイシングラインが形成される。
【0024】
ここで、第二半導体層の［１１０］方向又は［１－１０］方向が、支持基板の［１１０］方向に対して実質的に平行に構成されていることから、ダイシングラインの方向は、支持基板の［１１０］方向及び［１－１０］方向に対して実質的に平行となる。Ｓｉの結晶構造はダイヤモンド構造であり、（００１）面に直交する２つの面である、（１１０）面と（１００）面を比較すると、（１１０）面は（１００）面よりも劈開性が高い。なお、（１１０）面と、（－１－１０）面、（１－１０）面、及び（－１１０）面とは、結晶の対称性に鑑みると等価であり、｛１１０｝面と総称できる。同様に、（１００）面と、（－１００）面、（０１０）面、及び（０－１０）面とは、結晶の対称性に鑑みると等価であり、｛１００｝面と総称できる。この総称表記を用いると、Ｓｉからなる支持基板において、｛１１０｝面は｛１００｝面よりも劈開性が高い。
【0025】
つまり、支持基板の［１１０］方向及び［１－１０］方向に対して実質的に平行に形成されたダイシングラインに沿って、Ｓｉからなる支持基板がダイシングされると、このダイシングの方向は、劈開性の高い｛１１０｝面に平行な方向となる。この結果、仮に微小なチッピングが発生し、このチッピングを起点として亀裂が生じたとしても、この亀裂は、ダイシング方向と同方向の［１１０］方向及び［１－１０］方向に進展しやすい。つまり、チッピングは、ダイシングによって現れる切断面に平行な方向に進展しやすく、チップの内側に向けて進展しにくくなる。この結果、チッピングの大きさや数を抑制することができる。
【0026】
ところで、成長基板や支持基板には、結晶方位の確認のためのオリエンテーションフラット（以下、「ＯＦ」と略記することがある。）が形成されているのが一般的である。従来、成長基板と支持基板を貼り合わせる際には、このＯＦを用いて向きを揃える工程が行われる場合もある。ただし、この工程は、特に意図が存在しているわけではなく、ある程度の向きを揃えるという程度の処理に過ぎない。
【0027】
上述したように、これら２つの異種基板の貼り合わせの際には、回転方向の自由度が存在するため、単にＯＦの向きを揃えた程度では、厳密な意味で方向を同方向にすることができない。なお、「発明の詳細な説明」の項で後述されるが、単に２つの基板のＯＦ同士の向きを揃えただけで貼り合わせを行った場合には、貼り合わせ後の支持基板の［１１０］方向と成長基板の［１１０］とは、４°の角度ずれが確認された。この角度ずれが生じた状態でメサエッチングが行われると、メサエッチング後に形成されるダイシングラインの一つの方向、すなわち第一半導体層（エピタキシャル層）の［１１０］方向は、支持基板の［１１０］方向に対して実質的に平行ではなく、４°程度の角度ずれが生じた状態となる。
【0028】
なお、ここで「４°程度」と記載しているのは、エピタキシャル層上に形成されるメサエッチングの方向（ダイシングラインの方向）が、厳密には［１１０］方向（及び［１－１０］方向）に一致せず、±０．３°以内の範囲でずれる可能性があるためである。
【0029】
この状態でダイシングラインに沿ってダイシングが行われると、チッピングが進展しやすい、支持基板の［１１０］方向及び［１－１０］方向が、ダイシング方向から４°程度の角度を有していることから、ダイシング方向よりもチップの内側にチッピングが進展しやすくなる。
【0030】
これに対し、本発明に係る構成によれば、支持基板が（００１）面を一方の主面とし、［１１０］方向に実質的に平行な辺、及び［１－１０］方向に実質的に平行な辺を有した矩形板状を呈しており、且つ、第一半導体層が（００１）面を一方の主面とし、［１１０］方向又は［１－１０］方向が、支持基板の［１１０］方向に対して実質的に平行である。つまり、この構成によって、ダイシング工程の際に生じるチッピングを起点とした亀裂の進展方向が、支持基板の辺の方向に沿わせられるため、チッピングがチップ内部の方向に進展しにくくなり、チッピングの規模や発現数の拡大が抑制できる。
【0031】
なお、上記の観点に立てば、エピタキシャル層を成長させる成長基板がＩｎＰである場合に限らず、劈開方位がＩｎＰと同様の結晶構造を有する成長基板上に成長したエピタキシャル層を備えたＬＥＤ素子に対しても、同様の効果が実現できる。一例として、成長基板としては、ＩｎＰの他、ＧａＡｓ、ＧａＰを利用できる。つまり、本発明に係るＬＥＤ素子において、第一半導体層、活性層、及び第二半導体層としては、上記の成長基板に対して格子整合が可能な材料であればよい。そして、ＬＥＤ素子の発光波長は、活性層の構成材料のバンドギャップエネルギーに依存することから、本発明のＬＥＤ素子は、赤外ＬＥＤ素子には限定されず、一部の可視域のＬＥＤ素子にも適用が可能である。
【0032】
一例として、成長基板をＩｎＰ基板とした場合には、前記第一半導体層、前記活性層、及び前記第二半導体層は、いずれもＩｎＰ、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＩｎＡｓ、及びＩｎＧａＡｓからなる群に属する一種又は二種以上で構成できる。これらの材料は、いずれもＩｎＰ基板に対して格子整合可能な材料である。この構成により、ピーク波長が１０００ｎｍ以上、２０００ｎｍ未満の赤外光を生成するＬＥＤ素子を実現できる。
【0033】
別の一例として、成長基板をＧａＡｓ基板とした場合には、前記第一半導体層、前記活性層、及び前記第二半導体層は、いずれもＧａＡｓ、ＡｌＧａＩｎＡｓ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＧａＰからなる群に属する一種又は二種以上で構成できる。これらの材料は、いずれもＧａＡｓ基板に対して格子整合可能な材料である。この構成により、ピーク波長が６００ｎｍ以上、１０００ｎｍ未満の可視光又は近赤外光を生成するＬＥＤ素子を実現できる。
【0034】
前記第二半導体層の［１１０］方向又は［１－１０］方向と、前記支持基板の［１１０］方向とのなす角度は２°以下とするのが好適である。なおこの角度は、１．５°以下であるのがより好ましく、１°以下であるのが特に好ましい。この角度を小さくすればするほど、チッピングをチップ内側に進展させにくくできる。
【0035】
前記ＬＥＤ素子は、前記支持基板の主面のうち、前記接合層が形成されている側とは反対側の主面に形成された第一電極と、前記第二半導体層の上層に形成された第二電極とを備えるものとしても構わない。
【0036】
前記ＬＥＤ素子は、
前記接合層の上層の位置、且つ前記第一半導体層の下層の位置に形成され、前記活性層で生成される光に対する反射率が前記接合層よりも高い材料からなる反射層と、
前記反射層の上層の位置、且つ前記第一半導体層の下層の位置に形成された誘電体層と、
前記誘電体層の一部領域において、前記誘電体層内を前記支持基板の主面に直交する方向に貫通し、前記反射層と前記第一半導体層とを電気的に連絡するコンタクト電極とを備るものとしても構わない。
前記接合層の上層の位置、且つ前記第一半導体層の下層の位置に形成され、前記活性層で生成される光に対する反射率が前記接合層よりも高い材料からなる反射層と、
前記反射層の上層の位置、且つ前記第一半導体層の下層の位置に形成された誘電体層と、
前記誘電体層の一部領域において、前記誘電体層内を前記支持基板の主面に直交する方向に貫通し、前記反射層と前記第一半導体層とを電気的に連絡するコンタクト電極とを備るものとしても構わない。
【0037】
この構成によれば、活性層から出射した光のうち、支持基板側に進行した光を、光取り出し面に対応する第二半導体層側に戻すことができるため、光取り出し効率が向上する。
【0038】
なお、単に支持基板側に進行する光を光取り出し面側に戻す目的であれば、反射層を直接第一半導体層（より詳細にはコンタクト層）の全面に接触させる構造を採用してもよさそうに思われる。しかしながら、半導体材料からなるコンタクト層と金属材料からなる反射層との接触抵抗を低下させるためには、両者に対して熱処理を行う必要がある。この熱処理により、半導体材料からなるコンタクト層と金属材料からなる反射層とを接触して熱処理を行うと、反射層を構成する金属材料とコンタクト層とが合金化し、反射率が低下してしまう。かかる観点から、反射層はコンタクト層に対して直接接触させることはできない。そこで、反射層とコンタクト層との電気的接続を確保する観点から、上記の構造のように、反射層を誘電体層の下層に形成しつつ、第一半導体層と反射層とを電気的に接続するために、誘電体層内を貫通するコンタクト電極が設けられている。
【0039】
コンタクト電極は、反射層よりは反射率が低いものの、コンタクト層との間で容易に合金化して低い接触抵抗が実現できる材料で構成される。一例として、コンタクト電極は、ＡｕＺｎ、ＡｕＢｅ、Ａｕ／Ｚｎ／Ａｕ層構造等を用いることができる。また、誘電体層としては、絶縁性を示し、熱的な安定性が高く、且つ活性層から出射される光に対する透過率が高い材料から適宜選択される。一例として、誘電体層は、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3等が利用できる。これにより、活性層から出射されて支持基板側に進行した光は、コンタクト電極が形成されていない誘電体内の領域を通過した後、その下層に形成された反射層で反射して光取り出し面に導かれる。
【0040】
光取り出し効率を高める観点からは、支持基板の主面である（００１）面に平行な方向（以下、単に「面方向」という。）に関して、コンタクト電極が形成される領域の面積をなるべく小さくするのが好ましい。一方で、この面積をあまりに小さくすると、半導体層内を流れる電流の経路が一部の箇所に集中すると共に、抵抗が大きくなってしまう。かかる観点から、コンタクト電極は、面方向に関して離散した複数の箇所に形成されるのが好ましい。
【0041】
また、本発明は、上記構成を示すＬＥＤ素子の製造方法であって、
（００１）面を一方の主面とする成長基板を準備する工程（ａ）と、
前記成長基板の（００１）面上に、前記第二半導体層、前記活性層、及び前記第一半導体層を順にエピタキシャル成長させて前記エピタキシャル層を形成する工程（ｂ）と、
（００１）面を一方の主面とする前記支持基板を準備する工程（ｃ）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とを実質的に平行に保持しながら、前記成長基板上に形成された前記エピタキシャル層を前記支持基板側に向けた状態で、前記支持基板と前記成長基板とを貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後に前記成長基板を剥離する工程（ｅ）と、
前記支持基板側を固定した状態で、前記支持基板とは反対側に位置する前記エピタキシャル層の側から、前記第二半導体層の［１１０］方向に対して実質的に平行な方向、及び前記第二半導体層の［１－１０］方向に対して実質的に平行な方向に沿ってダイシングする工程（ｆ）とを有することを特徴とする。
（００１）面を一方の主面とする成長基板を準備する工程（ａ）と、
前記成長基板の（００１）面上に、前記第二半導体層、前記活性層、及び前記第一半導体層を順にエピタキシャル成長させて前記エピタキシャル層を形成する工程（ｂ）と、
（００１）面を一方の主面とする前記支持基板を準備する工程（ｃ）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とを実質的に平行に保持しながら、前記成長基板上に形成された前記エピタキシャル層を前記支持基板側に向けた状態で、前記支持基板と前記成長基板とを貼り合わせる工程（ｄ）と、
前記工程（ｄ）の後に前記成長基板を剥離する工程（ｅ）と、
前記支持基板側を固定した状態で、前記支持基板とは反対側に位置する前記エピタキシャル層の側から、前記第二半導体層の［１１０］方向に対して実質的に平行な方向、及び前記第二半導体層の［１－１０］方向に対して実質的に平行な方向に沿ってダイシングする工程（ｆ）とを有することを特徴とする。
【0042】
これにより、工程（ｆ）のダイシング工程におけるダイシング方向を、支持基板の劈開性の高い｛１１０｝面に平行な方向にできるため、このダイシングの際に生じるチッピングを起点とした亀裂の進展方向を、支持基板の辺の方向に沿わせられる。これにより、チッピングがチップ内部の方向に進展しにくくなり、チッピングの規模や発現数の拡大が抑制できる。
【0043】
前記工程（ｄ）は、前記支持基板に形成されたオリエンテーションフラットと、前記成長基板に形成されたオリエンテーションフラット又はインデックスフラットとを同方向に向けた状態で保持しながら、前記支持基板と前記成長基板とを貼り合わせるものとしても構わない。
【0044】
また、前記ＬＥＤ素子の製造方法は、前記工程（ｄ）よりも前に、前記エピタキシャル層の上層、及び前記支持基板の上層に前記接合層を形成する工程（ｇ）を有し、
前記工程（ｄ）は、
押し当て部材及び位置決め部材を準備する工程（ｄ１）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とが実質的に平行になるように、前記支持基板及び前記成長基板の向きの調整をする工程（ｄ２）と、
前記工程（ｄ２）によって調整された向きを保持するために、前記支持基板及び前記成長基板を、前記押し当て部材によって前記位置決め部材に向けて押し当てる工程（ｄ３）と、
前記工程（ｄ３）を実行しながら、重ね合わせられた前記支持基板及び前記成長基板を加圧することで、前記接合層を介して前記支持基板と前記成長基板を貼り合わせる工程（ｄ４）とを有するものとしても構わない。
前記工程（ｄ）は、
押し当て部材及び位置決め部材を準備する工程（ｄ１）と、
前記支持基板の［１１０］方向と、前記成長基板の［１１０］方向又は［１－１０］方向とが実質的に平行になるように、前記支持基板及び前記成長基板の向きの調整をする工程（ｄ２）と、
前記工程（ｄ２）によって調整された向きを保持するために、前記支持基板及び前記成長基板を、前記押し当て部材によって前記位置決め部材に向けて押し当てる工程（ｄ３）と、
前記工程（ｄ３）を実行しながら、重ね合わせられた前記支持基板及び前記成長基板を加圧することで、前記接合層を介して前記支持基板と前記成長基板を貼り合わせる工程（ｄ４）とを有するものとしても構わない。
【0045】
この方法により、両基板を重ね合わせた状態での回転方向に関する自由度が抑制されるため、工程（ｄ２）で調整された向きを保持したまま、ダイシングを行うことができる。
【発明の効果】
【0046】
本発明によれば、成長基板とは別の支持基板上にエピタキシャル層が形成されてなるＬＥＤ素子において、支持基板の裏面側に生じるチッピングの発現が抑制でき、製品の外観歩留まりを向上できる。
【図面の簡単な説明】
【0047】
【図1】本発明のＬＥＤ素子の一実施形態の構造を模式的に示す断面図である。
【図4B】成長基板３の（００１）面を上面にした平面図である。
【図6B】支持基板１１の（００１）面を上面にした平面図である。
【図8B】成長基板３と支持基板１１の位置合わせの状態を保持するための方法の一例を模式的に示す図面である。
【図11A】実施例１のＬＥＤ素子の支持基板１１の裏面側の写真である。
【図11B】実施例２のＬＥＤ素子の支持基板１１の裏面側の写真である。
【図11C】比較例１のＬＥＤ素子の支持基板１１の裏面側の写真である。
【発明を実施するための形態】
【0048】
本発明に係るＬＥＤ素子及びその製造方法の実施形態につき、図面を参照して説明する。なお、以下の図面は模式的に示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致しない。また、図面間においても寸法比が一致していない場合がある。
【0049】
本明細書内において、「層Ａの上層に層Ｂが形成されている」という表現は、層Ａの面上に直接層Ｂが形成されている場合はもちろん、層Ａの面上に薄膜を介して層Ｂが形成されている場合も含む意図である。なお、ここでいう「薄膜」とは、膜厚１０ｎｍ以下の層を指し、好ましくは５ｎｍ以下の層を指すものとして構わない。
【0050】
図１は、本実施形態のＬＥＤ素子の構造を模式的に示す断面図である。図１に示すＬＥＤ素子１は、支持基板１１の上層に形成されたエピタキシャル層２０を備える。図１に示すＬＥＤ素子１は、所定の位置においてＸＹ平面に沿って切断したときの模式的な断面図に対応する。以下の説明では、適宜、図１に付されたＸＹＺ座標系が参照される。
【0051】
以下の説明では、方向を表現する際に正負の向きを区別する場合には、「＋Ｘ方向」、「－Ｘ方向」のように、正負の符号を付して記載される。また、正負の向きを区別せずに方向を表現する場合には、単に「Ｘ方向」と記載される。すなわち、本明細書において、単に「Ｘ方向」と記載されている場合には、「＋Ｘ方向」と「－Ｘ方向」の双方が含まれる。Ｙ方向及びＺ方向についても同様である。
【0052】
本実施形態のＬＥＤ素子１は、エピタキシャル層２０内（より詳細には後述される活性層２５内）で、赤外光Ｌが生成される。より詳細には、図１に示すように、赤外光Ｌ（Ｌ１，Ｌ２）は、活性層２５を基準としたときに＋Ｙ方向に取り出される。赤外光Ｌは、一例として、ピーク波長が１０００ｎｍ以上、２０００ｎｍ以下の光である。
【0053】
［素子構造］
以下、ＬＥＤ素子１の構造について詳細に説明する。
以下、ＬＥＤ素子１の構造について詳細に説明する。
【0054】
（支持基板１１）
支持基板１１はＳｉからなり、導電性を示すように高濃度にドーパントがドープされている。一例として、Ｂ（ホウ素）が１×１０19／ｃｍ3以上のドーパント濃度でドープされた、抵抗率が１０ｍΩｃｍ以下のＳｉ基板が利用される。ドーパントとしては、Ｂ（ホウ素）以外には、例えば、Ｐ、Ａｓ、Ｓｂ等が利用できる。高濃度にドーパントがドープされることで導電性が確保される。また、Ｓｉ基板を用いることで、高い放熱性が確保できると共に、製造コストを低廉化できる。
支持基板１１はＳｉからなり、導電性を示すように高濃度にドーパントがドープされている。一例として、Ｂ（ホウ素）が１×１０19／ｃｍ3以上のドーパント濃度でドープされた、抵抗率が１０ｍΩｃｍ以下のＳｉ基板が利用される。ドーパントとしては、Ｂ（ホウ素）以外には、例えば、Ｐ、Ａｓ、Ｓｂ等が利用できる。高濃度にドーパントがドープされることで導電性が確保される。また、Ｓｉ基板を用いることで、高い放熱性が確保できると共に、製造コストを低廉化できる。
【0055】
支持基板１１の厚み（Ｙ方向に係る長さ）は、特に限定されないが、例えば５０μｍ以上、５００μｍ以下であり、好ましくは１００μｍ以上、３００μｍ以下である。
【0056】
支持基板１１は、一方の主面が（００１）面である。
【0057】
（接合層１３）
図１に示すＬＥＤ素子１は、支持基板１１の上層に形成された接合層１３を備える。接合層１３は低融点のハンダ材料からなり、例えばＡｕ、Ａｕ－Ｚｎ、Ａｕ－Ｓｎ、Ａｕ－Ｉｎ、Ａｕ－Ｃｕ－Ｓｎ、Ｃｕ－Ｓｎ、Ｐｄ－Ｓｎ、Ｓｎ等で構成される。図８Ａを参照して後述されるように、この接合層１３は、エピタキシャル層２０が上面に形成された成長基板３と、支持基板１１とを貼り合わせるために利用される。接合層１３の厚みは、特に限定されないが、例えば０．５μｍ以上、５．０μｍ以下であり、好ましくは１．０μｍ以上、３．０μｍ以下である。
図１に示すＬＥＤ素子１は、支持基板１１の上層に形成された接合層１３を備える。接合層１３は低融点のハンダ材料からなり、例えばＡｕ、Ａｕ－Ｚｎ、Ａｕ－Ｓｎ、Ａｕ－Ｉｎ、Ａｕ－Ｃｕ－Ｓｎ、Ｃｕ－Ｓｎ、Ｐｄ－Ｓｎ、Ｓｎ等で構成される。図８Ａを参照して後述されるように、この接合層１３は、エピタキシャル層２０が上面に形成された成長基板３と、支持基板１１とを貼り合わせるために利用される。接合層１３の厚みは、特に限定されないが、例えば０．５μｍ以上、５．０μｍ以下であり、好ましくは１．０μｍ以上、３．０μｍ以下である。
【0058】
（バリア層１４，バリア層１６）
図１に示すＬＥＤ素子１は、バリア層（１４，１６）を備える。バリア層（１４，１６）は、接合層１３を構成するハンダ材料の拡散を抑制する目的で設けられており、かかる機能を実現する限りにおいて材料には限定されない。例えば、Ｔｉ、Ｐｔ、Ｗ、Ｍｏ、Ｎｉ等を含む材料で実現できる。一例として、Ｔｉ／Ｐｔ／Ａｕの積層体で構成される。
図１に示すＬＥＤ素子１は、バリア層（１４，１６）を備える。バリア層（１４，１６）は、接合層１３を構成するハンダ材料の拡散を抑制する目的で設けられており、かかる機能を実現する限りにおいて材料には限定されない。例えば、Ｔｉ、Ｐｔ、Ｗ、Ｍｏ、Ｎｉ等を含む材料で実現できる。一例として、Ｔｉ／Ｐｔ／Ａｕの積層体で構成される。
【0059】
バリア層（１４，１６）の厚みは、特に限定されないが、例えば０．０５μｍ以上、３μｍ以下であり、好ましくは０．２μｍ以上、１μｍ以下である。
【0060】
なお、図１に示すＬＥＤ素子１では、バリア層（１４，１６）が形成されているが、本発明においてバリア層（１４，１６）を備えるか否かは任意である。
【0061】
（反射層１５）
図１に示すＬＥＤ素子１は、接合層１３の上層に形成された反射層１５を備える。反射層１５は、活性層２５内で生成された赤外光Ｌのうち、支持基板１１側（－Ｙ方向）に進行する赤外光Ｌ２を反射させて、＋Ｙ方向に導く機能を奏する。反射層１５は、導電性材料であって、且つ、赤外光Ｌに対して高い反射率を示す材料で構成される。反射層１５の赤外光Ｌに対する反射率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
図１に示すＬＥＤ素子１は、接合層１３の上層に形成された反射層１５を備える。反射層１５は、活性層２５内で生成された赤外光Ｌのうち、支持基板１１側（－Ｙ方向）に進行する赤外光Ｌ２を反射させて、＋Ｙ方向に導く機能を奏する。反射層１５は、導電性材料であって、且つ、赤外光Ｌに対して高い反射率を示す材料で構成される。反射層１５の赤外光Ｌに対する反射率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
【0062】
赤外光Ｌのピーク波長が１０００ｎｍ以上、２０００ｎｍ以下である場合においては、反射層１５はＡｇ、Ａｇ合金、Ａｕ、Ａｌ、Ｃｕ等の金属材料を用いることができる。反射層１５を構成する材料は、活性層２５で生成される光の波長に応じて適宜選択される。
【0063】
反射層１５の厚みは、特に限定されないが、例えば０．１μｍ以上、２．０μｍ以下であり、好ましくは０．３μｍ以上、１．０μｍ以下である。
【0064】
図１に示すように、反射層１５と接合層１３の間にバリア層１４が形成されることで、接合層１３を構成する材料が反射層１５側に拡散して反射層１５の反射率を低下させることが抑制できる。
【0065】
なお、光取り出し効率を向上させる観点からは、図１に示すように、ＬＥＤ素子１が反射層１５を備えるのが好適であるが、本発明において、ＬＥＤ素子１が反射層１５を備えるか否かは任意である。
【0066】
（誘電体層１７）
図１に示すＬＥＤ素子１は、反射層１５の上層に形成された誘電体層１７を備える。誘電体層１７は、電気的絶縁性を示し、且つ赤外光Ｌに対する透過性の高い材料で構成される。誘電体層１７の赤外光Ｌに対する透過率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
図１に示すＬＥＤ素子１は、反射層１５の上層に形成された誘電体層１７を備える。誘電体層１７は、電気的絶縁性を示し、且つ赤外光Ｌに対する透過性の高い材料で構成される。誘電体層１７の赤外光Ｌに対する透過率は、７０％以上であるのが好ましく、８０％以上であるのがより好ましく、９０％以上であるのが特に好ましい。
【0067】
赤外光Ｌのピーク波長が１０００ｎｍ以上、２０００ｎｍ以下である場合においては、誘電体層１７はＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3等の材料を用いることができる。誘電体層１７を構成する材料は、活性層２５で生成される光の波長に応じて適宜選択される。
【0068】
（エピタキシャル層２０）
図１に示すＬＥＤ素子１は、誘電体層１７の上層に形成されたエピタキシャル層２０を有する。エピタキシャル層２０は、複数の層の積層体で構成される。具体的には、エピタキシャル層２０は、コンタクト層２１と、第一クラッド層２３と、活性層２５と、第二クラッド層２７とを含む。エピタキシャル層２０を構成する各半導体層（２１，２３，２５，２７）は、後述される成長基板３と格子整合してエピタキシャル成長が可能な材料で構成される。
図１に示すＬＥＤ素子１は、誘電体層１７の上層に形成されたエピタキシャル層２０を有する。エピタキシャル層２０は、複数の層の積層体で構成される。具体的には、エピタキシャル層２０は、コンタクト層２１と、第一クラッド層２３と、活性層２５と、第二クラッド層２７とを含む。エピタキシャル層２０を構成する各半導体層（２１，２３，２５，２７）は、後述される成長基板３と格子整合してエピタキシャル成長が可能な材料で構成される。
【0069】
《コンタクト層２１，第一クラッド層２３》
本実施形態において、コンタクト層２１は例えばｐ型のＧａＩｎＡｓＰで構成される。コンタクト層２１の厚みは限定されないが、例えば、１０ｎｍ以上、１０００ｎｍ以下であり、好ましくは５０ｎｍ以上、５００ｎｍ以下である。また、コンタクト層２１のｐ型ドーパント濃度は、好ましくは５×１０17／ｃｍ3以上、３×１０19／ｃｍ3以下であり、より好ましくは、１×１０18／ｃｍ3以上、２×１０19／ｃｍ3以下である。
本実施形態において、コンタクト層２１は例えばｐ型のＧａＩｎＡｓＰで構成される。コンタクト層２１の厚みは限定されないが、例えば、１０ｎｍ以上、１０００ｎｍ以下であり、好ましくは５０ｎｍ以上、５００ｎｍ以下である。また、コンタクト層２１のｐ型ドーパント濃度は、好ましくは５×１０17／ｃｍ3以上、３×１０19／ｃｍ3以下であり、より好ましくは、１×１０18／ｃｍ3以上、２×１０19／ｃｍ3以下である。
【0070】
本実施形態において、第一クラッド層２３はコンタクト層２１の上層に形成されており、例えばｐ型のＩｎＰで構成される。第一クラッド層２３の厚みは限定されないが、例えば、１０００ｎｍ以上、１００００ｎｍ以下であり、好ましくは２０００ｎｍ以上、５０００ｎｍ以下である。第一クラッド層２３のｐ型ドーパント濃度は、活性層２５から離れた位置において、好ましくは１×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下であり、より好ましくは、５×１０17／ｃｍ3以上、３×１０18／ｃｍ3以下である。
【0071】
コンタクト層２１及び第一クラッド層２３に含まれるｐ型ドーパントとしては、Ｚｎ、Ｍｇ、Ｂｅ等を利用することができ、Ｚｎ又はＭｇが好ましく、Ｚｎが特に好ましい。本実施形態では、コンタクト層２１及び第一クラッド層２３が「第一半導体層」に対応する。
【0072】
《活性層２５》
本実施形態において、活性層２５は、第一クラッド層２３の上層に形成された半導体層で構成される。活性層２５は、狙いとする波長の光を生成可能であり、且つ図４Ａ及び図４Ｂを参照して後述される成長基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。
本実施形態において、活性層２５は、第一クラッド層２３の上層に形成された半導体層で構成される。活性層２５は、狙いとする波長の光を生成可能であり、且つ図４Ａ及び図４Ｂを参照して後述される成長基板３と格子整合してエピタキシャル成長が可能な材料から適宜選択される。
【0073】
例えば、ピーク波長が１０００ｎｍ以上、２０００ｎｍ以下の赤外光Ｌを出射するＬＥＤ素子１を実現したい場合に、活性層２５は、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓの単層構造としても構わないし、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、又はＩｎＧａＡｓからなる井戸層と、井戸層よりもバンドギャップエネルギーの大きいＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓ、又はＩｎＰからなる障壁層とを含むＭＱＷ（Multiple Quantum Well：多重量子井戸）構造としても構わない。
【0074】
活性層２５の膜厚は、活性層２５が単層構造の場合は、５０ｎｍ以上、２０００ｎｍ以下であり、好ましくは、１００ｎｍ以上、３００ｎｍ以下である。また、活性層２５がＭＱＷ構造の場合は、膜厚５ｎｍ以上２０ｎｍ以下の井戸層及び障壁層が、２周期以上５０周期以下の範囲で積層されて構成される。
【0075】
活性層２５は、ｎ型又はｐ型にドープされていても構わないし、アンドープでも構わない。ｎ型にドープされる場合には、ドーパントとしては、例えばＳｉを利用することができる。
【0076】
《第二クラッド層２７》
本実施形態において、第二クラッド層２７は、活性層２５の上層に形成されており、例えばｎ型のＩｎＰで構成される。第二クラッド層２７の厚みは限定されないが、例えば１００ｎｍ以上、１００００ｎｍ以下であり、好ましくは、５００ｎｍ以上、５０００ｎｍ以下である。第二クラッド層２７のｎ型ドーパント濃度は、好ましくは１×１０17／ｃｍ3以上、５×１０18／ｃｍ3以下であり、より好ましくは、５×１０17／ｃｍ3以上、４×１０18／ｃｍ3以下である。第二クラッド層２７にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ等を利用することができ、Ｓｉが特に好ましい。第二クラッド層２７が「第二半導体層」に対応する。
本実施形態において、第二クラッド層２７は、活性層２５の上層に形成されており、例えばｎ型のＩｎＰで構成される。第二クラッド層２７の厚みは限定されないが、例えば１００ｎｍ以上、１００００ｎｍ以下であり、好ましくは、５００ｎｍ以上、５０００ｎｍ以下である。第二クラッド層２７のｎ型ドーパント濃度は、好ましくは１×１０17／ｃｍ3以上、５×１０18／ｃｍ3以下であり、より好ましくは、５×１０17／ｃｍ3以上、４×１０18／ｃｍ3以下である。第二クラッド層２７にドープされるｎ型不純物材料としては、Ｓｎ、Ｓｉ、Ｓ、Ｇｅ、Ｓｅ等を利用することができ、Ｓｉが特に好ましい。第二クラッド層２７が「第二半導体層」に対応する。
【0077】
第一クラッド層２３及び第二クラッド層２７は、活性層２５で生成された赤外光Ｌを吸収しない材料であって、且つ、成長基板３（後述する図４Ａ及び図４Ｂ参照）と格子整合してエピタキシャル成長が可能な材料から適宜選択される。成長基板３としてＩｎＰ基板を採用する場合には、第一クラッド層２３及び第二クラッド層２７としては、ＩｎＰの他、ＧａＩｎＡｓＰ、ＡｌＧａＩｎＡｓ等の材料を利用することが可能である。
【0078】
（コンタクト電極３１）
図１に示すＬＥＤ素子１は、誘電体層１７内の複数の箇所においてＹ方向に誘電体層１７を貫通して形成された、コンタクト電極３１を有する。コンタクト電極３１は、誘電体層１７の＋Ｙ側に形成されているコンタクト層２１と、誘電体層１７の－Ｙ側に形成されている反射層１５とを連絡する。つまり、コンタクト電極３１を介して、反射層１５と第一クラッド層２３（第一半導体層）とが電気的に接続される。
図１に示すＬＥＤ素子１は、誘電体層１７内の複数の箇所においてＹ方向に誘電体層１７を貫通して形成された、コンタクト電極３１を有する。コンタクト電極３１は、誘電体層１７の＋Ｙ側に形成されているコンタクト層２１と、誘電体層１７の－Ｙ側に形成されている反射層１５とを連絡する。つまり、コンタクト電極３１を介して、反射層１５と第一クラッド層２３（第一半導体層）とが電気的に接続される。
【0079】
コンタクト電極３１は、コンタクト層２１に対してオーミック接触が可能な材料で構成される。コンタクト電極３１は、一例として、Ａｕ／Ｚｎ／Ａｕ、ＡｕＺｎ、ＡｕＢｅ等の材料からなり、これらの材料を複数備えるものとしても構わない。これらの材料は、反射層１５を構成する材料と比較して、赤外光Ｌに対する反射率が低い。
【0080】
Ｙ方向に見た場合の、コンタクト電極３１のパターン形状は任意である。ただし、支持基板１１の主面（ＸＺ平面、（００１）面）に平行な方向（以下、「面方向」という。）に関して活性層２５内の広い範囲に電流を流す観点からは、コンタクト電極３１は面方向に分散して複数配置されるのが好ましい。
【0081】
Ｙ方向に見たときの、全てのコンタクト電極３１の総面積は、エピタキシャル層２０（例えば活性層２５）の面方向に係る面積に対して、３０％以下であるのが好ましく、２０％以下であるのがより好ましく、１５％以下であるのが特に好ましい。コンタクト電極３１の総面積が比較的大きくなると、活性層２５から支持基板１１側（－Ｙ方向）に進行する赤外光Ｌ２がコンタクト電極３１に吸収されてしまい、取り出し効率が低下してしまう。一方で、コンタクト電極３１の総面積が小さすぎると、抵抗値が高くなって順方向電圧が上昇してしまう。
【0082】
（第一電極３３）
図１に示すＬＥＤ素子１は、支持基板１１のエピタキシャル層２０とは反対側（－Ｙ側）の面上に形成された、第一電極３３を備える。第一電極３３は支持基板１１に対してオーミック接触が実現されている。第一電極３３は、一例として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｐｔ／Ｔｉ、Ｇｅ／Ｐｔ等の材料で構成され、これらの材料を複数備えるものとしても構わない。第一電極３３は、支持基板１１の裏面側の所定の位置に形成され、必ずしも裏面全面に形成されなくて構わない。
図１に示すＬＥＤ素子１は、支持基板１１のエピタキシャル層２０とは反対側（－Ｙ側）の面上に形成された、第一電極３３を備える。第一電極３３は支持基板１１に対してオーミック接触が実現されている。第一電極３３は、一例として、ＡｕＧｅ／Ｎｉ／Ａｕ、Ｐｔ／Ｔｉ、Ｇｅ／Ｐｔ等の材料で構成され、これらの材料を複数備えるものとしても構わない。第一電極３３は、支持基板１１の裏面側の所定の位置に形成され、必ずしも裏面全面に形成されなくて構わない。
【0083】
（第二電極３２）
図１に示すＬＥＤ素子１は、第二クラッド層２７の上層に形成された、第二電極３２を備える。第二電極３２は、Ｙ方向に見たときに、第二クラッド層２７の上層において、格子状に延伸して形成されるのが好ましい。これにより、活性層２５内を流れる電流を面方向に広げることができ、活性層２５内の広い範囲で発光させることができる。ただし、本発明において、第二電極３２のパターン形状は任意である。
図１に示すＬＥＤ素子１は、第二クラッド層２７の上層に形成された、第二電極３２を備える。第二電極３２は、Ｙ方向に見たときに、第二クラッド層２７の上層において、格子状に延伸して形成されるのが好ましい。これにより、活性層２５内を流れる電流を面方向に広げることができ、活性層２５内の広い範囲で発光させることができる。ただし、本発明において、第二電極３２のパターン形状は任意である。
【0084】
第二電極３２は、一例として、Ａｕ／Ｚｎ／Ａｕ、ＡｕＺｎ、ＡｕＢｅ等の材料で構成され、これらの材料を複数備えるものとしても構わない。
【0085】
（パッド電極３４）
図１に示すＬＥＤ素子１は、第二電極３２の上面に形成されたパッド電極３４を有する。なお、図１では、第二電極３２の上面全面にパッド電極３４が形成されているように図示されているが、これは図示の都合によるものである。実際には、面方向に延伸する第二電極３２の一部の面上に、パッド電極３４が形成されるものとして構わない。パッド電極３４は、例えばＴｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等で構成される。
図１に示すＬＥＤ素子１は、第二電極３２の上面に形成されたパッド電極３４を有する。なお、図１では、第二電極３２の上面全面にパッド電極３４が形成されているように図示されているが、これは図示の都合によるものである。実際には、面方向に延伸する第二電極３２の一部の面上に、パッド電極３４が形成されるものとして構わない。パッド電極３４は、例えばＴｉ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ等で構成される。
【0086】
このパッド電極３４は、給電のためのボンディングワイヤを接触させる領域を確保する目的で設けられているが、本発明においてパッド電極３４を備えるか否かは任意である。
【0087】
【0088】
図２は、図１に示すＬＥＤ素子１から支持基板１１のみを抜き出して、＋Ｙ側から見たときの平面図を、ミラー指数を用いた結晶方位を付記した状態で示す図面である。上述したように、支持基板１１は、（００１）面を一方の主面とするＳｉ基板である。ここでは、エピタキシャル層２０が、支持基板１１の（００１）面上に形成されている場合が想定されている。つまり、図２では、支持基板１１の（００１）面が＋Ｙ側を向いている状態の平面図が図示されている。
【0089】
図２に示すように、支持基板１１は、［１１０］方向に実質的に平行な辺と、［１－１０］方向に実質的に平行な辺を有した矩形板状を呈している。すなわち、支持基板１１を構成する４辺のうち、向かい合う一対の２辺は、支持基板１１の［１１０］方向に対して２°以下の範囲内の角度であり、他の向かい合う一対の２辺は、支持基板１１の［１－１０］方向に対して２°以下の範囲内の角度である。
【0090】
【0091】
図５Ａを参照して後述されるように、第二クラッド層２７を含むエピタキシャル層２０は、（００１）面を主面とする成長基板３上にエピタキシャル成長されることで形成される。つまり、エピタキシャル層２０を構成する各半導体層は、成長基板３の結晶方位を維持した状態で成長する。その後、図８Ａ及び図８Ｂを参照して後述されるように、この成長基板３は、エピタキシャル層２０を支持基板１１側に向けた状態で、支持基板１１と貼り合わせられた後、除去される。つまり、エピタキシャル層２０の主面は、成長基板３と同じく（００１）面であり、この面は支持基板１１側を向いている。このため、図３Ａには、第二クラッド層２７の（００１）面に対して裏側の（００－１）面が＋Ｙ側を向いている状態の平面図が図示されている。ただし、成長基板３の（００－１）面上にエピタキシャル層２０が形成されるものとしても構わない。
【0092】
図２及び図３Ａに示すように、本実施形態のＬＥＤ素子１は、第二クラッド層２７の［１１０］方向が、支持基板１１の［１１０］方向に対して実質的に平行である。つまり、第二クラッド層２７の［１１０］方向と、支持基板１１の［１１０］方向とがなす角度は、２°以下の範囲内である。なお、方向同士の角度を評価する場合には、各方向の正負の向きは問わないものとする。すなわち、［１１０］方向と［－１－１０］方向とは同方向であるものとし、同様に、［１－１０］方向と［－１１０］方向とは同方向であるものとする。
【0093】
なお、第二クラッド層２７の［１１０］方向と、支持基板１１の［１１０］方向とがなす角度は、例えばＸ線回折法（ＸＲＤ法）を用いて測定できる。
【0094】
上記の内容は、言い換えれば、エピタキシャル層２０を構成する各半導体層の［１１０］方向が、支持基板１１の［１１０］方向に対して実質的に平行になっていることを意味する。Ｓｉからなる支持基板１１において、｛１１０｝面は｛１００｝面よりも劈開性が高い。そして、エピタキシャル層２０を構成する各半導体層の一辺の方向である［１１０］方向が、支持基板１１の［１１０］方向に対して実質的に平行になっていることは、チップ化のためのダイシング工程の際に、支持基板の［１１０］方向に沿ってダイシングされることを意味する。従って、ダイシング工程において生じる支持基板１１の裏面側に生じるチッピングを起点とした亀裂の進展を、ダイシング方向に沿わせることができる。これにより、チップ内部に向かう亀裂の進展が抑制でき、チッピングの大きさや量を抑制できる。詳細については後述される。
【0095】
なお、ダイシング方向を、支持基板１１の劈開性の高い方向に実質的に平行にするという観点からは、図３Ｂに示すように、第二クラッド層２７（すなわちエピタキシャル層２０）の［１－１０］方向と、支持基板１１の［１１０］方向（図２参照）とが２°以下の範囲内の角度となるように配置されていても構わない。
【0096】
［製造方法］
上述したＬＥＤ素子１の製造方法の一例について、図４Ａ～図１０Ｂの各図を参照して説明する。図４Ａ、図５Ａ～図５Ｃ、図６Ａ、図７、図８Ａ、図９Ａ～図９Ｅ、図１０Ａ～図１０Ｂは、いずれも製造プロセス内における一工程における断面図である。他の図面については、以下において後述される。
上述したＬＥＤ素子１の製造方法の一例について、図４Ａ～図１０Ｂの各図を参照して説明する。図４Ａ、図５Ａ～図５Ｃ、図６Ａ、図７、図８Ａ、図９Ａ～図９Ｅ、図１０Ａ～図１０Ｂは、いずれも製造プロセス内における一工程における断面図である。他の図面については、以下において後述される。
【0097】
（ステップＳ１）
図４Ａに示すように、成長基板３を準備する。本実施形態では、（００１）面を一方の主面とするＩｎＰ基板が好適に利用される。図４Ｂは、成長基板３の（００１）面を上面にした平面図である。ここでは、一例として、成長基板３として、オリエンテーションフラット（ＯＦ）と、インデックスフラット（ＩＦ）が設けられたＩｎＰ基板が利用される。ＯＦは、成長基板３の（１１０）面に形成されており、ＩＦは、成長基板３の（１－１０）面に形成されている。
図４Ａに示すように、成長基板３を準備する。本実施形態では、（００１）面を一方の主面とするＩｎＰ基板が好適に利用される。図４Ｂは、成長基板３の（００１）面を上面にした平面図である。ここでは、一例として、成長基板３として、オリエンテーションフラット（ＯＦ）と、インデックスフラット（ＩＦ）が設けられたＩｎＰ基板が利用される。ＯＦは、成長基板３の（１１０）面に形成されており、ＩＦは、成長基板３の（１－１０）面に形成されている。
【0098】
なお、成長基板３としては、次の工程で形成したいエピタキシャル層２０を成長できる基板であれば、ＩｎＰには限定されず、ＧａＡｓや、ＧａＰを利用できる。
【0099】
このステップＳ１が、工程（ａ）に対応する。
【0100】
（ステップＳ２）
図５Ａに示すように、成長基板３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に搬送し、成長基板３の（００１）面上に、バッファ層２９、エッチングストップ層（ＥＳ層）２８、第二クラッド層２７、活性層２５、第一クラッド層２３及びコンタクト層２１を順次エピタキシャル成長させて、エピタキシャル層２０を形成する。本ステップＳ２において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度等が適宜調整される。
図５Ａに示すように、成長基板３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置内に搬送し、成長基板３の（００１）面上に、バッファ層２９、エッチングストップ層（ＥＳ層）２８、第二クラッド層２７、活性層２５、第一クラッド層２３及びコンタクト層２１を順次エピタキシャル成長させて、エピタキシャル層２０を形成する。本ステップＳ２において、成長させる層の材料や膜厚に応じて、原料ガスの種類及び流量、処理時間、環境温度等が適宜調整される。
【0101】
一例として、Ｓｉをドーパントしたｎ型のＩｎＰを所定膜厚（例えば５００ｎｍ程度）成膜することでバッファ層２９が形成され、その後、バッファ層２９とは異なる材料の層（ここでは、ＩｎＧａＡｓ層）を所定膜厚（例えば２００ｎｍ程度）成膜することでＥＳ層２８が形成される。その後、上述した膜厚や組成となるように成長条件が設定された状態で、第二クラッド層２７、活性層２５、第一クラッド層２３及びコンタクト層２１が順次形成される。
【0102】
このステップＳ２が、工程（ｂ）に対応する。
【0103】
（ステップＳ３）
エピタキシャル層２０が形成されたウェハが、ＭＯＣＶＤ装置から取り出された後、プラズマＣＶＤ法によって例えばＳｉＯ2からなる誘電体層１７が成膜される（図５Ｂ参照）。次に、誘電体層１７の表面に、フォトリソグラフィ法によってパターニングされたレジストマスクが形成される。バッファードフッ酸などの所定の薬剤を用いたエッチング法により、レジスト開口部に形成された誘電体層１７が除去された後、ＥＢ蒸着装置によって、例えば、Ａｕ／Ｚｎ／Ａｕからなるコンタクト電極３１の材料膜が成膜される。
エピタキシャル層２０が形成されたウェハが、ＭＯＣＶＤ装置から取り出された後、プラズマＣＶＤ法によって例えばＳｉＯ2からなる誘電体層１７が成膜される（図５Ｂ参照）。次に、誘電体層１７の表面に、フォトリソグラフィ法によってパターニングされたレジストマスクが形成される。バッファードフッ酸などの所定の薬剤を用いたエッチング法により、レジスト開口部に形成された誘電体層１７が除去された後、ＥＢ蒸着装置によって、例えば、Ａｕ／Ｚｎ／Ａｕからなるコンタクト電極３１の材料膜が成膜される。
【0104】
次に、レジストマスクが除去された後、不要領域（ただし下記のアライメントマーク形成予定領域を除く）に形成された材料膜がリフトオフされることでコンタクト電極３１が形成される。このとき、成長基板３に形成されたＯＦを基準として、コンタクト電極３１と同材料からなるアライメントマークが、エピタキシャル層２０の一部上面に形成される。好ましくは、アライメントマークは、成長基板３の面方向に関して、ＬＥＤの形成予定領域から充分に離れた２箇所又は３箇所以上の位置に設けられる。その後、例えば、４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施されることで、コンタクト層２１とコンタクト電極３１との間のオーミック接触が実現される。
【0105】
（ステップＳ４）
図５Ｃに示すように、反射層１５、バリア層１４、及び接合層１３ａが順次形成される。例えば、ＥＢ蒸着装置によって、Ａｌ／Ａｕが所定の膜厚で成膜されることで反射層１５が形成され、引き続き、Ｔｉ／Ｐｔ／Ａｕが所定の膜厚で成膜されることでバリア層１４が形成され、引き続き、Ｔｉ／Ａｕが所定の膜厚で成膜されることで接合層１３ａが形成される。接合層１３ａは上述した接合層１３と同一の材料として構わない。
図５Ｃに示すように、反射層１５、バリア層１４、及び接合層１３ａが順次形成される。例えば、ＥＢ蒸着装置によって、Ａｌ／Ａｕが所定の膜厚で成膜されることで反射層１５が形成され、引き続き、Ｔｉ／Ｐｔ／Ａｕが所定の膜厚で成膜されることでバリア層１４が形成され、引き続き、Ｔｉ／Ａｕが所定の膜厚で成膜されることで接合層１３ａが形成される。接合層１３ａは上述した接合層１３と同一の材料として構わない。
【0106】
（ステップＳ５）
図６Ａに示すように、成長基板３とは別の支持基板１１が準備される。本実施形態では、（００１）面を一方の主面とし、Ｂ（ホウ素）が高濃度にドープされた導電性を示すＳｉ基板が利用される。支持基板１１の電気抵抗率は、１００ｍΩ・ｃｍ（＝１ｍΩ・ｍ）未満とするのが好適である。
図６Ａに示すように、成長基板３とは別の支持基板１１が準備される。本実施形態では、（００１）面を一方の主面とし、Ｂ（ホウ素）が高濃度にドープされた導電性を示すＳｉ基板が利用される。支持基板１１の電気抵抗率は、１００ｍΩ・ｃｍ（＝１ｍΩ・ｍ）未満とするのが好適である。
【0107】
図６Ｂは、支持基板１１の（００１）面を上面にした平面図である。ここでは、支持基板１１として、（１１０）面にオリエンテーションフラット（ＯＦ）が形成されたＳｉ基板が一例として利用される。
【0108】
このステップＳ５が、工程（ｃ）に対応する。
【0109】
（ステップＳ６）
図７に示すように、支持基板１１の主面上に、バリア層１６及び接合層１３ｂが形成される。バリア層１６及び接合層１３ｂは、ステップＳ４で上述した、バリア層１４、及び接合層１３ａと同様の方法で形成できる。
図７に示すように、支持基板１１の主面上に、バリア層１６及び接合層１３ｂが形成される。バリア層１６及び接合層１３ｂは、ステップＳ４で上述した、バリア層１４、及び接合層１３ａと同様の方法で形成できる。
【0110】
このステップＳ６が、工程（ｇ）に対応する。なお、バリア層１６を形成するか否かは任意である。
【0111】
（ステップＳ７）
図８Ａに示すように、接合層１３（１３ａ，１３ｂ）を介して、成長基板３と支持基板１１とが貼り合わせられる。好ましくは、それぞれの接合層１３（１３ａ，１３ｂ）の表面を洗浄した状態で重ね合わせられる。
図８Ａに示すように、接合層１３（１３ａ，１３ｂ）を介して、成長基板３と支持基板１１とが貼り合わせられる。好ましくは、それぞれの接合層１３（１３ａ，１３ｂ）の表面を洗浄した状態で重ね合わせられる。
【0112】
この重ね合わせの工程の際に、成長基板３と支持基板１１の位置関係がずれないよう、調整される。図８Ｂは、この位置合わせの状態を保持するための方法の一例を模式的に示す図面である。板バネ等からなる押し当て部材５２と、ピン等からなる位置決め部材５１が準備される（工程（ｄ１））。そして、成長基板３（ＩｎＰ）のＯＦと、支持基板１１（Ｓｉ）のＯＦとが同じ向きになるように調整される（工程（ｄ２））。この状態で、押し当て部材５２によって位置決め部材５１側に向けて外力ｆ５２によって押し当てる。これにより、成長基板３の［１１０］方向と、支持基板１１の［１１０］方向とが実質的に平行となるように保持される（工程（ｄ３））。
【0113】
この押し当てを行うことで、成長基板３の［１１０］方向と支持基板１１の［１１０］方向とを実質的に平行に保持しながら、ウェハボンディング装置で加圧しながら昇温する（工程（ｄ４））。これにより、成長基板３上の接合層１３ａと支持基板１１上の接合層１３ｂとが、溶融されて一体化され（接合層１３）、両基板が接合される。この結果、成長基板３と支持基板１１とが貼り合わせられた後においても、成長基板３の［１１０］方向と支持基板１１の［１１０］方向とが実質的に平行となる。
【0114】
このステップＳ７が、工程（ｄ）に対応する。
【0115】
（ステップＳ８）
図９Ａに示すように、成長基板３が除去される。一例としては、接合した状態の基板を塩酸系のエッチャントに浸漬することで、成長基板３が除去される。このとき、成長基板３やバッファ層２９とは異なる材料で形成されたＥＳ層２８は、塩酸系のエッチャントに不溶であるため、ＥＳ層２８が露出した時点でエッチング処理が停止する。
図９Ａに示すように、成長基板３が除去される。一例としては、接合した状態の基板を塩酸系のエッチャントに浸漬することで、成長基板３が除去される。このとき、成長基板３やバッファ層２９とは異なる材料で形成されたＥＳ層２８は、塩酸系のエッチャントに不溶であるため、ＥＳ層２８が露出した時点でエッチング処理が停止する。
【0116】
このステップＳ８が、工程（ｅ）に対応する。
【0117】
（ステップＳ９）
図９Ｂに示すように、ＥＳ層２８を除去して第二クラッド層２７を露出させる。例えば、必要に応じて純水で洗浄後、ＥＳ層２８に対しては可溶で、第二クラッド層２７に対しては不溶な所定の薬液に浸漬することで、ＥＳ層２８が除去される。一例として、硫酸と過酸化水素水の混合溶液（ＳＰＭ）を利用できる。
図９Ｂに示すように、ＥＳ層２８を除去して第二クラッド層２７を露出させる。例えば、必要に応じて純水で洗浄後、ＥＳ層２８に対しては可溶で、第二クラッド層２７に対しては不溶な所定の薬液に浸漬することで、ＥＳ層２８が除去される。一例として、硫酸と過酸化水素水の混合溶液（ＳＰＭ）を利用できる。
【0118】
（ステップＳ１０）
図９Ｃに示すように、露出した第二クラッド層２７の表面に対して第二電極３２が形成される。より具体的には、ステップＳ３で形成されたアライメントマークを基準として、第二クラッド層２７の表面に、フォトリソグラフィ法によってパターニングされたレジストマスクが形成される。次に、ＥＢ蒸着装置によって、第二電極３２の形成材料（例えば、Ａｕ／Ｇｅ／Ａｕ）が成膜された後、リフトオフすることで、第二電極３２が形成される。その後、第二電極３２のオーミック性を実現するために、例えば４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施される。
図９Ｃに示すように、露出した第二クラッド層２７の表面に対して第二電極３２が形成される。より具体的には、ステップＳ３で形成されたアライメントマークを基準として、第二クラッド層２７の表面に、フォトリソグラフィ法によってパターニングされたレジストマスクが形成される。次に、ＥＢ蒸着装置によって、第二電極３２の形成材料（例えば、Ａｕ／Ｇｅ／Ａｕ）が成膜された後、リフトオフすることで、第二電極３２が形成される。その後、第二電極３２のオーミック性を実現するために、例えば４５０℃、１０分間の加熱処理によってアロイ処理（アニール処理）が施される。
【0119】
次に、第二電極３２の上面の所定位置にパッド電極３４が形成される。この場合も、第二電極３２と同様に、ＥＢ蒸着装置による成膜、及びリフトオフ工程によって実現できる。
【0120】
（ステップＳ１１）
図９Ｄに示すように、エピタキシャル層２０に対してメサエッチングが行われる。より具体的には、ステップＳ３で形成されたアライメントマークを基準として、フォトリソグラフィ法でパターニングされたレジストが形成される。具体的には、第二クラッド層２７の［１１０］方向及び［１－１０］方向に沿った開口領域を有するレジストが形成される。次に、このレジストをマスクとして所定のエッチャントでエッチングが行われることで、エピタキシャル層２０の所定箇所がエッチングされて、誘電体層１７が露出する。その後、アセトン等の洗浄液でレジストが除去される。
図９Ｄに示すように、エピタキシャル層２０に対してメサエッチングが行われる。より具体的には、ステップＳ３で形成されたアライメントマークを基準として、フォトリソグラフィ法でパターニングされたレジストが形成される。具体的には、第二クラッド層２７の［１１０］方向及び［１－１０］方向に沿った開口領域を有するレジストが形成される。次に、このレジストをマスクとして所定のエッチャントでエッチングが行われることで、エピタキシャル層２０の所定箇所がエッチングされて、誘電体層１７が露出する。その後、アセトン等の洗浄液でレジストが除去される。
【0121】
この工程により、エピタキシャル層２０には、［１１０］方向及び［１－１０］方向に沿ったダイシングラインが形成される。
【0122】
（ステップＳ１２）
図９Ｅに示すように、支持基板１１の裏面側の厚みが調整された後、支持基板１１の裏面側に第一電極３３が形成される。第一電極３３の具体的な形成方法としては、第二電極３２と同様に、ＥＢ蒸着装置によって第一電極３３の形成材料（例えばＴｉ／Ｐｔ／Ａｕ）を成膜後、リフトオフすることで形成できる。
図９Ｅに示すように、支持基板１１の裏面側の厚みが調整された後、支持基板１１の裏面側に第一電極３３が形成される。第一電極３３の具体的な形成方法としては、第二電極３２と同様に、ＥＢ蒸着装置によって第一電極３３の形成材料（例えばＴｉ／Ｐｔ／Ａｕ）を成膜後、リフトオフすることで形成できる。
【0123】
なお、支持基板１１の裏面側の厚みの調整は、必要に応じて行えばよく、必ずしも必須な工程ではない。また、厚みの程度も用途等に応じて適宜設定される。
【0124】
【0125】
図１０Ａは、ステップＳ１２が完了した時点におけるウェハの断面を模式的に示す図面である。ステップＳ１１におけるメサエッチング工程が行われたことで、エピタキシャル層２０には、素子毎を区別するためのダイシングライン３８が形成されているが、各エピタキシャル層２０は、それぞれ共通の支持基板１１上に形成されている。
【0126】
この状態において、例えばダイヤモンドブレード等を用いて、ステップＳ１１で形成されたダイシングライン３８に沿って、支持基板１１と共にダイシングが行われる（図１０Ｂ参照）。より具体的には、支持基板１１の裏面側（第一電極３３側）をダイシングテープ４０に貼り付けて固定した状態で、ブレード４１が挿入されてダイシングが行われる。その際、ダイシングテープ４０の切り込み厚（カット深さｗｄ４０）が適宜設定される。
【0127】
カット後は、適宜洗浄等の工程によって、ダイシングの切削ゴミが除去される。
【0128】
ステップＳ１３の開始前の時点で、エピタキシャル層２０には、［１１０］方向及び［１－１０］方向に沿ったダイシングライン３８が形成されている。そして、ステップＳ７において、支持基板１１と成長基板３とは、成長基板３の［１１０］方向と支持基板１１の［１１０］方向とが実質的に平行となるように貼り合わせられている。つまり、エピタキシャル層２０の［１１０］方向と支持基板１１の［１１０］方向とが、実質的に平行な状態で、エピタキシャル層２０の［１１０］方向及び［１－１０］方向に沿ってダイシングが行われる。
【0129】
これにより、支持基板１１に対しても、支持基板１１の［１１０］方向及び［１－１０］方向に対して実質的に平行に形成されたダイシングライン３８に沿って、ダイシングが行われる。支持基板１１の［１１０］方向及び［１－１０］方向は、劈開性の高い｛１１０｝面に平行な方向であるため、仮に、ステップＳ１３の実行時に、支持基板１１の裏面側にチッピングが生じたとしても、このチッピングを起点とした亀裂をダイシング方向に沿わせることができる。これにより、ステップＳ１３の実行後に得られるチップには、チップ内部に向かう亀裂の進展が抑制できている。
【0130】
このステップＳ１３が、工程（ｆ）に対応する。
【0131】
［検証］
以下、上記ＬＥＤ素子によればチッピングが抑制できる点につき、実施例を用いて検証する。
以下、上記ＬＥＤ素子によればチッピングが抑制できる点につき、実施例を用いて検証する。
【0132】
（実施例１）
上述したステップＳ１～Ｓ１３の方法で製造されたＬＥＤ素子を実施例１とした。ここで、ステップＳ７においては、成長基板３（ＩｎＰ）のＯＦと、支持基板１１（Ｓｉ）のＯＦとが同じ向きになるように調整・保持された状態で、貼り合わせが行われた。このとき、成長基板３の［１１０］方向と、支持基板１１の［１１０］方向のなす角度は０．４°であった。この角度は、座標測定機能が搭載された金属顕微鏡によって測定された。
上述したステップＳ１～Ｓ１３の方法で製造されたＬＥＤ素子を実施例１とした。ここで、ステップＳ７においては、成長基板３（ＩｎＰ）のＯＦと、支持基板１１（Ｓｉ）のＯＦとが同じ向きになるように調整・保持された状態で、貼り合わせが行われた。このとき、成長基板３の［１１０］方向と、支持基板１１の［１１０］方向のなす角度は０．４°であった。この角度は、座標測定機能が搭載された金属顕微鏡によって測定された。
【0133】
また、ステップＳ１３では、ダイシングピッチ（すなわちチップ幅に対応）が３５０μｍとされた。ステップＳ１３完了後に支持基板１１に形成されたカーフ（ダイシング切断溝）の幅は平均３０μｍであった。
【0134】
なお、ステップＳ１１では、ステップＳ３においてエピタキシャル層２０に対して付されたアライメントマークに基づいてメサエッチングが行われているため、メサエッチングの方向（ダイシングラインの方向）は、成長基板３の［１１０］方向及び［１－１０］方向に対して±０．３°以内の範囲内のずれに留められており、成長基板３の［１１０］方向及び［１－１０］方向に対して同方向とみなせる。
【0135】
（実施例２）
ステップＳ７において、成長基板３（ＩｎＰ）のＩＦと、支持基板１１（Ｓｉ）のＯＦとが同じ向きになるように調整・保持された状態で貼り合わせが行われた点を除けば、実施例１と同様の方法で製造されたＬＥＤ素子を実施例２とした。このとき、成長基板３のの［１－１０］方向と、支持基板１１の［１１０］方向のなす角度は、０．６°であった。
ステップＳ７において、成長基板３（ＩｎＰ）のＩＦと、支持基板１１（Ｓｉ）のＯＦとが同じ向きになるように調整・保持された状態で貼り合わせが行われた点を除けば、実施例１と同様の方法で製造されたＬＥＤ素子を実施例２とした。このとき、成長基板３のの［１－１０］方向と、支持基板１１の［１１０］方向のなす角度は、０．６°であった。
【0136】
（実施例３）
ステップＳ７における位置合わせの調整の精度を緩和した以外は、実施例１と同様の方法で製造されたＬＥＤ素子を実施例２とした。このとき、成長基板３の［１１０］方向と、支持基板１１の［１１０］方向のなす角度は、１．７°であった。
ステップＳ７における位置合わせの調整の精度を緩和した以外は、実施例１と同様の方法で製造されたＬＥＤ素子を実施例２とした。このとき、成長基板３の［１１０］方向と、支持基板１１の［１１０］方向のなす角度は、１．７°であった。
【0137】
（比較例１）
ステップＳ７において、位置決め部材５１や押し当て部材５２といった治具を用いることなく、単に、成長基板３（ＩｎＰ）のＯＦと、支持基板１１（Ｓｉ）のＯＦとが同じ向きになるようにした後に、貼り合わせを行った点を除けば、実施例１と同様の方法で製造されたＬＥＤ素子を比較例１とした。このとき、成長基板３の［１１０］方向と、支持基板１１の［１１０］方向のなす角度は、４．０°であった。
ステップＳ７において、位置決め部材５１や押し当て部材５２といった治具を用いることなく、単に、成長基板３（ＩｎＰ）のＯＦと、支持基板１１（Ｓｉ）のＯＦとが同じ向きになるようにした後に、貼り合わせを行った点を除けば、実施例１と同様の方法で製造されたＬＥＤ素子を比較例１とした。このとき、成長基板３の［１１０］方向と、支持基板１１の［１１０］方向のなす角度は、４．０°であった。
【0138】
図１１Ａ～図１１Ｃは、それぞれ実施例１、実施例２、及び比較例１のＬＥＤ素子が備える支持基板１１の裏面側の写真である。詳細には、ＬＥＤ素子のパッド電極３４側をステップＳ１３で用いられたダイシングテープ４０とは別のダイシングテープに貼り付けた後、ダイシングテープ４０を剥離し、第一電極３３側から各ＬＥＤ素子を測長顕微鏡で観察したときの写真である。
【0139】
いずれの写真においても、矩形状の領域がチップ部分であり、それらの境界が、ダイシングされた後の隣接チップ間同士の間隙に対応する。図１１Ａ及び図１１Ｂの写真と比較して、図１１Ｃの写真によれば、ダイシング後のチップ同士の境界領域からチップの内側に間隙が入り込んでいることが確認される。この入り込みの程度が、チッピング進入長ｃ１に対応する。
【0140】
図１１Ｃの写真によれば、ダイシング後のチップ同士の境界領域によって形成されるラインの方向と、支持基板１１の［１１０］方向とがある程度傾いていることから（傾斜角４°）、チッピングがチップ内部に向かって侵入したものと考えられる。
【0141】
下記表１は、実施例１～３、及び比較例１の評価をまとめた表である。評価基準としては、それぞれのサンプルにおけるチッピング進入長ｃ１が、カーフ幅の５０％以上、すなわち１５μｍ以上であるものを不良とみなして、外観不良率を算定した。
【0142】
【表1】
【0143】
表１によれば、成長基板３の［１１０］方向又は［１－１０］方向と、支持基板１１の［１１０］方向が、支持基板１１の［１１０］方向に対して殆ど平行である、言い換えれば、第二クラッド層２７の［１１０］方向又は［１－１０］方向が、支持基板１１の［１１０］方向に対して殆ど平行である、実施例１及び実施例２においては、不良率がそれぞれ０％、２％であり、チッピングのチップ内部への進行が抑制できたことが確認される。また、成長基板３の［１１０］方向と支持基板１１の［１１０］方向なす角度が１．７°、言い換えれば、第二クラッド層２７の［１１０］と支持基板１１の［１１０］方向が１．７°±０．３°であった実施例３についても、比較例１と比べると、不良率を１／４以下に低減できており、チッピングのチップ内部への進行が抑制できたことが確認される。
【0144】
上述したように、比較例１のＬＥＤ素子は、単に成長基板３（ＩｎＰ）のＯＦと、支持基板１１（Ｓｉ）のＯＦとを同じ向きにしたものの、両者の［１１０］方向が平行となるように方向を保持することなく貼り合わせたことで、成長基板３と支持基板１１との相対的な位置関係が回転方向に移動した結果、成長基板３（ＩｎＰ）の［１１０］方向と支持基板１１の［１１０］方向とがなす角度が４°となったものと考えられる。言い換えれば、単に位置合わせをする程度では、第二クラッド層２７の［１１０］方向又は［１－１０］方向と、支持基板１１の［１１０］方向とを実質的に平行することはできないと考えられる。つまり、貼り合わせの際に、支持基板１１の［１１０］方向と、成長基板３の［１１０］方向又は［１－１０］方向とを実質的に平行に調整し、且つその関係を保持しながら、貼り合わせることで、ダイシング後に得られるＬＥＤ素子の第二クラッド層２７の［１１０］方向又は［１－１０］方向と、支持基板１１の［１１０］方向とが実質的に平行となり、チッピングの発現が抑制される。
【0145】
［別実施形態］
以下、別実施形態につき説明する。
以下、別実施形態につき説明する。
【0146】
〈１〉図１に示すＬＥＤ素子１において、第二クラッド層２７の＋Ｙ側の表面に凹凸部が形成されていても構わない。凹凸部が形成されることで、活性層２５から＋Ｙ方向に進行した赤外光Ｌ（Ｌ１，Ｌ２）が第二クラッド層２７の表面で活性層２５側に反射される光量が低下され、光取り出し効率が高められる。
【0147】
この凹凸部は、例えばステップＳ１０の後、第二電極３２が形成されていない領域内の第二クラッド層２７の表面に対してウェットエッチングを行うことで形成される。
【0148】
〈２〉上述した各ステップＳ１～Ｓ１３は、ＬＥＤ素子１の製造に影響のない範囲であれば、その順序が適宜前後しても構わない。
【0149】
〈３〉上述したステップＳ７では、位置決め部材５１と押し当て部材５２とを用いて、位置合わせの状態を保持しながら貼り合わせを行うものとした。しかし、位置合わせの状態の保持方法は、この方法には限定されない。他の方法としては、単なる目視による位置合わせよりも高精度に位置合わせができる方法であればよく、例えば、ボンドアライナーを用いてオリエンテーションフラットやアライメントマークの位置合わせを行う方法などが利用できる。
【符号の説明】
【0150】
１ ：ＬＥＤ素子
３ ：成長基板
１１ ：支持基板
１３ ：接合層
１３ａ ：接合層
１３ｂ ：接合層
１４ ：バリア層
１５ ：反射層
１６ ：バリア層
１７ ：誘電体層
２０ ：エピタキシャル層
２１ ：コンタクト層
２３ ：第一クラッド層
２５ ：活性層
２７ ：第二クラッド層
２８ ：ＥＳ層
２９ ：バッファ層
３１ ：コンタクト電極
３２ ：第二電極
３３ ：第一電極
３４ ：パッド電極
３８ ：ダイシングライン
４０ ：ダイシングテープ
４１ ：ブレード
５１ ：位置決め部材
５２ ：押し当て部材
ｃ１ ：チッピング進入長
ｆ５２ ：外力
Ｌ ：赤外光
ｗｄ４０ ：カット深さ
３ ：成長基板
１１ ：支持基板
１３ ：接合層
１３ａ ：接合層
１３ｂ ：接合層
１４ ：バリア層
１５ ：反射層
１６ ：バリア層
１７ ：誘電体層
２０ ：エピタキシャル層
２１ ：コンタクト層
２３ ：第一クラッド層
２５ ：活性層
２７ ：第二クラッド層
２８ ：ＥＳ層
２９ ：バッファ層
３１ ：コンタクト電極
３２ ：第二電極
３３ ：第一電極
３４ ：パッド電極
３８ ：ダイシングライン
４０ ：ダイシングテープ
４１ ：ブレード
５１ ：位置決め部材
５２ ：押し当て部材
ｃ１ ：チッピング進入長
ｆ５２ ：外力
Ｌ ：赤外光
ｗｄ４０ ：カット深さ
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図7】
【図8A】
【図8B】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図10A】
【図10B】
【図11A】
【図11B】
【図11C】