特開 2022-87574 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022087574

(43)【公開日】2022-06-13

(54)【発明の名称】表示装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20220606BHJP

   H01L 21/336 20060101ALI20220606BHJP

   H01L 21/28 20060101ALI20220606BHJP

   H01L 29/41 20060101ALI20220606BHJP

   H01L 29/417 20060101ALI20220606BHJP

   H01L 27/32 20060101ALI20220606BHJP

   H01L 51/50 20060101ALI20220606BHJP

   G09F 9/30 20060101ALI20220606BHJP

【ＦＩ】

H01L29/78 618C

H01L29/78 616L

H01L29/78 618B

H01L29/78 612Z

H01L29/78 616V

H01L21/28 K

H01L21/28 301B

H01L29/44 P

H01L29/50 M

H01L21/28 301S

H01L27/32

H05B33/14 A

G09F9/30 338

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2020199568

(22)【出願日】2020-12-01

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000408

【氏名又は名称】特許業務法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】花田 明紘

(72)【発明者】

【氏名】海東 拓生

【テーマコード（参考）】

3K107

4M104

5C094

5F110

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC21

3K107CC36

3K107EE04

4M104AA03

4M104AA08

4M104AA09

4M104BB02

4M104BB04

4M104BB13

4M104BB14

4M104BB16

4M104BB17

4M104BB18

4M104CC01

4M104CC05

4M104DD77

4M104DD78

4M104DD83

4M104DD88

4M104EE03

4M104EE06

4M104EE12

4M104EE14

4M104EE17

4M104FF11

4M104GG09

4M104GG14

4M104HH20

5C094AA31

5C094BA03

5C094CA19

5C094DA13

5C094FA01

5C094FA02

5C094FB12

5C094FB14

5F110AA04

5F110AA14

5F110BB01

5F110CC07

5F110DD01

5F110DD02

5F110DD03

5F110DD04

5F110DD05

5F110EE02

5F110EE03

5F110EE04

5F110EE06

5F110EE14

5F110FF02

5F110FF03

5F110FF09

5F110GG01

5F110GG22

5F110GG23

5F110GG26

5F110GG29

5F110GG30

5F110GG37

5F110HJ07

5F110HJ30

5F110HK02

5F110HK03

5F110HK04

5F110HK06

5F110HK21

5F110HK22

5F110HK42

5F110HM02

5F110HM04

5F110HM05

5F110HM13

5F110NN03

5F110NN05

5F110NN22

5F110NN23

5F110NN24

5F110NN27

5F110NN58

5F110NN71

5F110NN73

(57)【要約】

【課題】薄膜トランジスタの占有面積を抑えつつ表示装置の信頼性を向上させること。
【解決手段】各画素に薄膜トランジスタを有する表示装置であって、前記薄膜トランジスタは、酸化物半導体層と、ゲート絶縁層と、前記ゲート絶縁層を介して前記酸化物半導体層に重畳するゲート電極と、前記酸化物半導体層に接するソース電極と、前記酸化物半導体層に接するドレイン電極と、前記酸化物半導体層に接するとともに、前記ソース電極と前記ドレイン電極との間に、前記酸化物半導体層を横切るように配置されたｎ（ｎは、自然数）個の金属層と、を有し、平面視において、前記酸化物半導体層は、前記ソース電極と前記ドレイン電極との間に、（ｎ＋１）個のチャネル領域を有する。
【選択図】図４Ｂ

【特許請求の範囲】

【請求項1】

各画素に薄膜トランジスタを有する表示装置であって、
前記薄膜トランジスタは、
酸化物半導体層と、
ゲート絶縁層と、
前記ゲート絶縁層を介して前記酸化物半導体層に重畳するゲート電極と、
前記酸化物半導体層に接するソース電極と、
前記酸化物半導体層に接するドレイン電極と、
前記酸化物半導体層に接するとともに、前記ソース電極と前記ドレイン電極との間に前記酸化物半導体層を横切るように配置されたｎ（ｎは、自然数）個の金属層と、
を有し、
平面視において、前記酸化物半導体層は、前記ソース電極と前記ドレイン電極との間に、（ｎ＋１）個のチャネル領域を有する、表示装置。

【請求項2】

前記ｎが１である場合、平面視において、前記酸化物半導体層は、前記ソース電極と前記金属層との間に第１チャネル領域を有し、前記ドレイン電極と前記金属層との間に第２チャネル領域を有する、請求項１に記載の表示装置。

【請求項3】

前記ｎが２である場合、平面視において、前記酸化物半導体層は、前記ソース電極と第１金属層との間に第１チャネル領域を有し、前記ドレイン電極と第２金属層との間に第２チャネル領域を有し、前記第１金属層と前記第２金属層との間に第３チャネル領域を有する、請求項１に記載の表示装置。

【請求項4】

前記金属層は、前記ソース電極及び前記ドレイン電極と同一の層に設けられている、請求項１に記載の表示装置。

【請求項5】

前記金属層は、前記ソース電極及び前記ドレイン電極と同一の金属材料で構成されている、請求項１に記載の表示装置。

【請求項6】

前記金属層は、電気的にフローティングである、請求項１に記載の表示装置。

【請求項7】

前記（ｎ＋１）個のチャネル領域は、それぞれ前記ｎ個の金属層に接する分離領域によって分離されている、請求項１に記載の表示装置。

【請求項8】

前記金属層の材料は、チタン又はモリブデンを含む、請求項１に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一実施形態は、各画素に薄膜トランジスタを有する表示装置に関する。特に、酸化物半導体を用いた薄膜トランジスタを有する表示装置に関する。

【背景技術】

【0002】

近年、テレビ、モバイル端末等のディスプレイとして、液晶表示装置及び有機発光ダイオード（ＯＬＥＤ）表示装置が一般的に使用されている。これらの表示装置は、表示部に複数の画素を有し、各画素の明状態及び暗状態の制御を薄膜トランジスタにより実行している。そのため、薄膜トランジスタに短絡等の欠陥が発生すると、その薄膜トランジスタを有する画素が常に明状態又は暗状態となり、画素として正常に機能しなくなるという問題がある。

【0003】

このような問題に対し、薄膜トランジスタに冗長性を与えることにより画素を正常に機能させる技術が開発されている。例えば、特許文献１には、ソースバスラインと画素電極との間に２つの薄膜トランジスタを直列に接続した画素構造が開示されている。この画素構造によれば、一方の薄膜トランジスタが短絡等により故障したとしても、他方の薄膜トランジスタが正常に動作すれば、画素として正常な動作を維持することが可能である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第２８３４７５６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

前述のように、従来の画素構造は、互いに独立して動作する複数の薄膜トランジスタを直列に接続することにより各画素に冗長性をもたせている。しかしながら、従来の画素構造は、各薄膜トランジスタの半導体層が互いに物理的に分離しているため、各画素における薄膜トランジスタの占有面積が大きい。したがって、従来の画素構造を採用した場合、画素の有効面積が狭くなり、画像表示の際の輝度が低下するという問題を有する。

【0006】

本発明の課題の一つは、薄膜トランジスタの占有面積を抑えつつ表示装置の信頼性を向上させることにある。

【課題を解決するための手段】

【0007】

本発明の一実施形態における表示装置は、各画素に薄膜トランジスタを有する表示装置であって、前記薄膜トランジスタは、酸化物半導体層と、ゲート絶縁層と、前記ゲート絶縁層を介して前記酸化物半導体層に重畳するゲート電極と、前記酸化物半導体層に接するソース電極と、前記酸化物半導体層に接するドレイン電極と、前記酸化物半導体層に接するとともに、前記ソース電極と前記ドレイン電極との間に前記酸化物半導体層を横切るように配置されたｎ（ｎは、自然数）個の金属層と、を有し、平面視において、前記酸化物半導体層は、前記ソース電極と前記ドレイン電極との間に、（ｎ＋１）個のチャネル領域を有する。

【図面の簡単な説明】

【0008】

【図1】本発明の第１実施形態の表示装置の構成を示す平面図である。

【図2】本発明の第１実施形態の表示装置における画素の回路構成を示す回路図である。

【図3】本発明の第１実施形態の表示装置における表示部の構成を示す断面図である。

【図4A】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの構成を示す断面図である。

【図4B】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの構成を示す平面図である。

【図5A】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。

【図5B】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。

【図6A】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。

【図6B】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。

【図7A】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。

【図7B】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。

【図8A】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。

【図8B】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。

【図9A】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す断面図である。

【図9B】本発明の第１実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。

【図10A】本発明の第２実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。

【図10B】本発明の第２実施形態の表示装置に用いる薄膜トランジスタの製造方法を示す平面図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができる。本発明は、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかしながら、図面は、あくまで一例であって、本発明の解釈を限定するものではない。

【0010】

本発明の実施形態の説明において、基板から発光素子に向かう方向を「上」とし、その逆の方向を「下」と定義する。ただし、「上に」又は「下に」という表現は、単に、各要素の上限関係を説明しているにすぎない。例えば、基板の上に発光素子が配置されるという表現は、基板と発光素子との間に他の部材が介在する場合も含む。さらに、「上に」又は「下に」という表現は、平面視において各要素が重畳する場合だけでなく、重畳しない場合をも含む。

【0011】

本発明の実施形態の説明において、既に説明した要素と同様の機能を備えた要素については、同一の符号又は同一の符号にアルファベット等の記号を付して、説明を省略することがある。

【0012】

本発明の実施形態の説明において、ある一つの膜に対してエッチング等の加工処理を施すことにより形成された複数の要素（ｅｌｅｍｅｎｔ）は、それぞれ異なる機能又は役割を有する要素として記載される場合がある。これら複数の要素は、同一の層構造及び同一の材料で構成されたものである。したがって、ある一つの膜から形成された複数の要素は、「同一の層」に設けられた要素と呼ぶ場合がある。

【0013】

本発明の実施形態の説明において、「αはＡ、Ｂ又はＣを含む」、「αはＡ、Ｂ及びＣのいずれかを含む」、「αはＡ、Ｂ及びＣからなる群から選択される一つを含む」といった表現は、特に明示が無い限り、αはＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。

【0014】

本発明の実施形態の説明において、「表示装置」とは、画像を表示する装置を指す。すなわち、「表示装置」は、表示パネル又は表示モジュールだけでなく、表示パネル又は表示モジュールに他の光学部材（例えば、偏光部材、タッチパネルなど）を取り付けた装置も含む。

【0015】

＜第１実施形態＞
［表示装置１００の構成］
図１は、本発明の第１実施形態の表示装置１００の構成を示す平面図である。表示装置１００は、表示部１２０、駆動回路部１３０及び端子部１４０を含む。表示部１２０、駆動回路部１３０及び端子部１４０は、基板１１０の上に設けられる。

【0016】

表示部１２０は、複数の画素２００Ｒ、２００Ｇ及び２００Ｂを有する。画素２００Ｒは、赤色に発光する画素に対応する。画素２００Ｇは、緑色に発光する画素に対応する。画素２００Ｂは、青色に発光する画素に対応する。表示部１２０は、複数の画素２００Ｒ、２００Ｇ及び２００Ｂの発光及び非発光を制御することにより画像を表示する。本実施形態では、特にＲＧＢ各色を区別する必要がない場合は、単に画素２００と記載する場合がある。各画素２００の構成については後述する。

【0017】

駆動回路部１３０は、表示部１２０の各画素２００を制御する。駆動回路部１３０は、例えば、ゲート線駆動回路などを含む。図１では図示を省略するが、駆動回路部１３０は、データ線駆動回路を含んでいてもよい。

【0018】

端子部１４０は、表示部１２０及び駆動回路部１３０に供給する信号を外部から受信する端子として機能する。端子部１４０は、複数の端子１４１を含む。。端子部１４０には、フレキシブルプリント回路基板１５０が接続され、複数の端子１４１はそれぞれ、フレキシブルプリント回路基板１５０側の対応する端子と接続される。本実施形態では、フレキシブルプリント回路基板１５０の上に、ドライバＩＣチップ１６０が設けられている。ただし、この例に限らず、ドライバＩＣチップ１６０は、省略されてもよい。

【0019】

図１では、表示装置１００の全体の構成を平面的に示しているが、表示部１２０と端子部１４０との間で、基板１１０を折り曲げられるようにしてもよい。この場合、基板１１０として、樹脂基板などの可撓性基板を用いればよい。このような構成とした場合、端子部１４０及びフレキシブルプリント回路基板１５０を表示装置１００の裏面側に折り畳むことができ、表示装置１００を小型化することができる。

【0020】

［画素回路３００の構成］
図２は、本発明の第１実施形態の表示装置１００における画素２００の回路構成を示す回路図である。画素回路３００は、選択トランジスタ３１０、駆動トランジスタ３２０、キャパシタ３３０及び発光素子３４０を含む。

【0021】

選択トランジスタ３１０は、ゲート線３１２及びデータ線３１４に接続される。具体的には、ゲート線３１２は、選択トランジスタ３１０のゲートに接続される。データ線３１４は、選択トランジスタ３１０のソースに接続される。選択トランジスタ３１０は、画素回路３００にデータ信号（映像信号Ｖｓ）を入力するか否かを選択するためのスイッチとして機能する。選択トランジスタ３１０のドレインは、駆動トランジスタ３２０のゲート及びキャパシタ３３０に接続される。

【0022】

駆動トランジスタ３２０は、アノード電源線３２２、発光素子３４０及びキャパシタ３３０に接続される。具体的には、アノード電源線３２２は、駆動トランジスタ３２０のドレインに接続される。発光素子３４０は、駆動トランジスタ３２０のソースに接続される。キャパシタ３３０は、駆動トランジスタ３２０のゲートとソースとの間に接続される。駆動トランジスタ３２０は、発光素子３４０に流れる電流量を制御するためのバルブとして機能する。アノード電源線３２２には、高電位の電源電圧（ＰＶＤＤ）が印加される。

【0023】

本実施形態において、選択トランジスタ３１０及び駆動トランジスタ３２０は、実質的には、２つの薄膜トランジスタが直列に接続された構造を有する。その理由については、後述する。

【0024】

キャパシタ３３０は、選択トランジスタ３１０を経由して入力されたデータ信号を保持する役割を有する。キャパシタ３３０に保持されたデータ信号に対応する電圧が駆動トランジスタ３２０のゲートに印加される。これにより、駆動トランジスタ３２０を経由して流れる電流量がデータ信号に応じて制御される。

【0025】

発光素子３４０は、駆動トランジスタ３２０とカソード電源線３２４との間に接続される。具体的には、発光素子３４０のアノードは、駆動トランジスタ３２０のソースに接続される。すなわち、発光素子３４０のアノードは、駆動トランジスタ３２０を介してアノード電源線３２２に接続される。発光素子３４０のカソードは、カソード電源線３２４に接続される。カソード電源線３２４には、低電位の電源電圧（ＰＶＳＳ）が印加される。

【0026】

画素回路３００において、選択トランジスタ３１０がオン状態になると、データ線３１４からデータ信号が入力される。入力されたデータ信号に対応する電圧は、キャパシタ３３０によって保持される。その後、発光期間において、キャパシタ３３０に保持された電圧により駆動トランジスタ３２０のゲートが制御され、駆動トランジスタ３２０を介してデータ信号に応じた電流が流れる。発光素子３４０に電流が流れると、発光素子３４０は、電流量に応じた輝度で発光する。

【0027】

［画素２００の構成］
図３は、本発明の第１実施形態の表示装置１００における表示部１２０の構成を示す断面図である。具体的には、図３に示す断面構造は、図１に示した表示部１２０を一点鎖線Ａ－Ａで切断した断面図に対応する。各画素２００Ｒ、２００Ｇ及び２００Ｂの基本的な構造は同じであるため、図３では緑色に発光する画素２００Ｇに着目して説明する。

【0028】

図３に示すように、基板１１０の上には、駆動トランジスタ３２０が設けられている。図３には図示を省略しているが、基板１１０の上には、選択トランジスタ３１０及びキャパシタ３３０などの画素回路３００を構成する各要素も設けられている。

【0029】

駆動トランジスタ３２０は、樹脂層を含む絶縁層１２１で覆われている。絶縁層１２１に含まれる樹脂層は、駆動トランジスタ３２０などに起因する起伏を平坦化する役割を有する。絶縁層１２１は、無機絶縁層と樹脂層との積層構造を有していてもよい。無機絶縁層の材料としては、例えば、酸化シリコン、窒化シリコンなどのシリコン系無機材料を用いることができる。樹脂層の材料としては、例えば、アクリル又はポリイミドなどの感光性の有機材料を用いることができる。

【0030】

絶縁層１２１の上には、アノード電極１２２が設けられている。アノード電極１２２は、発光素子３４０のアノードであると共に、画素２００の画素電極としても機能する。アノード電極１２２は、絶縁層１２１に設けられたコンタクトホールを介して駆動トランジスタ３２０のソース電極と電気的に接続される。本実施形態において、アノード電極１２２は、透明導電層で構成される。ただし、この例に限らず、アノード電極１２２は、金属層で構成されてもよいし、透明導電層と金属層との積層構造を有していてもよい。例えば、アノード電極１２２として、金属酸化物を含む透明導電層を用いることができる。本実施形態では、アノード電極１２２として、銀を含む金属層とＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で構成される透明導電層とを積層した導電層を用いる。この場合、後述する有機層１２４に接する側の導電層を透明導電層とする。

【0031】

アノード電極１２２の上には、隔壁層１２３が設けられている。隔壁層１２３は、アノード電極１２２の表面の一部が露出されるように開口部を有する。つまり、隔壁層１２３は、アノード電極１２２の端部を覆うように設けられている。隔壁層１２３の開口部の内壁は、緩やかなテーパー形状であることが好ましい。隔壁層１２３の開口部の内壁をテーパー形状とすることにより、アノード電極１２２の上に形成される有機層１２４又はカソード電極１２５のカバレッジ不良を低減することができる。隔壁層１２３は、バンクまたはリブと呼ばれる場合もある。

【0032】

アノード電極１２２上には、少なくとも正孔輸送層、発光層、および電子輸送層を含む有機層１２４が設けられている。画素２００Ｇの場合、有機層１２４の発光層は、緑色に発光する有機材料で構成される。同様に、画素２００Ｒ及び画素２００Ｂの場合、それぞれ有機層１２４の発光層は、赤色に発光する有機材料及び青色に発光する有機材料で構成される。有機層１２４に含まれる正孔輸送層及び電子輸送層は、各画素２００に跨るように設けられてもよい。また、有機層１２４には、電子注入層、電子ブロッキング層、正孔注入層又は正孔ブロッキング層などの機能層がさらに含まれてもよい。

【0033】

有機層１２４の上には、カソード電極１２５が設けられる。カソード電極１２５は、各画素２００に跨るように設けられてもよい。本実施形態において、カソード電極１２５は、金属層で構成される。ただし、この例に限らず、カソード電極１２５は、透明導電層で構成されてもよいし、透明導電層と金属層との積層構造を有していてもよい。例えば、カソード電極１２５として、アルカリ金属又はアルカリ土類金属を含む金属層を用いることができる。本実施形態では、カソード電極１２５として、ＭｇＡｇ合金（マグネシウム及び銀を含む合金）で構成される金属層を用いる。この場合、カソード電極１２５の膜厚は、可視光を透過し得る程度とする。

【0034】

カソード電極１２５の上には、封止層１２６が設けられている。封止層１２６は、例えば、無機絶縁層１２６ａ、有機絶縁層１２６ｂ及び無機絶縁層１２６ｃを積層した構造を有する。無機絶縁層１２６ａ及び無機絶縁層１２６ｃの材料としては、例えば、酸化シリコン、窒化シリコンなどのシリコン系無機材料を用いることができる。無機絶縁層１２６ａ及び無機絶縁層１２６ｃは、外部からの水分の侵入を防ぐ役割を有する。そのため、無機絶縁層１２６ａ及び無機絶縁層１２６ｃとしては、膜質が緻密な絶縁層を用いることが好ましい。有機絶縁層１２６ｂの材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、シリコン樹脂、フッ素樹脂又はシロキサン樹脂などの樹脂材料を用いることができる。

【0035】

本実施形態では、封止層１２６の上には、接着層１２７を介してカバーガラス１２８が設けられている。図３では図示を省略するが、カバーガラス１２８の上方、又は、下方に、さらに偏光板又はタッチセンサなどの光学部材が設けられてもよい。

【0036】

［薄膜トランジスタ１０の構成］
図４Ａは、本発明の第１実施形態の表示装置１００に用いる薄膜トランジスタ１０の構成を示す断面図である。図４Ｂは、本発明の第１実施形態の表示装置１００に用いる薄膜トランジスタ１０の構成を示す平面図である。図４Ｂでは、説明の便宜上、図４Ａに示した絶縁層１７及び１８の図示を省略する。薄膜トランジスタ１０は、図２に示した選択トランジスタ３１０及び駆動トランジスタ３２０の少なくとも一方に用いることができる。図４Ａ及び図４Ｂに示す薄膜トランジスタ１０は、ボトムゲート型トランジスタの一例である。

【0037】

絶縁表面を有する基板１１０の上には、ゲート電極１１が設けられる。基板１１０として、例えば、ガラス、石英又はサファイアなどで構成される透光性基板を用いることができる。ただし、基板１１０として、シリコン又はセラミックスなどで構成される非透光性基板を用いてもよい。さらに、基板１１０として、ポリイミド樹脂、アクリル樹脂、シロキサン樹脂又はフッ素樹脂などの樹脂材料で構成される可撓性基板を用いてもよい。

【0038】

ゲート電極１１は、例えば、チタン、タンタル、タングステン、モリブデン、バナジウム、アルミニウム、銅又はニオブ等の金属材料、又は、これらの金属を含む合金材料で構成される。ゲート電極１１は、単層構造であってもよいし、積層構造であってもよい。

【0039】

ゲート電極１１は、絶縁層１２及び１３で覆われる。本実施形態において、絶縁層１２は、窒化シリコン層である。絶縁層１３は、酸化シリコン層である。本実施形態では、絶縁層１２及び１３を積層して、ゲート絶縁層として機能させる。ただし、この例に限らず、ゲート絶縁層として、絶縁層１３を単層で用いてもよい。

【0040】

絶縁層１３の上には、酸化物半導体層３０が設けられる。酸化物半導体層３０の材料として、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムスズ亜鉛（ＩＴＺＯ）、酸化インジウムアルミニウム亜鉛（ＩＡＺＯ）、または酸化亜鉛（ＺｎＯ）などを用いることができる。また、酸化物半導体層３０は、単層であってもよく、積層であってもよい。本実施形態では、酸化物半導体層３０として、酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いる。そのため、本実施形態の薄膜トランジスタ１０は、多数キャリアを電子とするＮチャネル型トランジスタとして動作する。酸化物半導体層３０の構造の詳細については、後述する。

【0041】

酸化物半導体層３０の上には、酸化物半導体層３０の端部に接するようにソース電極１４及びドレイン電極１５が設けられる。具体的には、断面視において、酸化物半導体層３０の第１端部に接するようにソース電極１４が設けられ、第１端部とは反対側の第２端部に接するようにドレイン電極１５が設けられる。本実施形態では、酸化物半導体層３０の端部において、３つの辺を覆うようにソース電極１４及びドレイン電極１５を設けているが、この例に限られるものではない。例えば、ソース電極１４及びドレイン電極１５は、酸化物半導体層３０を横切るように（すなわち、２辺を覆うように）設けられてもよい。

【0042】

ソース電極１４及びドレイン電極１５の材料としては、チタン、アルミニウム、タンタル、タングステン、モリブデン、バナジウム、アルミニウム、銅又はニオブ等の金属材料、又は、これらの金属を含む合金材料で構成される。ソース電極１４及びドレイン電極１５は、単層構造であっても積層構造であってもよい。本実施形態では、ソース電極１４及びドレイン電極１５として、チタン／アルミニウム／チタンの三層構造を有する金属層を用いる。

【0043】

本実施形態では、ソース電極１４及びドレイン電極１５と同時に金属層１６が形成される。つまり、金属層１６は、ソース電極１４及びドレイン電極１５と同一の層に設けられる。したがって、本実施形態における金属層１６は、ソース電極１４及びドレイン電極１５と同様に、チタン／アルミニウム／チタンの三層構造を有する。つまり、金属層１６は、最下層のチタン層が酸化物半導体層３０に接する構成となっている。ただし、この例に限らず、金属層１６は、ソース電極１４及びドレイン電極１５とは別の金属材料で形成されてもよい。後述するように、酸化物半導体層３０の内部を水素が移動することを防ぐためには、金属層１６の材料として、チタン又はモリブデンのように、水素を吸収しやすい金属材料を用いることが好ましい。

【0044】

金属層１６は、酸化物半導体層３０に接するとともに、ソース電極１４及びドレイン電極１５から離間して配置される。具体的には、本実施形態では、金属層１６が、ソース電極１４及びドレイン電極１５と略等しい距離で離間するように配置される。ただし、この例に限らず、金属層１６は、ソース電極１４又はドレイン電極１５のいずれかに近い方に寄っていてもよい。

【0045】

図４Ｂに示すように、金属層１６は、酸化物半導体層３０を横切るように配置される。ここで、酸化物半導体層３０の長手方向（ソース電極１４とドレイン電極１５とを結ぶ方向）をＤ１方向とすると、金属層１６は、Ｄ１方向と交差するＤ２方向に長手方向を有する。つまり、金属層１６は、Ｄ２方向に沿って酸化物半導体層３０を横切るように配置される。

【0046】

本実施形態において、金属層１６は、電気的にフローティングである。ただし、この例に限らず、金属層１６は、一定の電位に固定されていてもよい。金属層１６の幅には、特に制限はない。本実施形態において、金属層１６の幅は、１．０μｍ以上３．０μｍ以下である。ただし、金属層１６の幅の下限は、露光可能な最小限の幅であってもよい。

【0047】

ソース電極１４、ドレイン電極１５及び金属層１６の上には、絶縁層１７及び１８が設けられる。絶縁層１７及び１８は、それぞれパッシベーション層として機能する。本実施形態では、絶縁層１７として、酸化シリコン層を用いる。また、絶縁層１８として、窒化シリコン層を用いる。絶縁層１７は、パッシベーション層としての役割に加えて、酸化物半導体層３０に酸素を供給する役割を有する。そのため、絶縁層１７の材料としては、酸化シリコン、酸窒化シリコンなどの比較的酸素の含有量が多い材料を用いることが好ましい。これに対し、絶縁層１８は、パッシベーション層としての役割が主である。そのため、絶縁層１８は、膜質が緻密な窒化シリコン層を用いることが好ましい。

【0048】

［酸化物半導体層３０の構成］
本実施形態の薄膜トランジスタ１０は、酸化物半導体層３０が、金属層１６によって複数のチャネル領域に分割される。具体的には、本実施形態の酸化物半導体層３０は、１つの金属層１６によって、２つのチャネル領域（チャネル領域３１及びチャネル領域３２）に分割される。チャネル領域３１とチャネル領域３２との間には、分離領域３３が設けられる。分離領域３３は、金属層１６が接する領域に対応する。すなわち、分離領域３３は、図４Ｂに示したＤ２方向に沿って酸化物半導体層３０を横切るように配置される。したがって、チャネル領域３１とチャネル領域３２とは、分離領域３３により互いに分離される。

【0049】

本実施形態の酸化物半導体層３０は、酸化インジウムガリウム亜鉛（ＩＧＺＯ）であるため、層内部から外部へと酸素が脱離すると、酸素が脱離した部分の電気抵抗が低下するという物性を有する。したがって、酸化物半導体層３０に対して他の金属層が接すると、他の金属層の酸化に伴い、酸化物半導体層３０の内部から酸素が脱離するという現象が起こる。すなわち、本実施形態の酸化物半導体層３０は、他の金属層が接する部分及びその近傍の電気抵抗が低下するという物性を有する。したがって、本実施形態の酸化物半導体層３０には、ソース電極１４、ドレイン電極１５及び金属層１６の影響により、チャネル領域３１及び３２よりも電気抵抗の低い領域が複数形成される。

【0050】

具体的には、図４Ａに示すように、酸化物半導体層３０のうち、ソース電極１４及びドレイン電極１５と接する領域には、それぞれソース領域３４及びドレイン領域３５が形成される。また、金属層１６と接する領域には、前述の分離領域３３が形成される。この場合、分離領域３３、ソース領域３４及びドレイン領域３５は、いずれも実質的に同一の電気抵抗（電気伝導度）を有する。

【0051】

また、酸化物半導体層３０のうち、分離領域３３、ソース領域３４及びドレイン領域３５に隣接する領域には、それぞれ低抵抗領域３６～３９が形成される。低抵抗領域３６～３９は、ソース電極１４、ドレイン電極１５及び金属層１６の影響により酸素が脱離した領域である。低抵抗領域３６～３９は、いずれもチャネル領域３１及び３２よりも低い電気抵抗を有すると共に、分離領域３３、ソース領域３４及びドレイン領域３５よりも高い電気抵抗を有する。低抵抗領域３６～３９は、ドレイン領域３５の近傍における電界集中を緩和するバッファ領域として機能する。このようなバッファ領域は、ホットキャリア対策として有効である。

【0052】

前述のとおり、分離領域３３、ソース領域３４、ドレイン領域３５、並びに、低抵抗領域３６～３９は、酸化物半導体層３０の内部から酸素が脱離することにより形成される。そのため、これらの領域の酸素濃度は、チャネル領域３１及び３２の酸素濃度よりも低い。また、低抵抗領域３６～３９の酸素濃度は、分離領域３３、ソース領域３４及びドレイン領域３５よりも高く、チャネル領域３１及び３２よりも低い。

【0053】

以上説明したように、本実施形態の薄膜トランジスタ１０は、１つの酸化物半導体層３０の内部に２つのチャネル領域３１及び３２を有する。ここで、ゲート電極１１は、絶縁層１２及び１３を介して、チャネル領域３１及び３２の両方に重畳する。したがって、本実施形態の薄膜トランジスタ１０は、実質的に、２つの薄膜トランジスタを直列に接続した構造を有する。この場合、分離領域３３は、薄膜トランジスタ１０－１のドレイン領域として機能し、薄膜トランジスタ１０－２のソース領域として機能する。

【0054】

本実施形態の薄膜トランジスタ１０は、薄膜トランジスタ１０－１と薄膜トランジスタ１０－２とが直列に接続された構造を有するため、一方の薄膜トランジスタに短絡等の異常が発生しても、他方の薄膜トランジスタが正常に動作していれば、全体としてスイッチング素子としての機能を維持することができる。つまり、本実施形態の薄膜トランジスタ１０は、薄膜トランジスタ１０－１及び薄膜トランジスタ１０－２の少なくともいずれか１つが正常に動作すればよい。このように、薄膜トランジスタ１０は、冗長性を有している。

【0055】

薄膜トランジスタ１０－１又は１０－２の動作に異常が生じる原因としては、例えば、チャネル領域３１又は３２が、水素の影響により、薄膜トランジスタ１０－１又は１０－２がデプレッション型の動作に変化してしまうことが挙げられる。つまり、チャネル領域３１又は３２に水素が混入することにより、薄膜トランジスタ１０－１又は１０－２が常時オン状態になってしまう場合がある。

【0056】

前述のような水素の混入は、例えば、水素を含む不純物がチャネル領域３１又は３２に対して付着又は混入した場合に起こり得る。不純物としては、例えば、絶縁層１２、絶縁層１３、絶縁層１７又は絶縁層１８の形成に起因するパーティクルなどが考えられる。これらの絶縁層（酸化シリコン層又は窒化シリコン層）は、形成時の原料ガスに水素が含まれている。したがって、これらの絶縁層に起因するパーティクルがチャネル領域３１又は３２に対して付着又は混入すると、パーティクルが水素の供給源となってしまう。

【0057】

しかしながら、本実施形態では、仮に、薄膜トランジスタ１０－２のチャネル領域３２が水素の影響によりデプレッション化してしまっても、水素の拡散が分離領域３３で止まるため、隣接するチャネル領域３１には影響を与えない。つまり、分離領域３３が、チャネル領域３１とチャネル領域３２との間を水素が移動することに関して障壁として機能する。さらに、金属層１６の材料として、チタン、モリブデンなどの水素を吸収し得る金属材料を用いるため、金属層１６も水素の移動を妨げる障壁として機能する。

【0058】

したがって、薄膜トランジスタ１０－１及び１０－２は、相互に補完して動作することが可能であり、薄膜トランジスタ１０の動作に冗長性を与えている。また、本実施形態によれば、酸化物半導体層３０を物理的に分離させる必要はなく、単に金属層１６を設けるだけで済むため、薄膜トランジスタ１０のサイズを小型化することができる。このように、本実施形態によれば、薄膜トランジスタ１０の占有面積を抑えつつ表示装置１００の信頼性を向上させることができる。

【0059】

［薄膜トランジスタ１０の製造方法］
図５Ａ、図６Ａ、図７Ａ、図８Ａ及び図９Ａは、本発明の第１実施形態の表示装置１００に用いる薄膜トランジスタ１０の製造方法を示す断面図である。図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ及び図９Ｂは、本発明の第１実施形態の表示装置１００に用いる薄膜トランジスタ１０の製造方法を示す平面図である。

【0060】

まず、図５Ａ及び図５Ｂに示すように、基板１１０の上にゲート電極１１を形成する。具体的には、ゲート電極１１を構成する金属材料（本実施形態では、金属材料としてアルミニウムとチタン）を含む金属層を形成する。その後、アルミニウムとチタンが積層された金属層に対してエッチング加工を行ってゲート電極１１を形成する。

【0061】

次に、図６Ａ及び図６Ｂに示すように、ゲート電極１１を覆うように、絶縁層１２及び１３を形成する。本実施形態では、まず、絶縁層１２として、窒化シリコン層を形成する。その後、絶縁層１２の上に、絶縁層１３として酸化シリコン層を形成する。絶縁層１３を形成した後、絶縁層１３の上に酸化物半導体層３０を形成する。本実施形態では、まず、酸化インジウムガリウム亜鉛（ＩＧＺＯ）で構成される酸化物半導体層を４０ｎｍ以上１００ｎｍ以下の厚さで形成する。その後、酸化物半導体層に対してエッチング加工を行って酸化物半導体層３０を形成する。

【0062】

次に、図７Ａ及び図７Ｂに示すように、酸化物半導体層３０を覆うように、金属層２０を形成する。金属層２０は、下層から順に、チタン層、アルミニウム層及びチタン層を積層して形成する。本実施形態では、最下層にチタン層を設けることにより、酸化物半導体層３０とアルミニウム層とが直接接触しないようにする。これにより、アルミニウム層の酸化に伴う酸化物半導体層３０からの過剰な酸素の脱離を防ぐことができる。また、前述のように、チタン層が酸化物半導体層３０に接することにより、隣接するチャネル領域間を水素が移動することを防ぐことができる。

【0063】

次に、図８Ａ及び図８Ｂに示すように、金属層２０に対してエッチング加工を行ってソース電極１４、ドレイン電極１５及び金属層１６を形成する。このとき、図８Ｂに示すように、金属層１６は、酸化物半導体層３０をＤ２方向に横切るように形成される。本実施形態では、ソース電極１４及びドレイン電極１５からの距離が略等しくなるように金属層１６を形成する。

【0064】

次に、図９Ａ及び図９Ｂに示すようにソース電極１４、ドレイン電極１５、金属層１６及び酸化物半導体層３０を覆うように、絶縁層１７を形成する。本実施形態では、絶縁層１７として、酸化シリコン層を１００ｎｍ以上３００ｎｍ以下の厚さで形成する。本実施形態では、絶縁層１７の形成プロセスの最中に、酸化物半導体層３０に、チャネル領域３１及び３２、分離領域３３、ソース領域３４、ドレイン領域３５、並びに、低抵抗領域３６～３９が形成される。絶縁層１７を形成した後、絶縁層１７に対してベークプロセスを行ってもよい。

【0065】

上述した絶縁層１７の形成プロセス及び絶縁層１７に対するベークプロセスでは、チャネル領域３１及び３２に対し、絶縁層１７である酸化シリコン層から酸素が供給される。これにより、チャネル領域３１及び３２が正常にチャネルとして機能するように、チャネル領域３１及び３２の電気抵抗を調整することができる。絶縁層１７から放出される酸素は、分離領域３３及び低抵抗領域３６～３９にも供給される。しかしながら、分離領域３３及び低抵抗領域３６～３９からは金属層１６の影響により酸素が脱離する。したがって、分離領域３３及び低抵抗領域３６～３９の電気抵抗は、チャネル領域３１及３２の電気抵抗よりも低くなる。

【0066】

図９Ａ及び図９Ｂのプロセスを完了したら、絶縁層１７の上に絶縁層１８を形成する。本実施形態では、絶縁層１８として、窒化シリコン層を１００ｎｍ以上２００ｎｍ以下の厚さで形成する。これにより、図４Ａ及び図４Ｂを用いて説明した構造の薄膜トランジスタ１０が完成する。

【0067】

（変形例１）
本実施形態では、金属層１６の材料として、チタン、タンタル、タングステン、モリブデン、バナジウム又はニオブ等の金属材料、又は、これらの金属を含む合金材料を例示した。しかしながら、水素の移動を妨げる効果をより高めるために、金属層１６の材料として、アルカリ金属又はアルカリ土類金属を含んでもよい。例えば、マグネシウム、カルシウム、ランタン等の金属材料、又は、これらの金属を含む合金材料を用いてもよい。この場合、例えば、アルカリ金属又はアルカリ土類金属を含む金属層を、より安定なチタン、モリブデン等の金属層で挟んだ積層構造としてもよい。

【0068】

＜第２実施形態＞
本実施形態では、第１実施形態とは異なる構造の薄膜トランジスタ１０ａ及び１０ｂを備えた表示装置について説明する。具体的には、本実施形態の薄膜トランジスタ１０ａ及び１０ｂは、ソース電極とドレイン電極との間に、酸化物半導体層３０に接する複数の金属層を有する。本実施形態では、主として、第１実施形態と相違する部分について説明する。本実施形態の説明に用いる図面について、第１実施形態と同一の構成については、同一の符号を付して詳細な説明を省略する。

【0069】

図１０Ａは、本発明の第２実施形態の表示装置に用いる薄膜トランジスタ１０ａの構成を示す平面図である。図１０Ｂは、本発明の第２実施形態の表示装置に用いる薄膜トランジスタ１０ｂの構成を示す平面図である。本実施形態では、説明の便宜上、第１実施形態で説明した低抵抗領域の図示を省略する。

【0070】

図１０Ａに示す薄膜トランジスタ１０ａは、ソース電極１４とドレイン電極１５との間に、２つの金属層４１ａ及び４１ｂを有する。金属層４１ａ及び４１ｂの材料については、第１実施形態と同様であるため、ここでの説明は省略する。２つの金属層４１ａ及び４１ｂを配置することにより、酸化物半導体層３０には、３つのチャネル領域５１ａ、５１ｂ及び５１ｃが形成される。すなわち、薄膜トランジスタ１０ａは、実質的に、３つの薄膜トランジスタ１０ａ－１、１０ａ－２及び１０ａ－３を直列に接続した構造を有する。この場合、薄膜トランジスタ１０ａは、３つの薄膜トランジスタ１０ａ－１、１０ａ－２及び１０ａ－３のうち、いずれか少なくとも１つが正常に動作すれば、スイッチング素子としての機能を維持することができる。

【0071】

図１０Ｂに示す薄膜トランジスタ１０ｂは、ソース電極１４とドレイン電極１５との間に、３つの金属層４２ａ、４２ｂ及び４２ｃを有する。金属層４２ａ、４２ｂ及び４２ｃの材料については、第１実施形態と同様であるため、ここでの説明は省略する。３つの金属層４２ａ、４２ｂ及び４２ｃを配置することにより、酸化物半導体層３０には、４つのチャネル領域５２ａ、５２ｂ、５２ｃ及び５２ｄが形成される。すなわち、薄膜トランジスタ１０ｂは、実質的に、４つの薄膜トランジスタ１０ｂ－１、１０ｂ－２、１０ｂ－３及び１０ｂ－４を直列に接続した構造を有する。この場合、薄膜トランジスタ１０ｂは、４つの薄膜トランジスタ１０ｂ－１、１０ｂ－２、１０ｂ－３及び１０ｂ－４のうち、いずれか少なくとも１つが正常に動作すれば、スイッチング素子としての機能を維持することができる。

【0072】

以上のとおり、酸化物半導体層３０に重ねて配置する金属層の数を増やせば、その分だけチャネル領域の数も増える。具体的には、ｎ個（ｎは、自然数）の金属層を酸化物半導体層３０に重ねて配置することにより、平面視において、（ｎ＋１）個のチャネル領域をソース領域とドレイン領域との間に設けることができる。このように、本実施形態によれば、金属層の数を増加させることにより、薄膜トランジスタの冗長性を向上させることができる。その結果、冗長性の高い薄膜トランジスタをスイッチング素子として各画素に有する表示装置の信頼性を向上させることができる。

【0073】

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【0074】

また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0075】

１０、１０－１、１０－２、１０ａ、１０ａ－１、１０ａ－２、１０ａ－３、１０ｂ、１０ｂ－１、１０ｂ－２、１０ｂ－３、１０ｂ－４…薄膜トランジスタ、１１…ゲート電極、１２、１３…絶縁層、１４…ソース電極、１５…ドレイン電極、１６…金属層、１７、１８…絶縁層、３０…酸化物半導体層、３１、３２…チャネル領域、３３…分離領域、３４…ソース領域、３５…ドレイン領域、３６～３９…低抵抗領域、４１ａ、４１ｂ、４２ａ、４２ｂ、４２ｃ…金属層、５１ａ、５１ｂ、５１ｃ、５２ａ、５２ｂ、５２ｃ、５２ｄ…チャネル領域、１００…表示装置、１１０…基板、１２０…表示部、１２１…絶縁層、１２２…アノード電極、１２３…隔壁層、１２４…有機層、１２５…カソード電極、１２６…封止層、１２６ａ、１２６ｃ…無機絶縁層、１２６ｂ…有機絶縁層、１２７…接着層、１２８…カバーガラス、１３０…駆動回路部、１４０…端子部、１４１…端子、１５０…フレキシブルプリント回路基板、１６０…ドライバＩＣチップ、２００、２００Ｒ、２００Ｇ、２００Ｂ…画素、３００…画素回路、３１０…選択トランジスタ、３１２…ゲート線、３１４…データ線、３２０…駆動トランジスタ、３２２…アノード電源線、３２４…カソード電源線、３３０…キャパシタ、３４０…発光素子

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図7A】

【図7B】

【図8A】

【図8B】

【図9A】

【図9B】

【図10A】

【図10B】