(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022089752
(43)【公開日】2022-06-16
(54)【発明の名称】電圧検知回路
(51)【国際特許分類】
H02M 7/06 20060101AFI20220609BHJP
H02M 3/00 20060101ALI20220609BHJP
【ＦＩ】
H02M7/06 Z
H02M3/00 E
H02M7/06 P
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2021129658
(22)【出願日】2021-08-06
(11)【特許番号】
(45)【特許公報発行日】2022-01-27
(31)【優先権主張番号】17/112,000
(32)【優先日】2020-12-04
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】521227078
【氏名又は名称】アステック インターナショナル リミテッド
(74)【代理人】
【識別番号】110000659
【氏名又は名称】弁理士法人広江アソシエイツ特許事務所
(72)【発明者】
【氏名】ン，ウェン ファイ
【テーマコード（参考）】
5H006
5H730
【Ｆターム（参考）】
5H006AA01
5H006AA02
5H006DA04
5H006DB01
5H006DC05
5H730AA03
5H730AA18
5H730AS04
5H730BB82
5H730CC01
5H730CC12
5H730FD11
5H730FF01
(57)【要約】
【課題】電圧検知回路を提供する。
【解決手段】電源モジュールは、第１および第２の入力部に結合された電圧コンバータを備える。電圧コンバータは、入力電圧を昇圧するように構成された昇圧回路を備え、第１および第２の入力部を昇圧回路に選択的に接続および切断する入力電圧セレクタ（ＩＶＳ）を備える。第１の検知回路は、第１の入力部に結合され、第１の入力部に結合された一対の入力部と、整流器アセンブリと、一対の入力部と整流器アセンブリとの間に結合された抵抗器バンクと、整流器アセンブリに結合されたセンス抵抗器と、センス抵抗器に結合された電圧センサとを備える。ＤＣコンバータは、補助電圧を生成し、それを第１の検知回路に供給するように構成される。抵抗器バンクは、ＤＣコンバータから送信された電磁干渉（ＥＭＩ）信号を、しきい値を下回る値にフィルタリングする。
【選択図】図1
【解決手段】電源モジュールは、第１および第２の入力部に結合された電圧コンバータを備える。電圧コンバータは、入力電圧を昇圧するように構成された昇圧回路を備え、第１および第２の入力部を昇圧回路に選択的に接続および切断する入力電圧セレクタ（ＩＶＳ）を備える。第１の検知回路は、第１の入力部に結合され、第１の入力部に結合された一対の入力部と、整流器アセンブリと、一対の入力部と整流器アセンブリとの間に結合された抵抗器バンクと、整流器アセンブリに結合されたセンス抵抗器と、センス抵抗器に結合された電圧センサとを備える。ＤＣコンバータは、補助電圧を生成し、それを第１の検知回路に供給するように構成される。抵抗器バンクは、ＤＣコンバータから送信された電磁干渉（ＥＭＩ）信号を、しきい値を下回る値にフィルタリングする。
【選択図】図1
【特許請求の範囲】
【請求項1】
電圧モジュールであって、
第１の入力電圧を受け取るように構成された第１の入力部と、
第２の入力電圧を受け取るように構成された第２の入力部と、
電源電圧を供給するように構成された出力部と、
前記第１および第２の入力部ならびに前記出力部に結合された電圧コンバータと、を備えており、前記電圧コンバータが、
前記第１の入力電圧および前記第２の入力電圧のうちの１つを昇圧するように構成された昇圧回路と、
前記昇圧回路に結合され、前記第１および前記第２の入力部に結合されて、前記第１および第２の入力部を前記昇圧回路に選択的に接続および切断する入力電圧セレクタ（ＩＶＳ）と、
前記第１の入力部に結合された第１の検知回路であって、
前記第１の入力部に結合された一対の入力部と、
整流器アセンブリと、
前記一対の入力部と前記整流器アセンブリとの間に結合された抵抗器バンクと、
前記整流器アセンブリに結合されたセンス抵抗器と、
前記センス抵抗器に結合された電圧センサと、を含む、第１の検知回路と、
を備えており、
さらに、前記ＩＶＳおよび前記第１の検知回路に結合された制御回路であって、前記第１の検知回路から受信した検知信号に基づいて前記ＩＶＳを制御して前記第１の入力部および前記第２の入力部のうちの１つを選択するように構成された制御回路と、
前記昇圧回路に結合され、補助電圧を生成し、該補助電圧を前記第１の検知回路に供給するように構成された直流（ＤＣ）コンバータと、を備えており、
前記直流（ＤＣ）コンバータから前記第１の検知回路に送信される電磁干渉（ＥＭＩ）信号が、前記抵抗器バンクによってしきい値を下回る値にフィルタリングされる電源モジュール。
第１の入力電圧を受け取るように構成された第１の入力部と、
第２の入力電圧を受け取るように構成された第２の入力部と、
電源電圧を供給するように構成された出力部と、
前記第１および第２の入力部ならびに前記出力部に結合された電圧コンバータと、を備えており、前記電圧コンバータが、
前記第１の入力電圧および前記第２の入力電圧のうちの１つを昇圧するように構成された昇圧回路と、
前記昇圧回路に結合され、前記第１および前記第２の入力部に結合されて、前記第１および第２の入力部を前記昇圧回路に選択的に接続および切断する入力電圧セレクタ（ＩＶＳ）と、
前記第１の入力部に結合された第１の検知回路であって、
前記第１の入力部に結合された一対の入力部と、
整流器アセンブリと、
前記一対の入力部と前記整流器アセンブリとの間に結合された抵抗器バンクと、
前記整流器アセンブリに結合されたセンス抵抗器と、
前記センス抵抗器に結合された電圧センサと、を含む、第１の検知回路と、
を備えており、
さらに、前記ＩＶＳおよび前記第１の検知回路に結合された制御回路であって、前記第１の検知回路から受信した検知信号に基づいて前記ＩＶＳを制御して前記第１の入力部および前記第２の入力部のうちの１つを選択するように構成された制御回路と、
前記昇圧回路に結合され、補助電圧を生成し、該補助電圧を前記第１の検知回路に供給するように構成された直流（ＤＣ）コンバータと、を備えており、
前記直流（ＤＣ）コンバータから前記第１の検知回路に送信される電磁干渉（ＥＭＩ）信号が、前記抵抗器バンクによってしきい値を下回る値にフィルタリングされる電源モジュール。
【請求項2】
前記抵抗器バンクが、
前記整流器アセンブリと前記一対の入力部の第１の入力部との間に結合された１つ以上の抵抗器と、
前記整流器アセンブリと前記一対の入力部の第２の入力部との間に結合された１つ以上の抵抗器とを備える、請求項１に記載の電源モジュール。
前記整流器アセンブリと前記一対の入力部の第１の入力部との間に結合された１つ以上の抵抗器と、
前記整流器アセンブリと前記一対の入力部の第２の入力部との間に結合された１つ以上の抵抗器とを備える、請求項１に記載の電源モジュール。
【請求項3】
前記整流器アセンブリが、全波ブリッジ整流器構成で配置された４つのダイオードを備える、請求項１に記載の電源モジュール。
【請求項4】
前記電源モジュールには、前記整流器アセンブリと前記第１の入力部との間にＥＭＩを低減するためのトロイダル巻きの誘導コイルが存在しない、請求項１に記載の電源モジュール。
【請求項5】
前記第２の入力部に結合されている第２の検知回路をさらに備えており、第２の検知回路をさらに備えており、
前記第２の入力部に結合された一対の入力部と、
整流器アセンブリと、
前記第２の検知回路の前記一対の入力部と前記第２の検知回路の前記整流器アセンブリとの間に結合された抵抗器バンクと、
前記第２の検知回路の前記整流器アセンブリに結合されたセンス抵抗器と、
前記第２の検知回路の前記センス抵抗器に結合された電圧センサと,
を備える、請求項１に記載の電源モジュール。
前記第２の入力部に結合された一対の入力部と、
整流器アセンブリと、
前記第２の検知回路の前記一対の入力部と前記第２の検知回路の前記整流器アセンブリとの間に結合された抵抗器バンクと、
前記第２の検知回路の前記整流器アセンブリに結合されたセンス抵抗器と、
前記第２の検知回路の前記センス抵抗器に結合された電圧センサと,
を備える、請求項１に記載の電源モジュール。
【請求項6】
前記第１の検知回路が、前記電圧センサおよび前記制御回路に結合されたアイソレータをさらに備え、該アイソレータが、前記第１の検知回路を前記制御回路から電気的に絶縁するように構成された、請求項１に記載の電源モジュール。
【請求項7】
前記昇圧回路が、前記第１の入力電圧を交流（ＡＣ）電圧からＤＣ電圧に変換するように構成された力率改善回路を備える、請求項１に記載の電源モジュール。
【請求項8】
前記ＤＣ電圧をさらに低い出力ＤＣ電圧に変換するように構成されたＤＣ／ＤＣコンバータをさらに備える、請求項７に記載の電源モジュール。
【請求項9】
電源ユニットであって、
複数の電圧源のそれぞれから電源電圧を受け取るように構成された電源電圧入力と、
電源電圧を供給するように構成された電源電圧出力と、
前記電源電圧入力および前記電源電圧出力に結合された１つ以上の電源モジュールと、を備える電源ユニットであって、各電源モジュールが、
前記電源電圧入力に結合された一対の電圧入力部と、
前記電源電圧出力に結合された出力部と、
電圧コンバータと、を備え、該電圧コンバータが、
前記一対の電圧入力部に結合された入力電圧セレクタ（ＩＶＳ）であって、前記複数の電圧源のうちの１つからの電源電圧を送信するように構成されているＩＶＳと、
前記ＩＶＳに結合され、前記複数の電圧源のうちの１つからの電源電圧を昇圧するように構成された昇圧回路と、
第１の検知回路であって、
前記一対の電圧入力部の第１の入力部に結合されたセンサ入力部と、
整流器アセンブリと、
前記センサ入力部と前記整流器アセンブリとの間に結合された複数の抵抗器と、
前記整流器アセンブリに結合されたセンス抵抗器と、
前記センス抵抗器に結合された電圧センサと、を有する第１の検知回路と、
を含んでおり、
さらに、前記ＩＶＳおよび前記第１の検知回路に結合された制御回路であって、前記第１の検知回路から受信した検知信号に基づいて前記ＩＶＳを制御して前記一対の電圧入力部のうちの一方を選択するように構成された制御回路と、
前記昇圧回路に結合され、第１の補助電圧を生成し、該第１の補助電圧を前記第１の検知回路に供給するように構成された直流（ＤＣ）コンバータと、を備えており、
前記直流（ＤＣ）コンバータから前記第１の検知回路に送信された電磁干渉（ＥＭＩ）信号が前記複数の抵抗器によってしきい値を下回る値にフィルタリングされる、電源ユニット。
複数の電圧源のそれぞれから電源電圧を受け取るように構成された電源電圧入力と、
電源電圧を供給するように構成された電源電圧出力と、
前記電源電圧入力および前記電源電圧出力に結合された１つ以上の電源モジュールと、を備える電源ユニットであって、各電源モジュールが、
前記電源電圧入力に結合された一対の電圧入力部と、
前記電源電圧出力に結合された出力部と、
電圧コンバータと、を備え、該電圧コンバータが、
前記一対の電圧入力部に結合された入力電圧セレクタ（ＩＶＳ）であって、前記複数の電圧源のうちの１つからの電源電圧を送信するように構成されているＩＶＳと、
前記ＩＶＳに結合され、前記複数の電圧源のうちの１つからの電源電圧を昇圧するように構成された昇圧回路と、
第１の検知回路であって、
前記一対の電圧入力部の第１の入力部に結合されたセンサ入力部と、
整流器アセンブリと、
前記センサ入力部と前記整流器アセンブリとの間に結合された複数の抵抗器と、
前記整流器アセンブリに結合されたセンス抵抗器と、
前記センス抵抗器に結合された電圧センサと、を有する第１の検知回路と、
を含んでおり、
さらに、前記ＩＶＳおよび前記第１の検知回路に結合された制御回路であって、前記第１の検知回路から受信した検知信号に基づいて前記ＩＶＳを制御して前記一対の電圧入力部のうちの一方を選択するように構成された制御回路と、
前記昇圧回路に結合され、第１の補助電圧を生成し、該第１の補助電圧を前記第１の検知回路に供給するように構成された直流（ＤＣ）コンバータと、を備えており、
前記直流（ＤＣ）コンバータから前記第１の検知回路に送信された電磁干渉（ＥＭＩ）信号が前記複数の抵抗器によってしきい値を下回る値にフィルタリングされる、電源ユニット。
【請求項10】
前記センサ入力部が、
前記一対の電圧入力部のうちの前記第１の入力部の第１の入力接続に結合された第１のセンサ入力部と、
前記一対の電圧入力部のうちの前記第１の入力部の第２の入力接続に結合された第２のセンサ入力部と、を備え、
前記複数の抵抗器が、
前記整流器アセンブリと前記第１のセンサ入力部との間に結合された１つ以上の抵抗器と、
前記整流器アセンブリと前記第２のセンサ入力部との間に結合された１つ以上の抵抗器とを備える、請求項９に記載の電源ユニット。
前記一対の電圧入力部のうちの前記第１の入力部の第１の入力接続に結合された第１のセンサ入力部と、
前記一対の電圧入力部のうちの前記第１の入力部の第２の入力接続に結合された第２のセンサ入力部と、を備え、
前記複数の抵抗器が、
前記整流器アセンブリと前記第１のセンサ入力部との間に結合された１つ以上の抵抗器と、
前記整流器アセンブリと前記第２のセンサ入力部との間に結合された１つ以上の抵抗器とを備える、請求項９に記載の電源ユニット。
【請求項11】
前記第１の入力接続が、前記一対の電圧入力部のうちの前記第１の入力部の線電圧を備え、
前記第２の入力接続が、前記一対の電圧入力部のうちの前記第１の入力部の中性線電圧を備える、請求項１０に記載の電源ユニット。
前記第２の入力接続が、前記一対の電圧入力部のうちの前記第１の入力部の中性線電圧を備える、請求項１０に記載の電源ユニット。
【請求項12】
前記電源モジュールには、前記整流器アセンブリと前記一対の電圧入力部の前記第１の入力部との間にＥＭＩを低減するためのトロイダル巻きの誘導コイルが存在しない、請求項９に記載の電源ユニット。
【請求項13】
前記第１の検知回路が、前記電圧センサおよび前記制御回路に結合された光アイソレータをさらに備え、該光アイソレータが、前記検知信号を前記制御回路に送信するように構成された、請求項９に記載の電源ユニット。
【請求項14】
前記昇圧回路が、前記複数の電圧源のうちの１つからの電源電圧を交流（ＡＣ）電圧からＤＣ電圧に変換するように構成された力率改善回路を備え、
前記電圧コンバータが、前記ＤＣ電圧をさらに低い出力ＤＣ電源電圧に変換するように構成されたＤＣ／ＤＣコンバータをさらに備える、請求項９に記載の電源ユニット。
前記電圧コンバータが、前記ＤＣ電圧をさらに低い出力ＤＣ電源電圧に変換するように構成されたＤＣ／ＤＣコンバータをさらに備える、請求項９に記載の電源ユニット。
【請求項15】
第２の検知回路をさらに備え、該第２の検知回路が、
前記一対の電圧入力部の第２の入力部に結合されたセンサ入力部と、
整流器アセンブリと、
前記第２の検知回路の前記センサ入力部と前記第２の検知回路の前記整流器アセンブリとの間に結合された複数の抵抗器と、
前記第２の検知回路の前記整流器アセンブリに結合されたセンス抵抗器と、
前記第２の検知回路の前記センス抵抗器に結合された電圧センサと、を備える、請求項９に記載の電源ユニット。
前記一対の電圧入力部の第２の入力部に結合されたセンサ入力部と、
整流器アセンブリと、
前記第２の検知回路の前記センサ入力部と前記第２の検知回路の前記整流器アセンブリとの間に結合された複数の抵抗器と、
前記第２の検知回路の前記整流器アセンブリに結合されたセンス抵抗器と、
前記第２の検知回路の前記センス抵抗器に結合された電圧センサと、を備える、請求項９に記載の電源ユニット。
【請求項16】
前記１つ以上の電源モジュールが、
前記複数の電圧源のうちの第１の電圧源からの電源電圧の第１相を受け取り、前記複数の電圧源のうちの第２の電圧源からの電源電圧の第１相を受け取るように構成された第１の電源モジュールと、
前記複数の電圧源のうちの前記第１の電圧源からの電源電圧の第２相を受け取り、前記複数の電圧源のうちの前記第２の電圧源からの電源電圧の第２相を受け取るように構成された第２の電源モジュールと、
前記複数の電圧源のうちの前記第１の電圧源からの電源電圧の第３相を受け取り、前記複数の電圧源のうちの前記第２の電圧源からの電源電圧の第３相を受け取るように構成された第３の電源モジュールと、を備える、請求項９に記載の電源ユニット。
前記複数の電圧源のうちの第１の電圧源からの電源電圧の第１相を受け取り、前記複数の電圧源のうちの第２の電圧源からの電源電圧の第１相を受け取るように構成された第１の電源モジュールと、
前記複数の電圧源のうちの前記第１の電圧源からの電源電圧の第２相を受け取り、前記複数の電圧源のうちの前記第２の電圧源からの電源電圧の第２相を受け取るように構成された第２の電源モジュールと、
前記複数の電圧源のうちの前記第１の電圧源からの電源電圧の第３相を受け取り、前記複数の電圧源のうちの前記第２の電圧源からの電源電圧の第３相を受け取るように構成された第３の電源モジュールと、を備える、請求項９に記載の電源ユニット。
【請求項17】
電源モジュールを製造する方法であって、
センサ入力部およびセンサ出力部を有する第１の検知回路を形成することであって、前記第１の検知回路を形成することが、
抵抗器バンクを前記センサ入力部に結合することと、
整流器アセンブリを前記抵抗器バンクに結合することであって、前記抵抗器バンクが、前記センサ入力部と前記整流器アセンブリとの間で直列に結合されることと、
センス抵抗器を前記整流器アセンブリに結合することと、
電圧センサを前記整流器アセンブリに結合することと、を含んでおり、
それぞれの入力電圧を受け取るように構成された少なくとも２つの入力部を有する電圧コンバータを形成し、且つ、
入力電圧セレクタ（ＩＶＳ）を前記少なくとも２つの入力部に結合することと、
昇圧回路を前記ＩＶＳに結合することであって、前記昇圧回路が前記入力電圧を昇圧するように構成されることと、
直流（ＤＣ）コンバータを前記昇圧回路に結合することであって、前記直流（ＤＣ）コンバータが補助電圧を供給するように構成されることと、
前記第１の検知回路を前記少なくとも２つの入力部のうちの１つおよび前記直流（ＤＣ）コンバータに結合することと、
制御回路を前記ＩＶＳおよび前記第１の検知回路に結合することと、を含んで電圧コンバータを形成することとを含み、前記制御回路が、
前記第１の検知回路から第１の検知信号を受信し、
該第１の検知信号に基づいて、前記ＩＶＳを制御して前記それぞれの入力電圧の１つを前記昇圧回路に選択的に送信するように構成され、
前記第１の検知回路が、
前記直流（ＤＣ）コンバータから前記補助電圧を受け取り、
前記直流（ＤＣ）コンバータから送信された電磁干渉（ＥＭＩ）信号を前記抵抗器バンクによりしきい値を下回る値に低減するように構成されていることを特徴とする方法。
センサ入力部およびセンサ出力部を有する第１の検知回路を形成することであって、前記第１の検知回路を形成することが、
抵抗器バンクを前記センサ入力部に結合することと、
整流器アセンブリを前記抵抗器バンクに結合することであって、前記抵抗器バンクが、前記センサ入力部と前記整流器アセンブリとの間で直列に結合されることと、
センス抵抗器を前記整流器アセンブリに結合することと、
電圧センサを前記整流器アセンブリに結合することと、を含んでおり、
それぞれの入力電圧を受け取るように構成された少なくとも２つの入力部を有する電圧コンバータを形成し、且つ、
入力電圧セレクタ（ＩＶＳ）を前記少なくとも２つの入力部に結合することと、
昇圧回路を前記ＩＶＳに結合することであって、前記昇圧回路が前記入力電圧を昇圧するように構成されることと、
直流（ＤＣ）コンバータを前記昇圧回路に結合することであって、前記直流（ＤＣ）コンバータが補助電圧を供給するように構成されることと、
前記第１の検知回路を前記少なくとも２つの入力部のうちの１つおよび前記直流（ＤＣ）コンバータに結合することと、
制御回路を前記ＩＶＳおよび前記第１の検知回路に結合することと、を含んで電圧コンバータを形成することとを含み、前記制御回路が、
前記第１の検知回路から第１の検知信号を受信し、
該第１の検知信号に基づいて、前記ＩＶＳを制御して前記それぞれの入力電圧の１つを前記昇圧回路に選択的に送信するように構成され、
前記第１の検知回路が、
前記直流（ＤＣ）コンバータから前記補助電圧を受け取り、
前記直流（ＤＣ）コンバータから送信された電磁干渉（ＥＭＩ）信号を前記抵抗器バンクによりしきい値を下回る値に低減するように構成されていることを特徴とする方法。
【請求項18】
前記第１の検知回路の前記センサ入力部が、第１のセンサ入力部および第２のセンサ入力部を含み、
前記抵抗器バンクを結合することが、
１つ以上の抵抗器を前記第１のセンサ入力部に結合することと、
１つ以上の抵抗器を前記第２のセンサ入力部に結合することを含む、請求項１７に記載の方法。
前記抵抗器バンクを結合することが、
１つ以上の抵抗器を前記第１のセンサ入力部に結合することと、
１つ以上の抵抗器を前記第２のセンサ入力部に結合することを含む、請求項１７に記載の方法。
【請求項19】
センサ入力部およびセンサ出力部を有する第２の検知回路を形成することをさらに含み、前記第２の検知回路を形成することが、
抵抗器バンクを前記第２の検知回路の前記センサ入力部に結合することと、
整流器アセンブリを前記第２の検知回路の前記抵抗器バンクに結合することであって、前記第２の検知回路の前記抵抗器バンクが前記第２の検知回路の前記センサ入力部と前記第２の検知回路の前記整流器アセンブリとの間で直列に結合されることと、
センス抵抗器を前記第２の検知回路の前記整流器アセンブリに結合することと、
電圧センサを前記第２の検知回路の前記整流器アセンブリに結合することと、を含んでおり、
且つ、
前記第２の検知回路を前記少なくとも２つの入力部のうちの他方および前記直流（ＤＣ）コンバータに結合することをさらに含み、
前記制御回路を結合することが、前記制御回路を前記第２の検知回路に結合することを含み、
前記制御回路が、さらに、
前記第２の検知回路から第２の検知信号を受信し、
前記ＩＶＳを制御して、前記第１の検知信号および前記第２の検知信号に基づいて前記それぞれの入力電圧のうちの１つを前記昇圧回路に選択的に送信するように構成されることを特徴とする、請求項１７に記載の方法。
抵抗器バンクを前記第２の検知回路の前記センサ入力部に結合することと、
整流器アセンブリを前記第２の検知回路の前記抵抗器バンクに結合することであって、前記第２の検知回路の前記抵抗器バンクが前記第２の検知回路の前記センサ入力部と前記第２の検知回路の前記整流器アセンブリとの間で直列に結合されることと、
センス抵抗器を前記第２の検知回路の前記整流器アセンブリに結合することと、
電圧センサを前記第２の検知回路の前記整流器アセンブリに結合することと、を含んでおり、
且つ、
前記第２の検知回路を前記少なくとも２つの入力部のうちの他方および前記直流（ＤＣ）コンバータに結合することをさらに含み、
前記制御回路を結合することが、前記制御回路を前記第２の検知回路に結合することを含み、
前記制御回路が、さらに、
前記第２の検知回路から第２の検知信号を受信し、
前記ＩＶＳを制御して、前記第１の検知信号および前記第２の検知信号に基づいて前記それぞれの入力電圧のうちの１つを前記昇圧回路に選択的に送信するように構成されることを特徴とする、請求項１７に記載の方法。
【請求項20】
前記電圧コンバータには、前記整流器アセンブリと前記少なくとも２つの入力部との間にＥＭＩを低減するためのトロイダル巻きの誘導コイルが存在しない、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電源の技術分野に関し、詳細には電圧検知回路に関する。
【背景技術】
【0002】
電源は、通常、入力電圧を異なる出力電圧に変換する。例えば、交流（ＡＣ）入力電圧を、電子機器で使用するためにＤＣ電圧に変換することができる。電源は、冗長動作のためにそれぞれの電圧供給源に結合された複数の入力部を使用することができる。第１の入力部の１次電源が望ましくなくなるシナリオでは、電源は第２の入力部の代替電源に切り替えて出力電力を供給し続けることができる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
入力電源がＡＣ電源の場合、電磁干渉（ＥＭＩ）によるノイズを最小化または除去すること考慮して、コモンモードチョーク（common-mode choke）などのＥＭＩブロッカを使用することになる場合がある。しかし、コモンモードチョークは、プリント回路基板（ＰＣＢ）上で大きなスペースを占める比較的大きなデバイスになることがあり、高い入力電力密度要件のある電源内の電圧検知回路の上流では望ましくない場合がある。
【課題を解決するための手段】
【0004】
概要
一態様によれば、電源モジュールは、第１の入力電圧を受け取るように構成された第１の入力部と、第２の入力電圧を受け取るように構成された第２の入力部と、電源電圧を供給するように構成された出力部と、第１の入力部および第２の入力部ならびに出力部に結合された電圧コンバータとを備える。電圧コンバータは、第１の入力電圧および第２の入力電圧のうちの１つを昇圧するように構成された昇圧回路と、昇圧回路に結合され、第１の入力部および第２の入力部に結合されて、第１の入力部および第２の入力部を昇圧回路に選択的に接続および切断する入力電圧セレクタ（input voltage selector,ＩＶＳ）と、第１の入力部に結合された第１の検知回路と、ＩＶＳおよび第１の検知回路に結合された制御回路と、昇圧回路に結合された直流（ＤＣ）コンバータとを備える。第１の検知回路は、第１の入力部に結合された一対の入力部と、整流器アセンブリと、一対の入力部と整流器アセンブリとの間に結合された抵抗器バンク（resistor bank）と、整流器アセンブリに結合されたセンス抵抗器（sense resistor）と、センス抵抗器に結合された電圧センサとを備える。制御回路は、第１の検知回路から受信した検知信号に基づいて、ＩＶＳを制御して第１の入力部および第２の入力部のうちの１つを選択するように構成される。ＤＣコンバータは、補助電圧（auxiliary voltage）を生成し、補助電圧を第１の検知回路に供給するように構成される。ＤＣコンバータから第１の検知回路に送信された電磁干渉（ＥＭＩ）信号は、抵抗器バンクによってしきい値を下回る値にフィルタリングされる。
一態様によれば、電源モジュールは、第１の入力電圧を受け取るように構成された第１の入力部と、第２の入力電圧を受け取るように構成された第２の入力部と、電源電圧を供給するように構成された出力部と、第１の入力部および第２の入力部ならびに出力部に結合された電圧コンバータとを備える。電圧コンバータは、第１の入力電圧および第２の入力電圧のうちの１つを昇圧するように構成された昇圧回路と、昇圧回路に結合され、第１の入力部および第２の入力部に結合されて、第１の入力部および第２の入力部を昇圧回路に選択的に接続および切断する入力電圧セレクタ（input voltage selector,ＩＶＳ）と、第１の入力部に結合された第１の検知回路と、ＩＶＳおよび第１の検知回路に結合された制御回路と、昇圧回路に結合された直流（ＤＣ）コンバータとを備える。第１の検知回路は、第１の入力部に結合された一対の入力部と、整流器アセンブリと、一対の入力部と整流器アセンブリとの間に結合された抵抗器バンク（resistor bank）と、整流器アセンブリに結合されたセンス抵抗器（sense resistor）と、センス抵抗器に結合された電圧センサとを備える。制御回路は、第１の検知回路から受信した検知信号に基づいて、ＩＶＳを制御して第１の入力部および第２の入力部のうちの１つを選択するように構成される。ＤＣコンバータは、補助電圧（auxiliary voltage）を生成し、補助電圧を第１の検知回路に供給するように構成される。ＤＣコンバータから第１の検知回路に送信された電磁干渉（ＥＭＩ）信号は、抵抗器バンクによってしきい値を下回る値にフィルタリングされる。
【0005】
別の態様によれば、電源ユニットは、複数の電圧源の各々から電源電圧を受け取るように構成された電源電圧入力と、電源電圧を供給するように構成された電源電圧出力と、電源電圧入力および電源電圧出力に結合された１つ以上の電源モジュールとを備える。各電源モジュールは、電源電圧入力に結合された一対の電圧入力部と、電源電圧出力に結合された出力部と、電圧コンバータとを備える。電圧コンバータは、一対の電圧入力部に結合され、複数の電圧源のうちの１つから電源電圧を送信するように構成された入力電圧セレクタ（ＩＶＳ）と、ＩＶＳに結合され、複数の電圧源のうちの１つからの電源電圧を昇圧するように構成された昇圧回路と、第１の検知回路と、ＩＶＳおよび第１の検知回路に結合された制御回路と、昇圧回路に結合された直流（ＤＣ）コンバータとを備える。第１の検知回路は、一対の電圧入力部のうちの第１の入力部に結合されたセンサ入力部と、整流器アセンブリと、センサ入力部と整流器アセンブリとの間に結合された複数の抵抗器と、整流器アセンブリに結合されたセンス抵抗器と、センス抵抗器に結合された電圧センサとを備える。制御回路は、第１の検知回路から受信した検知信号に基づいて、ＩＶＳを制御して一対の電圧入力部のうちの一方を選択するように構成される。ＤＣコンバータは、第１の補助電圧を生成し、第１の補助電圧を第１の検知回路に供給するように構成される。ＤＣコンバータから第１の検知回路に送信された電磁干渉（ＥＭＩ）信号は、複数の抵抗器によってしきい値を下回る値にフィルタリングされる。
【0006】
別の態様によれば、電源モジュールを製造する方法は、センサ入力部およびセンサ出力部を有する第１の検知回路を形成することと、それぞれの入力電圧を受け取るように構成された少なくとも２つの入力部を有する電圧コンバータを形成することとを含む。第１の検知回路を形成することは、抵抗器バンクをセンサ入力部に結合することと、整流器アセンブリを抵抗器バンクに結合することと、センス抵抗器を整流器アセンブリに結合することと、電圧センサを整流器アセンブリに結合することとを含む。抵抗器バンクは、センサ入力部と整流器アセンブリとの間に直列に結合される。電圧コンバータを形成することは、入力電圧セレクタ（ＩＶＳ）を少なくとも２つの入力部に結合することと、昇圧回路をＩＶＳに結合することと、直流（ＤＣ）コンバータを昇圧回路に結合することと、第１の検知回路を少なくとも２つの入力部のうちの１つおよびＤＣコンバータに結合することと、制御回路をＩＶＳおよび第１の検知回路に結合することとを含む。昇圧回路は、入力電圧を昇圧するように構成され、ＤＣコンバータは、補助電圧を供給するように構成される。制御回路は、第１の検知回路から第１の検知信号を受信し、第１の検知信号に基づいて、ＩＶＳを制御してそれぞれの入力電圧のうちの１つを昇圧回路に選択的に送信するように構成される。第１の検知回路は、ＤＣコンバータから補助電圧を受け取り、ＤＣコンバータから送信された電磁干渉（ＥＭＩ）信号を、抵抗器バンクによりしきい値を下回る値に低減するように構成される。
【図面の簡単な説明】
【0007】
図面は、本開示の実施形態を実施するために現在検討されている実施例を示している。
【0008】
図面は、下記の通りである。
【0009】
【図1】本開示の一実施形態による電源ユニットのブロック図である。
【0010】
【図2】本開示の一実施形態による電圧コンバータのブロック図である。
【0011】
【図3】本開示の一実施形態による検知回路の概略ブロック図である。
【0012】
【図4】本開示の一実施形態による電圧センサの一部の概略ブロック図である。
【0013】
【0014】
【図6】本開示の別の実施形態による電圧コンバータの概略ブロック図である。
【発明を実施するための形態】
【0015】
本開示は様々な修正形態および代替形態が可能であるが、その特定の実施形態が、例として図面に示されており、本明細書で詳細に説明される。しかし、本明細書における特定の実施形態の説明が、本開示を開示された特定の形態に限定することを意図するものではなく、逆に、本開示の趣旨および範囲内にあるすべての変更形態、均等物、および代替形態を網羅することが意図されていることを理解されたい。図面のうちのいくつかの図を通して、対応する参照番号は対応する部分を示すことに留意されたい。
【0016】
詳細な説明
本開示の例を、添付図面を参照してより詳しく説明する。以下の説明は、本来単なる例示であり、本開示、応用、または用途を限定することを意図するものではない。
本開示の例を、添付図面を参照してより詳しく説明する。以下の説明は、本来単なる例示であり、本開示、応用、または用途を限定することを意図するものではない。
【0017】
例示的な実施形態は、本開示が徹底したものであり当業者に範囲を十分に伝えるように、提供される。本開示の実施形態の完全な理解が得られるよう、特定の構成要素、装置、および方法の例など、多数の特定の詳細が説明される。特定の詳細が用いられる必要がないこと、例示的な実施形態が多くの異なる形態で具体化され得ること、およびそのいずれもが本開示の範囲を限定するように解釈されるべきではないことは、当業者には明らかであろう。いくつかの例示的な実施形態では、周知のプロセス、周知のデバイス構造、および周知の技術は詳細には説明されない。
【0018】
本明細書の開示は、当業者が本発明を実施することを可能にするために詳細かつ正確であるが、本明細書に開示される物理的な実施形態は、他の一定の構造で具体化され得る本発明を例示するにすぎない。好ましい実施形態を説明したが、特許請求の範囲によって定められた本発明から逸脱することなく、詳細を変更することができる。
【0019】
図１は、本開示の一実施形態による電源ユニット１００のブロック図を示す。電源ユニット１００は、入力電力を出力電力に変換するように構成された１つ以上の電源モジュール１０２，１０４，１０６を含む。図示するように、電源ユニット１００は、３つの電源モジュール１０２，１０４，１０６を含むが、本開示の実施形態は、３つより多いまたは少ないモジュールを含んでもよい。
【0020】
各電源モジュールは、第１の電源１１２からと第２の電源１１４からの電力をそれぞれ受け取るための一対の電源入力部１０８，１１０を含む。一実施形態では、第１および第２の電源１１２，１１４は、電力系統、発電機などの１つ以上の交流（ＡＣ）電源から電力を供給するＡＣ電源である。代替として、第１と第２の電源１１２，１１４の一方または両方は、電池、コンデンサバンクなどの１つ以上の直流（ＤＣ）電源から電力を供給するＤＣ電源でもよい。一例では、第１の電源１１２は三相ＡＣ電源であり、各電源モジュールが電源１１２から異なる相を受け取るように、それからデフォルトのＡＣ給電が別々の相で電源モジュール１０２，１０４，１０６に供給される。この同じ例では、第２の電源１１４は、もう一つの別の三相ＡＣ電源であってもよく、そこからバックアップＡＣ給電が別々の相で電源モジュール１０２，１０４，１０６に供給される。
【0021】
各電源モジュールはまた、第１および第２の電源１１２，１１４の１つからの電圧を別の形に変換し、変換された電圧を出力部１１８に供給するように構成された電圧コンバータ１１６を含む。例えば、電圧コンバータ１１６は、それぞれの電源入力部１０８，１１０から受け取った単相ＡＣ電圧を、出力部１１８から電圧バス１２０に供給されるＤＣ出力電圧に変換するように構成されてもよい。電圧バス１２０から、ＤＣ出力電圧が電源ユニット１００の出力部１２２に供給されてもよい。
【0022】
図２は、本開示の一実施形態による電圧コンバータ２００のブロック図を示す。電圧コンバータ２００は、図１に示す電圧コンバータ１１６のいずれも表すことができる。第１および第２の電源１１２，１１４からの入力電圧は、変換される電圧/電力を選択するためのリレー（図示せず）を含む入力電圧セレクタ（ＩＶＳ）２０２に供給される。例えば、図示のように、ＩＶＳ２０２は、電圧コンバータ２００によって変換されるべき第１の電源１１２からの電圧/電力を結合している。ＩＶＳ２０２を介して送信されたＥＭＩが、下流の電圧変換ブロックに伝搬することを遮断するために、電磁干渉（ＥＭＩ）ブロッカ２０４をＩＶＳ２０２の出力に結合することができる。
【0023】
力率改善（power factor correction,ＰＦＣ）回路２０６などの昇圧回路は、ＩＶＳ２０２からの入力電圧を整流し昇圧するように構成される。したがって、ＰＦＣ回路２０６は、ＩＶＳ２０２からのＡＣ電圧を整流し、整流された電圧を昇圧してＤＣ高電圧２０８を供給することができる。ＰＦＣ回路２０６は、純粋なＤＣ電圧を含む任意の形状の電圧波形を受け取り、ＤＣ高電圧２０８を出力部することができる。ＤＣ高電圧２０８がＰＦＣ回路２０６から一時的に失われた場合に、ＰＦＣ回路２０６の出力部に結合された大容量コンデンサ２１０を使用してＤＣ高電圧２０８を短い保持時間の間維持することができる。
【0024】
ＤＣ／ＤＣコンバータ２１２は、ＰＦＣ回路２０６からＤＣ高電圧２０８を受け取り、ＤＣ高電圧２０８を１２Ｖｄｃ、５ＶｄｃなどのＤＣ低電圧出力２１４に変換するように結合される。ＤＣ／ＤＣコンバータ２１２は、分離を提供し、電圧変換機能の一部を形成するトランスを含む。主制御回路２１６は、ＩＶＳ２０２、ＰＦＣ回路２０６、およびＤＣ／ＤＣコンバータ２１２に結合され、それらの動作のための制御信号を供給する。制御回路２１６は、各々がそれぞれの入力電源１１２，１１４に結合された一対の検知回路２１８，２２０から信号を受信するように構成される。検知回路２１８，２２０は、入力電源１１２，１１４からの入力電圧Ｖｉｎ１ ２２２およびＶｉｎ２ ２２４を検知し、検知信号２２６，２２８を制御回路２１６に供給するように動作し、制御回路は、入力電圧２２２，２２４が動作要件およびしきい値を満たすかどうかを判定する。この判定に基づいて、制御回路２１６は、どの入力電源１１２，１１４を使用するかを決定し、それに応じてＩＶＳ２０２を制御する。例えば、入力電源１１２，１１４がともにパラメータ内で動作している場合、第１の電源１１２を、そのパラメータが入力電圧しきい値を満たす限り、デフォルト電源としてのその指定に基づいて常に選択することができる。しかし、第１の電源１１２からの電圧２２２が規格外になるか、あるいは動作しきい値および/または動作限界外になる場合、制御回路２１６は、第２の入力検知回路２２０からの検知信号２２８がその電源が動作パラメータ内にあることを示すのであれば、第２の電源１１４からのバックアップ入力電圧２２４を使用するようにＩＶＳ２０２を制御してもよい。第１の電源１１２からの電圧入力２２２が、また適切な動作パラメータを満たし始めた後、その電圧を、制御回路２１６によるＩＶＳ２０２の制御を通じて使用されるべき電圧として再び選択されてもよい。
【0025】
図３は、一実施形態による検知回路２１８，２２０の概略ブロック図を示す。一対の電圧入力部２３０，２３２は、第１または第２の電源１１２，１１４の入力に直接結合され、検知回路がどの電源１１２，１１４に結合されているかに応じてＶｉｎ１ ２２２またはＶｉｎ２ ２２４を受け取る。電圧入力部２３０は、例えば、入力電圧がＡＣである実施形態において、線電圧を受け取ることができ、電圧入力部２３２は、中性線電圧を受け取ることができる。抵抗器バンク２３４は、電圧入力部２３０，２３２に結合され、各電圧入力部２３０，２３２に結合された１つ以上の抵抗器を有する。図示のように、例えば、抵抗器バンク２３４は、電圧入力部２３０に結合された２つの抵抗器２３６，２３８、および電圧入力部２３２に結合された２つの抵抗器２４０，２４２を有する。抵抗器２３６～２４２は、大きな値の抵抗器（例えば、３３０Ｋオーム）でよく、大きな電圧（例えば、４００Ｖ）を処理することができるため、組み合わせて、悪影響なしに高い差動モード電圧サージ（例えば、１６００Ｖ）に耐えることができる。より高い差動モード電圧サージ要件（例えば、２０００Ｖ）用に、例えば、追加の抵抗器を直列に結合してもよい。
【0026】
入力電圧２２２，２２４は、抵抗器バンク２３４から、入力電圧２２２，２２４を整流する（例えば、ＡＣからＤＣへ）整流器２４４に進み、整流された電圧をセンス抵抗器２４６に供給し、センス抵抗器は、電圧センサ２４８に供給される検知電圧Ｖｓｅｎｓｅを生成する。一例では、整流器２４４は、全波ブリッジ整流器の構成で配置された４つのダイオード２５０を含む。図４を参照すると、図３の電圧センサ２４８の一部の概略ブロック図が示されている。電圧センサ２４８は、検知電圧Ｖｓｅｎｓｅのための第１の入力部２５４を有し、基準電圧Ｖｒｅｆのための第２の入力部２５６を有する比較器２５２を含む。検知電圧と基準電圧とを比較することでスイッチ回路２５８を制御して入力電圧２２２，２２４の状態を示すように、基準電圧Ｖｒｅｆは設計されていている。入力電圧２２２，２２４が入力電圧しきい値のパラメータを満たしていることを示すために、スイッチ回路２５８を、例えば、オンに切り替えるか、または導通状態に切り替えてもよい。スイッチ回路２５８をオフに切り替えるかまたは非導通状態に切り替えると、許容入力電圧２２２，２２４に対して設定されたパラメータのうちの１つ以上を満たしていない入力電圧２２２，２２４を示すことができる。しかし、図４に示される電圧センサ２４８は、検知回路の一例に過ぎず、本開示の範囲から逸脱することなく他の実施形態を使用してもよい。図３および図４を参照すると、どの電源１１２，１１４を使用するかを決定するために制御回路２１６に送信されるそれぞれの検知信号２２６，２２８を生成するための光アイソレータなどのアイソレータ２６０（isolator,断路器）に、スイッチ回路２５８の出力を供給してもよい。
【0027】
抵抗器バンク２３４により、電源１１２，１１４に起因するＥＭＩ効果を処理するための誘導ＥＭＩチョークを検知回路２１８，２２０の入力部に配置することが不要になる。代わりに、抵抗器バンク２３４は、任意のＥＭＩノイズをしきい値を下回る値に効果的にフィルタリングする。抵抗器２３６～２４２の使用により、同等のＥＭＩフィルタリング容量の誘導ＥＭＩチョーク（例えば、トロイド巻線インダクタ（toroid wound inductor））と比べ、プリント回路基板（ＰＣＢ）上の面積の省スペース化およびコスト削減を実現することが可能になる。
【0028】
図２に戻って参照すると、電圧コンバータ２００はまた、ＤＣ高電圧２０８の一部を電圧コンバータ２００全体で使用するための１つ以上の補助電圧２６４，２６６，２６８，２７０に変換するためのＤＣコンバータ２６２を含む。図５を参照すると、図示のように、一対の電圧入力部２７２，２７４は、ＰＦＣ回路２０６に結合されて、そこからＤＣ高電圧２０８の一部を受け取る。トランス２７６は、スイッチ制御部２８２によって制御されるトランジスタなどのスイッチ２８０に結合されて、２次巻線２８４，２８６，２８８，２９０に誘導電圧を発生させて補助電圧２６４，２６６，２６８，２７０を生成する１次巻線２７８を有する。図示の例は４つの補助電圧を示しているが、本開示の実施形態では、それより多いまたはより少ない補助電圧をＤＣコンバータ２６２が供給することができると考えられている。
【0029】
図２に戻って参照すると、第１および第２の補助電圧２６４，２６６を、それぞれ検知回路２１８，２２０（図３に示す）に供給することができる。第３の補助電圧２６８をＰＦＣ回路２０６およびＤＣ／ＤＣコンバータ２１２に供給することができる。第４の補助電圧２７０を制御回路２１６に供給することができる。ＤＣコンバータ２６２が遭遇するかまたはそこで生成されたＥＭＩ２９２，２９４が、補助電圧２６４，２６６と共にそれぞれの検知回路２１８，２２０に転送されることがある。不十分な減衰で、検知回路２１８，２２０が、整流器２４４および電圧入力部２３０，２３２を介してＥＭＩを電源１１２，１１４に戻すことがあり、望ましいことではない。しかし、本開示の実施形態によれば、本明細書で開示される検知回路２１８，２２０は、抵抗器バンク２３４によりＤＣコンバータ２６２からのＥＭＩを、ＥＭＩが電源１１２，１１４に到達する前にしきい値を下回る値レベルまで効果的にフィルタリングする。したがって、トロイダル巻きの誘導コイルなどの大型で高価なＥＭＩブロッキング/フィルタリング構成要素を検知回路で回避することができるため、ＥＭＩをブロッキングするための誘導コイルを、検知回路２１８，２２０の整流器２４４と電源入力部１０８，１１０との間に配置しなくてもよい。しきい値は、業界で許容されるＥＭＩの量を定める１つ以上の規制規則によって決定することができる。例えば、しきい値を超えるＥＭＩ値は、通常、ＥＭＩブロッキング対策に失敗しているとラベル表示される。
【0030】
図６は、本開示の別の実施形態による電圧コンバータ６００のブロック図を示す。電圧コンバータ６００は、図３に示す検知回路に対して同様の構成要素が図示されているが、整流器２４４は半波整流器として示されている。図３に示す全波整流信号に対して半波整流信号を使用することに基づき、基準電圧Ｖｒｅｆの適切な選択を利用して、入力電圧２２２，２２４の挙動を示すことができる。
【0031】
本発明を限られた数の実施形態のみに関して詳細に説明してきたが、本発明はこのような開示された実施形態に限定されないことは容易に理解される。むしろ、本発明を、これまで記載されていないが、本開示の精神および範囲に相応する任意の数の変形、変更、代用または等価な構成を組み込むように修正することができる。さらに、本開示の様々な実施形態を説明したが、本開示の態様が、説明した実施形態の一部のみを含むことができることを理解されたい。したがって、本発明は、前述の説明によって限定されると見なされるべきではなく、添付の特許請求の範囲によってのみ限定される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【外国語明細書】