特開 2022-90303 誘電体膜及び前記誘電体膜を使用した電気抵抗コンデンサ複合銅膜構造と電気回路基板構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022090303

(43)【公開日】2022-06-17

(54)【発明の名称】誘電体膜及び前記誘電体膜を使用した電気抵抗コンデンサ複合銅膜構造と電気回路基板構造

(51)【国際特許分類】

   H01G 4/30 20060101AFI20220610BHJP

   H01G 4/40 20060101ALI20220610BHJP

   H01C 13/00 20060101ALI20220610BHJP

   H05K 1/16 20060101ALI20220610BHJP

   H01B 3/00 20060101ALI20220610BHJP

【ＦＩ】

H01G4/30 540

H01G4/30 541

H01G4/40 307A

H01C13/00 A

H05K1/16 A

H01B3/00 F

【審査請求】未請求

【請求項の数】1

【出願形態】ＯＬ

(21)【出願番号】P 2020202629

(22)【出願日】2020-12-07

(71)【出願人】

【識別番号】514300672

【氏名又は名称】鼎展電子股▲分▼有限公司

(74)【代理人】

【識別番号】100082418

【弁理士】

【氏名又は名称】山口 朔生

(74)【代理人】

【識別番号】100167601

【弁理士】

【氏名又は名称】大島 信之

(74)【代理人】

【識別番号】100201329

【弁理士】

【氏名又は名称】山口 真二郎

(74)【代理人】

【識別番号】100220917

【弁理士】

【氏名又は名称】松本 忠大

(72)【発明者】

【氏名】葉宗和

【テーマコード（参考）】

4E351

5E001

5E082

5G303

【Ｆターム（参考）】

4E351AA16

4E351BB03

4E351BB05

4E351BB17

4E351BB30

4E351BB43

4E351CC03

4E351CC06

4E351DD04

4E351DD17

4E351DD19

4E351DD21

5E001AD04

5E001AH01

5E001AH03

5E001AJ01

5E001AJ02

5E082AB01

5E082BC39

5E082DD02

5E082EE03

5E082EE05

5E082EE23

5E082EE26

5E082EE37

5E082FF05

5E082FG03

5E082FG04

5E082FG06

5E082FG26

5E082FG34

5E082GG10

5E082LL35

5G303AA01

5G303AB20

5G303BA03

5G303CA01

5G303CA09

5G303CB03

5G303CB35

5G303CC02

(57)【要約】

【課題】誘電体膜及び前記誘電体膜を使用した電気抵抗コンデンサ複合銅膜構造と電気回路基板構造を提供する。
【解決手段】本発明の誘電体膜は、第１誘電率と第１損失係数を有する第１誘電体材料と、第２誘電率と第２損失係数を有する誘電率調整剤としての第２誘電体材料と、高分子粘結材料と、を含み、前記高分子粘結材料で前記第１誘電体材料と前記第２誘電体材料を粘結した後、半固化状態の誘電体材料が得られ、前記半固化状態の誘電体材料が型押焼結プロセスを経た後、かかる誘電体膜が成膜されることを特徴とする。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１誘電率と第１損失係数を有する第１誘電体材料と、
第２誘電率と第２損失係数を有する誘電率調整剤としての第２誘電体材料と、
高分子粘結材料と、を含み、
前記高分子粘結材料で前記第１誘電体材料と前記第２誘電体材料を粘結した後、半固化状態の誘電体材料が得られ、
前記半固化状態の誘電体材料が型押焼結プロセスを経た後、かかる誘電体膜が成膜されることを特徴とする、
誘電体膜。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、埋込式受動素子の複合銅膜の技術分野に係り、特に、誘電体膜、前記誘電体膜を使用した電気抵抗コンデンサ複合銅膜構造、及び前記誘電体膜を使用した電気回路基板構造に関するものである。

【背景技術】

【0002】

自らプリント電気回路基板を購入すると共に、予め設計された回路レイアウトに基づいて、前記プリント電気回路基板に対して現像、エッチングと剥膜（Ｄｅｖｅｌｏｐｉｎｇ／Ｅｔｃｈｉｎｇ／Ｓｔｒｉｐｐｉｎｇ，ＤＥＳ）などのプロセスを行い、その後、前記プリント電気回路基板の表面の上に、電子回路と呼ばれるような図案化された銅箔回路を製作する経験は、電気電子工学、電気機械工学や情報工学を習得した経歴を持つエンジニアであれば、一度は必ずあるはずである。電子回路の製作が完了した後には、次いで、電子回路の上に予め決定したチップと受動素子を配置し、これは例えば、アンプ、プロセッサ、レジスト、コンデンサやインダクタンスなどが挙げられる。

【0003】

このような状況において、産業界では受動素子の寸法を縮小することが提唱され続けている。現在、寸法サイズが０８０５（８０×５０ｍｉｌ^２）と０６０３（６０×３０ｍｉｌ^２）の受動素子は、主にマザーボードとノート型パソコンの製作に使用されている一方、寸法サイズが０４０２（４０×２０ｍｉｌ^２）と０２０１（２０×１０ｍｉｌ^２）の受動素子は、スマートフォンとタブレット端末の中に広汎に応用されている。受動素子の寸法サイズについて微細化が継続的に進むなかで、技術上またはプロセス上必然的に限界を迎えざるをえず、このため、「埋め込み式受動素子」（Ｅｍｂｅｄｄｅｄ ｐａｓｓｉｖｅｓ）の技術が、近年再び注目を集めていると推知される。その内、銅膜電気抵抗（Ｒｅｓｉｓｔｏｒ ｅｍｂｅｄｄｅｄ ｃｏｐｐｅｒ ｆｏｉｌ Ｓｔｒｕｃｔｕｒｅ）は、従来技術に係る埋め込み式受動素子である。
図１は、従来技術に係る銅膜電気抵抗を示す側方断面図である。図１に示すように、適当な厚みの第１銅膜１１´を基材として用意し、次いで、その表面に厚みが２０μｍより小さい一層の誘電体層１３´を形成した後、適当な厚みの第２銅膜１４´を被覆することで、かかる銅膜電気抵抗１´の製作を完了する。通常、前記第１銅膜１１´と第２銅膜１４´の厚みは、１２μｍ～３６μｍであり、かつ前記誘電体層１３´の常用のプロセス材料は、チタン酸バリウム（ＢａＴｉＯ_３）である。

【0004】

さらに、図１に示される銅膜電気抵抗に対して基材と積層プロセス（Ｌａｍｉｎａｔｉｏｎ ｐｒｏｃｅｓｓ）を実行した後、電気抵抗コンデンサ複合銅膜構造（ｒｅｓｉｓｔｏｒ ａｎｄ ｃａｐａｃｉｔｏｒ ｅｍｂｅｄｄｅｄ ｃｏｐｐｅｒ ｆｏｉｌ ｓｔｒｕｃｔｕｒｅ）を得ることができる。
図２は、つまり従来技術に係る電気抵抗コンデンサ複合銅膜構造を示す側方断面図である。図２に示すように、銅膜電気抵抗１´は、エポキシ樹脂（Ｅｐｏｘｙ）１Ｅ´を介して前記基材１Ｓ´の一表面に結合する。その内、前記基材１Ｓ´は、軟性基板でもよいし、硬質基板でもよい。かかる軟性基板は、例えば、ポリイミド（ＰＩ）またはポリエチレンテレフタレート（ＰＥＴ）からなってもよく、かかる硬質基板は、例えば、ガラス繊維板（ＦＲ４板）であってもよい。

【0005】

特許文献１（米国特許第５１５５６５５（Ａ１）号明細書）には、積層キャパシタを有するプリント電気回路基板が開示されており、それは主に誘電質材料（例えば、チタン酸バリウム）を両銅膜基板（Ｃｏｐｐｅｒ ｃｌａｄ ｌａｍｉｎａｔｅ，ＣＣＬ）のマット面（Ｍａｔｔ ｓｉｄｅ）に形成し、それをＣＣＬ電気回路基板の層内埋め込みコンデンサの誘電体層として機能させる。この種の方式は、ＣＣＬ電気回路基板の内部に平行金属板コンデンサ構造を嵌入することができるものの、誘電質材料を直接銅膜のマット面に設置することは、容量値の均一性を低下させる可能性につながりかねない。

【0006】

他方、特許文献２（日本特開２００２－１６４２５３（Ａ）号公報）には、ポリイミド（ＰＩ）誘電体層を利用する嵌入キャパシタを有する電気回路基板が開示されている。前述の特許文献２の開示内容によれば、まず、第１銅膜基板と第２銅膜基板を準備する。その内、前記第１銅膜基板は、第１ポリイミド基材と、前記第１ポリイミド基材の一表面に結合する第１銅膜とを含み、かつ前記第２銅膜基板は、第２ポリイミド基材と、前記第２ポリイミド基材の一表面に結合する第２銅膜とを含む。

【0007】

説明に値するのは、特許文献１における容量値の均一性がよくない問題を、前述の特許文献２に開示される技術によって解決した点である。しかしながら、ポリイミド（ＰＩ）とチタン酸バリウム誘電質材料との間には接着性が好ましくないという現象が有るため、薄いポリイミド誘電体層を利用する嵌入キャパシタを有するかかる電気回路基板では、実務応用において信頼性が低くなるという問題が見られた。また、前述の特許文献２に開示される技術は、依然として製造コストが高すぎる問題が残っていた。

【0008】

また、上記の２件の先行技術文献の電気回路基板の埋込式キャパシタの誘電率は、いずれも３０以上を超えることがない。この状況下、埋込式キャパシタの容量値を維持するためには、銅膜及び／または誘電層の厚みをより一層薄くすることができなくなる。現在の電気回路基板の埋込式キャパシタの銅膜の厚みは、最薄でも１２μｍまでしか薄くできないことが既に分かっている。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】米国特許第５１５５６５５（Ａ１）号明細書

【特許文献2】特開２００２－１６４２５３（Ａ）号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

上記の説明から分かるように、従来技術に係る埋込式キャパシタを有する電気回路基板構造は、依然として改善すべき箇所が多々ある。これに鑑み、本願の発明者は、発明を極力研究考案した結果、遂に本発明に係る誘電体膜、前記誘電体膜を使用した電気抵抗コンデンサ複合銅膜構造、及び前記誘電体膜を使用した電気回路基板構造を研究開発して完成させた。

【0011】

本発明の主な目的は、誘電体膜及び前記誘電体膜を使用した電気抵抗コンデンサ複合銅膜構造を提供することである。特に、かかる誘電体膜は、第１誘電率と第１損失係数を有する第１誘電体材料と、第２誘電率と第２損失係数を有する第２誘電体材料と、高分子粘結材料とを含む。その内、前記高分子粘結材料で前記第１誘電体材料と前記第２誘電体材料を粘結した後、半固化状態の誘電体材料が得られ、前記半固化状態の誘電体材料を型押焼結プロセスを経た後、かかる誘電体膜が成膜される。

【課題を解決するための手段】

【0012】

上記した本発明の目的を達成するために、本発明は、誘電体膜の一実施例を提供する。かかる誘電体膜は、第１誘電率と第１損失係数を有する第１誘電体材料と、第２誘電率と第２損失係数を有し、誘電率調整剤としての第２誘電体材料と、高分子粘結材料とを含み、その内、前記高分子粘結材料で前記第１誘電体材料と前記第２誘電体材料を粘結した後、半固化状態の誘電体材料が得られ、前記半固化状態の誘電体材料を型押焼結プロセスを経た後、かかる誘電体膜が成膜される。

【発明の効果】

【0013】

前記電気抵抗コンデンサ複合銅膜構造中において、第１誘電体材料、第２誘電体材料及び高分子粘結材料を含む前記誘電体膜をかかる第１誘電体層として用いることで、第１誘電体層の誘電率（Ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）が４～６８の間に調整制御されることとなり、かつその誘電体損失が０．０２よりも小さい。また、本発明の電気抵抗コンデンサ複合銅膜構造は、フレキシブルプリント回路基板（ＦＰＣ）に応用されるほか、さらに少なくとも１つの電気回路基板と組み合わせて剛性可撓性複合板（Ｒｉｇｉｄ－ｆｌｅｘ ｂｏａｒｄ）とすることができる。

【図面の簡単な説明】

【0014】

【図1】従来技術に係る銅膜電気抵抗を示す側方断面図である。

【図2】従来技術に係る電気抵抗コンデンサ複合銅膜構造を示す側方断面図である。

【図3】本発明に係る電気抵抗コンデンサ複合銅膜構造を示す第１側断面図である。

【図4】本発明の電気抵抗コンデンサ複合銅膜構造の製作手順を示す模式図である。

【発明を実施するための形態】

【0015】

本発明が提出した一種の誘電体膜、前記誘電体膜を使用した一種の電気抵抗コンデンサ複合銅膜構造、及び前記誘電体膜を使用した一種の電気回路基板構造をより明瞭に記述するために、添付図面を参照しながら、本発明の好適な実施例を以下に詳述する。

【0016】

〈誘電率を調整制御可能な誘電体膜（層）〉
本発明が提出した一種の誘電率を調整制御可能な誘電体膜（層）は、電気抵抗コンデンサ複合銅膜構造（Ｒｅｓｉｓｔｏｒ ａｎｄ ｃａｐａｃｉｔｏｒ ｅｍｂｅｄｄｅｄ ｆｌｅｘｉｂｌｅ ｃｏｐｐｅｒ ｆｏｉｌ ｓｔｒｕｃｔｕｒｅ）の製作に応用することができる。本発明の設計によれば、かかる誘電体膜は、第１誘電率と第１損失係数を有する第１誘電体材料と、第２誘電率と第２損失係数を有する第２誘電体材料と、高分子粘結材料とを含む。

【0017】

特に、本発明の主要な技術的特徴は、材料設計を利用してかかる誘電体膜（層）の等価誘電率が、４～６８の範囲内に容易に調整制御されることができるようになっており、かつ同時にかかる誘電体膜（層）の誘電体損失を０．０２よりも小さくさせることができる。材料組成の面からは、前記第１誘電体材料は、高い誘電率と低い損失係数を有し、かつ第２誘電体材料は、誘電率調整剤として用いられ、かつ低い誘電率と低い損失係数を有する。
第１誘電体材料を選択する条件としては、焼結を経た後、その第１誘電率を、必ず９９９（すなわち、≧１０００）よりも大きくする必要があり、かつその損失係数を、必ず０．０２９（すなわち、≦０．３）よりも小さくする必要がある。このため、第１誘電体材料として適するものは、チタン酸バリウム、一酸化鉛（ＰｂＯ）がドープされたチタン酸バリウム、酸化イットリウム（Ｙ_２Ｏ_３）がドープされたチタン酸バリウム、酸化マグネシウム（ＭｇＯ）がドープされたチタン酸バリウム、または酸化カルシウム（ＣａＯ）がドープされたチタン酸バリウムであってもよい。
一方、第２誘電体材料を選択する条件としては、焼結を経た後、その第２誘電率を、必ず５よりも小さくする必要があり、かつそのかかる損失係数を、必ず０．０１よりも小さくする必要がある。このため、第２誘電体材料として適するものは、ポリフッ化ビニリデン（二フッ化）（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、またはポリエーテルエーテルケトン（ＰＥＥＫ）であってもよい。

【0018】

本発明において、高分子粘結材料は、必ず半固化特性、つまり加熱加圧を通して軟化し、冷却後、反応をして固化するという特性を有する。このため、かかる高分子粘結材料を利用して前述の第１誘電体材料と第２誘電体材料を粘結した後、半固化状態の誘電体材料を得ることが可能となり、前記半固化状態の誘電体材料を型押焼結プロセスを経た後、本発明の誘電体膜（層）が成膜される。
本発明は、第１誘電体材料と第２誘電体材料を適当に選択することにより、最終的に作製される誘電体膜（層）の誘電率が８よりも大きくなり、かつその損失係数が０．０２よりも小さくなる。補足説明すべき点は、前記高分子粘結材料は、エポキシ樹脂（Ｅｐｏｘｙ）、ポリフッ化ビニリデン（二フッ化）（ＰＶＤＦ）、ポリイミド（ＰＩ）、リン含有樹脂のうちのいずれか１種であってもよい点である。

【0019】

より詳細に説明すると、かかるエポキシ樹脂（Ｅｐｏｘｙ）は、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂、ビスフェノールＳエポキシ樹脂、フェノールエポキシ樹脂、ビスフェノールＡフェノールエポキシ樹脂、ｏ－クレゾールエポキシ樹脂、三官能基エポキシ樹脂、四官能基エポキシ樹脂、ジシクロペンタジエンエポキシ樹脂、リン含有エポキシ樹脂、ｐ－キシレンエポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニルフェノールエポキシ樹脂、フェノールアルキルベンゼンフェノールエポキシ樹脂のうちのいずれか１種、またはそれらの２種の組み合わせ、あるいはそれらの２種以上の組み合わせであってもよい。一方、かかる高分子粘結材料として適するリン含有樹脂は、９，１０－ジヒドロ－９－オキサ－１０－ホスファフェナントレン－１０－オキシド、またはリン含有ビスフェノールＡフェノール樹脂であってもよい。

【0020】

高分子粘結材料、第１誘電体材料と第２誘電体材料のほか、本発明の誘電体膜（層）の材料組成には、さらに硬化材料を含み、かつ前記硬化材料は、架橋剤、硬化促進剤、難燃剤、レベリング剤、消泡剤、分散剤、沈降防止剤、下塗り剤、界面活性剤、強靭化剤、溶剤のうちのいずれか１種であってもよい。より詳細に説明すると、架橋剤は、アミン付加物であり、かつ前記アミン付加物は、４，４´ジアミノジフェニルスルホンアミン、ヒドラジド、ジヒドラジド、ジシアンジアミド、アジピン酸ジヒドラジドのうちのいずれか１種であってもよい。一方、かかる硬化促進剤は、イミダゾール、三フッ化ホウ素アミン錯体、塩化エチルトリフェニルホスホニウム、２－メチルイミダゾール、２－フェニルイミダゾール、２－エチル－４－メチルイミダゾール、トリフェニルホスフィン、ジメチルアミノピリジンのうちのいずれか１種であってもよい。

【0021】

〈前述の誘電体膜を使用した電気抵抗コンデンサ複合銅膜構造〉
図３は、本発明が提出した一種の電気抵抗コンデンサ複合銅膜構造を示す第１側断面図であり、その内、かかる電気抵抗コンデンサ複合銅膜構造は、前述の誘電体膜をその内部の誘電体層として使用する。
図３に示すように、前記電気抵抗コンデンサ複合銅膜構造１は、第１導電金属層１１と第１電気抵抗層１２からなる第１電気抵抗銅膜ユニットＣＲ１と、第１誘電体層１３と、第２電気抵抗層２２と第２導電金属層２１からなる第２電気抵抗銅膜ユニットＣＲ２とを含む。その内、前記第１導電金属層１１と前記第２導電金属層２１の厚みは、０．４マイクロメートル～５０マイクロメートルの間にあり、かつそのプロセス材料は、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀複合物、銅複合物、金複合物、アルミニウム複合物のうちのいずれか１種、またはそれらのいずれか２種の複合物、もしくはそれらのいずれか２種以上の複合物であってもよい。

【0022】

図３に示すように、第１電気抵抗層１２は、その一表面を前記第１導電金属層１１の一表面に結合させ、かつその厚みが２マイクロメートルよりも小さい。よく見られる第１導電金属層１１の材質は銅であり、かつスパッタリングプロセスを介してかかる第１電気抵抗層１２が第１導電金属層１１の上に形成される。勿論、第１電気抵抗層１２のプロセス時間を短縮するために、前記第１電気抵抗層１２の製作が完了できるように、一部にスパッタリングを施し、一部に電気めっきを施す方式を採用してもよい。しかしながら、強調すべきことは、スパッタリングによる第１電気抵抗層１２は、より高い被膜の緻密度と連続性を有する点である。本発明において、第１電気抵抗層１２のプロセス材料は、ニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金であってもよい。

【0023】

一方、本発明は、前述に紹介した誘電体膜を図３に示すような第１誘電体層１３として用い、かつそれはその一表面を前記第１電気抵抗層１２のもう一つの表面に結合させる。また、前記第２電気抵抗層２２は、その一表面を前記第１誘電体層１３のもう一つの表面に結合させ、かつそれは同様にニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される。最終的に、前記第２導電金属層２１は、前記第２電気抵抗層２２のもう一つの表面の上に形成される。

【0024】

図３を継続的に参照すると共に、本発明の電気抵抗コンデンサ複合銅膜構造の製作手順を示す模式図である図４を同時に参照する。本発明の電気抵抗コンデンサ複合銅膜構造１の製作手順は以下のステップ（１）～（４）を含む。
（１）図４の（ａ）図に示すように、スパッタリングプロセスを介して第１導電金属層１１の一表面上に第１電気抵抗層１２を形成し、第１電気抵抗銅膜ユニットＣＲ１を得る。
（２）図４の（ｂ）図に示すように、スパッタリングプロセスを介して第２導電金属層２１の一表面上に第２電気抵抗層２２を形成し、第２電気抵抗銅膜ユニットＣＲ２を得る。
（３）図４の（ｃ）図に示すように、半固化状態の第１誘電体層１３を前記第１電気抵抗銅膜ユニットＣＲ１と前記第２電気抵抗銅膜ユニットＣＲ２との間に置き、次いで三者に対して真空加熱プレス接合プロセスを実行する。
（４）図４の（ｄ）図に示すように、かかる真空加熱プレス接合プロセスが完了した後、即座に本発明の電気抵抗コンデンサ複合銅膜構造１が得られる。

【0025】

強調すべき点は、上記の詳細な説明は、本発明の実施可能な実施例を具体的に説明したものであり、本発明の権利範囲はこれらの実施例に限定されるものではなく、本発明の技術的精神を逸脱しない限り、その等効果の実施または変更は、なお、本願の特許請求の範囲内に含まれる点である。

【図1】

【図2】

【図3】

【図4】