2022-90628 パワーデバイスにおける高調波制御のためのキャパシタネットワーク

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022090628

(43)【公開日】2022-06-17

(54)【発明の名称】パワーデバイスにおける高調波制御のためのキャパシタネットワーク

(51)【国際特許分類】

   H03H 7/38 20060101AFI20220610BHJP

   H03F 1/02 20060101ALI20220610BHJP

   H01G 4/33 20060101ALI20220610BHJP

   H01G 4/30 20060101ALI20220610BHJP

【ＦＩ】

H03H7/38 Z

H03F1/02 188

H01G4/33 102

H01G4/30 541

【審査請求】未請求

【請求項の数】23

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2021195898

(22)【出願日】2021-12-02

(31)【優先権主張番号】17/113,666

(32)【優先日】2020-12-07

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】516132747

【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100109335

【弁理士】

【氏名又は名称】上杉 浩

(74)【代理人】

【識別番号】100120525

【弁理士】

【氏名又は名称】近藤 直樹

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(74)【代理人】

【識別番号】100121979

【弁理士】

【氏名又は名称】岩崎 吉信

(72)【発明者】

【氏名】プリティ キリット パテル

【テーマコード（参考）】

5E001

5E082

5J500

【Ｆターム（参考）】

5E001AB06

5E082EE05

5E082FG03

5J500AA01

5J500AA21

5J500AA41

5J500AC33

5J500AC36

5J500AC75

5J500AH10

5J500AH12

5J500AH24

5J500AH31

5J500AH33

5J500AK29

5J500AM19

5J500AQ04

5J500AS14

5J500AT01

5J500LV08

(57)【要約】

【課題】高調波制御及びその他の目的のための新たなタイプ、構造及び構成のキャパシタネットワークを提示する。
【解決手段】集積デバイスが、キャパシタネットワーク及び１又は２以上のパワーデバイスを含む。キャパシタネットワークは、ボンドパッドと、金属－絶縁体－金属（ＭＩＭ）キャパシタとを含む。キャパシタは、第１の金属層と、第２の金属層と、第１及び第２の金属層間の絶縁層と、１又は２以上の基板貫通ビアとを含む。第１の金属層はボンドパッドに結合され、第２の金属層は、ビアによって基板の底部側の接地面に結合される。キャパシタネットワーク内のボンドパッドの周囲には、適合された静電容量のために複数のキャパシタを配置することができる。集積デバイス内のマッチングネットワークが、キャパシタネットワークを組み込んで損失を抑え、より良い高調波処理を提供し、パワーデバイスのより良い位相整列を達成することができる。
【選択図】図２

【特許請求の範囲】

【請求項1】

基板上に形成されたキャパシタネットワークであって、
ボンドパッドと、
第１の金属層と、第２の金属層と、前記第１の金属層と前記第２の金属層との間の絶縁層とを含む金属－絶縁体－金属（ＭＩＭ）キャパシタと、
基板貫通ビアと、
を備え、
前記第１の金属層は、前記ボンドパッドに電気的に結合され、
前記第２の金属層は、前記基板貫通ビアによって前記基板の底部側の接地面に電気的に結合される、
ことを特徴とするキャパシタネットワーク。

【請求項2】

前記キャパシタネットワークは複数の基板貫通ビアを含み、
前記ＭＩＭキャパシタの前記第２の金属層は、前記複数の基板貫通ビアによって前記接地面に電気的に結合される、
請求項１に記載のキャパシタネットワーク。

【請求項3】

前記キャパシタネットワークは、前記ボンドパッドに電気的に結合された複数のＭＩＭキャパシタを含む、
請求項１に記載のキャパシタネットワーク。

【請求項4】

前記複数のＭＩＭキャパシタの各々は、複数の基板貫通ビアによって前記接地面に電気的に結合される、
請求項３に記載のキャパシタネットワーク。

【請求項5】

前記複数のＭＩＭキャパシタは、前記ボンドパッドの１つの側面に沿って配置される、
請求項３に記載のキャパシタネットワーク。

【請求項6】

前記複数のＭＩＭキャパシタは、前記ボンドパッドの複数の異なる側面に沿って配置される、
請求項３に記載のキャパシタネットワーク。

【請求項7】

前記キャパシタネットワークは、
複数のボンドパッドと、
前記複数のボンドパッドに電気的に結合された複数のＭＩＭキャパシタと、
を含む、請求項１に記載のキャパシタネットワーク。

【請求項8】

前記複数のＭＩＭキャパシタの各々は、複数の基板貫通ビアによって前記接地面に電気的に結合される、
請求項７に記載のキャパシタネットワーク。

【請求項9】

集積デバイスであって、
第１の基板上に形成されたパワートランジスタと、
第２の基板上に形成されたキャパシタネットワークと、
を備え、前記キャパシタネットワークは、
ボンドパッドと、
第１の金属層と、第２の金属層と、前記第１の金属層と前記第２の金属層との間の絶縁層とを含む金属－絶縁体－金属（ＭＩＭ）キャパシタと、
前記第２の金属層を前記第２の基板の底部側の接地面に電気的に結合する基板貫通ビアと、
前記パワートランジスタと前記キャパシタネットワークの前記ボンドパッドとの間に電気的に結合された少なくとも１つのボンドワイヤと、
を含む、
ことを特徴とする集積デバイス。

【請求項10】

前記キャパシタネットワークは複数の基板貫通ビアを含み、
前記ＭＩＭキャパシタの前記第２の金属層は、前記複数の基板貫通ビアによって前記接地面に電気的に結合される、
請求項９に記載の集積デバイス。

【請求項11】

前記キャパシタネットワークは、前記ボンドパッドに電気的に結合された複数のＭＩＭキャパシタを含む、
請求項９に記載の集積デバイス。

【請求項12】

前記複数のＭＩＭキャパシタの各々は、複数の基板貫通ビアによって前記接地面に電気的に結合される、
請求項１１に記載の集積デバイス。

【請求項13】

前記複数のＭＩＭキャパシタは、前記ボンドパッドの１つの側面に沿って配置される、
請求項１１に記載の集積デバイス。

【請求項14】

前記複数のＭＩＭキャパシタは、前記ボンドパッドの複数の異なる側面に沿って配置される、
請求項１１に記載の集積デバイス。

【請求項15】

前記キャパシタネットワークは、
複数のボンドパッドと、
複数のＭＩＭキャパシタと、
を含み、前記複数のＭＩＭキャパシタの各ＭＩＭキャパシタは、前記複数のボンドパッドのうちの異なるボンドパッドにそれぞれ結合される、
請求項９に記載の集積デバイス。

【請求項16】

前記少なくとも１つのボンドワイヤは複数のボンドワイヤを含み、
前記複数のボンドパッドの各ボンドパッドは、前記複数のボンドワイヤのうちの少なくとも１つのボンドワイヤによって前記パワートランジスタに電気的に結合される、
請求項１５に記載の集積デバイス。

【請求項17】

前記複数のＭＩＭキャパシタの各ＭＩＭキャパシタは同じ静電容量を有する、
請求項１５に記載の集積デバイス。

【請求項18】

前記複数のＭＩＭキャパシタの各々は、複数の基板貫通ビアによって前記接地面に電気的に結合される、
請求項１５に記載の集積デバイス。

【請求項19】

前記第１の基板及び前記第２の基板は、共に前記集積デバイスの単一のデバイスパッケージ内に配置される、
請求項９に記載の集積デバイス。

【請求項20】

第３の基板上に形成された第２のキャパシタネットワークをさらに備え、前記第１の基板、前記第２の基板及び前記第３の基板は、共に前記集積デバイスの前記単一のデバイスパッケージ内に配置される、
請求項１９に記載の集積デバイス。

【請求項21】

前記パワートランジスタと前記第２のキャパシタネットワークとの間に電気的に結合された少なくとも１つのボンドワイヤをさらに備える、
請求項２０に記載の集積デバイス。

【請求項22】

前記第２のキャパシタネットワークは、少なくとも１つの金属酸化膜半導体（ＭＯＳ）キャパシタを含む、
請求項２０に記載の集積デバイス。

【請求項23】

前記第２の基板上の前記ＭＩＭキャパシタは、前記パワートランジスタの第二高調波処理を提供し、
前記第３の基板上に形成された前記第２のキャパシタネットワークは第２のＭＩＭキャパシタを含み、
前記第３の基板上の前記第２のＭＩＭキャパシタは、前記パワートランジスタの基本波処理を提供する、
請求項２０に記載の集積デバイス。

【発明の詳細な説明】

【背景技術】

【0001】

半導体材料から形成された高速電力増幅器には、無線周波数（ＲＦ）通信、レーダー、ＲＦエネルギー、電力変換及びマイクロ波用途などの様々な有用な用途がある。ＷｉＭａｘ、４Ｇ及び５Ｇなどの現在の及び提案する通信標準に基づくモバイル通信をサポートする際には、半導体トランジスタで構成された高速増幅器に高い性能要求が課されることがある。増幅器は、とりわけ出力電力、信号線形性、信号利得、帯域幅及び効率に関連する性能仕様を満たすことが必要になり得る。

【0002】

効率的、高速、広帯域、高出力な増幅器は、並列回路経路において動作する複数のトランジスタで構成することができ、限定するわけではないが窒化ガリウム（ＧａＮ）材料などの半導体材料から形成することができる。近年、ＧａＮ材料は、材料の電子的及び電気光学的特性が望ましいという理由でかなりの注目を集めている。ＧａＮ材料は、その広いバンドギャップに起因して、高速、高電圧及び高出力用途に有用である。

【発明の概要】

【課題を解決するための手段】

【0003】

高調波制御及びその他の目的のためのキャパシタネットワークの構造及び構成を提示する。１つの例では、基板上に形成されたキャパシタネットワークが、ボンドパッドと、金属－絶縁体－金属（ＭＩＭ）キャパシタと、基板貫通ビア（ｔｈｒｏｕｇｈ－ｓｕｂｓｔａｔｅ ｖｉａ）とを含む。ＭＩＭキャパシタは、第１の金属層と、第２の金属層と、第１の金属層と第２の金属層との間の絶縁層とを含む。第１の金属層は、ボンドパッドに電気的に結合され、第２の金属層は、基板貫通ビアによって基板の底部側の接地面（ｇｒｏｕｎｄ ｐｌａｎｅ）に電気的に結合される。別の例では、キャパシタネットワークが複数の基板貫通ビアを含み、ＭＩＭキャパシタの第２の金属層が、基板貫通ビアによって接地面に電気的に結合される。

【0004】

他の例では、キャパシタネットワークが、ボンドパッドに電気的に結合された複数のＭＩＭキャパシタを含み、ＭＩＭキャパシタの各々が、複数の基板貫通ビアによって接地面に電気的に結合される。１つの事例では、複数のＭＩＭキャパシタをボンドパッドの１つの側面に沿って配置することができる。他の事例では、ＭＩＭキャパシタをボンドパッドの２又は３以上の側面に沿って配置することができる。さらに他の例では、キャパシタネットワークが、複数のボンドパッドと、ボンドパッドにそれぞれ電気的に結合された複数のＭＩＭキャパシタとを含む。ＭＩＭキャパシタの各々は、複数の基板貫通ビアによって接地面に電気的に結合することができる。

【0005】

別の実施形態では、集積デバイスが、第１の基板上に形成されたパワートランジスタと、第２の基板上に形成されたキャパシタネットワークとを含む。第１の基板及び第２の基板は、共に集積デバイスの単一のデバイスパッケージ内に配置することができる。キャパシタネットワークは、ボンドパッドと、金属－絶縁体－金属（ＭＩＭ）キャパシタと、基板貫通ビアとを含む。ＭＩＭキャパシタは、第１の金属層と、第２の金属層と、第１の金属層と第２の金属層との間の絶縁層とを含む。第１の金属層は、ボンドパッドに電気的に結合され、第２の金属層は、基板貫通ビアによって基板の底部側の接地面に電気的に結合される。

【0006】

他の例では、集積デバイスが、第３の基板上に形成された第２のキャパシタネットワークを含むこともできる。第１の基板、第２の基板及び第３の基板は、共に集積デバイスの単一のデバイスパッケージ内に配置することができる。集積デバイスは、パワートランジスタとキャパシタネットワークとの間に電気的に結合された少なくとも１つのボンドワイヤを含むことができる。集積デバイスは、パワートランジスタと第２のキャパシタネットワークとの間に電気的に結合された少なくとも１つの他のボンドワイヤを含むこともできる。実施形態の１つの態様では、キャパシタネットワークをＭＩＭキャパシタネットワークとして具体化することができ、第２のキャパシタネットワークを金属酸化膜半導体（ＭＯＳ）キャパシタネットワークとして具体化することができる。

【0007】

本開示の態様は、以下の図面を参照することによってより良く理解することができる。なお、図面の要素は必ずしも縮尺通りではなく、むしろ実施形態の原理を明確に示すことに重点を置いている。図面では、複数のビュー全体を通じて、必ずしも同一ではないが同様の又は対応する要素を同様の参照数字で示す。

【図面の簡単な説明】

【0008】

【図1】本明細書で説明する様々な実施形態による増幅器例を示す図である。

【図2】本明細書で説明する様々な実施形態による増幅器のコンポーネントのパッケージレイアウト例を示す図である。

【図3】本明細書で説明する様々な実施形態によるキャパシタネットワーク例を示す図である。

【図4A】本明細書で説明する様々な実施形態による、図３に示すキャパシタネットワークで使用されるキャパシタ構成例を示す図である。

【図4B】本明細書で説明する様々な実施形態による、図４Ａで識別される断面図Ａ－Ａを示す図である。

【図5】本明細書で説明する様々な実施形態による別のキャパシタネットワーク例を示す図である。

【図6】本明細書で説明する概念によるキャパシタネットワークを含む増幅器のパッケージレイアウト例を示す図である。

【発明を実施するための形態】

【0009】

例えば、モバイル通信及び無線インターネットアクセスをサポートする用途では、半導体トランジスタで構成された高速ＲＦ増幅器に高い性能要求が課されることがある。増幅器は、とりわけ出力電力、信号線形性、信号利得、帯域幅及び効率に関連する性能仕様を満たすことが必要になり得る。増幅器の様々な段では、複数のトランジスタを使用することができる。単一の増幅器内の個々のトランジスタは、各設計段階の要求が異なることがあるので、互いに比べて多くの特性が異なることができる。

【0010】

多くの異なる増幅器トポロジーが知られているが、通信のために信号を増幅する１つの手法はドハティ増幅器を使用することである。標準的なドハティ電力増幅器は、メイン又はキャリアトランジスタ及び補助又はピーキングトランジスタという２つのトランジスタを利用する。通常、メイントランジスタは、幅広い入力電力範囲にわたって線形的かつ効率的に動作して比較的大量の電力を消費するように設計される。補助トランジスタは、相対的に高い入力電力で動作して比較的少量の電力を消費するように設計される。

【0011】

本明細書で説明する実施形態の態様は、数ある利点の中でもとりわけ、電力増幅器内のパワートランジスタの入力における入力ネットワークを使用したより良い第二高調波処理（ｓｅｃｏｎｄ－ｈａｒｍｏｎｉｃ ｔｅｒｍｉｎａｔｉｏｎ）のために使用することができる。これらの実施形態は、電力増幅器内のトランジスタ及び関連する集積デバイスのピークドレーン効率及びピーク出力電力を高めることができる。従って、電力増幅器における高調波制御及びその他の目的のための新たなタイプ、構造及び構成のキャパシタネットワークについて説明する。

【0012】

１つの例では、集積デバイスが、キャパシタネットワークと、１又は２以上のパワーデバイスとを含む。キャパシタネットワークは、ボンドパッドと、１又は２以上の金属－絶縁体－金属（ＭＩＭ）キャパシタとを含む。キャパシタは、第１の金属層と、第２の金属層と、第１及び第２の金属層間の絶縁層と、１又は２以上の基板貫通ビアとを含む。第１の金属層はボンドパッドに結合され、第２の金属層は、ビアによって基板の底部側の接地面に結合される。キャパシタネットワーク内のボンドパッドの周囲には、比較的高い品質（「Ｑ」）係数を有する適合した静電容量のために複数のキャパシタを配置することができる。集積デバイス内のマッチングネットワークが、キャパシタネットワークを組み込んで損失を抑え、より良い高調波処理を提供し、パワーデバイスのより良い位相整列を達成することができる。

【0013】

図面を参照すると、図１に、本明細書で説明する様々な実施形態による増幅器例１０を示す。増幅器１０は、後述するようなドハティ増幅器を含む。増幅器１０は、本明細書で説明するキャパシタネットワーク及び高調波制御概念の使用から恩恵を受けることができる１つのタイプの集積回路の代表例として提供される。他のタイプの増幅器及び他の集積回路がこれらの概念に依拠してこれらを組み込むこともでき、本概念は、いずれかの特定のタイプの増幅器、集積回路又は集積デバイスパッケージとの使用に限定されるものではない。

【0014】

増幅器１０は、並列回路分岐上に配置されたメイン増幅器１６及び補助又はピーキング増幅器２０にそれぞれ結合された２つの出力に受信ＲＦ入力信号を分割する９０度パワースプリッタ１１を含む。また、パワースプリッタ１１は、ピーキング増幅器２０に供給される信号の位相をメイン増幅器１３に供給される信号の位相に対して（例えば、約９０度だけ）遅延させる。

【0015】

増幅器１０は、メイン増幅器１６及びピーキング増幅器２０の手前にそれぞれ結合されたインピーダンス整合コンポーネント１２及び１４も含む。インピーダンス整合コンポーネントは、パワースプリッタ１１の出力インピーダンスをメイン増幅器１６及びピーキング増幅器２０の入力インピーダンスに整合させて、信号反射及びその他の望ましくない効果を低減する。

【0016】

メイン増幅器１６及びピーキング増幅器２０の出力には、メイン増幅器１６、ピーキング増幅器２０及び結合ノード２７間のインピーダンスを整合させるさらなるインピーダンス整合コンポーネント２２及び２４が結合される。インピーダンスインバータ２６は、メイン増幅器１６及びピーキング増幅器２０からの信号が結合ノード２７において実質的に同相になるように、メイン増幅器１６から出力された信号の位相を回転させる。図１に示すように、結合ノード２７と増幅器１０の出力との間には、増幅器１０の出力インピーダンスを負荷（図示せず）のインピーダンスに整合させる出力インピーダンス整合コンポーネント２８を結合することもできる。

【0017】

通常、ピーキング増幅器２０は、メイン増幅器１６が単独で対処できる低電力レベルではオフになるように設計される。高電力レベルでは、メイン増幅器１６が飽和してメイン増幅器１６の利得が圧縮されることにより、増幅器１０の線形性が失われる恐れがある。メイン増幅器１６の圧縮点は、その設計に応じて異なることができる。ピーキング増幅器２０は、オンになると、メイン増幅器１６に効果的に負荷インピーダンスを加える（メイン増幅器１６の利得を低減する）だけでなく、増幅の線形性を高電力レベルに引き伸ばすのにも役立つ。

【0018】

増幅器１０の設計には多くの異なる懸案事項がある。増幅器１０は、数ある設計検討の中でも特に、低損失、位相整列、並びに高調波処理及び制御のために設計されるべきである。インピーダンス整合コンポーネント１２及び１４は、本実施形態による増幅器１０のこれらの動作態様を改善するように適合することができる。インピーダンス整合コンポーネント１２及び１４は、新たなタイプ、構造及び構成のキャパシタ及びキャパシタネットワークを含むことができる。本明細書で説明するキャパシタ及びキャパシタネットワークの改善は、数ある利点の中でもとりわけ、パワートランジスタの入力における入力ネットワークを使用したより良い第二高調波処理のために使用することができる。これらの改善は、静電容量の大きな設計を使用したより良い第一高調波処理のために拡張することもできる。これらの実施形態は、電力増幅器内のトランジスタ及び関連する集積デバイスのピークドレーン効率及びピーク出力電力を高めることもできる。

【0019】

図２に、本明細書で説明する様々な実施形態による増幅器のコンポーネントのパッケージレイアウト例８０を示す。レイアウト８０は、デュアルフラットノーリード（ｄｕａｌ－ｆｌａｔ ｎｏ－ｌｅａｄｓ：ＤＦＮ）パッケージのためのものである。このパッケージは、プリント基板（ＰＣＢ）を使用して実装された回路などの大規模回路への物理的及び電気的接続のために設計されたものである。しかしながら、レイアウト８０は、クアッドフラットノーリード（ｑｕａｄ－ｆｌａｔ ｎｏ－ｌｅａｄｓ：ＱＦＮ）パッケージなどの他のパッケージ、又はリードの有無を問わずその他の好適なパッケージでの使用に拡張することもできる。本概念は、他のプラスチックオーバーモールドパッケージ又はエンクロージャ、セラミックエアキャビティパッケージ、及びプラスチックエアキャビティパッケージを使用して実装することもできるが、いずれかの特定のタイプのパッケージとの使用に限定されるものではない。

【0020】

パッケージレイアウト８０は、本明細書で説明するキャパシタネットワークに依拠することができる集積デバイスの例として提供される。レイアウト８０には、図１に示す増幅器１０の複数のコンポーネントが設けられる。しかしながら、図２には増幅器１０の全てのコンポーネント又は回路要素を示しているわけではない。増幅器１０のコンポーネントの中には、パッケージレイアウト８０の外部に実装できるものも、或いは単純化のために図２のビューから省略しているものもある。

【0021】

パッケージレイアウト８０は、カプセル化されていない状態で示す。パッケージレイアウト８０は、とりわけ熱パッド５０及び複数のリードフレームパッド６０～６３を含む。図示の例では、インピーダンス整合コンポーネント１２及び１４、メイン増幅器１６、並びにピーキング増幅器２０が熱パッド５０に取り付けられて電気的に接続される。

【0022】

１つの例では、メイン増幅器１６をマルチフィンガープレーナ型電界効果トランジスタ（ｍｕｌｔｉ－ｆｉｎｇｅｒ ｐｌａｎａｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）として具体化することができ、ピーキング増幅器２０もマルチフィンガープレーナ型ＦＥＴとして具体化することができる。マルチフィンガープレーナ型ＦＥＴのレイアウトは、櫛形の（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ）ゲート、ドレイン及びソース端子又は電極から成る。以下でさらに詳細に説明するように、メイン増幅器１６及びピーキング増幅器２０は、同じタイプ又は異なるタイプの基板（例えば、半導体材料ウエハ）上に形成することができる。増幅器１６及び２０のサイズ及び電力処理能力は、互いに比べて及び使用用途によって異なることができる。

【0023】

１つの例では、増幅器１６及び２０をＧａＮオンシリコン（Ｓｉ）パワートランジスタとして形成することができる。増幅器１６及び２０は、ＧａＮオンシリコンカーバイド（ＧａＮ－ｏｎ－ＳｉＣ）トランジスタ又は他の好適なタイプの基板上に形成されたＧａＮトランジスタとして形成することもできる。他の例では、増幅器１６及び２０を、他のＩＩＩ族窒化物又はＩＩＩ～Ｖ族直接遷移能動半導体デバイス（ｇｒｏｕｐ ＩＩＩ－Ｖ ｄｉｒｅｃｔ ｂａｎｄｇａｐ ａｃｔｉｖｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅｓ）（例えば、ＧａＡｓ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＡｓなどのデバイス）から形成することができる。しかしながら、本概念はＩＩＩ～Ｖ族半導体デバイスに限定されるわけではない。ＧａＮ材料から形成されたパワートランジスタとの使用に有益なものとして本概念を説明しているが、他の半導体材料から形成されたデバイス、及び限定するわけではないがＳｉ ＬＤＭＯＳを含む他のタイプの回路のためのプロセスも本概念に依拠することができる。

【0024】

メイン増幅器１６は、ドレインコンタクト４０、ゲートコンタクト４１、及びソースコンタクトを含む。メイン増幅器１６のソースコンタクトは、メイン増幅器１６の半導体ダイの底部側に設けられており、図２では見えない。同様に、ピーキング増幅器２０は、ドレインコンタクト４４、ゲートコンタクト４５、及びソースコンタクトを含む。ピーキング増幅器２０のソースコンタクトは、ピーキング増幅器２０の半導体ダイの底部側に設けられており、図２では見えない。メイン増幅器１６及びピーキング増幅器２０の底部側ソースコンタクトは、はんだ、導電性熱エポキシ又は別の好適な手段を使用して熱パッド５０に電気的に接続することができる。通常、熱パッド５０は、回路接地に電気的に結合される。

【0025】

インピーダンス整合コンポーネント１２は、キャパシタネットワーク３０及びキャパシタネットワーク３２を含む。インピーダンス整合コンポーネント１４は、キャパシタネットワーク３４及びキャパシタネットワーク３６を含む。キャパシタネットワーク３０は、基板上に形成された１又は２以上の金属酸化膜半導体（ＭＯＳ）キャパシタとして具体化することができる。ＭＯＳキャパシタは、基板の上部側の第１のコンタクトであるボンドパッド４２と、基板の底部側の第２のコンタクトとの間に電気的に結合される。キャパシタネットワーク３０の底部側コンタクトは、熱パッド５０に電気的に接続される。従って、キャパシタネットワーク３０は、シャント接続型入力キャパシタネットワークとすることができる。

【0026】

キャパシタネットワーク３２も、キャパシタネットワーク３０と同様に、基板上に形成されたＭＯＳキャパシタとして具体化することができる。ＭＯＳキャパシタは、基板の上部側の第１のコンタクトであるボンドパッド４３と、基板の底部側の第２のコンタクトとの間に電気的に結合される。キャパシタネットワーク３２の底部側コンタクトは、熱パッド５０に電気的に接続される。キャパシタネットワーク３４及び３６もキャパシタネットワーク３０及び３２に類似するが、キャパシタネットワーク３０、３２、３４及び３６は、全て互いに比べて異なることができる。例えば、キャパシタネットワーク３０、３２、３４及び３６は、互いに比べてサイズ、静電容量、内部抵抗、Ｑ係数及びその他の係数が異なることができる。

【0027】

パッケージレイアウト８０では、メイン増幅器１６のドレインコンタクト４０が複数のボンドワイヤによってリードフレームパッド６０に電気的に結合される。メイン増幅器１６のゲートコンタクト４１は、複数のボンドワイヤによってキャパシタネットワーク３０のボンドパッド４２に電気的に結合される。メイン増幅器１６のゲートコンタクト４１は、他の複数のボンドワイヤによってキャパシタネットワーク３２のボンドパッド４３にも電気的に結合される。キャパシタネットワーク３２のボンドパッド４３は、複数のボンドワイヤによってリードフレームパッド６１にも電気的に結合される。図２にはこれらのボンドワイヤを代表例として示しているので、ボンドワイヤの数及びピッチは図示のものと比べて異なる場合もある。

【0028】

ピーキング増幅器２０のドレインコンタクト４４は、複数のボンドワイヤによってリードフレームパッド６２に電気的に結合される。ピーキング増幅器２０のゲートコンタクト４５は、複数のボンドワイヤによってキャパシタネットワーク３４のボンドパッド４６に電気的に結合される。ピーキング増幅器２０のゲートコンタクト４５は、他の複数のボンドワイヤによってキャパシタネットワーク３６のボンドパッド４７にも電気的に結合される。キャパシタネットワーク３６のボンドパッド４７は、複数のボンドワイヤによってリードフレームパッド６３にも電気的に結合される。図２にはこれらのボンドワイヤを代表例として示しているので、ボンドワイヤの数及びピッチは図示のものと比べて異なる場合もある。

【0029】

従って、キャパシタネットワーク３０及び３２は、（例えば、ボンドワイヤからの）他の内因性寄生インダクタンス（ｉｎｔｒｉｎｓｉｃ ｐａｒａｓｉｔｉｃ ｉｎｄｕｃｔａｎｃｅｓ）及び静電容量と共に、メイン増幅器１６の入力において入力ネットワークを提供する。キャパシタネットワーク３４及び３６は、ピーキング増幅器２０の入力において入力ネットワークを提供する。キャパシタネットワーク３０及び３４には、とりわけメイン増幅器１６及びピーキング増幅器２０の第二高調波処理及び制御のためにそれぞれ依拠することができる。一例として、増幅器１０は、２．５ＧＨｚ、３ＧＨｚ又は４ＧＨｚなどの約２ＧＨｚ～６ＧＨｚのキャリア周波数で動作するように設計することができるが、他の周波数及び周波数範囲で使用することもできる。第二高調波は、動作周波数に応じて４～９ＧＨｚ又はそれよりも高い範囲とすることができる。増幅器１６及び２０の入力における改善された第二高調波処理は、数ある利点の中でもとりわけ、増幅器１６及び２０のピークドレーン効率を高めるとともに、増幅器１６及び２０のピーク出力電力を潜在的に高めることができる。

【0030】

しかしながら、ＭＯＳキャパシタネットワーク３０及び３４は、メイン増幅器１６及びピーキング増幅器２０の第二高調波処理のための制限をいくつか有する。例えば、現在の処理技術を使用してＭＯＳキャパシタの内部抵抗及びＱ係数を一定程度よりも改善することは困難である。キャパシタネットワーク３０及び３４は、位相整列調整及び関連する改善のための能力を制限することもある。これらの係数は、メイン増幅器１６及びピーキング増幅器２０の第二高調波制御を改善する能力を制限する。以下では、数ある目的の中でもとりわけキャパシタネットワーク３０及び３４の制限に対処するために、新たなタイプ、構造及び構成のキャパシタネットワークについて説明する。これらの新たなキャパシタネットワークには、増幅器１０の改善された第二高調波制御及びその他の目的で依拠することができる。図２には新たなキャパシタネットワークを示しておらず、新たなキャパシタネットワークの例については以下で図６を参照しながら説明する。

【0031】

図３に、本明細書で説明する様々な実施形態によるＭＩＭキャパシタのキャパシタネットワーク１００を示す。一例として、キャパシタネットワーク１００、並びにその変形例及び拡張例は、図２のパッケージレイアウト８０のキャパシタネットワーク３０、３２、３４及び３６のうちの１つ又は２つ以上、並びに図１の増幅器１０の代わりに使用することができるが、キャパシタネットワーク１００は他の設計で使用することもできる。キャパシタネットワーク１００は一例として示すものであり、キャパシタネットワーク１００の複数の異なる変形例については以下でさらに詳細に説明する。

【0032】

図３に示すように、キャパシタネットワーク１００は基板１１０上に形成される。キャパシタネットワーク１００は、キャパシタ構成１２０、１４０及び１６０を含む。キャパシタ構成１２０、１４０及び１６０は、物理的要素（例えば、熱及び湿度）に対する動作及びロバスト性のために（例えば、２０Ｖ又はそれを上回る）比較的高い電圧の半導体製造工程を使用して形成することができるが、いずれかの好適な半導体製造工程に依拠することができる。

【0033】

キャパシタ構成１２０はＭＩＭキャパシタ１２１を含む。同様に、キャパシタ構成１４０はＭＩＭキャパシタ１４１を含み、キャパシタ構成１６０はＭＩＭキャパシタ１６１を含む。ＭＩＭキャパシタ１２１の上部導電板又は金属層は、第１の金属層を使用して基板１１０の上部側のボンドパッド１５０に電気的に結合される。ＭＩＭキャパシタ１２１の底部導電板又は金属層は、とりわけ基板貫通ビア１２２によって基板１１０の底部側のコンタクトに電気的に結合される。ＭＩＭキャパシタ１２１は、上部導電板と底部導電板との間に好適な誘電材料の層などの絶縁層も含む。キャパシタ構成１４０及び１６０はキャパシタ構成１２０に類似する。

【0034】

ＭＩＭキャパシタ１２１、１４１及び１６１の各々は、特定量の静電容量のために設計することができる。一例として、ＭＩＭキャパシタ１２１、１４１及び１６１は、ＭＩＭキャパシタ１２１、１４１及び１６１が互いに並列に結合された時にキャパシタネットワーク１００の総静電容量が約１．２ｐＦ～３．６ｐＦであるように、それぞれ約０．４ｐＦ～１．２ｐＦの静電容量を有するように設計することができる。しかしながら、他の静電容量も本実施形態の範囲内であり、ＭＩＭキャパシタ１２１、１４１及び１６１は、約０．１ｐＦ～２．０ｐＦの範囲の、いずれかの１／１０ピコファラド（又はそれ未満）までの比較的正確な静電容量に設計することができる。しかしながら、ＭＩＭキャパシタ１２１、１４１及び１６１は、２．０ｐＦ、３．０ｐＦ、４．０ｐＦ又はそれを超えるさらに大きな静電容量で設計することもできる。ＭＩＭキャパシタ１２１、１４１及び１６１の各々の静電容量は、導電板のサイズに基づいて設計によって制御又は決定することができる。また、ＭＩＭキャパシタ１２１、１４１及び１６１のうちの１つ又は２つ以上をキャパシタネットワーク１００から省くこともできる。他の変形例については以下で説明する。

【0035】

ＭＩＭキャパシタ１２１、１４１及び１６１を含むキャパシタネットワーク１００は、ＭＯＳキャパシタネットワークに比べて多くの利点を提供する。例えば、ＭＩＭキャパシタ１２１、１４１及び１６１の寸法は、より良い全体的な静電容量精度のために個別に適合させることができる。ＭＩＭキャパシタ１２１、１４１及び１６１の各々の周囲の基板貫通ビアの構成は、全体的な内因性抵抗を低下させる。ＭＩＭキャパシタ１２１、１４１及び１６１の各々のＱ係数は、キャパシタ内に蓄積されたエネルギーと、キャパシタ内の等価直列抵抗における熱損失によって消散するエネルギーとの比率に基づく。従って、キャパシタネットワーク１００のＱ係数は、ＭＩＭキャパシタ１２１、１４１及び１６１の改善された内因性抵抗によってＭＯＳキャパシタネットワークに比べて改善される。また、ボンドパッド１５０は、ワイヤボンディングのための比較的広い領域を提供し、ボンドパッド１５０に沿ったワイヤボンドの間隔は、キャパシタネットワーク１００を使用した位相整列を容易にすることができる。ボンドパッド１５０に沿ったＭＩＭキャパシタ１２１、１４１及び１６１の間隔も、キャパシタネットワーク１００を使用した位相整列を容易にすることができる。これらの及びその他の改善は、キャパシタネットワーク１００をパワートランジスタ及び増幅器の入力における入力ネットワークの一部として第二高調波処理により良く適合させる。これらの改善は、キャパシタネットワーク１００を第一高調波処理により良く適合させることもできる。キャパシタネットワーク１００及びその変形例のさらなる詳細については以下で説明する。

【0036】

図４Ａに、キャパシタ構成１２０をさらに詳細に示し、図４Ｂに、図４Ａで識別される断面図Ａ－Ａを示す。図４Ａ及び図４Ｂは必ずしも縮尺通りではなく、実際上及び実施形態間では、いくつかの層及びコンポーネントの相対的寸法が異なることもある。また、これらの図は本概念を説明するための一例として示すものであるため、キャパシタ構成１２０は、単純化のために図４Ａ及び図４Ｂのビューから省いている他の層及び特徴を含むこともできる。

【0037】

図４Ａ及び図４Ｂ間を参照すると、キャパシタ構成１２０は、基板１１０の上面１３０に形成されたＭＩＭキャパシタ１２１を含む。ＭＩＭキャパシタ１２１は、第１の金属層１７０と、第２の金属層１７１と、第１の金属層１７０と第２の金属層１７１との間の絶縁層１７２とを含む。第１の金属層１７０及び第２の金属層１７１は、ＭＩＭキャパシタ１２１の導電板である。金属層１７０及び１７１は、使用される集積半導体加工技術に応じていずれかの好適な１又は複数の金属から形成することができる。一例として、金属層１７０及び１７１には、アルミニウム、銅、金、ニッケル、他の金属、又はこれらの組み合わせを使用することができる。必要であれば、アルミニウム、銅、金、ニッケル、又はその他の金属を堆積させる前に、例えばチタン又はクロムの接着層を堆積させることができる。金属層１７０及び１７１は、いずれかの好適な加工技術及びステップを使用して形成することもできる。絶縁層１７２は、酸化物、酸化ケイ素（ＳｉＯ）、窒化ケイ素（ＳｉＮ）、又はその他の材料などのいずれかの好適な（単複の）誘電材料として具体化することができる。

【0038】

ＭＩＭキャパシタ１２１のサイズは、特定の静電容量を達成するために設計によって異なることができる。例えば、ＭＩＭキャパシタ１２１の長さ「Ｌ」及び幅「Ｗ」の一方又は両方は、図４Ａに示すものと比べて異なることができる。ＭＩＭキャパシタ１２１は、形状が図示の矩形と比べて異なることもできる。ＭＩＭキャパシタ１２１の静電容量を変化させる別の方法として、絶縁層１７２の厚みを異ならせることもできる。

【0039】

ＭＩＭキャパシタ１２１の第２の底部金属層１７１は、底部金属層１７１に延びる金属パッド１２５～１２７によって基板貫通ビア１２２～１２４に電気的に結合される。金属パッド１２５～１２７は、互いに物理的に分離しているが、単一の加工ステップ中に同じ金属材料から形成することができる。いくつかの事例では、第２の金属層１７１を金属パッド１２５～１２７と同じ金属材料及び加工ステップで形成することもできる。他の事例では、金属パッド１２５～１２７及び第２の金属層１７１を、互いに異なる金属を使用して異なる加工ステップで形成することができる。いずれにせよ、金属パッド１２５～１２７及び第２の金属層１７１は互いに電気的に結合される。

【0040】

ＭＩＭキャパシタ１２１の第１の上部金属層１７０は、金属トレース１５１によってボンドパッド１５０に電気的に結合される。上部金属層１７０及び金属トレース１５１は、同じ加工ステップ中に同じ金属材料から形成することができる。他の事例では、上部金属層１７０及び金属トレース１５１を、異なる金属を使用して異なる加工ステップで形成することができる。ボンドパッド１５０は、さらなる厚みのために２つの金属層から形成することができる。例えば、ボンドパッド１５０の層は、ＭＩＭキャパシタ１２１の金属層１７０及び１７１が形成される時に形成することができる。他の事例では、ボンドパッド１５０を１回の金属加工ステップによって形成することができる。金属パッド１２５～１２７、第１の金属層１７０、第２の金属層１７１及びボンドパッド１５０の形状、寸法及び相対的位置は、図４Ａ及び図４Ｂに示すものと比べて異なることもできる。

【0041】

図４Ｂを参照すると、ＭＩＭキャパシタ１２１の第１の金属層１７０は、金属トレース１５１によってボンドパッド１５０に電気的に結合される。第２の金属層１７１は、基板１１０の底部側に形成された接地面１１１に基板貫通ビア１２３によって電気的に結合される。接地面１１１は、例えばパッケージレイアウト８０内の熱パッド５０（図２を参照）に電気的に結合することができる。従って、ＭＩＭキャパシタ１２１には、一例として入力ネットワークにおけるシャント接続型キャパシタとして依拠することができるが、他の接続も本実施形態の範囲内である。

【0042】

図４Ｂには示していないが、基板貫通ビア１２２及び１２４は、基板１１０を通じてＭＩＭキャパシタ１２１の第２の金属層１７１も接地面１１１に結合する。基板貫通ビアの数は、実施形態間で異なることができる。例えば、ＭＩＭキャパシタ１２１の周囲にビア１２２～１２４以外のさらなるビアを実装することもできる。或いは、ビア１２２～１２４のうちの１つ又は２つ以上を省くこともできる。例えば、ビア１２２及び１２４を省いて、キャパシタ構成１２０がビア１２３のみを含むようにすることもできる。別の事例では、ビア１２３を省いて、キャパシタ構成１２０がビア１２２及び１２４を含むようにすることもできる。他の変形例も本実施形態の範囲内である。本明細書で説明するＭＩＭキャパシタの等価直列抵抗及びＱ係数は、基板貫通ビアの数によって変化することができる。従って、いくつかの事例では、少なくとも２つ又は３つの基板貫通ビアを使用してＭＩＭキャパシタのＱ係数を高めることが好ましいと考えられる。

【0043】

再び図３を参照すると、キャパシタ構成１４０及び１６０は、図４Ａ及び図４Ｂに示すキャパシタ構成１２０に類似することができる。他の事例では、キャパシタ構成１２０、１４０及び１６０が互いに比べて異なることができる。例えば、ＭＩＭキャパシタ１２１、１４１及び１６１のうちの１つ又は２つ以上は、互いに比べてサイズが異なることができる。別の例では、キャパシタ構成１２０、１４０及び１６０が、異なる数の基板貫通ビアを含むことができる。さらに、キャパシタ構成１２０、１４０及び１６０のうちの１つ又は２つ以上をキャパシタネットワーク１００から省くこともできる。例えば、キャパシタ構成１２０及び１６０を残してキャパシタ構成１４０を省くことができるが、他の組み合わせも本実施形態の範囲内である。また、図示のものと比べてボンドパッド１５０の寸法が異なることも、ボンドパッド１５０の周囲のキャパシタ構成１２０、１４０及び１６０の相対的位置が異なることもできる。いくつかの事例では、キャパシタ構成をボンドパッド１５０の複数の側面又はエッジの周囲に配置することができる。

【0044】

図５に、本明細書で説明する様々な実施形態による別のキャパシタネットワーク例２００を示す。このキャパシタネットワークは、キャパシタ構成２２０、２４０及び２６０を含む。キャパシタ構成２２０、２４０及び２６０は、図３に示すキャパシタ構成１２０、１４０及び１６０に類似するが、これらは共通のボンドパッドに電気的に結合されていない。代わりに、キャパシタ構成２２０、２４０及び２６０は、それぞれのボンドパッド２５１、２５２及び２５３を含む。ボンドパッド２５１、２５２及び２５３は、互いに電気的に絶縁される。キャパシタネットワーク２００は、図３に示すキャパシタネットワーク１００に比べて高い設計柔軟性を提供することができる。ボンドパッド２５１、２５２及び２５３に取り付けることができるボンドワイヤの数は設計ルールによって制限されることあり、従って、場合によってはより大型の共有ボンドパッドが好ましいと考えられる。

【0045】

図６に、本明細書で説明する概念によるパッケージレイアウト例３００を示す。パッケージレイアウト３００は、数あるコンポーネントの中でもとりわけ、メイン増幅器２０、キャパシタネットワーク３６、及びキャパシタネットワーク１００を含む。他のコンポーネントは単純化のために省略している。パッケージレイアウト３００は、図２に示すパッケージレイアウト８０に類似するが、キャパシタネットワーク３４の代わりにキャパシタネットワーク１００（図２を参照）を含む。ピーキング増幅器２０のゲートコンタクト４５は、複数のボンドワイヤによってキャパシタネットワーク１００のボンドパッド１５０に電気的に結合される。ボンドパッド１５０は比較的長いので、異なる数及び位置のボンドワイヤを収容するように設計される。他の実施形態では、ボンドワイヤの数、ピッチ及び配置が図６に示すものと比べて異なることができる。

【0046】

キャパシタネットワーク１００は、ピーキング増幅器２０の入力において入力ネットワークを提供する。１つの例では、ピーキング増幅器２０の第二高調波処理及び制御のためにキャパシタネットワーク１００に依拠することができる。増幅器２０の入力における改善された第二高調波処理は、数ある利点の中でもとりわけ、増幅器２０のピークドレーン効率を高めるとともに、ピーク出力電力を潜在的に高めることができる。キャパシタネットワーク３４には、ピーキング増幅器２０の第一高調波処理又は基本処理（ｆｕｎｄａｍｅｎｔａｌ ｔｅｒｍｉｎａｔｉｏｎ）のために依拠することができる。しかしながら、他の例では、キャパシタネットワーク３４及び１００のそれぞれの静電容量、及びこれらをピーキング増幅器２０に結合するボンドワイヤに応じて、第二高調波処理のためにキャパシタネットワーク３４に依拠し、基本波処理のためにキャパシタネットワーク１００に依拠することもできる。

【0047】

図６には示していないが、キャパシタネットワーク１００の代わりに他のＭＩＭキャパシタネットワークを使用することもできる。例えば、本明細書で説明する実施形態によれば、同じ又は異なる静電容量、及び同じ又は異なる数の基板貫通ビアを有する、１つ、２つ、３つ又は４つ以上の個々のＭＩＭキャパシタを含むＭＩＭキャパシタネットワークを使用することができる。本明細書で説明する実施形態によれば、１つ、２つ、３つ又は４つ以上の個々のボンドパッドを含むＭＩＭキャパシタネットワークを使用することもできる。いくつかの事例では、本概念によるＭＩＭキャパシタネットワークをキャパシタネットワーク３６の代わりに使用することもできる。同様に、本概念によるＭＩＭキャパシタネットワークをメイン増幅器１６のキャパシタネットワーク３０及び３２の一方又は両方の代わりに使用することもできる。

【0048】

本実施形態は、高電子移動度トランジスタ（ＨＥＭＴ）、シュードモルフィック高電子移動度トランジスタ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ ｈｉｇｈ－ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ：ｐＨＥＭＴ）及びメタモルフィック高電子移動度トランジスタ（ｍｅｔａｍｏｒｐｈｉｃ ｈｉｇｈ－ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒｓ：ｍＨＥＭＴ）を含むＩＩＩ族窒化物（アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びこれらの合金（ＡｌＧａＩｎ）べースの窒化物）、ガリウムヒ素（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、インジウムガリウムヒ化物（ＩｎＧａＰ）、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）などのデバイスなどのＩＩＩ～Ｖ族直接遷移能動半導体トランジスタデバイスと共に使用することができる。しかしながら、本概念はＩＩＩ～Ｖ族半導体デバイスに限定されるものではない。ＧａＮ材料から形成されたパワートランジスタとの使用に有益なものとして本概念を説明したが、他の半導体材料から形成されたデバイス、及び限定するわけではないがＳｉ ＬＤＭＯＳを含む他のタイプの回路のためのプロセスも本概念に依拠することができる。

【0049】

本明細書で説明した実施形態の中にはＧａＮ－ｏｎ－Ｓｉトランジスタに関して説明したものもあるが、本明細書で説明した実施形態は、ＧａＮ－ｏｎ－ＳｉＣトランジスタ及びその他のタイプのトランジスタに適用することもできると理解されたい。いずれにせよ、本明細書で説明した技術及び最適化は、数ある可能なデバイス特性の改善の中でもとりわけ多くのコスト及びサイズの改善を提供する。本明細書で使用する「窒化ガリウム材料」又はＧａＮ半導体材料という表現は、とりわけアルミニウムガリウム窒化物（Ａｌ_xＧａ_(1-x)Ｎ）、インジウムガリウム窒化物（Ｉｎ_yＧａ_(1-y)Ｎ）、アルミニウムインジウムガリウム窒化物（Ａｌ_xＩｎ_yＧａ_(1-x-y)Ｎ）、リン化ガリウムヒ素窒化物（ＧａＡｓ_aＰ_bＮ_(1-a-b)）、リン化アルミニウムインジウムガリウムヒ素窒化物（Ａｌ_xＩｎ_yＧａ_(1-x-y)Ａｓ_aＰ_bＮ_(1-a-b)）などのガリウム窒化物及びそのいずれかの合金を意味する。通常、ヒ素及び／又はリンは、存在時には低濃度（例えば、５重量パーセント未満）で存在する。「窒化ガリウム」又はＧａＮ半導体という用語は、ガリウム窒化物を直接意味し、その合金を含まない。

【0050】

上述した特徴、構造又は特性は、１又は２以上の実施形態においていずれかの好適な形で組み合わせることができ、様々な実施形態において説明した特徴は、可能な場合には入れ替えることができる。上記の説明では、本開示の実施形態を完全に理解できるように数多くの具体的な詳細を示した。しかしながら、当業者であれば、本開示の技術的解決策は、これらの具体的な詳細のうちの１つ又は２つ以上を伴わずに実施することもでき、或いは他の方法、コンポーネント及び材料などを採用することもできると理解するであろう。その他の事例では、本開示の態様を曖昧にしないように、周知の構造、材料又は動作については詳細に図示又は説明していない。

【0051】

いくつかのコンポーネントの相対関係を表すために、「～の上（ｏｎ）」、「～の下（ｂｅｌｏｗ）」、「上側（ｕｐｐｅｒ）」及び「（下側）ｌｏｗｅｒ」などの相対語を使用していることがあるが、これらの用語は、例えば図面に示す例の方向として便宜上使用するものにすぎない。デバイスを逆さまにした場合、上述した「上側」コンポーネントは「下側」コンポーネントになると理解されたい。ある構造が別の構造「上」に存在する場合、この構造は、別の構造上に一体的に形成され、又は別の構造上に「直接的に」配置され、或いは他の構造を通じて別の構造上に「間接的に」配置されることが可能である。

【0052】

本明細書では、１又は２以上の要素及びコンポーネントの存在を示すために「英文不定冠詞（ａ、ａｎ）」、「英文定冠詞（ｔｈｅ）」及び「前記（ｓａｉｄ）」などの用語を使用する。「備える、含む、有する（ｃｏｍｐｒｉｓｅ、ｉｎｃｌｕｄｅ、ｈａｖｅ、ｃｏｎｔａｉｎ）」という用語及びその異綴語は制約のないもの（ｏｐｅｎ ｅｎｄｅｄ）として使用され、別途指定していない限り、列挙する要素、コンポーネントなどに加えてさらなる要素、コンポーネントなどを含むように意図される。「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」などの用語は、物体の数の限定ではなくラベルとして使用するものにすぎない。

【0053】

本明細書では詳細に実施形態を説明したが、これらの説明は一例である。本明細書で説明した実施形態の特徴は代表的なものであり、別の実施形態では、いくつかの特徴及び要素を追加又は省略することもできる。また、当業者であれば、以下の特許請求の範囲によって定められる本発明の趣旨及び範囲から逸脱することなく、本明細書で説明した実施形態の態様に修正を行うことができ、その範囲は修正及び同等の構造を含むように最も広い解釈に従うべきである。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【外国語明細書】