ホーム > 特許ランキング > 株式会社タムラ製作所
▶ 株式会社タムラ製作所の特許一覧 ▶ 株式会社ノベルクリスタルテクノロジーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022090796
(43)【公開日】2022-06-20
(54)【発明の名称】ｐ型超格子構造体及び半導体装置
(51)【国際特許分類】
H01L 29/24 20060101AFI20220613BHJP
H01L 29/06 20060101ALI20220613BHJP
H01L 21/336 20060101ALI20220613BHJP
H01L 29/786 20060101ALI20220613BHJP
H01L 29/12 20060101ALI20220613BHJP
H01L 29/78 20060101ALI20220613BHJP
H01L 29/861 20060101ALI20220613BHJP
H01L 29/872 20060101ALI20220613BHJP
H01L 27/146 20060101ALI20220613BHJP
H01L 21/28 20060101ALI20220613BHJP
H01L 29/47 20060101ALI20220613BHJP
H01L 29/43 20060101ALI20220613BHJP
H01L 29/417 20060101ALI20220613BHJP
H01L 31/10 20060101ALI20220613BHJP
【ＦＩ】
H01L29/24
H01L29/06 601S
H01L29/78 616L
H01L29/78 618A
H01L29/78 618B
H01L29/78 652T
H01L29/78 652C
H01L29/78 652D
H01L29/78 658E
H01L29/78 653C
H01L29/78 658J
H01L29/91 F
H01L29/91 H
H01L29/91 K
H01L29/86 301D
H01L29/91 C
H01L29/86 301F
H01L27/146 A
H01L21/28 301B
H01L29/48 F
H01L29/48 D
H01L29/46
H01L29/50 M
H01L31/10 A
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2020203323
(22)【出願日】2020-12-08
(71)【出願人】
【識別番号】390005223
【氏名又は名称】株式会社タムラ製作所
(71)【出願人】
【識別番号】515277942
【氏名又は名称】株式会社ノベルクリスタルテクノロジー
(74)【代理人】
【識別番号】110002583
【氏名又は名称】特許業務法人平田国際特許事務所
(72)【発明者】
【氏名】中田 義昭
(72)【発明者】
【氏名】佐々木 公平
【テーマコード（参考）】
4M104
4M118
5F110
5F849
【Ｆターム（参考）】
4M104AA03
4M104AA07
4M104AA09
4M104BB09
4M104BB14
4M104CC03
4M104CC05
4M104EE03
4M104EE06
4M104EE14
4M104FF02
4M104FF04
4M104FF07
4M104FF32
4M104GG02
4M104GG03
4M104GG05
4M104GG08
4M104GG18
4M104HH20
4M118CA03
4M118CB01
4M118CB14
5F110AA07
5F110AA11
5F110BB12
5F110CC02
5F110DD04
5F110EE02
5F110FF01
5F110GG01
5F110GG12
5F110GG42
5F110HJ01
5F110HJ11
5F110HK04
5F110HM14
5F110QQ01
5F849AA04
5F849AB01
5F849DA35
5F849GA03
5F849LA03
5F849XB13
5F849XB24
5F849XB37
(57)【要約】
【課題】Ｇａ２Ｏ３系半導装置のｐ型領域として用いることのできるｐ型超格子構造体、及びそのｐ型超格子構造体を備えた半導体装置を提供する。
【解決手段】一実施の形態として、ｐ型のＮｉＯ単結晶又はｐ型のＣｕ２Ｏ単結晶からなるｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層１１が交互積層された、ｐ型超格子構造体１を提供する。
【選択図】図１
【解決手段】一実施の形態として、ｐ型のＮｉＯ単結晶又はｐ型のＣｕ２Ｏ単結晶からなるｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層１１が交互積層された、ｐ型超格子構造体１を提供する。
【選択図】図１
【特許請求の範囲】
【請求項1】
ｐ型のＮｉＯ単結晶又はｐ型のＣｕ２Ｏ単結晶からなるｐ型酸化物半導体層とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層が交互積層された、ｐ型超格子構造体。
【請求項2】
前記ｐ型酸化物半導体層がｐ型のＮｉＯ単結晶からなる、
請求項１に記載のｐ型超格子構造体。
請求項１に記載のｐ型超格子構造体。
【請求項3】
ｐ型のＮｉＯ単結晶又はｐ型のＣｕ２Ｏ単結晶からなるｐ型酸化物半導体層とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層が交互積層されたｐ型超格子構造体からなるｐ型領域を備えた、
半導体装置。
半導体装置。
【請求項4】
前記ｐ型酸化物半導体層がｐ型のＮｉＯ単結晶からなる、
請求項３に記載の半導体装置。
請求項３に記載の半導体装置。
【請求項5】
前記ｐ型領域をチャネルとしての反転層を形成する領域として備えた電界効果トランジスタである、
請求項３又は４に記載の半導体装置。
請求項３又は４に記載の半導体装置。
【請求項6】
前記ｐ型領域をトレンチ内のｐ型の領域として備えたジャンクションバリアショットキーダイオードである、
請求項３又は４に記載の半導体装置。
請求項３又は４に記載の半導体装置。
【請求項7】
前記ｐ型領域をｐ型層として備えたフォトダイオードである、
請求項３又は４に記載の半導体装置。
請求項３又は４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ｐ型超格子構造体及び半導体装置に関する。
【背景技術】
【0002】
従来、半導体層の材料にＧａ２Ｏ３を用いた半導体装置が知られている（例えば、特許文献１、２参照）。Ｇａ２Ｏ３は、ＳｉＣやＧａＮよりもさらに大きなバンドギャップを有する材料であり、Ｇａ２Ｏ３を用いることにより、高耐圧、高出力、高効率（低損失）といったパワーデバイスに適した優れた特性を有するトランジスタやダイオードなどの半導体装置を製造することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第６２８４１４０号公報
【特許文献2】特許第６５４３８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、Ｇａ２Ｏ３は、Ｍｇなどのｐ型ドーパントを添加しても、ｎ型伝導性を低下させることはできるものの、ｐ型化することができないという欠点がある。このため、ｐ型領域に反転層を形成するＮチャネルＭＯＳＦＥＴなどの、ｐ型領域を有する半導体装置を、Ｇａ２Ｏ３を用いて形成することは困難であった。
【0005】
本発明の目的は、Ｇａ２Ｏ３系半導装置のｐ型領域として用いることのできるｐ型超格子構造体、及びそのｐ型超格子構造体を備えた半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様は、上記目的を達成するために、下記［１］、［２］のｐ型超格子構造体、及び下記［３］～［７］の半導体装置を提供する。
【0007】
［１］ｐ型のＮｉＯ単結晶又はｐ型のＣｕ２Ｏ単結晶からなるｐ型酸化物半導体層とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層が交互積層された、ｐ型超格子構造体。
［２］前記ｐ型酸化物半導体層がｐ型のＮｉＯ単結晶からなる、上記［１］に記載のｐ型超格子構造体。
［３］ｐ型のＮｉＯ単結晶又はｐ型のＣｕ２Ｏ単結晶からなるｐ型酸化物半導体層とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層が交互積層されたｐ型超格子構造体からなるｐ型領域を備えた、半導体装置。
［４］前記ｐ型酸化物半導体層がｐ型のＮｉＯ単結晶からなる、上記［３］に記載の半導体装置。
［５］前記ｐ型領域をチャネルとしての反転層を形成する領域として備えた電界効果トランジスタである、上記［３］又は［４］に記載の半導体装置。
［６］前記ｐ型領域をトレンチ内のｐ型の領域として備えたジャンクションバリアショットキーダイオードである、上記［３］又は［４］に記載の半導体装置。
［７］前記ｐ型領域をｐ型層として備えたフォトダイオードである、上記［３］又は［４］に記載の半導体装置。
［２］前記ｐ型酸化物半導体層がｐ型のＮｉＯ単結晶からなる、上記［１］に記載のｐ型超格子構造体。
［３］ｐ型のＮｉＯ単結晶又はｐ型のＣｕ２Ｏ単結晶からなるｐ型酸化物半導体層とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層が交互積層されたｐ型超格子構造体からなるｐ型領域を備えた、半導体装置。
［４］前記ｐ型酸化物半導体層がｐ型のＮｉＯ単結晶からなる、上記［３］に記載の半導体装置。
［５］前記ｐ型領域をチャネルとしての反転層を形成する領域として備えた電界効果トランジスタである、上記［３］又は［４］に記載の半導体装置。
［６］前記ｐ型領域をトレンチ内のｐ型の領域として備えたジャンクションバリアショットキーダイオードである、上記［３］又は［４］に記載の半導体装置。
［７］前記ｐ型領域をｐ型層として備えたフォトダイオードである、上記［３］又は［４］に記載の半導体装置。
【発明の効果】
【0008】
本発明によれば、Ｇａ２Ｏ３系半導装置のｐ型領域として用いることのできるｐ型超格子構造体、及びそのｐ型超格子構造体を備えた半導体装置を提供することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
〔第１の実施の形態〕
（ｐ型超格子構造体の構成）
図１は、第１の実施の形態に係るｐ型超格子構造体１の垂直断面図である。ｐ型超格子構造体１は、ｐ型のＮｉＯ単結晶からなるｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層１１が交互積層された超格子構造体であり、全体としてｐ型の半導体として機能する。
（ｐ型超格子構造体の構成）
図１は、第１の実施の形態に係るｐ型超格子構造体１の垂直断面図である。ｐ型超格子構造体１は、ｐ型のＮｉＯ単結晶からなるｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体の単結晶からなるＧａ２Ｏ３系半導体層１１が交互積層された超格子構造体であり、全体としてｐ型の半導体として機能する。
【0011】
ここで、Ｇａ２Ｏ３系半導体とは、Ｇａ２Ｏ３、又は、Ａｌ、Ｉｎの一方若しくは両方が添加されたＧａ２Ｏ３であり、（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表される組成を有する。Ｇａ２Ｏ３にＡｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、Ｇａ２Ｏ３系半導体層１１を構成するＧａ２Ｏ３系半導体の単結晶は、通常、β型のＧａ２Ｏ３系半導体の単結晶である。
【0012】
図２は、交互積層されたＮｉＯとＧａ２Ｏ３のバンドラインアップを示す。ＮｉＯはｐ型酸化物半導体層１０の材料であり、Ｇａ２Ｏ３はＧａ２Ｏ３系半導体層１１の典型的な材料である。このため、図２は、ｐ型超格子構造体１の典型的なバンドラインアップを示している。
【0013】
図２中の長方形はＮｉＯとＧａ２Ｏ３のバンドギャップを示す。ＮｉＯのバンドギャップの大きさはおよそ３．７ｅＶであり、Ｇａ２Ｏ３のバンドギャップの大きさはおよそ４．７ｅＶである。また、図２中のΔＥＣはＮｉＯとＧａ２Ｏ３の伝導帯の下端のエネルギー差を示し、ΔＥＶはＮｉＯとＧａ２Ｏ３の価電子帯の上端のエネルギー差を示す。
【0014】
図２中のＥＣとＥＶは、交互積層されたＮｉＯとＧａ２Ｏ３が構成する超格子構造、すなわちｐ型超格子構造体１の典型例の全体の伝導帯の下端のエネルギーと価電子帯の上端のエネルギーを示す。
【0015】
ＮｉＯは、Ｎｉ原子の空孔によりｐ型化する（例えば、ホール濃度は～１０２０ｃｍ－３オーダー）ことが知られている。このため、意図的にドーパントを添加しない（アンドープの）ＮｉＯの単結晶によりｐ型酸化物半導体層１０を形成することができる。
【0016】
ｐ型酸化物半導体層１０中のキャリアを増やしたい場合は、Ｌｉなどのｐ型ドーパントを添加してもよい。ｐ型酸化物半導体層１０にｐ型ドーパントを添加するには、例えば、ＮｉＯを成長する際、別に準備した原料供給ラインによりｐ型ドーパントの原料（例えば、リチウム（Ｌｉ）など）を同時に供給することにより、ｐ型ドーパントを含むＮｉＯを成長させる（ユニフォームドープ）。又は、ｐ型酸化物半導体層１０の厚さ方向の中心近傍に、アンドープのＮｉＯ層に挟まれるようにｐ型ドーパントからなる非常に薄い層（例えばＬｉ層）を形成する（デルタドープ）。この場合、ｐ型ドーパントの層を２分子層以上の層厚で形成することにより、効果的にキャリアをドーピングすることができる。
【0017】
図３は、歪系ヘテロ結晶の格子ひずみの大きさと臨界膜厚（エピタキシャル成長可能な膜厚の上限値）との関係を模式的（定性的）に示すグラフである。図３は、エピタキシャル成長する結晶の歪みが大きいほど臨界膜厚が小さくなることを示している。ここで、点線で囲まれた領域内の曲線上の点がＧａ２Ｏ３結晶上のＮｉＯ結晶の臨界膜厚を示している。
【0018】
図３に示されるように、Ｇａ２Ｏ３結晶上のＮｉＯ結晶は、歪みが小さくないため厚くエピタキシャル成長させることはできないが、逆に言えば、ごく薄くであればエピタキシャル成長が可能である。このため、ｐ型超格子構造体１に含まれる全てのｐ型酸化物半導体層１０は単結晶として形成することができる。
【0019】
ｐ型酸化物半導体層１０の厚さは、ｐ型酸化物半導体層１０を構成するＮｉＯがエピタキシャル成長する範囲、すなわち単結晶となる範囲（例えばおよそ２ｎｍ以下）であれば特に限定されない。
【0020】
Ｇａ２Ｏ３系半導体層１１の厚さは、ｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体層１１の超格子構造体が全体としてｐ型バルクとして振る舞う範囲、すなわちｐ型の超格子構造体であるｐ型超格子構造体１が得られる範囲内であればよい。具体的には、ｐ型酸化物半導体層１０の両側のＧａ２Ｏ３系半導体層１１にしみ出すｐ型酸化物半導体層１０の波動関数が、隣接するｐ型酸化物半導体層１０の間でつながる程度にＧａ２Ｏ３系半導体層１１が薄ければ、ｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体層１１の超格子構造体が全体としてｐ型バルクとして振る舞うと考えられる。
【0021】
ｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体層１１の超格子構造体が全体としてｐ型バルクとして振る舞うＧａ２Ｏ３系半導体層１１の厚さの上限値は明らかになっていないが、例えば、Ｇａ２Ｏ３系半導体層１１の厚さが５ｎｍ以下のときにｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体層１１の超格子構造体が全体としてｐ型バルクとして振る舞う。
【0022】
ｐ型超格子構造体１は、例えば、図１に示されるように、Ｇａ２Ｏ３系半導体からなる基板１２を下地とするエピタキシャル成長により形成される。ｐ型超格子構造体１の成長には、例えば、分子線エピタキシー法（ＭＢＥ法）などの気相成長法が用いられる。
【0023】
なお、ｐ型のＮｉＯ単結晶と同様に、ｐ型のＣｕ２Ｏ単結晶をｐ型酸化物半導体層１０の材料として用いることができる。ただし、ｐ型酸化物半導体層１０をＭＢＥ法により形成する場合、Ｃｕの原料にはＣｕの融液を用いる必要があるが、Ｎｉの原料には固体のＮｉを用いることができるため、ＮｉＯ単結晶の方がＣｕ２Ｏ単結晶よりも取り扱いが容易である。また、ＮｉＯの方がＣｕ２Ｏよりもバンドギャップが広いので、ＮｉＯ単結晶をｐ型酸化物半導体層１０の材料として用いる方が、ｐ型超格子構造体１をｐ型領域として用いる半導体装置の耐圧を大きくできる可能性がある。
【0024】
また、ｐ型酸化物半導体層１０のバンド変調（バンドライン制御）のために、ｐ型酸化物半導体層１０とＧａ２Ｏ３系半導体層１１の間にＭｇＯ層を付加してもよい。ＭｇＯはＮｉＯやＣｕ２Ｏよりも価電子帯の上端のエネルギーが低いため、ｐ型酸化物半導体層１０をＭｇＯ層で挟み込むことにより、価電子帯の上端のエネルギーを下げることができる。
【0025】
〔第２の実施の形態〕
（半導体装置の構成）
図４は、第２の実施の形態に係る半導体装置２の垂直断面図である。半導体装置２は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をチャネルとしての反転層を形成するｐ型領域として有する横型の電界効果トランジスタ（Ｇａ２Ｏ３系ＭＩＳＦＥＴ）である。
（半導体装置の構成）
図４は、第２の実施の形態に係る半導体装置２の垂直断面図である。半導体装置２は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をチャネルとしての反転層を形成するｐ型領域として有する横型の電界効果トランジスタ（Ｇａ２Ｏ３系ＭＩＳＦＥＴ）である。
【0026】
半導体装置２は、高抵抗Ｇａ２Ｏ３基板２０と、高抵抗Ｇａ２Ｏ３基板２０上に形成され、高抵抗Ｇａ２Ｏ３基板２０と反対側の面に凹部２１１、２１２が設けられたｐ型超格子層２１と、凹部２１１、２１２内にそれぞれ形成されたｎ型ソース領域２２、ｎ型ドレイン領域２３と、凹部２１１と凹部２１２の間のｐ型超格子層２１のメサ状部分２１３の上にゲート絶縁膜２４を介して形成されたゲート電極２５と、ｎ型ソース領域２２、ｎ型ドレイン領域２３にそれぞれ接続されたソース電極２６、ドレイン電極２７とを備える。
【0027】
高抵抗Ｇａ２Ｏ３基板２０は、Ｍｇなどのｐ型ドーパントを添加することにより高抵抗化したβ型のＧａ２Ｏ３単結晶からなる基板である。
【0028】
ｐ型超格子層２１は、第１の実施の形態に係るｐ型超格子構造体１からなるｐ型の層であり、高抵抗Ｇａ２Ｏ３基板２０の上面を下地とするエピタキシャル成長により形成される。
【0029】
ｎ型ソース領域２２とｎ型ドレイン領域２３は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる領域である。
【0030】
図５（ａ）～（ｃ）は、ｐ型超格子層２１の凹部２１１、２１２内にｎ型ソース領域２２、ｎ型ドレイン領域２３を形成する工程の一例を説明するための垂直断面図である。まず、図５（ａ）に示されるように、高抵抗Ｇａ２Ｏ３基板２０上に均一な厚さに形成されたｐ型超格子層２１のメサ状部分２１３を形成する部分をマスク７０で覆う。次に、図５（ｂ）に示されるように、マスク７０の上からｐ型超格子層２１にエッチングを施して、凹部２１１、２１２とメサ状部分２１３を形成する。次に、図５（ｃ）に示されるように、凹部２１１、２１２の内面を下地とするエピタキシャル成長によりｎ型ソース領域２２とｎ型ドレイン領域２３を形成する。その後、マスク７０を、その上のｎ型ソース領域２２、ｎ型ドレイン領域２３と同時に成長した結晶８０とともに除去する。
【0031】
図６（ａ）～（ｄ）は、ｐ型超格子層２１の凹部２１１、２１２内にｎ型ソース領域２２、ｎ型ドレイン領域２３を形成する工程の他の一例を説明するための垂直断面図である。まず、図６（ａ）に示されるように、ｐ型超格子層２１の凹部２１１、２１２を形成する部分をマスク７１で覆う。次に、図６（ｂ）に示されるように、ｐ型超格子層２１の上面のマスク７１で覆われていない部分上に結晶を選択成長させ、メサ状部分２１３を形成する。次に、図６（ｃ）に示されるように、マスク７１を、その上のメサ状部分２１３と同時に成長した結晶８１とともに除去する。次に、図６（ｄ）に示されるように、メサ状部分２１３の上面をマスク７２で覆う。ここで、上述の図５（ｂ）に示される状態と同じ状態になるので、上述の図５（ｃ）に示される工程以降の工程を行う。
【0032】
ゲート絶縁膜２４は、ＨｆＯ２などの絶縁体からなる。ゲート電極２５は、Ａｕなどの導電体からなる。ソース電極２６、ドレイン電極２７は、Ｔｉなどのｎ型ソース領域２２、ｎ型ドレイン領域２３とオーミック接触する材料からなる。
【0033】
半導体装置２は、ノーマリーオフ型のトランジスタであり、ゲート電極２５に電圧を印加しない状態では、ソース電極２６とドレイン電極２７の間に電圧を印加しても電流は流れない。一方、ゲート電極２５に電圧を印加すると、ｐ型超格子層２１のメサ状部分２１３の、ゲート絶縁膜２４の直下の領域にチャネルとしての反転層が形成され、ソース電極２６とドレイン電極２７の間に電流が流れるようになる。
【0034】
〔第３の実施の形態〕
（半導体装置の構成）
図７は、第３の実施の形態に係る半導体装置３の垂直断面図である。半導体装置３は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をチャネルとしての反転層を形成するｐ型領域として有する縦型の電界効果トランジスタ（Ｇａ２Ｏ３系ＭＩＳＦＥＴ）である。
（半導体装置の構成）
図７は、第３の実施の形態に係る半導体装置３の垂直断面図である。半導体装置３は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をチャネルとしての反転層を形成するｐ型領域として有する縦型の電界効果トランジスタ（Ｇａ２Ｏ３系ＭＩＳＦＥＴ）である。
【0035】
半導体装置３は、ｎ＋Ｇａ２Ｏ３基板３０と、ｎ＋Ｇａ２Ｏ３基板３０上に形成された、ｎ＋Ｇａ２Ｏ３基板３０と反対側の面に凹部３１１、３１２が設けられたｎ－Ｇａ２Ｏ３層３１と、凹部３１１、３１２の内面を覆うようにそれぞれ形成されたｐ型超格子領域３２ａ、３２ｂと、凹部３１１、３１２内のｐ型超格子領域３２ａ、３２ｂ上にそれぞれ形成されたｎ＋コンタクト領域３３ａ、３３ｂと、凹部３１１と凹部３１２の間のｎ－Ｇａ２Ｏ３層３１のメサ状部分３１３の上にゲート絶縁膜３４を介して形成されたゲート電極３５と、ｎ＋コンタクト領域３３ａ、３３ｂにそれぞれ接続されたソース電極３６ａ、３６ｂと、ｎ＋Ｇａ２Ｏ３基板３０のｎ－Ｇａ２Ｏ３層３１と反対側の面上に形成されたドレイン電極３７と、を含む。
【0036】
ｎ＋Ｇａ２Ｏ３基板３０は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる基板である。
【0037】
ｎ－Ｇａ２Ｏ３層３１は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、ｎ＋Ｇａ２Ｏ３基板３０の上面を下地とするエピタキシャル成長により形成される。
【0038】
ｐ型超格子領域３２ａ、３２ｂは、第１の実施の形態に係るｐ型超格子構造体１からなるｐ型の領域である。
【0039】
ｎ＋コンタクト領域３３ａ、３３ｂは、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる領域である。
【0040】
図８（ａ）～（ｄ）は、ｎ－Ｇａ２Ｏ３層３１の凹部３１１、３１２内にｐ型超格子領域３２ａ、３２ｂとｎ＋コンタクト領域３３ａ、３３ｂを形成する工程の一例を説明するための垂直断面図である。まず、図８（ａ）に示されるように、ｎ＋Ｇａ２Ｏ３基板３０上に均一な厚さに形成されたｎ－Ｇａ２Ｏ３層３１のメサ状部分３１３を形成する部分をマスク７３で覆う。次に、図８（ｂ）に示されるように、マスク７３の上からｎ－Ｇａ２Ｏ３層３１にエッチングを施して、凹部３１１、３１２とメサ状部分３１３を形成する。次に、図８（ｃ）に示されるように、凹部３１１、３１２の内面を下地とするエピタキシャル成長によりｐ型超格子領域３２ａ、３２ｂを形成する。次に、図８（ｄ）に示されるように、ｐ型超格子領域３２ａ、３２ｂの表面を下地とするエピタキシャル成長によりｎ＋コンタクト領域３３ａ、３３ｂを形成する。その後、マスク７３を、その上のｐ型超格子領域３２ａ、３２ｂ、ｎ＋コンタクト領域３３ａ、３３ｂと同時に成長した結晶８３とともに除去する。
【0041】
図９（ａ）～（ｄ）は、ｎ－Ｇａ２Ｏ３層３１の凹部３１１、３１２内にｐ型超格子領域３２ａ、３２ｂとｎ＋コンタクト領域３３ａ、３３ｂを形成する工程の他の一例を説明するための垂直断面図である。まず、図９（ａ）に示されるように、ｎ－Ｇａ２Ｏ３層３１の凹部３１１、３１２を形成する部分をマスク７４で覆う。次に、図９（ｂ）に示されるように、ｎ－Ｇａ２Ｏ３層３１の上面のマスク７４で覆われていない部分上に結晶を選択成長させ、メサ状部分３１３を形成する。次に、図９（ｃ）に示されるように、マスク７４を、その上のメサ状部分３１３と同時に成長した結晶８３とともに除去する。次に、図９（ｄ）に示されるように、メサ状部分３１３の上面をマスク７５で覆う。ここで、上述の図８（ｂ）に示される状態と同じ状態になるので、上述の図８（ｃ）に示される工程以降の工程を行う。
【0042】
ゲート絶縁膜３４は、ＨｆＯ２などの絶縁体からなる。ゲート電極３５は、Ａｕなどの導電体からなる。ソース電極３６ａ、３６ｂ、ドレイン電極３７は、Ｔｉなどのｎ＋コンタクト領域３３ａ、３３ｂ、ｎ＋Ｇａ２Ｏ３基板３０とオーミック接触する材料からなる。
【0043】
半導体装置３は、ノーマリーオフ型のトランジスタであり、ゲート電極３５に電圧を印加しない状態では、ソース電極３６ａ、３６ｂとドレイン電極３７の間に電圧を印加しても電流は流れない。一方、ゲート電極３５に電圧を印加すると、ｐ型超格子領域３２ａ、３２ｂの、ゲート絶縁膜３４の直下の領域にチャネルとしての反転層が形成され、ソース電極３６ａ、３６ｂとドレイン電極３７の間に電流が流れるようになる。
【0044】
〔第４の実施の形態〕
（半導体装置の構成）
図１０は、第４の実施の形態に係る半導体装置４の垂直断面図である。半導体装置４は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をチャネルとしての反転層を形成するｐ型領域として有する縦型のＧａ２Ｏ３系ＭＩＳＦＥＴである。
（半導体装置の構成）
図１０は、第４の実施の形態に係る半導体装置４の垂直断面図である。半導体装置４は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をチャネルとしての反転層を形成するｐ型領域として有する縦型のＧａ２Ｏ３系ＭＩＳＦＥＴである。
【0045】
半導体装置４は、ｎ＋Ｇａ２Ｏ３基板４０と、ｎ＋Ｇａ２Ｏ３基板４０上に形成されたｎ－Ｇａ２Ｏ３層４１と、ｎ－Ｇａ２Ｏ３層４１上に形成されたｐ型超格子層４２と、ｐ型超格子層４２上に形成されたｎ－Ｇａ２Ｏ３層４３と、ｎ－Ｇａ２Ｏ３層４３上に形成されたｎ＋コンタクト層４４と、ゲート絶縁膜４５ａ、４５ｂを介してｐ型超格子層４２を側方から挟み込むゲート電極４６ａ、４６ｂと、ｎ＋コンタクト層４４に接続されたソース電極４７と、ｎ＋Ｇａ２Ｏ３基板４０のｎ－Ｇａ２Ｏ３層４１と反対側の面上に形成されたドレイン電極４８と、表面保護膜４９を含む。
【0046】
ｎ＋Ｇａ２Ｏ３基板４０は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる基板である。
【0047】
ｎ－Ｇａ２Ｏ３層４１は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、ｎ＋Ｇａ２Ｏ３基板４０の上面を下地とするエピタキシャル成長により形成される。
【0048】
ｐ型超格子層４２は、第１の実施の形態に係るｐ型超格子構造体１からなるｐ型の層であり、ｎ－Ｇａ２Ｏ３層４１の上面を下地とするエピタキシャル成長により形成される。
【0049】
ｎ－Ｇａ２Ｏ３層４３は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、ｐ型超格子層４２の上面を下地とするエピタキシャル成長により形成される。
【0050】
ｎ＋コンタクト層４４は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、ｎ－Ｇａ２Ｏ３層４３の上面を下地とするエピタキシャル成長により形成される。
【0051】
ゲート絶縁膜４５ａ、４５ｂは、ＨｆＯ２などの絶縁体からなる。ゲート電極４６ａ、４６ｂは、Ａｕなどの導電体からなる。ソース電極４７、ドレイン電極４８は、Ｔｉなどのｎ＋コンタクト層４４、ｎ＋Ｇａ２Ｏ３基板４０とオーミック接触する材料からなる。また、表面保護膜４９は、Ａｌ２Ｏ３、ＳｉＯ２などの絶縁体からなる。
【0052】
半導体装置４は、ノーマリーオフ型のトランジスタであり、ゲート電極４６ａ、４６ｂに電圧を印加しない状態では、ソース電極４７とドレイン電極４８の間に電圧を印加しても電流は流れない。一方、ゲート電極４６ａ、４６ｂに電圧を印加すると、ｐ型超格子層４２のゲート絶縁膜４５ａ、４５ｂと接する両側面からチャネルとしての反転層が形成され、ソース電極４７とドレイン電極４８の間に電流が流れるようになる。
【0053】
〔第５の実施の形態〕
図１１は、第５の実施の形態に係る半導体装置５の垂直断面図である。半導体装置５は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をトレンチ内のｐ型の領域として有する縦型のジャンクションバリアショットキー（ＪＢＳ）ダイオードである。
図１１は、第５の実施の形態に係る半導体装置５の垂直断面図である。半導体装置５は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をトレンチ内のｐ型の領域として有する縦型のジャンクションバリアショットキー（ＪＢＳ）ダイオードである。
【0054】
半導体装置５は、ｎ＋Ｇａ２Ｏ３基板５０と、ｎ＋Ｇａ２Ｏ３基板５０上に形成され、ｎ＋Ｇａ２Ｏ３基板５０と反対側の面に複数のトレンチ５１１が設けられたｎ－Ｇａ２Ｏ３層５１と、ｎ－Ｇａ２Ｏ３層５１のトレンチ５１１内に埋め込まれたｐ型超格子領域５２と、隣接するトレンチ５１１の間のｎ－Ｇａ２Ｏ３層５１のメサ状部分５１２及びｐ型超格子領域５２に接続されたアノード電極５３と、ｎ＋Ｇａ２Ｏ３基板５０のｎ－Ｇａ２Ｏ３層５１と反対側の面上に形成されたカソード電極５４と、を備える。
【0055】
ｎ＋Ｇａ２Ｏ３基板５０は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる基板である。
【0056】
ｎ－Ｇａ２Ｏ３層５１は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、ｎ＋Ｇａ２Ｏ３基板５０の上面を下地とするエピタキシャル成長により形成される。ｎ－Ｇａ２Ｏ３層５１のトレンチ５１１は、例えば、均一な厚さに成膜されたＧａ２Ｏ３系半導体膜に、メサ状部分５１２とする部分をマスクで保護した上でエッチングを施すことにより形成される。また、トレンチ５１１とする部分をマスクで覆った上で、メサ状部分５１２とする部分を選択的に成長させてもよい。
【0057】
ｐ型超格子領域５２は、第１の実施の形態に係るｐ型超格子構造体１からなるｐ型の領域である。ｐ型超格子領域５２は、ｎ－Ｇａ２Ｏ３層５１のトレンチ５１１の内面を下地とするエピタキシャル成長により形成される。
【0058】
アノード電極５３は、Ｆｅ、Ｃｕ、Ｍｏ、Ｗなどのｎ－Ｇａ２Ｏ３層５１とショットキー接触する材料からなる。カソード電極５４は、Ｔｉなどのｎ＋Ｇａ２Ｏ３基板５０とオーミック接触する材料からなる。
【0059】
半導体装置５においては、アノード電極５３とカソード電極５４との間に順方向の電圧（アノード電極５３側が正電位）を印加することにより、ｎ－Ｇａ２Ｏ３層５１から見たアノード電極５３とｎ－Ｇａ２Ｏ３層５１との界面のポテンシャル障壁が低下し、アノード電極５３からカソード電極５４へ電流が流れる。
【0060】
一方、アノード電極５３とカソード電極５４との間に逆方向の電圧（アノード電極５３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。このとき、ｐ型超格子領域５２から空乏層が広がり、隣接するｐ型超格子領域５２間のチャネルが閉じるため、リーク電流が効果的に抑制される。
【0061】
通常、ｐｎダイオードはショットキーダイオードよりもオン電圧が大きい。このため、半導体装置５がオンになる電圧でｐ型超格子領域５２とｎ－Ｇａ２Ｏ３層５１で構成されるｐｎダイオード部分がオンしないような設計にすることができる。
【0062】
これによって、半導体装置５の通常動作においてはｐｎダイオード部分がオンしないため、ショットキーダイオード本来の高速動作が可能になる。一方、突入電流発生時は半導体装置５の電圧が上昇し、ｐｎダイオード部分がオンする電圧に達し、ｐ型超格子領域５２からｎ－Ｇａ２Ｏ３層５１へ正孔が注入される。そのとき、カソード電極５４からｎ－Ｇａ２Ｏ３層５１へはその注入された正孔と同じ数の電子が注入され、ドリフト層の抵抗が大幅に減少する。このため、突入電流という大電流が半導体装置５を流れるが、電圧の上昇は抑えられるため、温度上昇が抑えられ、突入電流による半導体装置５の損傷を防ぐことができる。
【0063】
〔第６の実施の形態〕
図１２は、第６の実施の形態に係る半導体装置６の垂直断面図である。半導体装置６は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をｐ型層として有するＰＩＮ型フォトダイオードである。
図１２は、第６の実施の形態に係る半導体装置６の垂直断面図である。半導体装置６は、第１の実施の形態に係るｐ型超格子構造体１をｐ型領域として有する半導体装置の一例であり、ｐ型超格子構造体１をｐ型層として有するＰＩＮ型フォトダイオードである。
【0064】
半導体装置６は、ｎ＋Ｇａ２Ｏ３基板６０と、ｎ＋Ｇａ２Ｏ３基板６０上に形成されたｎ－Ｇａ２Ｏ３バッファ層６１と、ｎ－Ｇａ２Ｏ３バッファ層６１上に形成された、受光域となるＧａ２Ｏ３受光層６２と、Ｇａ２Ｏ３受光層６２上に形成されたｐ型超格子層６３と、ｐ型超格子層６３に接続されたアノード電極６４と、ｎ＋Ｇａ２Ｏ３基板６０のｎ－Ｇａ２Ｏ３層バッファ層６１と反対側の面上に形成されたカソード電極６５と、を備える。
【0065】
ｎ＋Ｇａ２Ｏ３基板６０は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる基板である。
【0066】
ｎ－Ｇａ２Ｏ３層バッファ層６１は、Ｓｎ、Ｓｉなどのｎ型ドーパントを含むβ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、ｎ＋Ｇａ２Ｏ３基板６０の上面を下地とするエピタキシャル成長により形成される。
【0067】
Ｇａ２Ｏ３受光層６２は、アンドープのβ型のＧａ２Ｏ３系半導体の単結晶からなる層であり、ｎ－Ｇａ２Ｏ３層バッファ層６１の上面を下地とするエピタキシャル成長により形成される。
【0068】
ｐ型超格子層６３は、第１の実施の形態に係るｐ型超格子構造体１からなるｐ型の層であり、Ｇａ２Ｏ３受光層６２の上面を下地とするエピタキシャル成長により形成される。
【0069】
アノード電極６４、カソード電極６５は、Ｔｉなどのｐ型超格子層６３、ｎ＋Ｇａ２Ｏ３基板６０とオーミック接触する材料からなる。
【0070】
半導体装置６は、Ｇａ２Ｏ３受光層６２を構成するＧａ２Ｏ３系半導体のバンドギャップが４．７ｅＶ程度（Ｇａ２Ｏ３のバンドギャップが４．７ｅＶ）であるため、およそ２５５ｎｍ以下の波長域（ソーラーブラインド領域）の紫外光を受光することができる。Ｇａ２Ｏ３受光層６２を構成するＧａ２Ｏ３系半導体のＩｎ組成を大きくしてバンドギャップを小さくすることにより、受光する光の波長の上限を大きくすることができる。逆に、Ｇａ２Ｏ３受光層６２を構成するＧａ２Ｏ３系半導体のＡｌ組成を大きくしてバンドギャップを大きくすることにより、受光する光の波長の上限を小さくすることができる。
【0071】
なお、半導体装置６は、アンドープのＧａ２Ｏ３受光層６２の代わりにｎ型のＧａ２Ｏ３系半導体からなる層を受光層として用いたＰＮ型フォトダイオードであってもよい。また、半導体装置６は、Ｇａ２Ｏ３受光層６２を用いずにｐ型超格子層６３をｎ＋Ｇａ２Ｏ３基板６０などのｎ型のＧａ２Ｏ３系半導体からなるｎ型層に直接接続して、ｎ型層のｐ型超格子層６３との界面近傍に空乏層を形成し、受光時に逆方向電圧を印加して衝突電離を発生させるアバランシェフォトダイオードであってもよい。
【0072】
（実施の形態の効果）
上記実施の形態によれば、Ｇａ２Ｏ３系半導装置のｐ型領域として用いることのできるｐ型超格子構造体、及びそのｐ型超格子構造体を備えた半導体装置を提供することができる。
上記実施の形態によれば、Ｇａ２Ｏ３系半導装置のｐ型領域として用いることのできるｐ型超格子構造体、及びそのｐ型超格子構造体を備えた半導体装置を提供することができる。
【0073】
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【0074】
１…ｐ型超格子構造体、 ２、３、４、５、６…半導体装置、 １０…ｐ型酸化物半導体層、 １１…Ｇａ２Ｏ３系半導体層、 ２１…ｐ型超格子層、 ３２ａ、３２ｂ…ｐ型超格子領域、 ４２…ｐ型超格子層、 ５２…ｐ型超格子領域、 ５１１…トレンチ、 ６３…ｐ型超格子層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】