特開 2022-91145 単一アナログ入力の機能安全アプリケーションのためのアナログ入力経路上の故障または障害を検出するための実装

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022091145

(43)【公開日】2022-06-20

(54)【発明の名称】単一アナログ入力の機能安全アプリケーションのためのアナログ入力経路上の故障または障害を検出するための実装

(51)【国際特許分類】

   H03K 17/00 20060101AFI20220613BHJP

   H03M 1/12 20060101ALI20220613BHJP

   G01R 31/50 20200101ALI20220613BHJP

【ＦＩ】

H03K17/00 B

H03M1/12 C

G01R31/50

【審査請求】未請求

【請求項の数】31

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2021198277

(22)【出願日】2021-12-07

(31)【優先権主張番号】17/114,915

(32)【優先日】2020-12-08

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】599158797

【氏名又は名称】インフィニオン テクノロジーズ アクチエンゲゼルシャフト

【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ

【住所又は居所原語表記】Ａｍ Ｃａｍｐｅｏｎ １－１５， ８５５７９ Ｎｅｕｂｉｂｅｒｇ， Ｇｅｒｍａｎｙ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】ロッコ カラブロ

(72)【発明者】

【氏名】ケタン デュワン

(72)【発明者】

【氏名】ユルゲン シェーファー

【テーマコード（参考）】

2G014

5J022

5J055

【Ｆターム（参考）】

2G014AA02

2G014AB24

2G014AB38

2G014AB51

2G014AB56

2G014AC18

5J022AA01

5J022CA10

5J055AX36

5J055BX16

5J055EX23

5J055EY01

5J055EY10

5J055EZ03

5J055EZ24

(57)【要約】      （修正有）

【課題】アナログ入力経路上の故障又は障害を検出する。
【解決手段】アナログ障害検出システム１００において、アナログ障害検出回路１０４は、入力端子１１４と、第１の終端で入力端子に結合された入力回路経路１１６と、入力回路経路の第２の終端に結合された第１サンプリングスイッチ１２８と、を含む。前記スイッチは、入力回路経路の第２の終端における入力経路電圧をサンプリングして、第１のアナログ／デジタル変換器（ＡＤＣ）入力電圧Ｖｉｎ＿ＡＤＣ１を供給する。アナログ障害検出回路はさらに、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ１に変換する第１のＡＤＣ変換回路と前記スイッチと第１のＡＤＣ変換回路との間に結合された第１の断線検出回路１３８と、を含み、第１のアナログ回路経路に関連する障害を検出するために、第１のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップする。
【選択図】図１

【特許請求の範囲】

【請求項1】

アナログ障害検出回路であって、前記アナログ障害検出回路は、
アナログソース回路に結合するように構成された入力端子と、
第１の終端および第２の終端を有し、前記第１の終端において前記入力端子に結合されている入力回路経路と、
第１のアナログ／デジタル変換器（ＡＤＣ）回路と、
を含み、
前記第１のアナログ／デジタル変換器（ＡＤＣ）回路は、第１のＡＤＣ変換回路と第１のＡＤＣ回路経路と第１の断線検出回路とを含み、
前記第１のＡＤＣ変換回路は、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力に変換するように構成されており、
前記第１のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第１のＡＤＣ変換回路との間に結合されており、前記第１のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第１のサンプリングスイッチを含み、前記第１のサンプリングスイッチは、前記第１のサンプリングスイッチの第２の端子において前記第１のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における入力経路電圧をサンプリングするように構成されており、
前記第１の断線検出回路は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合されており、第１のアナログ回路経路に関連する障害を検出するために、前記第１のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第１のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第１のＡＤＣ回路経路とを含む、
アナログ障害検出回路。

【請求項2】

前記第１の断線検出回路は、前記第１のＡＤＣ入力電圧をプルアップするように構成された第１のプルアップ回路分岐を含むか、または、前記第１のＡＤＣ入力電圧をプルダウンするように構成された第１のプルダウン回路分岐を含むか、または、これら双方を含む、
請求項１記載のアナログ障害検出回路。

【請求項3】

前記第１のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第１のプルアップソース回路と、第１の端子および第２の端子を有する第１のプルアップスイッチ回路と、を含み、前記第１の端子は、前記第１のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項２記載のアナログ障害検出回路。

【請求項4】

前記第１のプルダウン回路分岐は、第１の終端においてアース回路に結合された第１のプルダウンソース回路と、第１の端子および第２の端子を有する第１のプルダウンスイッチ回路と、を含み、前記第１の端子は、前記第１のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項２記載のアナログ障害検出回路。

【請求項5】

前記アナログ障害検出回路は、前記第１のＡＤＣ変換回路の出力側に結合され、前記第１のデジタルＡＤＣ出力に基づき前記第１のアナログ回路経路における障害を検出するように構成された第１の障害検出回路をさらに含む、
請求項１記載のアナログ障害検出回路。

【請求項6】

前記第１のアナログ回路経路における障害を検出するために、前記第１の断線検出回路は、アクティベートされ、前記第１のＡＤＣ入力電圧がプルアップまたはプルダウンされ、次いで予め規定されたアクティベート時間後に、前記第１の断線検出回路は、ディアクティベートされ、前記第１の障害検出回路は、前記第１のデジタルＡＤＣ出力の第１の測定値と、ディアクティベート後の前記第１のデジタルＡＤＣ出力の第２の測定値と、を比較するように構成されており、前記第２の測定値は、前記第１の測定値を測定してから予め規定された待ち時間後に測定された値を含む、
請求項５記載のアナログ障害検出回路。

【請求項7】

前記アナログ障害検出回路は、第２のＡＤＣ回路をさらに含み、前記第２のＡＤＣ回路は、第２のＡＤＣ変換回路と第２のＡＤＣ回路経路と第２の断線検出回路とを含み、
前記第２のＡＤＣ変換回路は、第２のＡＤＣ入力電圧を第２のデジタルＡＤＣ出力に変換するように構成されており、
前記第２のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第２のＡＤＣ変換回路との間に結合されており、前記第２のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第２のサンプリングスイッチを含み、前記第２のサンプリングスイッチは、前記第２のサンプリングスイッチの第２の端子において前記第２のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における前記入力経路電圧をサンプリングするように構成されており、
前記第２の断線検出回路は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合されており、第２のアナログ回路経路に関連する障害を検出するために、前記第２のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第２のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第２のＡＤＣ回路経路とを含む、
請求項５記載のアナログ障害検出回路。

【請求項8】

前記第２の断線検出回路は、前記第２のＡＤＣ入力電圧をプルアップするように構成された第２のプルアップ回路分岐を含むか、または、前記第２のＡＤＣ入力電圧をプルダウンするように構成された第２のプルダウン回路分岐を含むか、または、これら双方を含む、
請求項７記載のアナログ障害検出回路。

【請求項9】

前記第２のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第２のプルアップソース回路と、第１の端子および第２の端子を有する第２のプルアップスイッチ回路と、を含み、前記第１の端子は、前記第２のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項８記載のアナログ障害検出回路。

【請求項10】

前記第２のプルダウン回路分岐は、第１の終端においてアース回路に結合された第２のプルダウンソース回路と、第１の端子および第２の端子を有する第２のプルダウンスイッチ回路と、を含み、前記第１の端子は、前記第２のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項８記載のアナログ障害検出回路。

【請求項11】

前記アナログ障害検出回路は、前記第２のＡＤＣ変換回路の出力側に結合され、前記第２のデジタルＡＤＣ出力に基づき前記第２のアナログ回路経路における障害を検出するように構成された第２の障害検出回路をさらに含む、
請求項７記載のアナログ障害検出回路。

【請求項12】

前記第２のアナログ回路経路における障害を検出するために、前記第２の断線検出回路は、アクティベートされ、前記第２のＡＤＣ入力電圧は、プルアップまたはプルダウンされ、次いで予め規定されたアクティベート時間後に、前記第２の断線検出回路は、ディアクティベートされ、前記第２の障害検出回路は、前記第２のデジタルＡＤＣ出力の第１の測定値と、ディアクティベート後の前記第２のデジタルＡＤＣ出力の第２の測定値と、を比較するように構成されており、前記第２の測定値は、前記第１の測定値を測定してから予め規定された待ち時間後に測定された値を含む、
請求項１１記載のアナログ障害検出回路。

【請求項13】

前記アナログ障害検出回路は、前記第１の障害検出回路の結果と前記第２の障害検出回路の結果とを比較するように構成された障害比較回路をさらに含む、
請求項１１記載のアナログ障害検出回路。

【請求項14】

アナログ障害検出システムであって、前記アナログ障害検出システムは、
アナログソース回路と、
アナログ障害検出回路と
を含み、
前記アナログ障害検出回路は、
前記アナログソース回路に結合された入力端子と、
第１の終端および第２の終端を有し、前記第１の終端において前記入力端子に結合されている入力回路経路と、
第１のアナログ／デジタル変換器（ＡＤＣ）回路と、
を含み、
前記第１のアナログ／デジタル変換器（ＡＤＣ）回路は、第１のＡＤＣ変換回路と第１のＡＤＣ回路経路と第１の断線検出回路とを含み、
前記第１のＡＤＣ変換回路は、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力に変換するように構成されており、
前記第１のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第１のＡＤＣ変換回路との間に結合されており、前記第１のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第１のサンプリングスイッチを含み、前記第１のサンプリングスイッチは、前記第１のサンプリングスイッチの第２の端子において前記第１のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における入力経路電圧をサンプリングするように構成されており、
前記第１の断線検出回路は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合されており、第１のアナログ回路経路に関連する障害を検出するために、前記第１のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第１のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第１のＡＤＣ回路経路とを含む、
アナログ障害検出システム。

【請求項15】

前記第１の断線検出回路は、前記第１のＡＤＣ入力電圧をプルアップするように構成された第１のプルアップ回路分岐を含むか、または、前記第１のＡＤＣ入力電圧をプルダウンするように構成された第１のプルダウン回路分岐を含むか、または、これら双方を含む、
請求項１４記載のアナログ障害検出システム。

【請求項16】

前記第１のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第１のプルアップソース回路と、第１の端子および第２の端子を有する第１のプルアップスイッチ回路と、を含み、前記第１の端子は、前記第１のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項１５記載のアナログ障害検出システム。

【請求項17】

前記第１のプルダウン回路分岐は、第１の終端においてアース回路に結合された第１のプルダウンソース回路と、第１の端子および第２の端子を有する第１のプルダウンスイッチ回路と、を含み、前記第１の端子は、前記第１のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項１５記載のアナログ障害検出システム。

【請求項18】

前記アナログ障害検出回路は、前記第１のＡＤＣ変換回路の出力側に結合され、前記第１のデジタルＡＤＣ出力に基づき前記第１のアナログ回路経路における障害を検出するように構成された第１の障害検出回路をさらに含む、
請求項１４記載のアナログ障害検出システム。

【請求項19】

前記アナログ障害検出回路は、第２のＡＤＣ回路をさらに含み、前記第２のＡＤＣ回路は、第２のＡＤＣ変換回路と第２のＡＤＣ回路経路と第２の断線検出回路とを含み、
前記第２のＡＤＣ変換回路は、第２のＡＤＣ入力電圧を第２のデジタルＡＤＣ出力に変換するように構成されており、
前記第２のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第２のＡＤＣ変換回路との間に結合されており、前記第２のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第２のサンプリングスイッチを含み、前記第２のサンプリングスイッチは、前記第２のサンプリングスイッチの第２の端子において前記第２のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における前記入力経路電圧をサンプリングするように構成されており、
前記第２の断線検出回路は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合されており、第２のアナログ回路経路に関連する障害を検出するために、前記第２のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第２のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第２のＡＤＣ回路経路とを含む、
請求項１８記載のアナログ障害検出システム。

【請求項20】

前記第２の断線検出回路は、前記第２のＡＤＣ入力電圧をプルアップするように構成された第２のプルアップ回路分岐を含むか、または、前記第２のＡＤＣ入力電圧をプルダウンするように構成された第２のプルダウン回路分岐を含むか、または、これら双方を含む、
請求項１９記載のアナログ障害検出システム。

【請求項21】

前記第２のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第２のプルアップソース回路と、第１の端子および第２の端子を有する第２のプルアップスイッチ回路と、を含み、前記第１の端子は、前記第２のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項２０記載のアナログ障害検出システム。

【請求項22】

前記第２のプルダウン回路分岐は、第１の終端においてアース回路に結合された第２のプルダウンソース回路と、第１の端子および第２の端子を有する第２のプルダウンスイッチ回路と、を含み、前記第１の端子は、前記第２のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項２０記載のアナログ障害検出システム。

【請求項23】

前記アナログ障害検出回路は、前記第２のＡＤＣ変換回路の出力側に結合され、前記第２のデジタルＡＤＣ出力に基づき前記第２のアナログ回路経路における障害を検出するように構成された第２の障害検出回路をさらに含む、
請求項１９記載のアナログ障害検出システム。

【請求項24】

前記アナログ障害検出回路は、前記第１の障害検出回路の結果と前記第２の障害検出回路の結果とを比較するように構成された障害比較回路をさらに含む、
請求項２３記載のアナログ障害検出システム。

【請求項25】

アナログ障害検出回路のための方法であって、前記方法は、以下のステップを含む、すなわち、
前記アナログ障害検出回路に関連する入力端子をアナログソース回路に結合するステップと、
第１のＡＤＣ変換回路を使用して、第１のアナログ／デジタル変換器（ＡＤＣ）入力電圧を第１のデジタルＡＤＣ出力に変換するステップと、
第１のサンプリングスイッチを使用して、入力回路経路の第２の終端における入力経路電圧をサンプリングして、前記第１のＡＤＣ入力電圧を形成するステップであって、前記入力回路経路の第１の終端は、前記入力端子に結合され、前記入力回路経路の前記第２の終端は、前記第１のサンプリングスイッチに結合され、前記第１のサンプリングスイッチは、前記入力回路経路の前記第２の終端と前記第１のＡＤＣ変換回路との間に結合された第１のＡＤＣ回路経路に含まれるステップと、
第１のアナログ回路経路に関連する障害を検出するために、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された第１の断線検出回路を使用して、前記第１のＡＤＣ入力電圧を適応的にプルアップまたはプルダウンするステップであって、前記第１のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第１のＡＤＣ回路経路とを含むステップと
を含む方法。

【請求項26】

前記第１の断線検出回路は、前記第１のＡＤＣ入力電圧をプルアップするように構成された第１のプルアップ回路分岐を含むか、または、前記第１のＡＤＣ入力電圧をプルダウンするように構成された第１のプルダウン回路分岐を含むか、または、これら双方を含む、
請求項２５記載の方法。

【請求項27】

前記第１のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第１のプルアップソース回路と、第１の端子および第２の端子を有する第１のプルアップスイッチ回路と、を含み、前記第１の端子は、前記第１のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項２６記載の方法。

【請求項28】

前記第１のプルダウン回路分岐は、第１の終端においてアース回路に結合された第１のプルダウンソース回路と、第１の端子および第２の端子を有する第１のプルダウンスイッチ回路と、を含み、前記第１の端子は、前記第１のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている、
請求項２６記載の方法。

【請求項29】

前記第１の断線検出回路は、アクティベートされ、前記第１のＡＤＣ入力電圧をプルアップまたはプルダウンし、前記方法は、前記第１のアナログ回路経路に関連する障害を検出するために、予め規定されたアクティベート時間後に前記第１の断線検出回路を次いでディアクティベートするステップをさらに含む、
請求項２５記載の方法。

【請求項30】

前記方法は、前記第１の断線検出回路のディアクティベート後の前記第１のデジタルＡＤＣ出力に基づいて、前記第１のＡＤＣ変換回路の出力側に結合された第１の障害検出回路を使用して、前記第１のアナログ回路経路における障害を検出するステップをさらに含む、
請求項２９記載の方法。

【請求項31】

前記第１の障害検出回路を使用して、前記第１のアナログ回路経路における障害を検出するステップは、前記第１の障害検出回路を使用して、前記第１のデジタルＡＤＣ出力の第１の測定値と、前記第１の断線検出回路のディアクティベート後の前記第１のデジタルＡＤＣ出力の第２の測定値と、を比較するステップを含み、前記第２の測定値は、前記第１の測定値を測定してから予め規定された待ち時間後に測定された値を含む、
請求項３０記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子回路におけるアナログ入力に関し、具体的には、電子回路におけるアナログソース回路からアナログ／デジタル変換器（ＡＤＣ）へのアナログ入力経路上の故障または障害を検出するためのシステムおよび方法に関する。

【背景技術】

【0002】

機能安全は、多くの産業における総合的な安全戦略の一部であり、人間または操作機器に危害が及ぶ可能性を許容できるレベルまで低減することを企図している。システムが機能的に安全であるようにする要求は、近年、著しく高まってきた。原子力発電所から医療機器、自動車システムに至るまで、誤りのないシステムというのは、一部の人にとっては究極の目標となっており、他の人にとっては必要不可欠なものとなっている。例えばセンシングの世界では、間違ったまたは変造されたデータを取得することは、システムおよび引き起こされるリスクのレベル次第では、甚大な被害をもたらすおそれがあり、場合によっては致命的なものとなり得る。同様に、自動運転および自動運転車両の到来に伴い、ありきたりの日々の通勤から運転者を解放するよう、自動車メーカーは競い合っているので、この魅力的な未来を可能にする電子機器における機能安全の役割は、これまで以上に大きくかつ重要なものとなっている。

【0003】

以下では、回路、装置および／または方法のいくつかの実施例を、単なる例として説明する。これに関連して添付の図面を参照する。

【図面の簡単な説明】

【0004】

【図1】本開示の１つの実施形態によるアナログ障害検出システムの簡略ブロック図を示す図である。

【図2】第１のアナログ回路経路または第２のアナログ回路経路における障害を検出するために、アナログ障害検出回路によって使用されるアルゴリズムを示すフローチャートである。

【図3a】第１のアナログ回路経路における障害を検出するためのアルゴリズムを実行している間の、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１の経時的変化について、１つの可能な実施形態を示す図である。

【図3b】第１のアナログ回路経路における障害を検出するためのアルゴリズムを実行している間の、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１の経時的変化について、別の可能な実施形態を示す図である。

【図4】本開示の１つの実施形態によるアナログ障害検出システムに関連するアナログ／デジタル変換器（ＡＤＣ）変換回路の１つの可能な実装形態を示す図である。

【図5】本開示の１つの実施形態によるアナログ障害検出システムの方法を示すフローチャートである。

【発明を実施するための形態】

【0005】

本開示の１つの実施形態によれば、アナログ障害検出回路が開示される。アナログ障害検出回路は、アナログソース回路に結合するように構成された入力端子と、第１の終端および第２の終端を有し第１の終端において入力端子に結合された入力回路経路とを含む。アナログ障害検出回路はさらに、第１のアナログ／デジタル変換器（ＡＤＣ）回路を含み、この第１のアナログ／デジタル変換器（ＡＤＣ）回路は、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力に変換するように構成された第１のＡＤＣ変換回路と、入力回路経路の第２の終端と第１のＡＤＣ変換回路との間に結合された第１のＡＤＣ回路経路とを含む。第１のＡＤＣ回路経路は第１のサンプリングスイッチを含み、この第１のサンプリングスイッチの第１の端子は入力回路経路の第２の終端に結合されている。一部の実施形態によれば、第１のサンプリングスイッチは、入力回路経路の第２の終端における入力経路電圧をサンプリングして、第１のサンプリングスイッチの第２の端子において第１のＡＤＣ入力電圧を供給するように構成されている。第１のＡＤＣ回路はさらに、第１のサンプリングスイッチと第１のＡＤＣ変換回路との間に結合された第１の断線検出回路を含み、第１のアナログ回路経路に関連する障害を検出するために、第１のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成される。一部の実施形態によれば、第１のアナログ回路経路は、アナログソース回路と入力回路経路と第１のＡＤＣ回路経路とを含む。

【0006】

本開示の１つの実施形態によれば、アナログ障害検出システムが開示される。アナログ障害検出システムは、アナログソース回路とアナログ障害検出回路とを含む。アナログ障害検出回路は、アナログソース回路に結合するように構成された入力端子と、第１の終端および第２の終端を有し第１の終端において入力端子に結合された入力回路経路とを含む。アナログ障害検出回路はさらに、第１のアナログ／デジタル変換器（ＡＤＣ）回路を含み、この第１のアナログ／デジタル変換器（ＡＤＣ）回路は、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力に変換するように構成された第１のＡＤＣ変換回路と、入力回路経路の第２の終端と第１のＡＤＣ変換回路との間に結合された第１のＡＤＣ回路経路とを含む。第１のＡＤＣ回路経路は第１のサンプリングスイッチを含み、この第１のサンプリングスイッチの第１の端子は入力回路経路の第２の終端に結合されている。一部の実施形態によれば、第１のサンプリングスイッチは、入力回路経路の第２の終端における入力経路電圧をサンプリングして、第１のサンプリングスイッチの第２の端子において第１のＡＤＣ入力電圧を供給するように構成されている。第１のＡＤＣ回路はさらに、第１のサンプリングスイッチと第１のＡＤＣ変換回路との間に結合された第１の断線検出回路を含み、第１のアナログ回路経路に関連する障害を検出するために、第１のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成される。一部の実施形態によれば、第１のアナログ回路経路は、アナログソース回路と入力回路経路と第１のＡＤＣ回路経路とを含む。

【0007】

本開示の１つの実施形態によれば、アナログ障害検出回路のための方法が開示される。この方法は、アナログ障害検出回路に関連する入力端子をアナログソース回路に結合し、第１のアナログ／デジタル変換器（ＡＤＣ）入力電圧を、第１のＡＤＣ変換回路を使用して第１のデジタルＡＤＣ出力に変換するステップを含む。この方法はさらに、第１のサンプリングスイッチを使用して、入力回路経路の第２の終端における入力経路電圧をサンプリングし、第１のＡＤＣ入力電圧を形成するステップを含む。一部の実施形態によれば、入力回路経路の第１の終端は入力端子に結合されており、入力回路経路の第２の終端は第１のサンプリングスイッチに結合されている。一部の実施形態によれば、第１のサンプリングスイッチは、入力回路経路の第２の終端と第１のＡＤＣ変換回路との間に結合された第１のＡＤＣ回路経路に含まれる。一部の実施形態によれば、この方法はさらに、第１のアナログ回路経路に関連する障害を検出するために、第１のサンプリングスイッチと第１のＡＤＣ変換回路との間に結合された第１の断線検出回路を使用して、第１のＡＤＣ入力電圧を適応的にプルアップまたはプルダウンするステップを含む。一部の実施形態によれば、第１のアナログ回路経路は、アナログソース回路と入力回路経路と第１のＡＤＣ回路経路とを含む。

【0008】

次に、添付の図面を参照しながら本開示について説明する。この場合、図面全体を通して同様の参照符号は同様の要素を参照するために用いられ、また、図示されている構造および装置は、必ずしも原寸に比例して描かれているわけではない。本明細書で使用される用語「構成要素」、「システム」、「インタフェース」、「回路」、「モジュール」およびこれらに類するものは、コンピュータ関連のエンティティ、ハードウェア、（例えば実行中の）ソフトウェア、および／またはファームウェアを指すことを意図している。例えば構成要素は、プロセッサ（例えばマイクロプロセッサ、コントローラ、または他の処理装置）、プロセッサ上で実行されるプロセス、コントローラ、オブジェクト、実行ファイル、プログラム、記憶装置、コンピュータ、タブレットＰＣ、および／または処理装置を備えたユーザ機器（例えば携帯電話等）とすることができる。一例を挙げると、サーバ上で実行されるアプリケーションおよびサーバも、１つの構成要素とすることができる。１つまたは複数の構成要素を１つのプロセス内に存在させることができ、１つの構成要素を１つのコンピュータ上にローカルに存在することができ、かつ／または２つ以上のコンピュータ間で分散させることができる。本明細書において、一連の要素または他の一連の構成要素について説明する場合があり、ここで用語「一連の」を「１つまたは複数の」と解釈することができる。

【0009】

別の実施例として、１つの構成要素を、電気回路または電子回路により動作させられる機械部品によって提供される特定の機能を備えた装置とすることができ、この場合、電気回路または電子回路を、１つまたは複数のプロセッサによって実行されるソフトウェアアプリケーションまたはファームウェアアプリケーションによって動作させることができる。１つまたは複数のプロセッサは、装置の内部または外部にあるものとすることができ、ソフトウェアアプリケーションまたはファームウェアアプリケーションの少なくとも一部を実行することができる。さらに別の実施例として、１つの構成要素を、機械部分を用いずに電子構成要素を介して特定の機能を提供する装置とすることができる。それらの電子構成要素は、その内部に１つまたは複数のプロセッサを含むことができ、これによって電子構成要素の機能を少なくとも部分的に与えるソフトウェアおよび／またはファームウェアが実行される。

【0010】

例示的という語の使用は、概念を具体的に提示することを意図している。本出願において使用される用語「または」は、排他的な「または」ではなく、包含的な「または」を意味することを意図している。つまり特に明記しない限り、または前後関係から明らかでない限り、「ＸはＡまたはＢを使用する」は、自然な包括的な並べ替えのいずれも意味することを意図している。つまりＸがＡを使用する場合、ＸがＢを使用する場合、またはＸがＡおよびＢの両方を使用する場合、「ＸはＡまたはＢを使用する」は、上記の例のいずれの場合であっても満たされる。これに加え、特に明記しない限り、または前後関係から単数形に向けられたものであることが明らかでない限り、本願および添付の特許請求の範囲において使用されている単数形の不定冠詞は一般に、「１つまたは複数」を意味するものと解釈されたい。さらに用語「包含している」、「包含する」、「有している」、「有する」、「を備えた」またはその異形が、詳細な説明および特許請求の範囲のいずれかで使用されている場合、かかる用語は、「含んでいる」という用語に類似したやり方で包括的であることを意図している。

【0011】

以下の詳細な説明は添付の図面を参照する。同一または類似の要素を識別するために、異なる図面において同一の参照番号が使用されている場合がある。以下の記述では、限定ではなく説明の目的で、様々な実施形態の様々な態様の完全な理解をもたらすために、特定の構造、アーキテクチャ、インタフェース、技術等のような特定の詳細について記載されている。ただし本開示の利益を有する当業者には明らかとなるように、様々な実施形態の様々な態様を、それらの特定の詳細から離れた他の実施例において実施することができる。いくつかの例においては、様々な実施形態の説明が不必要な詳細によって不明瞭にならないように、周知の装置、回路、および方法の説明が省略されている。

【0012】

上述のとおり、電子機器における機能安全の役割は、これまで以上に大きくかつ重要なものとなっている。ＩＳＯ３１２６２は、自動車産業で使用されている機能安全規格である。この規格の目的は、自動車における電気システムおよび／または電子システムの故障および誤動作に起因して発生し得る危険を低減することである。開発プロセスに対する安全要求は、ターゲットアプリケーションの自動車安全完全性レベル（ＡＳＩＬ）の格付けに依存し、これをＡＳＩＬ－ＡからＡＳＩＬ－Ｄまでの範囲とすることができる。ステアリングシステムまたはブレーキシステムなどのアプリケーションは、最高のＡＳＩＬ－Ｄレベルで格付けされる。この種のシステムにおける故障によって、車両が制御不能に陥るおそれがあり、その結果、場合によっては致命的な損傷が引き起こされる。最新の安全アプリケーションにおいては、ＩＳＯ３１２６２によって規定されたＡＳＩＬレベルを満たさなければならない多数のアナログ入力が存在する。多くのアプリケーションでは、アナログ入力のソースはＡＳＩＬ Ａ／Ｂであるとはいえ、ソースからアナログ／デジタル変換器（ＡＤＣ）への信号分配経路が保護されておらず、または故障モードをカバーするために付加的なシステムレベルの安全機構を必要とする。しかしながら機能安全のためには（特に単一のアナログ入力機能安全アプリケーションの場合）、ソースからアナログ／デジタル変換器（ＡＤＣ）への信号分配経路における故障または障害を検出することが不可欠である。一部の実施形態によれば、ソースからＡＤＣへの信号分配経路をさらにアナログ信号経路と称する。

【0013】

アナログ信号経路に対するＡＳＩＬレベルまたは機能安全を達成するために、一部の目下の実装形態では冗長なソースが使用される。特に、第１のソースが第１の経路（例えばミッションチャネル）に結合されており、第２のソースが第２の経路（例えば監視チャネル）に結合されている。第１のソースまたは第２のソースの経路における障害を、多様な冗長チャネルの結果に対する妥当性検査によって検出することができる。一部の実施形態によれば、第１のソースおよび第２のソースは同種のソースを含む。択一的に他の実施形態によれば、第１のソースおよび第２のソースは異種のソースを含む。一部の実施形態によれば、第１のソースおよび第２のソースの両方がアナログソースを含む。かかる実施形態において、第１のソースまたは第２のソースの経路における障害が、それぞれ第１の経路および第２の経路に結合されたＡＤＣの比較結果に基づいて判定される。択一的に他の実施形態によれば、第１のソースはアナログ入力を含むことができ、第２のソースをデジタル入力とすることができる。とはいえ、機能安全のために冗長的なソースを利用と、アナログ入力を有する電子回路の面積および電力消費が増加する。しかも冗長的なソースを利用すると、電子回路においてサポート可能なアナログ入力の数が制限される。

【0014】

択一的に一部の目下の実装形態によれば、アナログ信号経路に対するＡＳＩＬレベルまたは機能安全を達成するために、同一のアナログ入力（例えばアナログソース回路）が少なくとも２つのＡＤＣチャネルに接続されており、各ＡＤＣチャネルは対応するＡＤＣを含む。各ＡＤＣチャネルはさらに、アナログ入力と、個々のＡＤＣに関連するサンプリングスイッチとの間に結合された障害識別回路を含む。障害識別回路は、アナログ入力と対応するＡＤＣとの間に結合されたアナログ信号経路における障害を検出するために、サンプリングスイッチへの入力電圧（またはサンプリングスイッチの入力側における電圧）を適応的にプルアップまたはプルダウンするように構成されている。一部の実施形態によれば、各ＡＤＣチャネルにおける欠陥が、個々のチャネルのデジタルＡＤＣ出力に基づき判定される。具体的には、プルアップまたはプルダウンがディアクティベートされた直後の第１のデジタルＡＤＣ出力と、プルアップまたはプルダウンがディアクティベートされてから予め規定された時間が経過した後の第２のデジタルＡＤＣ出力との差に基づき、各ＡＤＣチャネルにおける欠陥が判定される。

【0015】

例えば、サンプリングスイッチへの入力電圧がプルダウンされ、アナログ入力経路に障害が発生していない場合、第２のＡＤＣ出力は、アナログソースがサンプリングスイッチに接続されているので、（アナログソースによって供給される）アナログ入力電圧に戻ることになる。しかしながら、サンプリングスイッチへの入力電圧がプルダウンされ、アナログ入力経路に障害が発生した場合、アナログソースがＡＤＣの入力から部分的にまたは完全に切り離されていることから、第２のＡＤＣ出力は低いままとなり、これによって障害を検出することができる。しかしながら、アナログ入力とサンプリングスイッチとの間に障害識別回路を結合すると、結果としてリークが発生し、このリークは、（アナログ入力と障害識別回路との間の）アナログ信号経路に結合されたキャパシタ（例えばこのキャパシタは充電されているかもしれないし放電されているかもしれない）における電圧に作用を及ぼす。したがってかかる実施形態の場合には、たとえアナログ信号経路に障害が発生していても、キャパシタからの漏れ電荷に起因して第２のＡＤＣ出力が高くなってしまう。その結果、信頼できない障害検出となってしまう。上述の欠点を克服する目的で本明細書に開示されているのは、単一のアナログ入力の利用に基づき漏れを低減しながら、アナログ信号経路における障害または故障を確実に検出するシステムおよび方法である。

【0016】

図１には、本開示の１つの実施形態によるアナログ障害検出システム１００の簡略ブロック図が示されている。一部の実施形態によれば、アナログ障害検出システム１００は、アナログ入力を受信する（例えばアナログ入力ソースに結合された）電子システム／回路の一部を含む。一部の実施形態によれば、アナログ障害検出システム１００は、電子回路においてアナログソース回路をアナログデジタル変換器（ＡＤＣ）に結合するアナログ信号／回路経路に関連する障害または故障の検出を容易にする。これに加え、一部の実施の形態によれば、アナログ障害検出システム１００は、電子回路に結合されたアナログソース回路に関連する障害または故障の検出を容易にする。アナログ障害検出システム１００は、アナログソース回路１０２とアナログ障害検出回路１０４とを含む。一部の実施形態によれば、アナログ障害検出回路１０４を単一の集積チップ（ＩＣ）上に実装することができる。択一的に他の実施形態によれば、アナログ障害検出回路１０４を１つまたは複数の集積チップ（ＩＣ）上に実装することができる。

【0017】

アナログソース回路１０２は、アナログ入力電圧Ｖｉｎ＿１を供給するように構成された入力ソース回路１０６を含む。一部の実施形態によれば、アナログソース回路１０２はさらに、入力ソース回路１０６をアナログ障害検出回路１０４に結合するように構成されたソース回路経路１１０を含む。一部の実施形態によれば、ソース回路経路１１０は、入力抵抗１０８および入力キャパシタＣ０１１２を含む。択一的に他の実施形態によれば、ソース回路経路１１０は、導体パターンのみを含むことができ、他のいかなる構成要素も含むことはできない。アナログ障害検出回路１０４は、アナログ入力電圧Ｖｉｎを受けるためにアナログソース回路１０２に結合されるように構成されている。一部の実施形態によれば、アナログ入力電圧Ｖｉｎはアナログ入力電圧Ｖｉｎ＿１と同一である。択一的に他の実施形態によれば、アナログ入力電圧Ｖｉｎは、ソース回路経路１１０内での降下に起因して、アナログ入力電圧Ｖｉｎ＿１とはいくらか異なる場合もある。アナログ障害検出回路１０４は、入力端子１１４を介してアナログソース回路１０２に結合されるように構成されている。一部の実施形態によれば、入力端子１１４は、アナログソース回路１０２に結合するためにソース回路経路１１０に結合されている。

【0018】

アナログ障害検出回路１０４はさらに、入力回路経路１１６と、第１のアナログ／デジタル変換器（ＡＤＣ）回路１１８と、第２のＡＤＣ回路１２２と、を含む。入力回路経路１１６は第１の終端と第２の終端とを含み、第１の終端は入力端子１１４に結合されており、第２の終端は、共通電気ノード１２０に結合されている。一部の実施形態によれば、入力回路経路１１６の第２の終端は共通電気ノード１２０と一致している。一部の実施形態によれば、第１の入力回路経路１１６は静電放電（ＥＳＤ）保護装置１３０を含み、この装置１３０は、これに関連するＥＳＤノード１３６に結合されている。一部の実施形態によれば、ＥＳＤ保護装置１３０は、ＥＳＤノード１３６と正の電圧ＶＤＤとの間に結合された第１のダイオード１３２を含む。これに加えＥＳＤ保護装置１３０は、ＥＳＤノード１３６とアースＧＮＤとの間に結合された第２のダイオード１３４を含む。ＥＳＤ保護装置１３０の他の実装形態も、本開示の範囲内に含まれるものとする。一部の実施形態によれば、入力回路経路１１６はさらに、自身に結合された他の構成要素（例えば抵抗、キャパシタ等）を含むことができる。択一的に他の実施形態によれば、入力回路経路１１６は、自身に結合されたいかなる構成要素もない導体パターンを含むことができる。

【0019】

第１のＡＤＣ回路１１８および第２のＡＤＣ回路１２２は、共通電気ノード１２０を介して入力回路経路１１６の第２の終端に結合されている。第１のＡＤＣ回路１１８は、第１のＡＤＣ変換回路１２４と、入力回路経路１１６の第２の終端（または共通電気ノード１２０）と第１のＡＤＣ変換回路１２４との間に結合された第１のＡＤＣ回路経路１２６と、を含む。第１のＡＤＣ回路経路１２６は導体経路を含み、この導体経路に結合された１つまたは複数の構成要素を含むことができる。第１のＡＤＣ回路経路１２６は、第１の端子および第２の端子を有する第１のサンプリングスイッチ１２８を含み、第１の端子は、入力回路経路１１６の第２の終端または共通電気ノード１２０に結合されており、第２の端子は、（第１のＡＤＣ回路経路１２６を介して）第１のＡＤＣ変換回路１２４に結合されている。一部の実施形態によれば、第１のサンプリングスイッチ１２８を、１つまたは複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）等を使用して実装することができる。第１のサンプリングスイッチ１２８は、入力回路経路１１６の第２の終端における入力経路電圧Ｖｉｎ＿ｐａｔｈをサンプリングして、第１のサンプリングスイッチ１２８の第２の端子において第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１を供給するように構成されている。一部の実施形態によれば、入力経路電圧Ｖｉｎ＿ｐａｔｈをアナログ入力電圧Ｖｉｎと同じものとすることができる。択一的に他の実施形態によれば、入力経路電圧Ｖｉｎ＿ｐａｔｈは、入力回路経路１１６におけるいくらかの電圧降下に起因して、アナログ入力電圧Ｖｉｎとは異なる場合もある。一部の実施形態によれば、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１は、（アナログ電圧である）入力経路電圧Ｖｉｎ＿ｐａｔｈのサンプリングされたバージョンを含む。一部の実施形態によれば、第１のＡＤＣ変換回路１２４は、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１を第１のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ１に変換するように構成されている。

【0020】

一部の実施形態によれば、第１のＡＤＣ回路１１８はさらに、第１のサンプリングスイッチ１２８と第１のＡＤＣ変換回路１２４との間に結合された第１の断線検出回路１３８を含み、第１のアナログ回路経路に関連する障害を検出するために、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１を適応的にプルダウンまたはプルアップするように構成される。一部の実施形態によれば、第１のアナログ回路経路は、（入力ソース回路１０６およびソース回路経路１１０を含む）アナログソース回路１０２と、入力回路経路１１６と、第１のＡＤＣ回路経路１２６と、を含む。一部の実施形態によれば、第１の断線検出回路１３８は、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１を正の電圧ＶＤＤまでプルアップするように構成された第１のプルアップ回路分岐１４２を含む。

【0021】

第１のプルアップ回路分岐１４２は、第１のプルアップソース回路１４８と第１のプルアップスイッチ回路１５０とを含む。一部の実施形態によれば、第１のプルアップスイッチ回路１５０を、１つまたは複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）等を使用して実装することができる。第１のプルアップソース回路１４８は、第１の終端において正の給電電圧ＶＤＤに結合されており、異なる第２の終端において第１のプルアップスイッチ回路１５０に結合されている。第１のプルアップスイッチ回路１５０は第１の端子と第２の端子とを含み、第１の端子は、第１のプルアップソース回路１４８の第２の終端に直列に結合されており、第２の端子は、第１のサンプリングスイッチ１２８と第１のＡＤＣ変換回路１２４との間に結合された第１のＡＤＣ回路経路１２６内のＡＤＣノード１４６に結合されている。一部の実施形態によれば、第１のプルアップソース回路１４８は電流源を含む。択一的に他の実施形態によれば、第１のプルアップソース回路１４８は電圧源を含むことができる。

【0022】

一部の実施形態によれば、第１の断線検出回路１３８はさらに、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１をアース電位までプルダウンするように構成された第１のプルダウン回路分岐１４４を含む。第１のプルダウン回路分岐１４４は、第１のプルダウンソース回路１５４と第１のプルダウンスイッチ回路１５２とを含む。一部の実施形態によれば、第１のプルダウンスイッチ回路１５２を、１つまたは複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）等を使用して実装することができる。第１のプルダウンソース回路１５４は、第１の終端においてアース電圧ＧＮＤに結合されており、異なる第２の終端において第１のプルダウンスイッチ回路１５２に結合されている。第１のプルダウンスイッチ回路１５２は第１の端子と第２の端子とを含み、第１の端子は、第１のプルダウンソース回路１５４の第２の終端に直列に結合されており、第２の端子は、第１のサンプリングスイッチ１２８と第１のＡＤＣ変換回路１２４との間に結合された第１のＡＤＣ回路経路１２６内のＡＤＣノード１４６に結合されている。

【0023】

一部の実施形態によれば、第１のプルダウンソース回路１５４は電流源を含む。択一的に他の実施形態によれば、第１のプルダウンソース回路１５４は電圧源を含むことができる。この実施形態によれば、断線検出回路１３８は、第１のプルアップ回路分岐１４２および第１のプルダウン回路分岐１４４の両方を含むように示されている。択一的に他の実施形態によれば、断線検出回路１３８は、第１のプルアップ回路分岐１４２のみを含むことができ、または第１のプルダウン回路分岐１４４のみを含むことができる。一部の実施形態によれば、第１の断線検出回路１３８を第１のサンプリングスイッチ１２８と第１のＡＤＣ変換回路１２４との間に結合することによって、（第１のサンプリングスイッチ１２８がサンプリング中の半分の時点で開いていることから）第１の断線検出回路１３８からアナログソース回路１０２への漏れを低減することができる。さらに、第１のプルアップソース回路１４８および第１のプルダウンソース回路１５４を使用することによって、第１のプルアップ回路分岐１４２および第１のプルダウン回路分岐１４４を介して制御された電流が供給され、これによりアナログソース回路１０２への漏れがさらに低減される。

【0024】

第２のＡＤＣ回路１２２は、第２のＡＤＣ変換回路１５８と、入力回路経路１１６の第２の終端（または共通電気ノード１２０）と第２のＡＤＣ変換回路１５８との間に結合された第２のＡＤＣ回路経路１６０と、を含む。第２のＡＤＣ回路経路１６０は導体経路を含み、この導体経路に結合された１つまたは複数の構成要素を含むことができる。具体的には、第２のＡＤＣ回路経路１６０は、第１の端子および第２の端子を有する第２のサンプリングスイッチ１６２を含み、第１の端子は、入力回路経路１１６の第２の終端または共通電気ノード１２０に結合されており、第２の端子は、（第２のＡＤＣ回路経路１６０を介して）第２のＡＤＣ変換回路１５８に結合されている。第２のサンプリングスイッチ１６２は、入力回路経路１１６の第２の終端における入力経路電圧Ｖｉｎ＿ｐａｔｈをサンプリングして、第２のサンプリングスイッチ１６２の第２の端子において第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２を供給するように構成されている。一部の実施形態によれば、第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２は、（アナログ電圧である）入力経路電圧Ｖｉｎ＿ｐａｔｈのサンプリングされたバージョンを含む。一部の実施形態によれば、第２のＡＤＣ変換回路１５８は、第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２を第２のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ２に変換するように構成されている。

【0025】

一部の実施形態によれば、第２のＡＤＣ回路１２２はさらに、第２のサンプリングスイッチ１６２と第２のＡＤＣ変換回路１５８との間に結合された第２の断線検出回路１６４を含み、第２のアナログ回路経路に関連する障害を検出するために、第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２を適応的にプルダウンまたはプルアップするように構成される。一部の実施形態によれば、第２のアナログ回路経路は、（入力ソース回路１０６およびソース回路経路１１０を含む）アナログソース回路１０２と、入力回路経路１１６と、第２のＡＤＣ回路経路１６０とを含む。一部の実施形態によれば、第２の断線検出回路１６４は、第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２を正の電圧ＶＤＤまでプルアップするように構成された第２のプルアップ回路分岐１６６を含む。

【0026】

第２のプルアップ回路分岐１６６は、第２のプルアップソース回路１７０と第２のプルアップスイッチ回路１７２とを含む。一部の実施形態によれば、第２のプルアップスイッチ回路１７２を、１つまたは複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）等を使用して実装することができる。第２のプルアップソース回路１７０は、第１の終端において正の給電電圧ＶＤＤに結合されており、異なる第２の終端において第２のプルアップスイッチ回路１７２に結合されている。第２のプルアップスイッチ回路１７２は第１の端子と第２の端子とを含み、第１の端子は、第２のプルアップソース回路１７０の第２の終端に直列に結合されており、第２の端子は、第２のサンプリングスイッチ１６２と第２のＡＤＣ変換回路１５８との間に結合された第２のＡＤＣ回路経路１６０内のＡＤＣノード１７８に結合されている。一部の実施形態によれば、第２のプルアップソース回路１７０は電流源を含む。択一的に他の実施形態によれば、第２のプルアップソース回路１７０は電圧源を含むことができる。

【0027】

一部の実施形態によれば、第２の断線検出回路１６４はさらに、第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２をアース電位までプルダウンするように構成された第２のプルダウン回路分岐１６８を含む。第２のプルダウン回路分岐１６８は、第２のプルダウンソース回路１７６と第２のプルダウンスイッチ回路１７４とを含む。一部の実施形態によれば、第２のプルダウンスイッチ回路１７４を、１つまたは複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）等を使用して実装することができる。第２のプルダウンソース回路１７６は、第１の終端においてアース電圧ＧＮＤに結合されており、異なる第２の終端において第２のプルダウンスイッチ回路１７４に結合されている。第２のプルダウンスイッチ回路１７４は第１の端子と第２の端子とを含み、第１の端子は、第２のプルダウンソース回路１７６の第２の終端に直列に結合されており、第２の端子は、第２のサンプリングスイッチ１６２と第２のＡＤＣ変換回路１５８との間に結合された第２のＡＤＣ回路経路１６０内のＡＤＣノード１７８に結合されている。

【0028】

一部の実施形態によれば、第２のプルダウンソース回路１７６は電流源を含む。択一的に他の実施形態によれば、第２のプルダウンソース回路１７６は電圧源を含むことができる。この実施形態によれば、第２の断線検出回路１６４は、第２のプルアップ回路分岐１６６および第２のプルダウン回路分岐１６８の両方を含むように示されている。択一的に他の実施形態によれば、第２の断線検出回路１６４は、第２のプルアップ回路分岐１６６のみを含むことができ、または第２のプルダウン回路分岐１６８のみを含むことができる。一部の実施形態によれば、第２の断線検出回路１６４を第２のサンプリングスイッチ１６２と第２のＡＤＣ変換回路１５８との間に結合することによって、（第２のサンプリングスイッチ１６２がサンプリング中の半分の時点で開いていることから）第２の断線検出回路１６４からアナログソース回路１０２への漏れを低減することができる。さらに、第２のプルアップソース回路１７０および第２のプルダウンソース回路１７６を使用することによって、第２のプルアップ回路分岐１６６および第２のプルダウン回路分岐１６８を介して制御された電流が供給され、これによりアナログソース回路１０２への漏れがさらに低減される。

【0029】

一部の実施形態によれば、第１の断線検出回路１３８が第１のプルアップ分岐１４２のみを含む場合には、第２の断線検出回路１６４も第２のプルアップ分岐１６６のみを含む。同様に一部の実施形態によれば、第１の断線検出回路１３８が第１のプルダウン分岐１４４のみを含む場合には、第２の断線検出回路１６４も第２のプルダウン分岐１６８のみを含む。しかしながら、第１の断線検出回路１３８および第２の断線検出回路１６４の他の構成も可能であり、例えば、第１の断線検出回路１３８が第１のプルアップ分岐１４２のみを含むこと、および第２の断線検出回路１６４が第２のプルダウン分岐１６８のみを含むこと、ならびにその逆のことも可能である。さらに、第１の断線検出回路１３８がプルアップ分岐およびプルダウン分岐の両方を含む場合には、第２の断線検出回路１６４もプルアップ分岐およびプルダウン分岐の両方を含む。第１の断線検出回路１３８および第２の断線検出回路１６４がプルアップ分岐およびプルダウン分岐の両方を含む実施形態であれば、障害検出のために、第１の断線検出回路１３８および第２の断線検出回路１６４の両方のプルアップ分岐がアクティベート／ディアクティベートされるか、または第１の断線検出回路１３８および第２の断線検出回路１６４の両方のプルダウン分岐がアクティベート／ディアクティベートされる。ただし他の実施形態によれば、第１の断線検出回路１３８および第２の断線検出回路１６４を、それぞれ異なるようにアクティベート／ディアクティベートしてもよい。

【0030】

一部の実施形態によれば、アナログ障害検出回路１０４はさらに、第１のＡＤＣ変換回路１２４の出力側に結合され、第１のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ１に基づき第１のアナログ回路経路における障害を検出するように構成された、第１の障害検出回路１８０を含む。先に説明したように一部の実施形態によれば、第１のアナログ回路経路は、（入力ソース回路１０６およびソース回路経路１１０を含む）アナログソース回路１０２と、入力回路経路１１６と、第１のＡＤＣ回路経路１２６とを含む。さらに一部の実施形態によれば、アナログ障害検出回路１０４は、第２のＡＤＣ変換回路１５８の出力側に結合され、第２のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ２に基づき第２のアナログ回路経路における障害を検出するように構成された、第２の障害検出回路１８２を含む。先に説明したように一部の実施形態によれば、第２のアナログ回路経路は、（入力ソース回路１０６およびソース回路経路１１０を含む）アナログソース回路１０２と、入力回路経路１１６と、第２のＡＤＣ回路経路１６０とを含む。一部の実施形態によれば、アナログ障害検出回路１０４はさらに、第１の障害検出回路１８０の結果と第２の障害検出回路１８２の結果とを比較するように構成された障害比較回路１８４を含む。一部の実施形態によれば、障害比較回路１８４はさらに、比較に基づいて障害を示すように構成されている。

【0031】

例えば、第１の障害検出回路１８０および第２の障害検出回路１８２のいずれによっても障害が識別されたならば、障害比較回路１８４は、例えばアラームのアクティベートまたはエラーメッセージの供給によって、障害が識別されたことを示すことができる。一部の実施形態によれば、第１の障害検出回路１８０および第２の障害検出回路１８２のいずれによっても障害が識別されたならば、アナログソース回路１０２または入力回路経路１１６（これらのいずれも第１の障害検出回路１８０および第２の障害検出回路１８２に共通である）に関連する障害を表すことができる。さらに、第１の障害検出回路１８０および第２の障害検出回路１８２のいずれによっても障害が識別されなければ、障害比較回路１８４は、障害が存在しないことを示すメッセージを供給することができる。さらに、第１の障害検出回路１８０および第２の障害検出回路１８２のうちの一方のみによって障害が識別されたならば、障害比較回路１８４はさらに、エラーメッセージまたはアラームを供給することができる。一部の実施形態によれば、第１の障害検出回路１８０および第２の障害検出回路１８２のうちの一方のみによって障害が識別されたならば、第１のＡＤＣ回路経路１２６または第２のＡＤＣ回路経路１６０に関連する障害を表すことができる。よって、かかる実施形態の場合には、障害比較回路からのエラーメッセージによって、障害がＡＤＣ回路経路に関連するものであることを示すことができる。かかる実施形態であれば、障害を正すために、対応するＡＤＣをリセットすることができる。この実施形態によれば、アナログ障害検出回路１０４は、入力回路経路１１６の第２の終端に結合された第１のＡＤＣ回路１１８および第２のＡＤＣ回路１２２を含むことが示されている。ただし他の実施形態によれば、２つ以上のＡＤＣ回路を入力回路経路１１６の第２の終端に結合することができる。さらに一部の択一的な実施形態によれば、１つのＡＤＣ回路（例えば第１のＡＤＣ回路１１８）のみを、入力回路経路１１６の第２の終端に結合することができる。ただしかかる実施形態の場合には、障害比較回路１８４を含めることはできない。むしろかかる実施形態によれば、対応するデジタルＡＤＣ出力に基づき対応する障害検出回路によって、アナログ回路経路に関連する障害が検出され、それに基づきアラーム／表示を生成することができる。

【0032】

図２には、第１のアナログ回路経路または第２のアナログ回路経路における障害を検出するために、アナログ障害検出回路１０４によって使用されるアルゴリズム２００のフローチャートが示されている。第１のアナログ回路経路に関連する障害を判定するために、第１の断線検出回路１３８および第１の障害検出回路１８０を使用して、アルゴリズム２００を実装することができる。同様に、第２のアナログ回路経路に関連する障害を判定するために、第２の断線検出回路１６４および第２の障害検出回路１８２を使用して、アルゴリズム２００を実装することができる。本明細書では、アナログ障害検出回路１０４の第１の断線検出回路１３８および第１の障害検出回路１８０を参照しながら、アルゴリズム２００について説明するが、第２の断線検出回路１６４および第２の障害検出回路１８２にも等しくアルゴリズム２００を適用可能であり、このアルゴリズム２００を限定されたものであると解釈してはならない。

【0033】

一部の実施形態によれば、アルゴリズム２００は、持続的な障害もランダムな障害もカバーするために、予め規定されたタイムインターバルで（例えば走行サイクルごとに１回）実行される。一部の実施形態によれば、第１の断線検出回路１３８および第１の障害検出回路１８０を使用してアルゴリズム２００が実行され、これと同時に、第２の断線検出回路１６４および第２の障害検出回路１８２を使用してアルゴリズム２００が実行される。択一的に他の実施形態によれば、第１の断線検出回路１３８および第１の障害検出回路１８０を使用してアルゴリズム２００が実行され、これとは異なる時点に、第２の断線検出回路１６４および第２の障害検出回路１８２を使用してアルゴリズム２００が実行される。図２を参照すると、ステップ２０２においてアルゴリズム２００がスタートする。ステップ２０４において、第１の断線検出回路１３８をアクティベートして、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１をプルアップまたはプルダウンする。具体的には、第１のプルアップ回路分岐１４２をアクティベートし／イネーブル状態にして、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１をＶＤＤまでプルアップし、第１のプルダウン回路分岐１４４を、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１をＧＮＤまでプルダウンするように構成する。一部の実施形態によれば、第１のプルアップ回路分岐１４２をアクティベートする／イネーブル状態にするステップは、第１のプルアップスイッチ回路１５０をオンにするステップを含み、第１のプルダウン回路分岐１４４をアクティベートする／イネーブル状態にするステップは、第１のプルダウンスイッチ回路１５２をオンにするステップを含む。

【0034】

ステップ２０６において、予め規定されたアクティベート時間後、第１の断線検出回路１３８をディアクティベートする／ディスエーブル状態にする。具体的には、ステップ２０４においてアクティベートした／イネーブル状態にした第１のプルアップ回路分岐１４２または第１のプルダウン回路分岐１４４を、ディアクティベートする／ディスエーブル状態にする。一部の実施形態によれば、第１のプルアップ回路分岐１４２をディアクティベートする／ディスエーブル状態にするステップは、第１のプルアップスイッチ回路１５０をオフにするステップを含み、第１のプルダウン回路分岐１４４をディアクティベートする／ディスエーブル状態にするステップは、第１のプルダウンスイッチ回路１５２をオフにするステップを含む。ステップ２０８において、第１の断線検出回路１３８のディアクティベート後、第１の障害検出回路１８０を使用して、第１のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ１の第１の測定値を測定し記憶する。一部の実施形態によれば、第１の断線検出回路１３８をディアクティベートしてから予め規定されたディアクティベート時間後に、第１の測定値を測定する。ステップ２１０において、第１の断線検出回路１３８のディアクティベート後、第１の障害検出回路１８０を使用して、第１のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ１の第２の測定値を測定し記憶する。一部の実施形態によれば、第２の測定値は、第１の測定値を測定してから予め規定された待ち時間後に測定された第１のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ１の値を含む。ステップ２１２において、第１のアナログ回路経路における障害を検出する目的で、第１の障害検出回路１８０を使用して、第１の測定値と第２の測定値とを比較する。

【0035】

一部の実施形態によれば、アナログ回路経路に障害が存在しない場合、第１の測定値と第２の測定値との間に（例えば予め規定された偏差範囲内で）十分な偏差が存在することになる。しかしながら、アナログ回路経路に障害が存在する場合には、第１の測定値および第２の測定値は、（予め規定された予期された範囲内で）類似した値を示すことになる。これについてのさらに詳細な点は、以下の実施形態において呈示する。したがって一部の実施形態によれば、第１の障害検出回路１８０は、第１の測定値と第２の測定値とが類似した値を示している場合、第１のアナログ回路経路における障害を識別する。図３ａには、第１のアナログ回路経路における障害を検出するためのアルゴリズム２００を実行している間の、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１の経時的変化について、１つの可能な実施形態が示されている。特に図３ａには、第１のアナログ回路経路が遮断または断続的に遮断される１つの実施形態について、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１の波形が示されている。この実施形態によれば、第１の断線検出回路１３８を使用してＶｉｎ＿ＡＤＣ１をプルダウンすることにより、アルゴリズム２００が実行される。ただし他の実施形態によれば、第１の断線検出回路１３８を使用してＶｉｎ＿ＡＤＣ１をプルアップすることにより、アルゴリズム２００を実行することができる。第２のアナログ回路経路における同様の障害を検出するためにアルゴリズム２００を実行した場合、第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２に関連する波形も類似の変化を示す。よって、本明細書ではこれについては繰り返し説明しない。

【0036】

波形３００は、通常動作中（すなわちアルゴリズム２００が実行されていない場合）であり、かつ第１のアナログ回路経路に障害が存在しない場合の、Ｖｉｎ＿ＡＤＣ１の予期される経時的変化を描写している。さらに波形３１０は、アルゴリズム２００の実行中であり、かつ第１のアナログ回路経路において３０１（時点）で障害が発生した場合（すなわち第１のアナログ回路経路が遮断または断続的に遮断された場合）の、Ｖｉｎ＿ＡＤＣ１の経時的変化を描写している。さらに波形３２０は、アルゴリズム２００の実行中であり、かつ第１のアナログ回路経路に障害が発生していない場合の、Ｖｉｎ＿ＡＤＣ１の経時的変化を描写している。３０２において、第１の断線検出回路１３８を使用してプルダウンがイネーブル状態にされる。図３ａから見て取れるように、波形３１０および３２０のいずれも、プルダウンがイネーブル状態にされた後のＶ１からＶ２への電圧の低下を示している。予め規定されたアクティベート時間の後、３０４においてプルダウンがディスエーブル状態にされる。波形３１０および３２０から見て取れるように、Ｖｉｎ＿ＡＤＣ１は３０４の後、低くなった電圧Ｖ２で一定となる。

【0037】

３０６において、Ｖｉｎ＿ＡＤＣ１の第１の測定値が記憶される。具体的には、Ｖｉｎ＿ＡＤＣ１の第１の測定値は、３０４の後、予め規定されたディアクティベート時間を経て、測定／記憶される。図３ａから見て取れるように、波形３１０および３２０のいずれも、３０６において電圧Ｖ２を有する。３０８において、Ｖｉｎ＿ＡＤＣ１の第２の測定値が記憶される。第２の測定値は、第１の測定値が測定されてから予め規定された待ち時間後、測定／記憶される。第１のアナログ回路経路に障害が存在しなければ、Ｖｉｎ＿ＡＤＣ１は、プルダウンがイネーブル状態にされたときよりも前の以前のレベル（すなわちＶ１）に戻ることになる。しかしながら図３ａから見て取れるように、波形３１０は３０８においてＶ３の電圧を示しており、これはプルダウン電圧Ｖ２に非常に近い。換言すれば、障害のためＶｉｎ＿ＡＤＣ１は、プルダウンがイネーブル状態にされたときよりも前の以前のレベル電圧（すなわちＶ１）には戻らない。これに反し波形３２０は、３０８においてＶ４の電圧を示しており、これはプルダウンがイネーブル状態にされたときよりも前の以前の電圧レベル（すなわちＶ１）に非常に近い。よって、第１の測定値と第２の測定値とが類似した値を示すならば、第１の障害検出回路１８０は、第１のアナログ回路経路における障害を検出する。これに対し、第１の測定値と第２の測定値とが（例えば予め規定された範囲内で）十分な偏差を示しているならば、第１の障害検出回路１８０は、アナログ回路経路において障害が存在していない、ということを識別する。

【0038】

図３ｂには、第１のアナログ回路経路における障害を検出するためのアルゴリズム２００を実行している間の、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１の経時的変化について、別の可能な実施形態が示されている。特に図３ｂには、入力ソース回路１０６がＶＤＤに短絡される１つの実施形態について、第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１の波形が示されている。換言すれば、第１のアナログ回路経路における障害には、入力ソース回路１０６がＶＤＤに短絡されることが含まれる。択一的に他の実施形態によれば、障害には、入力ソース回路１０６がＧＮＤに短絡されることが含まれる場合もある。この実施形態によれば、第１の断線検出回路１３８を使用してＶｉｎ＿ＡＤＣ１をプルダウンすることにより、アルゴリズム２００が実行される。ただし他の実施形態によれば、第１の断線検出回路１３８を使用してＶｉｎ＿ＡＤＣ１をプルアップすることにより、アルゴリズム２００を実行することができる。第２のアナログ回路経路における同様の障害を検出するためにアルゴリズム２００を実行した場合、第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２に関連する波形も類似の変化を示す。よって、本明細書ではこれについては繰り返し説明しない。

【0039】

波形３５０は、通常動作中（すなわちアルゴリズム２００が実行されていない場合）であり、かつ第１のアナログ回路経路に障害が存在しない場合の、Ｖｉｎ＿ＡＤＣ１の予期される経時的変化を描写している。さらに波形３６０は、アルゴリズム２００の実行中であり、かつ第１のアナログ回路経路において３５１（時点）で障害が発生した（すなわち入力ソース回路１０６がＶＤＤに短絡された）場合の、Ｖｉｎ＿ＡＤＣ１の経時的変化を描写している。さらに波形３７０は、アルゴリズム２００の実行中であり、かつ第１のアナログ回路経路に障害が発生していない場合の、Ｖｉｎ＿ＡＤＣ１の経時的変化を描写している。３５２において、第１の断線検出回路１３８を使用してプルダウンがイネーブル状態にされる。図３ｂから見て取れるように、３５１における障害のため（すなわち入力ソース回路１０６がＶＤＤに短絡されているため）、たとえプルダウンがイネーブル状態にされても、短絡電流がプルダウン電流より著しく大きいことから、波形３６０はＶＤＤにとどまる。しかしながら波形３７０は、障害が存在しないことから、プルダウンがイネーブル状態にされた後、Ｖ１からＶ２への電圧の低下を示している。予め規定されたアクティベート時間の後、３５４においてプルダウンがディスエーブル状態にされる。障害のため、波形３６０はＶＤＤにとどまる。これに反し波形３７０すなわちＶｉｎ＿ＡＤＣ１は、３５４の後、低くなった電圧Ｖ２で一定となる。

【0040】

３５６において、Ｖｉｎ＿ＡＤＣ１の第１の測定値が記憶される。具体的には、Ｖｉｎ＿ＡＤＣ１の第１の測定値は、３５４の後、予め規定されたディアクティベート時間を経て、測定／記憶される。図３ｂから見て取れるように、波形３６０はＶＤＤにとどまり、波形３７０は３５６において電圧Ｖ２を有する。３５８において、Ｖｉｎ＿ＡＤＣ１の第２の測定値が記憶される。第２の測定値は、第１の測定値が測定されてから予め規定された待ち時間後、測定／記憶される。第１のアナログ回路経路に障害が存在しなければ、Ｖｉｎ＿ＡＤＣ１は、プルダウンがイネーブル状態にされたときよりも前の以前のレベル（すなわちＶ１）に戻ることになる。しかしながら図３ｂから見て取れるように、短絡（すなわち障害）のため、波形３６０はＶＤＤにとどまる。これに反し波形３７０は、３５８においてＶ３の電圧を示しており、これはプルダウンがイネーブル状態にされたときよりも前の以前の電圧レベル（すなわちＶ１）に非常に近い。よって、第１の測定値と第２の測定値とが類似した値を示すならば、第１の障害検出回路１８０は、第１のアナログ回路経路における障害を検出する。これに対し、第１の測定値と第２の測定値とが（例えば予め規定された範囲内で）十分な偏差を示しているならば、第１の障害検出回路１８０は、アナログ回路経路において障害が存在していない、ということを識別する。

【0041】

図４には、本開示の１つの実施形態によるアナログ障害検出システム４００に関連するアナログ／デジタル変換器（ＡＤＣ）変換回路４１０の１つの可能な実装形態が示されている。一部の実施形態によれば、ＡＤＣ変換回路４１０は、図１における第１のＡＤＣ変換回路１２４または第２のＡＤＣ変換回路１５８に対応する。この実施形態の場合、ＡＤＣ変換回路４１０は、サンプル＆ホールドを備えた逐次比較型（ＳＡＲ）ＡＤＣを含む。ただしＡＤＣ変換回路４１０の他の実現形態も、本開示の範囲内にあるものとする。一部の実施形態によれば、ＡＤＣ変換回路４１０は、（図１におけるＶｏｕｔ＿ＡＤＣ２またはＶｏｕｔ＿ＡＤＣ２と同様の）デジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣを生成するように構成されている。

【0042】

図５には、本開示の１つの実施形態によるアナログ障害検出システムの方法５００のフローチャートが示されている。本明細書ではこの方法について、図１のアナログ障害検出システム１００を参照しながら説明する。ステップ５０２において、アナログ障害検出回路（例えば図１のアナログ障害検出回路１０４）に関連する入力端子（例えば図１の入力端子１１４）を、アナログソース回路（例えば図１のアナログソース回路１０２）に結合する。ステップ５０４において、第１のサンプリングスイッチ（例えば図１の第１のサンプリングスイッチ１２８）を使用して、入力回路経路（例えば図１の入力回路経路１１６）の第２の終端における入力経路電圧（例えば図１の入力経路電圧Ｖｉｎ＿ｐａｔｈ）をサンプリングし、第１のＡＤＣ入力電圧（例えば図１の第１のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ１）を形成する。一部の実施形態によれば、入力回路経路の第１の終端は入力端子に結合されており、入力回路経路の第２の終端は第１のサンプリングスイッチに結合されている。

【0043】

ステップ５０６において、第１のＡＤＣ変換回路（例えば図１の第１のＡＤＣ変換回路１２４）を使用して、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力（例えば図１の第１のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ１）に変換する。一部の実施形態によれば、第１のサンプリングスイッチは、入力回路経路の第２の終端と第１のＡＤＣ変換回路との間に結合された第１のＡＤＣ回路経路（例えば図１の第１のＡＤＣ回路経路１２６）に含まれる。ステップ５０８において、第１のサンプリングスイッチと第１のＡＤＣ変換回路との間に結合された第１の断線検出回路（例えば図１の第１の断線検出回路１３８）をアクティベートすることによって、第１のＡＤＣ入力電圧をプルアップまたはプルダウンする。一部の実施形態によれば、第１のアナログ回路経路に関連する障害を検出するために、第１のＡＤＣ入力電圧をプルアップまたはプルダウンする。一部の実施形態によれば、第１のアナログ回路経路は、アナログソース回路と入力回路経路と第１のＡＤＣ回路経路とを含む。ステップ５１０において、予め規定されたアクティベート時間後、第１の断線検出回路をディアクティベートする。ステップ５１２において、第１の障害検出回路（例えば図１の第１の障害検出回路１８０）を使用して、第１のデジタルＡＤＣ出力に基づき、第１のアナログ回路経路における障害を検出する。一部の実施形態によれば、第１の障害検出回路は、図２に関して先に述べたように、第１のデジタルＡＤＣ出力の第１の測定値と、第１のデジタルＡＤＣ出力の第２の測定値との比較に基づいて、障害を検出するように構成されている。

【0044】

ステップ５１４において、第２のサンプリングスイッチ（例えば図１における第２のサンプリングスイッチ１６２）を使用して、入力回路経路の第２の終端における入力経路電圧をサンプリングし、第２のＡＤＣ入力電圧（例えば図１における第２のＡＤＣ入力電圧Ｖｉｎ＿ＡＤＣ２）を形成する。一部の実施形態によれば、入力回路経路の第２の終端は第２のサンプリングスイッチに結合されている。ステップ５１６において、第２のＡＤＣ変換回路（例えば図１の第２のＡＤＣ変換回路１５８）を使用して、第２のＡＤＣ入力電圧を第２のデジタルＡＤＣ出力（例えば図１の第２のデジタルＡＤＣ出力Ｖｏｕｔ＿ＡＤＣ２）に変換する。一部の実施形態によれば、第２のサンプリングスイッチは、入力回路経路の第２の終端と第２のＡＤＣ変換回路との間に結合された第２のＡＤＣ回路経路（例えば図１の第２のＡＤＣ回路経路１６０）に含まれる。ステップ５１８において、第２のサンプリングスイッチと第２のＡＤＣ変換回路との間に結合された第２の断線検出回路（例えば図１の第２の断線検出回路１６４）をアクティベートすることによって、第２のＡＤＣ入力電圧をプルアップまたはプルダウンする。一部の実施形態によれば、第２のアナログ回路経路に関連する障害を検出するために、第２のＡＤＣ入力電圧をプルアップまたはプルダウンする。一部の実施形態によれば、先に説明したように第２のアナログ回路経路は、アナログソース回路と入力回路経路と第２のＡＤＣ回路経路とを含む。

【0045】

ステップ５２０において、予め規定されたアクティベート時間後、第２の断線検出回路をディアクティベートする。ステップ５２２において、第２の障害検出回路（例えば図１の第２の障害検出回路１８２）を使用して、第２のデジタルＡＤＣ出力に基づき、第２のアナログ回路経路における障害を検出する。一部の実施形態によれば、第２の障害検出回路は、図２に関して先に述べたように、第２のデジタルＡＤＣ出力の第１の測定値と、第２のデジタルＡＤＣ出力の第２の測定値との比較に基づいて、障害を検出するように構成されている。一部の実施形態によれば、第１の断線検出回路をアクティベート／ディアクティベートし、これと同時にまたは同じ時点に第２の断線検出回路をアクティベート／ディアクティベートする。択一的に、第１の断線検出回路をアクティベート／ディアクティベートし、これとは異なる時点で第２の断線検出回路をアクティベート／ディアクティベートする。ステップ５２４において、障害比較回路（例えば図１の障害比較回路１８４）を使用して、第１の障害検出回路の結果と第２の障害検出回路の結果とが比較される。

【0046】

この方法を一連の動作または事象としてこれまで例示し説明してきたが、自明のとおり、かかる動作または事象について例示した順序を、限定という趣旨で解釈すべきではない。例えば一部の動作が、本明細書で例示および／または説明したものとは違い、異なる順序で、かつ／または他の動作または事象と同時に、発生するようにしてもよい。これに加え、本明細書の開示の１つまたは複数の態様または実施形態を実装するために、例示した動作のすべてが要求されないようにしてもよい。また、本明細書で示した動作のうちの１つまたは複数が、１つまたは複数の別個の動作および／または段階において実施されるようにしてもよい。

【0047】

実施例は、方法、この方法の動作またはブロックを実施するための手段、少なくとも１つの機械可読媒体といった保護対象を含むことができ、ここで機械可読媒体は、機械によって実行されると、本明細書で説明した実施形態および実施例に従い、方法の動作を、または複数の通信技術を使用する同時通信のための装置またはシステムの動作を、機械に実行させる命令を含む。

【0048】

実施例１はアナログ障害検出回路であって、アナログソース回路に結合するように構成された入力端子と、第１の終端および第２の終端を有し、前記第１の終端において前記入力端子に結合されている入力回路経路と、第１のアナログ／デジタル変換器（ＡＤＣ）回路とを含み、該第１のアナログ／デジタル変換器（ＡＤＣ）回路は、第１のＡＤＣ変換回路と第１のＡＤＣ回路経路と第１の断線検出回路とを含み、前記第１のＡＤＣ変換回路は、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力に変換するように構成されており、前記第１のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第１のＡＤＣ変換回路との間に結合されており、該第１のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第１のサンプリングスイッチを含み、該第１のサンプリングスイッチは、該第１のサンプリングスイッチの第２の端子において前記第１のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における入力経路電圧をサンプリングするように構成されており、前記第１の断線検出回路は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合されており、第１のアナログ回路経路に関連する障害を検出するために、前記第１のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第１のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第１のＡＤＣ回路経路とを含む。

【0049】

実施例２は、要素を含むまたは省いた、実施例１の保護対象を含むアナログ障害検出回路であって、前記第１の断線検出回路は、前記第１のＡＤＣ入力電圧をプルアップするように構成された第１のプルアップ回路分岐を、または前記第１のＡＤＣ入力電圧をプルダウンするように構成された第１のプルダウン回路分岐を、またはこれら双方を含む。

【0050】

実施例３は、要素を含むまたは省いた、実施例１から２までの保護対象を含むアナログ障害検出回路であって、前記第１のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第１のプルアップソース回路と、第１の端子および第２の端子を有する第１のプルアップスイッチ回路とを含み、前記第１の端子は、前記第１のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている。

【0051】

実施例４は、要素を含むまたは省いた、実施例１から３までの保護対象を含むアナログ障害検出回路であって、前記第１のプルダウン回路分岐は、第１の終端においてアース回路に結合された第１のプルダウンソース回路と、第１の端子および第２の端子を有する第１のプルダウンスイッチ回路とを含み、前記第１の端子は、前記第１のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内の前記ＡＤＣノードに結合されている。

【0052】

実施例５は、要素を含むまたは省いた、実施例１から４までの保護対象を含むアナログ障害検出回路であって、前記第１のＡＤＣ変換回路の出力側に結合され、前記第１のデジタルＡＤＣ出力に基づき前記第１のアナログ回路経路における障害を検出するように構成された、第１の障害検出回路をさらに含む。

【0053】

実施例６は、要素を含むまたは省いた、実施例１から５までの保護対象を含むアナログ障害検出回路であって、前記第１のアナログ回路経路における障害を検出するために、前記第１の断線検出回路がアクティベートされ、前記第１のＡＤＣ入力電圧がプルアップまたはプルダウンされ、次いで予め規定されたアクティベート時間後に前記第１の断線検出回路がディアクティベートされ、前記第１の障害検出回路は、前記第１のデジタルＡＤＣ出力の第１の測定値と、ディアクティベート後の前記第１のデジタルＡＤＣ出力の第２の測定値と、を比較するように構成されており、前記第２の測定値は、前記第１の測定値を測定してから予め規定された待ち時間後に測定された値を含む。

【0054】

実施例７は、要素を含むまたは省いた、実施例１から６までの保護対象を含むアナログ障害検出回路であって、第２のＡＤＣ回路をさらに含み、該第２のＡＤＣ回路は、第２のＡＤＣ変換回路と第２のＡＤＣ回路経路と第２の断線検出回路とを含み、前記第２のＡＤＣ変換回路は、第２のＡＤＣ入力電圧を第２のデジタルＡＤＣ出力に変換するように構成されており、前記第２のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第２のＡＤＣ変換回路との間に結合されており、該第２のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第２のサンプリングスイッチを含み、該第２のサンプリングスイッチは、該第２のサンプリングスイッチの第２の端子において前記第２のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における前記入力経路電圧をサンプリングするように構成されており、前記第２の断線検出回路は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合されており、第２のアナログ回路経路に関連する障害を検出するために、前記第２のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第２のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第２のＡＤＣ回路経路とを含む。

【0055】

実施例８は、要素を含むまたは省いた、実施例１から７までの保護対象を含むアナログ障害検出回路であって、前記第２の断線検出回路は、前記第２のＡＤＣ入力電圧をプルアップするように構成された第２のプルアップ回路分岐を、または前記第２のＡＤＣ入力電圧をプルダウンするように構成された第２のプルダウン回路分岐を、またはこれら双方を含む。

【0056】

実施例９は、要素を含むまたは省いた、実施例１から８までの保護対象を含むアナログ障害検出回路であって、前記第２のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第２のプルアップソース回路と、第１の端子および第２の端子を有する第２のプルアップスイッチ回路とを含み、前記第１の端子は、前記第２のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内のＡＤＣノードに結合されている。

【0057】

実施例１０は、要素を含むまたは省いた、実施例１から９までの保護対象を含むアナログ障害検出回路であって、前記第２のプルダウン回路分岐は、第１の終端においてアース回路に結合された第２のプルダウンソース回路と、第１の端子および第２の端子を有する第２のプルダウンスイッチ回路とを含み、前記第１の端子は、前記第２のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内の前記ＡＤＣノードに結合されている。

【0058】

実施例１１は、要素を含むまたは省いた、実施例１から１０までの保護対象を含むアナログ障害検出回路であって、前記第２のＡＤＣ変換回路の出力側に結合され、前記第２のデジタルＡＤＣ出力に基づき前記第２のアナログ回路経路における障害を検出するように構成された、第２の障害検出回路をさらに含む。

【0059】

実施例１２は、要素を含むまたは省いた、実施例１から１１までの保護対象を含むアナログ障害検出回路であって、前記第２のアナログ回路経路における障害を検出するために、前記第２の断線検出回路がアクティベートされ、前記第２のＡＤＣ入力電圧がプルアップまたはプルダウンされ、次いで予め規定されたアクティベート時間後に前記第２の断線検出回路がディアクティベートされ、前記第２の障害検出回路は、前記第２のデジタルＡＤＣ出力の第１の測定値と、ディアクティベート後の前記第２のデジタルＡＤＣ出力の第２の測定値と、を比較するように構成されており、前記第２の測定値は、前記第１の測定値を測定してから予め規定された待ち時間後に測定された値を含む。

【0060】

実施例１３は、要素を含むまたは省いた、実施例１から１２までの保護対象を含むアナログ障害検出回路であって、前記第１の障害検出回路の結果と前記第２の障害検出回路の結果とを比較するように構成された障害比較回路をさらに含む。

【0061】

実施例１４は、アナログ障害検出システムであって、アナログソース回路と、アナログ障害検出回路とを含み、該アナログ障害検出回路は、前記アナログソース回路に結合された入力端子と、第１の終端および第２の終端を有し、前記第１の終端において前記入力端子に結合されている入力回路経路と、第１のアナログ／デジタル変換器（ＡＤＣ）回路とを含み、該第１のアナログ／デジタル変換器（ＡＤＣ）回路は、第１のＡＤＣ変換回路と第１のＡＤＣ回路経路と第１の断線検出回路とを含み、前記第１のＡＤＣ変換回路は、第１のＡＤＣ入力電圧を第１のデジタルＡＤＣ出力に変換するように構成されており、前記第１のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第１のＡＤＣ変換回路との間に結合されており、該第１のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第１のサンプリングスイッチを含み、該第１のサンプリングスイッチは、該第１のサンプリングスイッチの第２の端子において前記第１のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における入力経路電圧をサンプリングするように構成されており、前記第１の断線検出回路は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合されており、第１のアナログ回路経路に関連する障害を検出するために、前記第１のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第１のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第１のＡＤＣ回路経路とを含む。

【0062】

実施例１５は、実施例１４の保護対象を含むアナログ障害検出システムであって、前記第１の断線検出回路は、前記第１のＡＤＣ入力電圧をプルアップするように構成された第１のプルアップ回路分岐を、または前記第１のＡＤＣ入力電圧をプルダウンするように構成された第１のプルダウン回路分岐を、またはこれら双方を含む。

【0063】

実施例１６は、要素を含むまたは省いた、実施例１４から１５までの保護対象を含むアナログ障害検出システムであって、前記第１のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第１のプルアップソース回路と、第１の端子および第２の端子を有する第１のプルアップスイッチ回路とを含み、前記第１の端子は、前記第１のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている。

【0064】

実施例１７は、要素を含むまたは省いた、実施例１４から１６までの保護対象を含むアナログ障害検出システムであって、前記第１のプルダウン回路分岐は、第１の終端においてアース回路に結合された第１のプルダウンソース回路と、第１の端子および第２の端子を有する第１のプルダウンスイッチ回路とを含み、前記第１の端子は、前記第１のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内の前記ＡＤＣノードに結合されている。

【0065】

実施例１８は、要素を含むまたは省いた、実施例１４から１７までの保護対象を含むアナログ障害検出システムであって、前記アナログ障害検出回路は、前記第１のＡＤＣ変換回路の出力側に結合され、前記第１のデジタルＡＤＣ出力に基づき前記第１のアナログ回路経路における障害を検出するように構成された、第１の障害検出回路をさらに含む。

【0066】

実施例１９は、要素を含むまたは省いた、実施例１４から１８までの保護対象を含むアナログ障害検出システムであって、前記アナログ障害検出回路は第２のＡＤＣ回路をさらに含み、該第２のＡＤＣ回路は、第２のＡＤＣ変換回路と第２のＡＤＣ回路経路と第２の断線検出回路とを含み、前記第２のＡＤＣ変換回路は、第２のＡＤＣ入力電圧を第２のデジタルＡＤＣ出力に変換するように構成されており、前記第２のＡＤＣ回路経路は、前記入力回路経路の前記第２の終端と前記第２のＡＤＣ変換回路との間に結合されており、該第２のＡＤＣ回路経路は、第１の端子が前記入力回路経路の前記第２の終端に結合された第２のサンプリングスイッチを含み、該第２のサンプリングスイッチは、該第２のサンプリングスイッチの第２の端子において前記第２のＡＤＣ入力電圧を供給するために、前記入力回路経路の前記第２の終端における前記入力経路電圧をサンプリングするように構成されており、前記第２の断線検出回路は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合されており、第２のアナログ回路経路に関連する障害を検出するために、前記第２のＡＤＣ入力電圧を適応的にプルダウンまたはプルアップするように構成されており、前記第２のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第２のＡＤＣ回路経路とを含む。

【0067】

実施例２０は、要素を含むまたは省いた、実施例１４から１９までの保護対象を含むアナログ障害検出システムであって、前記第２の断線検出回路は、前記第２のＡＤＣ入力電圧をプルアップするように構成された第２のプルアップ回路分岐を、または前記第２のＡＤＣ入力電圧をプルダウンするように構成された第２のプルダウン回路分岐を、またはこれら双方を含む。

【0068】

実施例２１は、要素を含むまたは省いた、実施例１４から２０までの保護対象を含むアナログ障害検出システムであって、前記第２のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第２のプルアップソース回路と、第１の端子および第２の端子を有する第２のプルアップスイッチ回路とを含み、前記第１の端子は、前記第２のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内のＡＤＣノードに結合されている。

【0069】

実施例２２は、要素を含むまたは省いた、実施例１４から２１までの保護対象を含むアナログ障害検出システムであって、前記第２のプルダウン回路分岐は、第１の終端においてアース回路に結合された第２のプルダウンソース回路と、第１の端子および第２の端子を有する第２のプルダウンスイッチ回路とを含み、前記第１の端子は、前記第２のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第２のサンプリングスイッチと前記第２のＡＤＣ変換回路との間に結合された前記第２のＡＤＣ回路経路内の前記ＡＤＣノードに結合されている。

【0070】

実施例２３は、要素を含むまたは省いた、実施例１４から２２までの保護対象を含むアナログ障害検出システムであって、前記アナログ障害検出回路は、前記第２のＡＤＣ変換回路の出力側に結合され、前記第２のデジタルＡＤＣ出力に基づき前記第２のアナログ回路経路における障害を検出するように構成された、第２の障害検出回路をさらに含む。

【0071】

実施例２４は、要素を含むまたは省いた、実施例１４から２３までの保護対象を含むアナログ障害検出システムであって、前記アナログ障害検出回路は、前記第１の障害検出回路の結果と前記第２の障害検出回路の結果とを比較するように構成された障害比較回路をさらに含む。

【0072】

実施例２５は、アナログ障害検出回路のための方法であって、当該方法は以下のステップを含む、すなわち、前記アナログ障害検出回路に関連する入力端子をアナログソース回路に結合するステップと、第１のＡＤＣ変換回路を使用して、第１のアナログ／デジタル変換器（ＡＤＣ）入力電圧を第１のデジタルＡＤＣ出力に変換するステップと、第１のサンプリングスイッチを使用して、入力回路経路の第２の終端における入力経路電圧をサンプリングして、前記第１のＡＤＣ入力電圧を形成するステップであって、前記入力回路経路の第１の終端が前記入力端子に結合され、前記入力回路経路の前記第２の終端が前記第１のサンプリングスイッチに結合され、該第１のサンプリングスイッチが、前記入力回路経路の前記第２の終端と前記第１のＡＤＣ変換回路との間に結合された第１のＡＤＣ回路経路に含まれるステップと、第１のアナログ回路経路に関連する障害を検出するために、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された第１の断線検出回路を使用して、前記第１のＡＤＣ入力電圧を適応的にプルアップまたはプルダウンするステップであって、前記第１のアナログ回路経路は、前記アナログソース回路と前記入力回路経路と前記第１のＡＤＣ回路経路とを含むステップとを含む。

【0073】

実施例２６は、実施例２５の保護対象を含む方法であって、前記第１の断線検出回路は、前記第１のＡＤＣ入力電圧をプルアップするように構成された第１のプルアップ回路分岐を、または前記第１のＡＤＣ入力電圧をプルダウンするように構成された第１のプルダウン回路分岐を、またはこれら双方を含む。

【0074】

実施例２７は、要素を含むまたは省いた、実施例２５から２６までの保護対象を含む方法であって、前記第１のプルアップ回路分岐は、第１の終端において正の給電電圧に結合された第１のプルアップソース回路と、第１の端子および第２の端子を有する第１のプルアップスイッチ回路とを含み、前記第１の端子は、前記第１のプルアップソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内のＡＤＣノードに結合されている。

【0075】

実施例２８は、要素を含むまたは省いた、実施例２５から２７までの保護対象を含む方法であって、前記第１のプルダウン回路分岐は、第１の終端においてアース回路に結合された第１のプルダウンソース回路と、第１の端子および第２の端子を有する第１のプルダウンスイッチ回路とを含み、前記第１の端子は、前記第１のプルダウンソース回路の異なる第２の終端に直列に結合されており、前記第２の端子は、前記第１のサンプリングスイッチと前記第１のＡＤＣ変換回路との間に結合された前記第１のＡＤＣ回路経路内の前記ＡＤＣノードに結合されている。

【0076】

実施例２９は、要素を含むまたは省いた、実施例２５から２８までの保護対象を含む方法であって、前記第１の断線検出回路をアクティベートして、前記第１のＡＤＣ入力電圧をプルアップまたはプルダウンし、当該方法は、前記第１のアナログ回路経路に関連する障害を検出するために、予め規定されたアクティベート時間後に前記第１の断線検出回路を次いでディアクティベートするステップをさらに含む。

【0077】

実施例３０は、要素を含むまたは省いた、実施例２５から２９までの保護対象を含む方法であって、前記第１の断線検出回路のディアクティベート後の前記第１のデジタルＡＤＣ出力に基づいて、前記第１のＡＤＣ変換回路の出力側に結合された第１の障害検出回路を使用して、前記第１のアナログ回路経路における障害を検出するステップをさらに含む。

【0078】

実施例３１は、要素を含むまたは省いた、実施例２５から３０までの保護対象を含む方法であって、前記第１の障害検出回路を使用して前記第１のアナログ回路経路における障害を検出するステップは、前記第１の障害検出回路を使用して、前記第１のデジタルＡＤＣ出力の第１の測定値と、前記第１の断線検出回路のディアクティベート後の前記第１のデジタルＡＤＣ出力の第２の測定値と、を比較するステップを含み、前記第２の測定値は、前記第１の測定値を測定してから予め規定された待ち時間後に測定された値を含む。

【0079】

１つまたは複数の実装態様に関して本発明を例示し説明してきたが、添付の特許請求の範囲の趣旨および範囲から逸脱することなく、例示した実施例に変更および／または修正を加えることができる。特に、上述の構成要素または構造（アセンブリ、装置、回路、システム等）によって実施される様々な機能に関して、かかる構成要素を説明するために使用した用語（「手段」についての言及を含む）は、別段の記載がない限り、本明細書で例示した具体例としての本発明の実装形態において機能を実施する開示された構造に、たとえ構造的に等価ではないにしても、（例えば機能的に等価である）既述の構成要素の特定の機能を実施する任意の構成要素または構造に対応するものであることが意図されている。

【0080】

要約書の記載内容を含め、本開示の例示された実施形態についての上述の記載は、余すところなく記載することを意図したものではなく、または開示された実施形態を開示された精密な形態に限定することを意図したものではない。本明細書では特定の実施形態および実施例が例示目的で説明されているが、当業者には自明のとおり、かかる実施形態および実施例の範囲内にあると見なされる様々な変更が可能である。

【図1】

【図2】

【図3a】

【図3b】

【図4】

【図5-1】

【図5-2】

【外国語明細書】