特開 2022-93186 増幅回路及び測定装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022093186

(43)【公開日】2022-06-23

(54)【発明の名称】増幅回路及び測定装置

(51)【国際特許分類】

   H03F 1/26 20060101AFI20220616BHJP

   H03F 1/34 20060101ALI20220616BHJP

【ＦＩ】

H03F1/26

H03F1/34

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2020206343

(22)【出願日】2020-12-11

(71)【出願人】

【識別番号】000227180

【氏名又は名称】日置電機株式会社

(74)【代理人】

【識別番号】110002468

【氏名又は名称】特許業務法人後藤特許事務所

(72)【発明者】

【氏名】羽田 一暁

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA12

5J500AA47

5J500AC02

5J500AC03

5J500AC41

5J500AC87

5J500AC92

5J500AC98

5J500AF12

5J500AF17

5J500AH25

5J500AH29

5J500AH33

5J500AH42

5J500AK01

5J500AK02

5J500AK42

5J500AK46

5J500AM13

5J500AS15

5J500AT01

5J500AT03

5J500NF04

5J500NN04

5J500NN12

(57)【要約】

【課題】増幅回路の利得と周波数特性とを独立して調整可能にする。
【解決手段】増幅回路１００は、非反転入力端子（＋）に入力される入力信号を増幅するオペアンプ１０と、オペアンプ１０から出力される出力信号をオペアンプ１０の反転入力端子（－）に帰還する第一及び第二の帰還部１１，１２と、第二の帰還部１２とオペアンプ１０の反転入力端子（－）とを交流結合する結合部１３とを含む。そして、第一の帰還部１１は、結合部１３とともに、オペアンプ１０の出力信号の周波数が高くなるほどオペアンプの反転入力端子（－）に印加される電位をオペアンプ１０の出力信号よりも低下させる。これと共に、第二の帰還部１２は、オペアンプ１０の出力信号の電位Ｖｏｕｔよりも低い所定の電位Ｖ_Lを生成するとともに、結合部１３を介して所定の電位Ｖ_Lをオペアンプ１０の反転入力端子（－）に印加する。
【選択図】図１

【特許請求の範囲】

【請求項1】

オペアンプの非反転入力端子に入力される入力信号を増幅する増幅回路であって、
前記オペアンプから出力される出力信号を前記オペアンプの反転入力端子に帰還する第一及び第二の帰還部と、
前記第二の帰還部と前記オペアンプの反転入力端子とを交流結合する結合部と、を含み、
前記第一の帰還部は、前記結合部とともに、前記出力信号の周波数が高くなるほど前記出力信号に対して前記オペアンプの反転入力端子に印加される電位を低下させ、
前記第二の帰還部は、前記出力信号の電位よりも低い所定の電位を生成するとともに、前記結合部を介して前記所定の電位を前記オペアンプの反転入力端子に印加する、
増幅回路。

【請求項2】

請求項１に記載の増幅回路であって、
前記結合部は、前記第二の帰還部と前記オペアンプの反転入力端子との間に接続される容量素子であり、
前記第二の帰還部は、前記出力信号を分圧して前記所定の電位を生成する分圧回路を含む、
増幅回路。

【請求項3】

請求項２に記載の増幅回路であって、
前記第一の帰還部は、前記オペアンプの出力端子と前記反転入力端子との間に接続される第一のインピーダンス素子を有し、
前記分圧回路は、
前記第一のインピーダンス素子に対し、前記結合部を介して並列に接続される第二のインピーダンス素子と、
前記第二のインピーダンス素子及び前記結合部の接続点と前記入力信号の基準となる基準電位との間に接続される第三のインピーダンス素子と、を含む、
増幅回路。

【請求項4】

請求項３に記載の増幅回路であって、
前記第一のインピーダンス素子は、前記第二のインピーダンス素子よりも高いインピーダンス値を有する、
増幅回路。

【請求項5】

請求項３又は請求項４に記載の増幅回路であって、
前記増幅回路の利得は、前記第三のインピーダンス素子に対する前記第二のインピーダンス素子の比率に応じて調整され、
前記増幅回路の利得が減衰する周波数帯域は、前記第一のインピーダンス素子と前記容量素子とを乗算した値に応じて調整される、
増幅回路。

【請求項6】

請求項３から請求項５のいずれか一項に記載の増幅回路であって、
前記第一のインピーダンス素子は、前記第二のインピーダンス素子の抵抗成分と前記第三のインピーダンス素子の抵抗成分とを加算した値よりも大きな抵抗成分を有する、
増幅回路。

【請求項7】

請求項１から請求項６のいずれか一項に記載の増幅回路であって、
前記結合部は、セラミックコンデンサである、
増幅回路。

【請求項8】

請求項１から請求項７のいずれか一項に記載の増幅回路と、
前記増幅回路からの前記出力信号に基づいて、前記増幅回路に前記入力信号を入力する測定対象物についての物理量を測定する測定部と、
を含む測定装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、入力信号を増幅する増幅回路及び測定装置に関する。

【背景技術】

【0002】

特許文献１には、入力信号を増幅する非反転増幅回路が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１４３０２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記のような増幅回路においては、入力信号のうち増幅対象となる周波数成分とともに、他の周波数成分についても増幅される。その結果、増幅回路の利得を上げようとすると、他の周波数成分も同じ利得で増幅されることになり、これに起因して増幅回路の出力が飽和することが懸念される。

【0005】

本発明は、このような問題点に着目してなされたものであり、増幅回路の利得とその周波数特性とを独立して調整可能とする増幅回路及び測定装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明のある態様においてオペアンプの非反転入力端子に入力される入力信号を増幅する増幅回路は、前記オペアンプから出力される出力信号を前記オペアンプの反転入力端子に帰還する第一及び第二の帰還部と、前記第二の帰還部と前記オペアンプの反転入力端子とを交流結合する結合部とを含む。そして、前記第一の帰還部は、前記結合部とともに、前記出力信号の周波数が高くなるほど前記出力信号に対して前記オペアンプの反転入力端子に印加される電位を低下させる。これと共に、前記第二の帰還部は、前記出力信号の電位よりも低い所定の電位を生成するとともに、前記結合部を介して前記所定の電位を前記オペアンプの反転入力端子に印加する。

【発明の効果】

【0007】

上記の態様によれば、第一の帰還部及び結合部により、オペアンプの出力信号の周波数が高くなるにつれて、オペアンプの非反転入力端子に印加される電位が、第二の帰還部で生成される所定の電位を下限として低下する。言い換えれば、出力信号の周波数が高くなるほど、増幅回路の帰還率が１よりも小さくなることで増幅回路の利得が高くなる。

【0008】

それゆえ、増幅回路における利得の周波数特性は、第一の帰還部及び結合部によって調整することが可能となる一方で、増幅回路の利得の上限は、第二の帰還部で生成される所定の電位によって調整することが可能となる。したがって、増幅回路の利得とその周波数特性とを独立して調整することが可能となる。

【図面の簡単な説明】

【0009】

【図1】図１は、本発明の第一実施形態における増幅回路の機能構成を示すブロック図である。

【図2】図２は、増幅回路の構成例を示す回路図である。

【図3】図３は、増幅回路における利得の周波数特性の一例を示す図である。

【図4A】図４Ａは、増幅回路における熱雑音成分の周波数特性を説明するための図である。

【図4B】図４Ｂは、図４Ａに示した周波数特性を有する増幅回路のパラメータの設定条件を示す図である。

【図5A】図５Ａは、増幅回路における等価ソースインピーダンスの周波数特性を説明するための図である。

【図5B】図５Ｂは、図５Ａに示した周波数特性を有する増幅回路のパラメータの設定条件を示す図である。

【図6】図６は、第二実施形態における増幅回路の構成を示す回路図である。

【図7】図７は、第三実施形態における増幅回路を備える測定装置の機能構成を示すブロック図である。

【図8】図８は、比較例における非反転増幅回路の構成を示す回路図である。

【発明を実施するための形態】

【0010】

以下、添付図面を参照しながら本発明の各実施形態について説明する。

【0011】

（第一実施形態）
図１は、第一実施形態における増幅回路の機能構成を示す回路図である。

【0012】

増幅回路１００は、直流又は交流の電気信号を増幅して出力するとともに出力した信号をフィードバックする非反転増幅回路である。そのため、増幅回路１００は、自己の出力信号を負帰還する負帰還回路を有する。

【0013】

本実施形態における増幅回路１００は、外部から入力端子１に印加される入力信号の電位Ｖｉｎを増幅し、増幅後の電位Ｖｏｕｔを示す出力信号を出力端子２から出力する。具体的には、増幅回路１００は、電位Ｖｉｎを示す入力信号のうち増幅対象となる特定の周波数帯域の信号成分を増幅するとともに信号成分以外のノイズ成分を抑制する交流増幅回路である。

【0014】

例えば、特定の周波数帯域の下限を１［ｋＨｚ］とした場合、増幅回路１００は、１［ｋＨｚ］以上の高周波数帯域の信号成分を増幅するとともに１［ｋＨｚ］未満の低周波数帯域のノイズ成分の増幅を抑制する。

【0015】

増幅回路１００は、例えば、測定対象物に生じる電位の交流成分を検出するインピーダンス測定装置に適用される。インピーダンス測定装置としては、例えばバッテリテスタが挙げられる。

【0016】

増幅回路１００の入力端子１には、１［Ｈｚ］から数［ＭＨｚ］までの範囲内の特定の周波数の交流信号が入力信号として印加される。入力信号の電位Ｖｉｎは、例えば数十［ｍＶ］程度の数値を示す。

【0017】

増幅回路１００は、オペアンプ１０と、第一の帰還部１１と、第二の帰還部１２と、結合部１３と、を備える。そして増幅回路１００は、オペアンプ１０の非反転入力端子（＋）に入力される入力信号の電位Ｖｉｎを増幅する。

【0018】

オペアンプ１０は、自己の非反転入力端子（＋）及び反転入力端子（－）の両端子間の電位差を増幅する誤差増幅器である。オペアンプ１０は、出力信号の電位Ｖｏｕｔの一部が反転入力端子（－）に帰還する帰還信号のレベルに応じて電位Ｖｉｎの増幅率を調整する。すなわち、増幅回路１００の利得（増幅率）は、オペアンプ１０の出力端子の電位Ｖｏｕｔに対する反転入力端子（－）の電位の比率を示す帰還率に応じて定められる。

【0019】

オペアンプ１０は、一般のオペアンプでもよく、或いは、有効周波数帯域の上限が数［ＭＨｚ］以上である高速オペアンプであってもよい。本実施形態においてオペアンプ１０は、高速オペアンプによって構成されている。

【0020】

オペアンプ１０の非反転入力端子（＋）は、増幅回路１００の入力端子１に接続される。そして反転入力端子（－）は、帰還部１１に接続されるとともに結合部１３を介して帰還部１２に接続される。

【0021】

本実施形態では、オペアンプ１０から出力される出力信号の電位Ｖｏｕｔが、帰還部１１の入力端と帰還部１２の入力端との接続点Ｎ１に対して印加される。そして、帰還部１１の出力端と結合部１３の出力端との接続点Ｎ２に生じる電位がオペアンプ１０の反転入力端子（－）に印加される。

【0022】

帰還部１１は、オペアンプ１０から出力される出力信号の電位Ｖｏｕｔをオペアンプ１０の反転入力端子（－）に帰還する第一の帰還回路である。帰還部１１は、オペアンプ１０の出力端子と反転入力端子（－）との間に形成される第一の帰還ループに配置される。

【0023】

帰還部１１は、結合部１３とともに、オペアンプ１０の出力信号の周波数が高くなるほどオペアンプ１０の反転入力端子（－）に印加される電位を出力信号の電位Ｖｏｕｔから低下させる。具体的には、帰還部１１及び結合部１３は、オペアンプ１０の出力信号の周波数成分のうち信号成分を減衰させるとともに低周波成分を通過させるローパスフィルタ（ＬＰＦ）を構成する。

【0024】

上記の信号成分とは、増幅回路１００の入力信号のうち増幅対象となる特定の周波数帯域の周波数成分のことである。低周波成分とは、増幅回路１００の利得が減衰する周波数帯域、すなわちオペアンプ１０の出力信号の信号成分よりも周波数が低い周波数帯域の周波数成分のことである。以下では、特定の周波数帯域のことを「増幅域」と称し、特定の周波数帯域よりも低い周波数帯域のことを「減衰域」と称する。

【0025】

帰還部１１は、例えば、抵抗素子及びコイルなどの誘導素子のうち少なくとも一方の回路素子によって構成される。或いは、帰還部１１は、抵抗素子及び誘導素子の少なくとも一方の回路素子と容量素子との組み合わせによって構成されてもよい。このように、帰還部１１は、一又は複数のインピーダンス素子によって構成される。

【0026】

帰還部１１を増幅回路１００に配置することにより、オペアンプ１０の反転入力端子（－）に印加される電位信号の帰還率は、減衰域において概ね「１．０」に維持され、増幅域において出力信号の周波数が大きくなるにつれて「１．０」よりも小さくなる。これにより、周波数が高くなるにつれて増幅回路１００の利得が０［ｄＢ］から徐々に上昇し、増幅域の下限近傍において増幅回路１００の利得が上限に達し、増幅域全体に亘り一定に維持される。

【0027】

帰還部１２は、オペアンプ１０から出力される出力信号の電位Ｖｏｕｔをオペアンプ１０の反転入力端子（－）に帰還する第二の帰還回路である。言い換えれば、帰還部１２は、オペアンプ１０の出力端子と反転入力端子（－）との間に形成される第二の帰還ループに配置される。

【0028】

帰還部１２は、オペアンプ１０の出力信号の電位Ｖｏｕｔよりも低い下限電位Ｖ_Lを生成するとともに、結合部１３を介して下限電位Ｖ_Lをオペアンプ１０の反転入力端子（－）に印加する。

【0029】

帰還部１２において生成される下限電位Ｖ_Lは、出力信号の電位Ｖｏｕｔよりも低い所定の電位であり、オペアンプ１０の反転入力端子（－）に印加される下限の電位である。この下限電位Ｖ_Lは、増幅回路１００における利得の上限（最大値）を規定する役割を果たす。

【0030】

帰還部１２は、例えば、出力信号の電位Ｖｏｕｔを下限電位Ｖ_Lに変換するコンバータによって構成されてもよく、或いは、出力信号の電位Ｖｏｕｔを分圧する分圧回路によって構成されてもよい。帰還部１２は、帰還部１１に対し、結合部１３を介して並列に接続される。

【0031】

結合部１３は、帰還部１２とオペアンプ１０の反転入力端子（－）とを交流結合する結合回路である。結合部１３は、出力信号の周波数が高くなるほど、帰還部１１と結合部１３との接続点Ｎ２に対して下限電位Ｖ_Lによるエネルギーを伝達する割合（伝達率）を高くする。すなわち、結合部１３は、出力信号の周波数が高くなるにつれて帰還部１２の出力端と接続点Ｎ２との結合度を高める。

【0032】

本実施形態では、結合部１３は、増幅回路１００の減衰域において下限電位Ｖ_Lを接続点Ｎ２に伝達する割合を低くし、増幅域において下限電位Ｖ_Lを接続点Ｎ２に伝達する割合を高くする。結合部１３は、入力信号の周波数に応じて電力の伝達率を変化させる結合回路として、例えば、コイル又は容量素子などによって構成される。

【0033】

帰還部１２及び結合部１３を増幅回路１００に配置することにより、増幅回路１００の増幅域において接続点Ｎ２に生じる電位を下限電位Ｖ_Lに保持することができる。

【0034】

このように、本実施形態では、帰還部１２により下限電位_Lを結合部１３に印加するとともに、帰還部１１及び結合部１３により、減衰域においてオペアンプ１０の反転入力端子（－）に印加される電位を出力信号の電位Ｖｏｕｔに近づける。それゆえ、増幅回路１００の利得の上限は、帰還部１２によって調整可能となり、利得の周波数特性における減衰域は、帰還部１１及び結合部１３によって調整可能となる。

【0035】

続いて、増幅回路１００の具体的な回路構成について図２を参照して説明する。

【0036】

図２は、本実施形態における増幅回路１００の回路構成の具体例を示す回路図である。この例では、増幅回路１００の回路素子に作用して生じる内部ノイズを抑えるために、回路素子として受動素子が用いられるとともに受動素子の個数が抑えられている。

【0037】

具体的には、帰還部１１は、第一のインピーダンス素子として機能する抵抗素子１１０によって構成され、帰還部１２は、第二及び第三のインピーダンス素子として機能する抵抗素子１２１及び１２２からなる分圧回路によって構成されている。さらに結合部１３は、容量素子１３０によって構成されている。

【0038】

抵抗素子１１０は、容量素子１３０とともにオペアンプ１０からの出力信号の信号成分よりも低い低周波成分を通過させるフィルタを構成する。

【0039】

増幅回路１００の利得に対する周波数特性については、入力信号の低周波成分の増幅を抑えるために、入力信号の信号成分よりも低い周波数帯域の利得を減衰させる、すなわち低周波数側に減衰域を作ることが好ましい。それゆえ、減衰域を作るためには、抵抗素子１１０の抵抗値Ｒ１と容量素子１３０の容量値Ｃとの乗算値（Ｒ１×Ｃ）を持つ時定数をある程度大きくしなければならない。

【0040】

増幅回路１００の時定数を大きくするためには、抵抗素子１１０の抵抗値Ｒ１と容量素子１３０の容量値Ｃとのうち少なくとも一方の定数を大きくすることが必要となる。この場合、抵抗素子１１０の抵抗値Ｒ１を大きくする場合に比べて、容量素子１３０の容量値Ｃを大きくしたほうが、増幅回路１００のサイズ及び製造コストが増加する傾向にある。

【0041】

そのため、本実施形態では、抵抗素子１１０の抵抗値Ｒ１を容量素子１３０の容量値Ｃよりも優先して大きくする。例えば、抵抗素子１１０の抵抗値Ｒ３は、抵抗素子１２１の抵抗値Ｒ２と抵抗素子１２２の抵抗値Ｒ３との合成抵抗値（Ｒ２＋Ｒ３）よりも大きな値に調整する。これにより、容量素子１３０の容量値Ｃを比較的小さな値にすることが可能となり、増幅回路１００のサイズ及び製造コストを低減することができる。

【0042】

帰還部１２を構成する分圧回路は、抵抗素子１２１及び抵抗素子１２２を用いて出力信号の電位Ｖｏｕｔを分圧することにより下限電位Ｖ_Lを生成する。この分圧回路は、生成した下限電位Ｖ_Lを容量素子１３０の一端に出力する。

【0043】

分圧回路で構成される帰還部１２においては、抵抗素子１２１の一端が、抵抗素子１１０の一端及びオペアンプ１０の出力端子に接続されるとともに他端が、抵抗素子１２２の一端及び容量素子１３０の一端に接続されている。そして抵抗素子１２２の他端が、入力信号の電位Ｖｉｎの基準となる基準電位に接続されている。

【0044】

本実施形態では、抵抗素子１２２は、分圧抵抗であり、基準電位を有する筐体又は配線と抵抗素子１２１及び容量素子１３０の接続点Ｎ３との間に接続されている。基準電位の一例として概ね０［Ｖ］を示すグランド電位ＧＮＤが用いられている。

【0045】

帰還部１２で生成される下限電位Ｖ_Lは、抵抗素子１２２の抵抗値Ｒ３に対する抵抗素子１２１の抵抗値Ｒ２の比率（Ｒ２／Ｒ３）に応じて変化する。例えば、下限電位Ｖ_Lが出力信号の電位Ｖｏｕｔよりも小さくなるほど、増幅回路１００の利得の上限が高くなる。

【0046】

また、増幅回路１００の利得の上限を高くするには、下限電位Ｖ_Lが小さくなるよう、抵抗素子１２１の抵抗値Ｒ２を抵抗素子１２２の抵抗値Ｒ３よりも大きな値に設定することが好ましい。それゆえ、本実施形態では、上記の比率（Ｒ２／Ｒ３）は、増幅回路１００の利得の上限が約５０倍となるように抵抗値Ｒ２及び抵抗値Ｒ３が調整されている。

【0047】

また、抵抗素子１２１，１２２の各々において帰還信号に混入されるノイズを小さくするには、抵抗素子１２１の抵抗値Ｒ２と抵抗素子１２２の抵抗値Ｒ３との双方を小さな値にすることが好ましい。

【0048】

これに対し、抵抗素子１１０は、主に増幅回路１００の減衰域を規定するための回路素子であり、増幅域において抵抗素子１１０で生じるノイズが増幅回路１００の出力信号に与える影響は抵抗素子１２１，１２２に比べて軽微である。それゆえ、本実施形態では、抵抗素子１２１及び抵抗素子１２２の合成抵抗値（Ｒ２＋Ｒ３）は、抵抗素子１１０の抵抗値Ｒ１よりも小さな値に設定される。

【0049】

容量素子１３０は、帰還部１２とオペアンプ１０の反転入力端子（－）とを容量結合する静電容量である。容量素子１３０は、主に増幅回路１００の増幅域において、オペアンプ１０の反転入力端子（－）と容量素子１３０の他端との接続点Ｎ２に対して下限電位Ｖ_Lを印加する。

【0050】

容量素子１３０は、一般のコンデンサでもよく、或いは、一般のコンデンサに比べて自身の温度変化又は経年劣化に伴う容量値の変化が小さなセラミックコンデンサであってもよい。

【0051】

本実施形態では、容量素子１３０は、セラミックコンデンサによって構成されている。セラミックコンデンサとしては、環境の変化に伴う容量値の変動が相対的に小さな温度補償用セラミックコンデンサや、単位面積及び単位コストあたりの静電容量が相対的に大きな高誘電率系セラミックコンデンサなどが挙げられる。増幅回路１００の利得変動を抑えるためには、温度補償用セラミックコンデンサを用いることが好ましい。

【0052】

容量素子１３０を温度補償用セラミックコンデンサで構成する場合は、上述したように容量素子１３０の容量値Ｃよりも抵抗素子１１０の抵抗値Ｒ１を優先して大きくすることにより、増幅回路１００のサイズ及び製造コストを低減することが可能となる。

【0053】

続いて、図２に例示した増幅回路１００の動作について簡単に説明する。

【0054】

まず、増幅回路１００の入力信号のうち直流成分及びその近傍の低周波成分に対し、容量素子１３０は、これらの成分を遮断する絶縁素子として機能する。すなわち、増幅回路１００の減衰域のうち直流及びその近傍の周波数帯域において、容量素子１３０は開放状態となる。

【0055】

それゆえ、接続点Ｎ２には、接続点Ｎ３に生じる下限電位Ｖ_Lが容量素子１３０によって遮断される。一方、接続点Ｎ１に生じる出力信号の電位Ｖｏｕｔが抵抗素子１１０を介して接続点Ｎ２に印加される。

【0056】

したがって、接続点Ｎ２には出力信号の電位Ｖｏｕｔに相当する電位が生じる。このため、増幅回路１００の帰還率は「１．０」を示す最大値となり、増幅回路１００の利得は０［ｄＢ］に減衰される。

【0057】

増幅回路１００の減衰域において周波数が高くなるにつれて、接続点Ｎ２から容量素子１３０を介してグランド電位ＧＮＤに信号が流れるやすくなるため、接続点Ｎ２に生じる電位は低下する。このため、増幅回路１００の帰還率は「１．０」から小さくなり、増幅回路１００の利得は０［ｄＢ］から上昇する。

【0058】

そして、入力信号のうち増幅対象となる高周波成分に対し、容量素子１３０は、高周波成分を通過させるための短絡素子として機能する。すなわち、増幅回路１００の増幅域において容量素子１３０は短絡状態となる。

【0059】

それゆえ、接続点Ｎ２には、接続点Ｎ３に生じる下限電位Ｖ_Lが容量素子１３０によって印加される。一方、接続点Ｎ１に生じる出力信号の電位Ｖｏｕｔは、抵抗素子１１０及び容量素子１３０で構成されるローパスフィルタによって減衰する。それゆえ、接続点Ｎ１から接続点Ｎ２に伝達される電位は、接続点Ｎ３に生じる下限電位Ｖ_Lに比べて十分に小さくなる。

【0060】

したがって、接続点Ｎ２には、接続点Ｎ３に生じる下限電位Ｖ_Lに相当する電位が生じる。このため、増幅回路１００の帰還率が最小値となり、増幅回路１００の利得は上限、例えば５０倍程度に達する。

【0061】

このとき、増幅回路１００の利得の上限Ｇ_maxは、抵抗素子１１０の抵抗値Ｒ１と抵抗素子１２１の抵抗値Ｒ２と抵抗素子１２２の抵抗値Ｒ３とを用いて、次式（１）及び（２）のように表すことができる。

【0062】

【数1】

【0063】

本実施形態では、抵抗素子１２１の抵抗値Ｒ２が抵抗素子１１０の抵抗値Ｒ１よりも小さい値に設定されている。このため、抵抗素子１１０と抵抗素子１２１との合成抵抗値（Ｒ１||Ｒ２）は、抵抗素子１２１の抵抗値Ｒ２よりも若干小さくなる。言い換えれば、合成抵抗値（Ｒ１||Ｒ２）においては抵抗素子１２１の抵抗値Ｒ２が支配的となる。

【0064】

それゆえ、抵抗素子１２１の抵抗値Ｒ２を変化させると、その変化と同じように増幅回路１００の利得の上限Ｇ_maxも変化する。したがって、抵抗素子１２１の抵抗値Ｒ２を調整することにより、利得の上限Ｇ_maxを調整することが可能になる。

【0065】

これに加え、本実施形態では、抵抗素子１２２の抵抗値Ｒ３が抵抗素子１１０の抵抗値Ｒ１よりも小さな値に設定されている。このため、抵抗素子１２２の抵抗値Ｒ３が抵抗素子１１０の抵抗値Ｒ１よりも大きい場合に比べて、抵抗素子１２１の抵抗値Ｒ２の変化量に対する利得の上限Ｇ_maxの変化量が大きくなる。

【0066】

また、抵抗値Ｒ３が抵抗値Ｒ１よりも小さな値に設定されると、抵抗値Ｒ３が抵抗値Ｒ１よりも大きい場合に比べて、利得の上限Ｇ_maxを高くすることが可能になる。このように、抵抗素子１２１の抵抗値Ｒ２及び抵抗素子１２２の抵抗値Ｒ３の少なくとも一方を増減させることで、利得の上限Ｇ_maxを高くすることが可能になる。

【0067】

このように、本実施形態では、抵抗素子１１０の抵抗値Ｒ１は、抵抗素子１２１，１２２の抵抗値Ｒ２，Ｒ３の各々に対して大きな値に設定されている。これにより、抵抗素子１１０の抵抗値Ｒ１の変更に伴う利得の上限Ｇ_maxの変化量が十分に小さくなるので、抵抗素子１１０の抵抗値Ｒ１を調整する際の自由度を高めることができる。

【0068】

次に、図２に示した増幅回路１００における利得の周波数特性について図３を参照して説明する。

【0069】

図３は、増幅回路１００における利得と周波数との関係の一例を示す図である。ここでは、縦軸が利得を示し、横軸が周波数を示す。

【0070】

図３には、立上り周波数ｆ_rise及び立下り周波数ｆ_fallが示されている。立上り周波数ｆ_riseは、利得が０［ｄＢ］から＋３［ｄＢ］だけ上昇したときの周波数であり、立下り周波数ｆ_fallは、利得が上限Ｇ_maxから＋３［ｄＢ］だけ低下したときの周波数である。この例では、利得の上限Ｇ_maxは５７．７倍である。

【0071】

増幅回路１００における利得の上限Ｇ_maxは、抵抗素子１２１に対する抵抗素子１２２の抵抗値の比率（Ｒ２／Ｒ３）によって支配的に定められる。例えば、抵抗素子１２２に対する抵抗素子１２１の抵抗値の比率（Ｒ２／Ｒ３）が大きくなるほど、利得の上限Ｇ_maxは高くなる。

【0072】

また、増幅回路１００における減衰域の周波数特性は、抵抗素子１１０の抵抗値Ｒ１と容量素子１３０の容量値Ｃとの乗算値（Ｒ１×Ｃ）によって支配的に定められる。それゆえ、図３に示すように、増幅回路１００において入力信号の信号成分よりも低い周波数帯域に減衰域を作るには、抵抗素子１１０と容量素子１３０との乗算値（Ｒ１×Ｃ）をある程度大きくすることが必要である。したがって、抵抗素子１１０及び容量素子１３０の少なくとも一方の値を大きくすることにより、増幅回路１００の低周波数帯域において利得を減衰させることができる。

【0073】

以上のように、本実施形態の増幅回路１００によれば、利得の上限Ｇ_maxと利得の周波数特性とを独立して調整できるため、回路素子の設計の自由度が向上する。例えば、抵抗素子１２１，１２２において生じるノイズが小さくなるよう、抵抗値Ｒ１，Ｒ２を小さくすることが可能となる。

【0074】

続いて、図２に示した増幅回路１００のノイズ特性について説明する。

【0075】

増幅回路１００のノイズ特性について説明するにあたり、ここでは、増幅回路１００の比較例として図８に示す非反転増幅回路９００が挙げられている。比較例に係る非反転増幅回路９００は、帰還部が一つのみで構成され、オペアンプ９０と分圧回路を構成する一対の抵抗素子９１，９２と、抵抗素子９２及びグランド電位ＧＮＤの間に接続される容量素子９３とを備えている。

【0076】

まず、図４Ａ及び図４Ｂを参照して、増幅回路１００における熱雑音成分の周波数特性について説明する。

【0077】

図４Ａは、増幅回路１００のシミュレーション解析によって得られた電圧ノイズ密度の周波数特性を示す図である。図４Ｂは、図４Ａに示す周波数特性ごとに設定された回路素子定数の数値を示す図である。図４Ｂには、回路素子の設定条件に加え、増幅回路１００における利得の上限Ｇ_max及び利得の立下り周波数ｆ_fallが示されている。

【0078】

図４Ｂに示すように、抵抗素子１２１の抵抗値Ｒ２を２［ｋΩ］に固定した状態で、利得の上限Ｇ_maxと利得の立下り周波数ｆ_fallが一定となるよう、容量素子１３０の容量値Ｃ、抵抗素子１１０の抵抗値Ｒ１及び抵抗素子１２２の抵抗値Ｒ３を変更している。

【0079】

上述の設定条件では、図４Ａに示すように、本実施形態における増幅回路１００の電圧ノイズ密度は、増幅域において比較例の非反転増幅回路９００の電圧ノイズ密度に比べて小さいことがわかる。

【0080】

続いて、図２に示した増幅回路１００における等価ソースインピーダンスの周波数特性について図５Ａ及び図５Ｂを参照して説明する。なお、等価ソースインピーダンスとは、オペアンプ１０から帰還回路を構成する帰還部１１，１２を見たときのインピーダンスである。この等価ソースインピーダンスにオペアンプ１０が固有にもつ電流ノイズが作用（乗算）することでノイズが生じる。それゆえ、等価インピーダンスが大きくなるほど、ノイズが大きくなる。

【0081】

図５Ａは、増幅回路１００の回路方程式から導出された数式を用いて得られた等価ソースインピーダンスの周波数特性を示す図である。図５Ｂは、図５Ａに示す周波数特性ごとに上記数式に設定された回路素子定数の数値を示す図である。

【0082】

図５Ｂに示すように、抵抗素子１２１の抵抗値Ｒ２を２［ｋΩ］に固定した状態で、利得の上限Ｇ_maxと利得の立下り周波数ｆ_fallが一定となるよう、容量素子１３０の容量値Ｃ、抵抗素子１１０の抵抗値Ｒ１及び抵抗素子１２２の抵抗値Ｒ３を変更している。

【0083】

上述の設定条件では、図５Ａに示すように、増幅回路１００の等価ソースインピーダンスは、増幅域において非反転増幅回路９００の等価ソースインピーダンスに比べて小さいことがわかる。これは、増幅回路１００の増幅域では、オペアンプ１０の電流ノイズが主に作用する抵抗素子１２１，１２２の抵抗値Ｒ２，Ｒ３が、非反転増幅回路９００の抵抗素子９１，９２の抵抗値よりも小さな値に設定されているからである。

【0084】

以上のように、本実施形態の増幅回路１００においては、非反転増幅回路９００に比べて、増幅域における電圧ノイズ密度及び等価ソースインピーダンスの双方を小さくすることができる。

【0085】

次に、増幅回路１００の製造コスト及びサイズを抑制する手法について説明する。

【0086】

本実施形態では、容量素子１３０が温度補償用セラミックコンデンサで構成されていることから、抵抗素子１１０の抵抗値Ｒ１を大きくする場合に比べて、容量値Ｃを大きくしたほうが、増幅回路１００の製造コスト及びサイズが大きくなってしまう。

【0087】

そこで、図８に示す非反転増幅回路９００を増幅回路１００の比較対象とし、増幅回路１００で生じるノイズの増加を抑制しつつ増幅回路１００の製造コスト及びサイズを削減するための条件について検討する。ここでは、増幅回路１００及び非反転増幅回路９００について両回路の抵抗値Ｒ２を変えることなく一定にして両回路を比較する。

【0088】

非反転増幅回路９００における容量素子９３の容量値Ｃは、利得の上限Ｇ_max及び立下り周波数ｆ_fallを用いて次式（３）のように表すことができる。

【0089】

【数2】

【0090】

一方、増幅回路１００における容量素子１３０の容量値Ｃは、利得の上限Ｇ_max及び立下り周波数ｆ_fallを用いて次式（４）のように表すことができる。

【0091】

【数3】

【0092】

増幅回路１００及び非反転増幅回路９００について利得の上限Ｇ_max及び立下り周波数ｆ_fallが共に同じ値となるよう設計する場合において、容量素子１３０を容量素子９３よりも小さな容量値にするためには、次式（５）の関係を満たすことが必要となる。

【0093】

【数4】

【0094】

すなわち、上式（５）の両辺を整理した次式（６）の関係を満たすことにより、増幅回路１００における容量素子１３０の容量値Ｃを、図８に示した非反転増幅回路９００における容量素子９３の容量値よりも小さくすることが可能となる。

【0095】

【数5】

【0096】

ここで、増幅回路１００における利得の上限Ｇ_maxは、上式（１）のように表すことができるため、上式（６）における利得の上限Ｇ_maxに式（１）を代入することにより、次式（７）が導出される。

【0097】

【数6】

【0098】

上式（７）の関係から、抵抗素子１１０，１２１，１２２の抵抗値Ｒ１，Ｒ２，Ｒ３は、次式（８）の関係を満たすことがわかる。

【0099】

【数7】

【0100】

したがって、上式（８）のように抵抗素子１１０の抵抗値Ｒ１を抵抗素子１２１と抵抗素子１２２との合成抵抗値（Ｒ２＋Ｒ３）よりも大きな値にすることで、増幅回路１００の容量素子１３０を非反転増幅回路９００の容量素子９３に比べて小さくすることが可能となる。

【0101】

このように、抵抗素子１１０の抵抗値Ｒ１を大きくすることにより、抵抗素子１２１の抵抗値Ｒ２を大きくすることなく容量素子１３０の容量値Ｃを小さくできる。すなわち、抵抗素子１１０の抵抗値Ｒ１を大きくすることにより、抵抗素子１２１で生じるノイズを抑制しつつ、容量素子１３０に要するコスト及びサイズを削減することができる。

【0102】

次に、第一実施形態における作用効果について詳細に説明する。

【0103】

本実施形態におけるオペアンプ１０の非反転入力端子（＋）に入力される入力信号を増幅する増幅回路１００は、オペアンプ１０から出力される出力信号をオペアンプ１０の反転入力端子（－）に帰還する第一及び第二の帰還部１１及び１２を備える。さらに増幅回路１００は、第二の帰還部１２とオペアンプ１０の反転入力端子（－）とを交流結合する結合部１３を含む。

【0104】

そして、第一の帰還部１１は、結合部１３とともに、オペアンプ１０の出力信号の周波数が高くなるほどオペアンプ１０の反転入力端子（－）に印加される電位をオペアンプ１０の出力信号よりも低下させる。また、第二の帰還部１２は、オペアンプ１０出力信号の電位Ｖｏｕｔよりも低い所定の電位Ｖ_Lを生成するとともに、結合部１３を介して所定の電位Ｖ_Lをオペアンプ１０の反転入力端子（－）に印加する。

【0105】

この構成によれば、帰還部１１及び結合部１３により、オペアンプ１０の出力信号の周波数が高くなるにつれて、オペアンプ１０の反転入力端子（－）に印加される電位が、帰還部１２で生成される所定の電位Ｖ_Lを下限として低下する。これにより、オペアンプ１０の出力信号の周波数が高くなるほど、増幅回路１００の帰還率が「１」よりも小さくなるので、増幅回路１００の利得が「１」よりも高くなる。

【0106】

それゆえ、増幅回路１００における利得の周波数特性は、帰還部１１及び結合部１３の定数に応じて調整することが可能となる一方で、増幅回路１００の利得の上限Ｇ_maxは、帰還部１２で生成される所定の電位Ｖ_Lの大きさに応じて調整することが可能となる。

【0107】

したがって、増幅回路１００の利得とその周波数特性とを独立して調整することが可能となる。それゆえ、増幅回路１００の利得の上限Ｇ_maxを数十倍又は数百倍に高くしつつ出力信号のノイズ成分を低減することができる。

【0108】

また、本実施形態における結合部１３は、帰還部１２とオペアンプ１０の反転入力端子（－）との間に接続される容量素子１３０を含み、帰還部１２は、オペアンプ１０の出力信号を分圧することで所定の電位Ｖ_Lを生成する分圧回路を含む。

【0109】

この構成によれば、帰還部１２を分圧回路で構成することにより、ノイズ発生源となる一般的な電圧生成回路に比べて、帰還部１２から帰還信号に混入されるノイズを低減することができる。これに加え、結合部１３を容量素子１３０で構成することにより、利得が上限Ｇ_maxに達する高周波数帯域を含む増幅域で所定の電位Ｖ_Lをオペアンプ１０の反転入力端子（－）に伝達する割合が高くなるので、簡易な構成により適切に周波数選択を行うことができる。

【0110】

したがって、上記の構成により、増幅回路１００の回路構成を簡素にしつつ、オペアンプ１０の反転入力端子（－）に入力される帰還信号のノイズ成分を低減することができる。

【0111】

また、本実施形態における帰還部１１は、オペアンプ１０の出力端子と反転入力端子（－）との間に接続される第一のインピーダンス素子として抵抗素子１１０を有する。また、帰還部１２を構成する分圧回路は、抵抗素子１２１及び抵抗素子１２２によって構成される。

【0112】

そして、抵抗素子１２１は、抵抗素子１１０に対し結合部１３を介して並列に接続される第二のインピーダンス素子として機能する。また、抵抗素子１２２は、抵抗素子１２１及び結合部１３の接続点Ｎ３とグランド電位ＧＮＤとの間に接続される第三のインピーダンス素子として機能し、グランド電位ＧＮＤは、オペアンプ１０の非反転入力端子（＋）に入力される入力信号の基準となる基準電位として用いられる。

【0113】

この構成によれば、帰還部１１を受動素子である抵抗素子１１０で構成することにより、増幅回路１００の回路構成を簡素にしつつ、能動素子に比べて帰還部１１で生じるノイズ成分を低減することができる。同じように、帰還部１２の分圧回路を二つの抵抗素子１２１，１２２で構成することにより、回路構成の簡素化とノイズ成分の低減との両立を図ることができる。

【0114】

本実施形態における第一のインピーダンス素子として機能する抵抗素子１１０は、抵抗素子１２１よりも高い抵抗値、すなわちインピーダンス値を有する。

【0115】

増幅回路１００の増幅域においては、抵抗素子１１０で生じるノイズが増幅回路１００の出力に与える影響の度合いが小さくなるので、抵抗素子１１０の抵抗値Ｒ１を容量素子１３０の容量値Ｃよりも優先して大きくできる。それゆえ、抵抗素子１１０の抵抗値Ｒ１を抵抗素子１２１の抵抗値Ｒ２よりも高くすることにより、増幅域におけるノイズの増加を抑制しつつ容量素子１３０のコスト及びサイズを削減することができる。

【0116】

本実施形態において増幅回路１００の利得は、抵抗素子１２２に対する抵抗素子１２１の比率（Ｒ２／Ｒ３）に応じて調整されるとともに、増幅回路１００の利得が減衰する周波数帯域では、抵抗素子１１０と容量素子１３０とを乗算した値（Ｒ１・Ｃ）に応じて調整される。

【0117】

このように、本実施形態の構成によれば、増幅回路１００の利得と利得の周波数特性とを別々に調整することが可能である。したがって、増幅回路１００の回路素子の定数を設定する際の自由度を高めることができる。

【0118】

また、本実施形態における抵抗素子１１０は、分圧回路を構成する抵抗素子１２１の抵抗成分と抵抗素子１２２の抵抗成とを加算した値（Ｒ２＋Ｒ３）よりも大きな抵抗成分（Ｒ１）を有する。

【0119】

この構成によれば、増幅回路１００の増幅域において帰還部１２で生じる熱雑音成分を、減衰域において帰還部１１で生じる熱雑音成分よりも抑えることができる。

【0120】

これに加え、抵抗素子１１０の抵抗値Ｒ１を加算値（Ｒ２＋Ｒ３）よりも大きくすることにより、図８に示した非反転増幅回路９００に比べて容量値Ｃを小さくできる。したがって、増幅回路１００の製造コスト及びサイズを抑制しつつ、増幅回路１００において入力信号の信号成分よりも周波数が低い周波数帯域の利得を減衰させることができる。

【0121】

また、本実施形態における結合部１３は、セラミックコンデンサによって構成される。これにより、結合部１３の温度変化及び経年劣化に伴う容量値Ｃの変動が一般のコンデンサに比べて小さくなるので、増幅回路１００における特性の変動を抑制することができる。

【0122】

特に、上式（８）の関係を満たすように増幅回路１００の部品定数を調整することにより、非反転増幅回路９００に比べて容量値Ｃを小さくできるので、セラミックコンデンサのサイズ及びコストを抑えることができる。したがって、増幅回路１００の製造コスト及びサイズの増加を効果的に削減することができる。

【0123】

（第二実施形態）
図６は、第二実施形態における差動増幅回路２００の構成を示す回路図である。

【0124】

差動増幅回路２００は、図１に示した増幅回路１００を差動増幅回路に適用したものである。差動増幅回路２００は、正極側オペアンプ１０Ａと、正極側帰還部１１Ａと、正極側帰還部１２Ａと、正極側結合部１３Ａと、負極側オペアンプ１０Ｂと、負極側帰還部１１Ｂと、負極側帰還部１２Ｂと、負極側結合部１３Ｂとを備えている。

【0125】

正極側帰還部１１Ａ及び負極側帰還部１１Ｂは、図１に示した帰還部１１に対応する。本実施形態における正極側帰還部１１Ａ及び負極側帰還部１１Ｂは、インピーダンス素子を有し、それぞれ抵抗素子２０Ａ及び抵抗素子２０Ｂによって構成される。

【0126】

正極側帰還部１２Ａ及び負極側帰還部１２Ｂは、図１に示した帰還部１２に対応する。本実施形態における正極側帰還部１２Ａ及び負極側帰還部１２Ｂは、それぞれ分圧回路によって構成される。

【0127】

図１に示した帰還部１２と同様、正極側帰還部１２Ａを構成する分圧回路は、複数のインピーダンス素子として抵抗素子３１Ａ及び抵抗素子３２を有する。そして負極側帰還部１２Ｂを構成する分圧回路は、複数のインピーダンス素子として抵抗素子３１Ｂ及び抵抗素子３２を有する。抵抗素子３２は、図６に示すように、正極側帰還部１２Ａ及び負極側帰還部１２Ｂを構成する各分圧回路における共通の分圧抵抗である。

【0128】

正極側結合部１３Ａ及び負極側結合部１３Ｂは、図１に示した結合部１３に対応する。本実施形態における正極側結合部１３Ａ及び負極側結合部１３Ｂは、それぞれ容量素子４０Ａ及び４０Ｂによって構成される。

【0129】

第一実施形態と同様、差動増幅回路２００において、入力端子１Ａに印加される入力信号に対する出力端子２Ａに生じる出力信号の利得の上限は、抵抗素子３１Ａ，３２の定数（抵抗値）に応じて調整される。そして利得の周波数特性は、抵抗素子２０Ａ及び容量素子４０Ａの定数に応じて調整される。

【0130】

同様に、入力端子１Ｂの入力信号に対する出力端子２Ｂの出力信号の利得の上限は、抵抗素子３１Ａ，３２の定数に応じて調整され、利得の周波数特性は、抵抗素子２０Ｂ及び容量素子４０Ｂの定数に応じて調整される。

【0131】

このように、差動増幅回路２００においても、利得の上限及び利得の周波数特性の双方を独立して調整することができる。

【0132】

（第三実施形態）
図７は、第三実施形態における測定装置３００の構成を示すブロック図である。

【0133】

測定装置３００は、測定対象物ＤＵＴのインピーダンスを測定するための測定装置に対し、図１に示した増幅回路１００を適用したものである。本実施形態では、測定対象物ＤＵＴは、二次電池又は電気二重層などで構成される蓄電デバイスであり、測定装置３００は、例えばバッテリテスタである。

【0134】

測定装置３００は、増幅回路１００に加えて、操作受付部３１０と、処理部３２０と、表示部３３０と、制御回路４１０と、交流印加回路４２０と、同期検波回路４３０と、直流アンプ４４０と、切替器４５０と、ＡＤ変換器４６０と、を備えている。

【0135】

操作受付部３１０は、キーボード、マウス及びタッチパネルなどによって構成される。操作受付部３１０は、測定者による入力操作によって生成される操作信号を受け付け、その操作信号を処理部３２０に出力する。操作受付部３１０は、例えば、直流電圧の測定又はインピーダンスの測定を指示する操作信号を受け付ける。

【0136】

処理部３２０は、プロセッサを備えるコンピュータによって構成される。処理部３２０は、操作受付部３１０からインピーダンスの測定を指示する操作信号を取得すると、測定対象物ＤＵＴに交流信号を印加するための制御信号を制御回路４１０に供給する。

【0137】

また、処理部３２０は、測定対象物ＤＵＴに生じる応答信号を示す測定データをＡＤ変換器４６０から取得すると、その測定データに示される応答信号に基づいて測定対象物ＤＵＴのインピーダンスを算出する。処理部３２０は、インピーダンスの算出結果を表示部３３０に出力する。

【0138】

表示部３３０は、液晶ディスプレイ又は有機ＥＬディスプレイなどによって構成される。表示部３３０は、例えば、インピーダンスの測定結果を表示する。

【0139】

制御回路４１０は、処理部３２０からの制御信号に従って、交流印加回路４２０及び切替器４５０の各々の動作を制御する。例えば、処理部３２０が直流電圧の測定処理を実行する場合は、制御回路４１０は、交流印加回路４２０に対して交流信号の停止指令を出すとともに、直流アンプ４４０とＡＤ変換器４６０との間を接続するよう切替器４５０の接続を切り替える。

【0140】

また、処理部３２０がインピーダンスの測定処理を実行する場合は、制御回路４１０は、交流印加回路４２０に対して交流信号の印加指令を出すとともに、同期検波回路４３０とＡＤ変換器４６０との間を接続するよう切替器４５０の接続を切り替える。

【0141】

交流印加回路４２０は、制御回路４１０から交流信号の印加指令を受けると、所定の周波数の交流信号を測定対象物ＤＵＴに印加する。このとき、交流印加回路４２０は、測定対象物ＤＵＴに印加される交流信号と同相の同期信号を同期検波回路４３０に供給する。

【0142】

例えば、交流印加回路４２０は、測定対象物ＤＵＴを構成する蓄電デバイスの正極及び負極間に１［ｋＨｚ］の交流電流を印加する。この状態において、一対のプローブにより測定対象物ＤＵＴの電極間に生じる交流電圧が応答信号として検出される。

【0143】

増幅回路１００は、測定対象物ＤＵＴから出力される応答信号を増幅する交流アンプである。本実施形態では、正極側のプローブの接続端子３０３が増幅回路１００の入力端子１に接続されるとともに、負極側のプローブの接続端子３０４の電位が増幅回路１００の基準電位として用いられる。例えば、図２に示すグランド電位ＧＮＤの代わりに負極側のプローブの接続端子３０４が抵抗素子１２２の一端に接続される。

【0144】

増幅回路１００の増幅域は、１［ｋＨｚ］の信号成分を包含するように設計されている。このため、増幅回路１００は、測定対象物ＤＵＴからの応答信号を所定の利得、例えば数十倍で増幅するとともに、測定対象物ＤＵＴの直流電圧の増幅を制限する。このように、直流電圧の増幅を制限することにより、増幅回路１００の出力飽和を回避することができる。増幅回路１００は、増幅した応答信号を同期検波回路４３０に出力する。

【0145】

同期検波回路４３０は、交流印加回路４２０から供給される同期信号に基づいて増幅後の応答信号のうち同期信号と同相の周波数成分を検波する。具体的には、同期検波回路４３０は、増幅回路１００で増幅された応答信号に対して同期信号を乗じることにより、増幅後の応答信号のうち測定対象物ＤＵＴに印加された交流電流と同相の交流電圧を抽出する。そして同期検波回路４３０は、抽出した交流電圧を示す応答信号を、切替器４５０の第一入力端子に出力する。

【0146】

直流アンプ４４０は、測定対象物ＤＵＴの直流電圧を増幅する。そして直流アンプ４４０は、増幅した直流電圧を示す直流信号を切替器４５０の第二入力端子に出力する。

【0147】

切替器４５０は、制御回路４１０の指令に従って、ＡＤ変換器４６０に接続される回路を同期検波回路４３０又は直流アンプ４４０に切り替える。例えば、インピーダンス測定を実行する場合、切替器４５０は、同期検波回路４３０からの応答信号をＡＤ変換器４６０に出力する。一方、直流電圧の測定を実行する場合、切替器４５０は、直流アンプ４４０からの直流信号をＡＤ変換器４６０に出力する。

【0148】

ＡＤ変換器４６０は、切替器４５０から出力される信号をアナログ信号からデジタル信号に変換する。ＡＤ変換器４６０は、変換したデジタル信号を測定データとして処理部３２０に出力する。

【0149】

これにより、処理部３２０は、測定データに示される応答信号を検出する。さらに処理部３２０は、検出した応答信号と印加した交流信号とを用いて測定対象物ＤＵＴのインピーダンスを算出する。このように、処理部３２０は、増幅回路１００からの出力信号に基づいて測定対象物ＤＵＴの物理量を測定する測定部を構成する。

【0150】

本実施形態では、測定装置３００に増幅回路１００を適用することにより、増幅回路１００において応答信号を増幅しつつ、回路素子に作用する電流によって生じるノイズを低減することができる。また、増幅回路１００は、応答信号を増幅するとともに直流信号の増幅を抑制することにより、増幅回路１００の出力飽和が抑制されるので、応答信号を的確に増幅することができる。

【0151】

また、増幅回路１００は、非反転増幅回路で構成することにより、反転増幅回路に比べて、入力インピーダンスが高いので測定対象物ＤＵＴから増幅回路１００に流入する電流を低減することができる。これにより、流入電流に伴う応答電圧の低下が抑制されるので、測定対象物ＤＵＴのインピーダンスを精度よく測定することができる。

【0152】

続いて、第三実施形態における作用効果について説明する。

【0153】

本実施形態における測定装置３００は、測定対象物ＤＵＴから入力される入力信号を増幅する増幅回路１００と、増幅回路１００からの出力信号に基づいて測定対象物ＤＵＴの物理量を測定する測定部として機能する処理部３２０と、を含む。

【0154】

この構成によれば、増幅回路１００に入力される入力信号の高周波成分を増幅しつつ低周波成分の増幅を抑制することができる。これにより、増幅回路１００の出力飽和が抑制されるので、的確に入力信号を増幅することができる。

【0155】

以上、本発明の各実施形態について説明したが、上記実施形態は本発明の適用例の一部を示したに過ぎず、本発明の技術的範囲を上記実施形態の具体的構成に限定する趣旨ではない。

【符号の説明】

【0156】

１０、１０Ａ、１０Ｂ オペアンプ
１１、１１Ａ、１１Ｂ 帰還部（第一の帰還部）
１２、１２Ａ、１２Ｂ 帰還部（第二の帰還部）
１３ 結合部
１００ 増幅回路
１１０ 抵抗素子（インピーダンス素子）
１２１、１２２ 抵抗素子（インピーダンス素子、分圧回路）
１３０ 容量素子
２００ 差動増幅回路（増幅回路）
３００ 測定装置

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【図7】

【図8】