特開 2022-93275 積層型キャパシタ及びその実装基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022093275

(43)【公開日】2022-06-23

(54)【発明の名称】積層型キャパシタ及びその実装基板

(51)【国際特許分類】

   H01G 4/30 20060101AFI20220616BHJP

   H01G 2/06 20060101ALI20220616BHJP

【ＦＩ】

H01G4/30 201M

H01G4/30 201L

H01G2/06 500

H01G4/30 515

H01G4/30 512

H01G4/30 201K

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2021185647

(22)【出願日】2021-11-15

(31)【優先権主張番号】10-2020-0173139

(32)【優先日】2020-12-11

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】セオ、ヨ ハン

(72)【発明者】

【氏名】キム、ミン ホエ

(72)【発明者】

【氏名】チョ、ジョン ヒュン

(72)【発明者】

【氏名】ソン、ミン スン

(72)【発明者】

【氏名】ユン、ビュン キル

(72)【発明者】

【氏名】ホワン、ジュン ウン

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC09

5E001AD02

5E001AE02

5E001AE03

5E001AF06

5E082AA01

5E082AB03

5E082BC31

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG26

5E082GG10

5E082GG11

5E082GG28

5E082JJ03

5E082JJ12

5E082JJ23

5E082PP03

5E082PP09

(57)【要約】

【課題】向上された曲げ強度を有する積層型キャパシタ及びその実装基板を提供する。
【解決手段】
本発明は、複数の誘電体層と、上記誘電体層を間に挟んで交互に配置される第１及び第２内部電極を含み、上記第１及び第２内部電極が重なる活性領域と上記活性領域の上下にそれぞれ配置される上部及び下部カバーを含む本体と、上記本体上に上記第１及び第２内部電極とそれぞれ接続されるように配置される第１及び第２外部電極と、を含み、上記上部及び下部カバーがＢＴ（チタン酸バリウム、ＢａＴｉＯ_３）及びＹＳＺ（Ｙｔｔｒｉａ ｓｔａｂｉｌｉｚｅｄ ｚｉｒｃｏｎｉａ）を含む積層型キャパシタ及びその実装基板を提供する。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数の誘電体層と、前記誘電体層を間に挟んで交互に配置される第１内部電極及び第２内部電極を含み、前記第１内部電極及び前記第２内部電極が重なる活性領域と前記活性領域の上下にそれぞれ配置される上部カバー及び下部カバーを含む本体と、
前記本体上に前記第１内部電極及び前記第２内部電極とそれぞれ接続されるように配置される第１外部電極及び第２外部電極と、を含み、
前記上部カバー及び前記下部カバーがＢＴ（チタン酸バリウム、ＢａＴｉＯ_３）及びＹＳＺ（Ｙｔｔｒｉａ ｓｔａｂｉｌｉｚｅｄ ｚｉｒｃｏｎｉａ）を含む、積層型キャパシタ。

【請求項2】

前記ＹＳＺが部分的にテトラゴナル（ｔｅｔｒａｇｏｎａｌ）相を有する、請求項１に記載の積層型キャパシタ。

【請求項3】

前記本体は、前記活性領域の組成と前記上部カバー及び前記下部カバーの領域の組成が異なる、請求項１または２に記載の積層型キャパシタ。

【請求項4】

前記活性領域がＢＴを含み、ＹＳＺを含まない、請求項３に記載の積層型キャパシタ。

【請求項5】

前記上部カバー及び前記下部カバーは、ＢＴ１００重量部に対して０．５～１０重量部のＹＳＺを含む、請求項１から４のいずれか一項に記載の積層型キャパシタ。

【請求項6】

前記上部カバー及び前記下部カバーにおいて、ＹＳＺサイズがＢＴサイズに対して５～２５％である、請求項１から５のいずれか一項に記載の積層型キャパシタ。

【請求項7】

前記上部カバー及び前記下部カバーの総厚さが前記本体の全体厚さに対して１０～４０％である、請求項１から６のいずれか一項に記載の積層型キャパシタ。

【請求項8】

前記上部カバー及び前記下部カバーは、ＢＴ１００重量部に対して０．５～１０重量部のＹＳＺを含み、
前記上部カバー及び前記下部カバーにおいて、ＹＳＺサイズがＢＴサイズに対して５～２５％である、請求項１から７のいずれか一項に記載の積層型キャパシタ。

【請求項9】

前記上部カバー及び前記下部カバーは、ＢＴ１００重量部に対して０．５～１０重量部のＹＳＺを含み、
前記上部カバー及び前記下部カバーの総厚さが前記本体の全体厚さに対して１０～４０％である、請求項１から８のいずれか一項に記載の積層型キャパシタ。

【請求項10】

前記上部カバー及び前記下部カバーにおいて、ＹＳＺサイズがＢＴサイズに対して５～２５％であり、
前記上部カバー及び前記下部カバーの総厚さが前記本体の全体厚さに対して１０～４０％である、請求項１から９のいずれか一項に記載の積層型キャパシタ。

【請求項11】

前記上部カバー及び前記下部カバーは、ＢＴ１００重量部に対して０．５～１０重量部のＹＳＺを含み、
前記上部カバー及び前記下部カバーにおいて、ＹＳＺサイズがＢＴサイズに対して５～２５％であり、
前記上部カバー及び前記下部カバーの総厚さが前記本体の全体厚さに対して１０～４０％である、請求項１から１０のいずれか一項に記載の積層型キャパシタ。

【請求項12】

前記本体は、第１方向に互いに対向する第１面及び第２面と、第１方向と垂直な第２方向に互いに対向する第３面及び第４面と、第１方向と垂直な第３方向に互いに対向する第５面及び第６面を含み、
前記第１内部電極及び前記第２内部電極が第１方向に交互に配置され、
前記本体の第３面及び第４面に前記第１外部電極及び前記第２外部電極がそれぞれ配置される、請求項１から１１のいずれか一項に記載の積層型キャパシタ。

【請求項13】

前記第１外部電極及び前記第２外部電極は、前記本体の第３面及び第４面にそれぞれ配置される第１接続部及び第２接続部と、前記第１接続部及び前記第２接続部から前記本体の第１面の一部までそれぞれ延長される第１バンド部及び第２バンド部と、をそれぞれ含む、請求項１２に記載の積層型キャパシタ。

【請求項14】

一面に第１電極パッド及び第２電極パッドを有する基板と、
請求項１から１３のいずれか一項に記載の積層型キャパシタと、を含み、
前記積層型キャパシタの第１外部電極及び第２外部電極が前記第１電極パッド及び前記第２電極パッドにそれぞれ接続されるように実装される、積層型キャパシタの実装基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型キャパシタ及びその実装基板に関するものである。

【背景技術】

【0002】

積層型キャパシタは、小型でありながらも高容量の実現が可能であり、様々な電子機器に用いられている。

【0003】

最近では、環境にやさしい自動車及び電気自動車の急浮上に伴い、自動車内の電力駆動システムが増加しており、これによって自動車に必要な積層型キャパシタの需要も増加している。

【0004】

自動車用部品として用いられるためには、高いレベルの熱信頼性、電気的信頼性、及び機械的信頼性が要求されるため、積層型キャパシタに要求される性能も次第に高度化している。

【0005】

かかる機械的特性のうち、曲げ強度がある。曲げ強度が弱いと、基板に積層型キャパシタを実装して押したとき、積層型キャパシタに加わる応力によって積層型キャパシタを貫通する形の曲げクラックが発生することがある。

【0006】

かかる曲げクラックは、内部電極を断絶させるようになり、これによって製品の容量を低下させる製品不良の原因になることがある。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】韓国特許登録公報第１０－１９４１０９２号

【特許文献2】日本特許公開公報第２００９－７１１０６号

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明の目的は、向上された曲げ強度を有する積層型キャパシタ及びその実装基板を提供することである。

【課題を解決するための手段】

【0009】

本発明の一側面は、複数の誘電体層と、上記誘電体層を間に挟んで交互に配置される第１及び第２内部電極を含み、上記第１及び第２内部電極が重なる活性領域と上記活性領域の上下にそれぞれ配置される上部及び下部カバーを含む本体と、上記本体上に上記第１及び第２内部電極とそれぞれ接続されるように配置される第１及び第２外部電極と、を含み、上記上部及び下部カバーがＢＴ（チタン酸バリウム、ＢａＴｉＯ_３）及びＹＳＺ（Ｙｔｔｒｉａ ｓｔａｂｉｌｉｚｅｄ ｚｉｒｃｏｎｉａ）を含む積層型キャパシタを提供する。

【0010】

本発明の一実施形態において、上記ＹＳＺは部分的にテトラゴナル（Ｔｅｔｒａｇｏｎａｌ）相を有することができる。

【0011】

本発明の一実施形態において、上記本体は、上記活性領域の組成と上記上部及び下部カバー領域の組成が異なることができる。

【0012】

本発明の一実施形態において、上記活性領域はＢＴを含み、ＹＳＺを含まないことができる。

【0013】

本発明の一実施形態において、上記上部及び下部カバーは、ＢＴ１００重量部に対して０．５～１０重量部のＹＳＺを含むことができる。

【0014】

本発明の一実施形態において、上記上部及び下部カバーでのＹＳＺサイズがＢＴサイズに対して５～２５％であることができる。

【0015】

本発明の一実施形態において、上記上部及び下部カバーの総厚さが上記本体の全体厚さに対して１０～４０％であることができる。

【0016】

本発明の一実施形態において、上記本体は、第１方向に互いに対向する第１及び第２面と、第１方向と垂直な第２方向に互いに対向する第３及び第４面と、第１方向と垂直な第３方向に互いに対向する第５及び第６面を含み、上記第１及び第２内部電極が第１方向に交互に配置され、上記本体の第３及び第４面に上記第１及び第２外部電極がそれぞれ配置されることができる。

【0017】

本発明の一実施形態において、上記第１及び第２外部電極は、上記本体の第３及び第４面にそれぞれ配置される第１及び第２接続部と、上記第１及び第２接続部から上記本体の第１面の一部までそれぞれ延長される第１及び第２バンド部と、をそれぞれ含むことができる。

【0018】

本発明の他の側面は、一面に第１及び第２電極パッドを有する基板と、上記積層型キャパシタと、を含み、上記積層型キャパシタの第１及び第２外部電極が上記第１及び第２電極パッドにそれぞれ接続されるように実装される積層型キャパシタの実装基板を提供する。

【発明の効果】

【0019】

本発明の一実施形態によると、ＢＴ及びＹＳＺが混合された複合材料をカバーに適用して積層型キャパシタの曲げ強度を向上させることができる。

【図面の簡単な説明】

【0020】

【図1】本発明の一実施形態に係る積層型キャパシタの概略的な構造を示した斜視図である。

【図2】（ａ）及び（ｂ）は、図１の第１及び第２内部電極の構造をそれぞれ示した平面図である。

【図3】図１のＩ－Ｉ'線に沿った断面図である。

【図4】ＹＳＺの含有量に応じたＢＴ－ＹＳＺ複合物の３点曲げ強度を示したグラフである。

【図5】（ａ）及び（ｂ）は、活性領域のＢＴセラミック及びカバーのＢＴ－ＹＳＺ複合材の破断面をそれぞれ示したＳＥＭ写真である。

【図6】活性領域及びカバーがＢＴからなる比較例と、本発明の一実施形態による積層型キャパシタにおいて、押し込み深さに応じた良品率をそれぞれ示したグラフである。

【図7】図１の積層型キャパシタが基板に実装された形態を示した斜視図である。

【発明を実施するための形態】

【0021】

以下、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0022】

また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0023】

図１～図３を参照すると、本発明の一実施形態に係る積層型キャパシタ１００は、本体１１０と第１及び第２外部電極１３１、１３２を含む。

【0024】

本実施形態を明確に説明するために、本体１１０の方向を定義すると、図面上に表示されたＸ、Ｙ、及びＺはそれぞれ長さ方向、幅方向及び厚み方向を示す。

【0025】

ここで、厚さ方向は、誘電体層１１１が積層された積層方向と同一概念で用いられることができる。

【0026】

また、本体１１０の形状は特に制限されず、例えば、おおよそ六面体状を有することができる。

【0027】

本実施形態において、説明の便宜のために、本体１１０の誘電体層１１１が積層されるＺ方向の互いに対向する両面を第１及び第２面１、２と、第１及び第２面１、２を連結し、互いに対向するＸ方向の両面を第３及び第４面３、４と、これと垂直に交差し、Ｙ方向に互いに対向する両面を第５及び第６面５、６と定義することにする。

【0028】

本体１１０は、活性領域１１５及びマージン部である上部及び下部カバー１１２、１１３を含む。

【0029】

活性領域１１５は、キャパシタの容量形成に寄与する部分として、複数の誘電体層１１１と誘電体層１１１を間に挟んで第１及び第２内部電極１２１、１２２がＺ方向に交互に配置されるように積層されたものである。

【0030】

上部カバー１１２は、図面上で活性領域１１５で最上部に配置された第１内部電極１２１の上面上に所定厚さで形成された部分であり、下部カバー１１３は、活性領域１１５で最下部に配置された第２内部電極１２２の下面に所定厚さで形成された部分である。

【0031】

本実施形態において、上部カバー１１２及び下部カバー１１３は、活性領域１１５に含まれる誘電体層１１１と異なる組成を有する誘電体からなることができる。

【0032】

この時、上部及び下部カバー１１２、１１３の総厚さは、本体１１０の全体厚さに対して１０～４０％であることができる。

【0033】

活性領域１１５の誘電体層１１１は、上述した実施形態の誘電体パウダーを含み、焼結された状態で隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずに確認しにくいほど一体化することができる。

【0034】

第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であって、誘電体層１１１の積層方向に沿って互いに対向するように配置され、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。

【0035】

第１及び第２内部電極１２１、１２２は、その一端が本体１１０の第３及び第４面３、４を介して、それぞれ露出することができる。

【0036】

また、本体１１０の第３及び第４面３、４を介して露出する第１及び第２内部電極１２１、１２２の端部は、本体１１０の第３及び第４面３、４で第１及び第２外部電極１３１、１３２にそれぞれ接続されて電気的に連結されることができる。

【0037】

第１及び第２外部電極１３１、１３２に所定の電圧を印加すると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。

【0038】

この時、積層型キャパシタ１００の静電容量は、活性領域１１５でＺ方向に互いに重なる第１及び第２内部電極１２１、１２２の重なり面積と比例するようになる。

【0039】

第１及び第２内部電極１２１、１２２は、導電性金属で形成され、例えば、ニッケル（Ｎｉ）またはニッケル（Ｎｉ）合金などの材料を用いることができるが、本発明がこれに限定されるものではない。

【0040】

また、上記導電性金属の印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができ、本発明がこれに限定されるものではない。

【0041】

第１及び第２外部電極１３１、１３２は、第１及び第２接続部１３１ａ、１３２ａと、第１及び第２バンド部１３１ｂ、１３２ｂをそれぞれ含む。

【0042】

第１及び第２接続部１３１ａ、１３２ａは、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２の露出される部分と、それぞれ接触されて電気的に連結される部分である。

【0043】

第１及び第２バンド部１３１ｂ、１３２ｂは、第１及び第２接続部１３１ａ、１３２ａから本体１１０の第１面１の一部までそれぞれ延長される部分である。

【0044】

この時、固着強度の向上のために、第１及び第２バンド部１３１ｂ、１３２ｂは、第１及び第２接続部１３１ａ、１３２ａから本体１１０の第２面２の一部と第５及び第６面５、６の一部までそれぞれ延長されることができる。

【0045】

このような第１及び第２外部電極１３１、１３２は、導電性金属を含む導電性ペーストにより形成されることができる。

【0046】

上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）またはこれらの合金であることができ、本発明がこれに限定されるものではない。

【0047】

一方、第１及び第２外部電極１３１、１３２は、必要に応じて、その表面にニッケル（Ｎｉ）またはスズ（Ｓｎ）などでめっき層（図示せず）をさらに形成することができる。

【0048】

従来の積層型キャパシタの曲げ強度を向上させる方法として、２つの積層型キャパシタを積み重ねて、外部電極をメタルフレームで連結して単一素子化する方法がある。他の方法としては、外部電極に導電性樹脂層を適用する方法がある。

【0049】

しかし、上記２つの方法は、積層型キャパシタが受ける応力を緩和させる方法として、積層型キャパシタが一定レベル以上の応力をさらに受けるようになると、本体が耐えられず、曲げクラックが発生することがある。

【0050】

また、メタルフレームを用いる場合、メタルフレームのサイズの分だけ電子部品自体のサイズが増加するようになるという問題がある。

【0051】

そして、積層型キャパシタの曲げ強度特性に影響を及ぼす因子として機械的強度がある。

【0052】

積層型キャパシタが実装された基板を押すと、基板の反りによる応力がチップに印加され、このような応力は、バンド部の端部で最大となり、この部分の小さな欠陥からクラックが発生するようになる。

【0053】

すなわち、クラック発生を最小限に抑えるための方法の一つは、積層型キャパシタで特に応力が集中されるバンド部の端部の付近の機械的強度を高めることである。

【0054】

このために、本発明においては、ＢＴ（チタン酸バリウム、ＢａＴｉＯ_３）マトリックスにＹＳＺ（Ｙｔｔｒｉａ ｓｔａｂｉｌｉｚｅｄ ｚｉｒｃｏｎｉａ）ナノ粒子が混合されたＢＴ－ＹＳＺ合成材料を上部及び下部カバーに適用する。

【0055】

この時、上部及び下部カバー１１２、１１３は、ＢＴ１００重量部に対して０．５～１０重量部のＹＳＺを含むことができる。

【0056】

図５の（ａ）及び（ｂ）は、活性領域のＢＴセラミック及びカバーのＢＴ－ＹＳＺ複合材の破断面の微細構造をそれぞれ示したＳＥＭ写真として、２万倍～５万倍の倍率で撮影したものであり、図５のように、上部及び下部カバー１１２、１１３でのＹＳＺサイズは、ＢＴサイズに対して５～２５％であることができる。

【0057】

この時、ＹＳＺサイズは、積層型キャパシタのＸ方向の中央に切断してＹ－Ｚ面と平行に生成された破断面を撮影し、破断面のカバーをＹ方向に３等分した地点で撮影したイメージについてＹＳＺの大きさを測定して平均した値である。

【0058】

ＢＴ－ＹＳＺ複合材料は、ＢＴ誘電体母体（ｍａｔｒｉｘ）にＺｒＯ_２ナノ粒子が分散されている混合物構造である。

【0059】

挿入されたＺｒＯ_２粒子は、３ｍｏｌ％のＹ_２Ｏ_３を含有して部分的にテトラゴナル（ｔｅｔｒａｇｏｎａｌ）相として安定化している数十ナノメートルの大きさを有する酸化物粒子である。

【0060】

ＢＴ誘電体セラミックは、添加剤及び焼結温度に応じて異なるが、曲げ強度（ｂｅｎｄｉｎｇ ｓｔｒｅｎｇｔｈ）が約３０～８０ＭＰａであるのに対し、ＺｒＯ_２粒子は焼結された場合、１，２００ＭＰａと高い。

【0061】

したがって、図４のように、ＢＴにＺｒＯ_２粒子を挿入した複合材料の場合、ＹＳＺの含有量に応じて曲げ強度が１２５ＭＰａに高まり、積層型キャパシタ製作時に曲げ強度の特性がＢＴのみで形成された誘電体セラミック材料よりも高くなると予想される。

【0062】

また、ＹＳＺの場合、焼結温度が１，３００℃以上とＢＴよりも高いため、ＢＴとＹＳＺを混合して焼結すると、ほとんどが２次相に残っている化合物の形態になり、ＢＴ－ＹＳＺ混合材料は、混合規則（ｒｕｌｅ ｏｆ ｍｉｘｔｕｒｅ）によって弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）、ヤング率（Ｙｏｕｎｇ'ｓ ｍｏｄｕｌｕｓ）、及び曲げ強度などの機械的特性が増加するようになる。

【0063】

したがって、ＢＴ－ＹＳＺ複合材料を上部及び下部カバーに適用した本実施形態の積層型キャパシタの場合、既存の上部及び下部カバーがＢＴのみで形成された積層型キャパシタに対して積層型キャパシタの曲げ強度を向上させ、これにより曲げクラックが発生する程度を著しく下げるか、防止することができる。

【0064】

一方、ＢＴ－ＹＳＺ複合材料は、１，２００度以上で焼結時、部分的にｔｅｔｒａｇｏｎａｌ相であるＺｒＯ_２の一部がＢＴ結晶粒に拡散されて入るため、ＢＴ誘電体にＺｒ元素がドーピングされた効果を奏することができる。

【0065】

このようにＢＴ誘電体にＺｒ元素がドーピングされた効果が現れると、活性領域では、誘電体の特性変化が誘発されることがあるため、これを防止するために、本実施形態においては、上部及び下部カバーのみにＢＴ－ＹＳＺ構造を適用し、活性領域はＹＳＺを含まず、ＢＴのみで実現することが好ましい。

【0066】

図６は、本発明の実施形態の構造を有する積層型キャパシタと、従来の積層型キャパシタの曲げ変形のテスト結果を比較して示したものである。

【0067】

ここで、比較例（＃１）は、活性領域とカバーが同一のＢＴからなる構造であり、実施例（＃２）は、上部及び下部カバーがＢＴ－ＹＳＺ複合材料からなる構造を有する積層型キャパシタである。

【0068】

この時、それぞれのサンプルに用いられた積層型キャパシタは、Ｘ方向の長さが１．６ｍｍであり、Ｙ方向の長さが０．８ｍｍであり、２．２μＦの電気的特性を有する。

【0069】

そして、実施例の場合、上部及び下部カバーにＢＴ１００重量部に対して３重量部のＹＳＺを添加した。

【0070】

このような積層型キャパシタをＰＣＢにそれぞれ実装して、基板の押し込み深さを１ｍｍずつ増加させながら積層型キャパシタにクラックが発生するかを観察して図６に示す。

【0071】

図６を参照すると、比較例の場合、押し込み深さが５ｍｍのときからクラックが発生し始めて、押し込み深さが１０ｍｍを超えると良品率が０％に近くなり、押し込み深さが１１ｍｍを超えると良品率が０％を示した。良品率は次のように決定されることができる。ＭＬＣＣは、ＰＣＢ基板に実装し、カスタマイズ型円型チップを用いて基板を押すと、基板が曲がり、ＭＬＣＣの静電容量が変更される。このとき、特定の押し込み深さ（ｐｒｅｓｓｉｎｇ ｄｅｐｔｈ）においては、クラック発生によって静電容量が急激に減少する。この場合、ＭＬＣＣはショートされ、それは不良（ｄｅａｄ）を意味する。良品率は、テストされたすべてのＭＬＣＣに対して生存したＭＬＣＣ（不良ではないＭＬＣＣ）の割合である。図６の＃１において、テストされたＭＬＣＣの総個数は、２０個である。押し込み深さが４ｍｍであると、すべてのＭＬＣＣにおいてクラックがないが、５ｍｍで１個が不良であるため、５ｍｍにおける良品率は、９５％（１／２０ ｄｅａｄ）である。そして、６ｍｍの押し込み深さの場合、良品率は８０％（４／２０ ｄｅａｄ）である。

【0072】

これに対し、実施例の場合、押し込み深さ９ｍｍまでは良品率が９９％以上を示し、押し込み長さが１０ｍｍである場合にも良品率が９５％であり、押し込み深さが１１ｍｍを超えても比較例のように良品率が急激に低下する現象は発生しなかった。

【0073】

したがって、本発明の実施形態のように、上部及び下部カバーにＢＴ－ＹＳＺ複合材料を適用すると、積層型キャパシタの曲げ強度の特性が向上することが確認できる。

【0074】

図７は、図１の積層型キャパシタが基板に実装された形態を示した斜視図である。

【0075】

図７を参照すると、本実施形態に係る積層型キャパシタの実装基板は、積層型キャパシタ１００が実装される基板２１０と、基板２１０の上面に互いに離隔されるように形成された第１及び第２電極パッド２２１、２２２を含む。

【0076】

積層型キャパシタ１００は、第１及び第２外部電極１３１、１３２が第１及び第２電極パッド２２１、２２２上にそれぞれ接触されるように位置した状態ではんだ２３１、２３２によって基板２１０と電気的に連結されることができる。

【0077】

この時、積層型キャパシタ１００は、曲げ強度の改善効果を実現するためには、本実施形態のように第１及び第２内部電極１２１、１２２が基板２１０に対して水平に配置されることが好ましい。

【0078】

ここで、積層セラミックキャパシタ１００は、上述した本発明の一実施形態に係る積層セラミックキャパシタであって、以下詳細な説明は重複を避けるために省略する。

【0079】

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

【符号の説明】

【0080】

１００ 積層型キャパシタ
１１０ 本体
１１１ 誘電体層
１１２、１１３ 上部及び下部カバー
１１５ 活性領域
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
２１０ 基板
２２１、２２２ 第１及び第２電極パッド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】