知財求人 - 知財ポータルサイト「IP Force」
▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022095593
(43)【公開日】2022-06-28
(54)【発明の名称】透明表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20220621BHJP
H01L 27/32 20060101ALI20220621BHJP
H01L 51/50 20060101ALI20220621BHJP
H05B 33/06 20060101ALI20220621BHJP
H05B 33/12 20060101ALI20220621BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 365
H01L27/32
H05B33/14 A
H05B33/06
H05B33/12 B
【審査請求】有
【請求項の数】29
【出願形態】ＯＬ
(21)【出願番号】P 2021203835
(22)【出願日】2021-12-16
(31)【優先権主張番号】10-2020-0176169
(32)【優先日】2020-12-16
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林特許業務法人
(72)【発明者】
【氏名】パク， ジェヒ
【テーマコード（参考）】
3K107
5C094
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC31
3K107DD11
3K107DD38
3K107DD39
3K107HH05
5C094AA00
5C094BA03
5C094BA27
5C094BA31
5C094BA43
5C094BA52
5C094CA19
5C094DB04
5C094FA01
5C094FA02
(57)【要約】 （修正有）
【課題】非透過領域の面積を減少または最小化させて、光透過率を向上させる。
【解決手段】本発明の一実施例に係る透明表示装置は、透過領域および透過領域の間に配置された複数のサブ画素を具備した基板、複数のサブ画素それぞれに具備され、第1分割電極および第2分割電極を含む第1電極、第1分割電極と第2分割電極の間を一直線に連結する連結電極、第1電極上に具備された有機発光層、および有機発光層上に具備された第2電極を含む。
【選択図】図4
【解決手段】本発明の一実施例に係る透明表示装置は、透過領域および透過領域の間に配置された複数のサブ画素を具備した基板、複数のサブ画素それぞれに具備され、第1分割電極および第2分割電極を含む第1電極、第1分割電極と第2分割電極の間を一直線に連結する連結電極、第1電極上に具備された有機発光層、および有機発光層上に具備された第2電極を含む。
【選択図】図4
【特許請求の範囲】
【請求項1】
複数の透過領域および前記複数の透過領域間に配置された複数のサブ画素を具備した基板、
前記複数のサブ画素のそれぞれに具備され、第1分割電極および第2分割電極を含む第1電極、
前記第1分割電極と前記第2分割電極の間を一直線に連結する連結電極、
前記第1電極上に具備された有機発光層、および
前記有機発光層上に具備された第2電極を含む透明表示装置。
前記複数のサブ画素のそれぞれに具備され、第1分割電極および第2分割電極を含む第1電極、
前記第1分割電極と前記第2分割電極の間を一直線に連結する連結電極、
前記第1電極上に具備された有機発光層、および
前記有機発光層上に具備された第2電極を含む透明表示装置。
【請求項2】
前記連結電極と前記透過領域の間の境界が、前記第1分割電極と前記透過領域の間の境界および前記第2分割電極と前記透過領域の間の境界と一直線をなす、請求項１に記載の透明表示装置。
【請求項3】
前記透過領域間で第1方向に延在した第1信号ライン、
前記透過領域間で第2方向に延在した第2信号ライン、および
前記第1信号ラインと前記透過領域の間で前記第1方向に長く形成された第1キャパシタパターン部および前記第1キャパシタパターン部の一端から延在し、前記第2信号ラインと前記透過領域の間で前記第2方向に長く形成された第2キャパシタパターン部を含むキャパシタをさらに含む、請求項１に記載の透明表示装置。
前記透過領域間で第2方向に延在した第2信号ライン、および
前記第1信号ラインと前記透過領域の間で前記第1方向に長く形成された第1キャパシタパターン部および前記第1キャパシタパターン部の一端から延在し、前記第2信号ラインと前記透過領域の間で前記第2方向に長く形成された第2キャパシタパターン部を含むキャパシタをさらに含む、請求項１に記載の透明表示装置。
【請求項4】
前記複数のサブ画素のうち少なくとも一つの第1分割電極および少なくとも一つの第2分割電極が、前記第1キャパシタパターン部および前記第1信号ライン上で前記第1方向に離隔して配置され、
前記連結電極は、第1層で第1方向に延在し、前記第1方向に離隔して配置された第1分割電極および第2分割電極を連結する第1連結電極を含む、請求項３に記載の透明表示装置。
前記連結電極は、第1層で第1方向に延在し、前記第1方向に離隔して配置された第1分割電極および第2分割電極を連結する第1連結電極を含む、請求項３に記載の透明表示装置。
【請求項5】
前記第1層が、前記第1分割電極および前記第2分割電極と同じ層である、請求項４に記載の透明表示装置。
【請求項6】
前記第1キャパシタパターン部が、前記透過領域で前記第1信号ラインの方向に凹な領域を形成する第1凹部を含み、前記第1連結電極は、前記第1キャパシタパターン部の凹な領域と少なくとも一部が重畳する、請求項４に記載の透明表示装置。
【請求項7】
前記第1キャパシタパターン部の第1凹部で前記透過領域の方向に突出して前記第1連結電極と少なくとも一部が重畳するコンタクト電極をさらに含み、
前記コンタクト電極が、第1コンタクトホールを介して前記第1連結電極と連結する、請求項７に記載の透明表示装置。
前記コンタクト電極が、第1コンタクトホールを介して前記第1連結電極と連結する、請求項７に記載の透明表示装置。
【請求項8】
前記第1連結電極が、前記第1コンタクトホールと前記第1分割電極の間に具備された第1カット領域および前記第1コンタクトホールと前記第2分割電極の間に具備された第2カット領域を含み、
前記コンタクト電極は、前記第1コンタクトホールと前記第1キャパシタパターン部の間に具備された第3カット領域を含む、請求項７に記載の透明表示装置。
前記コンタクト電極は、前記第1コンタクトホールと前記第1キャパシタパターン部の間に具備された第3カット領域を含む、請求項７に記載の透明表示装置。
【請求項9】
前記第1キャパシタパターン部が、第1キャパシタ電極および前記第1キャパシタ電極上に具備された第2キャパシタ電極を含み、
前記コンタクト電極は、前記第1キャパシタパターン部の第2キャパシタ電極から延在する、請求項７に記載の透明表示装置。
前記コンタクト電極は、前記第1キャパシタパターン部の第2キャパシタ電極から延在する、請求項７に記載の透明表示装置。
【請求項10】
前記第2信号ラインが、複数の信号ラインを含み、
前記キャパシタの第2キャパシタパターン部は、前記複数の信号ラインのうちの最外郭に配置された信号ラインと前記透過領域の間に配置される、請求項３に記載の透明表示装置。
前記キャパシタの第2キャパシタパターン部は、前記複数の信号ラインのうちの最外郭に配置された信号ラインと前記透過領域の間に配置される、請求項３に記載の透明表示装置。
【請求項11】
前記複数のサブ画素のうち少なくとも一つの第1分割電極および少なくとも一つの第2分割電極が、前記第2キャパシタパターン部および前記第2信号ライン上で前記第2方向に離隔して配置され、
前記連結電極は、第2層で第2方向に延在して前記第2方向に離隔して配置された第1分割電極および第2分割電極を連結する第2連結電極を含む、請求項３に記載の透明表示装置。
前記連結電極は、第2層で第2方向に延在して前記第2方向に離隔して配置された第1分割電極および第2分割電極を連結する第2連結電極を含む、請求項３に記載の透明表示装置。
【請求項12】
前記第2キャパシタパターン部が、第1キャパシタ電極および前記第1キャパシタ電極上に具備された第2キャパシタ電極を含み、
前記第2層は、前記第2キャパシタ電極と同じ層である、請求項１１に記載の透明表示装置。
前記第2層は、前記第2キャパシタ電極と同じ層である、請求項１１に記載の透明表示装置。
【請求項13】
前記第2連結電極が、前記第2キャパシタパターン部の第2キャパシタ電極と一体に形成される、請求項１２に記載の透明表示装置。
【請求項14】
第11項において、
前記第2連結電極が、第2コンタクトホールを介して第1分割電極と連結され、第3コンタクトホールを介して第2分割電極と連結される、請求項１１に記載の透明表示装置。
前記第2連結電極が、第2コンタクトホールを介して第1分割電極と連結され、第3コンタクトホールを介して第2分割電極と連結される、請求項１１に記載の透明表示装置。
【請求項15】
前記第1分割電極が、前記第2コンタクトホールと前記第2信号ラインの間に具備された第4カット領域を含むか、
前記第2分割電極は、前記第3コンタクトホールと前記第2信号ラインの間に具備された第5カット領域を含む、請求項１４に記載の透明表示装置。
前記第2分割電極は、前記第3コンタクトホールと前記第2信号ラインの間に具備された第5カット領域を含む、請求項１４に記載の透明表示装置。
【請求項16】
前記第2キャパシタパターン部上に具備された第1分割電極が、前記透過領域で前記第2信号ラインの方向に凹な領域を形成し、前記第2連結電極の一部を露出させる第2凹部を含み、
前記第2キャパシタパターン部上に具備された第2分割電極は、前記透過領域で前記第2信号ラインの方向に凹な領域を形成し、前記第2連結電極の一部を露出させる第3凹部を含む、請求項１１に記載の透明表示装置。
前記第2キャパシタパターン部上に具備された第2分割電極は、前記透過領域で前記第2信号ラインの方向に凹な領域を形成し、前記第2連結電極の一部を露出させる第3凹部を含む、請求項１１に記載の透明表示装置。
【請求項17】
前記第2連結電極が、前記第2凹部によって露出した第6カット領域および前記第3凹部によって露出した第7カット領域を含む、請求項１６に記載の透明表示装置。
【請求項18】
複数の透過領域および前記複数の透過領域間に配置された非透過領域を具備した基板、
前記非透過領域で第1方向に延在した第1信号ライン、
前記非透過領域で第2方向に延在した第2信号ライン、
前記非透過領域で前記第2信号ラインと重畳する第1サブ画素、
前記非透過領域で前記第1信号ラインと重畳する第2サブ画素、
前記第1サブ画素および前記第2サブ画素それぞれに具備され、第1分割電極および第2分割電極を含む第1電極、
第1層に具備され、前記第2サブ画素に具備された第1分割電極および第2分割電極の間を連結する第1連結電極、および
第2層に具備され、前記第1サブ画素に具備された第1分割電極および第2分割電極の間を連結する第2連結電極を含む、透明表示装置。
前記非透過領域で第1方向に延在した第1信号ライン、
前記非透過領域で第2方向に延在した第2信号ライン、
前記非透過領域で前記第2信号ラインと重畳する第1サブ画素、
前記非透過領域で前記第1信号ラインと重畳する第2サブ画素、
前記第1サブ画素および前記第2サブ画素それぞれに具備され、第1分割電極および第2分割電極を含む第1電極、
第1層に具備され、前記第2サブ画素に具備された第1分割電極および第2分割電極の間を連結する第1連結電極、および
第2層に具備され、前記第1サブ画素に具備された第1分割電極および第2分割電極の間を連結する第2連結電極を含む、透明表示装置。
【請求項19】
前記第1サブ画素において、前記第1分割電極および前記第2分割電極が前記第2信号ライン上で前記第2方向に離隔して配置され、前記第2サブ画素において、前記第1分割電極および前記第2分割電極が前記第1信号ライン上で前記第1方向に離隔して配置される、請求項１８に記載の透明表示装置。
【請求項20】
前記第1層が、前記第1分割電極および前記第2分割電極と同じ層であり、
前記第2層は、前記第1分割電極および前記第2分割電極と前記基板との間に具備された層である、請求項１８に記載の透明表示装置。
前記第2層は、前記第1分割電極および前記第2分割電極と前記基板との間に具備された層である、請求項１８に記載の透明表示装置。
【請求項21】
前記第1信号ラインと前記透過領域の間で、前記第1方向に長く形成された第1キャパシタパターン部および前記第1キャパシタパターン部の一端から延在し、前記第2信号ラインと前記透過領域の間で、前記第2方向に長く形成された第2キャパシタパターン部を含むキャパシタをさらに含む、請求項１８に記載の透明表示装置。
【請求項22】
前記キャパシタが、
前記第1信号ラインの第1側で、前記第1信号ラインと前記透過領域の間に第1キャパシタパターン部が配置され、第1サブ画素と連結した第1キャパシタ、および
前記第1信号ラインの第2側に配置され、前記第1信号ラインを基準に前記第1キャパシタと対称になるように形成され、第2サブ画素と連結した第2キャパシタを含む、請求項２１に記載の透明表示装置。
前記第1信号ラインの第1側で、前記第1信号ラインと前記透過領域の間に第1キャパシタパターン部が配置され、第1サブ画素と連結した第1キャパシタ、および
前記第1信号ラインの第2側に配置され、前記第1信号ラインを基準に前記第1キャパシタと対称になるように形成され、第2サブ画素と連結した第2キャパシタを含む、請求項２１に記載の透明表示装置。
【請求項23】
前記第2サブ画素と連結したキャパシタの第1キャパシタパターン部が、前記透過領域で、前記第1信号ラインの方向に凹な領域を形成する第1凹部を含み、前記第1連結電極は、前記第1キャパシタパターン部の凹な領域と少なくとも一部が重畳する、請求項２１に記載の透明表示装置。
【請求項24】
前記第1キャパシタパターン部の第1凹部で、前記透過領域の方向に突出して前記第1連結電極と少なくとも一部が重畳するコンタクト電極をさらに含み、
前記コンタクト電極が、第1コンタクトホールを介して前記第1連結電極と連結する、請求項２３に記載の透明表示装置。
前記コンタクト電極が、第1コンタクトホールを介して前記第1連結電極と連結する、請求項２３に記載の透明表示装置。
【請求項25】
前記第1連結電極が、前記第1コンタクトホールと前記第1分割電極の間に具備された第1カット領域、および前記第1コンタクトホールと前記第2分割電極の間に具備された第2カット領域を含み、
前記コンタクト電極は、前記第1コンタクトホールと前記第1キャパシタパターン部の間に具備された第3カット領域を含む、請求項２４記載の透明表示装置。
前記コンタクト電極は、前記第1コンタクトホールと前記第1キャパシタパターン部の間に具備された第3カット領域を含む、請求項２４記載の透明表示装置。
【請求項26】
前記第2連結電極が、前記第1サブ画素と連結したキャパシタの第2キャパシタパターン部と一体に形成される、請求項２１に記載の透明表示装置。
【請求項27】
前記第2連結電極が、第2コンタクトホールを介して第1分割電極と連結され、第3コンタクトホールを介して第2分割電極と連結される、請求項１８に記載の透明表示装置。
【請求項28】
前記第1サブ画素の第1分割電極が、前記透過領域で前記第2信号ラインの方向に凹な領域を形成して前記第2連結電極の一部を露出させる第2凹部を含み、
前記第1サブ画素の第2分割電極は、前記透過領域で前記第2信号ラインの方向に凹な領域を形成して前記第2連結電極の一部を露出させる第3凹部を含む、請求項１８に記載の透明表示装置。
前記第1サブ画素の第2分割電極は、前記透過領域で前記第2信号ラインの方向に凹な領域を形成して前記第2連結電極の一部を露出させる第3凹部を含む、請求項１８に記載の透明表示装置。
【請求項29】
前記第2連結電極が、前記第2凹部によって露出した第6カット領域および前記第3凹部によって露出した第7カット領域を含む、請求項２８に記載の透明表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は、透明表示装置に関するものである。
【背景技術】
【0002】
情報化社会が発展するにつれて、映像を表示するための表示装置への要求が様々な形で増加している。これにより、最近では液晶表示装置（LCD、Liquid Crystal Display）、プラズマ表示装置（PDP、Plasma Display Panel）、量子ドット発光表示装置（QLED：Quantum dot Light Emitting Display）、有機発光表示装置（OLED、Organic Light Emitting Display）のような多様な表示装置が活用されている。
【0003】
一方、最近では、使用者が表示装置を透過して反対側に位置する事物、または画像を見ることができる透明な表示装置の研究が活発に進められている。
【0004】
透明表示装置は、画像が表示される表示領域と非表示領域を含み、表示領域は、外部光を透過させることができる透過領域と非透過領域を含むことができる。透明表示装置は、透過領域を通じて表示領域で高い光透過率を有することができる。
【0005】
しかしながら、透明表示装置は、非透過領域で多数の回路および多数の信号ラインが縦方向または横方向に配置され得る。透明表示装置は、光透過率を向上させるために、多数の回路および多数の信号ラインを効率的に配置して非透過領域を減らし、透過領域を増加させることが重要である。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、非透過領域の面積を減少、または最小化させて、光透過率を向上させることができる透明な表示装置を提供することを技術的課題とする。
【課題を解決するための手段】
【0007】
本発明の一実施例に係る透明表示装置は、複数の透過領域と複数の透過領域の間に配置された複数のサブ画素を具備した基板、複数のサブ画素のそれぞれに具備され、第1分割電極と第2分割電極を含む第1電極、第1分割電極と第2分割電極の間を一直線に連結する連結電極、第1電極上に具備された有機発光層、および有機発光層上に具備された第2電極を含む。
【0008】
本発明の他の実施例に係る透明表示装置は、複数の透過領域および複数の透過領域の間に配置された非透過領域を具備した基板、非透過領域で第1方向に延在した第1信号ライン、非透過領域で第2方向に延在した第2信号ライン、非透過領域で第2信号ラインおよび重畳する第1サブ画素、非透過領域で第1信号ラインと重畳する第2サブ画素、第1サブ画素および第2サブ画素のそれぞれに具備され、第1分割電極および第2分割電極を含む第1電極、第1層に具備され、第1サブ画素に具備された第1分割電極および第2分割電極の間を連結する第1連結電極、および第2層に具備され、第2サブ画素に具備された第1分割電極および第2分割電極の間を連結する第2連結電極を含む。
【発明の効果】
【0009】
本発明は、2つの分割電極を連結する連結電極が、透過領域の方向に突出していないので、連結電極によって透過領域の面積が減少され得ない。すなわち、本発明は、連結電極によって光透過率が減少することを防止することができる。
【0010】
また、本発明は、連結電極が一直線に形成されることにより、透過領域の境界が凹凸した凹凸形状を有しないことがあり得る。これにより、本発明は、ヘイズが減少し、イメージの可読性を向上させることができる。
【0011】
また、本発明は、複数の信号ライン間にサブ画素の回路部を配置しないことによって、信号ラインによる寄生容量を減少または最小化させ、非透過領域の面積を減少させることができる。特に、本発明は、信号ラインの数が多い第2非透過領域ではなく、信号ラインの数が少ない第1非透過領域にサブ画素のすべての駆動トランジスタを配置することにより、第2非透過領域の面積を減少させることができる。
【0012】
また、本発明は、サブ画素のキャパシタをL字形状に形成することにより、サブ画素のすべての駆動トランジスタが第1非透過領域に配置されるにもかかわらず、第2非透過領域に配置されたサブ画素の第1電極と駆動トランジスタの間の連結が可能になり得る。
【0013】
また、本発明は、キャパシタを透過領域の外郭に沿ってL字形状に具備することにより、サブ画素それぞれの第1電極とコンタクトさせるためのコンタクト電極に対する設計自由度が向上させることができる。
【0014】
また、本発明は、第2非透過領域に具備された第2キャパシタパターン部の幅を第1非透過領域に具備された第1キャパシタパターン部の幅よりも狭く形成することにより、第1非透過領域と第2非透過領域の間の幅の違いを、減少または最小化させることができる。これにより、本発明は、第1非透過領域に具備されたサブ画素と第2非透過領域に具備されたサブ画素が類似した発光面積を有することができ、透過領域を正方形に形成することができる。本発明は、透過領域が正方形に形成されることにより、ブラックマトリックスの形成面積を減少、または最小化させて、光透過率を向上させることができる。また、本発明は、透過領域を通過する光の回折現象が発生することを防止し、画質の鮮明度を向上させることができる。
【0015】
本発明で得られる効果は、以上で言及した効果に制限されず、言及していないその他の効果は、以下の記載から、本発明が属する技術分野で通常の知識を有する者に明確に理解され得るだろう。
【図面の簡単な説明】
【0016】
【発明を実施するための形態】
【0017】
本明細書の利点および特徴、そしてそれらを達成する方法は、添付の図と共に詳細に後述されている実施例を参照すると明確になるだろう。しかし、本明細書は、以下で開示される実施例に限定されるものではなく、互いに異なる多様な形態で実現されるものであり、単に本実施例は、本明細書の開示を完全にし、本明細書が属する技術分野で通常の知識を有する者に、発明の範疇を完全に知らせるために提供されるものであり、本明細書は、請求項の範疇によってのみ定義される。
【0018】
本明細書の実施例を説明するために図に示した形状、大きさ、比率、角度、個数などは、例示的なものであって、本明細書が図に示した事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指す。また、本明細書を説明するにおいて、関連する公知技術に対する具体的な説明が、本発明の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。本明細書で言及した「含む」、「有する」、「からなる」などが使用されている場合、「～だけ」が使用されていない限り、他の部分を追加することができる。構成要素を単数で表現した場合に特に明示的な記載事項がない限り、複数を含む場合を含む。
【0019】
構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
【0020】
位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～横に」などで2つの部分の位置関係が説明されている場合、「すぐに」または「直接」が使用されていない限り、二つの部分の間に一つ以上の他の部分が位置することもできる。
【0021】
時間の関係についての説明である場合、例えば、「～後に」、「～に続いて」、「～次に」、「～前に」などで時間的前後関係が説明されている場合、「すぐに」または「直接」が使用されていない以上、連続的でない場合も含むことができる。
【0022】
第1、第2などが多様な構成要素を記述するために使用されるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第1構成要素は、本発明の技術的思想内で第2構成要素であることもあり得る。
【0023】
「少なくとも一つ」の用語は、一つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。例えば、「第1項目、第2項目、および第3項目の中の少なくとも一つ」の意味は、第1項目、第2項目、または第3項目各々だけではなく、第1項目、第2項目、および第3項目の中から二つ以上で提示され得るすべての項目の組み合わせを意味することができる。
【0024】
本明細書のいくつかの実施例のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に様々な連動および駆動が可能であり、各実施例が互いに対して独立して実施することも可能であり、関連の関係で一緒に実施することもできる。
【0025】
以下では、本発明に係る透明表示装置の好ましい例を、添付した図を参照して詳細に説明する。各図の構成要素に参照符号を付加することにおいて、同一の構成要素については、たとえ他の図上に表示されていても、可能な限り同一の符号を有することができる。また、本発明を説明するおいて、関連した公知の構成または機能に対する具体的な説明が、本発明の要旨を曖昧にし得ると判断される場合には、その詳細な説明は省略することができる。
【0026】
以下、添付した図を参照して、本発明の好ましい実施例を詳細に説明することにする。
【0027】
図1は、本発明の一実施例に係る表示装置を示す斜視図である。
【0028】
以下で、X軸はスキャンラインと平行な方向を示し、Y軸はデータラインと平行な方向を示し、Z軸は透明表示装置１００の高さ方向を示す。
【0029】
本発明の一実施例に係る透明表示装置１００は、有機発光表示装置（Organic Light Emitting Display）で具現された例を中心に説明したが、液晶表示装置（Liquid Crystal Display）、プラズマ表示装置（PDP：Plasma display Panel）、量子ドット発光表示装置（QLED：Quantum dot Light Emitting display）または電気泳動表示装置（Electrophoresis display）でも具現され得る。
【0030】
図1を参照すると、本発明の一実施例に係る透明表示装置１００は、透明表示パネル１１０、ソースドライブ集積回路（integrated circuit、以下「IC」という）２１０、軟性フィルム２２０、回路基板２３０、およびタイミング制御部２４０を含む。
【0031】
透明表示パネル１１０は、互いに向かい合う第1基板１１１と第2基板１１２を含む。第2基板１１２は、封止基板であり得る。第1基板１１１は、プラスチックフィルム（plastic film）、ガラス基板（glass substrate）、または半導体工程を用いて形成されたシリコンウエハ基板であり得る。第2基板１１２は、プラスチックフィルム、ガラス基板、または封止フィルムであり得る。このような第1基板１１１と第2基板１１２は、透明な材料からなり得る。
【0032】
スキャン駆動部は、透明表示パネル１１０の表示領域の一方の側または両側の外側の非表示領域に、GIP（gate driver in panel）方式で形成され得る。または、スキャン駆動部は、駆動チップで製作して軟性フィルムに実装し、TAB（tape automated bonding）方式で透明表示パネル１１０の表示領域の一方の側または両側の外側の非表示領域に付着することもできる。
【0033】
ソースドライブIC２１０が、駆動チップで製作される場合、COF（chip on film）またはCOP（chip on panel）方式で軟性フィルム２２０に実装され得る。
【0034】
透明表示パネル１１０の非表示領域には、電源パッド、データパッドのようなパッドが形成され得る。軟性フィルム２２０には、パッドとソースドライブIC２１０を連結する配線、パッドと回路基板２３０の配線を連結する配線が形成され得る。軟性フィルム２２０は、異方性導電フィルム（antisotropic conducting film）を用いて、パッド上に付着され、これにより、パッドと軟性フィルム２２０の配線が連結され得る。
【0035】
【0036】
【0037】
非表示領域（NDA）は、パッド（PAD）が配置されたパッド領域（PA）および、少なくとも一つのスキャン駆動部２０５が具備され得る。
【0038】
スキャン駆動部２０５は、スキャンラインに接続してスキャン信号を供給する。このようなスキャン駆動部２０５は、ゲートドライブパネル（GATE driver in panel、GIP）方式で表示領域（DA）の一方の側または両側に配置され得る。一例として、図2に示すように、スキャン駆動部２０５は、表示領域（DA）の両側に配置され得るが、必ずしもこれに限定されない。スキャン駆動部２０５は、表示領域（DA）の一方の側のみに配置することもできる。
【0039】
表示領域（DA）は、図3に示すように、透過領域（TA）と非透過領域（NTA）を含む。透過領域（TA）は、外部から入射する光の大部分を通過させる領域であり、非透過領域（NTA）は、外部から入射する光の大部分を透過させない領域である。一例として、透過領域（TA）は、光透過率がα％、例えば、90％よりも大きい領域であり、非透過領域（NTA）は、光透過率がβ％、例えば、50％よりも小さい領域であり得る。ここで、αはβよりも大きい値である。透明表示パネル１１０は、透過領域（TA）によって透明表示パネル１１０の背面（裏面）に位置した事物、または背景を見ることができる。
【0040】
非透過領域（NTA）には、複数の画素（P）および複数の画素（P）それぞれに信号を供給するための複数の第1信号ライン（SL1）および、複数の第2信号ライン（SL2）が具備され得る。
【0041】
複数の第1信号ライン（SL1）は、第1方向（X軸方向）に延在し得る。複数の第1信号ライン（SL1）は、複数の第2信号ライン（SL1）と交差することができる。一例として、複数の第1信号ライン（SL1）のそれぞれは、少なくとも一つのスキャンラインを含むことができる。
【0042】
以下では、第1信号ライン（SL1）が複数のラインが含む場合、一つの第1信号ライン（SL1）は、複数のラインからなる信号ラインのグループを意味することができる。例えば、第1信号ライン（SL1）が2つのスキャンラインを含む場合、1つの第1信号ライン（SL1）は、2つのスキャンラインからなる信号ラインのグループを意味することができる。
【0043】
複数の第2信号ライン（SL2）は、第2方向（Y軸方向）に延在し得る。一例として、複数の第2信号ライン（SL2）のそれぞれは、少なくとも一つのデータライン、画素電源ライン、リファレンスラインおよび共通電源ラインのうち少なくとも一つを含むことができる。
【0044】
以下では、第2信号ライン（SL2）が、複数のラインを含む場合、一つの第2信号ライン（SL2）は、複数のラインからなる信号ラインのグループを意味することができる。例えば、第2信号ライン（SL2）が2つのデータライン、画素電源ライン、共通電源ラインおよびリファレンスラインを含む場合、一つの第2信号ライン（SL2）は、2つのデータライン、画素電源ライン、共通電源ラインおよびリファレンスラインからなる信号ラインのグループを意味することができる。
【0045】
隣接した第1信号ライン（SL1）間には、透過領域（TA）が配置され得る。また、隣接した第2信号ライン（SL2）間には、透過領域（TA）が配置され得る。つまり、透過領域（TA）は、2つの第1信号ライン（SL1）および2つの第2信号ライン（SL2）によって囲まれ得る。一例として、透過領域（TA）は、2つの第1信号ライン（SL1）および2つの第2信号ライン（SL2）によって囲まれた四角形の形態を有することができる。透過領域（TA）は、4つの角を含む四角形の形態を有することができる。透過領域（TA）は、第1角（V1）、第1角（V1）と第2方向に向かい合う第2角（V2）、第2角（V2）と第1方向に向かい合う第3角（V3）および第1角（V1）と第1方向に向かい合う第4角（V4）を含むことができる。
【0046】
画素（P）は、第1信号ライン（SL1）および第2信号ライン（SL2）のうち少なくとも一つと重畳するよう具備され、所定の光を放出して画像を表示する。発光領域（EA）は、画素（P）で光を発光する領域に該当し得る。
【0047】
画素（P）のそれぞれは、第1サブ画素（P1）、第2サブ画素（P2）、第3サブ画素（P3）および第4サブ画素（P4）のうちの少なくとも一つを含むことができる。第1サブ画素（P1）は、緑色光を放出する第1発光領域（EA1）を含み、第2サブ画素（P2）は、赤色光を放出する第2発光領域（EA2）を含み、第3サブ画素（P3）は、白色光を放出する第3発光領域（EA3）を含み、第4サブ画素（P4）は、青色光を放出する第4発光領域（EA4）を含むように具備され得るが、必ずしもそれに限定されるものではない。画素（P）のそれぞれは、赤色、緑色、青色および白色以外の色の光で発光するサブ画素を含むこともできる。また、それぞれのサブ画素（P1、P2、P3、P4）の配列順序は、多様に変更され得る。
【0048】
一方、複数のサブ画素（P1、P2、P3、P4）それぞれに具備された発光領域（EA1、EA2、EA3、EA4）は、複数個に分割された発光領域を含むことができる。詳細には、第1サブ画素（P1）に具備された第1発光領域（EA1）は、2つに分割された第1分割発光領域（EA1-1）および第2分割発光領域（EA1-2）を含むことができる。第2サブ画素（P2）に具備された第2発光領域（EA2）は、2つに分割された第1分割発光領域（EA2-1）および第2分割発光領域（EA2-2）を含むことができる。第3サブ画素（P3）に具備された第3発光領域（EA3）は、2つに分割された第1分割発光領域（EA3-1）および第2分割発光領域（EA3-2）を含むことができる。第4サブ画素（P4）に具備された第4発光領域（EA4）は、2つに分割された第1分割発光領域（EA4-1）および第2分割発光領域（EA4-2）を含むことができる。
【0049】
以下では、説明の便宜上、第1サブ画素（P1）が緑色光を放出する緑色サブ画素であり、第2サブ画素（P2）が赤色光を放出する赤色サブ画素であり、第3サブ画素（P3）が白色光を放出する白色サブ画素であり、第4サブ画素（P4）が青色光を放出する青色サブ画素であるとして説明することにする。
【0050】
第2サブ画素（P2）および第4サブ画素（P4）は、第1信号ライン（SL1）の少なくとも一部と重畳するように具備され、第1信号ライン（SL1）に沿って交互に配置され得る。
【0051】
第1サブ画素（P1）および第3サブ画素（P3）は、第2信号ライン（SL2）の少なくとも一部と重畳するように具備され、第2信号ライン（SL2）に沿って交互に配置され得る。
【0052】
第1信号ライン（SL1）および第2信号ライン（SL2）が交差または重畳した領域には、図3に示すように、第2サブ画素（P2）および第4サブ画素（P4）が具備され得るが、必ずしもこれに限定されない。
【0053】
他の実施例において、第1信号ライン（SL1）および第2信号ライン（SL2）が交差または重畳した領域には、第1サブ画素（P1）および第3サブ画素（P3）が具備され得る。このような場合、第2サブ画素（P2）および第4サブ画素（P4）は、第1信号ライン（SL1）および第2信号ライン（SL2）が交差または重畳した領域で、第1サブ画素（P1）および第3サブ画素（P3）を挟んで互いに離隔して配置され得る。
【0054】
第1サブ画素（P1）、第2サブ画素（P2）、第3サブ画素（P3）および第4サブ画素（P4）それぞれにキャパシタ、薄膜トランジスタなどを含む回路素子および発光素子が具備され得る。薄膜トランジスタは、スイッチングトランジスタ、センシングトランジスタおよび駆動トランジスタを含むことができる。
【0055】
スイッチングトランジスタは、スキャンラインに供給されるスキャン信号によってスイッチングされ、データラインから供給されるデータ電圧を駆動トランジスタに供給する役割をする。
【0056】
センシングトランジスタは、画質の劣化の原因となる駆動トランジスタのしきい値電圧の偏差をセンシングする役割をする。
【0057】
駆動トランジスタは、スイッチング薄膜トランジスタから供給されるデータ電圧によってスイッチングされ、画素電源ラインから供給される電源からデータ電流を生成して、サブ画素の第1電極に供給する役割をする。駆動トランジスタは、アクティブ層、ゲート電極、ソース電極およびドレイン電極を含む。
【0058】
キャパシタは、駆動トランジスタに供給されるデータ電圧を１フレームの間維持させる役割をする。 2つのキャパシタ電極を含むことができるが、必ずしもこれに限定されない。他の実施例において、キャパシタは、3つのキャパシタ電極を含むこともできる。
【0059】
本発明の一実施例による透明表示パネル１１０は、キャパシタがL字形状を有することを特徴とする。詳細には、本発明の一実施例によるキャパシタは、第1信号ライン（SL1）と透過領域（TA）の間で第1方向に長く形成された第1キャパシタパターン部および第1キャパシタパターン部の一端から延在し、第2信号ライン（SL2）と透過領域（TA）の間で第2方向に長く形成された第2キャパシタパターン部を含むことができる。
【0060】
【0061】
図4は、図3のB領域の一例を示す拡大図であり、図5は、図4のC領域の一例を示す図であり、図6は、図4のD領域の一例を示す図である。図7は、図4のI-I’の断面図であり、図8は、図4でブラックマトリクスが具備された領域を示す図である。
【0062】
図4～図8を参照すると、一例として、第1方向（X軸方向）に延在した第1信号ライン（SL1）は、非透過領域（NTA）に配置され、スキャンライン（SCANL）を含むことができるが、必ずしもこれに限定されない。他の例として、第1信号ライン（SL1）は、複数のスキャンライン（SCANL）、例えば、2つのスキャンライン（SCANL）を含むこともできる。
【0063】
一例として、第2方向（Y軸方向）に延在した第2信号ライン（SL2）は、非透過領域（NTA）に配置され、第1データライン（DL1）、第2データライン（DL2）、画素電源ライン（VDDL）、リファレンスライン（REFL）、共通電源ライン（VSSL）、第3データライン（DL3）および第4データライン（DL4）を含むことができるが、必ずしもこれに限定されない。他の例として、第2信号ライン（SL2）は、2つのデータライン、画素電源ライン（VDDL）、リファレンスライン（REFL）、共通電源ライン（VSSL）だけを含むこともできる。
【0064】
スキャンライン（SCANL）は、表示領域（DA）に具備されたサブ画素（P1、P2、P3、P4）にスキャン信号を供給することができる。
【0065】
リファレンスライン（REFL）は、表示領域（DA）に具備されたサブ画素の（P1、P2、P3、P4）それぞれの駆動トランジスタ（DT）に基準電圧（または初期化電圧、センシング電圧）を供給することができる。
【0066】
第1～第4データライン（DL1、DL2、DL3、DL4）それぞれは、表示領域（DA）に具備されたサブ画素（P1、P2、P3、P4）のうちの少なくとも一つにデータ電圧を供給することができる。一例として、第1データライン（DL1）は、第1サブ画素（P1）の第1駆動トランジスタ（DT1）に第1データ電圧を供給し、第2データライン（DL2）は、第2サブ画素（P2）の第2駆動トランジスタ（DT2）に第2データ電圧を供給し、第3データライン（DL3）は、第3サブ画素（P3）の第3駆動トランジスタ（DT3）の第3データ電圧を供給し、第4データライン（DL4）は、第4サブ画素（P4）の第4駆動トランジスタ（DT4）に第4データ電圧を供給することができる。
【0067】
画素電源ライン（VDDL）は、サブ画素（P1、P2、P3、P4）それぞれの第1電極１２０に第1電力を供給することができる。共通電源ライン（VSSL）は、サブ画素（P1、P2、P3、P4）それぞれの第2電極１４０に第2電力を供給することができる。
【0068】
第2信号ライン（SL2）が、画素電源ライン（VDDL）および共通電源ライン（VSSL）を含む場合、画素電源ライン（VDDL）および共通電源ライン（VSSL）は、他の信号ラインと比較して高い電圧が印加されるので、他の信号ラインよりも広い面積を有することが好ましい。広い面積を確保するために、画素電源ライン（VDDL）および共通電源ライン（VSSL）それぞれは、二重層で形成され得る。一例として、画素電源ライン（VDDL）は、第1画素電源ライン（VDDL-1）および第2画素電源ライン（VDDL-2）を含むことができる。また、共通電源ライン（VSSL）は、第1共通電源ライン（VSSL-1）および第2共通電源ライン（VSSL-2）を含むことができる。
【0069】
透過領域（TA）は、隣接した第1信号ライン（SL1）間および隣接した第2信号ライン（SL2）に配置され得る。
【0070】
そして、複数のサブ画素（P1、P2、P3、P4）それぞれは、非透過領域（NTA）に具備され、第1信号ライン（SL1）および第2信号ライン（SL2）のうちの少なくとも一つと、重畳するように配置され得る。例えば、第2サブ画素（P2）および第4サブ画素（P4）は、第1信号ライン（SL1）の少なくとも一部と重畳するように具備され、第1信号ライン（SL1）に沿って交互に配置され得る。第1サブ画素（P1）および第3サブ画素（P3）は、第2信号ライン（SL2）の少なくとも一部と重畳するように具備され、第2信号ライン（SL2）に沿って交互に配置され得る。このように配置された複数のサブ画素（P1、P2、P3、P4）それぞれには、発光素子が具備され得る。
【0071】
一方、駆動トランジスタ（DT）およびキャパシタ（Cst）は、透過領域（TA）と第1信号ライン（SL1）の間、または透過領域（TA）と第2信号ライン（SL2）の間に配置され、複数のサブ画素（P1、P2、P3、P4）それぞれの発光素子と連結し得る。
【0072】
駆動トランジスタ（DT）は、アクティブ層（ACT）、ゲート電極（GE）、ソース電極（SE）およびドレイン電極（DE）を含む。そして、キャパシタ（Cst）は、第1キャパシタ電極（CE1）、第2キャパシタ電極（CE2）および第3キャパシタ電極（CE3）を含むことができるが、必ずしもこれに限定されない。他の実施例において、キャパシタ（Cst）は、第1キャパシタ電極（CE1）、第2キャパシタ電極（CE2）および第3キャパシタ電極（CE3）のうちの2つだけを含むこともできる。
【0073】
詳細には、第1基板１１１上には、アクティブ層（ACT）が具備され得る。アクティブ層（ACT）は、シリコン系半導体物質または酸化物系半導体物質で形成され得る。
【0074】
アクティブ層（ACT）と、第1基板１１１の間には、図7に示すように、アクティブ層（ACT）に入射する外部光を遮断するための遮光層（LS）が具備され得る。遮光層（LS）は、導電性を有する物質からなり得、例えば、モリブデン（Mo）、アルミニウム（Al）、クロム（Cr）、金（Au）、チタニウム（Ti）、ニッケル（Ni）、ネオジム（Nd）および銅（Cu）の中のいずれか一つ、またはこれらの合金からなる単一層または多重層で形成され得る。このような場合、遮光層（LS）とアクティブ層（ACT）の間には、バッファ膜（BF）が具備され得る。
【0075】
また、第3キャパシタ電極（CE3）および複数の信号ラインのうちの少なくとも1つの信号ラインが、遮光層（LS）と同じ層に具備され得る。一例として、第3キャパシタ電極（CE3）、第1データライン（DL1）、第2データライン（DL2）、第1画素電源ライン（VDDL-1）、第3データライン（DL3）および第1共通電源ライン（VSSL-1）が、遮光層（LS）と同じ層に同じ物質で具備され得る。
【0076】
アクティブ層（ACT）上に、ゲート絶縁膜（GI）が具備され得る。ゲート絶縁膜（GI）は、無機膜、例えばシリコン酸化膜（SiOx）、シリコン窒化膜（SiNx）、またはそれらの多重膜で形成され得る。
【0077】
ゲート絶縁膜（GI）上には、ゲート電極（GE）が具備され得る。ゲート電極（GE）は、モリブデン（Mo）、アルミニウム（Al）、クロム（Cr）、金（Au）、チタニウム（Ti）、ニッケル（Ni）、ネオジム（Nd）および、銅（Cu）の中のいずれか一つ、またはこれらの合金からなる単一層または多重層で形成され得る。
【0078】
また、第1キャパシタ電極（CE1）および複数の信号ラインのうちの少なくとも1つの信号ラインが、ゲート電極（GE）と同じ層に具備され得る。一例として、第1キャパシタ電極（CE1）、リファレンスライン（REFL）および第4データライン（DL4）が、ゲート電極（GE）と同じ層に同じ物質で具備され得る。
【0079】
図7には、リファレンスライン（REFL）および第4データライン（DL4）がゲート電極（GE）と同じ層に具備され、第1データライン（DL1）、第2データライン（DL2）、第1画素電源ライン（VDDL-1）、第3データライン（DL3）および第1共通電源ライン（VSSL-1）が、遮光層（LS）と同じ層に具備される例を示しているが、必ずしもこれに限定されるものではない。第1データライン（DL1）、第2データライン（DL2）、リファレンスライン（REFL）、第1画素電源ライン（VDDL-1）および第1共通電源ライン（VSSL-1）、第3データライン（DL3）および第4データライン（DL4）のそれぞれは、遮光層（LS）、アクティブ層（ACT）、ゲート電極（GE）、ソース電極（SE）およびドレイン電極（DE）の中のいずれか一つと同じ層に具備され得る。
【0080】
透明表示パネル１１０は、高い光透過率を有するために、非透過領域（NTA）の面積を減らし、透過領域（TA）の面積を増加させることが好ましい。そこで、透明表示パネル１１０は、非透過領域（NTA）に具備された第2信号ライン（SL2）の幅を減少または最小化させることにより、光透過率を向上させることができる。
【0081】
本発明の一実施例による透明表示パネル１１０は、第2信号ライン（SL2）の幅を減少または最小化させるために、第2信号ライン（SL2）に含まれた複数の信号ラインが一つの層に形成されずに、図7に示すように、複数の層に分配して形成され得る。これにより、本発明の一実施例による透明表示パネル１１０は、第2信号ライン（SL2）の幅を減少、または最小化させることができるとともに、隣接した信号ライン間の寄生容量（parasitic capacitance）を減少または最小化させることもできる。
【0082】
一方、本発明の一実施例による透明表示パネル１１０は、第2信号ライン（SL2）に含まれた複数の信号ラインのうち、最外郭に配置された信号ラインを遮光層（LS）と同じ層に具備することができる。例えば、第2信号ライン（SL2）に含まれた複数の信号ラインのうち、第1データライン（DL1）が最外郭に配置される場合、第1データライン（DL1）は、遮光層（LS）と同じ層に具備することができる。
【0083】
信号ラインは、製造過程で上面に異物が発生し得る。異物が発生した信号ライン上に1つの絶縁層を間に置いて、他の信号ラインが蒸着される場合、異物が発生した信号ラインと他の信号ラインの間にショート（short）が発生する可能性が高い。特に、駆動トランジスタ（DT）と電気的に連結したキャパシタ（Cst）の第2キャパシタ電極（CE2）と信号ラインの間にショートが発生すると、その駆動トランジスタ（DT）およびキャパシタ（Cst）と連結したサブ画素が発光できないという問題が発生し得る。
【0084】
本発明の一実施例による透明表示パネル１１０は、キャパシタ（Cst）と信号ラインの間に異物によってショートが発生することを防止するために、キャパシタ（Cst）、特に、キャパシタ（Cst）の第2キャパシタパターン部（CP2）と隣接するように配置される信号ラインを、遮光層（LS）に形成することができる。キャパシタ（Cst）の第2キャパシタ電極（CE2）と遮光層（LS）の間には、多数の絶縁層（BF、GI、ILD）が具備されているので、遮光層（LS）に具備された信号ラインの上面に異物が発生しても、キャパシタ（Cst）の第2キャパシタ電極（CE2）とショートが発生することを防止することができる。
【0085】
一方、図4および図7には、第1データライン（DL1）、第2データライン（DL2）、リファレンスライン（REFL）、画素電源ライン（VDDL）、第3データライン（DL3）、第4データライン（DL4）および共通電源ライン（VSSL）の順に配置される例を示しているが、必ずしもこれに限定されない。第2信号ライン（SL2）に含まれた信号ラインの配置順序は、多様に変更され得る。
【0086】
ゲート電極（GE）上には、層間絶縁膜（ILD）が具備され得る。層間絶縁膜（ILD）は、無機膜、例えばシリコン酸化膜（SiOx）、シリコン窒化膜（SiNx）、またはそれらの多重膜で形成され得る。
【0087】
層間絶縁膜（ILD）上には、ソース電極（SE）およびドレイン電極（DE）が具備され得る。ソース電極（SE）またはドレイン電極（DE）は、ゲート絶縁膜（GI）と層間絶縁膜に（ILD）を貫通する第2コンタクトホール（CH2）を介して、アクティブ層（ACT）に接続し得る。
【0088】
ソース電極（SE）およびドレイン電極（DE）は、モリブデン（Mo）、アルミニウム（Al）、クロム（Cr）、金（Au）、チタニウム（Ti）、ニッケル（Ni）、ネオジム（Nd）および銅（Cu）の中のいずれか一つ、またはこれらの合金からなる単一層または多重層で形成され得る。
【0089】
また、第2キャパシタ電極（CE2）および複数の信号ラインのうち少なくとも一つの信号ラインは、ソース電極（SE）およびドレイン電極（DE）と同じ層に具備され得る。一例として、第2キャパシタ電極（CE2）、第2画素電源ライン（VDDL-2）および第2共通電源ライン（VSSL-2）が、ソース電極（SE）およびドレイン電極（DE）と同じ層に同じ物質で具備され得る。
【0090】
特に、キャパシタ（Cst）の第2キャパシタ電極（CE2）は、ソース電極（SE）またはドレイン電極（DE）から延在して形成され得る。これにより、キャパシタ（Cst）の第2キャパシタ電極（CE2）は、駆動トランジスタ（DT）のソース電極（SE）またはドレイン電極（DE）と電気的に連結し得る。
【0091】
ソース電極（SE）およびドレイン電極（DE）上には、駆動トランジスタ（DT）およびキャパシタ（Cst）を保護するためのパッシベーション膜（PAS）が具備され得る。
【0092】
パッシベーション膜（PAS）上には、駆動トランジスタ（DT）およびキャパシタ（Cst）に因る段差を平坦にするための平坦化膜（PLN）が具備され得る。平坦化膜（PLN）は、アクリル樹脂（acryl resin）、エポキシ樹脂（epoxy resin）、フェノール樹脂（phenolic resin）、ポリアミド樹脂（polyamide resin）、ポリイミド樹脂（polyimide resin）などの有機膜で形成され得る。
【0093】
以下では、上述したような第1信号ライン（SL1）、第2信号ライン（SL2）、駆動トランジスタ（DT）およびキャパシタ（Cst）が配置された一例について、より詳細に説明する。
【0094】
前述したように、表示領域（DA）は、透過領域（TA）と非透過領域（NTA）を含む。透過領域（TA）は、4つの角を含む四角形の形状を有することができる。透過領域（TA）は、第1角（V1）、第1角（V1）と第2方向に向かい合う第2角（V2）、第2角（V2）と第1方向に向かい合う第3角（V3）および第1角（V1）と第1方向に向かい合う第4角（V4）を含むことができる。
【0095】
非透過領域（NTA）は、隣接した透過領域（TA）の間で第1方向（X軸方向）に延在した第1非透過領域（NTA1）、および隣接した透過領域（TA）の間で第2方向（Y軸方向）に延在した第2非透過領域（NTA2）を含む。
【0096】
第1非透過領域（NTA1）には、第1信号ライン（SL1）とサブ画素（P1、P2、P3、P4）それぞれの駆動トランジスタ（DT）およびキャパシタ（Cst）の第1キャパシタパターン部（CP1）が配置され得る。第2非透過領域（NTA2）には、第2信号ライン（SL2）とサブ画素（P1、P2、P3、P4）それぞれのキャパシタ（Cst）の第2キャパシタパターン部（CP2）が配置され得る。
【0097】
本発明の一実施例による透明表示パネル１１０は、L字形状を有するキャパシタ（Cst）を含む。詳細には、キャパシタ（Cst）は、第1キャパシタパターン部（CP1）および第2キャパシタパターン部（CP2）を含む。第1キャパシタパターン部（CP1）は、第1非透過領域（NTA1）で第1信号ライン（SL1）と透過領域（TA）の間に配置され、第1方向（X軸方向）に長く形成され得る。第1信号ライン（SL1）が一つのスキャンライン（SCANL）を含む場合、第1キャパシタパターン部（CP1）は、スキャンライン（SCANL）と透過領域（TA）の間に配置され得る。
【0098】
第2キャパシタパターン部（CP2）は、第1キャパシタパターン部（CP1）の一端から延在し得る。第2キャパシタパターン部（CP2）は、第2非透過領域（NTA2）で第2信号ライン（SL2）と透過領域（TA）の間に配置され、第2方向（Y軸方向）に長く形成され得る。第2信号ライン（SL2）が複数本の信号ラインを含む場合、第2キャパシタパターン部（CP2）は、前記複数の信号ラインのうち最外郭に配置された信号ラインと透過領域（TA）の間に配置され得る。
【0099】
第2キャパシタパターン部（CP2）は、第1キャパシタパターン部（CP1）の幅（W1）よりも狭い幅（W2）を有することができる。第1キャパシタパターン部（CP1）は、第1非透過領域（NTA1）で第1信号ライン（SL1）に沿って形成され、第2キャパシタパターン部（CP2）は、第2非透過領域（NTA2）で第2信号ライン（SL2）に沿って形成され得る。ここで、第1信号ライン（SL1）は、スキャンライン（SCANL）だけを具備するが、第2信号ライン（SL2）は、第1データライン（DL1）、第2データライン（DL2）、画素電源ライン（VDDL）、リファレンスライン（REFL）、共通電源ライン（VSSL）、第3データライン（DL3）および第4データライン（DL4）のように、多数の信号ラインを具備することができる。これにより、第2信号ライン（SL2）の幅は、第1信号ライン（SL1）の幅よりも大きくなる。
【0100】
本発明の一実施例による透明表示パネル１１０は、第2キャパシタパターン部（CP2）の幅（W2）を、第1キャパシタパターン部（CP1）の幅（W1）より狭く形成することにより、第1非透過領域（NTA1）と第2非透過領域（NTA2）の間の幅の差を減らし、類似に形成することができる。
【0101】
本発明の一実施例による透明表示パネル１１０は、第1非透過領域（NTA1）に沿って具備された第2および第4サブ画素（P2、P4）と、第2非透過領域（NTA2）に沿って備えた第1および第3サブ画素（P1、P3）が、類似の発光面積を有するように形成することができる。これにより、本発明の一実施例による透明表示パネル１１０は、透過領域（TA）の横の長さおよび縦の長さの違いを減らすことができ、好ましくは、透過領域（TA）を正方形に具現することができる。正方形は同じ面積を有する四角形の中の周囲の長さが最も短い。透過領域（TA）を正方形に具現する場合、透過領域（TA）の周囲の長さを最小にすることができる。前述したように、透明表示パネル１１０は、サブ画素（P1、P2、P4）と透過領域（TA）の間にブラックマトリックス（BM）を具備することができ、ブラックマトリックス（BM）の形成面積が増加するほど、光透過率が減少するようになる。
【0102】
本発明の一実施例による透明表示パネル１１０は、透過領域（TA）を正方形に形成することにより、ブラックマトリックス（BM）の形成面積を減少、または最小化させることができる。これにより、本発明の一実施例による透明表示パネル１１０は、光透過率を向上させることができる。
【0103】
また、本発明の一実施例による透明表示パネル１１０は、透過領域（TA）を正方形に形成することにより、透過領域（TA）を通過した光の回折現象が発生することを防止することができる。
【0104】
回折現象は、平面波である光がスリットを通過することにより、球面波に変更され、球面波において干渉現象が発生し得る。したがって、球面波において補強干渉と相殺干渉が発生することによって、スリットを通過した外光は、不規則な光の強さを有し得る。これにより、透明表示パネル１１０は、反対側に位置する事物、またはイメージの鮮明度が減少し得る。
【0105】
このような回折現象は、外光がスリット、細長い線形または長方形の透過領域（TA）を通過する際に発生し得る。本発明の一実施例による透明表示パネル１１０は、透過領域（TA）を正方形に形成することにより、回折現象が発生することを防止し、画質の鮮明度を向上させることができる。
【0106】
一方、第1キャパシタパターン部（CP1）および第2キャパシタパターン部（CP2）からなるキャパシタ（Cst）および駆動トランジスタ（DT）は、サブ画素（P1、P2、P3、P4）ごとに具備され得る。
【0107】
キャパシタ（Cst）は、第1サブ画素（P1）と連結した第1キャパシタ（Cst1）、第2サブ画素（P2）と連結した第2キャパシタ（Cst2）、第3サブ画素（P3）と連結した第3キャパシタ（Cst3）および第4サブ画素（P4）と連結した第4キャパシタ（Cst4）を含むことができる。
【0108】
また、駆動トランジスタ（DT）は、第1サブ画素（P1）と連結した第1駆動トランジスタ（DT1）、第2サブ画素（P2）と連結した第2駆動トランジスタ（DT2）、第3サブ画素（P3）と連結した第3駆動トランジスタ（DT3）および第4サブ画素（P4）と連結した第4駆動トランジスタ（DT4）を含むことができる。
【0109】
第1キャパシタ（Cst1）は、複数の透過領域（TA）それぞれの第1角（V1）に対応するように配置され、透過領域（TA）の外郭に沿ってL字形状に形成され得る。詳細には、第1キャパシタ（Cst1）は、第1信号ライン（SL1）の第1側で第1信号ライン（SL1）と透過領域（TA）の間に第1キャパシタパターン部（CP1）が配置され得る。第1キャパシタ（Cst1）の第1キャパシタパターン部（CP1）は、透過領域（TA）の第1角（V1）から第4角（V4）に向かって外側に沿って形成され得る。
【0110】
そして、第1キャパシタ（Cst1）は、第1信号ライン（SL1）の第1側で第2信号ライン（SL2）と透過領域（TA）の間に、第2キャパシタパターン部（CP2）が配置され得る。第1キャパシタ（Cst1）の第2キャパシタパターン部（CP2）は、第1キャパシタパターン部（CP1）の一端で折り曲げられて、透過領域（TA）の第1角（V1）から第2角（V2）に向かって外郭に沿って形成され得る。
【0111】
第1キャパシタ（Cst1）は、第2キャパシタパターン部（CP2）で第1サブ画素（P1）の第1電極１２０と連結し得る。
【0112】
一方、第1駆動トランジスタ（DT1）は、第1非透過領域（NTA1）で第1キャパシタ（Cst1）を挟んで、第2信号ライン（SL2）と離隔して配置され得る。それで、第1サブ画素（P1）と連結した第1駆動トランジスタ（DT1）は、第1キャパシタ（Cst1）を間に置いて第1サブ画素（P1）と離隔し、第2サブ画素（P2）および第4サブ画素（P4）のうちの少なくとも一つと重畳し得る。一例として、第1駆動トランジスタ（DT1）は、第2サブ画素（P2）と重畳し得る。
【0113】
このような第1駆動トランジスタ（DT1）は、第1信号ライン（SL1）と透過領域（TA）の間に配置され、第1キャパシタ（Cst1）の第1キャパシタパターン部（CP1）の他端と連結し得る。第1駆動トランジスタ（DT1）のゲート電極（GE）は、第1キャパシタ（Cst1）の第1キャパシタパターン部（CP1）に具備された第1キャパシタ電極（CE1）から延在して形成され得る。そして、第1駆動トランジスタ（DT1）のソース電極（SE）またはドレイン電極（DE）は、第1キャパシタ（Cst1）の第1キャパシタパターン部（CP1）に具備された第2キャパシタ電極（CE2）から延在して形成され得る。このような第1駆動トランジスタ（DT1）は、第1キャパシタ（Cst1）を介して、第1サブ画素（P1）の第1電極１２０と電気的に連結し得る。
【0114】
第2キャパシタ（Cst2）は、複数の透過領域（TA）それぞれの第2角（V2）に対応するように配置され、第1キャパシタ（Cst1）と対称になるように形成され得る。詳細には、第2キャパシタ（Cst2）は、第1信号ライン（SL1）の第2側で第1信号ライン（SL1）と透過領域（TA）の間に第1キャパシタパターン部（CP1）が配置され得る。第2キャパシタ（Cst2）の第1キャパシタパターン部（CP1）は、透過領域（TA）の第2角（V2）から第3角（V3）に向かって外側に沿って形成され得る。ここで、第2キャパシタ（Cst2）の第1キャパシタパターン部（CP1）は、第1信号ライン（SL1）を基準として、第1キャパシタ（Cst1）の第1キャパシタパターン部（CP1）と対称になるように具備され得る。
【0115】
そして、第2キャパシタ（Cst2）は、第1信号ライン（SL1）の第2側で第2信号ライン（SL2）と透過領域（TA）の間に第2キャパシタパターン部（CP2）が配置され得る。第2キャパシタ（Cst2）の第2キャパシタパターン部（CP2）は、第1キャパシタパターン部（CP1）の一端で折り曲げられて、透過領域（TA）の第2角（V2）から第1角（V1）に向かって外郭に沿って形成され得る。
【0116】
第2キャパシタ（Cst2）は、第1キャパシタパターン部（CP1）で第2サブ画素（P2）の第1電極１２０と連結し得る。
【0117】
一方、第2駆動トランジスタ（DT2）は、第1非透過領域（NTA1）で第2キャパシタ（Cst2）を挟んで、第2信号ライン（SL2）と離隔して配置され得る。そして、第2サブ画素（P2）と連結した第2駆動トランジスタ（DT2）は、第2サブ画素（P2）に重畳し得る。
【0118】
このような第2駆動トランジスタ（DT2）は、第1信号ライン（SL1）を基準として、第1駆動トランジスタ（DT1）と対称になるように配置され、第2キャパシタ（Cst2）の第1キャパシタパターン部（CP1）の他端と連結し得る。第2駆動トランジスタ（DT2）のゲート電極（GE）は、第2キャパシタ（Cst2）の第1キャパシタパターン部（CP1）に具備された第1キャパシタ電極（CE1）から延在して形成され得る。そして、第2駆動トランジスタ（DT2）のソース電極（SE）またはドレイン電極（DE）は、第2キャパシタ（Cst2）の第1キャパシタパターン部（CP1）に具備された第2キャパシタ電極（CE2）から延在して形成され得る。このような第2駆動トランジスタ（DT2）は、第2キャパシタ（Cst2）およびコンタクト電極（CT）を介して、第2サブ画素（P2）の第1電極１２０と電気的に連結し得る。
【0119】
第3キャパシタ（Cst3）は、複数の透過領域（TA）それぞれの第3角（V3）に対応するように配置され、第2キャパシタ（Cst2）と対称になるように形成され得る。詳細には、第3キャパシタ（Cst3）は、第1信号ライン（SL1）の第2側で第1信号ライン（SL1）と透過領域（TA）の間に第1キャパシタパターン部（CP1）が配置され得る。第3キャパシタ（Cst3）の第1キャパシタパターン部（CP1）は、透過領域（TA）の第3角（V3）から第2角（V2）に向かって外側に沿って形成され得る。ここで、第3キャパシタ（Cst3）の第1キャパシタパターン部（CP1）は、第2信号ライン（SL2）を基準として、第2キャパシタ（Cst2）の第1キャパシタパターン部（CP1）と対称になるように具備され得る。
【0120】
そして、第3キャパシタ（Cst3）は、第1信号ライン（SL1）の第2側で第2信号ライン（SL2）と透過領域（TA）の間に第2キャパシタパターン部（CP2）が配置され得る。第3キャパシタ（Cst3）の第2キャパシタパターン部（CP2）は、第1キャパシタパターン部（CP1）の一端で折り曲げられて、透過領域（TA）の第3角（V3）から第4角（V4）に向かって外郭に沿って形成され得る。
【0121】
第3キャパシタ（Cst3）は、第2キャパシタパターン部（CP2）で第3サブ画素（P3）の第1電極１２０と連結し得る。
【0122】
一方、第3駆動トランジスタ（DT3）は、第1非透過領域（NTA1）で第3キャパシタ（Cst3）を挟んで、第2信号ライン（SL2）と離隔して配置され得る。それで、第3サブ画素（P3）と連結した第3駆動トランジスタ（DT3）は、第3キャパシタ（Cst3）を挟んで、第3サブ画素（P3）と離隔され、第2サブ画素（P2）と第4サブ画素（P4）のうち少なくとも一つと重畳することができる。一例として、第3駆動トランジスタ（DT3）は、第4サブ画素（P4）と重畳することができる。
【0123】
このような第3駆動トランジスタ（DT3）は、第2信号ライン（SL2）を基準として、第2駆動トランジスタ（DT2）と対称になるように配置され、第3キャパシタ（Cst3）の第1キャパシタパターン部（CP1）の他端と連結し得る。第3駆動トランジスタ（DT3）のゲート電極（GE）は、第3キャパシタ（Cst3）の第1キャパシタパターン部（CP1）に具備された第1キャパシタ電極（CE1）から延在して形成され得る。そして、第3駆動トランジスタ（DT3）のソース電極（SE）またはドレイン電極（DE）は、第3キャパシタ（Cst3）の第1キャパシタパターン部（CP1）に具備された第2キャパシタ電極（CE2）から延在して形成され得る。このような第3駆動トランジスタ（DT3）は、第3キャパシタ（Cst3）を介して、第3サブ画素（P3）の第1電極１２０と電気的に連結し得る。
【0124】
第4キャパシタ（Cst4）は、複数の透過領域（TA）それぞれの第4角（V4）に対応するように配置され、第3キャパシタ（Cst3）と対称になるように形成され得る。詳細には、第4キャパシタ（Cst4）は、第1信号ライン（SL1）の第1側で第1信号ライン（SL1）と透過領域（TA）の間に第1キャパシタパターン部（CP1）が配置され得る。第4キャパシタ（Cst4）の第1キャパシタパターン部（CP1）は、透過領域（TA）の第4角（V4）から第1角（V1）に向かって外側に沿って形成され得る。ここで、第4キャパシタ（Cst4）の第1キャパシタパターン部（CP1）は、第1信号ライン（SL1）を基準として、第3キャパシタ（Cst3）の第1キャパシタパターン部（CP1）と対称になるように具備され得る。
【0125】
そして、第4キャパシタ（Cst4）は、第1信号ライン（SL1）の第1側で第2信号ライン（SL2）と透過領域（TA）の間に第2キャパシタパターン部（CP2）が配置され得る。第4キャパシタ（Cst4）の第2キャパシタパターン部（CP2）は、第1キャパシタパターン部（CP1）の一端で折り曲げられて、透過領域（TA）の第4角（V4）から第3角（V3）に向かって外郭に沿って形成され得る。
【0126】
第4キャパシタ（Cst4）は、第1キャパシタパターン部（CP1）で第4サブ画素（P4）の第1電極１２０と連結し得る。
【0127】
一方、第4駆動トランジスタ（DT4）は、第1非透過領域（NTA1）で第4キャパシタ（Cst4）を挟んで、第2信号ライン（SL2）と離隔して配置され得る。そして、第4サブ画素（P4）と連結した第4駆動トランジスタ（DT4）は、第4サブ画素（P4）に重畳し得る。
【0128】
このような第4駆動トランジスタ（DT4）は、第1信号ライン（SL1）を基準として、第3駆動トランジスタ（DT3）と対称になるように配置され、第4キャパシタ（Cst4）の第1キャパシタパターン部（CP1）の他端と連結し得る。第4駆動トランジスタ（DT4）のゲート電極（GE）は、第4キャパシタ（Cst4）の第1キャパシタパターン部（CP1）に具備された第1キャパシタ電極（CE1）から延在して形成され得る。そして、第4駆動トランジスタ（DT4）のソース電極（SE）またはドレイン電極（DE）は、第4キャパシタ（Cst4）の第1キャパシタパターン部（CP1）に具備された第2キャパシタ電極（CE2）から延在して形成され得る。このような第4駆動トランジスタ（DT4）は、第4キャパシタ（Cst4）およびコンタクト電極（CT）を介して第4サブ画素（P4）の第1電極１２０と電気的に連結し得る。
【0129】
再び図7を参照すると、平坦化膜（PLN）上には、第1電極１２０、有機発光層１３０、第2電極１４０からなる発光素子とバンク１２５が具備される。
【0130】
第1電極１２０は、平坦化膜（PLN）上に設置され、駆動トランジスタ（DT）と電気的に連結し得る。このような第1電極１２０は、サブ画素（P1、P2、P3、P4）ごとに具備され得る。第1サブ画素（P1）に1つの第1電極１２０が形成され、第2サブ画素（P2）の他の一つの第1電極１２０が形成され、第3サブ画素（P3）に、また他の一つの第1電極１２０が形成され、第4サブ画素（P4）に他の一つの第1電極１２０が形成され得る。そして、第1電極１２０は、透過領域（TA）には、具備されない。
【0131】
このような第1電極１２０は、反射率の高い金属物質または反射率の高い金属物質と透明な金属物質の積層構造からなり得る。例えば、第1電極１２０は、アルミニウムとチタンの積層構造（Ti/Al/Ti）、アルミニウムとITOの積層構造（ITO/Al/ITO）、Ag合金、Ag合金とITOの積層構造（ITO/Ag合金/ITO）、MoTi合金、およびMoTi合金とITOの積層構造（ITO/MoTi合金/ITO）のような反射率の高い金属物質で形成することができる。Ag合金は、銀（Ag）、パラジウム（Pd）、および銅（Cu）などの合金であり得る。MoTi合金は、モリブデン（Mo）およびチタン（Ti）の合金であり得る。第1電極１２０は、アノード電極であり得る。
【0132】
一方、複数のサブ画素（P1、P2、P3、P4）それぞれに具備された第1電極１２０は、複数個からなり得る。一例として、複数のサブ画素（P1、P2、P3、P4）それぞれに具備された第1電極１２０は、第1分割電極１２１、第2分割電極１２２および連結電極（ACE）を含むことができる。
【0133】
第1分割電極１２１は、第1分割発光領域（EA1-1、EA2-1、EA3-1、EA4-1）に配置され、第2分割電極１２２は、第2分割発光領域（EA1-2、EA2-2、EA3-2、EA4-2）に配置され得る。
【0134】
第1分割電極１２１および第2分割電極１２２は、同じ層で、第1方向または第2方向に互いに離隔して配置され得る。詳細には、第1サブ画素（P1）および第3サブ画素（P3）それぞれに具備された第1分割電極１２１および第2分割電極１２２は、第2信号ライン（SL2）上で、第2方向に離隔して配置され得る。そして、第2サブ画素（P2）および第4サブ画素（P4）それぞれに具備された第1分割電極１２１および第2分割電極１２２は、第1信号ライン（SL1）上で第1方向に離隔して配置され得る。
【0135】
連結電極（ACE）は、第1分割電極１２１および第2分割電極１２２を連結し得る。連結電極（ACE）は、第1方向に離隔して配置された第1分割電極１２１および第2分割電極１２２を連結する第1連結電極（ACE1）および第2方向に離隔して配置された第1分割電極１２１および第2分割電極１２２を連結する第2連結電極（ACE2）を含むことができる。
【0136】
第1連結電極（ACE1）は、図4および図5に示すように、第1層で第1方向に延在し、第1方向に離隔して配置した第1分割電極１２１および第2分割電極１２２の間を一直線に連結し得る。詳細には、第1連結電極（ACE1）は、透過領域（TA）に突出しておらず、一端が第1分割電極１２１と連結され、他端が第2分割電極１２２と連結した直線からなり得る。また、第1連結電極（ACE1）と透過領域（TA）の間の境界は、第1分割電極１２１と透過領域（TA）の間の境界および第2分割電極１２２と透過領域（TA）の間の境界と一直線を成すことができる。
【0137】
このような第1連結電極（ACE1）は、第1連結部（ACE1-1）および第2連結部（ACE1-2）を含むことができる。第1連結部（ACE1-1）は、第1分割電極１２１に連結し、第1分割電極１２１から第2分割電極１２２方向に所定の長さだけ延在し得る。第2連結部（ACE2）は、第2分割電極１２２に連結し、第2分割電極１２２から第1分割電極１２１方向に所定の長さだけ延在し得る。第1連結部（ACE1-1）および第2連結部（ACE1-2）は一直線に互いに連結し得る。これにより、第1分割電極１２１は、第1連結電極（ACE1）を介して、第2分割電極１２２と電気的に連結し得る。
【0138】
前記第1層は、第1分割電極１２１および第2分割電極１２２と同じ層であり得る。すなわち、第1連結部（ACE1-1）および第2連結部（ACE2）は、第1分割電極１２１および第2分割電極１２２と同じ層に形成され得る。また、第1連結部（ACE1-1）および第2連結部（ACE2）は、第1分割電極１２１および第2分割電極１２２と一体に形成され得る。
【0139】
第1電極１２０は、コンタクト電極（CT）を介して、キャパシタ（Cst）の第2キャパシタ電極（CE2）と電気的に連結し得る。詳細には、複数のキャパシタ（Cst）の中の一部は、第1キャパシタパターン部（CP1）に凹部を具備することができる。一例として、第2サブ画素（P2）と連結した第2キャパシタ（Cst2）および第4サブ画素（P4）と連結した第4キャパシタ（Cst4）それぞれは、第1キャパシタパターン（CP1）に透過領域（TA）で、第1信号ライン（SL1）方向に凹な領域を形成する第1凹部（CC1）を具備することができる。このような場合、第1連結電極（ACE1）は、図4および図5に示すように、第2キャパシタ（Cst2）および第4キャパシタ（Cst4）それぞれの第1キャパシタパターン部（CP1）の凹な領域と少なくとも一部が重畳し得る。
【0140】
一方、コンタクト電極（CT）は、第1キャパシタパターン部（CP1）の第1凹部（CC1）で透過領域（TA）の方向に突出し、一部が第1連結電極（ACE1）と重畳し得る。ここで、コンタクト電極（CT）は、第1キャパシタパターン部（CP1）に具備された第2キャパシタ電極（CE2）から突出し得る。
【0141】
第1連結電極（ACE1）は、コンタクト電極（CT）と重畳する領域で第1コンタクトホール（CH1）を介して、コンタクト電極（CT）に連結され得る。キャパシタ（Cst）の第2キャパシタ電極（CE2）は、駆動トランジスタ（DT）のソース電極（SE）またはドレイン電極（DE）と電気的に連結しているので、第1電極１２０は、第1連結電極（ACE1）、コンタクト電極（CT）およびキャパシタ（Cst）の第2キャパシタ電極（CE2）を介して、駆動トランジスタ（DT）のソース電極（SE）またはドレイン電極（DE）と電気的に連結し得る。
【0142】
上述したような本発明の一実施例による透明表示パネル１１０は、第1連結電極（ACE1）に第1カット領域（C1）および第2カット領域（C2）が具備され得る。詳細には、第1連結電極（ACE1）は、第1コンタクトホール（CH1）と第1分割電極１２１の間に第1カット領域（C1）を具備し、第1コンタクトホール（CH1）と第2分割電極１２２の間に第2カット領域（C2）を具備することができる。
【0143】
本発明の一実施例による透明表示パネル１１０は、第1方向に離隔して配置された第1分割電極１２１および第2分割電極１２２の中のいずれか一つが、工程中に発生し得る異物等によって誤動作した場合、第1連結電極（ACE1）の第1連結部（ACE1）および第2連結部（ACE2）のうち少なくとも一つをレーザーカットすることにより、リペア（修理）することができる。
【0144】
一例として、本発明の一実施例による透明表示パネル１１０は、第1分割電極１２１が具備された領域で、異物によって第1電極１２０と第2電極１４０の間にショートが発生した場合、第1連結部（ACE1）の第1切断領域（C1）をレーザーカットすることにより、リペアすることができる。
【0145】
他の例として、本発明の一実施例による透明表示パネル１１０は、第2分割電極１２２が具備された領域で、異物によって第1電極１２０と第2電極１４０の間にショートが発生した場合、第2連結部（ACE2）の第2カット領域（C2）をレーザーカットすることにより、リペアすることができる。
【0146】
本発明の一実施例による透明表示パネル１１０は、異物によって暗点が発生しても、複数の分割電極１２１、１２２のうち、該当する分割電極のみをレーザーカットを介して短絡させることにより、暗点の発生による光損失率を減らすことができる。
【0147】
また、本発明の一実施例による透明表示パネル１１０は、コンタクト電極（CT）に第3カット領域（C3）が具備され得る。詳細には、コンタクト電極（CT）は、第1コンタクトホール（CH1）と第1キャパシタパターン部（CP1）の間に第3カット領域（C3）を具備することができる。
【0148】
本発明の一実施例による透明表示パネル１１０は、特定のサブ画素が駆動トランジスタ（DT）によって誤動作すると、コンタクト電極（CT）の第3カット領域（C3）をレーザーカットすることにより、リペアすることができる。
【0149】
一方、第2連結電極（ACE2）は、図4および図6に示すように、第2層で第2方向に延在し、第2方向に離隔して配置された第1分割電極１２１および第2分割電極１２２の間を一直線に連結し得る。詳細には、第2連結電極（ACE2）は、透過領域（TA）に突出しておらず、一端が第1分割電極１２１と連結し、他端が第2分割電極１２２と連結した直線からなり得る。また、第2連結電極（ACE2）と透過領域（TA）の間の境界は、第1分割電極１２１と透過領域（TA）の間の境界および第2分割電極１２２と透過領域（TA）の間の境界と一直線を成すことができる。
【0150】
前記第2層は、第1連結電極（ACE1）が具備された第1層と異なる層であり得る。前記第2層は、前記第1層と第１基板１１１の間に具備された層であり得る。
【0151】
一実施例において、前記第2層は、第2キャパシタパターン部（CP2）の第1キャパシタ電極（CE1）および第2キャパシタ電極（CE2）のうち少なくとも一つと同じ層であり得る。一例として、前記第2層は、第2キャパシタパターン部（CP2）の第2キャパシタ電極（CE2）と同じ層であり得るが、必ずしもこれに限定されない。前記第2層は、第2キャパシタパターン部（CP2）の第1キャパシタ電極（CE1）および第2キャパシタ電極（CE2）それぞれと同じ層である二重層であることもできる。このような場合、第2連結電極（ACE2）は、第2キャパシタパターン部（CP2）の第1キャパシタ電極（CE1）および第2キャパシタ電極（CE2）のうち少なくとも一つと一体に形成され得る。
【0152】
このような第2連結電極（ACE2）は、コンタクトホールを介して第2方向に離隔した第1分割電極１２１および第2分割電極１２２と連結し得る。
【0153】
第2連結電極（ACE2）は、一端で第2コンタクトホール（CH2）を介して、第1分割電極１２１と連結し得る。第2連結電極（ACE2）は、第1分割電極１２１で第2分割電極１２２方向に所定の長さだけ一直線に延在し、他端で第3コンタクトホール（CH3）を介して、第2分割電極１２２と連結し得る。これにより、第1分割電極１２１は、第2連結電極（ACE2）を介して、第2分割電極１２２と電気的に連結し得る。
【0154】
一方、第1電極１２０は、第2連結電極（ACE2）を介して、キャパシタ（Cst）の第2キャパシタ電極（CE2）と電気的に連結し得る。詳細には、第2連結電極（ACE2）は、第2キャパシタパターン部（CP2）の第2キャパシタ電極（CE2）と一体に形成され得る。そこで、コンタクトホール（CH2、CH3）を介して第2連結電極（ACE2）に接続した第1分割電極１２１および第2分割電極１２２を含む第1電極１２０は、第2キャパシタパターン部（CP2）の第2キャパシタ電極（CE2）と電気的に連結し得る。キャパシタ（Cst）の第2キャパシタ電極（CE2）は、駆動トランジスタ（DT）のソース電極（SE）またはドレイン電極（DE）と電気的に連結しているので、第1電極１２０は、第2連結電極（ACE2）およびキャパシタ（Cst）の第2キャパシタ電極（CE2）を介して駆動トランジスタ（DT）のソース電極（SE）またはドレイン電極（DE）と電気的に連結し得る。
【0155】
上述したような本発明の一実施例による透明表示パネル１１０は、第1電極１２０に第4カット領域（C4）および第5カット領域（C5）が具備され得る。詳細には、第1分割電極１２１は、第2コンタクトホール（CH2）と第2信号ライン（SL2）の間に第4カット領域（C4）が具備され得る。第2キャパシタパターン部（CP2）上に具備された第1分割電極１２１は、透過領域（TA）で第2信号ライン（SL2）の方向に凹な領域を形成して、第2連結電極（ACE2）の一部を露出させる第2凹部（CC2）を含むことができる。第1分割電極１２１は、第2凹部（CC2）によって凹な領域の一方の側で第2コンタクトホール（CH2）を介して第2連結電極（ACE2）に連結され得る。ここで、第2コンタクトホール（CH2）と重畳した領域と第2信号ライン（SL2）と重畳した領域の間には、第2凹部（CC2）によって幅が狭くなった第4カット領域（C4）が形成され得る。
【0156】
第2分割電極１２２は、第3コンタクトホール（CH3）と第2信号ライン（SL2）の間に、第5カット領域（C5）が具備され得る。第2キャパシタパターン部（CP2）上に具備された第2分割電極１２２は、透過領域（TA）で第2信号ライン（SL2）の方向に凹な領域を形成して、第2連結電極（ACE2）の一部を露出させる第3凹部（CC3）を含むことができる。第2分割電極１２２は、第3凹部（CC3）によって、凹な領域の一方の側で第3コンタクトホール（CH3）を介して第2連結電極（ACE2）に連結され得る。ここで、第3コンタクトホール（CH3）と重畳した領域と第2信号ライン（SL2）と重畳した領域の間には、第3凹部（CC3）によって幅が狭くなった第5カット領域（C5）が形成され得る。
【0157】
また、上述したような本発明の一実施例による透明表示パネル１１０は、第2連結電極（ACE2）に第6カット領域（C6）および第7カット領域（C7）が具備され得る。詳細には、第2連結電極（ACE2）は、第1分割電極１２１の第2凹部（CC2）によって露出した第6カット領域（C6）および第2分割電極１２２の第3凹部（CC3）によって露出した第7カット領域（C7）を含むことができる。
【0158】
本発明の一実施例による透明表示パネル１１０は、第2方向に離隔して配置された第1分割電極１２１および第2分割電極１２２の中のいずれか一つが、工程中に発生し得る異物等により誤動作した場合、第2連結電極（ACE1）の一部、第1分割電極１２１および第2分割電極１２２の少なくとも一部をレーザーカットすることにより、リペアすることができる。
【0159】
一例として、本発明の一実施例による透明表示パネル１１０は、第1分割電極１２１が具備された領域で、異物によって第1電極１２０と第2電極１４０の間にショートが発生した場合、第1分割電極１２１の第4カット領域（C4）または第2連結電極（ACE2）の第6カット領域（C6）をレーザーカットすることにより、リペアすることができる。
【0160】
他の例として、本発明の一実施例による透明表示パネル１１０は、第2分割電極１２２が具備された領域で、異物によって第1電極１２０と第2電極１４０の間にショートが発生した場合、第2分割電極１２２の第5カット領域（C5）をレーザーカットすることにより、リペアすることができる。
【0161】
本発明の一実施例による透明表示パネル１１０は、異物によって暗点が発生しても、複数の分割電極１２１、１２２のうち、該当する分割電極のみをレーザーカットを介して短絡させることにより、暗点の発生による光損失率を減らすことができる。
【0162】
また、本発明の一実施例による透明表示パネル１１０は、特定のサブ画素が駆動トランジスタ（DT）によって誤動作すると、第2連結電極（ACE2）の第7カット領域（C7）をレーザーカットすることにより、リペアすることができる。
【0163】
バンク１２５は、平坦化膜（PLN）上に具備され得る。また、バンク１２５は、第1電極１２０の間に具備され得る。そして、バンク１２５は、第1電極１２０それぞれの端を覆って、第1電極１２０それぞれの一部が露出するように形成され得る。これにより、バンク１２５は、第1電極１２０それぞれの先端に電流が集中して発光効率が低下する問題が発生することを防止することができる。
【0164】
バンク１２５は、非透過領域（NTA）でサブ画素（P1、P2、P3、P4）それぞれの発光領域（EA1-1、EA1-2、EA2-1、EA2-2、EA3-1 、EA3-2、EA4-1、EA4-2）を定義することができる。サブ画素（P1、P2、P3、P4）それぞれの発光領域（EA1-1、EA1-2、EA2-1、EA2-2、EA3-1、EA3-2、EA4-1、EA4-2）は、第1電極１２０、有機発光層１３０、および第2電極１４０が順に積層されて、第1電極１２０からの正孔と第2電極１４０からの電子が、有機発光層１３０で互いに結合して発光する領域を示す。この場合、非透過領域（NTA）でバンク１２５が形成された領域は、光を発光しないので、非発光領域となり、バンク１２５が形成されず、第1電極１２０が露出した領域が、発光領域（EA1-1、EA1-2、EA2-1、EA2-2、EA3-1、EA3-2、EA4-1、EA4-2）になり得る。
【0165】
バンク１２５は、アクリル樹脂（acryl resin）、エポキシ樹脂（epoxy resin）、フェノール樹脂（phenolic resin）、ポリアミド樹脂（polyamide resin）、ポリイミド樹脂（polyimide resin）などの有機膜で形成され得る。
【0166】
有機発光層１３０は、第1電極１２０上に具備され得る。有機発光層１３０は、正孔輸送層（hole transporting layer）、発光層（light emitting layer）、および電子輸送層（electron transporting layer）を含むことができる。この場合、第1電極１２０と第2電極１４０に電圧が印加されると、正孔と電子がそれぞれ正孔輸送層と電子輸送層を介して発光層に移動するようになり、発光層で互いに結合して発光することになる。
【0167】
一実施例において、有機発光層１３０は、サブ画素（P1、P2、P3、P4）に共通に形成される共通層であり得る。ここで、発光層は、白色光を放出する白色発光層であり得る。
【0168】
他の実施例において、有機発光層１３０は、発光層がサブ画素（P1、P2、P3、P4）ごとに形成され得る。一例として、第1サブ画素（P1）には、緑色の光を放出する緑色発光層が形成され、第2サブ画素（P2）には、赤色光を放出する赤色発光層が形成され、第3サブ画素（P3）には、白色光を放出する白色発光層が形成され、第4サブ画素（P4）には、青色光を放出する青色発光層が形成され得る。このような場合、有機発光層１３０の発光層は、透過領域（TA）に形成されない。
【0169】
第2電極１４０は、有機発光層１３０およびバンク１２５上に具備され得る。第2電極１４０は、発光領域（EA）を含む非透過領域（NTA）だけでなく、透過領域（TA）にも具備され得るが、必ずしもこれに限定されない。第2電極１４０は、発光領域（EA1、EA2、EA3、EA4）を含む非透過領域（NTA）のみに具備され、透過率の向上のために透過領域（TA）に具備されないことがあり得る。
【0170】
このような第2電極１４０は、サブ画素（P1、P2、P3、P4）に共通して形成され、同じ電圧を印加する共通層であり得る。第2電極１４０は、光を透過させることができる導電性物質からなり得る。一例として、第2電極１４０は、光を透過させることができるITO、IZOのような透明な金属物質（TCO、Transparent Conductive Material）、またはマグネシウム（Mg）、銀（Ag）、またはマグネシウム（Mg）と （Ag）の合金のような半透過金属物質（Semi-transmissive Conductive Material）で形成され得る。第2電極１４０は、カソード電極であり得る。
【0171】
発光素子上には、封止膜１５０が具備され得る。封止膜１５０は、第2電極１４０上で第2電極１４０を覆うように形成され得る。封止膜１５０は、有機発光層１３０と第2電極１４０に酸素または水分が浸透することを防止する役割をする。このため、封止膜１５０は、少なくとも一つの無機膜と、少なくとも一つの有機膜を含むことができる。
【0172】
一方、図7に示していないが、第2電極１４０と封止膜１５０の間にキャップピング層（Capping Layer）を追加で形成することもできる。
【0173】
封止膜１５０上には、カラーフィルタ（CF）が具備され得る。カラーフィルター（CF）は、第1基板１１１と向き合う第2基板１１２の一面上に具備され得る。このような場合、封止膜１５０が具備された第1基板１１１とカラーフィルタ（CF）が具備された第2基板１１２は、別途の接着層（未図示）によって合着され得る。ここで、接着層（未図示）は、透明な接着レジン層（optically clear resin layer,OCR）または透明な接着レジンフィルム（optically clear adhesive film,OCA）であり得る。
【0174】
カラーフィルタ（CF）は、サブ画素（P1、P2、P3、P4）ごとにパターン形成し得る。詳細には、カラーフィルタ（CF）は、第1カラーフィルタ、第2カラーフィルタおよび第3カラーフィルタを含むことができる。第1カラーフィルタは、第1サブ画素（P1）の発光領域（EA1）に対応するように配置することができ、緑色の光を透過させる緑色カラーフィルタであり得る。第2カラーフィルタは、第2サブ画素（P2）の発光領域（EA2）に対応するように配置することができ、赤色光を透過させる赤色カラーフィルタであり得る。第3カラーフィルタは、第4サブ画素（P4）の発光領域（EA4）に対応するように配置することができ、青色光を透過させる青色カラーフィルタであり得る。
【0175】
カラーフィルタ（CF）は、白色サブ画素である第3サブ画素（P3）の発光領域（EA3）に対応するように配置される第4カラーフィルタをさらに含むこともできる。このような場合、第4カラーフィルタは、白色光を透過させる透明な有機物質からなり得る。
【0176】
一方、カラーフィルタ（CF）の間、およびカラーフィルタ（CF）と透過領域（TA）の間には、ブラックマトリックス（BM）が具備され得る。詳細には、ブラックマトリックス（BM）は、サブ画素（P1、P2、P3、P4）間に具備されて、隣接したサブ画素（P1、P2、P3、P4）間に混色が発生するのを防止することができる。このために、ブラックマトリックス（BM）は、カラーフィルタ（CF）の間に具備され得る。ブラックマトリックス（BM）は、図8に示すように、第1信号ライン（SL1）に沿って交互に配置された第2サブ画素（P2）の第2カラーフィルタおよび第4サブ画素（P4）の第4カラーフィルタの間に具備され得る。ブラックマトリックス（BM）は、第2信号ライン（SL2）に沿って交互に配置された第1サブ画素（P1）の第1カラーフィルタおよび第3サブ画素（P3）の第3カラーフィルタの間に具備され得る。
【0177】
また、ブラックマトリックス（BM）は、サブ画素（P1、P2、P3、P4）と透過領域（TA）の間に具備され、サブ画素（P1、P2、P3、P4）それぞれで発光した光が視野角によって他の色に見えることを防止することができる。例えば、緑色のサブ画素で発光した光は、側面で白色光に見えることがある。
【0178】
本発明の一実施例による透明表示パネル１１０は、サブ画素（P1、P2、P3、P4）で発光した光が側面、例えば、透過領域（TA）の方向に進行しないようにブラックマトリックス（BM）を、サブ画素（P1、P2、P3、P4）と透過領域（TA）の間に具備することができる。ただし、透明表示パネル１１０は、サブ画素（P1、P2、P3、P4）と透過領域（TA）の間にブラックマトリックス（BM）を形成するようになると、透過領域（TA）の面積が減少し、これにより、光透過率が減少し得る。本発明の一実施例による透明表示パネル１１０は、ブラックマトリックス（BM）による光透過率の損失を低減または最小化させるために、図6に示すように、第3サブ画素（P3）、詳細には、白サブ画素と透過領域（TA）の間にブラックマトリックス（BM）を具備しないことがあり得る。
【0179】
このようなブラックマトリックス（BM）は、光を吸収する物質、例えば、可視光線波長帯の光をすべて吸収するブラック染料（black dye）を含むことができる。
【0180】
本発明の一実施例による透明表示パネル１１０は、2つの分割電極１２１、１２２を連結する第1連結電極（ACE1）および第2連結電極（ACE2）が、透過領域（TA）方向に突出しないので、第1連結電極（ACE1）および第2連結電極（ACE2）によって、透過領域（TA）の面積が減少しないことがあり得る。すなわち、本発明の一実施例による透明表示パネル１１０は、第1連結電極（ACE1）および第2連結電極（ACE2）によって、光透過率が減少することを防止することができる。
【0181】
また、本発明の一実施例による透明表示パネル１１０は、第1連結電極（ACE1）および第2連結電極（ACE2）が一直線に形成されることにより、透過領域（TA）の境界が凹凸した凹凸形状を有しないことがあり得る。これにより、本発明の一実施例による透明表示パネル１１０は、ヘイズが減少し、イメージの可読性を向上させることができる。
【0182】
また、本発明の一実施例による透明表示パネル１１０は、複数のキャパシタ（Cst）の中の一部の第1キャパシタパターン部（CP1）に凹な領域が形成され、第1キャパシタパターン部（CP1）の凹な領域に第1連結電極（ACE1）が配置され得る。本発明の一実施例による透明表示パネル１１０は、第1キャパシタパターン部（CP1）に凹な領域が形成されるにことで、第1キャパシタパターン部（CP1）の面積が減少して、キャパシタの容量が減少し得る。しかし、本発明の一実施例による透明表示パネル１１０は、第1キャパシタパターン部（CP1）の一端から第2方向に延在した第2キャパシタパターン部（CP2）を具備することにより、キャパシタ（Cst）の総面積が減少しないことがあり得る。
【0183】
また、本発明の一実施例による透明表示パネル１１０は、複数のキャパシタ（Cst）の中の一部の第2キャパシタパターン部（CP2）を第2連結電極（ACE2）に用いることができる。これにより、本発明の一実施例による透明表示パネル１１０は、第2連結電極（ACE2）を配置するために、別途のスペースを確保する必要がないので、第2キャパシタパターン部（CP2）の面積が減少しないことがあり得る。
【0184】
結果的に、本発明の一実施例による透明表示パネル１１０は、キャパシタ（Cst）のキャパシタ容量を十分に確保すると同時に、第1連結電極（ACE1）および第2連結電極（ACE2）を一直線に具備して、高い光透過率を有することができる。
【0185】
本発明の一実施例による透明表示パネル１１０は、第1～第4駆動トランジスタ（DT1、DT2、DT3、DT4）が互いに対称になるように配置され得る。詳細には、第1サブ画素（P1）の第1駆動トランジスタ（DT1）は、第2サブ画素（P2）の第2駆動トランジスタ（DT2）と、第1軸（X軸）を基準に対称になり得る。第3サブ画素（P3）の第3駆動トランジスタ（DT3）は、第4サブ画素（P4）の第4駆動トランジスタ（DT4）と、第1軸（X軸）を基準に対称になり得る。そして、第1サブ画素（P1）の第1駆動トランジスタ（DT1）および第2サブ画素（P2）の第2駆動トランジスタ（DT2）は、第3サブ画素（P3）の第3駆動トランジスタ（DT3）および第4サブ画素（P4）の第4駆動トランジスタ（DT4）と第2軸（Y軸）を基準に対称になり得る。
【0186】
また、本発明の一実施例による透明表示パネル１１０は、第1～第4キャパシタ（Cst1、Cst2、Cst3、Cst4）が互いに対称になるように配置され得る。詳細には、第1サブ画素（P1）の第1キャパシタ（Cst1）は、第2サブ画素（P2）の第2キャパシタ（Cst2）と第1軸（X軸）を基準に対称になり得る。第3サブ画素（P3）の第3キャパシタ（Cst3）は、第4サブ画素（P4）の第4キャパシタ（Cst4）と、第1軸（X軸）を基準に対称になり得る。そして、第1サブ画素（P1）の第1キャパシタ（Cst1）および第2サブ画素（P2）の第2キャパシタ（Cst2）は、第3サブ画素（P3）の第3キャパシタ（Cst3）および第4サブ画素（P4）の第4キャパシタ（Cst4）と第2軸（Y軸）を基準に対称になり得る。
【0187】
このような本発明の一実施例による透明表示パネル１１０は、第1非透過領域（NTA1）内で、第1非透過領域（NTA1）と第2非透過領域（NTA2）が重畳する領域の間に、第1～第4サブ画素（P1、P2、P3、P4）それぞれの駆動トランジスタ（DT）およびキャパシタ（Cst）の第1キャパシタパターン部（CP1）を具備することができる。すなわち、本発明の一実施例による透明表示パネル１１０は、第2非透過領域（NTA2）に駆動トランジスタ（DT）が具備されない。これにより、本発明の一実施例による透明表示パネル１１０は、駆動トランジスタ（DT）が第2信号ライン（SL2）、特に、画素電源ライン（VDDL）および共通電源ライン（VSSL）と離隔することで、駆動トランジスタ（DT）と第2信号ライン（SL2）の間に寄生容量が発生しないか、または最小化させることができる。
【0188】
また、本発明の一実施例による透明表示パネル１１０は、第2非透過領域（NTA2）にキャパシタ（Cst）の第2キャパシタパターン部（CP2）が具備されているが、第1キャパシタパターン部（CP1）より狭い幅で形成され得る。これにより、本発明の一実施例による透明表示パネル１１０は、第2非透過領域（NTA2）の幅を減少、または最小化させて、光透過率を向上させることができる。
【0189】
また、本発明の一実施例による透明表示パネル１１０は、キャパシタ（Cst）がL字形状を有する。これにより、本発明の一実施例による透明表示パネル１１０は、第1～第4サブ画素（P1、P2、P3、P4）それぞれの駆動トランジスタ（DT）を、第1非透過領域（NTA1）に配置するにもかかわらず、第2非透過領域（NTA2）に配置されたサブ画素（P1、P3）の第1電極１２０との連結が可能になり得る。
【0190】
特に、本発明の一実施例による透明表示パネル１１０は、キャパシタ（Cst）の第1キャパシタパターン部（CP1）および第2キャパシタパターン部（CP2）が、透過領域（TA）の外郭に沿って具備されることにより、第1～第4サブ画素（P1、P2、P3、P4）それぞれの第1電極１２０と連結させるためのコンタクト電極（CT）の設計自由度が向上し得る。
【0191】
また、本発明の一実施例による透明表示パネル１１０は、キャパシタ（Cst）が第1信号ライン（SL1）および第2信号ライン（SL2）と重畳しない。特に、本発明の一実施例による透明表示パネル１１０は、キャパシタ（Cst）が第2信号ライン（SL2）に含まれた複数の信号ラインの間に具備されないことで、信号ラインによる寄生容量を減少または最小化させることができる。
【0192】
一方、本発明の一実施例による透明表示パネル１１０は、4つの駆動トランジスタ（DT1、DT2、DT3、DT4）が集めて配置され得る。詳細には、一つの画素（P）の第1サブ画素（P1）および第2サブ画素（P2）それぞれの駆動トランジスタ（DT1、DT2）と、第1方向に隣接した他の画素（P）の第3サブ画素（P3）および第4サブ画素（P4）それぞれの駆動トランジスタ（DT3、DT4）は、集めて配置され得る。このような場合、4つの駆動トランジスタ（DT1、DT2、DT3、DT4）間に離隔距離が大きくないので、4つの駆動トランジスタ（DT1、DT2、DT3、DT4）それぞれに第1電力を供給する画素電源ライン（VDDL）を相互に連結して、メッシュ構造を形成することができる。
【0193】
【0194】
【0195】
【0196】
メイン画素電源供給ライン（MVDDL）は、第2非透過領域（NTA2）で第2方向に延在し得る。メイン画素電源供給ライン（MVDDL）は、広い面積を確保するために、二重層で形成され得る。一例として、メイン画素電源供給ライン（VDDL）は、図10に示すように、第1画素電源ライン（VDDL-1）および第1画素電源ライン（VDDL-1）上に具備された第2画素電源ライン（VDDL-2）を含むことができる。一例として、第1画素電源ライン（VDDL-1）は、遮光層（LS）と同じ層に具備され、第2画素電源ライン（VDDL-2）は、ソース電極（SE）またはドレイン電極（DE）と同じ層に具備され得る。第1画素電源ライン（VDDL-1）および第2画素電源ライン（VDDL-2）は、複数のコンタクトホールを介して互いに電気的に連結し得る。
【0197】
分岐画素電源供給ライン（BVDDL）は、メイン画素電源供給ライン（MVDDL）から分岐され、第1非透過領域（NTA1）で第1方向に延在し得る。ここで、分岐画素電源供給ライン（BVDDL）は、第1方向に隣接するメイン画素電源供給ライン（MVDDL）を連結し得る。
【0198】
分岐画素電源供給ライン（BVDDL）は、第1方向に隣接したメイン画素電源供給ライン（MVDDL）を連結するために、複数のラインを含むことができる。詳細には、分岐画素電源供給ライン（BVDDL）は、第1分岐画素電源ライン（BVDDL1）、第2分岐画素電源供給ライン（BVDDL2）および第3分岐画素電源供給ライン（BVDDL3）を含むことができる。
【0199】
第1分岐画素電源ライン（BVDDL1）は、第1非透過領域（NTA1）と第2非透過領域（NTA2）が重畳する領域に配置され、第1方向に延在してメイン画素電源供給ライン（MVDDL）と一部重畳し得る。第1分岐画素電源ライン（BVDDL1）は、第5コンタクトホール（CH5）を介して、メイン画素電源供給ライン（MVDDL）に連結され得る。一例として、第1分岐画素電源ライン（BVDDL1）は、ソース電極（SE）またはドレイン電極（DE）と同じ層に形成され、第2画素電源ライン（VDDL-2）は、第1非透過領域（NTA1）と第2非透過領域（NTA2）が重畳する領域で、オープン領域を形成することができる。このような場合、第1分岐画素電源ライン（BVDDL1）は、第5コンタクトホール（CH5）を介して遮光層（LS）と同じ層に具備されたメイン画素電源供給ライン（MVDDL）の第1画素電源ライン（VDDL-1）に連結され得る。
【0200】
第2分岐画素電源供給ライン（BVDDL2）および第3分岐画素電源供給ライン（BVDDL3）は、第1方向に隣接した第1分岐画素電源ライン（BVDDL1）を連結し得る。
【0201】
第2分岐画素電源供給ライン（BVDDL2）は、第1分岐画素電源ライン（BVDDL1）と連結するために一つ以上の層に形成され、コンタクトホールを介して相互に連結した構造を有することができる。一例として、第2分岐画素電源ライン（BVDDL2）は、スキャンライン（SCANL）と交差する領域で、遮光層（LS）と同じ層に形成された第1ライン（BVDDL2-1）、およびソース電極（SE）またはドレイン電極（DE）と同じ層に形成され、スキャンライン（SCANL）と平行に延在する第2ライン（BVDDL2-2）を含むことができる。第1ライン（BVDDL2-1）は、一端で第6コンタクトホール（CH6）を介して第1分岐画素電源ライン（BVDDL1）と連結し、他端で第7コンタクトホール（CH7）を介して第2ライン（BVDDL2-2）と連結し得る。ここで、第2ライン（BVDDL2-2）は、スキャンライン（SCANL）の第1側に配置され、スキャンライン（SCANL）の第1側に配置された駆動トランジスタ（DT）のアクティブ層（ACT）に、第9コンタクトホール（CH9）を介して連結し得る。第2ライン（BVDDL2-2）は、スキャンライン（SCANL）の第1側に配置された駆動トランジスタ（DT）に、メイン画素電源供給ライン（MVDDL）から供給される第1電力を伝達することができる。
【0202】
第3分岐画素電源ライン（BVDDL3）もまた、第1分岐画素電源供給ライン（BVDDL1）と連結するために一つ以上の層に形成され、コンタクトホールを介して相互に連結した構造を有することができる。一例として、第3分岐画素電源ライン（BVDDL3）は、スキャンライン（SCANL）と交差する領域で遮光層（LS）と同じ層に形成された第1ライン、およびソース電極（SE）またはドレイン電極（DE）と同じ層に形成されてスキャンライン（SCANL）と平行に延在する第2ラインを含むことができる。第1ラインは、一端で第6コンタクトホール（CH6）を介して第1分岐画素電源ライン（BVDDL1）と連結され、他端で第8コンタクトホール（CH8）を介して第2ラインと連結し得る。ここで、第2ラインは、スキャンライン（SCANL）の第2側に配置され、スキャンライン（SCANL）の第2側に配置された駆動トランジスタ（DT）にメイン画素電源供給ライン（MVDDL）から供給される第1電力を伝達することができる。
【0203】
本発明の一実施例による透明表示パネル１１０は、画素電源ライン（VDDL）が第2非透過領域（NTA2）で第2方向に延在したメイン画素電源供給ライン（MVDDL）と、第1非透過領域（NTA1）で第1方向に延在し、第1方向に隣接するメイン画素電源供給ライン（MVDDL）を連結する分岐画素電源供給ライン（BVDDL）からなり得る。すなわち、本発明の一実施例による透明表示パネル１１０は、画素電源ライン（VDDL）がメッシュ構造を有することにより、画素電源ライン（VDDL）の電圧が均等に分布され得、これにより、サブ画素（P1、P2、P3、P4）の輝度の均一度が向上し得る。また、本発明の一実施例による透明表示パネル１１０は、画素電源ライン（VDDL）の面積が増加し、抵抗が減少するので、電圧降下を減少させることができる。
【0204】
以上、添付した図を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例で限定されるわけではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例により、本発明の技術思想の範囲が限定されるものではない。従って、以上で記述した実施例は、すべての面で例示的なものであり限定的ではないと理解されなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等の範囲内にあるすべての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。
【符号の説明】
【0205】
１００：透明表示装置
１１０：透明表示パネル
１１１：第1基板
１１２：第2基板
１２０：第1電極
１２５：バンク
１３０：有機発光層
１４０：第2電極
１５０：封止膜
BM：ブラックマトリックス
CF：カラーフィルター
２０５：スキャン駆動部
VDDL：画素電源ライン
VSSL：共通電源ライン
DL1、DL2、DL3、DL4：データライン
REFL：リファレンスライン
SCANL：スキャンライン
Cst：キャパシタ
CP1：第1キャパシタパターン部
CP2：第2キャパシタパターン部
ACE1：第1連結電極
ACE2：第2連結電極
１１０：透明表示パネル
１１１：第1基板
１１２：第2基板
１２０：第1電極
１２５：バンク
１３０：有機発光層
１４０：第2電極
１５０：封止膜
BM：ブラックマトリックス
CF：カラーフィルター
２０５：スキャン駆動部
VDDL：画素電源ライン
VSSL：共通電源ライン
DL1、DL2、DL3、DL4：データライン
REFL：リファレンスライン
SCANL：スキャンライン
Cst：キャパシタ
CP1：第1キャパシタパターン部
CP2：第2キャパシタパターン部
ACE1：第1連結電極
ACE2：第2連結電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
