特開2022-96682 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ＪＯＬＥＤの特許一覧

特開2022-96682表示装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2022096682

(43)【公開日】2022-06-30

(54)【発明の名称】表示装置

(51)【国際特許分類】

H05B 33/02 20060101AFI20220623BHJP

G09F 9/30 20060101ALI20220623BHJP

G09G 3/3233 20160101ALI20220623BHJP

G09G 3/20 20060101ALI20220623BHJP

H01L 51/50 20060101ALI20220623BHJP

H01L 27/32 20060101ALI20220623BHJP

【ＦＩ】

H05B33/02

G09F9/30 365

G09F9/30 338

G09G3/3233

G09G3/20 642K

G09G3/20 642A

G09G3/20 611F

G09G3/20 680G

G09G3/20 621M

H05B33/14 A

H01L27/32

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2020209779

(22)【出願日】2020-12-18

(71)【出願人】

【識別番号】514188173

【氏名又は名称】株式会社ＪＯＬＥＤ

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島正朗

(72)【発明者】

【氏名】小原将紀

【テーマコード（参考）】

3K107

5C080

5C094

5C380

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC02

3K107DD21

3K107DD26

3K107DD39

3K107DD90

3K107EE03

3K107EE57

3K107HH05

5C080BB05

5C080CC03

5C080DD01

5C080DD05

5C080DD23

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ05

5C080JJ06

5C080KK02

5C080KK07

5C080KK43

5C094AA07

5C094BA03

5C094BA27

5C094CA19

5C094DA14

5C094DB01

5C094DB02

5C094FA01

5C094FA02

5C094HA08

5C380AA01

5C380AB06

5C380AB18

5C380AB34

5C380AB41

5C380AB42

5C380AB46

5C380AC07

5C380AC08

5C380AC11

5C380BA12

5C380BA19

5C380BA20

5C380BA39

5C380BB05

5C380BB22

5C380CA11

5C380CB26

5C380CB27

5C380CB37

5C380CC04

5C380CC07

5C380CC26

5C380CC33

5C380CC64

5C380CC77

5C380CD012

5C380CD014

5C380CE01

5C380CE11

5C380CF07

5C380CF10

5C380DA02

5C380DA06

(57)【要約】

【課題】画素回路の発光輝度が低下することを抑制する表示装置を提供する。
【解決手段】表示装置１は、第１方向ｄ１および第１方向ｄ１に交差する第２方向ｄ２に沿って配置された複数の画素回路１０と、複数の画素回路１０のそれぞれに接続され、複数の画素回路１０に電圧を供給する複数の電圧供給線Ｖｓ１、Ｖｓ２と、を備える。複数の画素回路１０のそれぞれは、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂと発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるために駆動するトランジスタ（例えば駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂ）とを有する複数のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂを有し、複数のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、画素回路１０内において第１方向ｄ１に沿って配列され、複数の電圧供給線Ｖｓ１、Ｖｓ２は、第１方向ｄ１に沿って延在し、第２方向ｄ２に間隔をあけて配置されている。
【選択図】図８

【特許請求の範囲】

【請求項1】

第１方向および前記第１方向に交差する第２方向に沿って配置された複数の画素回路と、
前記複数の画素回路のそれぞれに接続され、前記複数の画素回路に電圧を供給する複数の電圧供給線と、
を備え、
前記複数の画素回路のそれぞれは、発光素子と前記発光素子を発光させるために駆動するトランジスタとを有する複数のサブ画素回路を有し、
前記複数のサブ画素回路は、前記画素回路内において前記第１方向に沿って配列され、
前記複数の電圧供給線は、前記第１方向に沿って延在し、前記第２方向に間隔をあけて配置されている
表示装置。

【請求項2】

前記電圧供給線は、前記第１方向および前記第２方向の両方に垂直な方向から見て、前記第１方向に沿って配列された前記複数のサブ画素回路のそれぞれに重なっている
請求項１に記載の表示装置。

【請求項3】

前記電圧供給線は、前記トランジスタを介して前記発光素子の陽極に接続され、前記トランジスタを介して前記発光素子に電圧を供給する
請求項１または２に記載の表示装置。

【請求項4】

前記電圧供給線は、前記発光素子の陰極に接続され、前記発光素子に電圧を供給する
請求項１または２に記載の表示装置。

【請求項5】

前記複数の電圧供給線は、第１の電圧供給線および前記第１の電圧供給線と異なる第２の電圧供給線を含み、
前記第１の電圧供給線は、前記トランジスタを介して前記発光素子の陽極に接続され、
前記第２の電圧供給線は、前記発光素子の陰極に接続されている
請求項１または２に記載の表示装置。

【請求項6】

前記発光素子は、陽極層、発光層および陰極層を有するＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）層によって形成され、
前記電圧供給線は、前記発光層の光出射側とは反対側において、前記ＥＬ層に対して絶縁層を介して設けられている
請求項１～５のいずれか１項に記載の表示装置。

【請求項7】

前記トランジスタは、チャネル領域を有する半導体層、ゲート電極を構成する第１配線層、ならびに、ドレイン電極およびソース電極を構成する第２配線層を有するＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）層によって形成され、
前記電圧供給線は、前記ＴＦＴ層と前記ＥＬ層との間に設けられている
請求項６に記載の表示装置。

【請求項8】

前記第１方向は、前記複数の画素回路によって構成される表示パネルの画面垂直方向であり、
前記複数の電圧供給線のそれぞれは、前記画面垂直方向に沿って延在している
請求項１～７のいずれか１項に記載の表示装置。

【請求項9】

前記第１方向は、前記複数の画素回路によって構成される表示パネルの画面水平方向であり、
前記複数の電圧供給線のそれぞれは、前記画面水平方向に沿って延在している
請求項１～７のいずれか１項に記載の表示装置。

【請求項10】

さらに、
前記複数の画素回路を駆動制御するドライバと、
前記複数の電圧供給線を用いて電圧を供給する電源と、
を備える請求項１～９のいずれか１項に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、複数の画素回路を備える表示装置に関する。

【背景技術】

【0002】

従来、有機ＥＬ（Ｅｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いたアクティブマトリクス型の表示装置が実用化されている（例えば、特許文献１など参照）。表示装置は、発光色がそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の発光素子を搭載した３つのサブ画素回路から構成される画素回路を、複数個マトリクス状に配置して構成される。表示装置は、サブ画素回路ごとに発光輝度を制御することにより、カラー画像を表示する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７－７３４９９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

表示装置では、画素回路に供給する電圧の電圧降下を抑制するため、補助用の電圧を供給する電圧供給線を設けることがある。しかし、補助用の電圧供給線の厚みによって発光素子を構成するＥＬ層に段差が生じ、画素回路の発光輝度が低下するという問題がある。

【0005】

そこで、本開示は、画素回路の発光輝度が低下することを抑制する表示装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するために、開示される一態様に係る表示装置は、第１方向および前記第１方向に交差する第２方向に沿って配置された複数の画素回路と、前記複数の画素回路のそれぞれに接続され、前記複数の画素回路に電圧を供給する複数の電圧供給線と、を備え、前記複数の画素回路のそれぞれは、発光素子と前記発光素子を発光させるために駆動するトランジスタとを有する複数のサブ画素回路を有し、前記複数のサブ画素回路は、前記画素回路内において前記第１方向に沿って配列され、前記複数の電圧供給線は、前記第１方向に沿って延在し、前記第２方向に間隔をあけて配置されている。

【発明の効果】

【0007】

本開示に係る表示装置によれば、画素回路の発光輝度が低下することを抑制できる。

【図面の簡単な説明】

【0008】

【図1】比較例１の表示装置の機能的な構成を示すブロック図である。

【図2】比較例１の表示装置が備える画素回路を模式的に示す平面図である。

【図3】比較例１の画素回路の一部の断面および輝度分布を模式的に示す図である。

【図4】比較例２の表示装置が備える画素回路を模式的に示す平面図である。

【図5】比較例２の表示装置のサブ画素回路の寿命を示す図である。

【図6】実施の形態１に係る表示装置の機能的な構成を示すブロック図である。

【図7】実施の形態１に係る表示装置が備える画素回路の回路図である。

【図8】実施の形態１の画素回路を模式的に示す平面図である。

【図9】実施の形態１の画素回路の一部の断面を模式的に示す図である。

【図10】実施の形態１の表示パネルの端部における配線を示す図である。

【図11】実施の形態１の変形例に係る表示装置の画素回路およびゲートドライバの配線を示す図である。

【図12】実施の形態１の画素回路の駆動方法を示すタイミングチャートである。

【図13】実施の形態１に係る表示装置の駆動方法を示すタイミングチャートである。

【図14】実施の形態２に係る表示装置の機能的な構成を示すブロック図である。

【図15】実施の形態２に係る表示装置が備える画素回路の回路図である。

【図16】実施の形態２の画素回路を模式的に示す平面図である。

【図17】実施の形態３に係る表示装置の表示パネルを模式的に示す平面図である。

【図18】実施の形態３の変形例に係る表示装置の表示パネルを模式的に示す平面図である。

【発明を実施するための形態】

【0009】

（本開示に至る経緯）
本開示に至る経緯について、図１～図５に示す比較例を参照しながら説明する。

【0010】

図１は、比較例１の表示装置９の機能的な構成を示すブロック図である。以下の説明では、簡潔のため、信号と信号を伝達する配線とを同一の符号で参照し、電圧と電圧を供給する配線とを同一の符号で参照することがある。また、回路と回路が形成される領域とを同一の符号で参照することがある。

【0011】

図１に示されるように、比較例１の表示装置９は、表示パネル９２、ゲートドライバ９３、データドライバ９５、コントローラ９６、および、電源９７を備える。

【0012】

表示パネル９２は、マトリクス状に配置された複数の画素回路９０を有している。複数の画素回路９０は、第１方向ｄ１、および、第１方向ｄ１に直交する第２方向ｄ２に沿って配置されている。各画素回路９０は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応する３つのサブ画素回路９１Ｒ、９１Ｇ、９１Ｂによって構成されている。比較例１における第１方向ｄ１は画面水平方向であり、第２方向ｄ２は画面垂直方向である。

【0013】

表示パネル９２には、画素回路９０に接続される初期化信号線ＩＮＩ、参照信号線ＲＥＦおよび書き込み信号線ＷＳが設けられる。また、表示パネル９２には、各画素回路９０に接続される３本のデータ信号線Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂが設けられる。

【0014】

コントローラ９６は、外部から映像信号を受信し、当該映像信号の各フレームの画像を表示パネル９２で表示するための制御信号を、ゲートドライバ９３およびデータドライバ９５へ供給する。

【0015】

電源９７は、表示パネル９２、ゲートドライバ９３、データドライバ９５、およびコントローラ９６へ電圧を供給する。表示パネル９２には、初期化電圧ＶＩＮＩ、参照電圧ＶＲＥＦ、正電源電圧ＶＣＣおよび負電源電圧ＶＣＡＴＨが、電源９７から供給される。

【0016】

図２は、比較例１の表示装置９が備える画素回路９０を模式的に示す平面図である。

【0017】

図２に示されるように、各サブ画素回路９１Ｒ、９１Ｇ、９１Ｂは、画素回路９０内において第１方向ｄ１に沿って配列されている。サブ画素回路９１Ｒ、９１Ｇ、９１Ｂは、有機ＥＬの発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂ、駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂ、および、保持容量ＣＳ_Ｒ、ＣＳ_Ｇ、ＣＳ_Ｂ等を有している。

【0018】

画素回路９０の各サブ画素回路９１Ｒ、９１Ｇ、９１Ｂには、正電源電圧線ＶＣＣが接続されている。各サブ画素回路９１Ｒ、９１Ｇ、９１Ｂに接続されている各正電源電圧線ＶＣＣは、第２方向ｄ２に沿って延在している。また、画素回路９０には、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるための電圧である正電源電圧ＶＣＣおよび負電源電圧ＶＣＡＴＨが供給される。なお、図２には、第２方向ｄ２に沿う電圧中継線ＶＣＣｒも示されている。電圧中継線ＶＣＣｒは、正電源電圧線ＶＣＣに接続されている。

【0019】

画素回路９０では、サブ画素回路９１Ｒ、９１Ｇ、９１Ｂが高密度でレイアウトされており、正電源電圧線ＶＣＣは、配線幅を広く取ることができず、配線抵抗が高くなりやすい。また、負電源電圧線ＶＣＡＴＨは、面状の透明電極で構成されるため、材料や膜厚の制限から、抵抗が高くなりやすい。つまり、画素回路９０では、電源配線の配線抵抗が高く、そのため電源配線における電圧降下が生じやすい。

【0020】

そこで、表示装置９では、画素回路９０の配線抵抗による電圧降下を抑制するため、正電源電圧ＶＣＣおよび負電源電圧ＶＣＡＴＨを補助するための電圧を供給する複数の電圧供給線Ｖｓ９１、Ｖｓ９２が設けられる。サブ画素回路９１Ｒに接続される電圧供給線Ｖｓ９１、Ｖｓ９２は、サブ画素回路９１Ｒの領域に重なるように第２方向ｄ２に沿って設けられている。サブ画素回路９１Ｇに接続される電圧供給線Ｖｓ９１、Ｖｓ９２は、サブ画素回路９１Ｇの領域に重なるように第２方向ｄ２に沿って設けられている。サブ画素回路９１Ｂに接続される電圧供給線Ｖｓ９１、Ｖｓ９２は、サブ画素回路９１Ｂの領域に重なるように第２方向ｄ２に沿って設けられている。しかし、この表示装置９では、電圧供給線Ｖｓ９１、Ｖｓ９２が設けられることによって、電圧供給線Ｖｓ９１、Ｖｓ９２を設けた箇所に段差が形成される。

【0021】

図３は、比較例１の画素回路９０の一部の断面および輝度分布を模式的に示す図である。図３の（ａ）には、画素回路９０の輝度分布が示され、図３の（ｂ）には、図２に示す画素回路９０のＩＩＩ－ＩＩＩ線における断面図が示されている。

【0022】

図３の（ｂ）に示されるように、画素回路９０は、基板５０上のＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）層５１上に絶縁層６５が形成され、絶縁層６５上に所定の厚みを有する電圧供給線Ｖｓ９１、Ｖｓ９２が形成される。そして、電圧供給線Ｖｓ９１、Ｖｓ９２を覆うように絶縁層６５上に絶縁層６６が形成され、絶縁層６６上に陽極層５４、発光層５５および陰極層５６からなるＥＬ層５３が形成される。このような積層構造を有する表示装置９では、ＥＬ層５３に平坦領域および段差領域が形成される。そのため、図３の（ａ）に示すように、段差領域における発光輝度が平坦領域における発光輝度よりも低くなり、画素回路９０の平均の発光輝度が低下するという問題がある。

【0023】

この問題を解決するため、補助用の電圧供給線Ｖｓ９１、Ｖｓ９２の本数を減らすことで、発光輝度の低下を抑制することが考えられる。

【0024】

図４は、比較例２の表示装置９ａが備える画素回路９０ａを模式的に示す平面図である。図５は、比較例２の表示装置９ａのサブ画素回路９１Ｒ、９１Ｇ、９１Ｂの寿命を示す図である。

【0025】

図４に示されるように、この画素回路９０ａでは、補助用の電圧供給線Ｖｓ９１、Ｖｓ９２が、サブ画素回路９１Ｒのみに重なるように設けられている。そのため比較例２では、電圧供給線Ｖｓ９１、Ｖｓ９２の本数が２本となり、比較例１よりも少なくなっている。これにより、画素回路９０の平均の発光輝度が低下することを抑制できる。

【0026】

しかしながら、比較例２のように電圧供給線Ｖｓ９１、Ｖｓ９２が、サブ画素回路９１Ｒの領域のみに設けられていると、サブ画素回路９１Ｒの発光輝度が他のサブ画素回路９１Ｇ、９１Ｂよりも低下する。サブ画素回路９１Ｒの発光輝度の低下を補うために、サブ画素回路９１Ｒに流す画素電流を増加させると、図５に示すように、サブ画素回路９１Ｒの寿命が、他のサブ画素回路９１Ｇ、９１Ｂよりも短くなる。そのため、表示装置９ａの寿命が短くなるという問題がある。

【0027】

それに対し本開示の表示装置は、画素回路の発光輝度が低下すること等を抑制するために、以下に示す構成を有している。

【0028】

以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0029】

また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

【0030】

また、本明細書において、「上」及び「下」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上」及び「下」という用語は、２つの構成要素が互いに接する状態で配置される場合のみならず、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合にも適用される。

【0031】

（実施の形態１）
［１－１．表示装置の構成］
実施の形態１に係る表示装置１について説明する。

【0032】

図６は、実施の形態１に係る表示装置１の機能的な構成を示すブロック図である。以下の説明では、簡潔のため、信号と信号を伝達する配線とを同一の符号で参照し、電圧と電圧を供給する配線とを同一の符号で参照することがある。また、回路と回路が形成される領域とを同一の符号で参照することがある。

【0033】

図６に示されるように、実施の形態１に係る表示装置１は、表示パネル１２、ゲートドライバ１３、データドライバ１５、コントローラ１６、および、電源１７を備える。

【0034】

表示パネル１２は、マトリクス状に配置された複数の画素回路１０を有している。複数の画素回路１０は、第１方向ｄ１、および、第１方向ｄ１に交差する第２方向ｄ２に沿って配置されている。第１方向ｄ１および第２方向ｄ２は、互いに直交している。本実施の形態における第１方向ｄ１は画面垂直方向であり、第２方向ｄ２は画面水平方向である。

【0035】

各画素回路１０は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応する３つのサブ画素回路１１Ｒ、１１Ｇ、１１Ｂを有している。各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、有機ＥＬの発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂ、および、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるために駆動する複数のトランジスタを有している。

【0036】

サブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、画素回路１０内において第１方向ｄ１に沿って配列されている。すなわち、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、複数の画素回路１０によって形成される表示パネル１２の画面垂直方向に沿って配置されている。

【0037】

表示パネル１２には、画素回路１０に接続される初期化信号線ＩＮＩ、参照信号線ＲＥＦ、書き込み信号線ＷＳが設けられる。初期化信号線ＩＮＩ、参照信号線ＲＥＦ、書き込み信号線ＷＳは、ゲートドライバ１３から供給される初期化信号ＩＮＩ、参照信号ＲＥＦ、書き込み信号ＷＳを、画素回路１０へ、それぞれ伝達する。

【0038】

表示パネル１２には、各画素回路１０に接続されるデータ信号線Ｖｄａｔが設けられる。データ信号線Ｖｄａｔは、データドライバ１５から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号Ｖｄａｔを、画素回路１０へ、それぞれ伝達する。

【0039】

コントローラ１６は、外部から映像信号を受信し、当該映像信号の各フレームの画像を表示パネル１２で表示するための制御信号を、ゲートドライバ１３およびデータドライバ１５へ供給する。

【0040】

電源１７は、表示パネル１２、ゲートドライバ１３、データドライバ１５、およびコントローラ１６へ電圧を供給する。表示パネル１２には、初期化電圧ＶＩＮＩ、参照電圧ＶＲＥＦ、正電源電圧ＶＣＣおよび負電源電圧ＶＣＡＴＨが、電源１７から供給される。

【0041】

図７は、表示装置１が備える画素回路１０の回路図である。なお、図７では、後述する第１の電圧供給線Ｖｓ１および第２の電圧供給線Ｖｓ２の図示を省略している。

【0042】

図７に示されるように、画素回路１０を構成するサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、互いに同一の構成を有している。以下、画素回路１０の構成について、サブ画素回路１１Ｒに着目して説明する。

【0043】

サブ画素回路１１Ｒは、初期化トランジスタＴ１_Ｒ、電圧補償トランジスタＴ２_Ｒ、書き込みトランジスタＴ３_Ｒ、駆動トランジスタＴＤ_Ｒ、保持容量ＣＳ_Ｒ、発光素子ＥＬ_Ｒを有している。

【0044】

初期化トランジスタＴ１_Ｒは、初期化信号ＩＮＩに従ってオン状態となり、駆動トランジスタＴＤ_Ｒのソースノードを初期化電圧ＶＩＮＩに設定する。電圧補償トランジスタＴ２_Ｒは、参照信号ＲＥＦに従ってオン状態となり、駆動トランジスタＴＤ_Ｒのゲートノードを参照電圧ＶＲＥＦに設定する。書き込みトランジスタＴ３_Ｒは、書き込み信号ＷＳに従ってオン状態となり、データ信号Ｖｄａｔの電圧を保持容量ＣＳ_Ｒに保持する。駆動トランジスタＴＤ_Ｒは、保持容量ＣＳ_Ｒに保持された電圧に応じて、発光素子ＥＬ_Ｒに電流を供給する。これにより、発光素子ＥＬ_Ｒは、データ信号Ｖｄａｔの電圧に応じた輝度で発光する。

【0045】

サブ画素回路１１Ｇ、１１Ｂも、サブ画素回路１１Ｒと同様に構成される。そのため、サブ画素回路１１Ｇ、１１Ｂにおいても、初期化信号ＩＮＩ、参照信号ＲＥＦ、書き込み信号ＷＳに従ってデータ信号Ｖｄａｔが保持され、保持されたデータ信号の電圧に応じた輝度で発光素子ＥＬ_Ｇ、ＥＬ_Ｂが発光する。

【0046】

図８は、画素回路１０を模式的に示す平面図である。

【0047】

図８に示されるように、画素回路１０に接続される初期化信号線ＩＮＩ、参照信号線ＲＥＦおよび書き込み信号線ＷＳのそれぞれは、第２方向ｄ２に沿って延在している。初期化信号線ＩＮＩ、参照信号線ＲＥＦおよび書き込み信号線ＷＳは、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂごとに設けられている。

【0048】

画素回路１０に接続されるデータ信号線Ｖｄａｔ、参照電圧線ＶＲＥＦおよび初期化電圧線ＶＩＮＩは、第１方向ｄ１に沿って延在している。データ信号線Ｖｄａｔ、参照電圧線ＶＲＥＦおよび初期化電圧線ＶＩＮＩは、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂごとでなく、画素回路１０ごとに設けられている。

【0049】

表示装置１は、複数の画素回路１０に電圧を供給する複数の第１の電圧供給線Ｖｓ１および複数の第２の電圧供給線Ｖｓ２を有している。第１の電圧供給線Ｖｓ１および第２の電圧供給線Ｖｓ２のそれぞれは、複数の画素回路１０のそれぞれに接続されている。なお、図８では、第１の電圧供給線Ｖｓ１および第２の電圧供給線Ｖｓ２をハッチング無しで示している。以下において、第１の電圧供給線Ｖｓ１を電圧供給線Ｖｓ１と呼び、第２の電圧供給線Ｖｓ２を電圧供給線Ｖｓ２と呼ぶ場合がある。

【0050】

画素回路１０には、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるための電圧である正電源電圧ＶＣＣが供給されるが、本実施の形態では、この正電源電圧ＶＣＣが、１本の電圧供給線Ｖｓ１を用いて供給される。また、画素回路１０には、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるための電圧である負電源電圧ＶＣＡＴＨが、後述する陰極層５６によって供給されるが、本実施の形態では、この負電源電圧ＶＣＡＴＨを補助するための電圧が、１本の電圧供給線Ｖｓ２を用いて供給される。

【0051】

電圧供給線Ｖｓ１は、駆動トランジスタＴＤ_Ｒを介して発光素子ＥＬ_Ｒの陽極に接続され、駆動トランジスタＴＤ_Ｒを介して発光素子ＥＬ_Ｒに電圧を供給する。また、電圧供給線Ｖｓ１は、駆動トランジスタＴＤ_Ｇを介して発光素子ＥＬ_Ｇの陽極に接続され、駆動トランジスタＴＤ_Ｇ介して発光素子ＥＬ_Ｇに電圧を供給する。また、電圧供給線Ｖｓ１は、駆動トランジスタＴＤ_Ｂを介して発光素子ＥＬ_Ｂの陽極に接続され、駆動トランジスタＴＤ_Ｂを介して発光素子ＥＬ_Ｂに電圧を供給する。なお、図８に示す各電圧供給線Ｖｓ１は、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂに設けられた電圧中継線ＶＣＣｒを介して駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂに接続され、各駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂに電圧を供給している。

【0052】

電圧供給線Ｖｓ２は、発光素子ＥＬ_Ｒの陰極に接続され、発光素子ＥＬ_Ｒに電圧を供給する。また、電圧供給線Ｖｓ２は、発光素子ＥＬ_Ｇの陰極に接続され、発光素子ＥＬ_Ｇに電圧を供給する。また、電圧供給線Ｖｓ２は、発光素子ＥＬ_Ｂの陰極に接続され、発光素子ＥＬ_Ｂに電圧を供給する。

【0053】

各電圧供給線Ｖｓ１、Ｖｓ２は、第１方向ｄ１である画面垂直方向に沿って延在している。つまり、電圧供給線Ｖｓ１、Ｖｓ２は、画素回路１０内におけるサブ画素回路１１Ｒ、１１Ｇ、１１Ｂの配列方向に沿って設けられている。また、複数の電圧供給線Ｖｓ１、Ｖｓ２は、第２方向ｄ２に間隔をあけて並んで配置されている。画素回路１０における電圧供給線Ｖｓ１、Ｖｓ２の本数は合計２本であり、比較例１の電圧供給線Ｖｓ９１、Ｖｓ９２の本数（６本）に比べて少ない。

【0054】

また、各電圧供給線Ｖｓ１、Ｖｓ２は、第１方向ｄ１および第２方向ｄ２の両方に垂直な方向から見て（画面を平面視して）、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの領域のそれぞれに均等に重なっている。これにより、電圧供給線Ｖｓ１、Ｖｓ２を起因として形成される段差領域は、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの領域のそれぞれに均等に設けられる。

【0055】

ここで、画素回路１０に形成される段差領域について説明する。なお、段差領域とは、高い平坦領域と低い平坦領域との間の領域である。

【0056】

図９は、画素回路１０の一部の断面を模式的に示す図である。図９には、図８に示す画素回路１０のＩＸ－ＩＸ線における断面図が示されている。

【0057】

表示パネル１２は、トップエミッション構造を有する有機ＥＬ表示パネルである。表示パネル１２の画素回路１０では、基板５０上にトランジスタを構成するＴＦＴ層５１が形成され、ＴＦＴ層５１の上方に層間絶縁層である絶縁層６５が形成され、絶縁層６５の上方に発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを構成するＥＬ層５３が形成される。なお、ＥＬ層５３上に、保護膜、封止樹脂および封止基板がこの順で積層されてもよい（図示省略）。

【0058】

基板５０は、平坦な基台であり、例えば、ガラス基板またはガラスフィルムである。

【0059】

ＴＦＴ層５１は、半導体層Ｌ０、ゲート電極７１を構成する第１配線層Ｌ１、ドレイン電極７２およびソース電極７３を構成する第２配線層Ｌ２、ならびに、絶縁層６１、６２、６３および６４等を有している。

【0060】

例えば、絶縁層６１は、基板５０の表面を覆うように設けられている。絶縁層６１上には、チャネル領域７６、ドレイン半導体７７およびソース半導体７８を有する半導体層Ｌ０が形成されている。そして、この半導体層Ｌ０を覆うように、絶縁層６１上に絶縁層６２が形成され、さらに、絶縁層６２上に絶縁層６３が形成されている。ゲート電極７１を構成する第１配線層Ｌ１は、チャネル領域７６の上方に位置するように、絶縁層６３の内部に形成されている。絶縁層６３上には、ドレイン電極７２およびソース電極７３を構成する第２配線層Ｌ２が形成されている。ドレイン電極７２は、一方のビア導体を介してドレイン半導体７７に接続され、ソース電極７３は、他方のビア導体を介してソース半導体７８に接続されている。そして、第２配線層Ｌ２および絶縁層６３を覆うように、絶縁層６４が形成されている。

【0061】

層間絶縁層である絶縁層６５は、絶縁層６４の全面を覆うように設けられている。電圧供給線Ｖｓ１、Ｖｓ２は、絶縁層６５上に設けられ、絶縁層６６によって覆われている。

【0062】

ＥＬ層５３は、絶縁層６６上に設けられている。ＥＬ層５３は、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂの陽極を構成する陽極層５４、所定の電圧が印加されることで発光する発光層５５、および、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂの陰極を構成する陰極層５６が、この順で積層されることで形成されている。なお、陽極層５４は、各発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂに対応して複数設けられる。陰極層５６は、表示パネル９２の全体でつながった１枚の透明かつ面状の電極である負電源電圧線ＶＣＡＴＨを構成する。

【0063】

図９に示すように、電圧供給線Ｖｓ１、Ｖｓ２は、ＴＦＴ層５１とＥＬ層５３との間に設けられている。具体的には、電圧供給線Ｖｓ１、Ｖｓ２は、発光層５５の光出射側とは反対側において、ＥＬ層５３に対して絶縁層６６を介して設けられている。このように、画素回路１０では、所定の厚みを有する電圧供給線Ｖｓ１、Ｖｓ２上に絶縁層６６およびＥＬ層５３が設けられることで、ＥＬ層５３に平坦領域および段差領域が形成される。

【0064】

この段差領域は、画素回路１０の発光輝度の低下につながるが、本実施の形態では、比較例１に比べて電圧供給線Ｖｓ１、Ｖｓ２の本数が少ないので、段差領域の面積が少なくなっている。そのため、本実施の形態では、比較例１よりも発光輝度が低下することを抑制できる。

【0065】

また、表示装置１では、電圧供給線Ｖｓ１、Ｖｓ２が、第１方向ｄ１に延びており、第１方向ｄ１に配列されたサブ画素回路１１Ｒ、１１Ｇ、１１Ｂの領域に対して均等に重なるように配置されている。そのため、各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの領域に均等に段差領域が形成される。これにより、各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの発光輝度のばらつきを抑制することができる。

【0066】

また、本実施の形態の表示装置１では、各電圧供給線Ｖｓ１が、各電圧中継線ＶＣＣｒを介して駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂに接続されている。そのため、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂに供給する電圧の配線経路を、比較例２の表示装置９ａの配線経路に比べて短くすることができる。これにより、配線抵抗による電圧降下を抑制することができ、発光輝度が低下することを抑制できる。

【0067】

また、本実施の形態の表示装置１では、表示パネル１２とデータドライバ１５との距離を短くし、表示装置１を小型化することが可能である。

【0068】

図１０は、実施の形態１の表示パネル１２の端部における配線を示す図である。図１０の（ａ）には、実施の形態１の表示パネル１２の端部における配線が示され、図１０の（ｂ）には、比較例２の表示パネル９２の端部における配線が示されている。

【0069】

図１０の（ａ）に示すように、表示パネル１２の端部である額縁領域の一辺には、複数の中継配線８５が設けられる。中継配線８５は、表示パネル１２のデータ信号線Ｖｄａｔ、初期化電圧線ＶＩＮＩおよび参照電圧線ＶＲＥＦと、データドライバ１５および電源１７とを接続する配線である。第２方向ｄ２において、データ信号線Ｖｄａｔ、初期化電圧線ＶＩＮＩおよび参照電圧線ＶＲＥＦは、データドライバ１５または電源１７の幅よりも広い範囲で配置されるため、各中継配線８５は、データドライバ１５または電源１７からデータ信号線Ｖｄａｔ、初期化電圧線ＶＩＮＩおよび参照電圧線ＶＲＥＦに向かって斜めに引き出される。

【0070】

例えば、図１０の（ｂ）に示す比較例２の表示パネル９２の場合、データドライバ９５および電源９７と、３本のデータ信号線Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂおよび３本の正電源電圧線ＶＣＣとを接続するため、中継配線８５が６本必要である。この６本の中継配線８５は斜めに引き出されるため、比較例２では、表示パネル９２の端部の距離（第１方向ｄ１の長さ）が長くなってしまう。

【0071】

それに対し、図１０の（ａ）に示す実施の形態の表示パネル１２では、データドライバ１５と、データ信号線Ｖｄａｔ、初期化電圧線ＶＩＮＩおよび参照電圧線ＶＲＥＦとを接続する中継配線８５が３本でよい。そのため実施の形態では、表示パネル１２の端部の距離（第１方向ｄ１の長さ）を、比較例２よりも短くすることができる。これにより、表示装置１を小型化することができる。

【0072】

［１－２．実施の形態１の変形例］
実施の形態１の変形例に係る表示装置１について説明する。この変形例では、表示装置１の画素回路１０とゲートドライバ１３とを繋ぐ配線の一部が、共通化されている例について説明する。

【0073】

図１１は、変形例に係る表示装置１の画素回路１０およびゲートドライバ１３の配線を示す図である。

【0074】

図１１に示すように、変形例の画素回路１０は、画素回路１０に繋がる３本の初期化信号線ＩＮＩと、３本の初期化信号線ＩＮＩに繋がる１本の共通初期化信号線ＩＮＩｃとを介してゲートドライバ１３に接続されている。共通初期化信号線ＩＮＩｃは、３本の初期化信号線ＩＮＩが束ねられ共通化された配線である。ゲートドライバ１３は、これらの共通初期化信号線ＩＮＩｃおよび初期化信号線ＩＮＩを用いて、各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂへ同時に初期化信号ＩＮＩを伝達する。

【0075】

また、変形例の画素回路１０は、画素回路１０に繋がる３本の参照信号線ＲＥＦと、３本の参照信号線ＲＥＦに繋がる１本の共通参照信号線ＲＥＦｃとを介してゲートドライバ１３に接続されている。共通参照信号線ＲＥＦｃは、３本の参照信号線ＲＥＦが束ねられ共通化された配線である。ゲートドライバ１３は、これらの共通参照信号線ＲＥＦｃおよび参照信号線ＲＥＦを用いて、各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂへ同時に参照信号ＲＥＦを伝達する。

【0076】

実施の形態の表示装置１では、比較例１の表示装置９に比べて、初期化信号線ＩＮＩおよび参照信号線ＲＥＦの本数が多くなり、ゲートドライバ１３の出力数が増える。しかしながら、変形例に係る表示装置１では、配線の一部を共通化しているので、実施の形態に比べてゲートドライバ１３の出力数を減らすことができる。これにより、ゲートドライバ１３を小型化することができる。

【0077】

［１－３．画素回路および表示装置の駆動方法］
次に、画素回路１０および表示装置１の駆動方法について説明する。

【0078】

図１２は、実施の形態１の画素回路１０の駆動方法を示すタイミングチャートである。画素回路１０では、発光色Ｒ、Ｇ、Ｂにそれぞれ対応する次の動作が行われる。

【0079】

まず、消灯期間で駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂのゲートノードに参照電圧ＶＲＥＦが供給され、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂが消灯する。次に初期化期間で、駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂのソースノードに初期化電圧ＶＩＮＩが供給される。次に電圧補償期間で、駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂのゲートノードに参照電圧ＶＲＥＦが供給され、保持容量ＣＳ_Ｒ、ＣＳ_Ｇ、ＣＳ_Ｂに駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂの閾値電圧Ｖｔｈ相当の電荷が保持される（Ｖｔｈ補償動作）。次に、書込み信号ＷＳに応じて発光輝度に関連するデータ信号Ｖｄａｔが、保持容量ＣＳ_Ｒ、ＣＳ_Ｇ、ＣＳ_Ｂに保持され、各データ信号Ｖｄａｔに応じた電流が、駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂから出力される。駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂから出力された電流は、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂに供給される。これにより各発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂは発光する。

【0080】

なお、消灯期間は、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂが点灯していない期間であり、例えば、画素行をｎ列、水平期間をＨとした場合、ｎ×Ｈで規定される。

【0081】

図１３は、実施の形態１に係る表示装置１の駆動方法を示すタイミングチャートである。図１３において、信号名に付したかっこ書きの数字は、信号が供給される行を示している。図１３に示されるように、画素回路１０の動作は、表示装置１のすべての行０～ｎの画素回路において、行順次に行われる。

【0082】

［１－４．効果等］
本実施の形態に係る表示装置１は、第１方向ｄ１および第１方向ｄ１に交差する第２方向ｄ２に沿って配置された複数の画素回路１０と、複数の画素回路１０のそれぞれに接続され、複数の画素回路１０に電圧を供給する複数の電圧供給線と、を備える。複数の画素回路１０のそれぞれは、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂと発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるために駆動するトランジスタ（例えば駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂ）とを有する複数のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂを有し、複数のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、画素回路１０内において第１方向ｄ１に沿って配列され、複数の電圧供給線は、第１方向ｄ１に沿って延在し、第２方向ｄ２に間隔をあけて配置されている。

【0083】

このように、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂを第１方向ｄ１に沿って配列し、電圧供給線を同じ第１方向ｄ１に沿って延在することで、比較例１に比べて、電圧供給線の本数を減らすことが可能となる。これにより、電圧供給線に起因する段差領域の数を減らすことができ、画素回路１０の発光輝度が低下することを抑制できる。また、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの配列方向と同じ方向に電圧供給線を延在させることで、１つのサブ画素回路のみに偏らずに、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれに電圧供給線を配置することができる。これにより、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれに段差領域を形成することができ、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの発光輝度のばらつきを抑制することができる。

【0084】

なお、複数の電圧供給線は、複数の電圧供給線Ｖｓ１および複数の電圧供給線Ｖｓ２の少なくとも一方である。すなわち複数の電圧供給線は、複数の電圧供給線Ｖｓ１であってもよいし、複数の電圧供給線Ｖｓ２であってもよいし、複数の電圧供給線Ｖｓ１およびＶｓ２であってもよい。

【0085】

また、電圧供給線Ｖｓ１（またはＶｓ２）は、第１方向ｄ１および第２方向ｄ２の両方に垂直な方向から見て、第１方向ｄ１に沿って配列された複数のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれに重なっていてもよい。

【0086】

このように、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれに電圧供給線Ｖｓ１（またはＶｓ２）が重なっていることで、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの領域のそれぞれに電圧供給線Ｖｓ１（またはＶｓ２）を均等に配置することが可能となる。これにより、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの領域のそれぞれに均等に段差領域を形成することができ、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの発光輝度のばらつきを抑制することができる。

【0087】

また、電圧供給線Ｖｓ１は、トランジスタ（例えば駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂ）を介して発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂの陽極に接続され、上記トランジスタを介して発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂに電圧を供給してもよい。

【0088】

これによれば、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂに供給する電圧が降下することを抑制できる。これにより、画素回路１０の発光輝度が低下することを抑制できる。

【0089】

また、電圧供給線Ｖｓ２は、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂの陰極に接続され、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂに電圧を供給してもよい。

【0090】

【0091】

また、複数の電圧供給線は、第１の電圧供給線Ｖｓ１および第１の電圧供給線Ｖｓ１と異なる第２の電圧供給線Ｖｓ２を含み、第１の電圧供給線Ｖｓ１は、トランジスタ（例えば駆動トランジスタＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂ）を介して発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂの陽極に接続され、第２の電圧供給線Ｖｓ２は、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂの陰極に接続されていてもよい。

【0092】

【0093】

また、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂは、陽極層５４、発光層５５および陰極層５６を有するＥＬ層５３によって形成され、電圧供給線Ｖｓ１（またはＶｓ２）は、発光層５５の光出射側とは反対側において、ＥＬ層５３に対して絶縁層６６を介して設けられていてもよい。

【0094】

本実施の形態の表示装置１によれば、上記の構成によってＥＬ層５３に段差領域が形成される場合であっても、比較例１に比べて、電圧供給線Ｖｓ１（またはＶｓ２）の本数を減らすことができるので、段差領域の数を減らすことができる。これにより、画素回路１０の発光輝度が低下することを抑制できる。また、この表示装置１によれば、段差領域を１つのサブ画素回路に偏らせるのでなく、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれに設けるので、比較例２に比べて、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの発光輝度のばらつきを抑制することができる。

【0095】

また、トランジスタは、チャネル領域７６を有する半導体層Ｌ０、ゲート電極７１を構成する第１配線層Ｌ１、ならびに、ドレイン電極７２およびソース電極７３を構成する第２配線層Ｌ２を有するＴＦＴ層５１によって形成され、電圧供給線Ｖｓ１（またはＶｓ２）は、ＴＦＴ層５１とＥＬ層５３との間に設けられていてもよい。

【0096】

【0097】

また、第１方向ｄ１は、複数の画素回路１０によって構成される表示パネル１２の画面垂直方向であり、複数の電圧供給線のそれぞれは、当該画面垂直方向に沿って延在している。

【0098】

このように、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂを画面垂直方向に沿って配列し、電圧供給線を同じ画面垂直方向に沿って延在することで、画面水平方向に並ぶ、電圧供給線の本数を減らすことが可能となる。これにより、画素回路１０の発光輝度が低下することを抑制できる。また、画面垂直方向における画素回路１０の発光輝度のばらつきを抑制することができる。

【0099】

また、表示装置１は、さらに、複数の画素回路１０を駆動制御するドライバ（例えばゲートドライバ１３、データドライバ１５）と、複数の電圧供給線を用いて電圧を供給する電源１７と、を備えていてもよい。

【0100】

このように、電圧供給線を用いて電圧を供給する電源１７を備えることで、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂに供給する電圧が降下することを抑制し、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを適切に発光させることができる。

【0101】

（実施の形態２）
実施の形態２に係る表示装置１ａについて説明する。実施の形態２では、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの配列方向、および、電圧供給線Ｖｓ１、Ｖｓ２の延びる方向が、実施の形態１と９０°異なる例について説明する。実施の形態２では、実施の形態１と異なり、表示パネル１２ａの画面水平方向を第１方向ｄ１と呼び、画面垂直方向を第２方向ｄ２と呼ぶ。

【0102】

図１４は、実施の形態２に係る表示装置１ａの機能的な構成を示すブロック図である。

【0103】

図１４に示されるように、実施の形態２に係る表示装置１ａは、表示パネル１２ａ、ゲートドライバ１３、データドライバ１５、コントローラ１６、および、電源１７を備える。

【0104】

表示パネル１２ａは、マトリクス状に配置された複数の画素回路１０ａを有している。複数の画素回路１０ａは、第１方向ｄ１、および、第１方向ｄ１に交差する第２方向ｄ２に沿って配置されている。第１方向ｄ１および第２方向ｄ２は、互いに直交している。

【0105】

各画素回路１０ａは、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応する３つのサブ画素回路１１Ｒ、１１Ｇ、１１Ｂを有している。各サブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、有機ＥＬの発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂ、および、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるために駆動する複数のトランジスタを有している。

【0106】

サブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、画素回路１０ａ内において第１方向ｄ１に沿って配列されている。実施の形態２のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、複数の画素回路１０ａによって形成される表示パネル１２ａの画面水平方向に沿って配置されている。

【0107】

表示パネル１２ａには、画素回路１０ａに接続される初期化信号線ＩＮＩ、参照信号線ＲＥＦ、書き込み信号線ＷＳが設けられる。初期化信号線ＩＮＩ、参照信号線ＲＥＦ、書き込み信号線ＷＳは、ゲートドライバ１３から供給される初期化信号ＩＮＩ、参照信号ＲＥＦ、書き込み信号ＷＳを、画素回路１０ａへ、それぞれ伝達する。

【0108】

表示パネル１２ａには、画素回路１０ａに接続されるデータ信号線Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂが設けられる。データ信号線Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂは、データドライバ１５から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂを、画素回路１０ａへ、それぞれ伝達する。

【0109】

コントローラ１６は、外部から映像信号を受信し、当該映像信号の各フレームの画像を表示パネル１２ａで表示するための制御信号を、ゲートドライバ１３およびデータドライバ１５へ供給する。

【0110】

電源１７は、表示パネル１２ａ、ゲートドライバ１３、データドライバ１５、およびコントローラ１６へ電圧を供給する。表示パネル１２ａには、初期化電圧ＶＩＮＩ、参照電圧ＶＲＥＦ、正電源電圧ＶＣＣおよび負電源電圧ＶＣＡＴＨが、電源１７から供給される。

【0111】

図１５は、表示装置１ａが備える画素回路１０ａの回路図である。なお、電源１７は、表示パネル１２ａの横（第１方向ｄ１）に配置されていてもよい。

【0112】

図１５に示されるように、画素回路１０ａを構成するサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、互いに同一の構成を有している。以下、画素回路１０ａの構成について、サブ画素回路１１Ｒに着目して説明する。

【0113】

【0114】

初期化トランジスタＴ１_Ｒは、初期化信号ＩＮＩに従ってオン状態となり、駆動トランジスタＴＤ_Ｒのソースノードを初期化電圧ＶＩＮＩに設定する。電圧補償トランジスタＴ２_Ｒは、参照信号ＲＥＦに従ってオン状態となり、駆動トランジスタＴＤ_Ｒのゲートノードを参照電圧ＶＲＥＦに設定する。書き込みトランジスタＴ３_Ｒは、書き込み信号ＷＳに従ってオン状態となり、データ信号Ｖｄａｔ_Ｒの電圧を保持容量ＣＳ_Ｒに保持する。駆動トランジスタＴＤ_Ｒは、保持容量ＣＳ_Ｒに保持された電圧に応じて、発光素子ＥＬ_Ｒに電流を供給する。これにより、発光素子ＥＬ_Ｒは、データ信号Ｖｄａｔ_Ｒの電圧に応じた輝度で発光する。

【0115】

サブ画素回路１１Ｇ、１１Ｂも、サブ画素回路１１Ｒと同様に構成される。そのため、サブ画素回路１１Ｇ、１１Ｂにおいても、初期化信号ＩＮＩ、参照信号ＲＥＦ、書き込み信号ＷＳに従って同じタイミングでデータ信号Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂが保持され、保持されたデータ信号の電圧に応じた輝度で発光素子ＥＬ_Ｇ、ＥＬ_Ｂが発光する。

【0116】

図１６は、画素回路１０ａを模式的に示す平面図である。

【0117】

図１６に示されるように、画素回路１０ａに接続されるデータ信号線Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂのそれぞれは、第２方向ｄ２に沿って延在している。

【0118】

画素回路１０ａに接続される初期化信号線ＩＮＩ、参照信号線ＲＥＦおよび書き込み信号線ＷＳのそれぞれは、第１方向ｄ１に沿って延在している。画素回路１０ａに接続される参照電圧線ＶＲＥＦ、初期化電圧線ＶＩＮＩは、第１方向ｄ１に沿って延在している。なお、電圧中継線ＶＣＣｒ（図１６にて不図示）が、第１方向ｄ１に沿って延在していてもよい。

【0119】

表示装置１ａは、複数の画素回路１０ａに電圧を供給する複数の第１の電圧供給線Ｖｓ１および複数の第２の電圧供給線Ｖｓ２を有している。第１の電圧供給線Ｖｓ１および第２の電圧供給線Ｖｓ２のそれぞれは、複数の画素回路１０ａのそれぞれに接続されている。なお、図１６では、第１の電圧供給線Ｖｓ１および第２の電圧供給線Ｖｓ２をハッチング無しで示している。

【0120】

画素回路１０ａには、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるための電圧である正電源電圧ＶＣＣが第１方向ｄ１に沿って延在している。実施の形態２では、さらに、正電源電圧ＶＣＣを補助するための電圧が、１本の電圧供給線Ｖｓ１を用いて供給される。電圧供給線Ｖｓ１は、ビアを介して正電源電圧ＶＣＣに接続されている。また、画素回路１０ａには、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるための電圧である負電源電圧ＶＣＡＴＨが、陰極層５６によって供給されるが、実施の形態２では、この負電源電圧ＶＣＡＴＨを補助するための電圧が、１本の電圧供給線Ｖｓ２を用いて供給される。

【0121】

電圧供給線Ｖｓ１およびサブ画素回路１１Ｒの正電源電圧線ＶＣＣは、駆動トランジスタＴＤ_Ｒを介して発光素子ＥＬ_Ｒの陽極に接続され、駆動トランジスタＴＤ_Ｒを介して発光素子ＥＬ_Ｒに電圧を供給する。また、電圧供給線Ｖｓ１およびサブ画素回路１１Ｇの正電源電圧線ＶＣＣは、駆動トランジスタＴＤ_Ｇを介して発光素子ＥＬ_Ｇの陽極に接続され、駆動トランジスタＴＤ_Ｇ介して発光素子ＥＬ_Ｇに電圧を供給する。また、電圧供給線Ｖｓ１およびサブ画素回路１１Ｂの正電源電圧線ＶＣＣは、駆動トランジスタＴＤ_Ｂを介して発光素子ＥＬ_Ｂの陽極に接続され、駆動トランジスタＴＤ_Ｂを介して発光素子ＥＬ_Ｂに電圧を供給する。

【0122】

【0123】

各電圧供給線Ｖｓ１、Ｖｓ２は、第１方向ｄ１である画面水平方向に沿って延在している。つまり、電圧供給線Ｖｓ１、Ｖｓ２は、画素回路１０ａ内におけるサブ画素回路１１Ｒ、１１Ｇ、１１Ｂの配列方向に沿って設けられている。また、複数の電圧供給線Ｖｓ１、Ｖｓ２は、第２方向ｄ２に間隔をあけて並んで配置されている。画素回路１０ａにおける電圧供給線Ｖｓ１、Ｖｓ２の本数は合計２本であり、比較例１の電圧供給線Ｖｓ９１、Ｖｓ９２の本数（６本）に比べて少ない。

【0124】

また、各電圧供給線Ｖｓ１、Ｖｓ２は、第１方向ｄ１および第２方向ｄ２の両方に垂直な方向から見て、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれの領域に均等に重なっている。これにより、電圧供給線Ｖｓ１、Ｖｓ２を起因として形成される段差領域は、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの領域のそれぞれに均等に設けられる。

【0125】

実施の形態２に係る表示装置１ａも、第１方向ｄ１および第１方向ｄ１に交差する第２方向ｄ２に沿って配置された複数の画素回路１０ａと、複数の画素回路１０ａのそれぞれに接続され、複数の画素回路１０ａに電圧を供給する複数の電圧供給線と、を備える。複数の画素回路１０ａのそれぞれは、発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂと発光素子ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂを発光させるために駆動するトランジスタとを有する複数のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂを有し、複数のサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、画素回路１０ａ内において第１方向ｄ１に沿って配列され、複数の電圧供給線は、第１方向ｄ１に沿って延在し、第２方向ｄ２に間隔をあけて配置されている。

【0126】

このように、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂを第１方向ｄ１に沿って配列し、電圧供給線を同じ第１方向ｄ１に沿って延在することで、比較例１に比べて、電圧供給線の本数を減らすことが可能となる。これにより、電圧供給線に起因する段差領域の数を減らすことができ、画素回路１０ａの発光輝度が低下することを抑制できる。また、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの配列方向と同じ方向に電圧供給線を延在させることで、１つのサブ画素回路のみに偏らずに、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれに電圧供給線を配置することができる。これにより、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂのそれぞれに段差領域を形成することができ、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂの発光輝度のばらつきを抑制することができる。

【0127】

また、第１方向ｄ１は、複数の画素回路１０ａによって構成される表示パネル１２ａの画面水平方向であり、複数の電圧供給線のそれぞれは、当該画面水平方向に沿って延在していてもよい。

【0128】

このように、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂを画面水平方向に沿って配列し、電圧供給線を同じ画面水平方向に沿って延在することで、画面垂直方向に並ぶ、電圧供給線の本数を減らすことが可能となる。これにより、画素回路１０ａの発光輝度が低下することを抑制できる。また、画面水平方向における画素回路１０ａの発光輝度のばらつきを抑制することができる。

【0129】

（実施の形態３）
実施の形態３に係る表示装置１ｂについて説明する。実施の形態３では、サブ画素回路１１Ｒ、１１Ｇ、１１Ｂが、ペンタイル方式で配列されている例について説明する。実施の形態３では、実施の形態１と同様に、表示パネル１２ｂの画面垂直方向を第１方向ｄ１と呼び、画面水平方向を第２方向ｄ２と呼ぶ。

【0130】

図１７は、実施の形態３に係る表示装置１ｂの表示パネル１２ｂを模式的に示す平面図である。なお、図１７には、画素配線レイアウト領域が破線で示されている。

【0131】

図１７に示されるように、表示パネル１２ｂは、複数の画素回路１０ｂを有している。複数の画素回路１０ｂは、第１方向ｄ１および第１方向ｄ１に交差する第２方向ｄ２に沿って配置されている。

【0132】

各画素回路１０ｂは、Ｒ、Ｂ、Ｇ、Ｇの発光色にそれぞれ対応するサブ画素回路１１Ｒ、１１Ｂ、１１Ｇ、１１Ｇを有している。各サブ画素回路１１Ｒ、１１Ｂ、１１Ｇ、１１Ｇは、有機ＥＬの発光素子ＥＬ_Ｒ、ＥＬ_Ｂ、ＥＬ_Ｇ、ＥＬ_Ｇ、および、発光素子ＥＬ_Ｒ、ＥＬ_Ｂ、ＥＬ_Ｇ、ＥＬ_Ｇを発光させるために駆動する複数のトランジスタを有している（図示省略）。

【0133】

サブ画素回路１１Ｒ、１１Ｂは、画素回路１０ｂ内において第１方向ｄ１に沿って配列され、サブ画素回路１１Ｇ、１１Ｇは、画素回路１０ｂ内において第１方向ｄ１に沿って配列されている。

【0134】

画素回路１０ｂには、正電源電圧ＶＣＣを補助するための電圧が、電圧供給線Ｖｓ１を用いて供給される。また、画素回路１０ｂには、負電源電圧ＶＣＡＴＨを補助するための電圧が、電圧供給線Ｖｓ２を用いて供給される。

【0135】

各電圧供給線Ｖｓ１、Ｖｓ２は、第１方向ｄ１である画面垂直方向に沿って延在している。電圧供給線Ｖｓ１、Ｖｓ２のうち、電圧供給線Ｖｓ２は、画素回路１０ｂ内におけるサブ画素回路１１Ｒ、１１Ｂの配列方向に沿って設けられている。また、電圧供給線Ｖｓ１は、画素回路１０ｂ内におけるサブ画素回路１１Ｇ、１１Ｇの配列方向に沿って設けられている。複数の電圧供給線Ｖｓ２、Ｖｓ１は、第２方向ｄ２に間隔をあけて並んで配置されている。画素回路１０ｂにおける電圧供給線Ｖｓ２、Ｖｓ１の本数は２本であり、比較例１の電圧供給線Ｖｓ９１、Ｖｓ９２の本数（６本）に比べて少ない。そのため、実施の形態３の表示装置１ｂでは、比較例１の表示装置９に比べて画素回路１０ｂの発光輝度が低下することを抑制できる。

【0136】

また、第１方向ｄ１および第２方向ｄ２の両方に垂直な方向から見て、電圧供給線Ｖｓ２は、サブ画素回路１１Ｒ、１１Ｂの発光領域に均等に重なり、電圧供給線Ｖｓ１は、サブ画素回路１１Ｇ、１１Ｇの発光領域に均等に重なっている。これにより、電圧供給線Ｖｓ２、Ｖｓ１を起因として形成される段差領域は、サブ画素回路１１Ｒ、１１Ｂまたはサブ画素回路１１Ｇ、１１Ｇの発光領域のそれぞれに均等に設けられる。そのため、実施の形態３の表示装置１ｂでは、比較例２の表示装置９ａに比べて、サブ画素回路１１Ｒ、１１Ｂ、１１Ｇ、１１Ｇの発光輝度のばらつきを抑制できる。

【0137】

次に、実施の形態３の変形例に係る表示装置１ｂについて説明する。変形例では、電圧供給線Ｖｓ２、Ｖｓ１がジグザグに設けられている例について説明する
図１８は、実施の形態３の変形例に係る表示装置１ｂの表示パネル１２ｂを模式的に示す平面図である。

【0138】

この変形例における表示装置１ｂの各電圧供給線Ｖｓ２、Ｖｓ１は、第１方向ｄ１である画面垂直方向に沿って三角波状に、すなわちジグザグに延在している。電圧供給線Ｖｓ２は、画素回路１０ｂ内においてサブ画素回路１１Ｒ、１１Ｂの発光領域とサブ画素回路１１Ｇ、１１Ｇの発光領域との間を通るように配置されている。また、電圧供給線Ｖｓ１は、画素回路１０ｂ内においてサブ画素回路１１Ｇ、１１Ｇの発光領域とサブ画素回路１１Ｒ、１１Ｂの発光領域との間を通るように配置されている。変形例の画素回路１０ｂにおける電圧供給線Ｖｓ２、Ｖｓ１の本数は２本であり、比較例１の電圧供給線Ｖｓ９１、Ｖｓ９２の本数（６本）に比べて少ない。そのため、変形例の表示装置１ｂでは、比較例１の表示装置９に比べて画素回路１０ｂの発光輝度が低下することを抑制できる。

【0139】

また、第１方向ｄ１および第２方向ｄ２の両方に垂直な方向から見て（画面を平面視して）、電圧供給線Ｖｓ２、Ｖｓ１は、サブ画素回路１１Ｒ、１１Ｂ、１１Ｇ、１１Ｇの発光領域を回避するように配置されている。これにより、電圧供給線Ｖｓ２、Ｖｓ１を起因として形成される段差領域は、サブ画素回路１１Ｒ、１１Ｂ、１１Ｇ、１１Ｇの発光領域を回避した位置に設けられる。そのため、変形例では、実施の形態３に比べて、サブ画素回路１１Ｒ、１１Ｂ、１１Ｇ、１１Ｇの発光輝度が低下することをさらに抑制できる。

【0140】

（その他の実施の形態）
以上、本開示の各実施の形態に係る表示装置について説明したが、本開示は、個々の実施の形態には限定されない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つまたは複数の態様の範囲内に含まれてもよい。

【0141】

例えば、上記説明では、画素回路１０は、発光素子を発光させる表示装置として、駆動トランジスタと、初期化トランジスタと、電圧補償トランジスタと、書き込みトランジスタと、保持容量とを有する、いわゆる４Ｔｒ１Ｃの構成について説明した。しかし、画素回路１０の構成は、これに限らず、例えば、駆動トランジスタ回路と、書き込みトランジスタと、保持容量とを有する、いわゆる２Ｔｒ１Ｃの構成であってもよい。

【0142】

また、各トランジスタは、例えばＮ型チャネルのＴＦＴ素子であるが、それに限られず、Ｐ型チャネルのＴＦＴ素子であってもよい。また、複数のトランジスタのうちの一部のトランジスタがＮ型チャネルのＴＦＴ素子であって、他のトランジスタがＰ型チャネルのＴＦＴ素子であってもよい。

【0143】

例えば、ゲートドライバ１３は、図６では、表示パネル１２の片側に配置されているが、両側に配置されていてもよい。ゲートドライバ１３は、フリップフロップ回路を多段に接続したシフトレジスタで構成されてもよい。また、ゲートドライバ１３は、ＣＭＯＳトランジスタ、Ｎ型チャネルトランジスタ、およびＰ型チャネルトランジスタのいずれのトランジスタで構成されてもよい。

【0144】

また、データドライバ１５は、表示パネル１２にＣＯＧ（ＣｈｉｐｏｎＧｌａｓｓ）で実装されてもよく、ＣＯＦ（ＣｈｉｐＯｎＦｉｌｍ）で実装されてもよい。

【産業上の利用可能性】

【0145】

本開示は、表示装置として、携帯情報端末、パーソナルコンピュータ、テレビジョン受信機などの様々な映像表示装置に広く利用できる。

【符号の説明】

【0146】

１、１ａ、１ｂ表示装置
１０、１０ａ、１０ｂ画素回路
１１Ｒ、１１Ｇ、１１Ｂサブ画素回路
１２、１２ａ、１２ｂ表示パネル
１３ゲートドライバ
１５データドライバ
１６コントローラ
１７電源
５０基板
５１ＴＦＴ層
５３ＥＬ層
５４陽極層
５５発光層
５６陰極層
６１、６２、６３、６４、６５、６６絶縁層
７１ゲート電極
７２ドレイン電極
７３ソース電極
７６チャネル領域
７７ドレイン半導体
７８ソース半導体
８５中継配線
ＣＳ_Ｒ、ＣＳ_Ｇ、ＣＳ_Ｂ保持容量
ｄ１第１方向
ｄ２第２方向
ＥＬ_Ｒ、ＥＬ_Ｇ、ＥＬ_Ｂ発光素子
Ｌ０半導体層
Ｌ１第１配線層
Ｌ２第２配線層
ＩＮＩ初期化信号線（初期化信号）
ＩＮＩｃ共通初期化信号線
ＲＥＦ参照信号線（参照信号）
ＲＥＦｃ共通参照信号線
Ｔ１_Ｒ、Ｔ１_Ｇ、Ｔ１_Ｂ初期化トランジスタ
Ｔ２_Ｒ、Ｔ２_Ｇ、Ｔ２_Ｂ電圧補償トランジスタ
Ｔ３_Ｒ、Ｔ３_Ｇ、Ｔ３_Ｂ書き込みトランジスタ
ＴＤ_Ｒ、ＴＤ_Ｇ、ＴＤ_Ｂ駆動トランジスタ
ＶＣＡＴＨ負電源電圧線（負電源電圧）
ＶＣＣ正電源電圧線（正電源電圧）
ＶＣＣｒ電圧中継線
Ｖｄａｔ、Ｖｄａｔ_Ｒ、Ｖｄａｔ_Ｇ、Ｖｄａｔ_Ｂデータ信号線（データ信号）
ＶＩＮＩ初期化電圧線（初期化電圧）
ＶＲＥＦ参照電圧線（参照電圧）
Ｖｓ１、Ｖｓ２電圧供給線
ＷＳ書き込み信号線（書き込み信号）

【図1】