知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022096898
(43)【公開日】2022-06-30
(54)【発明の名称】メモリシステム及び制御方法
(51)【国際特許分類】
G11C 5/14 20060101AFI20220623BHJP
G06F 12/00 20060101ALI20220623BHJP
G06F 12/06 20060101ALI20220623BHJP
G11C 5/04 20060101ALI20220623BHJP
G06F 1/26 20060101ALI20220623BHJP
【ＦＩ】
G11C5/14 100
G06F12/00 597U
G06F12/06 524
G11C5/04 210
G06F1/26
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2020210149
(22)【出願日】2020-12-18
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001737
【氏名又は名称】特許業務法人スズエ国際特許事務所
(72)【発明者】
【氏名】小林 弘樹
【テーマコード（参考）】
5B011
5B160
【Ｆターム（参考）】
5B011DA13
5B011EB01
5B011GG06
5B160MM06
5B160MM09
(57)【要約】
【課題】ＰＬＰコンデンサの充電を好適に制御するメモリシステム及び制御方法を提供することである。
【解決手段】実施形態によれば、メモリシステムは、不揮発性メモリと、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すコントローラと、電源回路と、を具備する。電源回路はコンデンサを具備する。電源回路は、外部電源を利用して少なくとも不揮発性メモリとコントローラへ電源を供給し、外部電源が遮断された後はコンデンサのエネルギを利用して少なくとも不揮発性メモリとコントローラへ電源を供給する。コントローラは、不揮発性メモリの消費電流が第１電流より小さい場合、コンデンサを充電させるように電源回路を制御する。
【選択図】図１０
【解決手段】実施形態によれば、メモリシステムは、不揮発性メモリと、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すコントローラと、電源回路と、を具備する。電源回路はコンデンサを具備する。電源回路は、外部電源を利用して少なくとも不揮発性メモリとコントローラへ電源を供給し、外部電源が遮断された後はコンデンサのエネルギを利用して少なくとも不揮発性メモリとコントローラへ電源を供給する。コントローラは、不揮発性メモリの消費電流が第１電流より小さい場合、コンデンサを充電させるように電源回路を制御する。
【選択図】図１０
【特許請求の範囲】
【請求項1】
不揮発性メモリと、
前記不揮発性メモリにデータを書き込み、前記不揮発性メモリからデータを読み出すコントローラと、
コンデンサを具備し、外部電源を利用して少なくとも前記不揮発性メモリと前記コントローラへ電源を供給し、前記外部電源が遮断された後は前記コンデンサのエネルギを利用して少なくとも前記不揮発性メモリと前記コントローラへ電源を供給する電源回路と、
を具備するメモリシステムであって、
前記コントローラは、前記不揮発性メモリの消費電流が第１電流より小さい場合、前記コンデンサを充電させるように前記電源回路を制御する、メモリシステム。
前記不揮発性メモリにデータを書き込み、前記不揮発性メモリからデータを読み出すコントローラと、
コンデンサを具備し、外部電源を利用して少なくとも前記不揮発性メモリと前記コントローラへ電源を供給し、前記外部電源が遮断された後は前記コンデンサのエネルギを利用して少なくとも前記不揮発性メモリと前記コントローラへ電源を供給する電源回路と、
を具備するメモリシステムであって、
前記コントローラは、前記不揮発性メモリの消費電流が第１電流より小さい場合、前記コンデンサを充電させるように前記電源回路を制御する、メモリシステム。
【請求項2】
前記コントローラは、前記不揮発性メモリの消費電流が前記第１電流より小さい場合、前回の充電から第１時間が経過した時に前記コンデンサを充電させるように前記電源回路を制御する、請求項１記載のメモリシステム。
【請求項3】
前記コントローラは、前記不揮発性メモリの消費電流が前記第１電流より小さくない場合、前回の充電から前記第１時間より長い第２時間が経過した時に前記コンデンサを充電させるように前記電源回路を制御する、請求項２記載のメモリシステム。
【請求項4】
前記コントローラは、一定時間毎に前記不揮発性メモリの消費電流が第１電流より小さいか否かを判定し、前記不揮発性メモリの消費電流が第１電流より小さい場合、前記コンデンサを充電させるように前記電源回路を制御する、請求項１記載のメモリシステム。
【請求項5】
前記コントローラは、
前記不揮発性メモリへ第１コマンドを発行する場合、前記不揮発性メモリが少なくとも１つの第２コマンドを実行することにより前記不揮発性メモリが消費する電流と、前記不揮発性メモリが前記第１コマンドを実行したことにより前記不揮発性メモリが消費する電流の合計が第２電流より小さい場合、前記第１コマンドを発行する、請求項１記載のメモリシステム。
前記不揮発性メモリへ第１コマンドを発行する場合、前記不揮発性メモリが少なくとも１つの第２コマンドを実行することにより前記不揮発性メモリが消費する電流と、前記不揮発性メモリが前記第１コマンドを実行したことにより前記不揮発性メモリが消費する電流の合計が第２電流より小さい場合、前記第１コマンドを発行する、請求項１記載のメモリシステム。
【請求項6】
前記コントローラは、
前記第１コマンド及び前記第２コマンドを含む複数のコマンドと、前記複数のコマンドのそれぞれの実行により前記不揮発性メモリが消費する電流の時間変化を示す重み関数との対応関係を記憶し、
前記不揮発性メモリが実行中の前記第２コマンドに対応する重み関数と、前記第１コマンドに対応する重み関数との合計に基づいて、前記合計が第２電流より小さいか否かを判定する、請求項５記載のメモリシステム。
前記第１コマンド及び前記第２コマンドを含む複数のコマンドと、前記複数のコマンドのそれぞれの実行により前記不揮発性メモリが消費する電流の時間変化を示す重み関数との対応関係を記憶し、
前記不揮発性メモリが実行中の前記第２コマンドに対応する重み関数と、前記第１コマンドに対応する重み関数との合計に基づいて、前記合計が第２電流より小さいか否かを判定する、請求項５記載のメモリシステム。
【請求項7】
不揮発性メモリと、
コンデンサを具備し、外部電源を利用して少なくとも前記不揮発性メモリへ電源を供給し、前記外部電源が遮断された後は前記コンデンサのエネルギを利用して少なくとも前記不揮発性メモリへ電源を供給する電源回路と、
を具備するメモリシステムの制御方法であって、
前記不揮発性メモリの消費電流が第１電流より小さい場合、前記コンデンサを充電させるように前記電源回路を制御する、制御方法。
コンデンサを具備し、外部電源を利用して少なくとも前記不揮発性メモリへ電源を供給し、前記外部電源が遮断された後は前記コンデンサのエネルギを利用して少なくとも前記不揮発性メモリへ電源を供給する電源回路と、
を具備するメモリシステムの制御方法であって、
前記不揮発性メモリの消費電流が第１電流より小さい場合、前記コンデンサを充電させるように前記電源回路を制御する、制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、不揮発性メモリを制御するメモリシステム及び制御方法に関する。
【背景技術】
【0002】
不揮発性メモリを備えるメモリシステムの一例として、ソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）が知られている。
【0003】
ある種のＳＳＤは、外部から供給される電源の停電等の意図しない遮断時に、書き込み途中のデータが消失しないためのパワーロスプロテクション（Ｐｏｗｅｒ Ｌｏｓｓ Ｐｒｏｔｅｃｔｉｏｎ：ＰＬＰ）機能を備える。ＰＬＰ機能は、バックアップ電源を必要とする。バックアップ電源の一例は、コンデンサがある。電源の電圧の低下が検出されると、ＰＬＰ機能が作動し、コンデンサに充電されている電気エネルギ（以下、単にエネルギと称される）を利用して、書き込み途中のデータ及び不揮発に記憶すべきデータが不揮発性メモリに書き込まれる。
【0004】
ＰＬＰ機能の作動時以外の時も、自然放電によりコンデンサのエネルギは減少するので、コンデンサを定期的に充電する必要がある。コンデンサの充電タイミングがＳＳＤの消費電流が大きいタイミングと重なると、ＳＳＤの消費電流が一時的に大きくなり、ピーク電流がＳＳＤの許容電流値を超えてしまう。これを防ぐためには、ＳＳＤの消費電流を小さくしておく必要があるが、ＳＳＤの性能が犠牲になる。
【0005】
このように、従来のＰＬＰ機能を備えるメモリシステムでは、ピーク電流要求と性能要求を両立させることが困難であった。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１６－１１５１７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の目的は、ＰＬＰコンデンサの充電を好適に制御するメモリシステム及び制御方法を提供することである。
【課題を解決するための手段】
【0008】
実施形態によれば、メモリシステムは、不揮発性メモリと、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すコントローラと、電源回路と、を具備する。電源回路はコンデンサを具備する。電源回路は、外部電源を利用して少なくとも不揮発性メモリとコントローラへ電源を供給し、外部電源が遮断された後はコンデンサのエネルギを利用して少なくとも不揮発性メモリとコントローラへ電源を供給する。コントローラは、不揮発性メモリの消費電流が第１電流より小さい場合、コンデンサを充電させるように電源回路を制御する。
【図面の簡単な説明】
【0009】
【図1】実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図。
【図2】電源回路の構成の一例を示すブロック図。
【図3】電源回路内の昇圧用のＤＣ／ＤＣコンバータと降圧用のＤＣ／ＤＣコンバータの構成の一例を示す回路図。
【図4】外部電源電圧によりＳＳＤに供給される消費電流波形の一例を示す図。
【図5】スロットリング制御の電源回路内の昇圧用のＤＣ／ＤＣコンバータと降圧用のＤＣ／ＤＣコンバータの概要を示す図。
【図6】重みテーブルが格納する重みの一例を示す図。
【図7】コマンドの実行によりＮＡＮＤチップが消費する電流波形と重みの関係の一例を示す図。
【図8】スロットリング制御を行うＮＡＮＤコントローラの各々の処理の一例を示すフローチャート。
【図9】スロットリング制御を行うＮＡＮＤデマンドマネージャの処理の一例を示すフローチャート。
【図10】ＰＬＰコンデンサの充電制御を行うコントローラの処理の流れの一例を示すフローチャート。
【発明を実施するための形態】
【0010】
以下、図面を参照して、実施形態を説明する。以下の説明は、実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、以下に説明する構成要素の構造、形状、配置、材質等に限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各要素のサイズ、厚み、平面寸法、又は形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、互いの寸法の関係や比率が異なる要素が含まれることもある。複数の図面において、対応する要素には同じ参照数字を付して重複する説明を省略する場合もある。いくつかの要素に複数の呼称を付す場合があるが、これら呼称の例はあくまで例示であり、これらの要素に他の呼称を付すことを否定するものではない。また、複数の呼称が付されていない要素についても、他の呼称を付すことを否定するものではない。なお、以下の説明において、「接続」は直接接続のみならず、他の要素を介して接続されることも意味する。
【0011】
以下、図面を参照しながら本実施の形態について詳細に説明する。
【0012】
（システム構成）
図１は、実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図である。メモリシステムは、不揮発性メモリにデータを書き込むように、及び不揮発性メモリからデータを読み出すように構成されたストレージデバイスである。本願では、メモリシステムはＳＳＤであるとする。不揮発性メモリの例は、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏ－ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等である。本願では、不揮発性メモリは、ＮＡＮＤ型フラッシュメモリ（以下、単にＮＡＮＤメモリと称される）であるとする。
図１は、実施形態に係るメモリシステムを含む情報処理システムの構成の一例を示すブロック図である。メモリシステムは、不揮発性メモリにデータを書き込むように、及び不揮発性メモリからデータを読み出すように構成されたストレージデバイスである。本願では、メモリシステムはＳＳＤであるとする。不揮発性メモリの例は、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏ－ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等である。本願では、不揮発性メモリは、ＮＡＮＤ型フラッシュメモリ（以下、単にＮＡＮＤメモリと称される）であるとする。
【0013】
情報処理システム１０は、ホストデバイス（以下、単にホストと称される）１２とＳＳＤ１４を含む。
【0014】
ホスト１２は、ＳＳＤ１４にアクセスする外部機器としての情報処理装置である。ホスト１２は、大量且つ多様なデータをＳＳＤ１４に保存するサーバ（ストレージサーバ）であってもよい。ホスト１２は、パーソナルコンピュータであってもよい。ＳＳＤ１４は、データセンター等のサーバに組み込まれるビジネスユース向けのＳＳＤであってもよい。ＳＳＤ１４はパーソナルコンピュータに組み込まれるパーソナルユース向けのＳＳＤであってもよい。
【0015】
ＳＳＤ１４は、ＮＡＮＤメモリ１６、コントローラ１８、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０、電源回路２２、ＰＬＰコンデンサ２４等を備える。ＳＳＤ１４は、ホスト１２のメインストレージとして使用され得る。ＳＳＤ１４は、ホスト１２に内蔵されてもよいし、ホスト１２の外部に設けられ、ホスト１２にケーブルまたはネットワークを介して接続されてもよい。
【0016】
コントローラ１８は、ホスト１２から送信される要求に従って、ＮＡＮＤメモリ１６にデータを書き込み、又はＮＡＮＤメモリ１６からデータを読み出す。さらに、コントローラ１８は、ホスト１２から送信される要求や電源回路２２から送信される種々の情報に従って、電源回路２２が生成する電圧の値を制御する制御信号を生成する。コントローラ１８は、生成した制御信号を電源回路２２に送信する。これにより、コントローラ１８は、ＳＳＤ１４の各デバイス（例えばＮＡＮＤメモリ１６、コントローラ１８、ＤＲＡＭ２０）へ印加される複数の電圧の生成を制御する。コントローラ１８は、ＳｏＣ（ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）のような回路によって構成され得る。
【0017】
ＤＲＡＭ２０は、揮発性メモリの一例である。ＤＲＡＭ２０は、例えばＤＤＲ３Ｌ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ ３ Ｌｏｗ ｖｏｌｔａｇｅ）規格のＤＲＡＭである。ＤＲＡＭ２０には、ライトバッファと、リードバッファと、ルックアップテーブル（ＬＵＴ）のキャッシュ領域と、システム管理情報の格納領域とが設けられてもよい。ライトバッファは、ＮＡＮＤメモリ１６に書き込まれるデータを一時的に格納するためのバッファ領域である。リードバッファは、ＮＡＮＤメモリ１６から読み出したデータを一時的に格納するためのバッファ領域である。ＬＵＴのキャッシュ領域は、アドレス変換テーブル（論理アドレス／物理アドレス変換テーブルとも称する）をキャッシュする領域である。ＬＵＴは、ホスト１２が指定する論理アドレスそれぞれと、ＮＡＮＤメモリ１６の物理アドレスそれぞれとの間の対応が管理される情報である。システム管理情報の格納領域は、ＳＳＤ１４の動作中に用いられる各種の値や各種のテーブル等を格納する領域である。
【0018】
揮発性メモリとしてのＤＲＡＭ２０は、コントローラ１８の外部に設けるのだけではなく、コントローラ１８の内部に設けてもよい。なお、揮発性メモリとしては、ＤＲＡＭ２０の代わりに、より高速アクセスが可能なＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよい。
【0019】
ＮＡＮＤメモリ１６は、複数（例えば、１４４個）のＮＡＮＤチップ１６－ｉ（ｉ＝１～１４４）を含んでいてもよい。各ＮＡＮＤチップ１６－ｉは、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含んでもよい。ＮＡＮＤチップ１６－ｉは、二次元構造のメモリチップであってもよいし、三次元構造のメモリチップであってもよい。
【0020】
メモリセルアレイは、複数のブロックを含む。各々のブロックは複数のページを含む。ブロックは、最小のデータ消去動作の単位として機能する。ページの各々は、同一ワード線に接続された複数のメモリセルを含む。ページは、データ書き込み動作及びデータ読み出し動作の最小の単位である。１ページのデータが、書き込み単位のデータ、又は読み出し単位のデータであり、ＤＲＡＭ２０に格納される。書き込みの場合は、ＤＲＡＭ２０から読み出された１ページの書き込み単位のデータがＮＡＮＤメモリ１６に書き込まれる。そのため、書き込み途中で意図せずに外部電源が遮断された場合、バックアップ電源が存在しないと、ＤＲＡＭ２０内の書き込み途中のデータが失われる。実施形態では、バックアップ電源が用意されており、外部電源の意図しない遮断時に、バックアップ電源を用いてＤＲＡＭ２０内の書き込み途中のデータをＮＡＮＤメモリ１６に書き込むことができる。なお、ページの代わりにワード線をデータ書き込み動作、又はデータ読み出し動作の単位としてもよい。この場合、１ワード線のデータが書き込み単位のデータ、又は読み出し単位のデータである。
【0021】
電源回路２２は、外部電源から供給される単一又は複数の外部電圧から、ＳＳＤ１４の各デバイスで必要な複数の電源電圧を生成する。外部電源はホスト１２に備えられる電源であってもよい。なお、図１では、電源ラインは図示されていない。電源回路２２は単一又は複数の集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：ＩＣ）から構成されてもよい。電源回路２２の種々の状態を示す情報が所定の通信規格に従ってコントローラ１８に送信される。電源回路２２とコントローラ１８との間の通信規格は、例えばシリアル通信規格に従ってもよい。シリアル通信規格の一例は、Ｉ２Ｃ方式である。本願では、電源回路２２とコントローラ１８との間の通信規格はＩ２Ｃ方式に従うとする。
【0022】
コントローラ１８は、ホスト１２から送信される要求、及び電源回路２２から送信される種々の情報に従って、電源回路２２が生成する電源電圧の値を制御する制御信号を生成する。コントローラ１８は、生成した制御信号を電源回路２２に送信する。これによりＳＳＤ１４の各デバイスへ印加される複数の電源電圧の生成がコントローラ１８により制御される。電源回路２２の詳細は図２と図３を参照して後述される。
【0023】
電源回路２２にはバックアップ電源用のＰＬＰコンデンサ２４が接続されている。ＰＬＰコンデンサ２４は、停電時等の意図しない外部電源の遮断時の書き込み途中のデータを保護するパワーロスプロテクション（Ｐｏｗｅｒ Ｌｏｓｓ Ｐｒｏｔｅｃｔｉｏｎ：ＰＬＰ）機能のためのエネルギを電源回路２２に供給する。ＰＬＰコンデンサ２４の例としては、例えば電気二重層コンデンサ、導電性高分子アルミ電解コンデンサ、導電性高分子タンタル固体電解コンデンサがある。電源回路２２は、電源遮断後は、ＰＬＰコンデンサ２４のエネルギを用いて、ＮＡＮＤメモリ１６、コントローラ１８、及びＤＲＡＭ２０に対して電源電圧を一定時間供給する。
【0024】
ＰＬＰコンデンサ２４の容量は、この一定時間内に、ＮＡＮＤメモリ１６へ書き込み途中のデータのＮＡＮＤメモリ１６への書き込みが完了できる（ＰＬＰ機能を実現する）ために必要なエネルギを充電できる目標容量より多少多く設定されている。これは、ＰＬＰコンデンサの容量に余裕を持たせておけば、温度変化や経年劣化によりコンデンサの容量が多少減少したとしても、引き続きＰＬＰ機能を実現することができるからである。例えば、容量が減少してもその減少量が初期容量の３０％以内であればＰＬＰ機能を実現できるようにするには、ＰＬＰコンデンサの初期容量は目標容量の約１．４３倍にしておけばよい。
【0025】
コントローラ１８は、ＣＰＵ３２、ホストインタフェース（ホストＩ／Ｆ）回路３４、ＮＡＮＤデマンドマネージャ３６、ＮＡＮＤインターフェース（ＮＡＮＤ Ｉ／Ｆ）回路（ＮＡＮＤコントローラとも称される）３８、ＤＲＡＭインターフェース（ＤＲＡＭ Ｉ／Ｆ）回路４０等を備える。ＣＰＵ３２、ホストＩ／Ｆ回路３４、ＮＡＮＤデマンドマネージャ３６、ＮＡＮＤ Ｉ／Ｆ）回路３８、ＤＲＡＭ Ｉ／Ｆ回路４０はバスライン４４に接続される。電源回路２２もバスライン４４に接続される。
【0026】
ＣＰＵ３２は、ＮＡＮＤメモリ１６に記憶されているファームウェアを実行し、種々の機能を実現する。種々の機能の例は、ＰＬＰコンデンサ２４の充電制御や電源回路２２による電源電圧生成動作の制御がある。
【0027】
ホスト１２はホストＩ／Ｆ回路３４に電気的に接続され、ＮＡＮＤメモリ１６はＮＡＮＤ Ｉ／Ｆ回路３８に電気的に接続され、ＤＲＡＭ２０はＤＲＡＭ Ｉ／Ｆ回路４０に電気的に接続される。
【0028】
ホスト１２とＳＳＤ１４とを電気的に接続するホストＩ／Ｆ回路３４は、ＳＣＳＩ（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）、ＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）、ＳＡＴＡ（Ｓｅｒｉａｌ ＡＴＡ）、ＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）（ＴＭ）、Ｅｔｈｅｒｎｅｔ（ＴＭ）、Ｆｉｂｒｅ ｃｈａｎｎｅｌ、ＮＶＭｅ（ＮＶＭ Ｅｘｐｒｅｓｓ）（ＴＭ）、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）（ＴＭ）、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）（ＴＭ）等の規格に準拠する。
【0029】
コントローラ１８とＮＡＮＤメモリ１６とを電気的に相互接続するＮＡＮＤ Ｉ／Ｆ回路３８は、Ｔｏｇｇｌｅ ＤＤＲ、ＯＮＦＩ（Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ）等の規格に準拠する。ＮＡＮＤ Ｉ／Ｆ回路３８は、複数（例えば、９個）のＮＡＮＤコントローラ３８－ｊ（ｊ＝１～９）を含んでいてもよい。各ＮＡＮＤコントローラ３８－ｊは、複数（例えば、２個）のチャンネルを介してＮＡＮＤメモリ１６に接続される。ＮＡＮＤメモリ１６は１４４個のＮＡＮＤチップ１６－ｉを含んでいるので、１つのＮＡＮＤコントローラ３８－ｊの１チャンネルは８個のＮＡＮＤチップをインターリーブ制御する。すなわち、ＮＡＮＤ Ｉ／Ｆ回路３８は、複数（例えば、１８個）のチャンネルを介してＮＡＮＤメモリ１６に接続される。
【0030】
ＮＡＮＤデマンドマネージャ３６は、ホスト１２から発行されたＮＡＮＤメモリ１６への要求をＮＡＮＤ Ｉ／Ｆ回路３８へ送るためのハードウェアである。例えば、ＮＡＮＤデマンドマネージャ３６は、ホスト１２から送られたリード要求、ライト要求、イレース要求等を受けた場合、ＮＡＮＤコントローラ３８－ｊにリードコマンド、ライトコマンド、イレースコマンド等に関するコマンド発行要求を送る。あるいは、ＮＡＮＤデマンドマネージャ３６は、コントローラ３８のファームウェアやデバイス等から発行されたガベージコレクション要求、リフレッシュ要求、デバッグ要求等のＮＡＮＤメモリ１６に対するバックグランド処理の要求を受けた場合、ＮＡＮＤコントローラ３８－ｊにガベージコレクションコマンド、リフレッシュコマンド、デバッグコマンド等に関するコマンド発行要求を送る。
【0031】
ＮＡＮＤコントローラ３８－ｊは、ＮＡＮＤデマンドマネージャ３６からコマンド発行要求を受けた場合、ＮＡＮＤチップ１６－ｉにコマンドを発行するために必要な情報を取得し、コマンドを発行する。ＮＡＮＤコントローラ３８－ｊは、例えばＣＰＵ３２やＮＡＮＤデマンドマネージャ３６から、コマンドを発行するために必要な情報として、例えば物理アドレスや書き込みデータを取得する。ＮＡＮＤコントローラ３８－ｊは、発行したコマンドの実行結果をレスポンス情報としてＮＡＮＤデマンドマネージャ３６へ送る。ＮＡＮＤデマンドマネージャ３６は、ＮＡＮＤコントローラ３８－ｊから発行されたレスポンス情報を受け取り、レスポンス情報を要求元へ通知する。
【0032】
（電源回路２２の構成）
図２は、電源回路２２の構成の一例を示すブロック図である。電源回路２２は、ヒューズ５２、ロードスイッチ５４、ＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレータ５６、ＤＣ／ＤＣコンバータ５８、コントロールロジック６０、及びＩ２Ｃ Ｉ／Ｆ回路６４を含む。外部電源（図示しない）は、例えばＤＣ１２Ｖの外部電源電圧を生成する。外部電源電圧に応じた大きさの電流がヒューズ５２及びロードスイッチ５４を直列に介してＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレータ５６及びＤＣ／ＤＣコンバータ５８に供給される。なお、ホスト１２が外部電源を備え、外部電源電圧に応じた電流がホスト１２から電源回路２２に供給されてもよい。電源回路２２を構成する単一又は複数の回路は電源管理ＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ：ＰＭＩＣ）と称されることもある。
図２は、電源回路２２の構成の一例を示すブロック図である。電源回路２２は、ヒューズ５２、ロードスイッチ５４、ＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレータ５６、ＤＣ／ＤＣコンバータ５８、コントロールロジック６０、及びＩ２Ｃ Ｉ／Ｆ回路６４を含む。外部電源（図示しない）は、例えばＤＣ１２Ｖの外部電源電圧を生成する。外部電源電圧に応じた大きさの電流がヒューズ５２及びロードスイッチ５４を直列に介してＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレータ５６及びＤＣ／ＤＣコンバータ５８に供給される。なお、ホスト１２が外部電源を備え、外部電源電圧に応じた電流がホスト１２から電源回路２２に供給されてもよい。電源回路２２を構成する単一又は複数の回路は電源管理ＩＣ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ：ＰＭＩＣ）と称されることもある。
【0033】
ヒューズ５２は、一定電流以上の過電流が流れると、溶断される金属ヒューズを含んで構成される。ヒューズ５２が溶断されると、ヒューズを交換しない限り、外部電源電圧はロードスイッチ５４へ印加されない。なお、ヒューズ５２は金属ヒューズに限らず、過電流が検出されると非導通となる電子ヒューズを含んで構成されてもよい。
【0034】
ロードスイッチ５４は、オン／オフスイッチであり、通常はオン状態である。オン状態において、ロードスイッチ５４は、印加された電圧からドロップアウト電圧を減じた電圧を出力する。ヒューズ５２と同様に、ロードスイッチ５４は、一定電流以上の過電流が流れると、オフ状態となる。オフ状態において、ロードスイッチ５４は０Ｖを出力する。ヒューズ５２が溶断される過電流の値は、ロードスイッチ５４がオン状態からオフ状態に変化する過電流の値より高くても低くても良いし、同じでも良い。ヒューズ５２とロードスイッチ５４によりＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８へ過電流が供給されることが二重に防止される。
【0035】
ＬＤＯレギュレータ５６は、小電流を必要とするＳＳＤ１４のデバイスの電源電圧を出力する回路である。ＤＣ／ＤＣコンバータ５８は、大電流を必要とするＳＳＤ１４のデバイスの電源電圧を出力する回路である。ＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８は個別の半導体部品として構成されても良いし、単一の半導体部品として構成されても良い。
【0036】
ＬＤＯレギュレータ５６は、ロードスイッチ５４の出力電圧を降圧して電源電圧を生成する。例えばＬＤＯレギュレータ５６から出力される電源電圧はコントローラ１８に供給される。
【0037】
ＤＣ／ＤＣコンバータ５８は、ロードスイッチ５４の出力電圧を昇圧又は降圧してＳＳＤ１４の各デバイスが必要とする複数の電源電圧を生成する。ＤＣ／ＤＣコンバータ５８は複数の電圧をそれぞれ昇圧又は降圧する複数のＤＣ／ＤＣコンバータユニットから構成されている。
【0038】
昇圧用のＤＣ／ＤＣコンバータユニットは、ロードスイッチ５４の出力電圧を昇圧し、昇圧した電圧をＰＬＰコンデンサ２４に充電電圧として印加する。
【0039】
降圧用のＤＣ／ＤＣコンバータユニットは、ロードスイッチ５４の出力電圧を降圧して複数の電源電圧を生成する。複数の電源電圧はＮＡＮＤメモリ１６、ＤＲＡＭ２０、及びコントローラ１８に印加される。
【0040】
図示していないが、ＳＳＤ１４の内部の温度を測定する温度センサの出力、及びＳＳＤ１４の各デバイスの過電流の検出結果がコントロールロジック６０に入力される。バスライン４４に接続されるコントロールロジック６０は、入力されたデータを、Ｉ２Ｃ Ｉ／Ｆ回路６４を介してＩ２Ｃ方式に従ってコントローラ１８へ送信するとともに、コントローラ１８から送信された制御信号を、Ｉ２Ｃ Ｉ／Ｆ回路６４を介してＩ２Ｃ方式に従って受信する。
【0041】
電源回路２２が生成する電源電圧はＳＳＤ１４の温度により変動したことが検出された場合、コントローラ１８は、電源回路２２が生成する電圧を温度に応じて調整する制御信号を電源回路２２に供給する。また、コントローラ１８は、過電流が検出された場合、検出した過電流が流れるデバイスに印加される電圧の生成を停止させる制御信号を電源回路２２に供給する。コントロールロジック６０はコントローラ１８から送信される制御信号に応じて、ロードスイッチ５４、ＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８へ制御信号を供給する。
【0042】
Ｉ２Ｃ Ｉ／Ｆ回路６４は、コントロールロジック６０及びコントローラ１８のバスライン４４に接続され、コントロールロジック６０から送信される制御信号に応じてコントローラ１８とＩ２Ｃ方式に従って通信を行う。
【0043】
電圧コンバータとしてのＬＤＯレギュレータ５６、ＤＣ／ＤＣコンバータ５８は公知の構成であってよいが、一例としてＤＣ／ＤＣコンバータ５８内の昇圧用のＤＣ／ＤＣコンバータユニット５８ａ及び降圧用のＤＣ／ＤＣコンバータユニット５８ｂの回路図を図３に示す。
【0044】
昇圧用のＤＣ／ＤＣコンバータユニット５８ａは、ロードスイッチ５４の出力電圧を昇圧し、ＰＬＰコンデンサ２４を充電する。降圧用のＤＣ／ＤＣコンバータユニット５８ｂは、ＰＬＰコンデンサ２４の放電電流を入力し、ＰＬＰコンデンサ２４の出力電圧を降圧し、降圧電圧をＬＤＯレギュレータ５６に供給する。
【0045】
昇圧用のＤＣ／ＤＣコンバータユニット５８ａは、直列に接続されたインダクタ７２とダイオード７４、及び並列に接続されたコンデンサ７６と抵抗７８を含む。入力電圧から生じた入力電流がインダクタ７２の一端に入力される。インダクタ７２の他端がダイオード７４のアノード端に接続されるとともに、スイッチング素子（ＳＷ素子）８０を介して接地される。ダイオード７４のカソード端は、並列に接続されたコンデンサ７６と抵抗７８を介して接地される。抵抗７８の端子電圧がＤＣ／ＤＣコンバータユニット５８ａの出力電圧とされ、ＰＬＰコンデンサ２４に印加され、ＰＬＰコンデンサ２４が充電される。
【0046】
スイッチング素子８０はＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）等を含んで構成される。スイッチング素子８０の制御端には、パルス幅変調回路（ＰＷＭ回路）８２が接続される。ＰＬＰコンデンサ２４が充電される期間、ＰＷＭ回路８２は、コントロールロジック６０から送信される制御信号に基づきスイッチング素子８０のオン又はオフを制御する。スイッチング素子８０がオンの期間、入力電圧はインダクタ７２に印加され、インダクタ７２に流れる電流が増加する。スイッチング素子８０がオフの期間、ダイオード７４は正バイアスとなり、インダクタ７２の電流が減少し、エネルギがコンデンサ７６に充電され、抵抗７８の両端間に入力電圧より高い電圧が発生する。
【0047】
ＰＷＭ回路８２から出力されるパルス信号の周期は一定であり、スイッチング素子８０は周期的にオン又はオフされる。スイッチング素子８０の一周期におけるオン期間の比（オンパルスのデューティ比とも称される）に応じてＤＣ／ＤＣコンバータユニット５８ａから出力される電圧、すなわちＰＬＰコンデンサ２４の充電電圧は変化する。
【0048】
ＰＬＰコンデンサ２４に印加できる上限の許容電圧が規定されている場合、コントロールロジック６０は、ＤＣ／ＤＣコンバータユニット５８ａの出力電圧が許容電圧以下となるようなデューティ比をＰＷＭ回路８２に通知する。ＰＬＰコンデンサ２４を充電しない期間は、ＰＷＭ回路８２は常にローレベルの信号を出力するので、スイッチング素子８０は常にオフである。
【0049】
降圧用のＤＣ／ＤＣコンバータユニット５８ｂは、ＰＬＰコンデンサ２４がドレイン端に接続されるＭＯＳＦＥＴ８６を含む。ＭＯＳＦＥＴ８６はスイッチング素子の一例である。ＭＯＳＦＥＴ８６のゲート端には、ＰＷＭ回路８４が接続される。ＰＷＭ回路８４は、コントロールロジック６０から送信される制御信号に基づいてＭＯＳＦＥＴ８６のオン又はオフを制御する。ＭＯＳＦＥＴ８６のソース端はダイオード８８のカソード端に接続されるとともに、インダクタ９０とコンデンサ９２の直列回路を介して接地される。ダイオード８８のアノード端は接地される。インダクタ９０とコンデンサ９２の接続点が出力端となる。
【0050】
ＭＯＳＦＥＴ８６がオンすると、ＰＬＰコンデンサ２４からの放電電流がインダクタ９０を介して出力端に流れ、コンデンサ９２が充電される。効率が１００％の理想的なＤＣ／ＤＣコンバータの場合、Ｖｉｎ×Ｉｉｎ＝Ｖｏｕｔ×Ｉｏｕｔ（Ｖｉｎは入力電圧、Ｖｏｕｔは出力電圧、Ｉｉｎは入力電流、Ｉｏｕｔは出力電流）であるので、降圧する場合、出力電流は入力電流より大きい必要がある。そのため、ＭＯＳＦＥＴ８６がオフすると、コンデンサ９２にチャージされたエネルギにより接地からダイオード８８、インダクタ９０を介して電流が引き出され、出力端から電流が出力される。
【0051】
ＰＷＭ回路８４から出力されるパルス信号の周期は一定であり、ＭＯＳＦＥＴ８６は周期的にオン又はオフする。ＭＯＳＦＥＴ８６のデューティ比に応じてＤＣ／ＤＣコンバータユニット５８ｂから出力される電圧は変化する。コントロールロジック６０は、ＤＣ／ＤＣコンバータユニット５８ｂの出力電圧がロードスイッチ５４の出力電圧と同じになるようなデューティ比をＰＷＭ回路８４に通知する。
【0052】
ＤＣ／ＤＣコンバータユニット５８ｂの出力電圧は、ロードスイッチ５４の出力電圧の代わりにＤＣ／ＤＣコンバータ５８に印加される。ＤＣ／ＤＣコンバータ５８のＤＣ／ＤＣコンバータユニット５８ｂ以外の降圧用のＤＣ／ＤＣコンバータユニットにより、降圧され、複数の電源電圧が生成される。これにより、外部電源が遮断された後、ＰＬＰコンデンサ２４の放電電流が流れる期間は、電源回路２２は、ＮＡＮＤメモリ１６、コントローラ１８、及びＤＲＡＭ２０へ電源電圧を引き続き供給できる。
【0053】
【0054】
前述したように、各チャンネル当たり８個のＮＡＮＤチップ（第１ＮＡＮＤチップ～第８ＮＡＮＤチップ）が接続されているので、ＳＳＤ１４は、装置全体として、１８チャンネル×８インターリーブ＝１４４インターリーブ動作を行う。書き込み動作は、ＮＡＮＤ Ｉ／Ｆ回路３８がデータ・インコマンドとプログラムコマンドをＮＡＮＤメモリ１６に対して発行することにより行われる。ホスト１２からの書き込みデータはＤＲＡＭ２０に格納される。先ず、ＮＡＮＤ Ｉ／Ｆ回路３８は、データ・インコマンドとＤＲＡＭ２０内の書き込みデータをＮＡＮＤメモリ１６へ送信する。データ・インコマンドに応じて、ＮＡＮＤメモリ１６は、書き込みデータをＮＡＮＤメモリ１６内のデータバッファ（レジスタ）に書き込む。次に、ＮＡＮＤ Ｉ／Ｆ回路３８は、プログラムコマンドをＮＡＮＤメモリ１６へ送信する。プログラムコマンドに応じて、ＮＡＮＤメモリ１６は、データバッファ内の書き込みデータをＮＡＮＤチップ１６－ｉ内のメモリセルに書き込む。
【0055】
１回の書込み動作では、先ず各チャンネルの第１ＮＡＮＤチップに対するデータ・イン動作が行われ、書き込みデータがＮＡＮＤメモリ１６内のデータバッファに書き込まれる。具体的には、先ず第１チャンネルの第１ＮＡＮＤチップに対するデータ・イン動作が行われ、第２チャンネルの第１ＮＡＮＤチップに対するデータ・イン動作が行われ、以下同様に第１８チャンネルの第１ＮＡＮＤチップに対するデータ・イン動作が行われる。データ・イン動作により書き込みデータがＮＡＮＤメモリ１６内のデータバッファに書き込まれると、プログラム動作の準備が完了となり、各チャンネルの第１ＮＡＮＤチップに対するプログラム動作が行われる。具体的には、先ず第１チャンネルの第１ＮＡＮＤチップに対するプログラム動作が行われ、第２チャンネルの第１ＮＡＮＤチップに対するプログラム動作が行われ、以下同様に第１８チャンネルの第１ＮＡＮＤチップに対するプログラム動作が行われる。
【0056】
このように或るチャンネルのＮＡＮＤチップに対するプログラム動作は、当該或るチャンネルのＮＡＮＤチップに対するデータ・イン動作から時間的に遅れて実行される。そのため、或るチャンネルのＮＡＮＤチップに対するプログラム動作は、当該或るチャンネルとは別のチャンネルのＮＡＮＤチップに対するデータ・イン動作と同時に実行されることがある。プログラム動作に要する期間は、データ・イン動作に要する時間と比べてかなり長い。また、プログラム動作は連続して実行されるが、データ・イン動作は実行されない期間がある。そのため、書き込み動作中にＳＳＤ１４に供給される消費電流は、データ・イン動作とプログラム動作が同時に実行されるＴ１期間とデータ・イン動作が実行されずプログラム動作のみが実行されるＴ２期間とで異なる。Ｔ２期間の消費電流はＴ１期間の消費電流より小さい。
【0057】
図４（ｂ）は、書き込み期間とイレース期間の消費電流の違いの一例を示す。図４（ａ）と図４（ｂ）の時間軸は異なるスケールである。図４（ａ）のＴ１期間、Ｔ２期間の複数のペアが図４（ｂ）の１つの書込み期間に含まれる。ＮＡＮＤメモリ１６では、メモリセルに対するデータを書き込み動作の前にメモリセルのデータが消去（イレース）される。イレース期間の消費電流は書き込み期間の消費電流より小さい。
【0058】
このように、ＳＳＤ１４の消費電流は、実行されるコマンドの種類に応じて変化する。また、同じコマンドでも、ＳＳＤ１４の消費電流は、時間の経過によって変化する。このため、ＳＳＤ１４の消費電流が小さい期間に、ＰＬＰコンデンサ２４を充電することができれば、ＳＳＤ１４の機能を落とさずに、ピーク電流を低くすることができる。
【0059】
（スロットリング制御）
ＳＳＤ１４の消費電力を調整する手法としてスロットリング制御がある。スロットリング制御とは、全てのＮＡＮＤコントローラ３８－ｊが同時に発行するコマンドの数を制限又はタイミングを制御することにより、ＳＳＤ１４の消費電流を調整することである。
ＳＳＤ１４の消費電力を調整する手法としてスロットリング制御がある。スロットリング制御とは、全てのＮＡＮＤコントローラ３８－ｊが同時に発行するコマンドの数を制限又はタイミングを制御することにより、ＳＳＤ１４の消費電流を調整することである。
【0060】
図５は、スロットリング制御の概要を示す。スロットリング制御は、ＮＡＮＤデマンドマネージャ３６とＮＡＮＤコントローラ３８－ｊにより、以下のように行われる。ＮＡＮＤデマンドマネージャ３６は、ＮＡＮＤコントローラ３８－ｊにコマンド発行要求を送信する。ＮＡＮＤコントローラ３８－ｊは、コマンド発行要求を受信すると、ＮＡＮＤデマンドマネージャ３６に発行申請と重み情報ＷＩｊ（ｔ）を送信する。スロットリング制御では、ＮＡＮＤチップ１６－ｉがコマンドを実行することにより消費する電流量は、コマンドの重みとして管理される。図４に示すように、コマンドの実行中、消費電流は一定ではなく、時間の経過とともに変化する。そのため、重み情報ＷＩｊ（ｔ）は時間の関数として表される。ＮＡＮＤデマンドマネージャ３６は、発行申請と重み情報ＷＩｊ（ｔ）を受信すると、重み情報ＷＩｊ（ｔ）の総計ΣＷＩｊ（ｔ）に基づいてコマンド発行の可否を判断して、ＮＡＮＤコントローラ３８－ｊにコマンド発行の許可／不許可信号を送信する。ＮＡＮＤコントローラ３８－ｊは、ＮＡＮＤデマンドマネージャ３６から送信された許可信号を受信すると、コマンドを発行する。
【0061】
ＮＡＮＤコントローラ３８－ｊは、実行中コマンドレジスタ１０２、重みレジスタ１０４、発行要求コマンドレジスタ１０６、重みレジスタ１０８、及び重みテーブル１１２を含む。
【0062】
重みテーブル１１２は、ＮＡＮＤ Ｉ／Ｆ回路３８（ＮＡＮＤコントローラ３８－ｊ）がＮＡＮＤメモリ１６に対して発行する可能性がある全てのコマンドの重みｗ（ｔ）を記憶する。
【0063】
図６は、重みテーブル１１２の一例を示す。例えば、イレースコマンドには重みｗ１（ｔ）が、データ・インコマンドには重みｗ２（ｔ）が、プログラムコマンドには重みｗ３（ｔ）が、リードコマンドには重みｗ４（ｔ）が設定されている。
【0064】
図７（ａ）は、１個のＮＡＮＤチップ１６－ｉにおいてイレースコマンドに応じて実行される消去動作における消費電流を示す。図７（ｂ）は、イレースコマンドに設定される重みｗ１（ｔ）を示す。消去動作中のＮＡＮＤチップ単体の消費電流は、イレース期間では小さく、ベリファイ期間では大きいので、イレースコマンドの重みｗ１（ｔ）は以下のように設定される。
【0065】
０＜ｔ≦ｔ１（例えば５０）の時、ｗ１（ｔ）＝ｗ１３（例えば３００）
ｔ１＜ｔ≦ｔ２（例えば２００）の時、ｗ１（ｔ）＝ｗ１２（例えば１００）
ｔ２＜ｔ≦ｔ３（例えば２０００）の時、ｗ１（ｔ）＝ｗ１１（例えば５０）
ｔ３＜ｔ≦ｔ４（例えば２２００）の時、ｗ１（ｔ）＝ｗ１２
ｔ４＜ｔ≦ｔ５（例えば４０００）の時、ｗ１（ｔ）＝ｗ１１
ｔ５＜ｔ≦ｔ６（例えば４２００）の時、ｗ１（ｔ）＝ｗ１３
ここで、ｔ２＜ｔ≦ｔ３の期間とｔ４＜ｔ≦ｔ５の期間がイレース期間に相当する。
ｔ１＜ｔ≦ｔ２（例えば２００）の時、ｗ１（ｔ）＝ｗ１２（例えば１００）
ｔ２＜ｔ≦ｔ３（例えば２０００）の時、ｗ１（ｔ）＝ｗ１１（例えば５０）
ｔ３＜ｔ≦ｔ４（例えば２２００）の時、ｗ１（ｔ）＝ｗ１２
ｔ４＜ｔ≦ｔ５（例えば４０００）の時、ｗ１（ｔ）＝ｗ１１
ｔ５＜ｔ≦ｔ６（例えば４２００）の時、ｗ１（ｔ）＝ｗ１３
ここで、ｔ２＜ｔ≦ｔ３の期間とｔ４＜ｔ≦ｔ５の期間がイレース期間に相当する。
【0066】
図７（ｃ）は、１個のＮＡＮＤチップ１６－ｉにおけるプログラムコマンドにより実行される書き込み動作中のプログラム期間の消費電流を示す。図７（ｄ）は、プログラムコマンドの重みｗ３（ｔ）を示す。プログラム期間の消費電流は略一定であるので、プログラムコマンドの重みは、０＜ｔ≦ｔ７（例えば３０００）の時、ｗ３（ｔ）＝ｗ３１（例えば１００）として設定される。
【0067】
重みｗ（ｔ）の時間ｔは、コマンドの実行開始時をｔ＝０とする時間である。コマンドの実行期間は異なるので、コマンドに設定される重みｗ（ｔ）の時間ｔの上限、すなわち時間長は、コマンドにより異なる。
【0068】
図５の説明に戻り、ＮＡＮＤデマンドマネージャ３６は、ホスト１２から送られたＮＡＮＤチップ１６－ｉに対するリード要求、ライト要求、イレース要求等を受けた場合、又はコントローラ３８のファームウェアやデバイス等から発行されたＮＡＮＤチップ１６－ｉに対するガベージコレクション要求、リフレッシュ要求、デバッグ要求等のＮＡＮＤメモリ１６に対するバックグラウンド処理の要求を受けた場合、対応するＮＡＮＤチップ１６－ｉが接続されるＮＡＮＤコントローラ３８－ｊにコマンド発行要求を送信する。
【0069】
ＮＡＮＤコントローラ３８－ｊは、ＮＡＮＤデマンドマネージャ３６から送信されたコマンド発行要求を受信すると、要求されたコマンド（以下、発行要求コマンドと称される）を生成し、生成したコマンドを発行要求コマンドレジスタ１０６に書き込む。
【0070】
ＮＡＮＤコントローラ３８－ｊは、発行要求コマンドを発行要求コマンドレジスタ１０６に書き込む際、重みテーブル１１２から、その発行要求コマンドの重みを読み出し、発行要求コマンドの重みｗｂ（ｔ）を重みレジスタ１０８に書き込む。発行要求コマンドの重みｗｂ（ｔ）は、発行要求コマンドを実行する１個のＮＡＮＤチップ１６－ｉが発行要求コマンドの発行時から発行要求コマンドの実行終了の予定時刻までの期間に消費する電流の予測値の変化を示す。
【0071】
ＮＡＮＤコントローラ３８－ｊは、ＮＡＮＤデマンドマネージャ３６から送信されたコマンド発行の許可信号を受信すると、発行要求コマンドレジスタ１０６に格納されている発行要求コマンドをＮＡＮＤチップ１６に対して発行し、発行したコマンドを発行要求コマンドレジスタ１０６から削除するとともに、実行中コマンドレジスタ１０２に書き込む。実行中コマンドレジスタ１０２は、ＮＡＮＤコントローラ３８－ｊに接続されている１６個のＮＡＮＤチップ１６が実行中の少なくとも１個のコマンド（以下、実行中コマンドと称される）を格納する。
【0072】
ＮＡＮＤコントローラ３８－ｊは、発行したコマンドを実行中コマンドレジスタ１０２に書き込むと、発行したコマンドの重みｗｂ（ｔ）を重みレジスタ１０８から削除するとともに、重みｗｂ（ｔ）を実行中コマンドの重みｗａ（ｔ）として重みレジスタ１０４に書き込む。重みレジスタ１０４は、実行中コマンドレジスタ１０２に格納されている少なくとも１個の実行中コマンドの重みｗａ１（ｔ）、ｗａ２（ｔ）、…の重み合計Σｗａ（ｔ）（＝ｗａ１（ｔ）＋ｗａ２（ｔ）＋…）を記憶する。実行中コマンドの重みの重み合計Σｗａ（ｔ）は、ＮＡＮＤコントローラ３８－ｊが発行したコマンドの中の最新コマンドの発行時から実行終了の予定時刻までの期間の消費電流の予測値の変化を示す。
【0073】
発行要求コマンドの重みｗｂ（ｔ）の時間は、発行要求コマンドの発行時をｔ＝０とする時間であり、実行中コマンドの重み合計Σｗａ（ｔ）の時間ｔは、最新コマンドの発行時をｔ＝０とする時間である。そのため、ＮＡＮＤコントローラ３８－ｊは、発行要求コマンドの重みｗｂ（ｔ）の時間ｔ＝０を最新コマンドの発行時として、発行要求コマンドの重みｗｂ（ｔ）を実行中コマンドの重み合計Σｗａ（ｔ）として、重みレジスタ１０４に書き込む。
【0074】
ＮＡＮＤコントローラ３８－ｊが発行申請とともにＮＡＮＤデマンドマネージャ３６に送信する重み情報ＷＩｊ（ｔ）は、重みレジスタ１０４に格納されている重み合計Σｗａ（ｔ）と重みレジスタ１０８に格納されているｗｂ（ｔ）の和（ＷＩｊ（ｔ）＝Σｗａ（ｔ）＋ｗｂ（ｔ））である。ＮＡＮＤコントローラ３８－ｊは、コマンドの発行申請をＮＡＮＤデマンドマネージャ３６に送信する際に、重み情報ＷＩｊ（ｔ）を求める。ＮＡＮＤコントローラ３８－ｊは、発行要求コマンドの重みｗｂ（ｔ）の時間ｔ＝０を最新コマンドの発行時間として、重みレジスタ１０４に格納されている重み合計Σｗａ（ｔ）と重みレジスタ１０８に格納されているｗｂ（ｔ）の和（ＷＩｊ（ｔ）＝Σｗａ（ｔ）＋ｗｂ（ｔ））を計算する。
【0075】
ＮＡＮＤデマンドマネージャ３６は、全てのＮＡＮＤコントローラ３８－ｊから送信された重み情報ＷＩｊ（ｔ）の合計（以下、重み情報合計と称される）ΣＷＩｊ（ｔ）を記憶する重み情報合計レジスタ１１４と、重み情報合計ΣＷＩｊ（ｔ）の許容値を記憶する許容値レジスタ１１６を含む。重みは消費電流に対応しているので、重み情報合計ΣＷＩｊ（ｔ）の許容値は、ＳＳＤ１４の消費電流の許容値に対応する。
【0076】
ＮＡＮＤデマンドマネージャ３６は、いずれかのＮＡＮＤコントローラ３８－ｊから送信された重み情報ＷＩｊ（ｔ）を受信する毎に、重み情報合計ΣＷＩｊ（ｔ）を計算し、重み情報合計レジスタ１１４に格納されている重み情報合計ΣＷＩｊ（ｔ）を更新する。
【0077】
図８は、スロットリング制御を行うＮＡＮＤコントローラ３８－ｊの各々の処理の一例を示すフローチャートである。図９は、スロットリング制御を行うＮＡＮＤデマンドマネージャ３６の処理の一例を示すフローチャートである。
【0078】
ＮＡＮＤコントローラ３８－ｊは、図８の（Ｓ１３２）で、ＮＡＮＤデマンドマネージャ３６から送信されたコマンド発行要求を受信したか否かを判定する。
【0079】
ＮＡＮＤコントローラ３８－ｊは、ＮＡＮＤデマンドマネージャ３６から送信されたコマンド発行要求を受信するまで、Ｓ１３２の判定処理を繰り返し実行する。
【0080】
ＮＡＮＤデマンドマネージャ３６から送信されたコマンド発行要求を受信した場合（Ｓ１３２のＹＥＳ）、ＮＡＮＤコントローラ３８－ｊは、Ｓ１３４で、発行要求されたコマンドを生成し、生成したコマンドを発行要求コマンドレジスタ１０６に書き込む。
【0081】
ＮＡＮＤコントローラ３８－ｊは、Ｓ１３６で、生成したコマンドの重みｗ（ｔ）を重みテーブル１１２から読み出し、読み出した重みｗ（ｔ）を発行要求コマンドの重みｗｂ（ｔ）として重みレジスタ１０８に書き込む。重みｗｂ（ｔ）が重みレジスタ１０８に書き込まれると、重み情報ＷＩｊ（ｔ）（＝Σｗａ（ｔ）＋ｗｂ（ｔ））は更新される。重み情報ＷＩｊ（ｔ）は、ＮＡＮＤコントローラ３８－ｊに接続されている１６個のＮＡＮＤチップ１６のそれぞれが発行要求コマンドの発行時から実行終了の予定時刻までの期間に消費する電流の合計の予測値を示す。
【0082】
ＮＡＮＤコントローラ３８－ｊは、Ｓ１３８で、ＮＡＮＤデマンドマネージャ３６に発行申請と重み情報ＷＩｊ（ｔ）を送信する。発行申請は、発行が要求されたコマンドを発行しても良いか否かをＮＡＮＤデマンドマネージャ３６に問い合わせるものである。
【0083】
一方、ＮＡＮＤデマンドマネージャ３６は、図９のＳ１６２で、いずれかのＮＡＮＤコントローラ３８－ｊから送信された発行申請と重み情報ＷＩｊ（ｔ）を受信したか否かを判定する。
【0084】
ＮＡＮＤデマンドマネージャ３６は、いずれかのＮＡＮＤコントローラ３８－ｊから送信された発行申請と重み情報ＷＩｊ（ｔ）を受信するまで、Ｓ１６２の判定処理を繰り返し実行する。
【0085】
ＮＡＮＤデマンドマネージャ３６は、いずれかのＮＡＮＤコントローラ３８－ｊから送信された発行申請と重み情報ＷＩ（ｔ）を受信すると（Ｓ１６２のＹＥＳ）、Ｓ１６４で、受信した重み情報ＷＩｊ（ｔ）を重み情報合計レジスタ１１４に格納されている重み情報合計ΣＷＩｊ（ｔ）に加算し、重み情報合計ΣＷＩｊ（ｔ）を更新する。重み情報合計ΣＷＩｊ（ｔ）は、全てのＮＡＮＤコントローラ３８－ｊに接続されている１４４個のＮＡＮＤチップ１６－ｉのそれぞれが発行要求コマンドの発行時から実行終了の予定時刻までの期間に消費する電流の合計の予測値を示す。
【0086】
ＮＡＮＤデマンドマネージャ３６は、Ｓ１６６で、発行要求コマンドの発行時から実行終了の予定時刻までの期間、重み情報合計ΣＷＩｊ（ｔ）が許容値レジスタ１１６に格納されている許容値以下であるか否かを判定する。
【0087】
発行要求コマンドの発行時から実行終了の予定時刻までの期間、重み情報合計ΣＷＩｊ（ｔ）が許容値以下であると判断した場合（Ｓ１６６のＹＥＳ）、発行申請に係るコマンドを発行してもＳＳＤ１４の消費電流が許容値を超えることがないと予測できるので、ＮＡＮＤデマンドマネージャ３６は、Ｓ１６８で、発行申請を送信したＮＡＮＤコントローラ３８－ｊに許可信号を送信する。
【0088】
発行要求コマンドの発行時から実行終了の予定時刻までの期間、重み情報合計ΣＷＩｊ（ｔｃ）が許容値以下ではないことがあると判断した場合（Ｓ１６６のＮＯ）、発行申請に係るコマンドを発行するとＳＳＤ１４の消費電流が許容値以下を保つことができないと予測できるので、ＮＡＮＤデマンドマネージャ３６は、Ｓ１７０で、発行申請を送信したＮＡＮＤコントローラ３８－ｊに不許可信号を送信する。
【0089】
ＮＡＮＤデマンドマネージャ３６は、Ｓ１６８又はＳ１７０を実行することにより、１つの発行申請に対する処理を完了するが、ＮＡＮＤデマンドマネージャ３６は、Ｓ１６８又はＳ１７０の実行後、Ｓ１６２の受信判定処理を再び実行する。
【0090】
これにより、ＮＡＮＤデマンドマネージャ３６は、ＳＳＤ１４の消費電流が許容値を超えることを予測した場合、コマンドの発行を許可しないので、ＳＳＤ１４の消費電流が許容値を超えることが防止される。
【0091】
図８の説明に戻り、ＮＡＮＤコントローラ３８－ｊは、Ｓ１３８でＮＡＮＤデマンドマネージャ３６に発行申請と重み情報ＷＩｊ（ｔ）を送信後、Ｓ１４０で、ＮＡＮＤデマンドマネージャ３６から送信された許可信号を受信したか否かを判定する。
【0092】
不許可信号を受信した場合（Ｓ１４０のＮＯ）、ＮＡＮＤコントローラ３８－ｊは、Ｓ１３２のコマンド発行要求の受信判定処理を再び実行する。
【0093】
許可信号を受信した場合（Ｓ１４０のＹＥＳ）、ＮＡＮＤコントローラ３８－ｊは、ＮＡＮＤデマンドマネージャ３６に発行申請を行ったコマンドをＮＡＮＤチップ１６－ｉに発行する。具体的には、Ｓ１４２で、ＮＡＮＤコントローラ３８－ｊは、発行要求コマンドレジスタ１０６から発行要求コマンドを読み出し、読み出したコマンドをＮＡＮＤチップ１６－ｉに送信するとともに、実行中コマンドレジスタ１０２に書き込む。
【0094】
ＮＡＮＤコントローラ３８－ｊは、Ｓ１４４で、重みレジスタ１０８から発行要求コマンドの重みｗｂ（ｔ）を読み出し、読み出した重みｗｂ（ｔ）を実行中コマンドの重みｗａ（ｔ）として重みレジスタ１０４に書き込む。ＮＡＮＤコントローラ３８－ｊは、Ｓ１４５で、重みレジスタ１０４に格納されている重み合計Σｗａ（ｔ）を更新し、重みレジスタ１０８に格納されている重みｗｂ（ｔ）をクリアする。この場合、重みｗｂ（ｔ）が０になるが、重み合計Σｗａ（ｔ）がその分増加するので、重み情報ＷＩｊ（ｔ）は変化しない。
【0095】
ＮＡＮＤコントローラ３８－ｊは、Ｓ１４６で、ＮＡＮＤチップ１６－ｉから送信されたコマンド完了通知を受信したか否かを判定する。
【0096】
ＮＡＮＤコントローラ３８－ｊは、ＮＡＮＤチップ１６－ｉからのコマンド完了通知を受信するまで、Ｓ１４６の判定処理を繰り返す。
【0097】
ＮＡＮＤチップ１６－ｉからのコマンド完了通知を受信した場合（Ｓ１４６のＹＥＳ）、ＮＡＮＤコントローラ３８－ｊは、Ｓ１４８で、レスポンス情報をＮＡＮＤデマンドマネージャ３６に送信する。レスポンス情報は、ＮＡＮＤデマンドマネージャ３６が発行を要求したコマンドの実行結果をＮＡＮＤコントローラ３８－ｊからＮＡＮＤデマンドマネージャ３６に返信するものである。
【0098】
ＮＡＮＤコントローラ３８－ｊは、Ｓ１５０で、実行完了したコマンドの重みｗａ（ｔ）を重みレジスタ１０４に格納されている重み合計Σｗａ（ｔ）から減算する。ＮＡＮＤコントローラ３８－ｊは、Ｓ１５１で、重み合計Σｗａ（ｔ）を更新し、実行完了したコマンドを実行中コマンドレジスタ１０２から削除する。
【0099】
（ＰＬＰコンデンサ２４の充電制御）
図１０は、ＰＬＰコンデンサ２４の充電制御を行うコントローラ１８の処理の流れの一例を示すフローチャートである。
図１０は、ＰＬＰコンデンサ２４の充電制御を行うコントローラ１８の処理の流れの一例を示すフローチャートである。
【0100】
ＣＰＵ３２は、スロットリング制御と平行して、一定時間毎にＰＬＰコンデンサ２４の充電を実行するか否かをチェックする。ＣＰＵ３２は、一定時間をカウントするタイマを備える。ＣＰＵ３２は、Ｓ２１２で、ＳＳＤ１４が動作開始後にＰＬＰコンデンサ２４の充電を実行する契機となってから一定時間が経過したか、又は充電を実行するか否かの前回のチェックから一定時間が経過したかを判定する。一定期間は、短時間、例えば数マイクロ秒に設定される。
【0101】
一定時間が経過した場合（Ｓ２１２のＹＥＳ）、ＣＰＵ３２は、Ｓ２１４で、ＮＡＮＤデマンドマネージャ３６に重み情報合計の現在値ΣＷＩｊ（ｔｃ）をＣＰＵ３２に送信することを要求する。ＣＰＵ３２は、Ｓ２１６で、ＮＡＮＤデマンドマネージャ３６から送信された重み情報合計の現在値ΣＷＩｊ（ｔｃ）を受信する。
【0102】
ＣＰＵ３２は、Ｓ２１８で、重み情報合計の現在値ΣＷＩｊ（ｔｃ）が閾値以下であるか否かを判定する。閾値は、ＳＳＤ１４の総消費電流が小さい時にＰＬＰコンデンサ２４が充電されるようにするため、総消費電流が大きいか小さいかを判定するための閾値である。
【0103】
重み情報合計の現在値ΣＷＩｊ（ｔｃ）が閾値以下である場合（Ｓ２１８のＹＥＳ）、ＳＳＤ１４の総消費電流は小さいので、ＰＬＰコンデンサ２４を充電してもよい。ＣＰＵ３２は、Ｓ２２０で、前回の充電開始からの経過時間がＴａ以下であるか否かを判定する。
【0104】
前回の充電開始からの経過時間がＴａ以下である場合（Ｓ２２０のＹＥＳ）、前回の充電開始から時間Ｔａが経過しておらず、ＰＬＰコンデンサ２４がＰＬＰ機能を作動させるに十分なエネルギを蓄えており、ＰＬＰコンデンサ２４の充電は不要であると判断することができるため、ＣＰＵ３２は、Ｓ２１２の一定時間経過の判定処理を再度実行する。
【0105】
前回の充電開始からの経過時間がＴａ以下ではない場合（Ｓ２２０のＮＯ）、前回の充電開始から時間Ｔａが経過したため、自然放電によりＰＬＰコンデンサ２４が蓄えるエネルギが減少したと判断することができるので、ＣＰＵ３２は、Ｓ２２４で、ＰＬＰコンデンサ２４の充電要求を電源回路２２に送る。充電要求は、バスライン４４、Ｉ２Ｃ Ｉ／Ｆ回路６４を介して、コントロールロジック６０に送信される。コントロールロジック６０は、充電要求を受信すると、ＤＣ／ＤＣコンバータ５８ａのＰＷＭ回路８２を制御して、ＤＣ／ＤＣコンバータ５８ａのスイッチング素子８０をオン又はオフさせ、ＰＬＰコンデンサ２４の充電を開始する。
【0106】
充電要求を電源回路２２に送った後、ＣＰＵ３２は、Ｓ２１２の一定時間経過の判定処理を再び実行する。
【0107】
Ｓ２１８の判定で、重み情報合計の現在値ΣＷＩｊ（ｔｃ）が閾値以下ではない場合（Ｓ２１８のＮＯ）、ＳＳＤ１４の総消費電流は大きいので、ＰＬＰコンデンサ２４を充電しない方がよい。しかし、ＰＬＰコンデンサ２４のエネルギがＰＬＰ機能を実現するためのエネルギ以下まで減少した場合は、例外的にＰＬＰコンデンサ２４を充電する必要がある。
【0108】
そのため、Ｓ２１８の判定で、重み情報合計の現在値ΣＷＩｊ（ｔｃ）が閾値以下ではない場合（Ｓ２１８のＮＯ）、ＣＰＵ３２は、Ｓ２２２で、前回の充電完了からの経過時間がＴｂ以下であるか否かを判定する。ＴｂはＴａより長い時間である。
【0109】
前回の充電完了からの経過時間がＴｂ以下である場合（Ｓ２２２のＹＥＳ）、前回の充電完了から時間Ｔｂが経過していないため、ＰＬＰコンデンサ２４はＰＬＰ機能を作動させることができるエネルギを蓄えていると判断できるので、ＣＰＵ３２は、Ｓ２１２の一定時間経過の判定処理を再度実行する。
【0110】
前回の充電完了からの経過時間がＴｂ以下ではない場合（Ｓ２２２のＮＯ）、前回の充電完了から時間Ｔｂが経過したため、自然放電によりＰＬＰコンデンサ２４のエネルギが減少し、ＰＬＰコンデンサ２４はＰＬＰ機能を作動させることができるエネルギを蓄えていないと判断できるので、ＣＰＵ３２は、Ｓ２２４で、ＰＬＰコンデンサ２４の充電要求を電源回路２２に送る。すなわち、ＰＬＰコンデンサ２４の消費電流が大きいが、ＰＬＰコンデンサ２４のエネルギがＰＬＰ機能を実現するためのエネルギ以下になった場合は、例外的に充電が許可される。
【0111】
Ｓ２１２で判定に使うタイマの一定期間を短くすればする程、Ｓ２２２の判定でＮＯとなる可能性は低くなる、すなわち、ＳＳＤ１４の総消費電流が大きい時にＰＬＰコンデンサ２４を充電する可能性は低くなる。
【0112】
実施形態によるメモリシステムによれば、コマンド実行期間の消費電流の変化が時間関数として予め設定されている。コントローラは、コマンドを発行する前に、コマンドを発行した場合の消費電流の変化を、時間関数に基づいて予測する。コントローラは、予測結果が消費電流が小さいことを示す場合、コマンドを発行する。コントローラは、予測結果が消費電流が大きいことを示す場合、コマンドを発行しない。コントローラは、一定時間毎に、消費電流をチェックする。コントローラは、消費電流が小さい場合は、定期的にＰＬＰコンデンサ２４を充電する。コントローラは、消費電流が大きい場合は、消費電流が小さい場合よりも長い周期で定期的にＰＬＰコンデンサ２４を充電する。
【0113】
このため、消費電流が大きい場合にＰＬＰコンデンサ２４が充電されることにより、ＳＳＤの消費電流が一時的に大きくなり、ピーク電流がＳＳＤの許容電流値を超えてしまうことが防止される。これにより、ピーク電流要求と性能要求を両立させることが可能となる。
【0114】
実施形態によれば、メモリシステムの制御方法も提供できる。
【0115】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を生成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【0116】
１２…ホスト、１４…ＳＳＤ、１６…ＮＡＮＤメモリ、１８…コントローラ、２２…電源回路、２４…ＰＬＰコンデンサ、３６…ＮＡＮＤデマンドマネージャ、３８…ＮＡＮＤ Ｉ／Ｆ回路、５８…ＤＣ／ＤＣコンバータ、６０…コントールロジック
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】