知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022098115
(43)【公開日】2022-07-01
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
H01L 25/065 20060101AFI20220624BHJP
H01L 21/60 20060101ALI20220624BHJP
H01L 23/52 20060101ALI20220624BHJP
H01L 23/28 20060101ALI20220624BHJP
【ＦＩ】
H01L25/08 Y
H01L21/60 301A
H01L23/52 C
H01L23/28 Z
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2020211473
(22)【出願日】2020-12-21
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100105153
【弁理士】
【氏名又は名称】朝倉 悟
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(72)【発明者】
【氏名】本間 荘一
(72)【発明者】
【氏名】坂口 大輔
【テーマコード（参考）】
4M109
5F044
【Ｆターム（参考）】
4M109AA01
4M109BA07
4M109EA02
4M109EA07
5F044AA14
(57)【要約】
【課題】倒壊や干渉を抑制することができ、長いワイヤで柱状電極を形成することができる半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、積層された複数の第１半導体チップを備える。第１柱状電極は、複数の第１半導体チップの電極パッドに接続され、複数の第１半導体チップの積層方向に延伸する。複数の第２半導体チップは、第１半導体チップの上方に積層される。第２柱状電極は、複数の第２半導体チップの電極パッドに接続され、複数の第２半導体チップの積層方向に延伸する。第３柱状電極は、第１柱状電極の先端に接続され、複数の第２半導体チップの積層方向に延伸する。樹脂層は、第１半導体チップ、第２半導体チップ、第２柱状電極および第３柱状電極を被覆し、第２および第３柱状電極の先端を露出している。
【選択図】図１Ａ
【解決手段】本実施形態による半導体装置は、積層された複数の第１半導体チップを備える。第１柱状電極は、複数の第１半導体チップの電極パッドに接続され、複数の第１半導体チップの積層方向に延伸する。複数の第２半導体チップは、第１半導体チップの上方に積層される。第２柱状電極は、複数の第２半導体チップの電極パッドに接続され、複数の第２半導体チップの積層方向に延伸する。第３柱状電極は、第１柱状電極の先端に接続され、複数の第２半導体チップの積層方向に延伸する。樹脂層は、第１半導体チップ、第２半導体チップ、第２柱状電極および第３柱状電極を被覆し、第２および第３柱状電極の先端を露出している。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
積層された複数の第１半導体チップと、
前記複数の第１半導体チップの電極パッドに接続され、前記複数の第１半導体チップの積層方向に延伸する第１柱状電極と、
前記第１半導体チップの上方に積層された複数の第２半導体チップと、
前記複数の第２半導体チップの電極パッドに接続され、前記複数の第２半導体チップの積層方向に延伸する第２柱状電極と、
前記第１柱状電極の先端に接続され、前記複数の第２半導体チップの積層方向に延伸する第３柱状電極と、
前記第１半導体チップ、前記第２半導体チップ、前記第２柱状電極および前記第３柱状電極を被覆し、前記第２および第３柱状電極の先端を露出している樹脂層と、を備える半導体装置。
前記複数の第１半導体チップの電極パッドに接続され、前記複数の第１半導体チップの積層方向に延伸する第１柱状電極と、
前記第１半導体チップの上方に積層された複数の第２半導体チップと、
前記複数の第２半導体チップの電極パッドに接続され、前記複数の第２半導体チップの積層方向に延伸する第２柱状電極と、
前記第１柱状電極の先端に接続され、前記複数の第２半導体チップの積層方向に延伸する第３柱状電極と、
前記第１半導体チップ、前記第２半導体チップ、前記第２柱状電極および前記第３柱状電極を被覆し、前記第２および第３柱状電極の先端を露出している樹脂層と、を備える半導体装置。
【請求項2】
前記樹脂層は、
前記第１半導体チップおよび前記第１柱状電極を被覆し、前記第１柱状電極の先端を露出している第１樹脂層と、
前記第２半導体チップ、前記第２柱状電極および前記第３柱状電極を被覆し、前記第２および第３柱状電極の先端を露出している第２樹脂層とを備え、
前記第３柱状電極は、前記第１樹脂層から露出された前記第１柱状電極の先端に接続され、前記複数の第２半導体チップの積層方向に延伸する、請求項１に記載の半導体装置。
前記第１半導体チップおよび前記第１柱状電極を被覆し、前記第１柱状電極の先端を露出している第１樹脂層と、
前記第２半導体チップ、前記第２柱状電極および前記第３柱状電極を被覆し、前記第２および第３柱状電極の先端を露出している第２樹脂層とを備え、
前記第３柱状電極は、前記第１樹脂層から露出された前記第１柱状電極の先端に接続され、前記複数の第２半導体チップの積層方向に延伸する、請求項１に記載の半導体装置。
【請求項3】
前記樹脂層は、
前記第１半導体チップ、前記第２半導体チップおよび前記第１および第２柱状電極を被覆している第１樹脂層であって、該第１樹脂層の上面において前記第１柱状電極の先端を露出し、該第１樹脂層に設けられた溝または段差の底部において前記第２柱状電極の先端を露出している第１樹脂層と、
前記溝または段差内に設けられた第２樹脂層とを備え、
前記第３柱状電極は、前記第１樹脂層の溝または段差内において露出された前記第２柱状電極の先端に接続され、前記複数の第２半導体チップの積層方向に延伸し、
前記第２樹脂層は、前記第３柱状電極を被覆し、前記第３柱状電極の先端を露出している、請求項１に記載の半導体装置。
前記第１半導体チップ、前記第２半導体チップおよび前記第１および第２柱状電極を被覆している第１樹脂層であって、該第１樹脂層の上面において前記第１柱状電極の先端を露出し、該第１樹脂層に設けられた溝または段差の底部において前記第２柱状電極の先端を露出している第１樹脂層と、
前記溝または段差内に設けられた第２樹脂層とを備え、
前記第３柱状電極は、前記第１樹脂層の溝または段差内において露出された前記第２柱状電極の先端に接続され、前記複数の第２半導体チップの積層方向に延伸し、
前記第２樹脂層は、前記第３柱状電極を被覆し、前記第３柱状電極の先端を露出している、請求項１に記載の半導体装置。
【請求項4】
前記溝は、前記電極パッドが設けられた前記複数の第１または第２半導体チップの辺に対して略平行方向に延伸している、請求項３に記載の半導体装置。
【請求項5】
前記複数の第１半導体チップの最上段と前記複数の第２半導体チップの最下段との間に前記第１樹脂層が介在している、請求項２に記載の半導体装置。
【請求項6】
前記第２柱状電極と前記第３柱状電極との間において、前記第３柱状電極の延伸方向に対して垂直方向の断面の大きさが前記第２および第３柱状電極よりも大きい接続部をさらに備える、請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項7】
前記樹脂層上に設けられ、前記第３柱状電極に電気的に接続された配線層と、
前記配線層上に設けられ、前記配線層に電気的に接続されたバンプとをさらに備える、請求項１から請求項６のいずれか一項に記載の半導体装置。
前記配線層上に設けられ、前記配線層に電気的に接続されたバンプとをさらに備える、請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項8】
前記第３柱状電極の延伸方向に対して垂直方向の断面の大きさは、前記第３柱状電極と前記第１および第２柱状電極とで異なる、請求項１から請求項７のいずれか一項に記載の半導体装置。
【請求項9】
前記樹脂層から露出された前記第１柱状電極の先端部に設けられ、前記第１柱状電極の先端部の露出面積よりも大きな面積を有する追加パッドをさらに備える、請求項１から請求項８のいずれか一項に記載の半導体装置。
【請求項10】
前記第１樹脂層と前記第２樹脂層との間に設けられた第２配線層をさらに備え、
前記第１柱状電極の先端部は、前記第２配線層の第１面に電気的に接続され、
前記第３柱状電極の下端部は、前記第２配線層の前記第１面とは反対側の第２面に電気的に接続されており、
前記第２配線層は、前記第１柱状電極と前記第３柱状電極とを電気的に接続する、請求項２から請求項９のいずれか一項に記載の半導体装置。
前記第１柱状電極の先端部は、前記第２配線層の第１面に電気的に接続され、
前記第３柱状電極の下端部は、前記第２配線層の前記第１面とは反対側の第２面に電気的に接続されており、
前記第２配線層は、前記第１柱状電極と前記第３柱状電極とを電気的に接続する、請求項２から請求項９のいずれか一項に記載の半導体装置。
【請求項11】
積層された複数の第１半導体チップと、複数の第１半導体チップの電極パッドに接続され前記複数の第１半導体チップの積層方向に延伸する複数の第１柱状電極と、前記複数の第１半導体チップおよび前記複数の第１柱状電極を被覆し、前記複数の第１柱状電極の一部を露出している第１樹脂層と、
前記複数の第１半導体チップの上に積層された複数の第２半導体チップと、前記複数の第２半導体チップの電極パッドに接続され、前記複数の第２半導体チップの積層方向に延伸する複数の第２柱状電極と、前記複数の第１柱状電極と接続する複数の第３柱状電極と、
前記複数の第２半導体チップ、前記複数の第２柱状電極及び前記複数の第３柱状電極とを被覆し、前記複数の第２柱状電極及び前記複数の第３柱状電極の一部を露出している第２樹脂層と、
ここで、自然数ｋはｋ＝３またはｋ＝３から任意の自然数ｎ（ｎ＞＝４）まで１ずつ増やしていくとしたとき、
前記複数の第ｋ－１半導体チップの上に積層された複数の第ｋ半導体チップと、複数の第ｋ半導体チップの電極パッドに接続され、前記複数の第ｋ半導体チップの積層方向に延伸する複数の第２ｋ－２柱状電極と、前記複数の第２ｋ－４柱状電極及び前記複数の第２ｋ－３柱状電極と接続する複数の第２ｋ－１柱状電極と、前記複数の第ｋ半導体チップおよび前記複数の第２ｋ－２柱状電極及び前記複数の第２ｋ－１柱状電極を被覆し、前記複数の第２ｋ－２柱状電極及び前記複数の第２ｋ－１柱状電極の一部を露出している第ｋ樹脂層と、を備えた半導体装置。
前記複数の第１半導体チップの上に積層された複数の第２半導体チップと、前記複数の第２半導体チップの電極パッドに接続され、前記複数の第２半導体チップの積層方向に延伸する複数の第２柱状電極と、前記複数の第１柱状電極と接続する複数の第３柱状電極と、
前記複数の第２半導体チップ、前記複数の第２柱状電極及び前記複数の第３柱状電極とを被覆し、前記複数の第２柱状電極及び前記複数の第３柱状電極の一部を露出している第２樹脂層と、
ここで、自然数ｋはｋ＝３またはｋ＝３から任意の自然数ｎ（ｎ＞＝４）まで１ずつ増やしていくとしたとき、
前記複数の第ｋ－１半導体チップの上に積層された複数の第ｋ半導体チップと、複数の第ｋ半導体チップの電極パッドに接続され、前記複数の第ｋ半導体チップの積層方向に延伸する複数の第２ｋ－２柱状電極と、前記複数の第２ｋ－４柱状電極及び前記複数の第２ｋ－３柱状電極と接続する複数の第２ｋ－１柱状電極と、前記複数の第ｋ半導体チップおよび前記複数の第２ｋ－２柱状電極及び前記複数の第２ｋ－１柱状電極を被覆し、前記複数の第２ｋ－２柱状電極及び前記複数の第２ｋ－１柱状電極の一部を露出している第ｋ樹脂層と、を備えた半導体装置。
【請求項12】
前記第２または第ｋ半導体チップ上に設けられた他の半導体チップをさらに備える、請求項１から請求項１０のいずれか一項に記載の半導体記憶装置。
【請求項13】
支持基板上に複数の第１半導体チップを積層し、
前記複数の第１半導体チップの電極パッドに第１柱状電極を形成し、
前記複数の第１半導体チップおよび前記第１柱状電極を第１樹脂層で被覆し、
前記第１樹脂層を研磨して前記第１柱状電極の上端を露出させ、
前記第１樹脂層上に複数の第２半導体チップを積層し、
前記複数の第２半導体チップの電極パッドに第２柱状電極を形成し、前記第１柱状電極の上端上に第３柱状電極を形成し、
前記複数の第２半導体チップおよび前記第２柱状電極を第２樹脂層で被覆し、
前記第２樹脂層を研磨して前記第２柱状電極の上端を露出させることを具備する、半導体装置の製造方法。
前記複数の第１半導体チップの電極パッドに第１柱状電極を形成し、
前記複数の第１半導体チップおよび前記第１柱状電極を第１樹脂層で被覆し、
前記第１樹脂層を研磨して前記第１柱状電極の上端を露出させ、
前記第１樹脂層上に複数の第２半導体チップを積層し、
前記複数の第２半導体チップの電極パッドに第２柱状電極を形成し、前記第１柱状電極の上端上に第３柱状電極を形成し、
前記複数の第２半導体チップおよび前記第２柱状電極を第２樹脂層で被覆し、
前記第２樹脂層を研磨して前記第２柱状電極の上端を露出させることを具備する、半導体装置の製造方法。
【請求項14】
支持基板上に複数の半導体チップを積層し、
前記複数の半導体チップの複数の電極パッドに複数の第１柱状電極を形成し、
前記複数の半導体チップおよび前記複数の第１柱状電極を第１樹脂層で被覆し、
前記複数の第１柱状電極の一部および前記第１樹脂層の一部を研削して溝を形成し、該溝の底部に前記複数の第１柱状電極の上端を露出させ、
前記溝内において露出された前記複数の第１柱状電極の上端上に第２柱状電極を形成し、
前記溝内において前記第２柱状電極を第２樹脂層で被覆する、ことを具備する、半導体装置の製造方法。
前記複数の半導体チップの複数の電極パッドに複数の第１柱状電極を形成し、
前記複数の半導体チップおよび前記複数の第１柱状電極を第１樹脂層で被覆し、
前記複数の第１柱状電極の一部および前記第１樹脂層の一部を研削して溝を形成し、該溝の底部に前記複数の第１柱状電極の上端を露出させ、
前記溝内において露出された前記複数の第１柱状電極の上端上に第２柱状電極を形成し、
前記溝内において前記第２柱状電極を第２樹脂層で被覆する、ことを具備する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
複数の半導体チップを樹脂封止して形成された半導体パッケージにおいて、金属ワイヤを用いた柱状電極が各半導体チップの電極パッド上に設けられる場合がある。金属ワイヤは、各半導体チップの電極パッドにワイヤボンディング法で接続され、縦方向に引きだされることによって縦方向に形成される。
【0003】
しかし、多くの半導体チップを積層する場合、最下段の半導体チップに接続される金属ワイヤは縦方向に長く引き出す必要がある。金属ワイヤを長くすると、金属ワイヤの先端の位置が大きくずれたり、さらに、樹脂封止の際に金属ワイヤが倒れてしまう場合がある。この場合、電極パッド間のピッチが狭くなると、隣接する複数の柱状電極が干渉するおそれがあった。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特表２０１６－５３５４６３号公報
【特許文献2】米国特許第１０２７６５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
倒壊や干渉を抑制しつつ、長い柱状電極を形成することができる半導体装置を提供する。
【課題を解決するための手段】
【0006】
本実施形態による半導体装置は、積層された複数の第１半導体チップを備える。第１柱状電極は、複数の第１半導体チップの電極パッドに接続され、複数の第１半導体チップの積層方向に延伸する。複数の第２半導体チップは、第１半導体チップの上方に積層される。第２柱状電極は、複数の第２半導体チップの電極パッドに接続され、複数の第２半導体チップの積層方向に延伸する。第３柱状電極は、第１柱状電極の先端に接続され、複数の第２半導体チップの積層方向に延伸する。樹脂層は、第１半導体チップ、第２半導体チップ、第２柱状電極および第３柱状電極を被覆し、第２および第３柱状電極の先端を露出している。
【図面の簡単な説明】
【0007】
【図1A】第１実施形態による半導体装置１の構成の一例を示す断面図。
【図1B】第１実施形態による半導体装置１の構成の一例を示す断面図。
【図3】第１実施形態による半導体装置の製造方法の一例を示す断面図。
【図12】第２実施形態による半導体装置の構成の一例を示す断面図。
【図13】第２実施形態による半導体装置の製造方法の一例を示す断面図。
【図21】第３実施形態による半導体装置の構成例を示す断面図。
【図22】柱状電極および接続部の構成例を示す概略断面図。
【図23】第４実施形態による半導体装置の構成例を示す断面図。
【図24】第５実施形態による半導体装置の構成例を示す断面図。
【図25】第６実施形態による半導体装置の構成例を示す断面図。
【図26】第７実施形態による半導体装置の構成例を示す断面図。
【図27】追加パッドおよび接続部およびその周辺の構成例を示す概略断面図。
【図28】第８実施形態による半導体装置の構成例を示す断面図。
【図29】第９実施形態による半導体装置の構成例を示す断面図。
【図30】第９実施形態による半導体装置の構成例を示す断面図。
【図31】第９実施形態による半導体装置の構成例を示す断面図。
【図32】第１０実施形態による半導体装置の構成例を示す断面図。
【図33】第１０実施形態による半導体装置の構成例を示す断面図。
【図34】第１１実施形態による半導体装置の構成例を示す断面図。
【図35】第１１実施形態による半導体装置の構成例を示す断面図。
【図36】第１１実施形態による半導体装置の構成例を示す断面図。
【図37】第１１実施形態による半導体装置の構成例を示す断面図。
【図38】第１１実施形態による半導体装置の構成例を示す断面図。
【図39】第１１実施形態による半導体装置の構成例を示す断面図。
【図40A】第１２実施形態による半導体装置の構成例を示す断面図。
【図40B】第１２実施形態による半導体装置の構成例を示す断面図。
【図41】第１３実施形態による半導体装置の構成例を示す断面図。
【図42】第１４実施形態による半導体装置の構成例を示す断面図。
【図43】第１４実施形態による半導体装置の構成例を示す断面図。
【図44】第１５実施形態による半導体装置の構成例を示す断面図。
【図45】第１６実施形態による半導体装置の構成例を示す断面図。
【発明を実施するための形態】
【0008】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、上下方向は、半導体チップの積層方向を上または下とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0009】
（第１実施形態）
図１Ａおよび図１Ｂは、第１実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、半導体チップ１０と、接着層（ＤＡＦ（Die Attachment Film））２０と、柱状電極３０と、樹脂層４０と、半導体チップ５０と、接着層（ＤＡＦ）６０と、柱状電極７０と、柱状電極８０と、樹脂層９０とを備えている。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ、ＬＳＩ（Large Scale Integration）等の半導体パッケージでよい。
図１Ａおよび図１Ｂは、第１実施形態による半導体装置１の構成の一例を示す断面図である。半導体装置１は、半導体チップ１０と、接着層（ＤＡＦ（Die Attachment Film））２０と、柱状電極３０と、樹脂層４０と、半導体チップ５０と、接着層（ＤＡＦ）６０と、柱状電極７０と、柱状電極８０と、樹脂層９０とを備えている。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ、ＬＳＩ（Large Scale Integration）等の半導体パッケージでよい。
【0010】
複数の半導体チップ１０は、それぞれ第１面Ｆ１０ａと、第１面とは反対側の第２面Ｆ１０ｂとを有する。トランジスタやキャパシタ等の半導体素子（図示せず）は、各半導体チップ１０の第１面Ｆ１０ａ上に形成されている。半導体チップ１０の第１面Ｆ１０ａ上の半導体素子は、図示しない絶縁膜で被覆され保護されている。この絶縁膜には、例えば、シリコン酸化膜またはシリコン窒化膜等の無機系絶縁材料が用いられる。また、この絶縁膜には、無機系絶縁材料上に有機系絶縁材料を形成した材料が用いられてもよい。有機系絶縁材料としては、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。半導体チップ１０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。半導体チップ１０は、互いに同一構成を有する半導体チップでもよいが、互いに異なる構成を有する半導体チップであってもよい。
【0011】
複数の半導体チップ１０は、積層されており、接着層２０によって接着されている。接着層２０としては、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。複数の半導体チップ１０は、それぞれ第１面Ｆ１０ａ上に露出された電極パッド１５を有する。半導体チップ１０（下段半導体チップ１０）の上に積層される他の半導体チップ１０（上段半導体チップ１０）は、下段半導体チップ１０の電極パッド１５上に重複しないように、下段半導体チップ１０の電極パッド１５が設けられた辺に対して略垂直方向（Ｘ方向）にずらされて積層されている。
【0012】
電極パッド１５は、半導体チップ１０に設けられた半導体素子のいずれかに電気的に接続されている。電極パッド１５には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＣｒＮ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金等の低抵抗金属が用いられる。
【0013】
柱状電極３０は、半導体チップ１０の電極パッド１５に接続され、複数の半導体チップ１０の積層方向（Ｚ方向）に延伸している。接着層２０は、電極パッド１５の一部を露出するように部分的に除去されており、柱状電極３０が電極パッド１５に接続可能となっている。あるいは、接着層２０は、上段半導体チップ１０の第２面Ｆ１０ｂに貼付されており、下段半導体チップ１０の電極パッド１５に重複しないように設けられる。柱状電極３０の下端は、ワイヤボンディング法によって電極パッド１５に接続されており、その接続部３５は、柱状電極３０のＸまたはＹ方向の径（太さ）よりも大きなボール状態となっている。柱状電極３０の上端は、樹脂層４０の上面に達しており、その上面において露出されている。
【0014】
樹脂層４０は、複数の半導体チップ１０および柱状電極３０を被覆（封止）しており、上面において柱状電極３０の先端を露出している。
【0015】
複数の半導体チップ５０は、それぞれ第１面Ｆ５０ａと、第１面Ｆ５０ａとは反対側の第２面Ｆ５０ｂとを有する。メモリセルアレイ、トランジスタまたはキャパシタ等の半導体素子（図示せず）は、各半導体チップ５０の第１面Ｆ５０ａ上に形成されている。半導体チップ５０の第１面Ｆ５０ａ上の半導体素子は、図示しない絶縁膜で被覆され保護されている。この絶縁膜には、例えば、シリコン酸化膜またはシリコン窒化膜等の無機系絶縁材料が用いられる。また、この絶縁膜には、無機系絶縁材料上に有機系絶縁材料を形成した材料が用いられてもよい。有機系絶縁材料としては例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。半導体チップ５０は、例えば、ＮＡＮＤ型フラッシュメモリのメモリチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。半導体チップ５０は、互いに同一構成を有する半導体チップでもよいが、互いに異なる構成を有する半導体チップであってもよい。さらに、半導体チップ５０は、半導体チップ１０と同一構成を有する半導体チップでもよいが、半導体チップ１０と異なる構成を有する半導体チップであってもよい。
【0016】
複数の半導体チップ５０は、積層されており、接着層６０によって接着されている。複数の半導体チップ５０は、それぞれ第１面Ｆ５０ａ上に露出された電極パッド５５を有する。他の半導体チップ５０上に積層される半導体チップ５０は、他の半導体チップ５０の電極パッド５５上に重複しないように、電極パッド５５が設けられた辺に対して略垂直方向（Ｘ方向）にずらされて積層されている。最下段の半導体チップ５０は、樹脂層４０上に設けられており、最上段の半導体チップ１０と最下段の半導体チップ５０との間には、樹脂層４０が介在している。
【0017】
電極パッド５５は、半導体チップ５０に設けられた半導体素子のいずれかに電気的に接続されている。電極パッド５５には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＣｒＮ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金等の低抵抗金属が用いられる。
【0018】
柱状電極８０は、半導体チップ５０の電極パッド５５に接続され、複数の半導体チップ５０の積層方向（Ｚ方向）に延伸している。接着層６０は、電極パッド５５の一部を露出するように部分的に除去されており、柱状電極７０が電極パッド５５に接続可能となっている。あるいは、接着層２０は、上段半導体チップ１０の第２面Ｆ１０ｂに貼付されており、下段半導体チップ１０の電極パッド１５に重複しないように設けられる。柱状電極７０の下端は、ワイヤボンディング法によって電極パッド５５に接続されており、その接続部７５は、柱状電極７０のＸ方向またはＹ方向の径（太さ）よりも大きなボール状態となっている。柱状電極７０の上端は、樹脂層９０の上面に達しており、その上面において露出されている。
【0019】
さらに、柱状電極８０は、樹脂層４０の上面において露出された柱状電極３０の先端に接続され、複数の半導体チップ５０の積層方向（Ｚ方向）に延伸している。柱状電極８０の下端は、ワイヤボンディング法によって柱状電極３０の上端に接続されており、その接続部８５は、柱状電極３０、８０のＸ方向またはＹ方向の径（太さ）よりも大きなボール状態となっている。即ち、柱状電極３０と柱状電極８０との間の接続部８５は、柱状電極３０、８０の延伸方向に対して垂直方向（ＸまたはＹ方向）の断面において、柱状電極３０、８０の断面よりも大きい。
【0020】
樹脂層９０は、複数の半導体チップ５０、柱状電極３０、８０を被覆（封止）しており、上面において柱状電極３０、８０の先端を露出している。
【0021】
樹脂層４０、９０には、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。
【0022】
【0023】
半導体チップ２００は、第１面Ｆ２００ａと、第１面とは反対側の第２面Ｆ２００ｂとを有する。トランジスタやキャパシタ等の半導体素子（図示せず）は、各半導体チップ２００の第１面Ｆ２００ａ上に形成されている。半導体チップ２００の第１面Ｆ２００ａ上の半導体素子は、図示しない絶縁膜で被覆され保護されている。この絶縁膜には、例えば、シリコン酸化膜またはシリコン窒化膜等の無機系絶縁材料が用いられる。また、この絶縁膜には、無機系絶縁材料上に有機系絶縁材料を形成した材料が用いられてもよい。有機系絶縁材料としては例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ（p-phenylenebenzobisoxazole）系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂等の樹脂、または、これらの混合材料、複合材料等の有機系絶縁材料が用いられる。半導体チップ２００は、例えば、メモリチップ（半導体チップ １０，５０）を制御するコントローラチップあるいは任意のＬＳＩを搭載した半導体チップでもよい。
【0024】
半導体チップ２００は、半導体チップ５０上に積層されており、接着層６０によって半導体チップ５０に接着されている。半導体チップ２００は、それぞれ第１面Ｆ１０ａ上に露出された電極パッド（図示せず）を有する。
【0025】
柱状電極２１０は、半導体チップ２００の電極パッドに接続され、Ｚ方向に延伸している。接着層６０は、電極パッドの一部を露出するように部分的に除去されており、柱状電極２１０が電極パッドに接続可能となっている。あるいは、接着層２０は、上段半導体チップ１０の第２面Ｆ１０ｂに貼付されており、下段半導体チップ１０の電極パッド１５に重複しないように設けられる。柱状電極２１０の下端は、ワイヤボンディング法によって半導体チップ２００の電極パッドに接続されており、その接続部は、柱状電極２１０のＸ方向の径（太さ）よりも大きなボール状態となっている。柱状電極２１０の上端は、樹脂層９０の上面に達しており、その上面において露出されている。柱状電極２１０には、上述の柱状電極３０、７０、８０と同じ材料が用いられ得る。
【0026】
再配線層（ＲＤＬ（Re Distribution Layer））１００は、樹脂層９０上に設けられており、柱状電極７０、８０および２１０に電気的に接続されている。再配線層１００は、複数の配線層と複数の絶縁層とを積層させた多層配線層であり、柱状電極７０、８０、２１０をそれぞれ金属バンプ１５０に電極的に接続する。
【0027】
金属バンプ１５０は、再配線層１００上に設けられており、再配線層１００の配線層に電気的に接続される。金属バンプ１５０は、外部装置（図示せず）との接続に用いられる。金属バンプ１５０には、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金が用いられる。
【0028】
次に、第１実施形態による半導体装置１の製造方法を説明する。
【0029】
【0030】
まず、図３に示すように、支持基板２上に複数の半導体チップ１０を積層する。このとき、半導体チップ１０は、接着層２０で他の半導体チップ１０上に接着される。支持基板２は、シリコン、ガラス、セラミック、樹脂板、リードフレーム等の金属板等でよい。
【0031】
次に、図４に示すように、半導体チップ１０の電極パッド１５上にワイヤボンディング法で金属ワイヤ（導電性ワイヤ）をボンディングし、この金属ワイヤを第１面Ｆ１０ａに対して略垂直方向に引き出して柱状電極３０を形成する。柱状電極３０は、ワイヤボンディング法で形成されるので、柱状電極３０の下端は、電極パッド１５上において柱状電極３０のＸまたはＹ方向の径（太さ）よりも大きなボール状態となって溶着される。これにより、柱状電極３０のＸまたはＹ方向の径（太さ）よりも大きな接続部３５が電極パッド１５と柱状電極３０との間に形成される。その結果、電極パッド１５と柱状電極３０との間の接続強度を高くすることができる。また、柱状電極３０は、上端において切断され、柱状電極３０自体の剛性によってそのまま直立状態を維持する。
【0032】
柱状電極３０には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、Ｔａの単体、それらのうち２種以上の複合材料、または、それらのうち２種以上の合金等が用いられる。好ましくは、柱状電極３０の材料として、Ａｕ、Ａｇ、Ｃｕ、Ｐｄの単体、それらのうち２種以上の複合材料、または、それらのうち２種以上の合金等が用いられる。さらに好ましくは、柱状電極３０の材料として、それらのうち硬度の高い材料、例えば、Ｃｕ、ＣｕＰｄ合金、Ｃｕ上にＰｄを被覆した材料が用いられる。これにより、柱状電極３０は、樹脂層４０で被覆するときに屈曲し難くなり、倒壊し難くなる。
【0033】
次に、図５に示すように、樹脂層４０で半導体チップ１０の積層体および柱状電極３０を被覆する。樹脂層４０には、例えば、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料が用いられる。エポキシ樹脂の例としては、特に限定しないが、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。これらの中も、シリコンとの密着性が良いことから、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。また、樹脂層４０の中にはシリカ等のフィラーが含まれていてもよい。
【0034】
樹脂層４０の形成後、樹脂層４０をオーブン等で加熱し、あるいは、樹脂層４０にＵＶ光を照射することによって樹脂層４０を硬化させる。
【0035】
次に、ＣＭＰ（Chemical Mechanical Polishing）法、機械研磨法等を用いて、柱状電極３０が露出されるまで樹脂層４０を研磨する。これにより、図５に示す構造が得られる。
【0036】
次に、図６に示すように、樹脂層４０上に複数の半導体チップ５０を積層する。このとき、半導体チップ５０は、接着層６０で他の半導体チップ５０上に接着される。
【0037】
次に、図７に示すように、半導体チップ５０の電極パッド５５上にワイヤボンディング法で金属ワイヤをボンディングし、この金属ワイヤを第１面Ｆ５０ａに対して略垂直方向（Ｚ方向）に引き出して柱状電極７０を形成する。また、樹脂層４０から露出された柱状電極３０の上端上にワイヤボンディング法で金属ワイヤをボンディングし、この金属ワイヤをＺ方向に引き出して柱状電極８０を形成する。柱状電極７０、８０は、ワイヤボンディング法で形成されるので、柱状電極７０、８０の下端は、電極パッド５５または柱状電極３０の上端上において、柱状電極７０、８０のＸまたはＹ方向の径（太さ）よりも大きなボール状態となって電極パッド５５または柱状電極３０の上端上に溶着される。これにより、柱状電極７０のＸまたはＹ方向の径（太さ）よりも大きな接続部７５が電極パッド５５と柱状電極７０との間に形成される。柱状電極８０のＸまたはＹ方向の径（太さ）よりも大きな接続部８５が柱状電極３０と柱状電極８０との間に形成される。その結果、電極パッド５５と柱状電極７０との間の接続強度および柱状電極３０と柱状電極８０との間の接続強度を高くすることができる。また、柱状電極７０、８０は、上端において切断され、柱状電極７０、８０自体の剛性によってそのまま直立状態を維持する。
【0038】
柱状電極７０、８０には、上述の柱状電極３０の材料と同じ範囲から選択された材料が用いられ得る。柱状電極７０、８０の材料は、柱状電極３０と同一材料であってもよく、異なる材料であってもよい。柱状電極７０、８０に、硬度の高い材料、例えば、Ｃｕ、ＣｕＰｄ合金、Ｃｕ上にＰｄを被覆した材料を用いることによって、柱状電極７０、８０は、樹脂層９０で被覆するときに屈曲し難くなり、倒壊し難くなる。
【0039】
次に、図８に示すように、樹脂層９０で半導体チップ５０の積層体および柱状電極７０、８０を被覆する。樹脂層９０には、上述の樹脂層４０と同じ材料の範囲から選択され得る。樹脂層９０の材料は、樹脂層４０と同一材料であってもよく、異なる材料であってもよい。樹脂層９０の形成後、樹脂層９０をオーブン等で加熱し、あるいは、樹脂層９０にＵＶ光を照射することによって樹脂層９０を硬化させる。
【0040】
次に、ＣＭＰ法、機械研磨法等を用いて、柱状電極７０、８０が露出されるまで樹脂層９０を研磨する。これにより、図８に示す構造が得られる。次に、熱、レーザ等の光を用いて支持基板２を剥離する。または、支持基板２は研磨して除去してもよい。さらに、図８に示す構造体をダイシングによって個片化する。これにより、図１Ａに示す半導体装置１が得られる。一方、支持基板２を残置させたままダイシングすることによって、図１Ｂに示す半導体装置１が得られる。
【0041】
【0042】
次に、図１０に示すように、半導体チップ５０の電極パッド５５上にワイヤボンディング法で金属ワイヤをボンディングし、この金属ワイヤを第１面Ｆ５０ａに対して略垂直方向（Ｚ方向）に引き出して柱状電極７０を形成する。また、樹脂層４０から露出された柱状電極３０の上端上にワイヤボンディング法で金属ワイヤをボンディングし、この金属ワイヤをＺ方向に引き出して柱状電極８０を形成する。次に、めっき法を用いて、半導体チップ２００上に柱状電極２１０を形成する。あるいは、半導体チップ２００上の電極パッド上にワイヤボンディング法で金属ワイヤをボンディングし、第１面Ｆ２００ａに対して略垂直方向に引き出して柱状電極２１０を形成してもよい。この場合、柱状電極２１０も、ワイヤボンディング法で形成されるので、柱状電極２１０の下端は、半導体チップ２００の電極パッド上において、柱状電極２１０のＸまたはＹ方向の径（太さ）よりも大きなボール状態となって電極パッド上に溶着される。これにより接続強度を高くすることができる。また、柱状電極２１０は、上端において切断され、柱状電極２１０自体の剛性によってそのまま直立状態を維持する。
【0043】
柱状電極２１０には、上述の柱状電極３０の材料と同じ範囲から選択された材料が用いられ得る。柱状電極２１０の材料は、柱状電極３０、７０、８０と同一材料であってもよく、異なる材料であってもよい。柱状電極２１０に、硬度の高い材料、例えば、Ｃｕ、ＣｕＰｄ合金、Ｃｕ上にＰｄを被覆した材料を用いることによって、柱状電極２１０は、樹脂層９０で被覆するときに屈曲し難くなり、倒壊し難くなる。
【0044】
次に、図１１に示すように、樹脂層９０で半導体チップ５０の積層体および柱状電極７０、８０、２１０を被覆する。樹脂層９０の形成後、樹脂層９０は、オーブン等で加熱し、あるいは、ＵＶ光を照射することによって硬化させる。
【0045】
次に、ＣＭＰ法、機械研磨法等を用いて、柱状電極７０、８０、２１０が露出されるまで樹脂層９０を研磨する。これにより、図１１に示す構造が得られる。
【0046】
次に、樹脂層９０上に再配線層１００を形成する。再配線層１００の絶縁層には、例えば、エポキシ系、フェノール系、ポリイミド系、ポリアミド系、アクリル系、ＰＢＯ系、シリコーン系、ベンゾシクロブテン系などの樹脂、これらの混合材料、複合材料が用いられる。再配線層１００の配線層には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、Ｔａ、ＴｉＮ、ＴａＮ、ＣｒＮ等の単体、それらのうち２種以上の複合材料、または、それらのうち２種以上の合金等が用いられる。
【0047】
次に、熱、レーザ等の光を用いて支持基板２を剥離する。または、支持基板２は研磨して除去してもよい。
【0048】
さらに、再配線層１００上に金属バンプ１５０を形成する。金属バンプ１５０は、例えば、ボール搭載、めっき法、印刷法を用いて形成され得る。金属バンプ１５０には、例えば、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらの内の２種以上の複合膜、または合金が用いられる。
【0049】
その後、図１１に示す構造体をダイシングによって個片化する。これにより、図２Ａに示す半導体装置１が完成する。尚、支持基板２を残置させたままダイシングすることによって、図２Ｂに示す半導体装置１が得られる。
【0050】
このような構成を有する半導体装置１を配線基板上に搭載して、温度サイクル試験を行った。温度サイクル試験は、－５５℃で３０分間、２５℃で５分間、１２５℃で３０分間を１サイクルとして、３０００サイクル実行した。しかし、本実施形態による半導体装置１は、３０００サイクル後でも接続箇所に異常は全く認められなかった。
【0051】
上記実施形態では、柱状電極３０、７０、８０、２１０は、一例としてワイヤボンディング法で形成したが、めっき法で形成してもよい。例えば、電極パッド１５、５５に達するホールを樹脂層４０、９０に形成した後、めっき法で金属材料をホールに埋め込む。これにより、柱状電極３０、７０、８０、２１０がめっき法により形成され得る。柱状電極３０、７０、８０、２１０は、このようなめっき法とワイヤボンディング法の両方用いて形成されてもよい。
【0052】
本実施形態による柱状電極３０、７０、８０、２１０は、通常のワイヤボンディング法で形成された半導体チップの電極パッド間を直接接続するワイヤと混在してもよい。さらに、半導体チップ間を直接接続するワイヤと、ワイヤボンディング法で形成された柱状電極と、めっき法で形成された柱状電極とが混在してもよい。
【0053】
以上のように第１実施形態によれば、下段に積層された複数の半導体チップ１０の電極パッド１５に電気的に接続される柱状電極３０、８０は、半導体チップ１０、５０の積層工程とともに、下段の柱状電極３０と上段の柱状電極８０とに分割して形成されている。これにより、本実施形態は、樹脂層４０、９０の形成時に、倒壊や干渉を抑制しつつ、実質的に長い柱状電極３０、８０を形成することができる。
【0054】
柱状電極３０は、半導体チップ１０に接続され、樹脂層４０で被覆される。その後、平坦化された樹脂層４０上に半導体チップ５０が積層され、柱状電極８０が柱状電極３０のそれぞれに接続されるように形成される。このように、下段の柱状電極３０が樹脂層４０で封止された後に、上段の柱状電極８０が形成される。従って、柱状電極３０は、柱状電極８０の形成によって倒壊したり、傾斜したりしない。また、柱状電極８０は、平坦かつ硬化された樹脂層４０から直立するため、やはり、倒壊したり、傾斜し難い。柱状電極８０の上端の位置が安定し、その位置ずれが発生し難くなる。さらに、柱状電極８０の下端には、柱状電極３０、８０よりも太い接続部８５が形成される。よって、柱状電極３０と柱状電極８０との間の接続抵抗値を低くすることができる。よって、柱状電極３０、８０は、柱状電極８０の上端から半導体チップ１０の電極パッド１５まで電気的に低抵抗で接続することができる。また、接続部８５は、柱状電極３０と柱状電極８０との間の機械的な接続強度も向上させることができる。
【0055】
その結果、柱状電極３０、８０は、それらの柱状電極の倒壊や干渉を抑制することができ、実質的に長いワイヤで柱状電極を形成することができる。
【0056】
さらに、樹脂層４０の材料と樹脂層９０の材料とを相違させ、樹脂層４０と樹脂層９０とが相反する応力を有する構造とした場合、半導体装置１の反りの抑制につながる。樹脂層４０および樹脂層９０の応力の違いは、それらの厚みによって調整すればよい。例えば、樹脂層４０および樹脂層９０が相反する応力を有するものの、樹脂層４０の応力が樹脂層９０の応力よりも小さい場合には、その分、樹脂層４０の厚みを樹脂層９０の厚みよりも厚くすればよい。また例えば、樹脂層４０の「弾性率×熱膨張係数」の値に対して、上層の樹脂層９０の「弾性率×熱膨張係数」の値を小さくすることによっても、反りを抑えることが可能となる。
【0057】
尚、支持基板２は除去せずに図１１に示すように、そのまま残置させてもよい。この場合、半導体装置１のパッケージは、支持基板２とともにダイシングされる。支持基板２により、最下段の半導体チップ１０の第２面Ｆ１０ｂが保護され得る。
【0058】
（第２実施形態）
図１２は、第２実施形態による半導体装置１の構成の一例を示す断面図である。第２実施形態では、複数の半導体チップ１０および複数の半導体チップ５０が連続して積層されている。最上段の半導体チップ１０上に、最下段の半導体チップ５０が積層されている。最上段の半導体チップ１０と最下段の半導体チップ５０との間には、接着層６０が設けられているが、樹脂層４０、９０は介在していない。
図１２は、第２実施形態による半導体装置１の構成の一例を示す断面図である。第２実施形態では、複数の半導体チップ１０および複数の半導体チップ５０が連続して積層されている。最上段の半導体チップ１０上に、最下段の半導体チップ５０が積層されている。最上段の半導体チップ１０と最下段の半導体チップ５０との間には、接着層６０が設けられているが、樹脂層４０、９０は介在していない。
【0059】
半導体チップ１０、５０は、全体として樹脂層４０によって被覆されている。しかし、半導体チップ１０の電極パッド１５の上方の樹脂層４０には、溝ＴＲが設けられており、その溝ＴＲ内には、樹脂層９０が設けられている。
【0060】
樹脂層９０は、柱状電極８０を被覆しており、柱状電極８０の先端を露出している点で第１実施形態と同様である。しかし、樹脂層９０は、溝ＴＲ内にのみ充填されているだけであり、半導体チップ５０および柱状電極７０を被覆していない。
【0061】
一方、樹脂層４０は、半導体チップ１０、５０および柱状電極３０、７０を被覆している。樹脂層４０は、その上面において柱状電極７０の先端を露出している。また、樹脂層４０は、溝ＴＲの底部において柱状電極３０の先端を露出している。よって、溝ＴＲの底部では、柱状電極８０が柱状電極３０の先端と接続部８５を介して電気的に接続されている。
【0062】
柱状電極３０、７０、８０の構成は、第１実施形態のそれらの構成と同様でよい。従って、柱状電極３０は、半導体チップ１０の電極パッド１５に接続され、半導体チップ１０の積層方向（Ｚ方向）に延伸している。柱状電極７０は、半導体チップ５０の電極パッド５５に接続され、半導体チップ５０の積層方向（Ｚ方向）に延伸している。柱状電極８０は、樹脂層４０の溝ＴＲ内において露出された柱状電極３０の先端に接続され、Ｚ方向に延伸している。
【0063】
第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。図１２に示す半導体装置１は、図２Ａに対応する構成を有し、半導体チップ２００、再配線層１００、金属バンプ１５０等をさらに備えている。半導体チップ２００、再配線層１００、金属バンプ１５０等の構成は、図２Ａに示すそれらの構成と同様でよい。図１２に示す構成から半導体チップ２００、再配線層１００、金属バンプ１５０を省略すれば、半導体装置１は、図１Ａに対応する構成となる。尚、第２実施形態による半導体装置１は、図１Ｂまたは図２Ｂに示すように支持基板２を有していてもよい。
【0064】
次に、第２実施形態による半導体装置１の製造方法について説明する。
【0065】
【0066】
まず、図１３に示すように、支持基板２上に複数の半導体チップ１０を積層する。このとき、半導体チップ１０は、接着層２０で他の半導体チップ１０上に接着される。続いて、半導体チップ１０上に複数の半導体チップ５０を積層する。このとき、半導体チップ５０は、接着層６０で他の半導体チップ１０または５０上に接着される。尚、最下段の半導体チップ５０は、最上段の半導体チップ１０上に接着層６０によって接着される。次に、半導体チップ２００が最上段の半導体チップ５０上に接着層６０によって接着される。半導体チップ１０、５０、２００は、その下にある半導体チップのそれぞれの電極パッド１５、５５に重複しないようにＸ方向にずらされて積層される。これにより、図１３に示す構造が得られる。
【0067】
次に、図１４に示すように、半導体チップ１０、５０の電極パッド１５、５５上にワイヤボンディング法で金属ワイヤをボンディングし、この金属ワイヤを第１面Ｆ１０ａ、Ｆ５０ａに対して略垂直方向に引き出して柱状電極３０、７０を形成する。柱状電極３０、７０は、ワイヤボンディング法で形成されるので、柱状電極３０、７０の下端は、電極パッド１５、５５上において柱状電極３０、７０のＸまたはＹ方向の径（太さ）よりも大きなボール状態となって溶着される。これにより、柱状電極３０のＸまたはＹ方向の径（太さ）よりも大きな接続部３５が電極パッド１５と柱状電極３０との間に形成される。柱状電極７０のＸまたはＹ方向の径（太さ）よりも大きな接続部７５が電極パッド５５と柱状電極７０との間に形成される。その結果、電極パッド１５と柱状電極３０との間の接続強度および電極パッド５５と柱状電極７０との間の接続強度を高くすることができる。また、柱状電極３０、７０は、上端において切断され、柱状電極３０、７０自体の剛性によってそのまま直立状態を維持する。
【0068】
さらに、半導体チップ２００の電極パッド上にワイヤボンディング法で金属ワイヤをボンディングし、この金属ワイヤを第１面Ｆ２００ａに対して略垂直方向に引き出して柱状電極２１０を形成する。あるいは、柱状電極２１０は、金属ピラーとして半導体チップ２００上に予め形成しておき、柱状電極２１０を有する半導体チップ２００を最上段の半導体チップ５０上に接着してもよい。
【0069】
次に、図１５に示すように、半導体チップ１０、５０、２００および柱状電極３０、７０、２１０を樹脂層４０で被覆する。次に、樹脂層４０をオーブン等で加熱し、あるいは、樹脂層４０にＵＶ光を照射することによって樹脂層４０を硬化させる。
【0070】
次に、ＣＭＰ法、機械研磨法等を用いて、柱状電極７０、２１０が露出されるまで樹脂層４０を研磨する。これにより、図１５に示す構造が得られる。
【0071】
次に、図１６に示すように、ブレードまたはレーザ等を用いて、樹脂層４０のうち電極パッド１５、柱状電極３０の上方にある部分を研削し、溝ＴＲを樹脂層４０に形成する。溝ＴＲは、電極パッド１５、５５が設けられた半導体チップ１０、５０の辺に対して略平行方向（Ｙ方向）に延伸しており、Ｙ方向に隣接する他の半導体パッケージ（図示せず）にも連続して形成されている。
【0072】
図１７は、図１６の工程において形成される構造の概略平面図である。図１７に示すように、溝ＴＲは、電極パッド１５、５５の設けられている半導体チップ１０、５０の辺の延伸方向（Ｙ方向）に対して略平行方向に形成されている。即ち、溝ＴＲは、半導体チップ１０、５０ずれ方向に対して直交する方向（Ｙ方向）に延伸するように形成されている。
【0073】
図１６に示すように、溝ＴＲは、その底部において、柱状電極３０の上端を露出させる。ブレードを用いる場合、溝ＴＲは、図１７に示すようにライン状に形成される。レーザを用いる場合、溝ＴＲは、半導体チップ１０、５０のある領域のみに形成してもよい。
【0074】
本実施形態では、ＣＭＰ法または機械的研磨法を用いて樹脂層４０を全体的に研磨した後に、溝ＴＲを形成している。しかし、溝ＴＲを形成した後に、ＣＭＰ法または機械的研磨法を用いて樹脂層４０を全体的に研磨してもよい。
【0075】
次に、図１８に示すように、溝ＴＲの底部において露出された柱状電極３０の上端上にワイヤボンディング法で金属ワイヤをボンディングし、この金属ワイヤをＺ方向に引き出して柱状電極８０を形成する。柱状電極８０は、ワイヤボンディング法で形成されるので、柱状電極８０の下端は、柱状電極３０の上端上において、柱状電極８０のＸまたはＹ方向の径（太さ）よりも大きなボール状態となって柱状電極３０の上端上に溶着される。これにより、柱状電極８０のＸまたはＹ方向の径（太さ）よりも大きな接続部８５が柱状電極３０と柱状電極８０との間に形成される。その結果、柱状電極３０と柱状電極８０との間の接続強度を高くすることができる。また、柱状電極８０は、上端において切断され、柱状電極８０自体の剛性によってそのまま直立状態を維持する。柱状電極８０の材料は、上記の通りであり、柱状電極８０は、樹脂層９０で被覆するときに屈曲し難く、倒壊し難い。
【0076】
次に、図１９に示すように、樹脂層９０の材料を溝ＴＲ内に充填し、柱状電極８０を被覆する。次に、樹脂層９０をオーブン等で加熱し、あるいは、樹脂層９０にＵＶ光を照射することによって樹脂層９０を硬化させる。
【0077】
次に、ＣＭＰ法、機械研磨法等を用いて、柱状電極７０、８０、２１０が露出されるまで樹脂層９０を研磨する。これにより、図１９に示す構造が得られる。
【0078】
次に、図２０に示すように、樹脂層９０上に再配線層１００を形成する。次に、熱、レーザ等の光を用いて支持基板２を剥離する。または、支持基板２は研磨して除去してもよい。
【0079】
さらに、再配線層１００上に金属バンプ１５０を形成する。金属バンプ１５０は、例えば、ボール搭載、めっき法、印刷法を用いて形成され得る。
【0080】
【0081】
【0082】
第２実施形態では、樹脂層９０が樹脂層４０の一部分に設けられた溝ＴＲ内に充填されている。よって、溝ＴＲの幅や深さによって樹脂層９０の体積を調整することができる。樹脂層９０の体積を調整することによって、樹脂層４０の反りを抑制することができる。
【0083】
第２実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。
【0084】
第２実施形態も、下段に積層された複数の半導体チップ１０の電極パッド１５に電気的に接続される柱状電極３０、８０は、下段の柱状電極３０と上段の柱状電極８０とに分割して形成されている。これにより、本実施形態は、樹脂層４０、９０の形成時に、倒壊や干渉を抑制しつつ、実質的に長い柱状電極３０、８０を形成することができる。第２実施形態は、第１実施形態のその他の効果も得ることができる。
【0085】
（第３実施形態）
図２１は、第３実施形態による半導体装置１の構成例を示す断面図である。第３実施形態では、柱状電極８０が第１実施形態のそれよりも太い。また、柱状電極８０の延伸方向に対して垂直方向（ＸまたはＹ方向）の断面の大きさ（断面積）は、柱状電極８０と柱状電極３０、７０との間で異なる。柱状電極８０は、柱状電極３０、７０よりも太く、上記断面積において大きい。
図２１は、第３実施形態による半導体装置１の構成例を示す断面図である。第３実施形態では、柱状電極８０が第１実施形態のそれよりも太い。また、柱状電極８０の延伸方向に対して垂直方向（ＸまたはＹ方向）の断面の大きさ（断面積）は、柱状電極８０と柱状電極３０、７０との間で異なる。柱状電極８０は、柱状電極３０、７０よりも太く、上記断面積において大きい。
【0086】
図２２は、柱状電極３０、８０および接続部８５の構成例を示す概略断面図である。柱状電極８０は、柱状電極３０よりも太く、接続部８５よりも細い。即ち、Ｘ－Ｙ面内における柱状電極８０の断面積は、柱状電極３０の断面積よりも大きく、かつ、接続部８５の断面積よりも小さい。
【0087】
柱状電極８０を太くすることによって、柱状電極８０の抵抗値を低下させる。これにより、再配線層１００から電極パッド１５までの柱状電極８０、３０の抵抗値を低下させ、半導体装置１の電気的特性を向上させることができる。第３実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第３実施形態は、第１実施形態の効果も得ることができる。
【0088】
（第４実施形態）
図２３は、第４実施形態による半導体装置１の構成例を示す断面図である。第４実施形態は、第２実施形態に第３実施形態の柱状電極８０を適用した実施形態である。即ち、Ｘ－Ｙ面の断面積において、柱状電極８０は、柱状電極３０、７０よりも大きく、かつ、接続部８５の断面積よりも小さい。これにより、再配線層１００から電極パッド１５までの柱状電極８０、３０の抵抗値を低下させ、半導体装置１の電気的特性を向上させることができる。第４実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。従って、第４実施形態は、第２実施形態の効果も得ることができる。
図２３は、第４実施形態による半導体装置１の構成例を示す断面図である。第４実施形態は、第２実施形態に第３実施形態の柱状電極８０を適用した実施形態である。即ち、Ｘ－Ｙ面の断面積において、柱状電極８０は、柱状電極３０、７０よりも大きく、かつ、接続部８５の断面積よりも小さい。これにより、再配線層１００から電極パッド１５までの柱状電極８０、３０の抵抗値を低下させ、半導体装置１の電気的特性を向上させることができる。第４実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。従って、第４実施形態は、第２実施形態の効果も得ることができる。
【0089】
尚、第３および第４実施形態では、柱状電極８０を太くすることによって柱状電極８０の抵抗値を低下させている。しかし、柱状電極８０の材料を柱状電極３０、７０の材料よりも低抵抗材料にすることによって、柱状電極８０の抵抗値を低下させてもよい。
【0090】
（第５実施形態）
図２４は、第５実施形態による半導体装置１の構成例を示す断面図である。第５実施形態による半導体装置１は、接続部８５と柱状電極３０との間に追加パッド８３が設けられている点で第１実施形態と異なる。追加パッド８３は、樹脂層４０から露出された柱状電極３０の先端部に設けられ、Ｘ－Ｙ面において柱状電極３０の先端部の露出面積よりも大きな面積を有する。
図２４は、第５実施形態による半導体装置１の構成例を示す断面図である。第５実施形態による半導体装置１は、接続部８５と柱状電極３０との間に追加パッド８３が設けられている点で第１実施形態と異なる。追加パッド８３は、樹脂層４０から露出された柱状電極３０の先端部に設けられ、Ｘ－Ｙ面において柱状電極３０の先端部の露出面積よりも大きな面積を有する。
【0091】
追加パッド８３には、例えば、Ｃｕ、Ｎｉ、Ｗ、Ａｕ、Ａｇ、Ｐｄ、Ｓｎ、Ｂｉ、Ｚｎ、Ｃｒ、Ａｌ、Ｔｉ、ＴｉＮ、Ｃｒ、ＣｒＮ、Ｔａ、ＴａＮ等の単体、それらのうち２種以上の複合膜、または、それらのうち２種以上の合金などの導電性金属が用いられる。追加パッド８３は、柱状電極３０と柱状電極８０との接続強度を高めることができ、信頼性を向上させることができる。追加パッド８３は、例えば、蒸着法、スパッタ法、電気めっき法、無電解めっき法等を用いて柱状電極３０および樹脂層４０上に形成すればよい。例えば、Ｔｉ／Ｎｉ／Ａｕなどの複合膜は、スパッタ法を用いて形成することができる。Ｎｉ／Ｐｄ／Ａｕなどの複合膜は、無電解めっき法を用いて形成することができる。
【0092】
追加パッド８３は、全ての柱状電極３０と全ての柱状電極８０の接続部８５との間にそれぞれ設けられていてもよい。また、追加パッド８３は、第２～第４実施形態に適用してもよい。
【0093】
（第６実施形態）
図２５は、第６実施形態による半導体装置１の構成例を示す断面図である。第６実施形態による半導体装置１では、１つの柱状電極３０に対して複数の柱状電極８０＿１、８０＿２が対応して接続されている。複数の柱状電極８０＿１、８０＿２は、２本に限定されず、３本以上であってもよい。柱状電極８０＿１、８０＿２は、それぞれ接続部８５＿１、８５＿２を介して追加パッド８３に接続されており、１つの柱状電極３０に電気的に接続されている。追加パッド８３には、複数の接続部８５＿１、８５＿２が共通に接続されている。従って、追加パッド８３は、Ｘ－Ｙ面において柱状電極３０の先端部の露出面積よりも大きな面積を有し、かつ、Ｘ－Ｙ面における接続部８５＿１、８５＿２の断面積よりも大きな面積を有する。なお、逆に複数の柱状電極８０＿１、８０＿２に対して、１つの柱状電極を接続する構造でもよい。追加パッド８３を介して、１つの柱状電極を接続する構造にしてもよい。
図２５は、第６実施形態による半導体装置１の構成例を示す断面図である。第６実施形態による半導体装置１では、１つの柱状電極３０に対して複数の柱状電極８０＿１、８０＿２が対応して接続されている。複数の柱状電極８０＿１、８０＿２は、２本に限定されず、３本以上であってもよい。柱状電極８０＿１、８０＿２は、それぞれ接続部８５＿１、８５＿２を介して追加パッド８３に接続されており、１つの柱状電極３０に電気的に接続されている。追加パッド８３には、複数の接続部８５＿１、８５＿２が共通に接続されている。従って、追加パッド８３は、Ｘ－Ｙ面において柱状電極３０の先端部の露出面積よりも大きな面積を有し、かつ、Ｘ－Ｙ面における接続部８５＿１、８５＿２の断面積よりも大きな面積を有する。なお、逆に複数の柱状電極８０＿１、８０＿２に対して、１つの柱状電極を接続する構造でもよい。追加パッド８３を介して、１つの柱状電極を接続する構造にしてもよい。
【0094】
複数の柱状電極８０＿１、８０＿２は、各柱状電極３０または各追加パッド８３に対応して設けられていてもよい。
【0095】
（第７実施形態）
図２６は、第７実施形態による半導体装置１の構成例を示す断面図である。第７実施形態による半導体装置１は、樹脂層４０と樹脂層９０または半導体チップ５０との間に設けられた絶縁層１２０をさらに備えている。絶縁層１２０は、樹脂層４０上に設けられているが、追加パッド８３および接続部８５の領域において除去されている。
図２６は、第７実施形態による半導体装置１の構成例を示す断面図である。第７実施形態による半導体装置１は、樹脂層４０と樹脂層９０または半導体チップ５０との間に設けられた絶縁層１２０をさらに備えている。絶縁層１２０は、樹脂層４０上に設けられているが、追加パッド８３および接続部８５の領域において除去されている。
【0096】
図２７は、追加パッド８３および接続部８５およびその周辺の構成例を示す概略断面図である。絶縁層１２０は、追加パッド８３の端部を被覆しており、追加パッド８３の中心部には設けられていない。従って、接続部８５が追加パッド８３の表面に接続可能となっている。絶縁層１２０には、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂などの樹脂、またはこれらの混合材料、複合材料が用いられる。
【0097】
柱状電極を露出し、追加パッド８３を形成した後に、絶縁層１２０が形成される。絶縁層１２０は、隣接する複数の追加パッド８３間の電気的な絶縁性を維持し、半導体装置１の信頼性を向上させることができる。
【0098】
絶縁層１２０が樹脂層４０と樹脂層９０との間に設けられることによって、樹脂層４０と樹脂層９０との密着性を向上させることができる。また、絶縁層１２０は、最下段の半導体チップ５０の第２面５０ｂに貼付された接着層６０の密着性を向上させることができる。絶縁層１２０の弾性率は、樹脂層４０と樹脂層９０の弾性率よりも低くすることが好ましい。これにより、絶縁層１２０が樹脂層４０、９０の伸縮を吸収して、半導体装置１の反りを抑制することができる。
【0099】
第７実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第７実施形態は、第１実施形態の効果も得ることができる。
【0100】
（第８実施形態）
図２８は、第８実施形態による半導体装置１の構成例を示す断面図である。第８実施形態による半導体装置１は、樹脂層４０と再配線層１００との間、および、樹脂層４０と樹脂層９０との間に設けられた絶縁層１３０をさらに備えている。絶縁層１３０は、溝TRの内面を被覆しており、樹脂層４０と樹脂層９０との間において樹脂層４０上に設けられているが、追加パッド８３および接続部８５の領域において除去されている。
図２８は、第８実施形態による半導体装置１の構成例を示す断面図である。第８実施形態による半導体装置１は、樹脂層４０と再配線層１００との間、および、樹脂層４０と樹脂層９０との間に設けられた絶縁層１３０をさらに備えている。絶縁層１３０は、溝TRの内面を被覆しており、樹脂層４０と樹脂層９０との間において樹脂層４０上に設けられているが、追加パッド８３および接続部８５の領域において除去されている。
【0101】
絶縁層１３０は、絶縁層１２０と同様に、追加パッド８３の端部を被覆しており、追加パッド８３の中心部には設けられていない。従って、接続部８５が追加パッド８３の表面に接続可能となっている。絶縁層１２０には、例えば、フェノール系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、アクリル系樹脂、エポキシ系樹脂、ＰＢＯ系樹脂、シリコーン系樹脂、ベンゾシクロブテン系樹脂などの樹脂、またはこれらの混合材料、複合材料が用いられる。
【0102】
溝ＴＲの形成後、柱状電極３０の上端を露出し、追加パッド８３を形成した後に、絶縁層１３０が形成される。絶縁層１３０は、隣接する複数の追加パッド８３間の電気的な分離を維持し、半導体装置１の信頼性を向上させることができる。
【0103】
絶縁層１３０が樹脂層４０と樹脂層９０との間に設けられることによって、樹脂層４０と樹脂層９０との密着性を向上させることができる。また、絶縁層１３０は、樹脂層４０と再配線層１００との間の密着性を向上させることができる。絶縁層１３０の弾性率は、樹脂層４０、９０および再配線層１００の弾性率よりも低くすることが好ましい。これにより、絶縁層１２０が樹脂層４０、９０および再配線層１００の伸縮を吸収して、半導体装置１の反りを抑制することができる。
【0104】
第８実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。これにより、第８実施形態は、第２実施形態の効果も得ることができる。
【0105】
（第９実施形態）
図２９～図３１は、第９実施形態による半導体装置１の構成例を示す断面図である。第９実施形態による半導体装置１は、樹脂層４０と樹脂層９０との間、および、樹脂層４０と最下段の半導体チップ５０との間に設けられた再配線層１７０をさらに備えている。再配線層１７０の配線層は、樹脂層４０側において柱状電極３０に電気的に接続されている。即ち、柱状電極３０の先端部は、再配線層１７０の裏面側の配線層に電気的に接続されている。また、再配線層１７０の配線層は、樹脂層９０側において柱状電極８０に電気的に接続されている。即ち、柱状電極８０の下端部は、再配線層１７０の表面側の配線層に電気的に接続されている。再配線層１７０の材料は、再配線層１００の材料と同様でよい。
図２９～図３１は、第９実施形態による半導体装置１の構成例を示す断面図である。第９実施形態による半導体装置１は、樹脂層４０と樹脂層９０との間、および、樹脂層４０と最下段の半導体チップ５０との間に設けられた再配線層１７０をさらに備えている。再配線層１７０の配線層は、樹脂層４０側において柱状電極３０に電気的に接続されている。即ち、柱状電極３０の先端部は、再配線層１７０の裏面側の配線層に電気的に接続されている。また、再配線層１７０の配線層は、樹脂層９０側において柱状電極８０に電気的に接続されている。即ち、柱状電極８０の下端部は、再配線層１７０の表面側の配線層に電気的に接続されている。再配線層１７０の材料は、再配線層１００の材料と同様でよい。
【0106】
再配線層１７０は、柱状電極３０を再配線して柱状電極８０へ電気的に接続する。従って、隣接する複数の柱状電極８０間の間隔は、隣接する複数の柱状電極３０間の間隔に制限されない。即ち、柱状電極８０の配置が柱状電極３０に対して自由度が高くなり、設計の自由度が高くなる。よって、Ｚ方向から見たときに、柱状電極８０は、柱状電極３０とは異なる位置に配置され得る。また、再配線層１７０が樹脂層４０と樹脂層９０との間にあることによって、樹脂層４０と樹脂層９０との密着性を向上させることができる。
【0107】
また、図３０に示すように、樹脂層４０と樹脂層９０との間に再配線層１７０を設けることによって、柱状電極３０のピッチを変更して柱状電極８０に接続することができる。つまり、Ｚ方向から見たときに、複数の柱状電極８０間のピッチは、複数の柱状電極３０間のピッチと相違させることができる。これにより、柱状電極３０の上方に半導体チップ５０を積層することができる。即ち、Ｚ方向から見たときに、半導体チップ５０は、柱状電極３０に重複させることができる。その結果、半導体装置１のパッケージサイズを小さくすることができる。
【0108】
さらに、図３１に示すように、半導体チップ５０の電極パッド５５の配置位置は、半導体チップ１０の電極パッド１５の配置位置に対して反対側であってもよい。この場合、積層された複数の半導体チップ５０のずれ方向（Ｘ方向）は、積層された複数の半導体チップ１０のずれ方向（－Ｘ方向）に対して逆方向になる。これにより、半導体装置１のパッケージサイズを小さくすることができるとともに、半導体装置１のパッケージの反りを低減することができる。
【0109】
第９実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。これにより、第９実施形態は、第１実施形態の効果も得ることができる。
【0110】
（第１０実施形態）
図３２、図３３は、第１０実施形態による半導体装置１の構成例を示す断面図である。第１０実施形態による半導体装置１は、半導体チップ１０の積層の両側の樹脂層４０にスリットＳＴが設けられており、スリットＳＴ内に樹脂層９５が埋め込まれている。スリットＳＴは、Ｙ方向に延伸している。図３３ではスリットＳＴ部分をダイシングしたことにより、側面に樹脂層９５が露出した形状となっている。また、Ｚ方向から見たときに、スリットＳＴは、積層された半導体チップ１０の周囲を囲むように半導体チップ１０の四方に設けられていてもよい。
図３２、図３３は、第１０実施形態による半導体装置１の構成例を示す断面図である。第１０実施形態による半導体装置１は、半導体チップ１０の積層の両側の樹脂層４０にスリットＳＴが設けられており、スリットＳＴ内に樹脂層９５が埋め込まれている。スリットＳＴは、Ｙ方向に延伸している。図３３ではスリットＳＴ部分をダイシングしたことにより、側面に樹脂層９５が露出した形状となっている。また、Ｚ方向から見たときに、スリットＳＴは、積層された半導体チップ１０の周囲を囲むように半導体チップ１０の四方に設けられていてもよい。
【0111】
樹脂層９５は、樹脂層９０と同一材料で一体形成されていてもよい。この場合、樹脂層４０の形成後、リソグラフィ技術およびエッチング技術もしくはダイシングなどのブレードによる切削技術を用いてスリットＳＴを形成し、樹脂層９０の材料を堆積することによって、樹脂層９０、９５を同時に形成すればよい。また例えば、樹脂層４０の「弾性率×熱膨張係数」の値に対して、上層の樹脂層９０、９５の「弾性率×熱膨張係数」の値を小さくすることによっても、反りを抑えることが可能となる。
【0112】
スリットＳＴは、半導体装置１のパッケージの反りを抑制することができる。また、スリットＳＴ内の樹脂層９５によって、樹脂層４０と樹脂層９０との密着性を向上させることができる。
【0113】
第１０実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第１０実施形態は、第１実施形態と同様の効果も得ることができる。また、第１０実施形態は、第２実施形態と組み合わせてもよい。
【0114】
（第１１実施形態）
図３４、図３５、図３６、図３７、図３８および図３９は、第１１実施形態による半導体装置１の構成例を示す断面図である。第１１実施形態による半導体装置１は、再配線層１００を備えておらず、柱状電極７０および柱状電極２１０の上端部に設けられた金属バンプ１５５をさらに備えている。金属バンプ１５５の材料は、金属バンプ１５０の材料と同様でよい。即ち、金属バンプ１５５には、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらのうちの２種以上の複合膜、または合金等の導電性金属が用いられる。
図３４、図３５、図３６、図３７、図３８および図３９は、第１１実施形態による半導体装置１の構成例を示す断面図である。第１１実施形態による半導体装置１は、再配線層１００を備えておらず、柱状電極７０および柱状電極２１０の上端部に設けられた金属バンプ１５５をさらに備えている。金属バンプ１５５の材料は、金属バンプ１５０の材料と同様でよい。即ち、金属バンプ１５５には、Ｓｎ、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、Ｂｉ、Ｚｎ、Ｎｉ、Ｓｂ、Ｉｎ、Ｇｅの単体、それらのうちの２種以上の複合膜、または合金等の導電性金属が用いられる。
【0115】
隣接する柱状電極７０の間隔および隣接する柱状電極２１０の間隔が比較的広い場合、再配線層１００は不要であり、金属バンプ１５５を柱状電極７０、２１０の上端（露出面）上に直接形成すればよい。これにより、再配線層１００を搭載する工程は不要となる。また、再配線層１００が不要となるので、半導体装置１のコストが軽減される。
【0116】
尚、柱状電極７０、２１０の上端上に、電極パッド（図示せず）を形成し、その電極パッド上に金属バンプ１５５を形成してもよい。
【0117】
図３６のように配線基板３００上に搭載し、樹脂体と配線基板間を樹脂層３１０で封止してもよい。図３７のように配線基板３００上に搭載し、樹脂体と配線基板間を樹脂層３１０で封止し、さらに樹脂層３２０で覆ってもよい。図３８のように配線基板３００上に搭載し、樹脂体と配線基板間と樹脂体全体を樹脂層３２０で覆ってもよい。さらに図３９のように支持体２が形成されていてもよい。樹脂層３１０、３２０は樹脂層４０と同じ材料系を使用してよい。また金属バンプ１５５は配線基板のパッド上に形成してもよい。
【0118】
第１１実施形態のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第１１実施形態は、第１実施形態と同様の効果も得ることができる。また、図３５に示すように、第１１実施形態は、第２実施形態と組み合わせてもよい。
【0119】
（第１２実施形態）
図４０Ａは、第１２実施形態による半導体装置１の構成例を示す断面図である。第１２実施形態によれば、半導体チップ１０、５０が、半導体チップ１０、５０＿１、５０＿２、５０＿３の４つに分割され、Ｘ方向にずらされて積層されている。
図４０Ａは、第１２実施形態による半導体装置１の構成例を示す断面図である。第１２実施形態によれば、半導体チップ１０、５０が、半導体チップ１０、５０＿１、５０＿２、５０＿３の４つに分割され、Ｘ方向にずらされて積層されている。
【0120】
積層された複数の半導体チップ１０は樹脂層４０によって被覆されている。柱状電極３０は、半導体チップ１０の電極パッド１５に接続部３５を介して接続され、Ｚ方向に延伸している。柱状電極３０の上端は、樹脂層４０から露出されている。
【0121】
複数の半導体チップ５０＿１は、樹脂層４０上に積層されている。積層された複数の半導体チップ５０＿１は、樹脂層９０＿１によって被覆されている。柱状電極７０＿１は、半導体チップ５０＿１の電極パッド５５＿１に接続部７５＿１を介して接続され、Ｚ方向に延伸している。また、柱状電極８０＿１は、樹脂層４０から露出された柱状電極３０の上端に接続部８５＿１を介して接続され、Ｚ方向に延伸している。樹脂層９０＿１は、半導体チップ５０＿１、柱状電極７０＿１、８０＿１を被覆し、柱状電極７０＿１、８０＿１の先端を露出している。
【0122】
複数の半導体チップ５０＿２は、樹脂層９０＿１上に積層されている。積層された複数の半導体チップ５０＿２は、樹脂層９０＿２によって被覆されている。柱状電極７０＿２は、半導体チップ５０＿２の電極パッド５５＿２に接続部７５＿２を介して接続され、Ｚ方向に延伸している。また、柱状電極８０＿２は、樹脂層９０＿１から露出された柱状電極８０＿１の上端に接続部８５＿２を介して接続され、Ｚ方向に延伸している。樹脂層９０＿２は、半導体チップ５０＿２、柱状電極７０＿２、８０＿２を被覆し、柱状電極７０＿２、８０＿２の先端を露出している。
【0123】
複数の半導体チップ５０＿３は、樹脂層９０＿２上に積層されている。半導体チップ２００は、最上段の半導体チップ５０＿３上に積層されている。積層された複数の半導体チップ５０＿３および半導体チップ２００は、樹脂層９０＿３によって被覆されている。柱状電極７０＿３は、半導体チップ５０＿３の電極パッド５５＿３に接続部７５＿３を介して接続され、Ｚ方向に延伸している。また、柱状電極８０＿３は、樹脂層９０＿２から露出された柱状電極８０＿２の上端に接続部８５＿３を介して接続され、Ｚ方向に延伸している。樹脂層９０＿３は、半導体チップ５０＿３、柱状電極７０＿３、８０＿３を被覆し、柱状電極７０＿３、８０＿３の先端を露出している。
【0124】
再配線層１００は、樹脂層９０＿３上に設けられており、柱状電極７０＿３、８０＿３および２１０に電気的に接続されている。再配線層１００は、複数の配線層と複数の絶縁層とを積層させた多層配線層であり、柱状電極７０、８０、２１０をそれぞれ金属バンプ１５０に電極的に接続する。
【0125】
第１２実施形態のように、半導体チップ１０、５０＿１～５０＿３の各積層体を４つの半導体パッケージにして積層してもよい。積層される半導体パッケージは、４つに限定されず、３つ以下でも、５つ以上であってもよい。
【0126】
図４０Ｂは、図４０Ａの半導体チップ、柱状電極および樹脂層を抜き出した該略断面図である。図４０Ｂをもとに、第１２実施形態についてさらに説明する。半導体パッケージが２つの場合について説明する。積層された複数の第１半導体チップ１０と、複数の半導体チップ１０の電極パッドに接続され、積層方向に延伸する複数の第１柱状電極３０とを備える。さらに、複数の第１半導体チップ１０および複数の第１柱状電極３０を被覆し、複数の第１柱状電極３０の上端を露出している第１樹脂層４０を備える。さらに、複数の第１半導体チップ１０の上に積層された複数の第２半導体チップ５０＿１と、複数の第２半導体チップ５０＿１の電極パッド５５＿１に接続され、複数の第２半導体チップ５０＿１の積層方向に延伸する複数の第２柱状電極７０＿１と、複数の第１柱状電極３０と接続する複数の第３柱状電極８０＿１と、複数の第２半導体チップ５０＿１、複数の第２柱状電極７０＿１及び複数の第３柱状電極８０＿１を被覆し、複数の第２柱状電極７０＿１及び複数の第３柱状電極８０＿１の上端を露出している第２樹脂層９０＿１とをさらに備えている。
【0127】
さらに、半導体パッケージが３つの場合について説明する。ここで、自然数ｋを３または３から任意の自然数ｎ（ｎ＞＝４）になるまで増やしていくとする。積層体が３つの場合は、ｋ＝３のときに相当する。このときは、積層体が２つの場合にさらに、複数の第ｋ－１半導体チップ（すなわち第２半導体チップ５０＿１）の上に積層された複数の第ｋ半導体チップ（第３半導体チップ５０＿２）と、複数の第ｋ半導体チップ５０＿２の電極パッド５５＿２に接続され、複数の第ｋ半導体チップ５０＿２の積層方向に延伸する複数の第２ｋ－２柱状電極（第４柱状電極７０＿２）と、複数の第２ｋ－４柱状電極（第２柱状電極７０＿１）及び複数の第２ｋ－３柱状電極（第３柱状電極８０＿１）と接続する複数の第２ｋ－１柱状電極（第５柱状電極８０＿２）と、複数の第ｋ半導体チップ５０＿２および複数の第２ｋ－２柱状電極７０＿２及び複数の第２ｋ－１柱状電極８０＿２を被覆し、複数の第２ｋ－２柱状電極７０＿２及び複数の第２ｋ－１柱状電極８０＿２の上端を露出している第ｋ樹脂層（第３樹脂層９０＿２）と、を備えている。
半導体パッケージが４つ、５つ、あるいはさらに増える場合は、ｋ＝３のときに加えて、ｋ＝４、５さらに大きな数にと一つずつ増やした場合も加える。このように半導体パっケージがどのように増えていっても自然数ｋの値で説明できる。
半導体パッケージが４つ、５つ、あるいはさらに増える場合は、ｋ＝３のときに加えて、ｋ＝４、５さらに大きな数にと一つずつ増やした場合も加える。このように半導体パっケージがどのように増えていっても自然数ｋの値で説明できる。
【0128】
再配線層１００は第ｋ樹脂層（ｋ＝３またはｎ）上に設けられており、複数の第２ｋ－２柱状電極、複数の第２ｋ－１柱状電極及び柱状電極２１０に電気的に接続されている。再配線層１００は、複数の配線層と複数の絶縁層とを積層させた多層配線層であり、複数の第２ｋ－２柱状電極、複数の第２ｋ－１柱状電極及び柱状電極２１０をそれぞれ金属バンプ１５０に電極的に接続する。
【0129】
第１樹脂層４０、第２樹脂層９０＿１、以降第ｋ樹脂層（ｋ＝３またはｎ）の材料は同一であってもよく、それぞれ相違させてもよい。第１樹脂層４０、第２樹脂層９０＿１、以降第ｋ樹脂層（ｋ＝３またはｎ）を相違させることによって、半導体パッケージ全体の反りを抑制することができる。第１、第２、または第ｋ樹脂層（ｋ＞＝３）からは柱状電極の上端が露出していなくてもよく、少なくとも一部がどのような形であれ露出していればよい。
【0130】
（第１３実施形態）
図４１は、第１３実施形態による半導体装置１の構成例を示す断面図である。第１３実施形態によれば、樹脂層９０が、溝ＴＲ内だけでなく、樹脂層４０と再配線層１００との間にも設けられている。第１３実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。
図４１は、第１３実施形態による半導体装置１の構成例を示す断面図である。第１３実施形態によれば、樹脂層９０が、溝ＴＲ内だけでなく、樹脂層４０と再配線層１００との間にも設けられている。第１３実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。
【0131】
樹脂層４０の応力と樹脂層９０の応力とを相反する応力にすることによって、半導体装置１のパッケージの反りを調整することができ、信頼性を向上させることができる。
【0132】
（第１４実施形態）
図４２および図４３は、第１４実施形態による半導体装置１の構成例を示す断面図である。第１４実施形態によれば、溝ＴＲが半導体装置１のパッケージの少なくとも一端の側面まで設けられており、その底部において柱状電極３０の先端を露出している。それに伴い、樹脂層９０は、半導体装置１のパッケージのその一端まで設けられている。よって、樹脂層９０は、半導体装置１のパッケージの側面にも現れている。パッケージの側面には、樹脂層４０が現れているが、その上部に樹脂層９０が現れている。
図４２および図４３は、第１４実施形態による半導体装置１の構成例を示す断面図である。第１４実施形態によれば、溝ＴＲが半導体装置１のパッケージの少なくとも一端の側面まで設けられており、その底部において柱状電極３０の先端を露出している。それに伴い、樹脂層９０は、半導体装置１のパッケージのその一端まで設けられている。よって、樹脂層９０は、半導体装置１のパッケージの側面にも現れている。パッケージの側面には、樹脂層４０が現れているが、その上部に樹脂層９０が現れている。
【0133】
図４２では、樹脂層９０は、半導体装置１のパッケージの一端にのみ設けられている。図４３では、樹脂層９０は、半導体装置１のパッケージの両端に設けられている。側面第１４実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。
【0134】
樹脂層４０を研削する際に、研削幅を広げることによって、溝ＴＲの幅を広げることができる。また、各パッケージの両側の樹脂層４０を研削することによって、パッケージの両側に溝ＴＲおよび樹脂層９０を設けることができる。
【0135】
樹脂層４０の応力と樹脂層９０の応力とを相反する応力にし、樹脂層９０の体積を調整することによって、半導体装置１のパッケージの反りを調整することができる。それにより、半導体装置１の信頼性を向上させることができる。第１４実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。
【0136】
（第１５実施形態）
図４３は、第１５実施形態による半導体装置１の構成例を示す断面図である。第１５実施形態によれば、溝ＴＲが樹脂層４０に階段状に形成されている。これに伴い、溝ＴＲに埋め込まれる樹脂層９０も溝ＴＲ内に階段状に設けられている。本実施形態の半導体装置１は、溝ＴＲの形成、柱状電極８０の形成および樹脂層９０の埋込みを繰り返すことによって形成され得る。これにより、柱状電極３０、８０を継ぎ足しながら形成することができるので、長い柱状電極３０、８０を垂直方向に略直線状に形成することができる。その結果、半導体装置１の信頼性が高くなる。
図４３は、第１５実施形態による半導体装置１の構成例を示す断面図である。第１５実施形態によれば、溝ＴＲが樹脂層４０に階段状に形成されている。これに伴い、溝ＴＲに埋め込まれる樹脂層９０も溝ＴＲ内に階段状に設けられている。本実施形態の半導体装置１は、溝ＴＲの形成、柱状電極８０の形成および樹脂層９０の埋込みを繰り返すことによって形成され得る。これにより、柱状電極３０、８０を継ぎ足しながら形成することができるので、長い柱状電極３０、８０を垂直方向に略直線状に形成することができる。その結果、半導体装置１の信頼性が高くなる。
【0137】
第１５実施形態のその他の構成は、第１４実施形態の対応する構成と同様でよい。従って、第１５実施形態は、第１４実施形態の効果も得ることができる。
【0138】
（第１６実施形態）
図４５は、第１６実施形態による半導体装置１の構成例を示す断面図である。第１６実施形態によれば、溝ＴＲおよび樹脂層９０の底面がＸ－Ｙ面（面Ｆ１０ａ、Ｆ１０ｂ）に対して傾斜している。溝ＴＲおよび樹脂層９０の底面は、半導体チップ１０、５０の積層体の側面のずれ（積層体の側面の傾斜）に沿って略平行に傾斜していることが好ましい。即ち、半導体チップ１０、５０は、面Ｆ１０ａ、Ｆ１０ｂ、Ｆ５０ａ、Ｆ５０ｂに対して或る傾斜方向にずれて積層されている。そして、溝ＴＲの底面は、半導体チップ１０、５０の積層の傾斜方向に沿って傾斜している。これにより、柱状電極３０の長さをほぼ等しくすることができ、柱状電極３０の屈曲や倒壊を抑制することができる。また、樹脂層９０の体積を比較的少なくすることができる。樹脂層９０の体積が小さい方がパッケージの反りを小さくすることができる場合もある。このような場合、第１６実施形態のようにして樹脂層９０の体積を減少させることにより、半導体装置１の信頼性を向上させることができる。第１６実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。従って、第１６実施形態は、第２実施形態の効果も得ることができる。
図４５は、第１６実施形態による半導体装置１の構成例を示す断面図である。第１６実施形態によれば、溝ＴＲおよび樹脂層９０の底面がＸ－Ｙ面（面Ｆ１０ａ、Ｆ１０ｂ）に対して傾斜している。溝ＴＲおよび樹脂層９０の底面は、半導体チップ１０、５０の積層体の側面のずれ（積層体の側面の傾斜）に沿って略平行に傾斜していることが好ましい。即ち、半導体チップ１０、５０は、面Ｆ１０ａ、Ｆ１０ｂ、Ｆ５０ａ、Ｆ５０ｂに対して或る傾斜方向にずれて積層されている。そして、溝ＴＲの底面は、半導体チップ１０、５０の積層の傾斜方向に沿って傾斜している。これにより、柱状電極３０の長さをほぼ等しくすることができ、柱状電極３０の屈曲や倒壊を抑制することができる。また、樹脂層９０の体積を比較的少なくすることができる。樹脂層９０の体積が小さい方がパッケージの反りを小さくすることができる場合もある。このような場合、第１６実施形態のようにして樹脂層９０の体積を減少させることにより、半導体装置１の信頼性を向上させることができる。第１６実施形態のその他の構成は、第２実施形態の対応する構成と同様でよい。従って、第１６実施形態は、第２実施形態の効果も得ることができる。
【0139】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0140】
１ 半導体装置、１０ 半導体チップ、２０ 接着層、３０ 柱状電極、４０ 樹脂層、５０ 半導体チップと、６０ 接着層、７０ 柱状電極、８０ 柱状電極、９０ 樹脂層
【図1A】
【図1B】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40A】
【図40B】
【図41】
【図42】
【図43】
【図44】
【図45】
