ホーム > 特許ランキング > インテル・コーポレーション
特開2022-98447ラメラトリブロックコポリマー、ポリマーナノコンポジット、または混合エピタキシーを使用するビア開口の調整
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2022098447
(43)【公開日】2022-07-01
(54)【発明の名称】ラメラトリブロックコポリマー、ポリマーナノコンポジット、または混合エピタキシーを使用するビア開口の調整
(51)【国際特許分類】
H01L 21/768 20060101AFI20220624BHJP
【ＦＩ】
H01L21/90 P
【審査請求】未請求
【請求項の数】42
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2021187452
(22)【出願日】2021-11-18
(31)【優先権主張番号】63/128,264
(32)【優先日】2020-12-21
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/511,693
(32)【優先日】2021-10-27
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】591003943
【氏名又は名称】インテル・コーポレーション
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】ガープリート シン
(72)【発明者】
【氏名】フローリアン グストレイン
(72)【発明者】
【氏名】エウンナク ハン
(72)【発明者】
【氏名】マリー クライサク
(72)【発明者】
【氏名】テイシアー マーディ
(72)【発明者】
【氏名】シュアンシュアン チェン
(72)【発明者】
【氏名】ブランドン ジェィ ホーリービー
【テーマコード（参考）】
5F033
【Ｆターム（参考）】
5F033QQ01
5F033RR04
5F033SS07
5F033SS11
5F033SS15
5F033SS21
(57)【要約】 （修正有）
【課題】ラメラトリブロックコポリマー、ポリマーナノコンポジット及び混合エピタキシー手法を使用することによってビア開口を形成する方法を提供する。
【解決手段】ガイドパターン（例えば、トポグラフィガイドパターン、化学ガイドパターン、混合ガイドパターン）をＩＣデバイス４００の層の表面上に形成する段階と、ラメラトリブロックコポリマーを使用することによって、ガイドパターンに基づいてラメラ構造４１０を形成するか又はポリマーナノコンポジットを使用することによって、ガイドパターンに基づいて円筒構造を形成する段階と、ラメラ構造の少なくとも一部の各々からラメラ４３０を除去するか又は円筒構造の少なくとも一部の各々からナノ粒子を除去することによってビア開口を形成する段階と、を備える。
【選択図】図４
【解決手段】ガイドパターン（例えば、トポグラフィガイドパターン、化学ガイドパターン、混合ガイドパターン）をＩＣデバイス４００の層の表面上に形成する段階と、ラメラトリブロックコポリマーを使用することによって、ガイドパターンに基づいてラメラ構造４１０を形成するか又はポリマーナノコンポジットを使用することによって、ガイドパターンに基づいて円筒構造を形成する段階と、ラメラ構造の少なくとも一部の各々からラメラ４３０を除去するか又は円筒構造の少なくとも一部の各々からナノ粒子を除去することによってビア開口を形成する段階と、を備える。
【選択図】図４
【特許請求の範囲】
【請求項1】
集積回路（ＩＣ）デバイスであって、
第１層と、
前記第１層に隣接する第２層であって、前記第２層は複数のラメラ構造を含み、前記複数のラメラ構造のそれぞれは、トリブロックコポリマーの第１ブロックを含む第１ラメラ、前記トリブロックコポリマーの第２ブロックを含む第２ラメラ、および、前記第１ラメラと前記第２ラメラとの間のビアを含む、第２層と
を備え、前記第１ラメラおよび前記第２ラメラは、電気的に絶縁され、前記ビアは導電性材料を含む、ＩＣデバイス。
第１層と、
前記第１層に隣接する第２層であって、前記第２層は複数のラメラ構造を含み、前記複数のラメラ構造のそれぞれは、トリブロックコポリマーの第１ブロックを含む第１ラメラ、前記トリブロックコポリマーの第２ブロックを含む第２ラメラ、および、前記第１ラメラと前記第２ラメラとの間のビアを含む、第２層と
を備え、前記第１ラメラおよび前記第２ラメラは、電気的に絶縁され、前記ビアは導電性材料を含む、ＩＣデバイス。
【請求項2】
前記第１ラメラおよび前記第２ラメラは同一のポリマーを含む、請求項１に記載のＩＣデバイス。
【請求項3】
前記同一のポリマーは、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリジメチルシロキサン、何等かのポリエステル、何等かのポリウレタン、アクリル樹脂、エポキシ、Ｐ（ｔ‐アクリル酸ブチル）、ポリアクリル酸、ポリアクリルアミド、無水マレイン酸ポリマー、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリブタジエン、ポリ酢酸ビニル、ポリ乳酸、ポリブチルアクリレート、ポリ乳酸、ポリカプロラクトン、ポリ（エチレングリコール）およびポリイソプレンの少なくとも１つを含む、請求項２に記載のＩＣデバイス。
【請求項4】
前記第１層は、第１材料を含む複数の第１セクションと、前記第１材料とは異なる第２材料を含む複数の第２セクションとを含み、前記ビアは、前記第１層の前記複数の第１セクションの１つに隣接する前記第２層の一部にある、請求項１から３のいずれか一項に記載のＩＣデバイス。
【請求項5】
前記第１材料は誘電体材料であり、前記第２材料は金属または金属化合物である、請求項４に記載のＩＣデバイス。
【請求項6】
前記第１材料はレジスト材料であり、前記第２材料は非レジスト材料である、請求項４に記載のＩＣデバイス。
【請求項7】
前記複数のラメラ構造の向きは、前記第１層の表面に対して垂直である、請求項１から６のいずれか一項に記載のＩＣデバイス。
【請求項8】
前記第２層の表面に対して垂直な方向に沿った前記複数のラメラ構造の長さと、前記方向に沿った前記ビアの長さとの比率は、０．３～２．０の範囲にある、請求項１から７のいずれか一項に記載のＩＣデバイス。
【請求項9】
前記複数のラメラ構造は、ラメラ相の前記トリブロックコポリマーに基づく、請求項１から８のいずれか一項に記載のＩＣデバイス。
【請求項10】
前記ビアは、スルービア、埋設ビア、またはブラインドビアである、請求項１から９のいずれか一項に記載のＩＣデバイス。
【請求項11】
請求項１から１０のいずれか一項に記載のＩＣデバイスと、
前記ＩＣデバイスに結合された更なるＩＣコンポーネントと
を備える集積回路（ＩＣ）パッケージ。
前記ＩＣデバイスに結合された更なるＩＣコンポーネントと
を備える集積回路（ＩＣ）パッケージ。
【請求項12】
前記更なるＩＣコンポーネントは、パッケージ基板、インタポーザ、または更なるＩＣダイのうち１つを含む、請求項１１に記載のＩＣパッケージ。
【請求項13】
請求項１から１０のいずれか一項に記載のＩＣデバイスは、メモリデバイス、コンピューティングデバイス、ウェアラブルデバイス、ハンドヘルド電子デバイス、および無線通信デバイスのうち少なくとも１つを含み得るか、または、その一部であり得る、請求項１１または１２に記載のＩＣパッケージ。
【請求項14】
キャリア基板と、
前記キャリア基板に結合された、請求項１から１０のいずれか一項に記載のＩＣデバイス、および、請求項１１から１３のいずれか一項に記載のＩＣパッケージのうち１または複数と
を備える電子デバイス。
前記キャリア基板に結合された、請求項１から１０のいずれか一項に記載のＩＣデバイス、および、請求項１１から１３のいずれか一項に記載のＩＣパッケージのうち１または複数と
を備える電子デバイス。
【請求項15】
前記キャリア基板はマザーボードである、請求項１４に記載の電子デバイス。
【請求項16】
前記キャリア基板はＰＣＢである、請求項１４に記載の電子デバイス。
【請求項17】
前記電子デバイスは、ウェアラブル電子デバイスまたはハンドヘルド電子デバイスである、請求項１４から１６のいずれか一項に記載の電子デバイス。
【請求項18】
前記電子デバイスは更に、１または複数の通信チップおよびアンテナを含む、請求項１４から１７のいずれか一項に記載の電子デバイス。
【請求項19】
前記電子デバイスはＲＦ送受信機である、請求項１４から１８のいずれか一項に記載の電子デバイス。
【請求項20】
前記電子デバイスは、スイッチ、電力増幅器、低雑音増幅器、フィルタ、フィルタバンク、デュプレクサ、アップコンバータ、または、ＲＦ通信デバイス、例えばＲＦ送受信機のダウンコンバータの１つである、請求項１４から１８のいずれか一項に記載の電子デバイス。
【請求項21】
前記電子デバイスはコンピューティングデバイスである、請求項１４から１８のいずれか一項に記載の電子デバイス。
【請求項22】
前記電子デバイスは、無線通信システムの基地局に含まれる、請求項１４から２１のいずれか一項に記載の電子デバイス。
【請求項23】
前記電子デバイスは、無線通信システムのユーザ機器デバイスに含まれる、請求項１４から２１のいずれか一項に記載の電子デバイス。
【請求項24】
集積回路（ＩＣ）デバイスのためのコンタクト孔を形成する方法であって、
前記ＩＣデバイスの層の表面にガイドパターンを形成する段階と、
前記層の前記表面にラメラ相のトリブロックコポリマーを適用することによって、前記ガイドパターンに基づいて複数のラメラ構造を形成する段階であって、前記複数のラメラ構造のそれぞれは、第１ラメラ、第２ラメラ、および第３ラメラを含み、前記第２ラメラは、前記第１ラメラと前記第３ラメラとの間にある、段階と、
前記複数のラメラ構造の少なくとも一部から前記第２ラメラを除去することによって前記コンタクト孔を形成する段階と
を備える方法。
前記ＩＣデバイスの層の表面にガイドパターンを形成する段階と、
前記層の前記表面にラメラ相のトリブロックコポリマーを適用することによって、前記ガイドパターンに基づいて複数のラメラ構造を形成する段階であって、前記複数のラメラ構造のそれぞれは、第１ラメラ、第２ラメラ、および第３ラメラを含み、前記第２ラメラは、前記第１ラメラと前記第３ラメラとの間にある、段階と、
前記複数のラメラ構造の少なくとも一部から前記第２ラメラを除去することによって前記コンタクト孔を形成する段階と
を備える方法。
【請求項25】
前記第１ラメラおよび前記第３ラメラは両方、第１ポリマーを含み、前記第２ラメラは、前記第１ポリマーとは異なる第２ポリマーを含む、請求項２４に記載の方法。
【請求項26】
前記複数のラメラ構造の向きは、前記層の前記表面に対して垂直である、請求項２４または２５に記載の方法。
【請求項27】
前記層は格子パターンを含み、前記層の前記表面上に前記ラメラ相の前記トリブロックコポリマーを適用することによって、少なくとも前記ガイドパターンに基づいて、前記複数のラメラ構造を形成する段階は、
前記層の前記表面上に前記ラメラ相の前記トリブロックコポリマーを適用することによって、前記ガイドパターンおよび前記層の前記格子パターンに基づいて前記複数のラメラ構造を形成する段階
を含む、請求項２４から２６のいずれか一項に記載の方法。
前記層の前記表面上に前記ラメラ相の前記トリブロックコポリマーを適用することによって、前記ガイドパターンおよび前記層の前記格子パターンに基づいて前記複数のラメラ構造を形成する段階
を含む、請求項２４から２６のいずれか一項に記載の方法。
【請求項28】
前記格子パターンは、第１セクションおよび第２セクションの交互パターンを含み、前記第１セクションは第１材料を含み、前記第２セクションは、前記第１材料とは異なる第２材料を含む、請求項２７に記載の方法。
【請求項29】
前記コンタクト孔は、前記層における前記第１セクションの少なくとも一部の上に形成される、請求項２８に記載の方法。
【請求項30】
前記層の前記表面に対して垂直な方向に沿った前記複数のラメラ構造の長さと、前記方向に沿った前記コンタクト孔の長さとの比率は、０．３～２．０の範囲にある、請求項２４から２９のいずれか一項に記載の方法。
【請求項31】
前記ガイドパターンは、第１セクションおよび第２セクションの交互パターンを含み、
前記ガイドパターンは化学ガイドパターンであり、
前記第１セクションは第１材料を含み、
前記第２セクションは、前記第１材料とは異なる第２材料を含む、
請求項２４から３０のいずれか一項に記載の方法。
前記ガイドパターンは化学ガイドパターンであり、
前記第１セクションは第１材料を含み、
前記第２セクションは、前記第１材料とは異なる第２材料を含む、
請求項２４から３０のいずれか一項に記載の方法。
【請求項32】
前記ガイドパターンは、第１セクションおよび第２セクションの交互パターンを含み、
前記ガイドパターンはトポグラフィガイドパターンであり、
前記第２セクションは開口であり、
前記第１セクションは、前記開口を画定するガイド壁である、
請求項２４から３１のいずれか一項に記載の方法。
前記ガイドパターンはトポグラフィガイドパターンであり、
前記第２セクションは開口であり、
前記第１セクションは、前記開口を画定するガイド壁である、
請求項２４から３１のいずれか一項に記載の方法。
【請求項33】
前記ＩＣデバイスの前記層の前記表面上に前記ガイドパターンを形成する段階は、
前記開口に化学ガイドパターンを形成する段階であって、前記化学ガイドパターンは、第３セクションおよび第４セクションの交互パターンを含む、段階
を含み、前記第３セクションは第３材料を含み、前記第４セクションは、前記第３材料とは異なる第４材料を含む、
請求項３２に記載の方法。
前記開口に化学ガイドパターンを形成する段階であって、前記化学ガイドパターンは、第３セクションおよび第４セクションの交互パターンを含む、段階
を含み、前記第３セクションは第３材料を含み、前記第４セクションは、前記第３材料とは異なる第４材料を含む、
請求項３２に記載の方法。
【請求項34】
前記複数のラメラ構造の少なくとも一部から前記第２ラメラを除去することによって前記コンタクト孔を形成する段階は、
前記複数のラメラ構造の少なくとも一部に対してエッチング処理を実行して、前記第１ラメラおよび前記第３ラメラをエッチングするより高速で前記第２ラメラをエッチングする段階
を含む、請求項２４から３３のいずれか一項に記載の方法。
前記複数のラメラ構造の少なくとも一部に対してエッチング処理を実行して、前記第１ラメラおよび前記第３ラメラをエッチングするより高速で前記第２ラメラをエッチングする段階
を含む、請求項２４から３３のいずれか一項に記載の方法。
【請求項35】
集積回路（ＩＣ）デバイスのためのコンタクト孔を形成する方法であって、
前記ＩＣデバイスの第１層の表面上にトポグラフィガイドパターンを形成する段階であって、前記トポグラフィガイドパターンは複数の開口を含む、段階と、
前記トポグラフィガイドパターンの前記複数の開口のそれぞれに化学ガイドパターンを形成する段階と、
前記化学ガイドパターンを有する前記複数の開口においてブロックコポリマーを適用することによって、第２層を形成する段階と、
前記第２層から前記ブロックコポリマーの一部を除去することによって、前記第２層において前記コンタクト孔を形成する段階と
を備える方法。
前記ＩＣデバイスの第１層の表面上にトポグラフィガイドパターンを形成する段階であって、前記トポグラフィガイドパターンは複数の開口を含む、段階と、
前記トポグラフィガイドパターンの前記複数の開口のそれぞれに化学ガイドパターンを形成する段階と、
前記化学ガイドパターンを有する前記複数の開口においてブロックコポリマーを適用することによって、第２層を形成する段階と、
前記第２層から前記ブロックコポリマーの一部を除去することによって、前記第２層において前記コンタクト孔を形成する段階と
を備える方法。
【請求項36】
前記ブロックコポリマーは、ラメラ相のトリブロックコポリマーである、請求項３５に記載の方法。
【請求項37】
前記ラメラ相の前記トリブロックコポリマーは、第１ラメラ、第２ラメラおよび第３ラメラを含み、前記第２ラメラは前記第１ラメラと前記第３ラメラとの間にあり、前記第１ラメラおよび前記第３ラメラは第１ポリマーを含み、前記第２ラメラは、前記第１ポリマーとは異なる第２ポリマーを含む、請求項３６に記載の方法。
【請求項38】
前記トポグラフィガイドパターンの前記複数の開口のそれぞれにおいて前記化学ガイドパターンを形成する段階は、
前記第１層において、格子パターンに基づいて前記化学ガイドパターンを形成する段階であって、前記格子パターンは、第１セクションおよび第２セクションの交互パターンを含む、段階を含む、請求項３５から３７のいずれか一項に記載の方法。
前記第１層において、格子パターンに基づいて前記化学ガイドパターンを形成する段階であって、前記格子パターンは、第１セクションおよび第２セクションの交互パターンを含む、段階を含む、請求項３５から３７のいずれか一項に記載の方法。
【請求項39】
前記第２層から前記ブロックコポリマーの一部を除去することによって、前記第２層において前記コンタクト孔を形成する段階は、
前記第１層における前記第１セクションの少なくとも一部の上にある前記第２層の一部において前記コンタクト孔を形成する段階
を含む、請求項３８に記載の方法。
前記第１層における前記第１セクションの少なくとも一部の上にある前記第２層の一部において前記コンタクト孔を形成する段階
を含む、請求項３８に記載の方法。
【請求項40】
請求項１から１０のいずれか一項に記載のＩＣデバイスを形成するためのプロセスを更に備える、上述の請求項のいずれか一項に記載の方法。
【請求項41】
請求項１１から１３のいずれか一項に記載のＩＣパッケージを形成するためのプロセスを更に備える、上述の請求項のいずれか一項に記載の方法。
【請求項42】
請求項１４から２３のいずれか一項に記載の電子デバイスを形成するためのプロセスを更に備える、上述の請求項のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願の相互参照］
本願は、参照によって全体として組み込まれる、２０２０年１２月２１日に出願された米国仮特許出願第６３／１２８，２６４号の利益を主張する。
本願は、参照によって全体として組み込まれる、２０２０年１２月２１日に出願された米国仮特許出願第６３／１２８，２６４号の利益を主張する。
【0002】
本開示は、概して半導体デバイスに、より具体的には、半導体デバイスのビア開口に関する。
【背景技術】
【0003】
過去数十年にわたり、集積回路におけるフィーチャのスケーリングは、成長を続ける半導体産業を後押しする原動力であった。ますます微細なフィーチャへとスケーリングすることは、半導体チップの限られた面積上で機能ユニットの密度増大を可能にする。例えば、トランジスタサイズを縮小することにより、数が増加したメモリまたはロジックデバイスをチップ上に組み込みことが可能となり、収容力を増大させた製品の製造をもたらす。しかしながら、増加を続ける容量の原動力は、問題が無いわけではない。各デバイスおよび各インターコネクトのパフォーマンスの最適化の必要性は、ますます重要になっている。
【図面の簡単な説明】
【0004】
添付図面と併せて以下の詳細な説明を読むことにより、実施形態が容易に理解されよう。ここでの説明を簡易化するために、同様の参照符号は、同様の構造要素を指す。添付図面の図において、実施形態は、限定としてではなく、例として示されている。
【0005】
【0006】
【図2】いくつかの実施形態による、ラメラトリブロックコポリマーのグラフォエピタキシーベースの誘導自己組織化（ＤＳＡ）を使用することによってビア開口を形成するプロセスを示す。
【図3】いくつかの実施形態による、ラメラトリブロックコポリマーのグラフォエピタキシーベースの誘導自己組織化（ＤＳＡ）を使用することによってビア開口を形成するプロセスを示す。
【図4】いくつかの実施形態による、ラメラトリブロックコポリマーのグラフォエピタキシーベースの誘導自己組織化（ＤＳＡ）を使用することによってビア開口を形成するプロセスを示す。
【図5】いくつかの実施形態による、ラメラトリブロックコポリマーのグラフォエピタキシーベースの誘導自己組織化（ＤＳＡ）を使用することによってビア開口を形成するプロセスを示す。
【図6】いくつかの実施形態による、ラメラトリブロックコポリマーのグラフォエピタキシーベースの誘導自己組織化（ＤＳＡ）を使用することによってビア開口を形成するプロセスを示す。
【0007】
【0008】
【図8】いくつかの実施形態による、ポリマーナノコンポジットを使用することによってビア開口を形成するプロセスを示す。
【図9】いくつかの実施形態による、ポリマーナノコンポジットを使用することによってビア開口を形成するプロセスを示す。
【図10】いくつかの実施形態による、ポリマーナノコンポジットを使用することによってビア開口を形成するプロセスを示す。
【図11】いくつかの実施形態による、ポリマーナノコンポジットを使用することによってビア開口を形成するプロセスを示す。
【0009】
【図12】いくつかの実施形態による、化学エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【図13】いくつかの実施形態による、化学エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【図14】いくつかの実施形態による、化学エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【図15】いくつかの実施形態による、化学エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【0010】
【図16】いくつかの実施形態による、格子層の格子パターンに基づいてビア開口を形成するプロセスを示す。
【図17】いくつかの実施形態による、格子層の格子パターンに基づいてビア開口を形成するプロセスを示す。
【図18】いくつかの実施形態による、格子層の格子パターンに基づいてビア開口を形成するプロセスを示す。
【図19】いくつかの実施形態による、格子層の格子パターンに基づいてビア開口を形成するプロセスを示す。
【図20】いくつかの実施形態による、格子層の格子パターンに基づいてビア開口を形成するプロセスを示す。
【0011】
【図21】いくつかの実施形態による、混合エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【図22】いくつかの実施形態による、混合エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【図23】いくつかの実施形態による、混合エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【図24】いくつかの実施形態による、混合エピタキシーを使用することによってビア開口を形成するプロセスを示す。
【0012】
【図25】様々な実施形態による、ラメラトリブロックコポリマーを使用してビア開口を調整するプロセスを示すフローチャートである。
【0013】
【図26】様々な実施形態による、ポリマーナノコンポジットを使用してビア開口を調整するプロセスを示すフローチャートである。
【0014】
【図27】様々な実施形態による、混合エピタキシーを使用してビア開口を調整するプロセスを示すフローチャートである。
【0015】
【図28A】本明細書に開示される実施形態のいずれかによる、１または複数のビア開口を含み得るウェハおよびダイの上面図である。
【図28B】本明細書に開示される実施形態のいずれかによる、１または複数のビア開口を含み得るウェハおよびダイの上面図である。
【0016】
【図29】本明細書において開示される実施形態のいずれかによる、１または複数のビア開口を有する１または複数のＩＣデバイスを含み得る例示的なＩＣパッケージの例の側断面図である。
【0017】
【図30】本明細書に開示される実施形態のいずれかによる、１または複数のビア開口を実装する１または複数のＩＣデバイスを有するコンポーネントを含み得るＩＣデバイスアセンブリの側断面図である。
【0018】
【図31】様々な実施形態による、ラメラトリブロックコポリマー、ポリマーナノコンポジット、または混合エピタキシーを使用することによって調整されるビア開口を有する１または複数の集積回路（ＩＣ）デバイスを含み得る例示的なコンピューティングデバイスのブロック図である。
【発明を実施するための形態】
【0019】
概要
集積回路は一般的に、ビアの上の金属線または他のインターコネクトをビアの下の金属線または他のインターコネクトに電気的に接続するために、当技術分野においてビアとして知られている導電性のマイクロ電子構造を含む。ビアは典型的には、リソグラフィプロセスによって形成される。代表的には、フォトレジスト層は、誘電体層上にスピンコーティングされ得、フォトレジスト層は、パターニングされたマスクを通って、パターニングされたアクティニック放射に露出され得、次に、露出された層は、フォトレジスト層において開口を形成するように現像され得る。次に、当該フォトレジスト層の開口をエッチングマスクとして使用することによって、ビア用の開口が誘電体層にエッチングされ得る。この開口はビア開口と称される。例示的なビア開口はコンタクト孔である。最後に、ビア開口は、１または複数の種類の金属または他の導電性材料で充填され、ビアが形成され得る。ビアは、めっきスルービア、ブラインドビア（例えば、印刷回路基板（ＰＣＢ）の最外回路と隣接する内側の層とを接続するビア）、埋設ビア（例えば、ＰＣＢの回路層を接続するが、ＰＣＢの外側の層に到達しないビア）、または、他のタイプのビアであり得る。
集積回路は一般的に、ビアの上の金属線または他のインターコネクトをビアの下の金属線または他のインターコネクトに電気的に接続するために、当技術分野においてビアとして知られている導電性のマイクロ電子構造を含む。ビアは典型的には、リソグラフィプロセスによって形成される。代表的には、フォトレジスト層は、誘電体層上にスピンコーティングされ得、フォトレジスト層は、パターニングされたマスクを通って、パターニングされたアクティニック放射に露出され得、次に、露出された層は、フォトレジスト層において開口を形成するように現像され得る。次に、当該フォトレジスト層の開口をエッチングマスクとして使用することによって、ビア用の開口が誘電体層にエッチングされ得る。この開口はビア開口と称される。例示的なビア開口はコンタクト孔である。最後に、ビア開口は、１または複数の種類の金属または他の導電性材料で充填され、ビアが形成され得る。ビアは、めっきスルービア、ブラインドビア（例えば、印刷回路基板（ＰＣＢ）の最外回路と隣接する内側の層とを接続するビア）、埋設ビア（例えば、ＰＣＢの回路層を接続するが、ＰＣＢの外側の層に到達しないビア）、または、他のタイプのビアであり得る。
【0020】
過去、ビアのサイズおよび間隔は徐々に縮小化されており、将来的に、少なくともいくつかのタイプの集積回路（例えば、高度マイクロプロセッサ、チップセットコンポーネント、グラフィックチップ等）に対するビアのサイズおよび間隔は、徐々に縮小され続けることが予測される。ビアのサイズの１つの尺度は、ビア開口の限界寸法（例えば、直径、または、いくつかの他の横断断面寸法）である。ビアの間隔の１つの尺度は、もっとも近い隣接するビアの間の中心間距離を表すビアピッチである。
【0021】
このようなリソグラフィ処理によって、極めて小さいビアを極めて小さいピッチでパターニングする場合、いくつかの課題が出現する。１つのそのような課題は、ビアと上層インターコネクトとの間のオーバレイ、およびビアと下層ランディングインターコネクトとの間のオーバレイが、概して、ビアピッチの４分の１のオーダにある高い許容範囲で制御される必要があることである。ビアピッチは、時間と共により小さくスケーリングするので、オーバレイの許容範囲は、リソグラフィ機器よりさらに大きい速度でこれらと共にスケーリングする傾向がある。
【0022】
別のそのような課題は、ビア開口の限界寸法は一般に、リソグラフィスキャナの分解能より速くスケーリングする傾向があることである。ビア開口の限界寸法を低減するために、ビア開口調整技術が存在する。しかしながら、低減される量は、最小ビアピッチによって、ならびに、光学近接補正（ＯＰＣ）が十分に中性になるビア開口調整プロセスの能力によって制限される傾向があり、線幅粗さ（ＬＷＲ）および／または限界寸法均一性（ＣＤＵ）を著しく妥協しない傾向がある。さらに別のそのような課題は、限界寸法バジェットの同一の全体部分を維持するには、ビア開口の限界寸法が減少するにつれて、フォトレジストのＬＷＲおよび／またはＣＤＵ特性が、概して、改善する必要があることである。しかしながら、現在、大部分のフォトレジストのＬＷＲおよび／またはＣＤＵ特性は、ビア開口の限界寸法が減少するのと同じくらい迅速には改善していない。
【0023】
更なるこのような課題は、極めて小さいビアピッチが、概して、極端紫外線（ＥＵＶ）リソグラフィスキャナの分解能さえ下回る傾向があることである。結果として、一般的に２、３、またはそれ以上の異なるリソグラフィマスクが使用され得、コストが増加する傾向がある。ある時点において、ピッチが減少を続ける場合、ＥＵＶスキャナを使用して、これらの極めて小さいピッチのためのビア開口を印刷することは、複数のマスクを用いても、不可能であり得る。ＥＵＶによって画定されたビア開口は、多くの設計の柔軟性を提供し、マスクの数を節約することを助けるが、ＥＵＶによって画定されたビア開口は、プロセスの確率論的性質に起因して、ＬＷＲおよび／またはＣＤＵにおける多くの変動性を示す。限界寸法が減少するにつれて、変動性は増加する。加えて、必要なビア開口の限界寸法は、ＥＵＶが現在できることを超える。
【0024】
ＥＵＶ孔の限界寸法を低減するための現在の最新の方法は、相対的に大きい孔を印刷し、次に、エッチングを使用して最終寸法までテーパリングすることである。最初の孔寸法の任意の変動性は、テーパリング後も持続し、孔の消失をもたらす場合もある。ＤＳＡベースのビア開口調整アプローチは、エッチングテーパリングなしで最終寸法までＣＤをスケーリングし、かつ、ＣＤの変動を低減するために使用されてきた。ＤＳＡベースのビア開口調整は過去、円筒形ジブロックコポリマーを使用して実証されてきた。円筒形ジブロックコポリマーは、円筒（または孔）を形成するが、細長いビア開口を形成できない。円筒構造の１つの問題は、設計の柔軟性を制限することである。他の問題は、ジブロックコポリマーが、柔軟性（膨張および収縮）の限界にも起因して、ＣＤ不均一性の変動を調整できないことである。その結果、変動は十分に調整されない。
【0025】
したがって、ビア開口を調整するための改善された技術が必要である。
【0026】
本発明の実施形態は、第１層および第２層を含むＩＣデバイスに関する。第２層は第１層に隣接する。第２層はラメラ構造を含む。個別のラメラ構造は２つのラメラ間のビアを含む。２つのラメラは電気的に絶縁され、ビアは導電性材料を含む。２つのラメラは、トリブロックコポリマーの２つの異なるブロックであり得る。２つのラメラは同一のポリマーを含み得る。ビアは導電性材料を含む。ビアは、スルービア、ブラインドビア、または埋設ビアであり得る。いくつかの実施形態において、第１層は、第１セクションおよび第２セクションの交互パターンである格子パターンを含む。第２セクションは、第１セクションとは異なる材料を含む。ビアは、第１層の第１セクションに隣接する第２層の部分にある。
【0027】
本発明の実施形態はまた、ラメラ相（「ラメラトリブロックコポリマー」）を形成するトリブロックコポリマーを使用することによってビア開口を調整することに関する。ジブロックコポリマーと比較して、ラメラトリブロックコポリマーは、圧縮および膨張に関して、より高い程度の柔軟性を示す。また、ラメラトリブロックコポリマーは、ＩＣデバイスに望ましい、細長いビア開口を形成し得る。ジブロックコポリマーと比較して、ラメラトリブロックコポリマーは、入力パターンの変動について、遥かに広いプロセスウィンドウを示し、ＣＤにおける大きい変動を有するビア開口を調整し得る。加えて、ラメラトリブロックコポリマーは、ビア開口の形状およびサイズに関して、遥かに高い柔軟性を提供する。様々な実施形態において、トリブロックコポリマー分子は、第１ポリマーの２つのブロック、および、第１ポリマーとは異なる第２ポリマーのブロックを含む。第２ポリマーのブロックは、第１ポリマーのブロックの間にある。トリブロックコポリマー分子のラメラ相は、３つのラメラ、すなわち、第１ポリマーの２つのラメラ、および、第１ポリマーの２つのラメラの間の第２ポリマーのラメラを含む。ラメラトリブロックコポリマーは、半導体層の表面上で自己組織化され得、半導体層の表面に対して垂直方向に延在する。ラメラトリブロックコポリマーの自己組織化は、グラフォエピタキシー、化学エピタキシー、または、両方の組み合わせに基づき得る。第２ポリマーのラメラは、ビア開口を形成するために、ラメラトリブロックコポリマーから除去され得る。ビア開口の寸法は、第２ポリマーのラメラの寸法に少なくとも部分的に基づく。いくつかの実施形態において、ビア開口の寸法の均一性を制御するために、第１ポリマーは第２ポリマーより強固である。そのようなラメラトリブロックコポリマーを使用することによって調整されたビア開口は、ジブロックコポリマーを使用することによって調整されたビア開口と比較して、より良いＣＤＵを有し得る。
【0028】
本発明の更なる実施形態は、ポリマーナノコンポジットを使用することによってビア開口を調整することに関する。様々な実施形態において、ポリマーナノコンポジット分子は、ナノ粒子およびポリマー（例えばブロックコポリマー）を含む。ポリマー鎖はナノ粒子に取り付けられる。ナノ粒子は、複数の寸法のポリマーによって囲まれ得る。ポリマーナノコンポジットの一実施形態は、ナノ粒子が円筒である円筒形相を形成し、ポリマーは、ナノ粒子円筒を囲む中空の円筒である。ナノ粒子円筒がポリマーナノコンポジット分子から除去されることにより、ビア開口が形成され得る。ビア開口の寸法は、ナノ粒子の寸法に基づくので、ポリマーナノコンポジット分子のナノ粒子の寸法が一貫している限り、ビア開口は、同一または同様の寸法を有し得る。従って、ビア開口は、ＣＤの変動とは無関係であり得、１つのＣＤ分布を提供し得る。ポリマーの形状はＣＤを画定する。
【0029】
本発明の更なる実施形態は、混合エピタキシー手法を使用することによってビア開口を調整することに関する。混合エピタキシー手法は、グラフォエピタキシーおよび化学エピタキシーの組み合わせである。いくつかの実施形態において、グラフォエピタキシーは、壁および壁の間の開口を含むトポグラフィガイドパターンを形成するために使用される。更に、各開口において化学ガイドパターンを形成するために、化学エピタキシーが使用される。従って、混合エピタキシー手法は、トポグラフィガイドパターン、および、トポグラフィガイドパターン内の化学ガイドパターンを含む混合ガイドパターンを提供する。混合ガイドパターンは、ジブロックコポリマー、トリブロックコポリマーまたはポリマーナノコンポジットのＤＳＡに使用され得る。そのようなアプローチは、ビアの配置中に発生し得る任意のＥＰＥ（エッジ配置エラー）を調整し得、望ましいビア設計にビアを誘導できる。グラフォエピタキシーだけに基づくビア開口調整と比較して、混合エピタキシー手法は、遥かに広いプロセスウィンドウを有し得、ビア開口のＣＤ不均一性における遥かに大きい変動を許容し、調整し得る。このアプローチはまた、ビア開口設計における更なる柔軟性を提供し得る。
【0030】
本明細書において説明されるような、ラメラトリブロックコポリマー、ポリマーナノコンポジット、または混合エピタキシーを使用することによって調整される１または複数のビア開口を有する様々なＩＣデバイスは、ＩＣに関連付けられる１または複数のコンポーネントにおいて実装され得、もしくは、それに関連付けられ得、または／および、そのような様々なコンポーネントの間で実装され得る。様々な実施形態において、ＩＣに関連付けられたコンポーネントは、例えば、トランジスタ、ダイオード、電源、抵抗器、コンデンサ、インダクタ、センサ、送信機、受信機、アンテナなどを含む。ＩＣに関連付けられたコンポーネントは、ＩＣに搭載されたもの、または、ＩＣに接続されたものを含み得る。ＩＣは、アナログまたはデジタルのいずれであり得、ＩＣに関連付けられるコンポーネントに応じて、マイクロプロセッサ、オプトエレクトロニクス、ロジックブロック、音声増幅器など、多くの用途において使用され得る。ＩＣは、コンピュータにおける１または複数の関連機能を実行するためのチップセットの一部として採用され得る。
【0031】
いくつかの実施形態において、本明細書において説明されるようなラメラトリブロックコポリマー、ポリマーナノコンポジット、または混合エピタキシーを使用することによって調整されるビア開口は、ＩＣデバイスのメタライゼーションスタックの導電性ビアを形成するために使用され得る。「メタライゼーションスタック」（「インターコネクトスタック」と称される場合もある）という用語は、ＩＣチップの異なる回路コンポーネントへの接続を提供するための１または複数のインターコネクトのスタックを指すために使用され得る。「インターコネクト」という用語は、ＩＣに関連付けられた１または複数のコンポーネントへの、または／および、そのような様々なコンポーネント間の電気接続を提供するための、導電性材料から形成された任意の要素を説明するために使用され得る。一般的に、「インターコネクト」は導電線／配線（「線」または「金属線」または「トレンチ」と称される場合もある）および導電性ビア（「ビア」または「金属ビア」と称される場合もある）の両方を指し得る。一般的に、「導電線」という用語は、典型的には、ＩＣチップの平面内に提供される層間低ｋ誘電体を含む誘電体材料によって絶縁される導電素子を説明するために使用され得る。そのような導電線は典型的には、複数のレベルに、または、メタライゼーションスタックの複数の層にスタックされる。他方で、「導電性ビア」という用語は、異なるレベルの２以上のトレンチコンタクトを相互接続する導電素子を説明するために使用され得る。この目的で、ＩＣチップの平面に対して実質的に垂直にビアが提供され得、隣接するレベルにおける２つの導電線、または、隣接するレベルにない２つの導電線を相互接続し得る。
【0032】
説明の目的で、特定の数、材料、および構成は、複数の例示的な実装の完全な理解を提供するために記載される。しかしながら、当業者にとっては、本開示が具体的な詳細なしで実施され得ること、または／および、本開示が、説明された態様の一部のみで実施され得ることは明らかである。他の場合において、例示的な実装を不明瞭化しないように、既知のフィーチャが省略または簡略化される。
【0033】
更に、実施され得る実施形態が例示として示される、本願の一部を形成する添付図面を参照する。他の実施形態が利用されてよいこと、並びに本開示の範囲を逸脱することなく、構造的または論理的な変更がなされてよいことを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではない。
【0034】
図面は、その中の要素の相対的配置を示すことを意図しており、これらの図のデバイスアセンブリは、具体的に示されない他の要素（例えば、様々な界面層）を含み得る。同様に、図面を参照して材料の特定配置が説明されるが、中間の材料がこれらの図面のデバイスおよびアセンブリに含まれ得る。なお更に、様々なデバイスの表示のいくつかの要素は、図面において、平面上の長方形として、または、直方体から形成されるものとして示されるが、また、例示的な構造のいくつかの概略図は、厳密な直角および直線で示されるが、これは単に説明を容易にするためのものであり、これらのアセンブリの実施形態は、半導体デバイスアセンブリを製造するために使用される製造プロセスの必要性から、場合によってはそれらに起因して不可避的に、曲線であり、丸みを帯び、または、さもなければ、不規則な形状であり得る。したがって、そのような概略図は、実際のプロセスの限界を反映しないことがあり得、当該限界により、例えば、走査電子顕微鏡（ＳＥＭ）イメージ、または、透過電子顕微鏡（ＴＥＭ）イメージを使用して、本明細書に説明される構造のいずれかが検証されるときに、フィーチャがそこまで「理想的」に見えないことがあり得ることが理解されるべきである。実際の構造のそのようなイメージにおいて、例えば、材料の不完全な直線のエッジ、テーパ状のビアまたは他の開口、意図しない丸みのある角、または、異なる材料層の厚さの変動、時折の捻じれ、エッジ、または、結晶領域内の組み合わせ転移、または、単一の原子もしくは原子の集団の時折の転移欠陥など、あり得るプロセスの欠陥も見られ得る。ここに列挙されないが、デバイス製造の分野において一般的な他の欠陥があり得る。例えば、光学顕微鏡、ＴＥＭ、またはＳＥＭを使用する、レイアウトおよびマスクデータの検査、および、回路を再構築するためのデバイスの一部のリバースエンジニアリング、または、例えば、物理的欠陥分析（ＰＦＡ）を使用する、本明細書において説明される様々なデバイス要素の形状および位置を検出するためのデバイスの断面の検査は、本明細書において説明されるような裏側コンタクト形成のプレースホルダを使用して製造される１または複数のトランジスタ装置の存在の決定を可能にする。
【0035】
特許請求された発明の理解に最も寄与する態様において、様々なオペレーションは、順番に行われる複数の別個のアクションまたはオペレーションとして説明されてよい。しかしながら、記載の順序は、これらのオペレーションが必ず順序に依存するものであることを示唆するものとして解釈されるべきではない。特に、これらのオペレーションは、提示の順序で実行されてなくてよい。説明されるオペレーションは、説明される実施形態とは異なる順序で実行され得る。様々な追加のオペレーションが実行されてよく、または、説明されるオペレーションは、追加の実施形態において省略されてよい。
【0036】
本開示の目的において、「Ａおよび／またはＢ」という文言は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的において、「Ａ、Ｂおよび／またはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、Ｂ、およびＣ）を意味する。「間」という用語は、測定範囲を参照して使用されるとき、測定範囲の終端を含む。
【0037】
説明は、「一実施形態において（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」または「複数の実施形態において（ｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」という文言を用いるが、当該文言はそれぞれ、同一のまたは異なる実施形態の１または複数を指してよい。本開示の実施形態に関して用いられる「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」等の用語は、同義語である。本開示は、図面の様々なフィーチャを説明するために、「上」、「下」、「上部」、「下部」、および「横」など、視点ベースの説明を使用し得るが、これらの用語は単に、説明を容易にするためのものであり、望ましい、または、必要な向きを示唆するものではない。添付図面は、必ずしも縮尺通りに描画されるものではない。別段の指定が無い限り、共通のオブジェクトを説明するための「第１」、「第２」、「第３」などの序詞の使用は単に、同様のオブジェクトの異なるインスタンスが参照されていることを示すものであり、そのように説明されるオブジェクトが、時間的、空間的、ランク、または、任意の他の方式において、与えられた順番である必要があることを示唆する意図はない。
【0038】
以下の詳細な説明において、例示的な実装の様々な態様は、業務の要旨を他の当業者に伝えるために当業者によって一般的に採用される用語を使用して説明される。
【0039】
例えば、いくつかの説明は、ソース領域／コンタクト、または、ドレイン領域／コンタクトのいずれかである特定のソースまたはドレイン領域またはコンタクトを参照し得る。しかしながら、別段の指定が無い限り、トランジスタのどの領域／コンタクトがソース領域／コンタクトとみなされ、どの領域／コンタクトがドレイン領域／コンタクトとみなされるかは重要でない。なぜなら、特定の動作条件において、ソースおよびドレインの指定は多くの場合、交換可能であるからである。したがって、本明細書において提供される説明は、領域／コンタクトがソース領域／コンタクトまたはドレイン領域／コンタクトのいずれであり得ることを示すために、「Ｓ／Ｄ領域／コンタクト」という用語を使用し得る。
【0040】
別の例において、別段の定めが無い限り、「パッケージ」および「ＩＣパッケージ」という用語は、使用される場合、「ダイ」および「ＩＣダイ」という用語と同義語であり、「絶縁」という用語は、「電気的絶縁」を意味し、「伝導」という用語は、「電気的伝導」を意味する。特定の要素は、本明細書において単数形で参照され得る、そのような要素は複数のサブ要素を含み得る。例えば、「導電性材料」は、１または複数の導電性材料を含み得る。
【0041】
別の例において、「酸化」、「炭化物」、「窒化物」などの用語は、使用される場合、それぞれ、酸素、炭素、窒素などを含む化合物を指し、「高ｋ誘電体」という用語は、酸化ケイ素より高い誘電率を有する材料を指し、「低ｋ誘電体」という用語は、酸化ケイ素より低い誘電率を有する材料を指す。
【0042】
更に別の例において、「接続」という用語は、接続されているものの間の、いかなる中間のデバイスも無い、直接的な電気的または磁気的接続を説明するために使用され得、一方、「結合」という用語は、接続されているものの間の直接的な電気的または磁気的接続、または、１または複数の中間の受動または能動デバイスを介する間接的な接続のいずれかを説明するために使用され得る。「回路」という用語は、互いに協働して望ましい機能を提供するように配置された１または複数の受動および／または能動コンポーネントを説明するために使用され得る。
【0043】
「実質的に」、「近い」、「概ね」、「近く」、および「約」という用語は一般に、本明細書において説明される、または、当技術分野において知られている特定の値の文脈に基づく、目標値の＋／－５～２０％以内であることを指す。同様に、様々な要素の向きを示す用語、例えば、「同一面」、「垂直」、「直交」、「平行」、または、要素間の任意の他の角度は一般に、本明細書において説明される、または、当技術分野において知られている特定の値の文脈に基づく、目標値の＋／－５～２０％以内であることを指す。
【0044】
加えて、用語「含む」、「含み」、「備える」、「備え」、「有する」、「有し」、または、それらの任意の他の変形は、非排他的な包含をカバーすることが意図される。例えば、要素の列挙を含む方法、プロセス、デバイスまたはシステムは、それらの要素のみに必ずしも限定されるものではなく、明示的に列挙されない他の要素、または、そのような方法、プロセス、デバイス、またはシステムに固有の他の要素を含み得る。また、「または」という用語は、包括的な「または」を指し、排他的な「または」を指すものではない。
【0045】
本開示のシステム、方法およびデバイスは各々、複数の革新的な態様を有するが、そのいずれも、単独では、本明細書において開示されるすべての望ましい属性に寄与しない。本明細書において説明される主題の１または複数の実装の詳細は、下の説明および添付図面において記載される。
例示的なラメラトリブロックコポリマー
例示的なラメラトリブロックコポリマー
【0046】
図１Ａ～図１Ｂは、いくつかの実施形態による、ラメラ相のトリブロックコポリマーを示す。ラメラ相のトリブロックコポリマーはまた、ラメラトリブロックコポリマーと称される。ラメラトリブロックコポリマーは、グラフォエピタキシー、化学エピタキシー、または混合エピタキシーに基づいて、ＤＳＡを通じてビア開口（コンタクト孔など）を調整するために使用され得る。図１Ａは、いくつかの実施形態による、トリブロックコポリマー（「トリブロックコポリマー分子１００」）の分子１００を示す。図１Ｂは、いくつかの実施形態による、トリブロックコポリマーのラメラ構造１３０を示す。
【0047】
トリブロックコポリマー分子１００は、共有結合したモノマーの鎖から形成されるポリマー分子である。トリブロックコポリマーにおいて、少なくとも２つの異なるタイプのモノマーがあり、これらの異なるタイプのモノマーは主に、モノマーの異なるブロックまたは連続的な列の中に含まれる。図１Ａに示されるように、トリブロックコポリマー分子１００は、ポリマーＡの２つのブロック１１０、および、ポリマーＢのブロック１２０を含む。ポリマーＢのブロック１２０は、ポリマーＡの２つのブロック１１０の間にある。ポリマーＡのブロック１１０、および、ポリマーＢのブロック１２０は、共に共有結合している。ポリマーＡのブロックおよびポリマーＢのブロックは、概ね等しい長さであり得る、または、１つのブロックが他方より著しく長いことがあり得る。ポリマーＡ１１０の個々のブロックは主に、共有結合で連結されたモノマーＡの鎖（例えば、Ａ‐Ａ‐Ａ‐Ａ‐Ａ...）を含み。一方、ポリマーＢのブロック１２０は主に、共有結合で連結されたモノマーＢの鎖（例えば、Ｂ‐Ｂ‐Ｂ‐Ｂ‐Ｂ...）を含む。モノマーＡおよびＢは、当技術分野において知られているブロックコポリマーにおいて使用される異なるタイプのモノマーのいずれかを表し得る。ポリマーＡ１１０およびポリマーＢ１２０の例として、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリジメチルシロキサン、何等かのポリエステル、何等かのポリウレタン、アクリル樹脂、エポキシ、Ｐ（ｔ‐アクリル酸ブチル）、ポリアクリル酸、ポリアクリルアミド、無水マレイン酸ポリマー、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリブタジエン、ポリ酢酸ビニル、ポリ乳酸、ポリブチルアクリレート、ポリ乳酸、ポリカプロラクトン、ポリ（エチレングリコール）、ポリイソプレンなどが挙げられる。他の実施形態において、ポリマーＡ１１０またはポリマーＢ１２０は、他のポリマーであり得る。
【0048】
図１Ａにおけるトリブロックコポリマー分子１００は、ポリマーＡの２つのブロック１１０、および、ポリマーＢのブロック１２０を含むが、トリブロックコポリマー分子１００の他の実施形態は、ポリマーＡのブロック１１０、ポリマーＢのブロック１２０、ポリマーＣのブロックを含み得、ポリマーＢのブロック１２０は、ポリマーＡのブロック１１０とポリマーＣのブロックとの間にある。ポリマーＣは、ポリマーＡ１１０およびポリマーＢ１２０とは異なるポリマーである。また、個々のブロックは異なるタイプのモノマーを含み得る。例えば、個々のブロック自体は、２以上のタイプのモノマーのコポリマーであり得る。
【0049】
いくつかの実施形態において、ポリマーＡのブロック１１０およびポリマーＢのブロック１２０は、異なる化学的特性を有する。一例において、ブロックの１つは、相対的に疎水性が高い（例えば、水を嫌う）ことがあり得、他方は、相対的に親水性（水を好む）ことがあり得る。別の例として、ブロックの１つは、油との類似性が相対的に高いことがあり得、他のブロックは、水との類似性が相対的に高いことがあり得る。ポリマーの異なるブロック間の化学的特性のそのような違い（親水性と疎水性との違い、または、他の違い）は、トリブロックコポリマー分子１００の自己組織化を引き起こし得る。例えば、自己組織化は、ポリマーブロックのミクロ相分離に基づき得る。概念的に、これは、一般に非混和性である油および水の相分離と同様であり得る。同様に、ポリマーブロック間の親水性の違い（例えば、１つのブロックは、相対的に疎水性であり、他方のブロックは相対的に親水性である）は、他方の化学的忌避性に起因して異なるポリマーブロックが互いに離れようとする、大まかに類似するミクロ相分離を引き起こし得る。
【0050】
しかしながら、ポリマーブロックは、互いに共有結合するので、巨視的なスケールで完全には分離できない。むしろ、所与のタイプのポリマーブロックは、同一のタイプの他の分子のポリマーブロックに対して分離する、または、それと集合する傾向があり得る。疎水性と親水性との違いに基づく、または、それ以外に基づく、トリブロックコポリマー分子１００の自己組織化は、極めて小さい周期的構造（例えば、厳密な間隔を空けたナノスケール構造）を形成するために使用され得る。いくつかの実施形態において、トリブロックコポリマーは、ナノスケールのラメラ構造（例えば、３つのポリマーブロックから形成される３つのラメラを含むラメラ構造）、または、ビア開口を調整するのに使用され得る他のナノスケール構造を形成するために使用される。ラメラの寸法は、ポリマーブロックの長さに少なくとも部分的に依存する。トリブロックコポリマーは、六方最密充填円筒、体心立方球など、他の形状のナノ構造に自己組織化され得る。
【0051】
図１Ｂの実施形態において、トリブロックコポリマー分子１００の自己組織化はラメラ構造１３０を形成する。下で更に説明されるように、ラメラ構造１３０は、グラフォエピタキシー、化学エピタキシー、または混合エピタキシーを使用することによって形成され得る。ラメラ構造１３０は、２つのポリマーＡラメラ１４０および１６０、ならびにポリマーＢラメラ１５０を含む。ポリマーＢラメラ１５０は、２つのポリマーＡラメラ１４０と１６０との間にある。ラメラ構造１３０は、ビア開口を調整するために、ＩＣデバイスのビア開口において形成され得る。ポリマーＢラメラ１５０が除去されることにより、ＩＣデバイスにおいて調整されたビア開口が形成され得る。従って、ポリマーＢラメラ１５０の寸法は、ビア開口の寸法を少なくとも部分的に画定する。
【0052】
いくつかの実施形態において、ポリマーＡ１１０およびポリマーＢ１２０は、異なる機械的特性を有する。例えば、ポリマーＡ１１０は、ポリマーＢ１２０より強固である。従って、ポリマーＡラメラ１４０および１６０は、ポリマーＢラメラ１５０より強固である。一実施形態において、ラメラ構造１３０のポリマーＡラメラ１４０および１６０は、第１閾値より上の剛性を有し、ポリマーＢラメラ１５０は、第１閾値より低い第２閾値より下の剛性を有する。ポリマーＢ１２０はより柔軟なので、トリブロックコポリマー分子１１０がラメラ構造１３０を形成するとき、ポリマーＢ１２０のブロックは、ポリマーＡ１１０のブロックの間で、より容易に伸長または圧縮され得る。一実施形態において、トリブロックコポリマー分子１１０の自己組織化中に、ポリマーＢ１２０のブロックは、それ自体で折れ曲がる。ポリマーＡラメラ１４０および１６０のより高い剛性は、ポリマーＢラメラ１５０の均一のサイズを確実にすることを助け、結果として、調整されたビア開口の均一のサイズを確実にすることを助ける。また、ポリマーＢラメラ１５０は相対的に柔軟なので、ポリマーＢラメラ１５０は、ポリマーＡラメラ１４０および１６０をエッチングしない、または、ほとんどエッチングしないエッチング処理を通じて除去され得、これにより、調整されたビア開口の均一のサイズを更に確実にする。したがって、円筒形デブロックコポリマーを用いてビア開口を調整する方法と比較して、ラメラトリブロックコポリマーを使用するビア開口調整は、より良いＣＤＵを提供する。
【0053】
いくつかの実施形態において、ラメラ構造１３０は、層１７０の表面上に形成される。図１Ｂに示されるように、ラメラ構造１３０は、層１７０の表面に対して垂直である、Ｙ軸に沿った向きを有する。層１７０は半導体基板であり得る。いくつかの実施形態において、層１７０は、格子パターン、例えば、第１セクションおよび第２セクションの交互パターンを含む。第１セクションは、第２セクションとは異なる材料を含む。ラメラ構造１３０は、格子パターンに従って形成され得る。格子パターンに従ってラメラ構造を形成することに関する更なる詳細が、図１６～図２０に関連して以下で説明される。
【0054】
図２～図６は、いくつかの実施形態による、ラメラトリブロックコポリマーのグラフォエピタキシーベースのＤＳＡを使用することによってビア開口５２０を形成するプロセスを示す。ラメラトリブロックコポリマーの一実施形態は、図１Ａ～図１Ｂに関連して上で説明されるラメラトリブロックコポリマーである。
【0055】
図２は、基板２１０上の（例えば、それに取り付けられた）中間層２２０を含むＩＣデバイス２００を示す。基板２１０は半導体材料を含み得る。半導体材料の例は、例えば、単結晶シリコン、多結晶シリコン、絶縁体上のシリコン（ＳＯＩ）、他の好適な半導体材料、または、それらのいくつかの組み合わせを含む。基板２１０はまた、金属、誘電体、ドーパントなどの他の材料を含み得る。いくつかの実施形態において、基板２１０は、トランジスタなどの様々なＩＣコンポーネントを含み得る。いくつかの実施形態において、基板２１０は、集積回路を製造するために使用される一般のワークピースオブジェクトである。
【0056】
中間層２２０は、誘電体または絶縁材料を含み得る。誘電体材料の例として、例えば、シリコン酸化物（例えば、二酸化シリコン（ＳｉＯ））、ドープされたシリコン酸化物、フッ素化シリコン酸化物、炭素ドープされたシリコン酸化物、当技術分野において知られている様々な低ｋ誘電体材料、および、それらの組み合わせを含む。誘電体層は、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）などの従来の技法によって、または、他の堆積方法によって形成され得る。一実施形態において、中間層２２０は、ラメラトリブロックコポリマーの自己組織化をガイドする格子パターンを含む。格子パターンに関する更なる情報が、図１６から図２０に関連して以下で説明される。
【0057】
図３はＩＣデバイス３００を示す。ＩＣデバイス３００は、ＩＣデバイス２００上、例えば、中間層２２０の表面上にガイドパターン層３１０を形成することによって製造される。ガイドパターン層３１０はトポグラフィガイドパターンを含む。トポグラフィガイドパターンは、ラメラトリブロックコポリマーの自己組織化を誘導する。いくつかの実施形態において、トポグラフィガイドパターンは、通約可能性、側方秩序化、閉じ込め効果などの機構を通じてラメラトリブロックコポリマーの自己組織化を誘導する。
【0058】
図３において、トポグラフィガイドパターンは、開口３２０（個々に「開口３２０」と称される）およびガイド壁３３０（個々に「ガイド壁３３０」と称される）の交互パターンである。各開口３２０は、開口３２０を画定する２つのガイド壁３３０の間にある。ガイドパターン層３１０は、ＥＵＶ、（例えば、波長１９３ｎｍの紫外線（ＵＶ）光を使用することによる）液浸リソグラフィ、ディープＵＶリソグラフィ（例えば、ドライ１９３ｎｍフォトリソグラフィ）など、様々なリソグラフィ技術を使用して形成され得る。開口３２０はビア開口であり得る。しかしながら、上で説明されたリソグラフィ技術の技術的課題に起因して、ビア開口は十分なＣＤＵを有しない。ビア開口のサイズは、望ましい程度より、著しく変動し得る。したがって、ビア開口は、例えば、ラメラトリブロックコポリマーのＤＳＡを通じて調整される必要がある。
【0059】
いくつかの実施形態において、ガイドパターン層３１０は、物理的に適合され得るか、または、化学的に修飾され得ることにより、ラメラトリブロックコポリマーの異なるポリマーブロックに対して異なる親和性を付与し、中間層２２０に対して垂直である、ラメラトリブロックコポリマーの向きを実施する。他の実施形態において、ガイドパターン層３１０を修飾するために表面処理が実行され得る。表面処理は、ガイドパターン層３１０の一部（例えば、開口３２０の表面）を化学的に中性にし得るか、または、トリブロックコポリマーの異なるポリマーブロックに対して少なくとも相対的により中性にし得る。非中性表面は、１つのポリマーブロックに対して、別のポリマーブロックより大きい相互作用（例えば、反発または誘引）の傾向を有し得る。そして、非中性表面は、望ましくないことがあり得る方式で、トリブロックコポリマーの自己組織化に影響する傾向がある。いくつかの実施形態において、表面処理は、トリブロックコポリマーの異なるポリマーブロックの間の中間である化学的特性（例えば、親水性／疎水性の特性）を有するコーティングの適用であり得る。いくつかの実施形態において、コーティングは、スピンコーティング、スプレーコーティング、ディップコーティング、浸漬コーティング、または、さもなければ、異なるポリマーブロックの対応する化学的特性の概ね間にある化学的特性（例えば、親水性）を有する材料の相対的に薄いコーティングを堆積または適用することによる適用であり得る。コーティングの例示的な材料は、異なるブロックコポリマーの交互のモノマーを有するコポリマーである。例えば、ポリマーＡのブロックおよびポリマーＢのブロックを含むトリブロックコポリマーについては、コーティングは、ＡおよびＢのコポリマーを含み得、ここで、モノマーＡおよびＢは、コポリマー内において高度に混合される（例えば、Ａ－Ｂ－Ａ－Ｂ－Ａ－Ｂ－ＡＢ－Ａ－Ｂ、Ａ－Ａ－Ｂ－Ｂ－Ｂ－Ａ－Ｂ－Ｂ－Ａ－Ａ－Ａなど）。追加的に、または交互に、他のタイプの表面処理（例えば、酸化または脱酸化）が、ガイドパターン層３１０を修飾するために使用され得る。
【0060】
図４は、ラメラトリブロックコポリマーでＩＣデバイス３００の開口３２０を充填することによって形成されるＩＣデバイス４００を示す。いくつかの実施形態において、開口３２０はトリブロックコポリマーの融解物で充填される。トリブロックコポリマーは、例えば、トリブロックコポリマーにおける３つのブロックのミクロ相分離を通じて、ガイドパターンによって誘導されて自己組織化し、ラメラトリブロックコポリマーを形成する。一実施形態において、トリブロックコポリマーの自己組織化は、トリブロックコポリマー分子の異なるポリマーブロックの再配置または再位置決めを通じて発生する。トリブロックコポリマーの自己組織化は、トポグラフィガイドパターンによって誘導される。一実施形態において、トリブロックコポリマーの自己組織化は、表面力、例えば、ガイド壁３３０によって適用される引張力によって駆動され得る。自己組織化プロセス中、ラメラ構造４１０は、ガイド壁３３０に対してアライメントされる。これは、リソグラフィアライメントと比較してより良いアライメントを実現し、したがって、非常に小さい（例えばナノスケール）ビア開口を形成するために使用され得る。
【0061】
いくつかの実施形態において、自己組織化を開始、加速、または、さもなければ促進するべく、アニール処理がトリブロックコポリマーに適用され得る。いくつかの実施形態において、アニール処理は、溶剤蒸気の雰囲気において発生する溶剤アニール処理であり得る。溶剤蒸気は、アセトン、テトラヒドロフラン、または他のタイプの有機溶媒の蒸気であり得る。溶剤アニール処理は、トリブロックコポリマーなど、より大きいポリマーの拡散および自己組織化キネティクスを意図するものであり得る。他の実施形態において、アニール処理は、トリブロックコポリマーの温度を増加させるように動作可能である処理を含み得る。そのような処理の一例として、ＩＣデバイス４００（例えば、オーブンにおける、または、サーマルランプ下の）を加熱すること、赤外線をトリブロックコポリマーに適用すること、または、さもなければ、トリブロックコポリマーに熱を加える、もしくは、トリブロックコポリマーの温度を増加させることが挙げられる。加熱は、ミクロ相分離の速度を増加させるべく、エネルギーをトリブロックコポリマー分子の分子に提供し、それらをより流動的／柔軟にすることを助け得る。アニールは、ミクロ相分離の速度を増加させるほど十分に高いが、トリブロックコポリマーまたはＩＣデバイス４００の他のコンポーネントの損傷を回避するほど十分に低い温度で実行される。いくつかの実施形態において、アニール温度は５０℃～３００℃の範囲にある。
【0062】
図３に示されるように、ラメラ構造４１０（個々に「ラメラ構造４１０」と称される）は、開口３２０を充填し、ガイド壁３３０の間に存在する。ラメラ構造４１０の一実施形態は、図１Ｂにおけるラメラ構造１３０である。図３の実施形態において、各開口３２０は、１つのトリブロックコポリマー分子、例えば、１つのラメラ構造４１０を形成する、図１Ａにおけるトリブロックコポリマー分子１００で充填される。他の実施形態において、各開口３２０は、複数のラメラ構造を形成する複数のトリブロックコポリマー分子で充填され得る。
【0063】
ラメラ構造４１０は、第１ラメラ４２０、第２ラメラ４３０、および第３ラメラ４４０を含み、これらは、トリブロックコポリマーの３つのブロックから形成される。第２ラメラ４３０は、第１ラメラ４２０と第３ラメラ４４０との間にあり、第１ラメラ４２０および第３ラメラ４４０とは異なるポリマーを有する。第１ラメラ４２０の一実施形態は、図１ＢにおけるポリマーＡラメラ１４０である。第２ラメラ４３０の一実施形態は図１ＢにおけるポリマーＢラメラ１５０である。第３ラメラ４４０の一実施形態は、図１ＢにおけるポリマーＡラメラ１６０である。ラメラ構造４１０の他の実施形態は、異なるラメラを含み得る。例えば、第１ラメラ４２０は、第３ラメラ４４０とは異なるポリマーを含み得る。第１ラメラ４２０、第２ラメラ４３０、および第３ラメラ４４０は、図４に示されるように、中間層２２０に対して垂直に、Ｙ軸に沿って延在する。図４において、Ｙ軸に沿ったラメラ構造４１０の長さは、開口３２０の長さより小さい。他の実施形態において、ラメラ構造４１０の長さは、開口３２０の長さと同一であり得る。第１ラメラ４２０、第２ラメラ４３０、および第３ラメラ４４０は、Ｘ軸またはＺ軸に沿った、同一または異なる幅を有し得る。
【0064】
トリブロックコポリマー分子の自己組織化により、ラメラ構造４１０は、例えばＸ次元およびＺ次元において、対応する開口３２０の実質的に中心に合わせられ得る。第１ラメラ４２０の寸法（Ｘ軸に沿った幅、または、Ｚ軸に沿った長さなど）、第２ラメラ４３０、または第３ラメラ４４０は、トリブロックコポリマーの対応するブロックの長さに少なくとも部分的に基づき得る。第１および第３ラメラ４２０および４４０についてのポリマーブロックが同一または同様の長さを有する実施形態において、第２ラメラ４３０は、開口３２０の中心に、または、その中心の近くに配置され得る。様々な実施形態において、第１ラメラ４２０および第３ラメラ４４０は、第２ラメラ４３０より強固であり、第２ラメラ４３０が形成される空間を画定し得る。空間が大きい一実施形態において、第２ラメラ４３０を形成するポリマーブロックは、伸長して空間を充填し得る。空間が小さい別の実施形態において、第２ラメラ４３０を形成するポリマーブロックは、空間に嵌合するように圧縮され得る。例えば、第２ラメラ４３０を形成するポリマーブロックは、それ自体で折り曲がり、空間に嵌合し得る。そのようなトリブロックコポリマーを使用することによって、第２ラメラ４３０の寸法は、第１および第３ラメラ４２０を形成するポリマーブロックの長さを制御することによって制御され得る。
【0065】
図５は、ビア開口５２０（個々に「ビア開口５１０」と称される）が形成されるビア開口層５１０を含むＩＣデバイス５００を示す。ビア開口５２０は、対応するラメラ構造４１０から第２ラメラ４３０を除去することによって形成される。ビア開口５２０は、１または複数のビア開口壁５３０（個々に「ビア開口壁５３０」と称される）およびガイド壁３３０によって画定される。ビア開口壁５３０は、対応するラメラ構造４１０の第１ラメラ４２０および第３ラメラ４４０、ならびに、ガイド壁３３０の１または複数の部分を含む。
【0066】
いくつかの実施形態において、第２ラメラ４３０は、ラメラ構造４１０に対するエッチング処理（例えば、選択的エッチング処理）を実行することによって除去される。第２ラメラ４３０は、第１ラメラ４２０および第３ラメラ４４０より高速でエッチングされる。第１ラメラ４２０および第３ラメラ４４０は、エッチング処理の後に、完全に、または、実質的にエッチングされていないままである。一実施形態において、エッチング処理は、等方性の化学的選択的エッチングを含む。別の実施形態において、エッチング処理は、ラメラ構造４１０の上部にハードマスクを配置することを含む。ハードマスクは、第２ラメラ４３０に対応する孔を含み、その結果、第２ラメラ４３０は、エッチングに対して露出されるが、第１および第３ラメラ４２０および４４０は露出されない。第１ラメラ４２０および第３ラメラ４４０の剛性が高いことはまた、第１ラメラ４２０および第３ラメラ４４０のエッチングを除去または低減することを助ける。
【0067】
いくつかの実施形態において、Ｙ軸に沿ったラメラ構造４１０の長さと、Ｙ軸に沿ったビア開口４３０の長さとの比率は、０．３～２．０の範囲にある。一実施形態において、ラメラ構造４１０の長さとビア開口４３０の長さとの比率は、０．３～１．５の範囲にある。図５の実施形態は、第２ラメラ４３０をすべてのラメラ構造４１０から除去する。他の実施形態において、第２ラメラ４３０は、ラメラ構造４１０のサブセットから除去される。図５は、全体の第２ラメラ４３０の除去を示す。他の実施形態において、ビア開口５２０は、第２ラメラ４３０の部分を除去することによって形成され得る。図６に示されるように、ビア開口５２０は、長方形の断面を有する。他の実施形態において、ビア開口５２０の断面は、他の形状、例えば、正方形、曲線形状などを有し得る。
【0068】
図６は、ビア６２０を含むＩＣデバイス６００の上面図を示す。いくつかの実施形態において、ビア開口５２０は、金属または合金などの導電性材料で部分的または完全に充填され、対応するビア６２０を形成する。ビア６２０は、スルービア、ブラインドビア、または埋設ビアであり得る。Ｙ軸に沿ったラメラ構造４１０の長さと、Ｙ軸に沿ったビア６２０の長さとの比率は、０．３～２．０の範囲にあり得る。
【0069】
図７Ａ～図７Ｂは、いくつかの実施形態によるポリマーナノコンポジットを示す。図７Ａは、ポリマーナノコンポジット（「ポリマーナノコンポジット分子７００」）の分子７００を示す。ポリマーナノコンポジット分子７００は、ＸおよびＹ次元においてナノ粒子７２０を囲むポリマー７１０を含む。ポリマー７１０の１または複数の鎖はナノ粒子７２０上に取り付けられる。ポリマー７１０は、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリジメチルシロキサン、何等かのポリエステル、何等かのポリウレタン、アクリル樹脂、エポキシ、Ｐ（ｔ‐アクリル酸ブチル）、ポリアクリル酸、ポリアクリルアミド、無水マレイン酸ポリマー、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリブタジエン、ポリ酢酸ビニル、ポリ乳酸、ポリブチルアクリレート、ポリ乳酸、ポリカプロラクトン、ポリ（エチレングリコール）、ポリイソプレンなどであり得る。ナノ粒子７２０はナノスケールのサイズを有する。例えば、Ｘ、ＹまたはＺ次元におけるナノ粒子７２０のサイズは１～１００ナノメートルの範囲にある。ナノ粒子７２０は、無機材料からできていてよい。ナノ粒子７２０の例示的な材料は、ＳｉＯ２、Ａｇ、Ａｕ、ＣｄＳｅ、Ｆｅ３Ｏ４、グラフェン、ＴｉＯｘ、ＳｎＯｘ、ＺｒＯｘ、シルセスキオキサンなどを含む。
【0070】
図７Ｂは、層７３０の表面上のポリマーナノコンポジット分子７００によって形成される円筒構造７４０を示す。他の実施形態において、円筒構造７４０は、複数のポリマーナノコンポジット分子７００によって形成され得る。円筒構造７４０は、層７３０の表面に対して垂直にＹ軸に沿って延在する。円筒構造７４０は、ポリマー７１０から形成されるポリマー円筒７５０、および、ナノ粒子７２０から形成されるナノ粒子円筒７６０を含む。ポリマー円筒７５０は中空であり、Ｘ次元およびＹ次元においてナノ粒子円筒７６０を囲む。従って、ポリマー円筒７５０の内径は、ナノ粒子円筒７６０の直径と同一であり、ポリマー円筒７５０の外径は、ナノ粒子円筒７６０の直径より大きい。Ｚ軸に沿ったポリマー円筒７５０の長さは、Ｚ軸に沿ったナノ粒子円筒７６０の長さと同一である。他の実施形態において、ポリマー円筒７５０の長さは、ナノ粒子円筒７６０の長さより短いか、または、長いことがあり得る。
【0071】
層１７０は半導体基板であり得る。いくつかの実施形態において、層７３０は、格子パターン、例えば、第１セクションおよび第２セクションの交互パターンを含む。第１セクションは、第２セクションとは異なる材料を含む。円筒構造７４０は、格子パターンに従って形成され得る。
【0072】
図８～図１１は、いくつかの実施形態による、ポリマーナノコンポジットを使用することによってビア開口１０２０を形成するプロセスを示す。図８は、ＩＣデバイス８００を示す。ＩＣデバイス８００は、基板８１０、基板８１０上の（例えば、取り付けられた）中間層８２０、および、中間層８２０上のガイドパターン層８５０を含む。他の実施形態において、ＩＣデバイス８００は異なるコンポーネントを含み得る。例えば、ＩＣデバイス８００は、中間層８２０を含まないことがあり得、ガイドパターン層８５０は基板８１０上で形成される。
【0073】
基板８１０は半導体材料を含み得る。半導体材料の例は例えば、単結晶シリコン、多結晶シリコン、ＳＯＩ、他の好適な半導体材料、または、それらのいくつかの組み合わせを含む。基板８１０はまた、金属、誘電体、ドーパントなどの他の材料を含み得る。いくつかの実施形態において、基板８１０は、トランジスタなどの様々なＩＣコンポーネントを含み得る。いくつかの実施形態において、基板８１０は、集積回路を製造するために使用される一般のワークピースオブジェクトである。
【0074】
中間層８２０は、誘電体または絶縁材料を含む。誘電体材料の例として、例えば、シリコン酸化物（例えば、二酸化シリコン（ＳｉＯ））、ドープされたシリコン酸化物、フッ素化シリコン酸化物、炭素ドープされたシリコン酸化物、当技術分野において知られている様々な低ｋ誘電体材料、および、それらの組み合わせを含む。誘電体層は、従来の技法、例えば、ＣＶＤ、プラズマ強化ＣＶＤ、ＰＶＤ、ＡＬＤ（原子層堆積）、プラズマ強化ＡＬＤ、スピニングオン、アニール、または、他の堆積方法などによって形成され得る。一実施形態において、中間層８２０は、ラメラトリブロックコポリマーの自己組織化をガイドする格子パターンを含む。
【0075】
ガイドパターン層８５０はトポグラフィガイドパターンを含む。図８において、トポグラフィガイドパターンは、ガイド壁８３０（個々に「ガイド壁８３０」と称される）および開口８４０（個々に「開口８４０」と称される）の交互パターンである。各開口８４０は、開口８４０を画定する２つのガイド壁８３０の間にある。いくつかの実施形態において、ガイドパターン層８５０は、ＥＵＶ、（例えば、波長１９３ｎｍの紫外線を使用することによる）液浸リソグラフィ、ディープＵＶリソグラフィ（例えば、ドライ１９３ｎｍフォトリソグラフィ）、他のタイプのリソグラフィ技術を使用することによって形成される。トポグラフィガイドパターンは三次元である。
【0076】
図９は、円筒構造９４０（個々に「円筒構造９４０」と称される）でＩＣデバイス８００の開口８４０を充填することによって形成されるＩＣデバイス９００を示す。円筒構造９４０の一実施形態は、図７Ｂにおける円筒構造７４０である。図９に示されるように、円筒構造９４０は、ガイド壁８３０の間に存在する。円筒構造９４０は、ガイドパターン層８５０上に、例えば、ガイドパターン層８５０の開口８４０内に、ポリマーナノコンポジットを適用することによって形成される。
【0077】
円筒構造９４０は、ポリマーナノコンポジット分子、例えば、図７Ａにおけるポリマーナノコンポジット分子７００から形成される。円筒構造９４０はポリマー円筒９５０およびナノ粒子円筒９６０を含む。ポリマー円筒９５０は中空であり、Ｘ次元およびＺ次元において、少なくとも部分的にナノ粒子円筒９６０を囲む。一実施形態において、ポリマー円筒９５０は、図７Ａにおけるポリマー７１０によって形成され、ナノ粒子円筒９６０はナノ粒子７２０によって形成される。円筒構造９４０は、図９に示されるように、中間層８２０に対して垂直に、Ｙ軸に沿って延在する。図９において、Ｙ軸に沿った円筒構造９４０の長さは、開口８４０の長さより小さい。他の実施形態において、円筒構造９４０の長さは、開口８４０の長さと同一であり得る。ポリマー円筒９５０は、可能な限り効率的にビア開口内の空間を占有するように拡張または収縮し得る。
【0078】
ガイドパターン層８５０におけるトポグラフィガイドパターンは、ポリマーナノコンポジット分子を誘導して円筒構造９４０を形成する。いくつかの実施形態において、トポグラフィガイドパターンは、通約可能性、側方秩序化、閉じ込め効果などの機構を通じて円筒構造９４０の形成を誘導する。円筒構造９４０の形成は、ガイド壁３３０によって適用される表面力、例えば、引張力によって駆動され得る。形成プロセス中に、円筒構造９４０は、ガイド壁８３０に対してアライメントされる。これは、リソグラフィアライメントと比較してより良いアライメントを実現し、したがって、非常に小さいビア開口（例えばナノスケール）を形成するために使用され得る。また、ナノ粒子はポリマー（例えば、図７Ａに示される）によって囲まれるので、ナノ粒子円筒９６０は、例えば、Ｘ次元およびＺ次元において、対応する開口８４０における中心に、または実質的に中心に合わせられ得る。ポリマー円筒９５０の寸法（例えば、外径または長さ）は、ポリマー円筒９５０を形成するポリマーの鎖の相対的な長さに少なくとも部分的に基づき得る。ナノ粒子円筒９６０の寸法（例えば、直径または長さ）は、ナノ粒子円筒９６０を形成するナノ粒子の寸法に少なくとも部分的に基づき得る。ポリマーナノコンポジット分子におけるポリマーは、ポリマー円筒９５０およびナノ粒子円筒９６０の直径、ならびに、ポリマー円筒９５０およびナノ粒子円筒９６０のピッチ（もっとも近い隣接する円筒構造９４０の間の中心間の間隔）が予め定められたピッチについて適切であるように設計され得る。
【0079】
いくつかの実施形態においては、ポリマー円筒９５０またはナノ粒子円筒９６０の形成を開始、加速、または、さもなければ促進するべく、アニール処理が円筒構造９４０に適用され得る。いくつかの実施形態において、アニール処理は、溶剤蒸気の雰囲気において発生する溶剤アニール処理であり得る。溶剤蒸気は、アセトン、テトラヒドロフラン、または他のタイプの有機溶媒の蒸気であり得る。溶剤アニール処理は、トリブロックコポリマーなど、より大きいポリマーの拡散および自己組織化キネティクスを意図するものであり得る。他の実施形態において、アニール処理は、円筒構造９４０の温度を増加させるように動作可能である処理を含み得る。そのような処理の一例は、ＩＣデバイス９００を（例えば、オーブンにおいて、または、サーマルランプ下で）加熱すること、赤外線を円筒構造９４０に適用すること、または、さもなければ、円筒構造９４０に熱を加える、もしくはその温度を増加させることである。アニールは、自己組織化の速度を増加させるほど十分に高いが、円筒構造９４０、または、ＩＣデバイス９００の他のコンポーネントの損傷を回避するほど十分に低い温度で実行される。
【0080】
いくつかの実施形態において、ガイドパターン層８５０は、物理的に適合され得るか、または、化学的に修飾されることにより、異なる親和性をポリマーナノコンポジットにおけるポリマーおよびナノ粒子に付与し、中間層８２０に対して垂直である、ポリマー円筒９５０およびナノ粒子円筒９６０の向きを実施する。他の実施形態において、ガイドパターン層８５０を修飾するために表面処理が実行され得る。表面処理は、ガイドパターン層８５０の部分（例えば、開口３２０の表面）を化学的に中性にし得るか、または、ポリマーおよびナノ粒子と比べて少なくとも相対的により中性にし得る。非中性表面は、ナノコンポジットより、ポリマーに対して、より大きい相互作用（例えば、反発または誘引）の傾向を有し得る。そして、非中性表面は、望ましくないことがあり得る方式で円筒構造９４０の形成に影響する傾向がある。いくつかの実施形態においては、表面処理は、ポリマーとナノコンポジットとの間の中間にある化学特性（例えば、親水性／疎水性の特性）を有するコーティングの適用であり得る。いくつかの実施形態において、コーティングは、スピンコーティング、スプレーコーティング、ディップコーティング、浸漬コーティング、または、さもなければ、ポリマーおよびナノコンポジットの対応する化学的特性の概ね間にある化学的特性（例えば、親水性）を有する材料の相対的に薄いコーティングを堆積または適用することによる適用であり得る。追加的に、または交互に、ガイドパターン層８５０を修飾するために、他のタイプの表面処理（例えば、酸化または脱酸化）が使用され得る。
【0081】
図１０は、ビア開口１０２０（個々に「ビア開口１０２０」と称される）が形成されるビア開口層１０１０を含むＩＣデバイス１０００を示す。図１１はＩＣデバイス１０００の上面図を示す。ナノ粒子円筒９６０を円筒構造９４０から除去することによってビア開口１０２０が形成される。ビア開口１０２０は、対応するビア開口壁１０３０によって画定される。ビア開口壁１０３０はポリマー円筒９５０である。図１０の実施形態は、ナノ粒子円筒９６０をすべての円筒構造９４０から除去する。他の実施形態において、ナノ粒子円筒９６０は円筒構造９４０のサブセットから除去される。図１０は、全体のナノ粒子円筒９６０の除去を示す。他の実施形態において、ビア開口１０２０は、ナノ粒子円筒９６０の部分を除去することによって形成され得る。いくつかの実施形態において、Ｙ軸に沿った円筒構造９４０の長さと、Ｙ軸に沿ったビア開口１０２０の長さとの比率は、０．３～２．０の範囲にある。いくつかの実施形態において、ビア開口１０２０のいくつか、またはすべては、導電性材料で部分的または完全に充填され得、ビアが形成される。
【0082】
いくつかの実施形態においては、ナノ粒子円筒９６０は、円筒構造９４０上にエッチング処理（例えば、選択的エッチング処理）を実行することによって除去される。ナノ粒子円筒９６０は、ポリマー円筒９５０より高速でエッチングされる。ポリマー円筒９５０は、エッチング処理後、実質的にエッチングされていないままであり得る。一実施形態において、エッチング処理は、等方性の化学的選択的エッチングを含む。図１１に示されるように、ビア開口１０２０は、円形の断面を有する。他の実施形態において、ビア開口１０２０の断面は、例えば、正方形、長方形など、他の形状を有し得る。
【0083】
図１２～図１５は、いくつかの実施形態による、化学エピタキシーを使用することによってビア開口１５２０を形成するプロセスを示す。ビア開口形成は、トリブロックコポリマー（例えば、図１Ａ～図１Ｂに関連して上で説明されるトリブロックコポリマー）、または、ポリマーナノコンポジット（例えば、図７Ａ～図７Ｂに関連して上で説明されたポリマーナノコンポジット）を使用し得る。
【0084】
図１２は、基板１２１０上に中間層１２２０を含むＩＣデバイス１２００を示す。基板１２１０は半導体材料を含み得る。半導体材料の例は例えば、単結晶シリコン、多結晶シリコン、ＳＯＩ、他の好適な半導体材料、または、それらのいくつかの組み合わせを含む。基板１２１０はまた、金属、誘電体、ドーパントなど、他の材料を含み得る。いくつかの実施形態において、基板１２１０は、トランジスタなどの様々なＩＣコンポーネントを含み得る。いくつかの実施形態において、基板１２１０は、集積回路を製造するために使用される一般のワークピースオブジェクトである。
【0085】
中間層１２２０は、誘電体または絶縁材料を含む。誘電体材料の例として、例えば、シリコン酸化物（例えば、二酸化シリコン（ＳｉＯ））、ドープされたシリコン酸化物、フッ素化シリコン酸化物、炭素ドープされたシリコン酸化物、当技術分野において知られている様々な低ｋ誘電体材料、および、それらの組み合わせを含む。誘電体層は、例えば、ＣＶＤ、ＰＶＤなどの従来の技法、または、他の堆積方法によって形成され得る。一実施形態において、中間層２２０は、ラメラトリブロックコポリマーの自己組織化をガイドする格子パターンを含む。
【0086】
図１３はＩＣデバイス１３００を示す。ＩＣデバイス１３００は、ＩＣデバイス１２００上、例えば、中間層１２２０の表面上にガイドパターン層１３１０を生成することによって形成される。ガイドパターン層１３１０は化学ガイドパターンを含む。図１３において、化学ガイドパターンは、第１セクション１３２０（個々に「第１セクション１３２０」と称される）および第２セクション１３３０（個々に第２セクション１３３０と称される）の交互パターンである。各第２セクション１３３０は、第２セクション１３３０を画定する２つの第１セクション１３２０の間にある。第１セクション１３２０は、第２セクション１３３０とは異なる化学的特性を有する。トリブロックコポリマーが使用される実施形態において、第１セクション１３２０または第２セクション１３３０は、トリブロックコポリマーの異なるポリマーブロックに対して異なる化学親和性を有し、中間層１２２０に垂直である、ラメラトリブロックコポリマーの向きを実施する。ポリマーナノコンポジットが使用される実施形態において、第１セクション１３２０または第２セクション１３３０は、ポリマーナノコンポジットにおけるポリマーおよびナノコンポジットに対して異なる化学親和性を有する。従って、化学ガイドパターンは、トリブロックコポリマーおよびポリマーナノコンポジットの自己組織化をガイドし得る。一実施形態において、第１セクション１３２０は、第２セクション１３３０とは異なる材料を含む。
【0087】
図１４は、ガイドパターン層１３１０上に反復構造層１４１０を形成することによって生成されるＩＣデバイス１４００を示す。反復構造層１４１０は、複数の構造１４２０（個々に「構造１４２０」と称される）を含む。構造１４２０は、第１要素１４３０および第２要素１４４０を含み、第２材料は、第１要素１４３０によって少なくとも部分的に囲まれる。構造１４２０は、トリブロックコポリマーまたはポリマーナノコンポジットをガイドパターン層１３１０上に適用することによって形成され得る。
【0088】
いくつかの実施形態において、反復構造層１４１０は、トリブロックコポリマーを使用することによって形成される。構造１４２０は、ラメラ構造、例えば、図１Ｂにおけるラメラ構造１３０である。第１要素１４３０は、ラメラ構造の２つのラメラ、例えば、図１ＢにおけるポリマーＡラメラ１４０および１６０を含む。第２要素１４４０は、図１ＢにおけるポリマーＢラメラ１５０であり得る。一実施形態において、トリブロックコポリマーはガイドパターン層１３１０上に堆積される。ガイドパターン層１３１０の化学ガイドパターンは、トリブロックコポリマーのミクロ相分離をガイドする。一実施形態において、ガイドパターン層１３１０の第２セクション１３３０（または、第１セクション１３２０）は、トリブロックコポリマーにおける異なるポリマーに対して異なる化学的親和性を有する。例えば、第２セクション１３３０は、ポリマーＡに対して、ポリマーＢより強い化学親和性を有する。従って、ポリマーＡのラメラは、ポリマーＢのラメラより速い速度で第２セクション１３３０上に形成される。従って、トリブロックコポリマーは、化学ガイドパターンに基づいて、自己組織化し、ラメラ構造を形成する。トリブロックコポリマーの自己組織化は、第２セクション１３３０の異なる化学的親和性によって駆動される。自己組織化プロセス中に、ラメラ構造は、第２セクション１３３０に対してアライメントされる。これは、リソグラフィアライメントと比較してより良いアライメントを実現し、したがって、非常に小さいビア開口（例えばナノスケール）を形成するために使用され得る。いくつかの実施形態において、自己組織化を開始、加速、またはさもなければ、促進するべく、アニール処理がトリブロックコポリマーに適用され得る。アニール処理は、トリブロックコポリマーの温度を増加するように動作可能である処理を含み得る。アニールは、ミクロ相分離の速度を増加させるほど十分に高いが、トリブロックコポリマーまたはＩＣデバイス１４００の他のコンポーネントの損傷を回避するほど十分に低い温度で実行される。
【0089】
他の実施形態において、反復構造層１４１０は、ポリマーナノコンポジットを使用することによって形成され得る。構造１４２０は円筒構造、例えば、図７Ｂにおける円筒構造７４０である。第１要素１４３０はポリマー円筒７５０であり得、第２要素１４４０は図７Ｂにおけるナノ粒子円筒７６０であり得る。ガイドパターン層１３１０の化学ガイドパターンは、円筒構造の形成をガイドする。一実施形態において、ガイドパターン層１３１０の第２セクション１３３０（または第１セクション１３２０）は、ポリマーナノコンポジットにおけるポリマーおよびナノ粒子に対して異なる化学的親和性を有する。例えば、第２セクション１３３０は、ポリマーに対して、ナノ粒子より強い化学的親和性を有する。従って、ポリマー円筒は、ナノ粒子円筒より速い速度で第２セクション１３３０上に形成される。円筒構造は、第２セクション１３３０に対してアライメントされる。これは、リソグラフィアライメントと比較してより良いアライメントを実現し、したがって、非常に小さいビア開口（例えば、ナノスケール）を形成するために使用され得る。いくつかの実施形態において、円筒構造の形成を開始、加速、またはさもなければ、促進するべく、アニール処理がポリマーナノコンポジットに適用され得る。アニール処理は、ポリマーナノコンポジットの温度を増加させるように動作可能である処理を含み得る。
【0090】
図１５は、ビア開口１５２０（個々に「ビア開口１５２０」と称される）が形成されるビア開口層１５１０を含むＩＣデバイス１５００を示す。ビア開口１５２０は、構造１４２０から第２要素１４４０を除去することによって形成される。ビア開口１５２０は、対応するビア開口壁１５３０によって画定される。ビア開口壁１５３０は、構造１４２０の第１要素１４３０を含む。図１５の実施形態は、すべての構造１４２０から第２要素１４４０を除去する。他の実施形態において、第２要素１４４０は、構造１４２０のサブセットから除去される。図１５は、全体の第２要素１４４０の除去を示す。他の実施形態において、ビア開口１５２０は、第２要素１４４０の部分を除去することによって形成され得る。いくつかの実施形態において、Ｙ軸に沿った構造１４２０の長さと、Ｙ軸に沿ったビア開口１５２０の長さとの比率は、０．３～２．０の範囲にある。いくつかの実施形態において、ビア開口１５２０の一部またはすべては、導電性材料で部分的または完全に充填され、ビアが形成され得る。
【0091】
いくつかの実施形態において、第２要素１４４０は、反復構造層１４１０に対してエッチング処理（例えば、選択的エッチング処理）を実行することによって除去される。第２要素１４４０は、第１要素１４３０より高速でエッチングされる。第１要素１４３０は、エッチング処理後、実質的にエッチングされていないままであり得る。一実施形態において、エッチング処理は、等方性の化学的選択的エッチングを含む。
【0092】
図１６～図２０は、いくつかの実施形態による、格子層１６００の格子パターンに基づいてビア開口１９１０を形成するプロセスを示す。図１６は、格子層１６００の斜視図である。格子層１６００は、第１格子セクション１６１０（個々に「第１格子セクション１６１０」と称される）および第２格子セクション１６２０（個々に「第２格子セクション１６２０」と称される）を含む。第１格子セクション１６１０および第２格子セクション１６２０は、交互パターンである格子パターンを形成する。例えば、各第２格子セクション１６２０は、２つの第１格子セクション１６１０の間にある。格子パターンは、ビア開口１９１０がどこに形成されるかを制限する。図１６～図２０の実施形態において、ビア開口１９１０は第１格子セクション１６１０上に形成され、ビア開口１９１０は第２格子セクション１６２０上に形成されない。格子層１６００は、中間層２２０、８２０または１２２０の一実施形態であり得る。
【0093】
第１格子セクション１６１０は、第２格子セクション１６２０とは異なる材料を含む。一実施形態において、第１格子セクション１６１０は誘電体材料を含み、第２格子セクション１６２０は、金属または合金などの非誘電体材料を含む。誘電体材料の例は、酸化ケイ素、ドープされた酸化ケイ素、フッ素化酸化ケイ素、炭素ドープされた酸化物などを含む。第２格子セクション１６２０は、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ＡｌドープＣｕ、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、酸化アルミニウム（ＡｌＯｘ）、酸化ハフニウム（ＨｆＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化チタン（ＴｉＯｘ）、タングステン（Ｗ）、などの金属または金属化合物を含む金属セクションである。別の実施形態において、第１格子セクション１６１０は、誘電体材料（例えば、上で列挙される例）を含み、第２格子セクション１６２０は、金属酸化物（例えば、アルミナなど）、炭素窒化物、炭化物など、異なる誘電体材料を含む。更に別の実施形態において、第１格子セクション１６１０はレジスト材料を含み、第２格子セクション１６２０は非レジスト材料を含む。更に別の実施形態において、第１格子セクション１６１０は、ポジ型フォトレジスト材料を含み、第２格子セクション１６２０は、ネガ型フォトレジスト材料を含む。
【0094】
図１７は、格子層１６００上にガイドパターン層１７００を形成することを示す。ガイドパターン層１７００は、格子層１６００の格子パターンに基づいて形成されるガイドパターンを有する。ガイドパターン層１７００は、格子層１６００の一部を変更することによって形成され得る。交互に、ガイドパターン層１７００は、格子層１６００の上部に形成されるコーティングである。ガイドパターンは、第１材料１７１０および第２材料１７２０の交互パターンである。図１７に示されるように、第１材料１７１０は第１格子セクション１６１０上にあり、第２材料１７２０は第２格子セクション１６２０上にある。ガイドパターン層１７００は、図１２～図１５に関連して上で説明される化学ガイドパターンであり得る。
【0095】
いくつかの実施形態において、ガイドパターン層１７００は、例えば、格子層１６００の第１格子セクション１６１０または第２格子セクション１６２０に表面処理を任意で適用することによって、格子層１６００の表面処理を通じて形成される。一実施形態において、例えば、末端基を使用することによって、ポリマーが格子層１６００に格子化され得る。末端基の例として、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリジメチルシロキサン、何等かのポリエステル、何等かのポリウレタン、アクリル樹脂、エポキシ、Ｐ（ｔ‐アクリル酸ブチル）、ポリアクリル酸、ポリアクリルアミド、無水マレイン酸ポリマー、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリブタジエン、ポリ酢酸ビニル、ポリ乳酸、ポリブチルアクリレート、ポリ乳酸、ポリカプロラクトン、ポリ（エチレングリコール）、ポリイソプレンなどが挙げられる。ポリマーは、選択的に、第１格子セクション１６１０または第２格子セクション１６２０に格子化され得る。
【0096】
いくつかの実施形態において、第２格子セクション１６２０を覆うが第１格子セクション１６１０を露出するために（または、その逆も成立する）、マスクが格子層１６００に配置され得る。マスクの配置後、表面処理が実行され、その結果、第１格子セクション１６１０は処理されるが第２格子セクション１６２０は処理されない。表面処理は、第１格子セクション１６１０または第２格子セクション１６２０の化学的親和性を異なる材料に変更し得る。第２格子セクション１６２０を例として挙げると、第２格子セクション１６２０上の第２材料１７２０は、トリブロックコポリマーにおけるポリマーＡのブロックに対して、ポリマーＢのブロックより強い化学的親和性を有し得る。別の例として、第２材料１７２０は、ポリマーナノコンポジットにおけるポリマーに対して、ポリマーナノコンポジットにおけるナノ粒子より強い化学的親和性を有し得る。
【0097】
図１８は、ガイドパターンに基づいて、格子層１６００上に反復構造層１８００を形成することを示す。反復構造層１８００は、第１要素１８１０および第２要素１８２０を含む反復構造を有する。反復構造は、ガイドパターン層１７００におけるガイドパターンに対応する。図１８に示されるように、第２要素１８２０は、例えば、第１材料１７１０に対する第２要素１８２０のより強い化学的親和性に起因して、第１材料１７１０上で形成されるが、第２材料１７２０上で形成されない。
【0098】
反復構造層１８００は、図１２～図１５に関連して上で説明された反復構造層１４１０であり得る。一実施形態において、反復構造はラメラ構造１３０であり、第１要素１８１０はポリマーＡのラメラ１４０および１６０であり、第２要素１８２０はポリマーＢのラメラ１５０である。別の実施形態において、反復構造は円筒構造７４０であり、第１要素１８１０はポリマー円筒７５０であり、第２要素１８２０はナノ粒子円筒７６０である。
【0099】
図１９は、反復構造層１８００からビア開口層１９００を形成することを示す。図２０はビア開口層１９００の上面図である。図１９において、第２要素１８２０は、反復構造層１８００から除去され、ビア開口１９１０が形成される。ビア開口１９１０は、第１要素１８１０を含むビア開口壁１９１０によって画定される。第２要素１８２０は、第１格子セクション１６１０の上にある第１材料１７１０の上にあるので、図２０に示されるように、ビア開口は第１格子セクション１６１０上に形成され、第２格子セクション１６２０上に形成されない。従って、格子層１６００における格子パターンは、ビア開口１９２０の位置を画定する。いくつかの実施形態において、ビア開口１９１０の一部または全部が、部分的または完全に導電性材料で充填されることによりビアが形成され得、その結果、ビアの位置は格子パターンによっても画定される。
【0100】
図２１～図２４は、いくつかの実施形態による、混合エピタキシーを使用することによってビア開口２４２０を形成するプロセスを示す。混合エピタキシーは、グラフォエピタキシーおよび化学エピタキシーの組み合わせである。図２１はＩＣデバイス２１００を示す。ＩＣデバイス２１００は、基板２１１０、基板２１１０上の（例えば、それに取り付けられた）中間層２１２０、および、中間層２１２０上のガイドパターン層２１３０を含む。他の実施形態において、ＩＣデバイス２１００は異なるコンポーネントを含み得る。例えば、ＩＣデバイス２１００は、中間層２１２０を含まないことがあり得、ガイドパターン層２１３０は基板２１１０上に形成される。
【0101】
基板２１１０は半導体材料を含み得る。半導体材料の例は例えば、単結晶シリコン、多結晶シリコン、ＳＯＩ、他の好適な半導体材料、または、それらのいくつかの組み合わせを含む。基板２１１０はまた、金属、誘電体、ドーパントなど、他の材料を含み得る。いくつかの実施形態において、基板２１１０は、トランジスタなど様々なＩＣコンポーネントを含み得る。いくつかの実施形態において、基板２１１０は、集積回路を製造するために使用される一般のワークピースオブジェクトである。
【0102】
中間層２１２０は、誘電体または絶縁材料を含む。誘電体材料の例として、例えば、シリコン酸化物（例えば、二酸化シリコン（ＳｉＯ））、ドープされたシリコン酸化物、フッ素化シリコン酸化物、炭素ドープされたシリコン酸化物、当技術分野において知られている様々な低ｋ誘電体材料、および、それらの組み合わせを含む。誘電体層は、例えば、ＣＶＤ、ＰＶＤなどの従来の技法、または、他の堆積方法によって形成され得る。一実施形態において、中間層２１２０は、ラメラトリブロックコポリマーの自己組織化をガイドする格子パターンを含む。
【0103】
ガイドパターン層２１３０はトポグラフィガイドパターンを含む。トポグラフィガイドパターンは、ラメラトリブロックコポリマーの自己組織化、または、円筒形ポリマーコンポジットの形成を誘導する。いくつかの実施形態において、トポグラフィガイドパターンは、通約可能性、側方秩序化、閉じ込め効果などの機構を通じて、ラメラトリブロックコポリマーの自己組織化、または、円筒形ポリマーコンポジットの形成を誘導する。図２１において、トポグラフィガイドパターンは、ガイド壁２１４０（個々に「ガイド壁２１４０」と称される）および開口２１５０（個々に「開口２１５０」と称される）の交互パターンである。各開口２１５０は、開口２１５０を画定する２つのガイド壁２１４０の間にある。いくつかの実施形態において、ガイドパターン層２１３０は、ＥＵＶ、（例えば、波長１９３ｎｍの紫外線を使用することによる）液浸リソグラフィ、ディープＵＶリソグラフィ（例えば、ドライ１９３ｎｍフォトリソグラフィ）、他のタイプのリソグラフィ技術を使用することによって形成される。トポグラフィガイドパターンは三次元である。開口２１５０は、ラメラトリブロックコポリマーのＤＳＡのための空間を提供する。いくつかの実施形態において、ガイドパターン層２１３０は、物理的に適合され得るか、または、化学的に修飾され得ることにより、ラメラトリブロックコポリマーの異なるポリマーブロックに対して異なる親和性を付与し、中間層２１２０に対して垂直である、ラメラトリブロックコポリマーの向きを実施する。
【0104】
図２２は、混合ガイドパターン層２２１０を含むＩＣデバイス２２００を示す。混合ガイドパターン層２２１０は、ＩＣデバイス２１００の開口２１５０の各々に化学ガイドパターンを形成することによって形成される。図２２において、化学ガイドパターンは、第１セクション２２２０（個々に「第１セクション２２２０」と称される）および第２セクション２２３０（個々に「第２セクション２２３０」と称される）の交互パターンである。各第２セクション２２３０は、第２セクション２２３０を画定する２つの第１セクション２２２０の間にある。第１セクション２２２０は、第２セクション２２３０とは異なる化学的特性を有する。トリブロックコポリマーが使用される実施形態において、第１セクション２２２０または第２セクション２２３０は、トリブロックコポリマーの異なるポリマーブロックに対して異なる化学親和性を有し、中間層２１２０に対して垂直である、ラメラトリブロックコポリマーの向きを実施する。ポリマーナノコンポジットが使用される実施形態において、第１セクション２２２０または第２セクション２２３０は、ポリマーナノコンポジットにおけるポリマーおよびナノコンポジットに対して異なる化学親和性を有する。従って、化学ガイドパターンは、トリブロックコポリマーおよびポリマーナノコンポジットの自己組織化をガイドし得る。一実施形態において、第１セクション２２２０は、第２セクション２２３０とは異なる材料を含む。
【0105】
図２３は、混合ガイドパターンに基づいて反復構造層２３１０を形成することによって生成されるＩＣデバイス２３００を示す。反復構造層２３１０は、開口２１５０において形成される複数の構造２３２０（個々に「構造２３２０」と称される）を含む。構造２３２０は、トリブロックコポリマーまたはポリマーナノコンポジットを、化学ガイドパターンを有する開口２１５０に適用することによって形成され得る。図２３において、各開口２５１０は３つの構造２３２０で充填される。他の実施形態において、開口２５１０は、異なる数の構造２３２０で充填され得る。構造２３２０は、第１要素２３３０および第２要素２３４０を含む。
【0106】
いくつかの実施形態において、反復構造層２３１０は、トリブロックコポリマーを使用することによって形成される。例えば、トリブロックコポリマーは、混合ガイドパターン層２２１０の開口２１５０に堆積される。混合ガイドパターン層２２１０のトポグラフィおよび化学ガイドパターンは、トリブロックコポリマーのミクロ相分離をガイドする。トリブロックコポリマーの自己組織化は、ガイド壁２１４０、および、第１セクション２２２０または第２セクション２２３０の異なる化学親和性によって駆動され得る。他の実施形態において、反復構造層２３１０は、ポリマーナノコンポジットを使用することによって形成され得る。構造２３２０は、円筒構造、例えば、図７Ｂにおける円筒構造７４０である。第１要素２３３０はポリマー円筒７５０であり得、第２要素２３４０は図７Ｂにおけるナノ粒子円筒７６０であり得る。混合ガイドパターン層２２１０のトポグラフィおよび化学ガイドパターン。円筒構造は、ガイド壁２１４０および第２セクション２２３０に対してアライメントされる。これは、リソグラフィアライメントと比較してより良いアライメントを実現し、したがって、非常に小さいビア開口（例えば、ナノスケール）を形成するために使用され得る。
【0107】
構造２３２０のアライメントは、トポグラフィガイドパターンおよび化学ガイドパターンの両方に基づき、したがって、トポグラフィガイドパターンまたは化学ガイドパターン単独に基づくアライメントより良いことがあり得る。いくつかの実施形態において、構造２３２０の形成を開始、加速、または、さもなければ促進するべく、アニール処理が、トリブロックコポリマーまたはポリマーナノコンポジットに適用され得る。アニール処理は、ポリマーナノコンポジットの温度を増加させるように動作可能である処理を含み得る。
【0108】
図２４は、ビア開口２４２０（個々に「ビア開口２４１０」と称される）が形成されるビア開口層２４１０を含むＩＣデバイス２４００を示す。ビア開口２４２０は、ビア開口壁２４３０（個々に「ビア開口壁２４３０」と称される）によって画定される。ビア開口２４２０は、第２要素２３４０を構造２３２０から除去することによって形成される。ビア開口２４２０のビア開口壁２４３０は、構造２３２０の第１要素２３３０である。図２４の実施形態は、すべての構造２３２０から第２要素２３４０を除去する。他の実施形態において、第２要素２３４０は構造２３２０のサブセットから除去される。図２４は、全体の第２要素２３４０の除去を示す。他の実施形態において、ビア開口５２０は、第２要素２３４０の部分を除去することによって形成され得る。いくつかの実施形態において、Ｙ軸に沿った構造２３２０の長さと、Ｙ軸に沿ったビア開口２４２０の長さとの比率は、０．３～２．０の範囲にある。いくつかの実施形態において、ビア開口２４２０のいくつかまたはすべてが、部分的または完全に導電性材料で充填されることにより、ビアが形成され得る。
【0109】
いくつかの実施形態において、第２要素２３４０は、反復構造層２３１０に対してエッチング処理（例えば、選択的エッチング処理）を実行することによって除去される。第２要素２３４０は、第１要素２３３０より高速でエッチングされる。第１要素２３３０は、エッチング処理後に、実質的にエッチングされていないままであり得る。一実施形態において、エッチング処理は、等方性の化学的選択的エッチングを含む。
【0110】
図２５は、様々な実施形態による、ラメラトリブロックコポリマーを使用してビア開口を調整するプロセス２５００を示すフローチャートである。プロセス２５００は、ＩＣデバイスの層の表面上にガイドパターンを形成すること２５１０を含む。プロセスはまた、ラメラ相のトリブロックコポリマーを層の表面に適用することによって、ガイドパターンに基づいて複数のラメラ構造を形成すること２５２０を含む。複数のラメラ構造のそれぞれは、第１ラメラ、第２ラメラ、および第３ラメラを含む。第２ラメラは第１ラメラと第３ラメラとの間にある。プロセスは更に、第２ラメラを少なくともいくつかの（例えば、すべての）ラメラ構造を除去することによってビア開口（コンタクト孔など）を形成すること２５３０を含む。
【0111】
図２６は、様々な実施形態による、ポリマーナノコンポジットを使用してビア開口を調整するプロセス２６００を示すフローチャートである。プロセス２６００は、ＩＣデバイスの層の表面上にガイドパターンを形成すること２６１０を含む。プロセス２６００はまた、層の表面上にポリマーナノコンポジット材料を適用することによって、少なくともガイドパターンに基づく複数の構造を形成すること２６２０を含む。ポリマーナノコンポジット材料は、ナノ粒子、および、ナノ粒子に取り付けられたポリマー鎖を含む。プロセス２６００は更に、ナノ粒子を構造から除去することによってビア開口（コンタクト孔など）を形成すること２６３０を含む。
【0112】
図２７は、様々な実施形態による、混合エピタキシーを使用してビア開口を調整するプロセス２７００を示すフローチャートである。プロセス２７００は、ＩＣデバイスの第１層の表面上にトポグラフィガイドパターンを形成すること２７１０を含み、トポグラフィガイドパターンは、複数の開口を含む（トポグラフィガイドパターンは更に、開口を画定する複数のガイド壁を含み得る）。プロセス２７００はまた、トポグラフィガイドパターンの開口のそれぞれにおいて化学ガイドパターンを形成すること２７２０を含む（例えば、化学ガイドパターンは、複数の第１セクションおよび複数の第２セクションを含み、第１セクションは第１材料を含み、第２セクションは、第１材料とは異なる第２材料を含む）。プロセス２７００はまた、化学ガイドパターンを有する開口においてブロックコポリマーを適用することによって第２層を形成すること２７３０（例えば、第１層上に第２層を形成すること）を含む。プロセス２７００は更に、ブロックコポリマーの部分を第２層から除去することによって、第２層においてビア開口（コンタクト孔など）を形成すること２７４０を含む。
【0113】
図２８Ａ～図２８Ｂは、本明細書において開示される実施形態のいずれかによる１または複数のビア開口を含み得るウェハ２８００およびダイ２８０２の上面図である。いくつかの実施形態において、ダイ２８０２は、本明細書において開示される実施形態のいずれかによるＩＣパッケージに含まれ得る。例えば、ダイ２８０２のいずれかは、図２９に示されるＩＣパッケージ２９８０において、ダイ２２５６のいずれかとして機能し得る。ウェハ２８００は、半導体材料から構成され得るか、または、ウェハ２８００の表面上に形成されたＩＣ構造を有する１または複数のダイ２８０２を含み得る。ダイ２８０２のの各々は、任意の好適なＩＣ（例えば、本明細書において説明されるような１または複数のビア開口を含むＩＣ）を含む半導体製品の反復単位であり得る。半導体製品の製造が完了した後（例えば、本明細書において説明される１または複数のビア開口の製造後、例えば、本明細書において説明されるＩＣデバイスの任意の実施形態の製造後）に、ウェハ２８００は、シンギュレーションプロセスを受け得る。ここでは、半導体製品のディスクリート「チップ」を提供するために、ダイ２８０２の各々は、互いから分離される。特に、本明細書において開示される１または複数のビア開口を含むデバイスは、ウェハ２８００の形態（例えば、シンギュレーションされていない）、または、ダイ２８０２の形態（例えば、シンギュレーションされている）をとり得る。ダイ２８０２は、１または複数のダイオード、１または複数のトランジスタを含み得、任意で、電気信号をダイオードおよびトランジスタ、ならびに、任意の他のＩＣコンポーネントにルーティングするための補助回路を含む。いくつかの実施形態において、ウェハ２８００またはダイ２８０２は、ＥＳＤ保護デバイス、ＲＦ ＦＥデバイス、メモリデバイス（例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイス、ロジックデバイス（例えば、ＡＮＤ、ＯＲ，ＮＡＮＤ、またはＮＯＲゲート）、または、任意の他の好適な回路要素を実装し得る。複数のデバイスは、単一のダイ２８０２上で組み合わされ得る。
【0114】
図２９は、本明細書において開示される実施形態のいずれかによる、１または複数のビア開口を有する１または複数のＩＣデバイスを含み得る例示的なＩＣパッケージ２９００の例の側断面図である。いくつかの実施形態において、ＩＣパッケージ２９００は、システムインパッケージ（ＳｉＰ）であり得る。
【0115】
図２９に示されるように、ＩＣパッケージ２９００はパッケージ基板２９５２を含み得る。パッケージ基板２９５２は、誘電体材料（例えば、セラミック、ガラス、有機および無機材料の組み合わせ、ビルドアップフィルム、フィルタ粒子を有するエポキシフィルムなどであり、異なる材料を有する埋め込まれた部分を有し得る）から形成され得、面２９７２と面２９７４との間、または、面２９７２上の異なる位置の間、および／または、面２９７４上の異なる位置の間の誘電体材料を通じて延在する導電性経路を有し得る。
【0116】
パッケージ基板２９５２は、パッケージ基板２９５２を通じて導電性経路２９６２に結合された導電性コンタクト２９６３を含み得、ダイ２９５６および／またはインタポーザ２９５７内における回路が、様々な導電性コンタクト２９６４（または、示されない、パッケージ基板２９５２に含まれる他のデバイス）に電気的に結合することを可能にする。
【0117】
ＩＣパッケージ２９００は、インタポーザ２９５７のパッケージ基板２９５２ビア導電性コンタクト２９６１、第１レベルインターコネクト２９６５、および、パッケージ基板２９５２の導電性コンタクト２９６３に結合されたインタポーザ２９５７を含み得る。図２９に示される第１レベルインターコネクト２９６５は、はんだバンプであるが、任意の好適な第１レベルのインターコネクト２９６５が使用され得る。いくつかの実施形態において、インタポーザ２９５７がＩＣパッケージ２９００に含まれないことがあり得、代わりに、ダイ２９５６が、第１レベル相互接続２９６５により、面２９７２における導電性コンタクト２９６３に直接結合され得る。
【0118】
ＩＣパッケージ２９００は、ダイ２９５６の導電性コンタクト２９５４と、第１レベル相互接続２９５８と、インタポーザ２９５７の導電性コンタクト２９６０とを介してインタポーザ２９５７に結合された１または複数のダイ２９５６を含み得る。導電性コンタクト２９６０は、インタポーザ２９５７を通じて導電性経路（示されない）に結合されることでダイ２９５６内の回路が導電性コンタクト２９６１の様々なものに（またはインタポーザ２９５７に含まれる他のデバイス（示されない）に）電気的に結合することを可能にし得る。図２９に示される第１レベル相互接続２９５８ははんだバンプであるが、任意の適切な第１レベル相互接続２９５８が用いられ得る。本明細書において用いられる場合、「導電性コンタクト」は、異なるコンポーネント間のインタフェースとして機能する導電性材料（例えば、金属）の一部分を指し得る。導電性コンタクトは、あるコンポーネントの表面内へ窪んでいてもよく、当該表面と同一平面上にあってもよく、当該表面から離れて延在してもよく、かつ、任意の適切な形態（例えば、導電性パッドまたはソケット）を取ってよい。
【0119】
いくつかの実施形態において、アンダーフィル材料２９６６が、第１レベル相互接続２９６５の周囲のパッケージ基板２９５２とインタポーザ２９５７との間に配置されてよく、モールド化合物２９６８が、ダイ２９５６およびインタポーザ２９５７の周囲に配置され、パッケージ基板２９５２と接触してよい。いくつかの実施形態において、アンダーフィル材料２９６６はモールド化合物２９６８と同一であり得る。アンダーフィル材料２９６６およびモールド化合物２９６８に用いられ得る例示的な材料は適切な場合、エポキシモールド材料である。第２レベル相互接続２９７０が、導電性コンタクト２９６４に結合され得る。図２９に示される第２レベル相互接続２９７０は、（例えば、ボールグリッドアレイ配置用の）はんだボールであるが、任意の適切な第２レベル相互接続２９７７０（例えば、ピングリッドアレイ配置におけるピンまたはランドグリッドアレイ配置におけるランド）が用いられ得る。第２レベル相互接続２９７０は、回路基板（例えば、マザーボード）、インタポーザ、または当技術分野において既知であり、かつ、図２９を参照して下に述べられる別のＩＣパッケージなどの別のコンポーネントにＩＣパッケージ２９００を結合させるために用いられ得る。
【0120】
ダイ２９５６は、本明細書において説明されるダイ２８０２の実施形態のいずれかの形態をとり得、１または複数のビア開口を有するＩＣデバイスの実施形態のいずれか、例えば、本明細書において説明されるＩＣデバイスのいずれかを含み得る。ＩＣパッケージ２９００が複数のダイ２９５６を含む実施形態において、ＩＣパッケージ２９００は、マルチチップパッケージと称され得る。重要なこととして、本明細書に説明される実施形態のいずれかによれば、ＩＣパッケージ２９００のＭＣＰ実装のそのような実施形態においても、１または複数のビア開口は、単一チップにおいて提供され得る。ダイ２９５６は、任意の望ましい機能を実行するための回路を含み得る。例えば、ダイ２９５６の１または複数は、本明細書に説明される１または複数のビア開口を含むＥＳＤ保護ダイであり得、ダイ２９５６の１または複数は、ロジックダイ（例えば、シリコンベースのダイ）であり得、ダイ２９５６の１または複数は、メモリダイ（例えば、高帯域幅メモリ）などであり得る。いくつかの実施形態において、ダイ２９５６のいずれかは、例えば、上で説明させるものなどの、１または複数のビア開口を含み得、いくつかの実施形態において、ダイ２９５６の少なくとも一部は、任意のビア開口を含まないことがあり得る。
【0121】
図２９に示されるＩＣパッケージ２９００は、フリップチップパッケージであり得るが、他のパッケージアーキテクチャが使用され得る。例えば、ＩＣパッケージ２９００は、埋め込みウェハレベルボールグリッドアレイ（ｅＷＬＢ）パッケージなどのボールグリッドアレイ（ＢＧＡ）パッケージであり得る。別の例において、ＩＣパッケージ２９００は、ウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）またはパネルファンアウト（ＦＯ）パッケージであってよい。２つのダイ２９５６が図２９のＩＣパッケージ２９００に示されるが、ＩＣパッケージ２９００は、任意の望ましい数のダイ２９５６を含み得る。ＩＣパッケージ２９００は、パッケージ基板２９５２の第１の面２９７２もしくは第２の面２９７４またはインタポーザ２９５７のいずれかの面上に配置された表面実装型の抵抗器、コンデンサおよびインダクタなど、追加の受動コンポーネントを含み得る。より一般的には、ＩＣパッケージ２９００は、当技術分野において既知である任意の他の能動コンポーネントまたは受動コンポーネントを含み得る。
【0122】
図３０は、本明細書に開示される実施形態のいずれかによる、１または複数のビア開口を実装する１または複数のＩＣデバイスを有するコンポーネントを含み得るＩＣデバイスアセンブリ３０００の側断面図である。ＩＣデバイスアセンブリ３０００は、（例えば、マザーボードであり得る）回路基板３００２上に配置された多数のコンポーネントを含む。ＩＣデバイスアセンブリ３０００は、回路基板３００２の第１の面３０４０上および回路基板３００２の対向する第２の面３０４２上に配置された複数のコンポーネントを含み、一般的にコンポーネントは面３０４０および３０４２のうちの一方または両方に配置され得る。特に、ＩＣデバイスアセンブリ３０００のコンポーネントの任意の好適な１つは、本明細書に開示される実施形態のいずれかによる１または複数のビア開口を実装するＩＣデバイスのいずれかを含み得、例えば、ＩＣデバイスアセンブリ３０００を参照して下に説明されるＩＣパッケージのいずれかは、図２９を参照して上で説明されるＩＣパッケージ２９００の実施形態のいずれかの形態をとり得る（例えば、ダイ２９５６において１または複数のビア開口を含み得る）。
【0123】
いくつかの実施形態において、回路基板３００２は、誘電体材料の層により互いに分離され、かつ、導電性ビアにより相互接続された複数の金属層を含むＰＣＢであってよい。当該金属層のうちのいずれか１または複数が、回路基板３００２に結合されたコンポーネント間で電気信号を（任意で、他の金属層と連携して）転送するために、所望の回路パターンで形成され得る。他の実施形態において、回路基板３００２は、非ＰＣＢ基板であってよい。
【0124】
図３０に示されるＩＣデバイスアセンブリ３０００は、結合コンポーネント３０１６によって回路基板３００２の第１の面３０４０に結合されたパッケージ－オン－インタポーザ構造３０３６を含む。結合コンポーネント３０１６は、パッケージ－オン－インタポーザ構造３０３６を回路基板３００２へ電気的かつ機械的に結合させてよく、はんだボール（例えば、図３０に示される）、ソケットの雄部分および雌部分、接着剤、アンダーフィル材料、および／または任意の他の適切な電気的および／または機械的な結合構造を含んでよい。
【0125】
パッケージ－オン－インタポーザ構造３０３６は、結合コンポーネント３０１８によりインタポーザ３００４に結合されたＩＣパッケージ３０２０を含んでよい。結合コンポーネント３０１８は、結合コンポーネント３０１６を参照して上述した形態など、当該用途での任意の適切な形態を取り得る。ＩＣパッケージ３０２０は、例えば、ダイ（図２８Ｂのダイ２８０２）、ＩＣデバイス（例えば、上で説明されたＩＣデバイス）、または、任意の他の好適なコンポーネントであり得る、または、それを含み得る。特に、ＩＣパッケージ３０２０は、本明細書に説明される１または複数のビア開口を含み得る。図３０には単一のＩＣパッケージ３０２０が示されているが、複数のＩＣパッケージがインタポーザ３００４に結合されてよく、実際、追加のインタポーザがインタポーザ３００４に結合されてよい。インタポーザ３００４は、回路基板３００２とＩＣパッケージ３０２０とを架橋するように使用される介在基板を提供し得る。一般的に、インタポーザ３００４は、より幅広のピッチに接続を広げてよく、または、異なる接続へと接続をリルートしてよい。例えば、インタポーザ３００４は、回路基板３００２との結合のために、ＩＣパッケージ３０２０（例えばダイ）を、結合コンポーネント３０１６のＢＧＡに結合し得る。図３０に示される実施形態において、ＩＣパッケージ３０２０および回路基板３００２は、インタポーザ３００４の反対側に取り付けられる。他の実施形態において、ＩＣパッケージ３０２０および回路基板３００２は、インタポーザ３００４の同じ側に取り付けられ得る。いくつかの実施形態において、３以上のコンポーネントがインタポーザ３００４によって相互接続され得る。
【0126】
インタポーザ３００４は、エポキシ樹脂、グラスファイバ強化エポキシ樹脂、セラミック材料、またはポリイミドなどのポリマー材料で形成され得る。いくつかの実装において、インタポーザ３００４は、シリコン、ゲルマニウム、並びに他のＩＩＩ‐Ｖ族およびＩＶ族材料などの、半導体基板に使用される上記で説明された材料と同一の材料を含み得る、交互に重なる強固または柔軟な材料で形成され得る。インタポーザ３００４は、金属インターコネクト３００８、および限定されないが、シリコン貫通ビア（ＴＳＶ）３００６を含むビア３０１０を含み得る。インタポーザ３００４は、受動デバイスおよび能動デバイスの両方を含む埋め込みデバイス３０１４を更に含み得る。そのようなデバイスは、限定されるものではないが、コンデンサ、デカップリングコンデンサ、抵抗器、インダクタ、ヒューズ、ダイオード、変圧器、センサ、ＥＳＤ保護デバイスおよびメモリデバイスを含み得る。更なるＲＦデバイス、電力増幅器、電力管理デバイス、アンテナ、アレイ、センサおよび微小電気機械システム（ＭＥＭＳ）デバイスなどのより複雑なデバイスもインタポーザ３００４上に形成され得る。いくつかの実施形態において、本明細書に説明される１または複数のビア開口を実装するＩＣデバイスはまた、インタポーザ３００４において／上で実装され得る。パッケージ－オン－インタポーザ構造３０３６は、当技術分野において既知のパッケージ－オン－インタポーザ構造のいずれかの形態を取り得る。
【0127】
ＩＣデバイスアセンブリ３０００は、結合コンポーネント３０２２によって回路基板３００２の第１の面３０４０に結合されるＩＣパッケージ３０２４を含み得る。結合コンポーネント３０２２は、結合コンポーネント３０１６を参照して上で説明される実施形態のいずれかの形態を取り得、ＩＣパッケージ３０２４は、ＩＣパッケージ３０２０を参照して上で説明される実施形態のいずれかの形態を取り得る。
【0128】
図３０中に図示されたＩＣデバイスアセンブリ３０００は、結合コンポーネント３０２８により回路基板３００２の第２の面３０４２に結合されたパッケージ－オン－パッケージ構造３０３４を含む。パッケージ－オン－パッケージ構造３０３４は、ＩＣパッケージ３０２６が回路基板３００２とＩＣパッケージ３０３２との間に配置されるように、結合コンポーネント３０３０によって共に結合されるＩＣパッケージ３０２６およびＩＣパッケージ３０３２を含み得る。結合コンポーネント３０２８および３０３０は、上述の結合コンポーネント３０１６の実施形態のいずれかの形態を取ってよく、ＩＣパッケージ３０２６および３０３２は、上述のＩＣパッケージ３０２０の実施形態のいずれかの形態を取ってよい。パッケージ－オン－パッケージ構造３０３４は、当技術分野において既知のパッケージ－オン－パッケージ構造のいずれかに従って構成され得る。
【0129】
図３１は、本明細書に開示される実施形態のいずれかによる、裏側コンタクト形成のためにプレースホルダを使用して製造された１または複数のトランジスタ装置を有する１または複数のコンポーネントを含み得る例示的なコンピューティングデバイス３１００のブロック図である。例えば、コンピューティングデバイス３１００のコンポーネントの任意の好適な１つは、本明細書に開示される実施形態のいずれかによる１または複数のビア開口を含むダイ（例えば、図２８Ｂのダイ２８０２）を含み得る。コンピューティングデバイス３１００のコンポーネントのいずれかは、ＩＣデバイス（例えば、図１Ａ～図２４のＩＣデバイスの任意の実施形態）および／またはＩＣパッケージ（例えば、図２９のＩＣパッケージ２９００）を含み得る。コンピューティングデバイス３１００のコンポーネントのいずれかは、ＩＣデバイスアセンブリ（例えば、図３０のＩＣデバイスアセンブリ３０００）を含み得る。多数のコンポーネントがコンピューティングデバイス３１００に含まれるものとして図３１に示されているが、これらのコンポーネントのうちのいずれか１または複数は、当該用途に適している場合、省略または重複され得る。いくつかの実施形態において、コンピューティングデバイス３１００に含まれるコンポーネントのいくつかまたはすべては、１または複数のマザーボードに取り付けられ得る。いくつかの実施形態において、これらのコンポーネントのいくつかまたはすべては、単一のシステムオンチップ（ＳｏＣ）ダイ上に製造される。
【0130】
追加的に、様々な実施形態において、コンピューティングデバイス３１００は、図３１に示されるコンポーネントのうちの１または複数を含まなくてよいが、コンピューティングデバイス３１００は、１または複数のコンポーネントを結合させるためのインタフェース回路を含んでよい。例えば、コンピューティングデバイス３１００は、ディスプレイデバイス３１０６を含まなくてよいが、ディスプレイデバイス３１０６が結合され得るディスプレイデバイスインタフェース回路（例えば、コネクタおよびドライバ回路）を含んでよい。別の一連の例において、コンピューティングデバイス３１００は、オーディオ入力デバイス３１１８またはオーディオ出力デバイス３１０８を含まなくてよいが、オーディオ入力デバイス３１１８またはオーディオ出力デバイス３１０８が結合され得るオーディオ入力または出力デバイスインタフェース回路（例えば、コネクタおよび支持回路）を含んでよい。
【0131】
コンピューティングデバイス３１００は、処理デバイス３１０２（例えば、１または複数の処理デバイス）を含み得る。本明細書において用いられる場合、「処理デバイス」または「プロセッサ」という用語は、レジスタおよび／またはメモリからの電子データを処理して、当該電子データをレジスタおよび／またはメモリに格納され得る他の電子データへ変換する任意のデバイスまたはデバイスの部分を指し得る。処理デバイス３１０２は、１または複数のデジタル信号プロセッサ（ＤＳＰ）、特定用途向けＩＣ（ＡＳＩＣ）、中央処理装置（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、暗号プロセッサ（ハードウェア内で暗号アルゴリズムを実行する専用プロセッサ）、サーバプロセッサまたは任意の他の適切な処理デバイスを含み得る。コンピューティングデバイス３１００は、メモリ３１０４を含み得、メモリ３１０４はそれ自体で、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、リードオンリメモリ（ＲＯＭ））、フラッシュメモリ、ソリッドステートメモリおよび／またはハードドライブなど、１または複数のメモリデバイスを含み得る。いくつかの実施形態において、メモリ３１０４は、ダイを処理デバイス３１０２と共有するメモリを含み得る。
【0132】
いくつかの実施形態において、コンピューティングデバイス３１００は、通信チップ３１１２（例えば、１または複数の通信チップ）を含み得る。例えば、通信チップ３１１２は、コンピューティングデバイス３１００との間でデータを転送するための無線通信を管理するよう構成され得る。「無線」という用語およびその派生語は、非固体媒体を通じた変調済み電磁放射の使用を通じてデータを通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられ得る。関連するデバイスがいくつかの実施形態において配線を含まないことがあるが、当該用語は、関連するデバイスが任意の配線を含まないことを示唆しているわけではない。
【0133】
通信チップ３１１２は、多くの無線規格またはプロトコルのうち任意のものを実装してよく、これらとしては、限定ではないが、Ｗｉ‐Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６規格（例えば、ＩＥＥＥ８０２．１６‐２００５修正）を含む米国電気電子学会（ＩＥＥＥ）規格、任意の修正、更新および／または改定（例えば、アドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも呼ばれる）等）を含むＬｏｎｇ‐Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）プロジェクトが含まれる。ＩＥＥＥ８０２．１６と互換性があるブロードバンド無線アクセス（ＢＷＡ）ネットワークは一般的に、ＷｉＭＡＸ（登録商標）ネットワークと称される。この頭字語は、ワールドワイドインターオペラビリティフォーマイクロウェーブアクセスを表し、ＩＥＥＥ８０２．１６規格の準拠および相互運用性試験に合格した製品用の認証マークである。通信チップ３１１２は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、発展型ＨＳＰＡ（Ｅ－ＨＳＰＡ）、またはＬＴＥネットワークに従って動作し得る。通信チップ３１１２は、ＧＳＭ（登録商標）発展型高速データ伝送（ＥＤＧＥ）、ＧＳＭ（登録商標）のＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサルテレストリアル無線アクセスネットワーク（ＵＴＲＡＮ）、または発展型ＵＴＲＡＮ（Ｅ－ＵＴＲＡＮ）に従って動作することができる。通信チップ３１１２は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタルエンハンストコードレス電気通信（ＤＥＣＴ）、エボリューションデータオプティマイズド（ＥＶ－ＤＯ）およびそれらの派生物、ならびに３Ｇ、４Ｇ、５Ｇおよびそれ以降のものとして指定される任意の他の無線プロトコルに従って動作し得る。通信チップ３１１２は、他の実施形態において他の無線プロトコルに従って動作させることができる。コンピューティングデバイス３１００は、無線通信を容易にするための、および／または他の無線通信（ＡＭまたはＦＭ無線伝送など）を受信するためのアンテナ３１２２を含み得る。
【0134】
いくつかの実施形態において、通信チップ３１１２は、電気、光または任意の他の適切な通信プロトコル（例えば、Ｅｔｈｅｒｎｅｔ（登録商標））などの有線通信を管理し得る。上記のように、通信チップ３１１２は、複数の通信チップを含み得る。例えば、第１通信チップ３１１２は、Ｗｉ－Ｆｉ（登録商標）またはＢｌｕｅｔｏｏｔｈ（登録商標）などのより短距離の無線通信専用であってよく、第２通信チップ３１１２は、全地球測位システム（ＧＰＳ）、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、ＥＶ－ＤＯまたは他のものなどのより長距離の無線通信専用であってよい。いくつかの実施形態において、第１通信チップ３１１２は、無線通信専用であってよく、第２通信チップ３１１２は、有線通信専用であってよい。
【0135】
コンピューティングデバイス３１００はバッテリ／電源回路３１１４を含み得る。バッテリ／電源回路３１１４は、１または複数のエネルギー貯蔵デバイス（例えば、バッテリまたはコンデンサ）、および／またはコンピューティングデバイス３１００とは別個のエネルギー源（例えば、ＡＣ線電力）にコンピューティングデバイス３１００の結合コンポーネントのための回路を含み得る。
【0136】
コンピューティングデバイス３１００は、ディスプレイデバイス３１０６（または上述の対応するインタフェース回路）を含み得る。ディスプレイデバイス３１０６は、例えば、ヘッドアップディスプレイ、コンピュータモニタ、プロジェクタ、タッチスクリーンディスプレイ、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイまたはフラットパネルディスプレイなどの任意の視覚インジケータを含み得る。
【0137】
コンピューティングデバイス３１００は、オーディオ出力デバイス３１０８（または上述の対応するインタフェース回路）を含み得る。オーディオ出力デバイス３１０８は、例えば、スピーカ、ヘッドセットまたはイヤバッドなど、可聴インジケータを生成する任意のデバイスを含み得る。
【0138】
コンピューティングデバイス３１００は、オーディオ入力デバイス３１１８（または上述の対応するインタフェース回路）を含み得る。オーディオ入力デバイス３１１８は、マイク、マイクアレイ、またはデジタル機器（例えば、楽器デジタルインタフェース（ＭＩＤＩ）出力を有する機器）など、音を表す信号を生成する任意のデバイスを含み得る。
【0139】
コンピューティングデバイス３１００は、ＧＰＳデバイス３１１６（または上述の対応するインタフェース回路）を含み得る。ＧＰＳデバイス３１１６は、衛星ベースシステムと通信してよく、当技術分野において公知の方法でコンピューティングデバイス３１００の位置を受信し得る。
【0140】
コンピューティングデバイス３１００は、他の出力デバイス３１１０（または上述したように、対応するインタフェース回路）を含んでよい。他の出力デバイス３１１０の例は、オーディオコーデック、ビデオコーデック、プリンタ、情報を他のデバイスに提供するための有線式もしくは無線式のトランスミッタ、または追加のストレージデバイスを含み得る。
【0141】
コンピューティングデバイス３１００は、他の入力デバイス３１２０（または上述したように、対応するインタフェース回路）を含んでよい。他の入力デバイス３１２０の例は、加速度計、ジャイロスコープ、コンパス、撮像デバイス、キーボード、マウスなどのカーソル制御デバイス、スタイラス、タッチパッド、バーコードリーダ、クイックレスポンス（ＱＲ）コードリーダ、任意のセンサ、または無線周波数識別（ＲＦＩＤ）リーダを含み得る。
【0142】
コンピューティングデバイス３１００は、ハンドヘルド電気デバイスもしくはモバイルコンピューティングデバイス（例えば、携帯電話、スマートフォン、モバイルインターネットデバイス、音楽プレーヤ、タブレットコンピュータ、ラップトップコンピュータ、ネットブックコンピュータ、ウルトラブックコンピュータ、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルパーソナルコンピュータ等）、デスクトップコンピューティングデバイス、サーバデバイスもしくは他のネットワーク接続されたコンピューティングコンポーネント、プリンタ、スキャナ、モニタ、セットトップボックス、エンタテインメント制御ユニット、車両制御ユニット、デジタルカメラ、デジタルビデオレコーダまたはウェアラブルコンピューティングデバイスなど、任意の所望のフォームファクタを有し得る。いくつかの実施形態において、コンピューティングデバイス３１００は、データを処理する任意の他の電子デバイスであってよい。
［選択例］
［選択例］
【0143】
以下の段落には、本明細書に開示した実施形態のうちの様々な例を示す。
【0144】
例１はＩＣデバイスを提供する。ＩＣデバイスは、第１層と、第１層に隣接する第２層と、複数のラメラ構造を含む第２層とを備え、ラメラ構造のそれぞれは、トリブロックコポリマーの第１ブロックを含む第１ラメラと、トリブロックコポリマーの第２ブロックを含む第２ラメラと、第１ラメラと第２ラメラとの間のビアとを含み、第１ラメラおよび第２ラメラは電気的に絶縁され、ビアは導電性材料を含む。
【0145】
例２は、請求項１によるＩＣデバイスを提供し、第１ラメラおよび第２ラメラは同一のポリマーを含む。
【0146】
例３は、請求項２によるＩＣデバイスを提供し、同一のポリマーは、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリジメチルシロキサン、何等かのポリエステル、何等かのポリウレタン、アクリル樹脂、エポキシ、Ｐ（ｔ‐アクリル酸ブチル）、ポリアクリル酸、ポリアクリルアミド、無水マレイン酸ポリマー、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリブタジエン、ポリ酢酸ビニル、ポリ乳酸、ポリブチルアクリレート、ポリ乳酸、ポリカプロラクトン、ポリ（エチレングリコール）およびポリイソプレンから成るグループから選択される。
【0147】
例４は、上述の請求項のいずれかによるＩＣデバイスを提供し、第１層は、第１材料を含む複数の第１セクションと、第１材料とは異なる第２材料を含む複数の第２セクションとを含み、ビアは、第１層の第１セクションの１つに隣接する第２層における部分にある。
【0148】
例５は、請求項４によるＩＣデバイスを提供し、第１材料は誘電体材料であり、第２材料は金属または金属化合物である。
【0149】
例６は、請求項４によるＩＣデバイスを提供し、第１材料はレジスト材料であり、第２材料は非レジスト材料である。
【0150】
例７は、上述の請求項のいずれかによるＩＣデバイスを提供し、ラメラ構造の向きは、第１層の表面に対して垂直である。
【0151】
例８は、上述の請求項のいずれかによるＩＣデバイスを提供し、第２層の表面に対して垂直方向に沿ったラメラ構造の長さと、方向に沿ったビアの長さとの比率は、０．３～２．０の範囲にある。
【0152】
例９は、上述の請求項のいずれかによるＩＣデバイスを提供し、ビアは導電性材料を含む。
【0153】
例１０は、上述の請求項のいずれかによるＩＣデバイスを提供し、ビアはスルービア、埋設ビア、またはブラインドビアである。
【0154】
例１１は、ＩＣパッケージを提供する。ＩＣパッケージは、上述の請求項のいずれかによるＩＣデバイスと、ＩＣデバイスに結合された更なるＩＣコンポーネントとを含む。
【0155】
例１２は、請求項１１によるＩＣパッケージを提供し、更なるＩＣコンポーネントは、パッケージ基板、インタポーザ、または更なるＩＣダイの１つを含む。
【0156】
例１３は、請求項１１または１２によるＩＣパッケージを提供し、請求項１から１０のいずれか一項によるＩＣデバイスは、メモリデバイス、コンピューティングデバイス、ウェアラブルデバイス、ハンドヘルド電子デバイス、および無線通信デバイスのうち少なくとも１つを含み得るか、または、その一部であり得る。
【0157】
例１４は電子デバイスを提供する。電子デバイスは、キャリア基板と、キャリア基板に結合された、請求項１から１０のいずれか一項によるＩＣデバイス、および、請求項１１から１３のいずれか一項に記載のＩＣパッケージの１または複数とを備える。
【0158】
例１５は、請求項１４による電子デバイスを提供し、キャリア基板はマザーボードである。
【0159】
例１６は、請求項１４による電子デバイスを提供し、キャリア基板はＰＣＢである。
【0160】
例１７は、請求項１４から１６のいずれか一項による電子デバイスを提供し、電子デバイスは、ウェアラブル電子デバイスまたはハンドヘルド電子デバイスである。
【0161】
例１８は、請求項１４から１７のいずれか一項による電子デバイスを提供し、電子デバイスは更に、１または複数の通信チップおよびアンテナを含む。
【0162】
例１９は、請求項１４から１８のいずれか一項による電子デバイスを提供し、電子デバイスはＲＦ送受信機である。
【0163】
例２０は、請求項１４から１８のいずれか一項による電子デバイスを提供し、電子デバイスは、スイッチ、電力増幅器、低雑音増幅器、フィルタ、フィルタバンク、デュプレクサ、アップコンバータ、または、ＲＦ通信デバイス、例えばＲＦ送受信機のダウンコンバータの１つである。
【0164】
例２１は、請求項１４から１８のいずれか一項による電子デバイスを提供し、電子デバイスはコンピューティングデバイスである。
【0165】
例２２は、請求項１４から２１のいずれか一項による電子デバイスを提供し、電子デバイスは、無線通信システムの基地局に含まれる。
【0166】
例２３は、請求項１４から２１のいずれか一項による電子デバイスを提供し、電子デバイスは無線通信システムのユーザ機器デバイスに含まれる。
【0167】
例２４は、集積回路（ＩＣ）デバイスのためのコンタクト孔を形成する方法を提供し、方法は、ＩＣデバイスの層の表面にガイドパターンを形成する段階と、層の表面にラメラ相のトリブロックコポリマーを適用することによって、ガイドパターンに基づいて複数のラメラ構造を形成する段階であって、複数のラメラ構造のそれぞれは、第１ラメラ、第２ラメラ、および第３ラメラを含み、第２ラメラは、第１ラメラと第３ラメラとの間にある、段階と、ラメラ構造の少なくとも一部から第２ラメラを除去することによってコンタクト孔を形成する段階とを備える。
【0168】
例２５は、請求項２４のいずれか一項に記載の方法を提供し、第１ラメラおよび第３ラメラは両方、第１ポリマーを含み、第２ラメラは、第１ポリマーとは異なる第２ポリマーを含む。
【0169】
例２６は、請求項２１から３５のいずれかによる方法を提供し、ラメラ構造の向きは、層の表面に対して垂直である。
【0170】
例２７は、請求項２４から２６のいずれか一項による方法を提供し、層は格子パターンを含み、層の表面上にラメラ相のトリブロックコポリマーを適用することによって、少なくともガイドパターンに基づいて複数のラメラ構造を形成する段階は、
【0171】
層の表面上にラメラ相のトリブロックコポリマーを適用することによって、ガイドパターンおよび層の格子パターンに基づいて複数のラメラ構造を形成する段階を含む。
【0172】
例２８は、請求項２７による方法を提供し、格子パターンは、第１セクションおよび第２セクションの交互パターンを含み、第１セクションは第１材料を含み、第２セクションは第１材料とは異なる第２材料を含む。
【0173】
例２９は、請求項２８による方法を提供し、コンタクト孔は、層における第１セクションの少なくとも一部の上に形成される。
【0174】
例３０は、請求項２４から２９のいずれか一項に記載の方法を提供し、層の表面に対して垂直方向に沿ったラメラ構造の長さと、方向に沿ったコンタクト孔の長さとの比率は、０．３～２．０の範囲にある。
【0175】
例３１は、請求項２４から３０のいずれか一項による方法を提供し、ガイドパターンは、第１セクションおよび第２セクションの交互パターンを含み、ガイドパターンは、化学ガイドパターンであり、第１セクションは第１材料を含み、第２セクションは、第１材料とは異なる第２材料を含む。
【0176】
例３２は、請求項２４から３１のいずれか一項による方法を提供し、ガイドパターンは、第１セクションおよび第２セクションの交互パターンを含み、ガイドパターンはトポグラフィガイドパターンであり、第２セクションは開口であり、第１セクションは、開口を画定するガイド壁である。
【0177】
例３３は、請求項３２による方法を提供し、ＩＣデバイスの層の表面上にガイドパターンを形成する段階は、開口に化学ガイドパターンを形成する段階であって、化学ガイドパターンは、第３セクションおよび第４セクションの交互パターンを含む、段階を含み、第３セクションは第３材料を含み、第４セクションは、第３材料とは異なる第４材料を含む。
【0178】
例３４は、請求項２４から３３のいずれか一項による方法を提供し、ラメラ構造の少なくとも一部から第２ラメラを除去することによってコンタクト孔を形成する段階は、ラメラ構造の少なくとも一部に対してエッチング処理を実行して、第１ラメラおよび第３ラメラをエッチングするより高速で第２ラメラをエッチングする段階を含む。
【0179】
例３５は、集積回路（ＩＣ）デバイスのためのコンタクト孔を形成する方法を提供し、方法は、ＩＣデバイスの第１層の表面上にトポグラフィガイドパターンを形成する段階であって、トポグラフィガイドパターンは複数の開口を含む、段階と、トポグラフィガイドパターンの開口のそれぞれに化学ガイドパターンを形成する段階と、化学ガイドパターンを有する開口においてブロックコポリマーを適用することによって、第２層を形成する段階と、第２層からブロックコポリマーの一部を除去することによって、第２層においてコンタクト孔を形成する段階とを備える。
【0180】
例３６は、請求項３５に記載の方法を提供し、ブロックコポリマーは、ラメラ相のトリブロックコポリマーである。
【0181】
例３７は、請求項３６による方法を提供し、ラメラ相のトリブロックコポリマーは、第１ラメラ、第２ラメラおよび第３ラメラを含み、第２ラメラは第１ラメラと第３ラメラとの間にあり、第１ラメラおよび第３ラメラは第１ポリマーを含み、第２ラメラは、第１ポリマーとは異なる第２ポリマーを含む。
【0182】
例３８は、請求項３５から３７のいずれか一項による方法を提供し、トポグラフィガイドパターンの開口のそれぞれにおいて化学ガイドパターンを形成する段階は、第１層において、格子パターンに基づいて化学ガイドパターンを形成する段階であって、格子パターンは、第１セクションおよび第２セクションの交互パターンを含む、段階を含む。
【0183】
例３９は、請求項３８による方法を提供し、第２層からブロックコポリマーの一部を除去することによって、第２層においてコンタクト孔を形成する段階は、第１層における第１セクションの少なくとも一部の上にある第２層の一部においてコンタクト孔を形成する段階を含む。
【0184】
例４０は、上述の請求項のいずれか一項による方法を提供し、更に、請求項１から１０のいずれか一項によるＩＣデバイスを形成するためのプロセスを含む。
【0185】
例４１は、上述の請求項のいずれか一項による方法を提供し、更に、請求項１１から１３のいずれか一項によるＩＣパッケージを形成するためのプロセスを含む。
【0186】
例４２は、上述の請求項のいずれか一項による方法を提供し、請求項１４から２３のいずれか一項による電子デバイスを形成するためのプロセスを更に含む。
【0187】
要約書で説明される事項を含む、示された本開示の実装の上述の説明は、包括的であること、または開示された厳密な形式に開示を限定することを意図するものではない。本明細書において、例示の目的で、本開示の具体的な実装および例が説明されているが、当業者にとって明らかであるように、様々な同等の修正が、本開示の範囲内において可能である。これらの変形は、上記の詳細な説明に鑑みて本開示に加えられ得る。
［他の可能な項目］
（項目１）
集積回路（ＩＣ）デバイスであって、
第１層と、
上記第１層に隣接する第２層であって、上記第２層は複数のラメラ構造を含み、上記ラメラ構造のそれぞれは、トリブロックコポリマーの第１ブロックを含む第１ラメラ、上記トリブロックコポリマーの第２ブロックを含む第２ラメラ、および、上記第１ラメラと上記第２ラメラとの間のビアを含む、第２層と
を備え、上記第１ラメラおよび上記第２ラメラは、電気的に絶縁され、上記ビアは導電性材料を含む、ＩＣデバイス。
（項目２）
上記第１ラメラおよび上記第２ラメラは同一のポリマーを含む、項目１に記載のＩＣデバイス。
（項目３）
上記同一のポリマーは、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリジメチルシロキサン、何等かのポリエステル、何等かのポリウレタン、アクリル樹脂、エポキシ、Ｐ（ｔ‐アクリル酸ブチル）、ポリアクリル酸、ポリアクリルアミド、無水マレイン酸ポリマー、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリブタジエン、ポリ酢酸ビニル、ポリ乳酸、ポリブチルアクリレート、ポリ乳酸、ポリカプロラクトン、ポリ（エチレングリコール）およびポリイソプレンの少なくとも１つを含む、項目２に記載のＩＣデバイス。
（項目４）
上記第１層は、第１材料を含む複数の第１セクションと、上記第１材料とは異なる第２材料を含む複数の第２セクションとを含み、上記ビアは、上記第１層の上記第１セクションの１つに隣接する上記第２層における部分にある、項目１に記載のＩＣデバイス。
（項目５）
上記第１材料は誘電体材料であり、z第２材料は金属または金属化合物である、項目４に記載のＩＣデバイス。
（項目６）
上記第１材料はレジスト材料であり、上記第２材料は非レジスト材料である、項目４に記載のＩＣデバイス。
（項目７）
上記ラメラ構造の向きは、上記第１層の表面に対して垂直である、項目１に記載のＩＣデバイス。
（項目８）
上記第２層の上記表面に対して垂直方向に沿った上記ラメラ構造の長さと、上記方向に沿った上記ビアの長さとの比率は、０．３～２．０の範囲にある、項目１に記載のＩＣデバイス。
（項目９）
上記複数のラメラ構造は、ラメラ相のトリブロックコポリマーに基づく、項目１に記載のＩＣデバイス。
（項目１０）
上記ビアは、スルービア、埋設ビア、またはブラインドビアである、項目１に記載のＩＣデバイス。
（項目１１）
集積回路（ＩＣ）デバイスのためのビア開口を形成する方法であって、
上記ＩＣデバイスの層の表面にガイドパターンを形成する段階と、
上記層の上記表面にラメラ相のトリブロックコポリマーを適用することによって、上記ガイドパターンに基づいて複数のラメラ構造を形成する段階であって、上記複数のラメラ構造のそれぞれは、第１ラメラ、第２ラメラ、および第３ラメラを含み、上記第２ラメラは、上記第１ラメラと上記第３ラメラとの間にある、段階と、
上記ラメラ構造の少なくとも一部から上記第２ラメラを除去することによって上記ビア開口を形成する段階と
を備える方法。
（項目１２）
上記第１ラメラおよび上記第３ラメラは両方、第１ポリマーを含み、上記第２ラメラは、上記第１ポリマーとは異なる第２ポリマーを含む、項目１１に記載の方法。
（項目１３）
上記ラメラ構造の向きは、上記層の上記表面に対して垂直である、項目１１に記載の方法。
（項目１４）
上記層は格子パターンを含み、上記層の上記表面上に上記ラメラ相の上記トリブロックコポリマーを適用することによって、少なくとも上記ガイドパターンに基づいて、上記複数のラメラ構造を形成する段階は、
上記層の上記表面上に上記ラメラ相の上記トリブロックコポリマーを適用することによって、上記ガイドパターンおよび上記層の上記格子パターンに基づいて上記複数のラメラ構造を形成する段階
を含む、項目１１に記載の方法。
（項目１５）
上記層の上記表面に対して垂直方向に沿った上記ラメラ構造の長さと、上記方向に沿った上記ビア開口の長さとの比率は、０．３～２．０の範囲にある、項目１１に記載の方法。
（項目１６）
集積回路（ＩＣ）デバイスのためのビア開口を形成する方法であって、
上記ＩＣデバイスの第１層の表面上にトポグラフィガイドパターンを形成する段階であって、上記トポグラフィガイドパターンは複数の開口を含む、段階と、
上記トポグラフィガイドパターンの開口のそれぞれに化学ガイドパターンを形成する段階と、
上記化学ガイドパターンを有する上記開口においてブロックコポリマーを適用することによって、第２層を形成する段階と、
上記第２層から上記ブロックコポリマーの一部を除去することによって、上記第２層において上記ビア開口を形成する段階と
を備える方法。
（項目１７）
上記ブロックコポリマーは、ラメラ相のトリブロックコポリマーである、項目１６に記載の方法。
（項目１８）
上記ラメラ相の上記トリブロックコポリマーは、第１ラメラ、第２ラメラおよび第３ラメラを含み、上記第２ラメラは上記第１ラメラと上記第３ラメラとの間にあり、上記第１ラメラおよび上記第３ラメラは第１ポリマーを含み、上記第２ラメラは、上記第１ポリマーとは異なる第２ポリマーを含む、項目１７に記載の方法。
（項目１９）
上記トポグラフィガイドパターンの上記開口のそれぞれにおいて上記化学ガイドパターンを形成する段階は、
上記第１層において、格子パターンに基づいて上記化学ガイドパターンを形成する段階であって、上記格子パターンは、第１セクションおよび第２セクションの交互パターンを含む、段階を含む、項目１６に記載の方法。
（項目２０）
上記第２層から上記ブロックコポリマーの一部を除去することによって、上記第２層において上記ビア開口を形成する段階は、
上記第１層における上記第１セクションの少なくとも一部の上にある上記第２層の一部において上記ビア開口を形成する段階
を含む、項目１９に記載の方法。
［他の可能な項目］
（項目１）
集積回路（ＩＣ）デバイスであって、
第１層と、
上記第１層に隣接する第２層であって、上記第２層は複数のラメラ構造を含み、上記ラメラ構造のそれぞれは、トリブロックコポリマーの第１ブロックを含む第１ラメラ、上記トリブロックコポリマーの第２ブロックを含む第２ラメラ、および、上記第１ラメラと上記第２ラメラとの間のビアを含む、第２層と
を備え、上記第１ラメラおよび上記第２ラメラは、電気的に絶縁され、上記ビアは導電性材料を含む、ＩＣデバイス。
（項目２）
上記第１ラメラおよび上記第２ラメラは同一のポリマーを含む、項目１に記載のＩＣデバイス。
（項目３）
上記同一のポリマーは、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリジメチルシロキサン、何等かのポリエステル、何等かのポリウレタン、アクリル樹脂、エポキシ、Ｐ（ｔ‐アクリル酸ブチル）、ポリアクリル酸、ポリアクリルアミド、無水マレイン酸ポリマー、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリブタジエン、ポリ酢酸ビニル、ポリ乳酸、ポリブチルアクリレート、ポリ乳酸、ポリカプロラクトン、ポリ（エチレングリコール）およびポリイソプレンの少なくとも１つを含む、項目２に記載のＩＣデバイス。
（項目４）
上記第１層は、第１材料を含む複数の第１セクションと、上記第１材料とは異なる第２材料を含む複数の第２セクションとを含み、上記ビアは、上記第１層の上記第１セクションの１つに隣接する上記第２層における部分にある、項目１に記載のＩＣデバイス。
（項目５）
上記第１材料は誘電体材料であり、z第２材料は金属または金属化合物である、項目４に記載のＩＣデバイス。
（項目６）
上記第１材料はレジスト材料であり、上記第２材料は非レジスト材料である、項目４に記載のＩＣデバイス。
（項目７）
上記ラメラ構造の向きは、上記第１層の表面に対して垂直である、項目１に記載のＩＣデバイス。
（項目８）
上記第２層の上記表面に対して垂直方向に沿った上記ラメラ構造の長さと、上記方向に沿った上記ビアの長さとの比率は、０．３～２．０の範囲にある、項目１に記載のＩＣデバイス。
（項目９）
上記複数のラメラ構造は、ラメラ相のトリブロックコポリマーに基づく、項目１に記載のＩＣデバイス。
（項目１０）
上記ビアは、スルービア、埋設ビア、またはブラインドビアである、項目１に記載のＩＣデバイス。
（項目１１）
集積回路（ＩＣ）デバイスのためのビア開口を形成する方法であって、
上記ＩＣデバイスの層の表面にガイドパターンを形成する段階と、
上記層の上記表面にラメラ相のトリブロックコポリマーを適用することによって、上記ガイドパターンに基づいて複数のラメラ構造を形成する段階であって、上記複数のラメラ構造のそれぞれは、第１ラメラ、第２ラメラ、および第３ラメラを含み、上記第２ラメラは、上記第１ラメラと上記第３ラメラとの間にある、段階と、
上記ラメラ構造の少なくとも一部から上記第２ラメラを除去することによって上記ビア開口を形成する段階と
を備える方法。
（項目１２）
上記第１ラメラおよび上記第３ラメラは両方、第１ポリマーを含み、上記第２ラメラは、上記第１ポリマーとは異なる第２ポリマーを含む、項目１１に記載の方法。
（項目１３）
上記ラメラ構造の向きは、上記層の上記表面に対して垂直である、項目１１に記載の方法。
（項目１４）
上記層は格子パターンを含み、上記層の上記表面上に上記ラメラ相の上記トリブロックコポリマーを適用することによって、少なくとも上記ガイドパターンに基づいて、上記複数のラメラ構造を形成する段階は、
上記層の上記表面上に上記ラメラ相の上記トリブロックコポリマーを適用することによって、上記ガイドパターンおよび上記層の上記格子パターンに基づいて上記複数のラメラ構造を形成する段階
を含む、項目１１に記載の方法。
（項目１５）
上記層の上記表面に対して垂直方向に沿った上記ラメラ構造の長さと、上記方向に沿った上記ビア開口の長さとの比率は、０．３～２．０の範囲にある、項目１１に記載の方法。
（項目１６）
集積回路（ＩＣ）デバイスのためのビア開口を形成する方法であって、
上記ＩＣデバイスの第１層の表面上にトポグラフィガイドパターンを形成する段階であって、上記トポグラフィガイドパターンは複数の開口を含む、段階と、
上記トポグラフィガイドパターンの開口のそれぞれに化学ガイドパターンを形成する段階と、
上記化学ガイドパターンを有する上記開口においてブロックコポリマーを適用することによって、第２層を形成する段階と、
上記第２層から上記ブロックコポリマーの一部を除去することによって、上記第２層において上記ビア開口を形成する段階と
を備える方法。
（項目１７）
上記ブロックコポリマーは、ラメラ相のトリブロックコポリマーである、項目１６に記載の方法。
（項目１８）
上記ラメラ相の上記トリブロックコポリマーは、第１ラメラ、第２ラメラおよび第３ラメラを含み、上記第２ラメラは上記第１ラメラと上記第３ラメラとの間にあり、上記第１ラメラおよび上記第３ラメラは第１ポリマーを含み、上記第２ラメラは、上記第１ポリマーとは異なる第２ポリマーを含む、項目１７に記載の方法。
（項目１９）
上記トポグラフィガイドパターンの上記開口のそれぞれにおいて上記化学ガイドパターンを形成する段階は、
上記第１層において、格子パターンに基づいて上記化学ガイドパターンを形成する段階であって、上記格子パターンは、第１セクションおよび第２セクションの交互パターンを含む、段階を含む、項目１６に記載の方法。
（項目２０）
上記第２層から上記ブロックコポリマーの一部を除去することによって、上記第２層において上記ビア開口を形成する段階は、
上記第１層における上記第１セクションの少なくとも一部の上にある上記第２層の一部において上記ビア開口を形成する段階
を含む、項目１９に記載の方法。
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28A】
【図28B】
【図29】
【図30】
【図31】
【外国語明細書】