(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023102509
(43)【公開日】2023-07-25
(54)【発明の名称】積層セラミック電子部品およびその製造方法
(51)【国際特許分類】
H01G 4/30 20060101AFI20230718BHJP
【ＦＩ】
H01G4/30 201G
H01G4/30 201F
H01G4/30 311E
H01G4/30 201D
H01G4/30 516
H01G4/30 517
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2022003034
(22)【出願日】2022-01-12
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】森田 浩一郎
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC09
5E001AC10
5E001AE01
5E001AE02
5E001AE03
5E001AE04
5E001AF06
5E001AH01
5E001AH07
5E001AH09
5E001AJ03
5E082AA01
5E082AB03
5E082BC33
5E082EE04
5E082EE23
5E082EE26
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG11
5E082GG12
5E082GG28
5E082JJ03
5E082JJ12
5E082JJ23
(57)【要約】
【課題】 クラックの発生を抑制することができる積層セラミック電子部品およびその製造方法を提供する。
【解決手段】 積層セラミック電子部品１００は、複数の誘電体層１１と、複数の誘電体層１１を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層１２と、を有する素体１０と、複数の内部電極層１２が延伸される方向の端である素体１０の側面に設けられ、複数の内部電極層１２の一端と各々接し、共材２３を含む第１外部電極２１と、第１外部電極２１上に設けられ、ガラス２４を含み、第１外部電極２１と同じ金属を主成分とする第２外部電極２２と、を有する。
【選択図】 図６
【解決手段】 積層セラミック電子部品１００は、複数の誘電体層１１と、複数の誘電体層１１を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層１２と、を有する素体１０と、複数の内部電極層１２が延伸される方向の端である素体１０の側面に設けられ、複数の内部電極層１２の一端と各々接し、共材２３を含む第１外部電極２１と、第１外部電極２１上に設けられ、ガラス２４を含み、第１外部電極２１と同じ金属を主成分とする第２外部電極２２と、を有する。
【選択図】 図６
【特許請求の範囲】
【請求項1】
複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体と、
前記複数の内部電極層が延伸される方向の端である前記素体の側面に設けられ、前記複数の内部電極層の前記一端と各々接し、共材を含む第１外部電極と、
前記第１外部電極上に設けられ、ガラスを含み、前記第１外部電極と同じ金属を主成分とする第２外部電極と、を有する積層セラミック電子部品。
前記複数の内部電極層が延伸される方向の端である前記素体の側面に設けられ、前記複数の内部電極層の前記一端と各々接し、共材を含む第１外部電極と、
前記第１外部電極上に設けられ、ガラスを含み、前記第１外部電極と同じ金属を主成分とする第２外部電極と、を有する積層セラミック電子部品。
【請求項2】
前記第２外部電極は、前記複数の誘電体層および前記複数の内部電極層が積層される方向の端である前記素体の主面および前記素体の角部と接する、請求項１に記載の積層セラミック電子部品。
【請求項3】
前記複数の内部電極は、前記第１外部電極と同じ金属を主成分とする、請求項１または請求項２に記載の積層セラミック電子部品。
【請求項4】
前記第１外部電極と前記第２外部電極とは直接接している、請求項１から請求項３のいずれか一項に記載の積層セラミック電子部品。
【請求項5】
前記共材は、金属酸化物である、請求項１から請求項４のいずれか一項に記載の積層セラミック電子部品。
【請求項6】
前記複数の内部電極層、前記第１外部電極、および前記第２外部電極は、ニッケルを主成分とし、
前記共材は、酸化アルミニウムまたはチタン酸バリウムの少なくとも一つを含む、請求項３から請求項５のいずれか一項に記載の積層セラミック電子部品。
前記共材は、酸化アルミニウムまたはチタン酸バリウムの少なくとも一つを含む、請求項３から請求項５のいずれか一項に記載の積層セラミック電子部品。
【請求項7】
前記複数の内部電極、前記第１外部電極、および前記第２外部電極は、銅を主成分とし、
前記共材は、酸化アルミニウムまたはジルコン酸カルシウムの少なくとも一つを含む、請求項３から請求項５のいずれか一項に記載の積層セラミック電子部品。
前記共材は、酸化アルミニウムまたはジルコン酸カルシウムの少なくとも一つを含む、請求項３から請求項５のいずれか一項に記載の積層セラミック電子部品。
【請求項8】
前記複数の内部電極が延伸される方向において、前記第１外部電極の厚さは、５μm以下である、請求項１から請求項７のいずれか一項に記載の積層セラミック電子部品。
【請求項9】
前記共材は、前記第１外部電極に対して５ｗｔ％以上２０ｗｔ％以下含まれる、請求項１から請求項８のいずれか一項に記載の積層セラミック電子部品。
【請求項10】
前記第２外部電極上にメッキ層をさらに有する、請求項１から請求項９のいずれか一項に記載の積層セラミック電子部品。
【請求項11】
複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体と、
前記複数の内部電極層が延伸される方向の端である前記素体の側面に設けられ、前記複数の内部電極層の前記一端に接する第１領域および前記第１領域を覆う第２領域を有し、前記第１領域は、前記第２領域より共材の含有量が多く、前記第２領域は、前記第１領域よりガラスの含有量が多い外部電極と、を有する積層セラミック電子部品。
前記複数の内部電極層が延伸される方向の端である前記素体の側面に設けられ、前記複数の内部電極層の前記一端に接する第１領域および前記第１領域を覆う第２領域を有し、前記第１領域は、前記第２領域より共材の含有量が多く、前記第２領域は、前記第１領域よりガラスの含有量が多い外部電極と、を有する積層セラミック電子部品。
【請求項12】
前記第２領域は、前記複数の誘電体層および前記複数の内部電極層が積層される方向の端である前記素体の主面および前記素体の角部と接する、請求項１１に記載の積層セラミック電子部品。
【請求項13】
前記複数の内部電極層は、前記外部電極と同じ金属を主成分とする、請求項１１または請求項１２に記載の積層セラミック電子部品。
【請求項14】
前記共材は、金属酸化物である、請求項１１から請求項１３のいずれか一項に記載の積層セラミック電子部品。
【請求項15】
前記複数の内部電極層および前記外部電極は、ニッケルを主成分とし、
前記共材は、アルミナまたはチタン酸バリウムの少なくとも一つを含む請求項１３または請求項１４に記載の積層セラミック電子部品。
前記共材は、アルミナまたはチタン酸バリウムの少なくとも一つを含む請求項１３または請求項１４に記載の積層セラミック電子部品。
【請求項16】
前記複数の内部電極層および前記外部電極は、銅を主成分とし、
前記共材は、アルミナまたはジルコン酸カルシウムの少なくとも一つを含む請求項１３または請求項１４に記載の積層セラミック電子部品。
前記共材は、アルミナまたはジルコン酸カルシウムの少なくとも一つを含む請求項１３または請求項１４に記載の積層セラミック電子部品。
【請求項17】
前記外部電極上にメッキ層をさらに有する、請求項１１から請求項１６のいずれか一項に記載の積層セラミック電子部品。
【請求項18】
セラミックグリーンシートを形成する塗工工程と、
前記セラミックグリーンシート上に導電ペーストを用いて内部電極パターンを形成する印刷工程と、
前記セラミックグリーンシートを積層して未焼成の素体を得る圧着工程と、
前記未焼成の素体の側面に、共材を含む金属ペーストを形成する金属ペースト形成工程と、
前記未焼成の素体および前記金属ペーストを焼成し、前記金属ペーストから第１外部電極を形成する焼成工程と、
前記焼成工程後に、前記第１外部電極を覆ってガラスを含む第２外部電極を形成する第２外部電極形成工程と、を含む積層セラミック電子部品の製造方法。
前記セラミックグリーンシート上に導電ペーストを用いて内部電極パターンを形成する印刷工程と、
前記セラミックグリーンシートを積層して未焼成の素体を得る圧着工程と、
前記未焼成の素体の側面に、共材を含む金属ペーストを形成する金属ペースト形成工程と、
前記未焼成の素体および前記金属ペーストを焼成し、前記金属ペーストから第１外部電極を形成する焼成工程と、
前記焼成工程後に、前記第１外部電極を覆ってガラスを含む第２外部電極を形成する第２外部電極形成工程と、を含む積層セラミック電子部品の製造方法。
【請求項19】
前記第２外部電極上にメッキ層を形成するメッキ工程をさらに含む、請求項１８に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミック電子部品およびその製造方法に関する。
【背景技術】
【0002】
携帯電話を代表とする高周波通信用システムにおいて、積層セラミック電子部品が用いられている。例えば、ノイズを除去するために、積層セラミックコンデンサが用いられている（例えば、特許文献１～４参照）。積層セラミック電子部品の外部電極には、Ａｇ、Ｎｉ、Ｃｕのような金属もしくは導電性樹脂などが一般的に使用される。中でもＮｉとＣｕが広く利用され、これらにＣｕ、Ｎｉ、Ｓｎのメッキを施したものが一般的である。これは、耐還元性（Ｎｉ内部電極が酸化しない雰囲気で外部電極として働く）、耐イオンマイグレーション、内部電極とのコンタクト性確保、等価直列抵抗（ＥＳＲ）を下げる、価格が安い、などの多くの好ましい理由による。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－０９８３２７号公報
【特許文献2】特開２０１８－０１４４０７号公報
【特許文献3】特開２０１９－１９５０３７号公報
【特許文献4】特開２０２０－１５５７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
外部電極は、後付けで形成されるものと、同時焼成で形成されるものの２種類がある。後付けの外部電極は、素体を焼成した後に、金属ペーストを塗布して焼き付けるものである。同時焼成の外部電極は、未焼成の素体に金属ペーストを塗布して素体と金属ペーストを同時に焼成するものである。これらのいずれの種類においても、素体にクラックが発生するおそれがある。
【0005】
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制することができる積層セラミック電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明に係る積層セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体と、前記複数の内部電極層が延伸される方向の端である前記素体の側面に設けられ、前記複数の内部電極層の前記一端と各々接し、共材を含む第１外部電極と、前記第１外部電極上に設けられ、ガラスを含み、前記第１外部電極と同じ金属を主成分とする第２外部電極と、を有する。
【0007】
上記積層セラミック電子部品において、前記第２外部電極は、前記複数の誘電体層および前記複数の内部電極層が積層される方向の端である前記素体の主面および前記素体の角部と接していてもよい。
【0008】
上記積層セラミック電子部品において、前記複数の内部電極は、前記第１外部電極と同じ金属を主成分としてもよい。
【0009】
上記積層セラミック電子部品において、前記第１外部電極と前記第２外部電極とは直接接していてもよい。
【0010】
上記積層セラミック電子部品において、前記共材は、金属酸化物であってもよい。
【0011】
上記積層セラミック電子部品において、前記複数の内部電極層、前記第１外部電極、および前記第２外部電極は、ニッケルを主成分とし、前記共材は、酸化アルミニウムまたはチタン酸バリウムの少なくとも一つを含んでいてもよい。
【0012】
上記積層セラミック電子部品において、前記複数の内部電極、前記第１外部電極、および前記第２外部電極は、銅を主成分とし、前記共材は、酸化アルミニウムまたはジルコン酸カルシウムの少なくとも一つを含んでいてもよい。
【0013】
上記積層セラミック電子部品における複数の内部電極が延伸される方向において、前記第１外部電極の厚さは、５μm以下であってもよい。
【0014】
上記積層セラミック電子部品において、前記共材は、前記第１外部電極に対して５ｗｔ％以上２０ｗｔ％以下含まれていてもよい。
【0015】
上記積層セラミック電子部品は、前記第２外部電極上にメッキ層をさらに有していてもよい。
【0016】
本発明に係る他の積層セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体と、前記複数の内部電極層が延伸される方向の端である前記素体の側面に設けられ、前記複数の内部電極層の前記一端に接する第１領域および前記第１領域を覆う第２領域を有し、前記第１領域は、前記第２領域より共材の含有量が多く、前記第２領域は、前記第１領域よりガラスの含有量が多い外部電極と、を有する。
【0017】
上記他の積層セラミック電子部品において、前記第２領域は、前記複数の誘電体層および前記複数の内部電極層が積層される方向の端である前記素体の主面および前記素体の角部と接していてもよい。
【0018】
上記他の積層セラミック電子部品において、前記複数の内部電極層は、前記外部電極と同じ金属を主成分としてもよい。
【0019】
上記他の積層セラミック電子部品において、前記共材は、金属酸化物であってもよい。
【0020】
上記他の積層セラミック電子部品において、前記複数の内部電極層および前記外部電極は、ニッケルを主成分とし、前記共材は、アルミナまたはチタン酸バリウムの少なくとも一つを含んでいてもよい。
【0021】
上記他の積層セラミック電子部品において、前記複数の内部電極層および前記外部電極は、銅を主成分とし、前記共材は、アルミナまたはジルコン酸カルシウムの少なくとも一つを含んでいてもよい。
【0022】
上記他の積層セラミック電子部品は、前記外部電極上にメッキ層をさらに有していてもよい。
【0023】
本発明に係る積層セラミック電子部品の製造方法は、セラミックグリーンシートを形成する塗工工程と、前記セラミックグリーンシート上に導電ペーストを用いて内部電極パターンを形成する印刷工程と、前記セラミックグリーンシートを積層して未焼成の素体を得る圧着工程と、前記未焼成の素体の側面に、共材を含む金属ペーストを形成する金属ペースト形成工程と、前記未焼成の素体および前記金属ペーストを焼成し、前記金属ペーストから第１外部電極を形成する焼成工程と、前記焼成工程後に、前記第１外部電極を覆ってガラスを含む第２外部電極を形成する第２外部電極形成工程と、を含む。
【0024】
上記積層セラミック電子部品の製造方法は、前記第２外部電極上にメッキ層を形成するメッキ工程をさらに含んでいてもよい。
【発明の効果】
【0025】
本発明によれば、クラックの発生を抑制することができる積層セラミック電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【0026】
【図1】積層セラミックコンデンサの部分断面斜視図である。
【図4】（ａ）および（ｂ）は後付けの外部電極について説明するための図である。
【図5】同時焼成の外部電極について説明するための図である。
【図6】外部電極の拡大断面図である。
【図7】積層セラミックコンデンサの製造方法のフローを例示する図である。
【図8】（ａ）および（ｂ）は積層工程を例示する図である。
【図9】（ａ）は塗布工程を例示する図であり、（ｂ）は焼き付け工程を例示する図である。
【発明を実施するための形態】
【0027】
以下、図面を参照しつつ、実施形態について説明する。
【0028】
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する素体１０と、素体１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、素体１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、素体１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。
【0029】
素体１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、金属を主成分とする内部電極層１２とが、交互に積層された構成を有する。言い換えると、素体１０は、互いに対向する複数の内部電極層１２と、複数の内部電極層１２の間に各々挟まれた誘電体層１１と、を備えている。各内部電極層１２が延伸される方向の端縁は、素体１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面において、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３は、誘電体層１１と組成が同じであっても、異なっていても構わない。
【0030】
積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．１１０ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．１ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。
【0031】
誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ＭｇＴｉＯ３（チタン酸マグネシウム），ペロブスカイト構造を形成するＢａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。
【0032】
誘電体層１１には、添加物が添加されていてもよい。誘電体層１１への添加物として、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
【0033】
内部電極層１２は、ニッケル（Ｎｉ），銅（Ｃｕ），スズ（Ｓｎ）等の卑金属を主成分とする。内部電極層１２として、白金（Ｐｔ），パラジウム（Ｐｄ），銀（Ａｇ），金（Ａｕ）などの貴金属やこれらを含む合金を用いてもよい。
【0034】
図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において静電容量を生じる領域である。そこで、当該静電容量を生じる領域を、容量部１４と称する。すなわち、容量部１４は、異なる外部電極に接続された隣接する内部電極層１２同士が対向する領域である。
【0035】
外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、静電容量を生じない領域である。エンドマージン１５は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。
【0036】
図３で例示するように、素体１０において、素体１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。サイドマージン１６も、静電容量を生じない領域である。サイドマージン１６は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。
【0037】
ここで、外部電極について検討する。まず、誘電体層１１用のセラミックグリーンシートに内部電極層１２用の内部電極パターンが印刷された積層単位が複数積層された未焼成の素体を焼成した後に、下地層を焼き付けてからメッキ層を形成することで得られる、後付けの外部電極について説明する。
【0038】
図４（ａ）および図４（ｂ）は、後付けの外部電極について説明するための図である。図４（ａ）および図４（ｂ）では、素体１０のハッチを省略してある。図４（ａ）で例示するように、焼成後の素体１０に、金属ペーストに熱処理を施すことで、下地層３１を焼き付ける。焼き付けの熱処理を低温にするために、金属ペーストに低融点のガラス３２が添加される。焼成後の素体１０は高い強度を有しているため、下地層３１を焼き付ける際に、クラックなどの発生を抑制することができる。しかしながら、ガラス３２が素体１０と反応し、下地層３１の接合部にクラック４０が入ることがある。
【0039】
また、素体１０の焼成時に、内部電極層１２の引き出し部が、焼結過程の収縮に起因して素体１０の内部に引っ込むことがある。この場合、下地層３１と内部電極層１２との電気的コンタクトが得られないおそれがある。そこで、素体１０の表面を削ることによって内部電極層１２の引き出し部を露出することが考えられる。しかしながら、工程が煩雑化し、コストがかかる。また、機械的ダメージが残るおそれもある。
【0040】
ガラス３２を用いないことにすると、焼き付けの熱処理を高温にする必要がある。この場合、内部電極層１２の引き出し部が素体１０の内部に引っ込むとともに、図４（ｂ）で例示するように、内部電極層１２の各位置の球状化が進み、内部電極層１２の連続率が低下するおそれがある。
【0041】
また、素体１０を焼成した際に、炉内の僅かな酸素によって、内部電極層１２の引き出し部の最表面が酸化し、下地層３１と内部電極層１２との電気的コンタクトが得られないおそれがある。
【0042】
次に、誘電体層１１用のセラミックグリーンシートに内部電極層１２用の内部電極パターンが印刷された積層単位が複数積層された未焼成の素体に、下地層用の金属ペーストを塗布し、同時に焼成し、その後にメッキ層を形成することで得られる同時焼成の外部電極について説明する。
【0043】
図５は、同時焼成の外部電極について説明するための図である。図５では、素体１０のハッチを省略してある。焼成時の素体の収縮と下地層３３の収縮とのミスマッチに起因して、下地層３３の接合部にクラック４０が発生するおそれがある。そこで、金属酸化物粉などの共材３４を金属ペーストに添加し、金属ペーストの収縮を遅らせる手法がとられる。しかしながら、下地層３３に所定の厚みが要求されるため、焼成時の素体の収縮と下地層３３の収縮とのミスマッチに起因してやはりクラック４０が入ることがある。
【0044】
また、下地層３３と内部電極層１２との電気的コンタクトが確保されるものの、図５で例示するように、共材３４が下地層３３の外表面に露出する。この場合、メッキが乗らず、メッキ不良が生じるおそれがある。
【0045】
そこで、本実施形態に係る外部電極２０ａ，２０ｂは、クラックの発生を抑制することができる構成を有している。また、本実施形態に係る外部電極２０ａ，２０ｂは、内部電極層１２との電気的コンタクトを確保することができ、内部電極層１２の連続率低下を抑制することができ、メッキ不良を抑制することができる構成を有している。
【0046】
図６は、外部電極２０ｂの拡大断面図である。図６では、素体１０のハッチを省略してある。図６で例示するように、外部電極２０ｂは、第１外部電極２１上に第２外部電極２２が設けられた構造を有する。第１外部電極２１は、共材２３を含んでいる。第２外部電極２２は、ガラス２４を含んでいる。第１外部電極２１および第２外部電極２２の主成分は、共通している。第２外部電極２２上に、メッキ層２５が設けられている。
【0047】
第１外部電極２１は、共材２３を含んでいるため、素体１０と同時焼成によって形成される。第２外部電極２２は、ガラス２４を含んでいるため、素体１０の焼成後に後付けによって形成される。
【0048】
素体１０と第１外部電極２１とを同時焼成する過程では、第２外部電極２２を形成することから、第１外部電極２１だけを厚く形成しなくてもよい。したがって、第１外部電極２１を同時焼成する際の応力が緩和され、クラックの発生を抑制することができる。また、第２外部電極２２と素体１０との間に第１外部電極２１が配置されるため、ガラス２４の素体１０への拡散が抑制され、クラックの発生が抑制される。また、ガラス２４を含む第２外部電極２２は低温（例えば、８００℃程度）で焼き付けることができるため、クラックの発生が抑制される。なお、第１外部電極２１の主成分と第２外部電極２２の主成分とが同じ金属であるため、第１外部電極２１と第２外部電極２２との間に強固な接合が得られ、ストレスが印加されても界面剥離が抑制される。
【0049】
以上のことから、本実施形態に係る外部電極２０ｂは、クラックの発生を抑制することができる。外部電極２０ａも外部電極２０ｂと同様の積層構造を有しているため、外部電極２０ａもクラックの発生を抑制することができる。
【0050】
また、内部電極層１２と第１外部電極２１とが一体化するため、内部電極層１２の引き出し部の引っ込みに起因する電気的コンタクト不良が抑制される。また、第２外部電極２２は比較的低温で焼き付けることができるため、内部電極層１２の連続率低下を抑制することができる。また、第１外部電極２１が第２外部電極２２によって覆われるため、共材２３の表面露出が抑制され、メッキ不良を抑制することができる。なお、第２外部電極２２の外表面にガラス２４が露出しても、ガラス相は、共材と異なり、表面に染み出した液相が固化した非常に薄いガラス膜として存在するため、メッキ前の一般的な表面処理（機械的あるいは化学的処理）で簡単に剥離させることができる。
【0051】
第２外部電極２２を低温で焼き付けることができることから、第２外部電極２２を厚く形成してもクラックの発生を抑制することができる。したがって、製品仕様に合わせて第２外部電極２２の厚さを調整することができる。第２外部電極２２上に形成されるメッキの材料や層数は、自由に設定することができる。
【0052】
第２外部電極２２は、素体１０の上面、下面、および２側面の少なくともいずれかと、その角部（コバ部）とに接するように延在していることが好ましい。角部は、素体１０の角において曲率を有する部分である。この構成では、第１外部電極２１は、第２外部電極２２が素体１０と接する箇所までは延在しない。この構成においては、第１外部電極２１と素体１０との接触界面が小さくなるため、素体１０と第１外部電極２１との同時焼成時におけるクラックの発生を抑制することができる。
【0053】
なお、同時焼成時には素体１０の上面、下面、および２側面でクラックが発生する可能性が高いため、これらの領域まで第１外部電極２１を延在させないことで、クラック発生を効果的に抑制することができる。また、積層セラミックコンデンサの外部電極は、部品実装上の要請から、上面、下面、および２側面へ回り込む外部電極の寸法が製品仕様によって定められていることがある。このような場合に、第２外部電極２２を延在させればよいことになる。
【0054】
内部電極層１２の主成分は、第１外部電極２１の主成分と同じ金属であることが好ましい。この場合、第１外部電極２１と内部電極層１２との合金化が抑制され、素体１０内での内部電極層１２の体積膨張が抑制される。それにより、体積膨張に起因するクラックを抑制することができる。例えば、第１外部電極２１の主成分がニッケルである場合に、内部電極層１２の主成分もニッケルであることが好ましい。第１外部電極２１の主成分が銅である場合に、内部電極層１２の主成分も銅であることが好ましい。
【0055】
第２外部電極２２は、第１外部電極２１上に、直接接して設けられていることが好ましい。この場合、同じ金属を主成分とする第１外部電極２１と第２外部電極２２との間に、より強固な接合が得られ、ストレスが印加されても界面剥離が抑制される。
【0056】
共材２３の材料は、特に限定されるものではないが、ガラスではない金属酸化物（セラミック）であることが好ましい。この場合、同時焼成時に、第１外部電極２１の収縮が遅延し、素体１０と第１外部電極２１の収縮差が小さくなり、クラックの発生が抑制される。例えば、共材２３として、誘電体層１１の主成分セラミックを用いることができる。その他、共材２３として、チタン酸バリウム（ＢａＴｉＯ３）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化カルシウム（ＣａＯ）、酸化マグネシウム（ＭｇＯ）、ジルコン酸カルシウム（ＣａＺｒＯ３）などを用いることができる。
【0057】
内部電極層１２、第１外部電極２１、および第２外部電極２２の主成分がニッケルである場合には、共材２３は、酸化アルミニウムまたはチタン酸バリウムであることが好ましい。ニッケルを内部電極層１２に使う場合の誘電体層１１の主相としてはチタン酸バリウムが一般的であり、共材としては誘電体層１１に拡散しても誘電体層１１の構造と電気特性の変性を最小限とするものが好ましいためである。
【0058】
内部電極層１２、第１外部電極２１、および第２外部電極２２の主成分が銅である場合には、共材２３は、酸化アルミニウムまたはジルコン酸カルシウム（ＣａＺｒＯ３）であることが好ましい。銅を内部電極層１２に使う場合の誘電体層１１の主相としてはジルコン酸カルシウムが一般的であり、共材としては誘電体層１１に拡散しても誘電体層１１の構造と電気特性の変性を最小限とするものが好ましいためである。
【0059】
内部電極層１２が延びる方向（外部電極２０ａと外部電極２０ｂとが対向する方向）において、第１外部電極２１の厚さは、５μｍ以下であることが好ましい。この場合、第１外部電極２１が薄くなり、素体１０と第１外部電極２１とを同時焼成しても、素体１０と第１外部電極２１との収縮差に起因する応力が小さくなり、クラックの発生を抑制することができる。当該第１外部電極２１の厚さは、３μｍ以下であることがより好ましく、２μｍ以下であることがさらに好ましい。
【0060】
第１外部電極２１における共材２３の含有量が少ないと、素体１０と第１外部電極２１との間の収縮差に起因する応力が減殺しきれず、クラックが発生するおそれがある。そこで、第１外部電極２１における共材２３の含有量に下限を設けることが好ましい。一方、第１外部電極２１における共材２３の含有量が多いと、第１外部電極２１と第２外部電極２２との間の接合が阻害され、固着強度が低下するおそれがある。そこで、第１外部電極２１における共材２３の含有量に上限を設けることが好ましい。例えば、第１外部電極２１における共材２３の含有量は、第１外部電極２１の全体に対して５ｗｔ％以上、２０ｗｔ％以下であることが好ましい。この場合、第１外部電極２１と第２外部電極２２との間の固着量がアンカー効果によって強化され、界面剥離が抑制される。第１外部電極２１における共材２３の含有量は、第１外部電極２１の全体に対して７ｗｔ％以上、１５ｗｔ％以下であることがより好ましく、１０ｗｔ％以上、１３ｗｔ％以下であることがさらに好ましい。
【0061】
第２外部電極２２におけるガラス２４の材料は、特に限定されるものではないが、第２外部電極２２の焼き付け温度に応じて選択される。例えば、ガラス２４の材料は、酸化シリコン（ＳｉＯ２）を骨格とするガラスに、Ｌｉ、Ｂ、Ａｌ、Ｂａ、Ｓｒ、Ｚｎなどが含まれたものであることが好ましい。
【0062】
第２外部電極２２におけるガラス２４の含有量が少ないと、素体１０との密着が不十分で剥離のおそれがある。そこで、第２外部電極２２におけるガラス２４の含有量に下限を設けることが好ましい。一方、第２外部電極２２におけるガラス２４の含有量が多いと、第１外部電極２１との接合が不十分で剥離のおそれがある。そこで、第２外部電極２２におけるガラス２４の含有量に上限を設けることが好ましい。例えば、第２外部電極２２におけるガラス２４の含有量は、第２外部電極２２の全体に対して３ｗｔ％以上、１８ｗｔ％以下であることが好ましく、４ｗｔ％以上、１２ｗｔ％以下であることがより好ましく、５ｗｔ％以上、８ｗｔ％以下であることがさらに好ましい。
【0063】
なお、共材は、金属成分の焼結を遅らせる目的であるから、同一層内で焼結促進剤であるガラスが併用されることはない。したがって、第１外部電極２１が同時焼成の外部電極であるか否かは、共材が含まれているか否かで判別することができる。他方で、第２外部電極２２は、ガラスを含むことから、比較的低温（例えば１１００℃以下）の熱処理で後付けされたものであると判明する。共材もガラスも含まれない純粋な金属膜は、スパッタなどで形成された膜であるため、本実施形態に係る第１外部電極２１とも第２外部電極２２とも異なるものである。
【0064】
第２外部電極２２を焼き付ける過程で、共材２３が第２外部電極２２内に拡散し、ガラス２４が第１外部電極２１内に拡散することもある。この場合には、第１外部電極２１（第１領域）では、第２外部電極２２よりも共材２３の含有量が多く、ガラス２４の含有量が少なくなる。第２外部電極２２（第２領域）では、第１外部電極２１よりも共材２３の含有量が少なく、ガラス２４の含有量が多くなる。
【0065】
続いて、積層セラミックコンデンサ１００の製造方法について説明する。図７は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
【0066】
（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
【0067】
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホロミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。これらのうち、主としてＳｉＯ２が焼結助剤として機能する。
【0068】
例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。
【0069】
（積層工程）
次に、得られた原料粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材５１上にセラミックグリーンシート５２を塗工して乾燥させる。基材５１は、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。
次に、得られた原料粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材５１上にセラミックグリーンシート５２を塗工して乾燥させる。基材５１は、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。
【0070】
次に、図８（ａ）で例示するように、セラミックグリーンシート５２上に、内部電極パターン５３を成膜する。図８（ａ）では、一例として、セラミックグリーンシート５２上に４層の内部電極パターン５３が所定の間隔を空けて成膜されている。内部電極パターン５３が成膜されたセラミックグリーンシート５２を、積層単位とする。
【0071】
内部電極パターン５３には、内部電極層１２の主成分金属の金属ペーストを用いる。成膜の手法は、印刷、スパッタ、蒸着などであってもよい。
【0072】
次に、セラミックグリーンシート５２を基材５１から剥がしつつ、図８（ｂ）で例示するように、積層単位を積層する。
【0073】
次に、積層単位が積層されることで得られた積層体の上下にカバーシート５４を所定数（例えば２～１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。図８（ｂ）の例では、点線に沿ってカットする。カバーシート５４は、セラミックグリーンシート５２と同じ成分であってもよく、添加物が異なっていてもよい。
【0074】
（塗布工程）
このようにして得られたセラミック積層体を、Ｎ２雰囲気で脱バインダ処理した後に、図９（ａ）で例示するように、第１外部電極２１となる金属ペースト２６をディップ法などで塗布する。金属ペースト２６には、共材２３を含ませる。例えば、金属ペースト２６は、積層体において、内部電極パターン５３が露出する２端面に塗布する。
このようにして得られたセラミック積層体を、Ｎ２雰囲気で脱バインダ処理した後に、図９（ａ）で例示するように、第１外部電極２１となる金属ペースト２６をディップ法などで塗布する。金属ペースト２６には、共材２３を含ませる。例えば、金属ペースト２６は、積層体において、内部電極パターン５３が露出する２端面に塗布する。
【0075】
（焼成工程）
その後、酸素分圧１０－５～１０－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、素体１０と第１外部電極２１とを同時焼成することができる。
その後、酸素分圧１０－５～１０－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、素体１０と第１外部電極２１とを同時焼成することができる。
【0076】
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。
その後、Ｎ２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。
【0077】
（焼き付け工程）
次に、図９（ｂ）で例示するように、第１外部電極２１上に、第２外部電極２２となる金属ペースト２７をディップ法などで塗布する。金属ペースト２７には、ガラス２４が含まれる。例えば、金属ペースト２７は、積層体において、内部電極層１２が露出する２端面以外の４面の少なくともいずれかまで延在するように塗布する。その後、金属ペースト２７を、例えば７００℃～９００℃程度で焼き付けることで、第２外部電極２２を形成する。
次に、図９（ｂ）で例示するように、第１外部電極２１上に、第２外部電極２２となる金属ペースト２７をディップ法などで塗布する。金属ペースト２７には、ガラス２４が含まれる。例えば、金属ペースト２７は、積層体において、内部電極層１２が露出する２端面以外の４面の少なくともいずれかまで延在するように塗布する。その後、金属ペースト２７を、例えば７００℃～９００℃程度で焼き付けることで、第２外部電極２２を形成する。
【0078】
（めっき処理工程）
その後、めっき処理により、第２外部電極２２上に、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。
その後、めっき処理により、第２外部電極２２上に、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。
【0079】
本実施形態に係る製造方法によれば、素体１０と第１外部電極２１とを同時焼成する過程では、第２外部電極２２を形成することから、第１外部電極２１だけを厚く形成しなくてもよい。したがって、第１外部電極２１を同時焼成する際の応力が緩和され、クラックの発生を抑制することができる。また、第２外部電極２２と素体１０との間に第１外部電極２１が配置されるため、ガラス２４の素体１０への拡散が抑制され、クラックの発生が抑制される。またガラス２４を含む第２外部電極２２は低温（例えば、８００℃程度）で焼き付けることができるため、クラックの発生が抑制される。なお、第１外部電極２１の主成分と第２外部電極２２の主成分とが同じ金属であるため、第１外部電極２１と第２外部電極２２との間に強固な接合が得られ、ストレスが印加されても界面剥離が抑制される。以上のことから、本実施形態に係る外部電極２０ｂは、クラックの発生を抑制することができる。外部電極２０ａも外部電極２０ｂと同様の積層構造を有しているため、外部電極２０ａもクラックの発生を抑制することができる。
【0080】
なお、上記各実施形態は、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、上記各実施形態の構成は、バリスタやサーミスタなどの、他の積層セラミック電子部品に適用することもできる。
【実施例0081】
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
【0082】
（実施例）
平均粒径１５０ｎｍのＢａＴｉＯ３を主原料とし、Ｈｏ２Ｏ３、ＭｇＯ、ＭｎＣＯ３、ＳｉＯ２を微量添加して混合した粉体を、有機溶剤に分散させスラリとした後にバインダを加え、ＰＥＴフィルム上に所定厚みで塗工し、乾燥させ、セラミックグリーンシートを得た。その上に、Ｎｉの内部電極ペーストを印刷して内部電極パターンを形成した。得られた積層単位を１００枚積層後、Ｎｉを印刷していないセラミックグリーンシートで上下を挟み圧着した。圧着後に３２１６形状の小片にカットし、Ｎ２雰囲気中で熱処理（脱バインダ処理）した。その後、小片の内部電極層が露出している２端面に、Ｎｉの金属ペースト（ＢａＴｉＯ３粉末を１０ｗｔ％含む）をディップで形成した後、Ｎ２－Ｈ２－Ｈ２Ｏの混合ガス中、１２５０℃で焼成した。この際のディップ量は、焼結後の第１外部電極の厚みが平均５μm以下になる量に調整した。焼成後のサンプルにＮｉの金属ペースト（Ｓｉ－Ｌｉ－Ｚｎ－Ｏからなるガラスを２０ｗｔ％含む）をディップした。ディップ量は、上面、下面、および２側面に回り込む寸法が約０．５ｍｍとなるように調整した。Ｎ２雰囲気で８００℃、１０ｍｉｎの条件で第２外部電極を焼き付けた。その後、第２外部電極の上に、Ｃｕ、Ｎｉ、Ｓｎの順で電解メッキを形成した。
平均粒径１５０ｎｍのＢａＴｉＯ３を主原料とし、Ｈｏ２Ｏ３、ＭｇＯ、ＭｎＣＯ３、ＳｉＯ２を微量添加して混合した粉体を、有機溶剤に分散させスラリとした後にバインダを加え、ＰＥＴフィルム上に所定厚みで塗工し、乾燥させ、セラミックグリーンシートを得た。その上に、Ｎｉの内部電極ペーストを印刷して内部電極パターンを形成した。得られた積層単位を１００枚積層後、Ｎｉを印刷していないセラミックグリーンシートで上下を挟み圧着した。圧着後に３２１６形状の小片にカットし、Ｎ２雰囲気中で熱処理（脱バインダ処理）した。その後、小片の内部電極層が露出している２端面に、Ｎｉの金属ペースト（ＢａＴｉＯ３粉末を１０ｗｔ％含む）をディップで形成した後、Ｎ２－Ｈ２－Ｈ２Ｏの混合ガス中、１２５０℃で焼成した。この際のディップ量は、焼結後の第１外部電極の厚みが平均５μm以下になる量に調整した。焼成後のサンプルにＮｉの金属ペースト（Ｓｉ－Ｌｉ－Ｚｎ－Ｏからなるガラスを２０ｗｔ％含む）をディップした。ディップ量は、上面、下面、および２側面に回り込む寸法が約０．５ｍｍとなるように調整した。Ｎ２雰囲気で８００℃、１０ｍｉｎの条件で第２外部電極を焼き付けた。その後、第２外部電極の上に、Ｃｕ、Ｎｉ、Ｓｎの順で電解メッキを形成した。
【0083】
得られた積層セラミックコンデンサは、共材を含んだ第１外部電極の外側を、共材を含まずにガラスを含んだ第２外部電極が覆う構造になっていることを確認した。具体的には、大量に作成されたチップの中からランダムに抽出した２０個を樹脂に埋めて研磨することで断面を出した試料を作製し、光学顕微鏡および走査型電子顕微鏡（ＳＥＭ）によって２０個すべてが、設計した構造であることを確認した。
【0084】
（比較例１）
比較例１では、第１外部電極のみを厚み３０μｍに厚塗りし、第２外部電極を形成しなかった。その他の条件は、実施例と同様とした。
比較例１では、第１外部電極のみを厚み３０μｍに厚塗りし、第２外部電極を形成しなかった。その他の条件は、実施例と同様とした。
【0085】
（比較例２）
比較例２では、第１外部電極を形成せずに、第２外部電極を形成した。その他の条件は、実施例と同様とした。
比較例２では、第１外部電極を形成せずに、第２外部電極を形成した。その他の条件は、実施例と同様とした。
【0086】
（分析）
実施例および比較例１，２のそれぞれについて、１００個のサンプルを基板に実装して機械的ストレス試験を行い、クラックの有無を確認した。具体的には、試験基板であるガラスエポキシ基板にリフローはんだ付けした後、支点間隔９０ｍｍで基板裏から加圧速度０．５ｍｍ／秒で荷重を加え、たわみ量１ｍｍまで曲げて１０秒保持して荷重を抜くという動作を１サイクルとして、これを２００サイクル繰り返した。その後、はんだに熱を加えて基板から取り外し、クラックの確認をした。具体的には、超音波探傷検査（ＳＡＴ）で確認し、クラックの有無を確認した。念のため、ＳＥＭで内部電極層と外部電極とのコンタクト界面を確認し、ガラスとの反応相や内部電極の合金化相がないことを確認した。表１に結果を示す。
実施例および比較例１，２のそれぞれについて、１００個のサンプルを基板に実装して機械的ストレス試験を行い、クラックの有無を確認した。具体的には、試験基板であるガラスエポキシ基板にリフローはんだ付けした後、支点間隔９０ｍｍで基板裏から加圧速度０．５ｍｍ／秒で荷重を加え、たわみ量１ｍｍまで曲げて１０秒保持して荷重を抜くという動作を１サイクルとして、これを２００サイクル繰り返した。その後、はんだに熱を加えて基板から取り外し、クラックの確認をした。具体的には、超音波探傷検査（ＳＡＴ）で確認し、クラックの有無を確認した。念のため、ＳＥＭで内部電極層と外部電極とのコンタクト界面を確認し、ガラスとの反応相や内部電極の合金化相がないことを確認した。表１に結果を示す。
【表1】
【0087】
比較例１では、ＳＡＴまたはＳＥＭで、１００サンプル中、４サンプルにクラックが発生していることが確認された。これは、第２外部電極を形成しなかったことで、第１外部電極を厚くせざるを得なかったからであると考えられる。比較例２では、ＳＡＴまたはＳＥＭで、１００サンプル中、６５サンプルにクラックが発生していることが確認された。これは、第１外部電極を形成しなかったことで、ガラスが素体に拡散したからであると考えられる。これらに対して、実施例では、いずれのサンプルにもクラックが発生しないことを確認した。これは、共材を含む第１外部電極上に、ガラスを含み第１外部電極と同じ金属を主成分とする第２外部電極を形成したことで、第１外部電極を厚くせずに済み、ガラスの拡散も抑制されたからであると考えられる。
【0088】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0089】
１０ 素体
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量部
１５ エンドマージン
１６ サイドマージン
２０ａ，２０ｂ 外部電極
２１ 第１外部電極
２２ 第２外部電極
２３ 共材
２４ ガラス
５１ 基材
５２ セラミックグリーンシート
５３ 内部電極パターン
１００ 積層セラミックコンデンサ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量部
１５ エンドマージン
１６ サイドマージン
２０ａ，２０ｂ 外部電極
２１ 第１外部電極
２２ 第２外部電極
２３ 共材
２４ ガラス
５１ 基材
５２ セラミックグリーンシート
５３ 内部電極パターン
１００ 積層セラミックコンデンサ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】