IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 住友電工デバイス・イノベーション株式会社の特許一覧

<>
  • 特開-半導体装置 図1
  • 特開-半導体装置 図2
  • 特開-半導体装置 図3
  • 特開-半導体装置 図4
  • 特開-半導体装置 図5
  • 特開-半導体装置 図6
  • 特開-半導体装置 図7
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023104908
(43)【公開日】2023-07-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 23/50 20060101AFI20230721BHJP
【FI】
H01L23/50 U
H01L23/50 F
H01L23/50 K
【審査請求】未請求
【請求項の数】7
【出願形態】OL
(21)【出願番号】P 2023004446
(22)【出願日】2023-01-16
(31)【優先権主張番号】P 2022004995
(32)【優先日】2022-01-17
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000154325
【氏名又は名称】住友電工デバイス・イノベーション株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100136722
【弁理士】
【氏名又は名称】▲高▼木 邦夫
(74)【代理人】
【識別番号】100174399
【弁理士】
【氏名又は名称】寺澤 正太郎
(74)【代理人】
【識別番号】100140682
【弁理士】
【氏名又は名称】妙摩 貞茂
(72)【発明者】
【氏名】新才 昌弘
【テーマコード(参考)】
5F067
【Fターム(参考)】
5F067AA01
5F067AA03
5F067AB04
5F067BD05
5F067BE01
5F067BE04
5F067CA03
5F067EA04
(57)【要約】
【課題】高周波特性の低下が抑制された半導体装置を提供する。
【解決手段】半導体装置は、半導体素子と、半導体素子が搭載された第1面、及び、第1面とは反対側の面である第2面を有するベースと、ベースの周縁の第1領域において、第1面から第2面に向かって段差を有する第1縁部と、ベースの厚さ方向から見て第1縁部に対向する位置に配置された第1端子と、半導体素子と第1端子とを電気的に接続させる導通部材と、ベースの一部、半導体素子、及び第1端子の一部を封止する樹脂材料と、を備える。
【選択図】図2
【特許請求の範囲】
【請求項1】
半導体素子と、
前記半導体素子が搭載された第1面、及び、前記第1面とは反対側の面である第2面を有するベースと、
前記ベースの周縁の第1領域において、前記第1面から前記第2面に向かって段差を有する第1縁部と、
前記ベースの厚さ方向から見て前記第1縁部に対向する位置に配置された第1端子と、
前記半導体素子と前記第1端子とを電気的に接続させる導通部材と、
前記ベースの一部、前記半導体素子、及び前記第1端子の一部を封止する樹脂材料と、を備える、半導体装置。
【請求項2】
前記ベースの前記周縁のうち前記第1領域に対向する第2領域において、前記第1面から前記第2面に向かって段差を有する第2縁部と、前記ベースの前記厚さ方向から見て前記第2縁部に対向する位置に配置され、前記半導体素子と前記導通部材によって導通される第2端子をさらに備える、請求項1に記載の半導体装置。
【請求項3】
前記第1端子は、複数の前記第1端子の一つであり、
前記複数の前記第1端子のそれぞれの間には、前記第1縁部から延在したグランド端子が設けられている、請求項2に記載の半導体装置。
【請求項4】
前記ベースの前記周縁は、前記第1縁部および前記第2縁部を接続する第3縁部を含み、
前記第3縁部には凹部が設けられ、
前記凹部の位置には第3端子が配置されている、請求項2に記載の半導体装置。
【請求項5】
前記ベースの前記第1面に搭載され、前記半導体素子と前記第1端子とに電気的に接続された整合回路をさらに備える、請求項1に記載の半導体装置。
【請求項6】
前記第1端子は、前記半導体素子と接続する第1の端部と、前記第1の端部と対向する第2の端部と、を有し、
前記第1の端部は、前記ベースの厚さ方向から見て前記第1縁部に対向する位置に配置され、
前記第2の端部は、前記第1縁部に対向しない位置に配置されている、請求項1から請求項5のいずれか一項に記載の半導体装置。
【請求項7】
前記ベースの前記第2面は、前記樹脂材料で覆われているパッケージの表面に露出され、
前記第1の端部は、前記樹脂材料の内部に配置され、
前記第2の端部は、前記パッケージの表面に露出されており、
前記第1端子は、前記第1の端部と前記第2の端部との間の領域で屈曲して配置されている、請求項6に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
特許文献1には、半導体装置が記載されている。この半導体装置は、リードフレーム(ベース)と、リードフレームに搭載された半導体素子とを備える。半導体素子の電極パッドは、ベースリード及びエミッタリードにボンディングワイヤで電気的に接続されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平10-50891号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば、入力信号端子又は出力信号端子といった外部端子と半導体素子とがボンディングワイヤ(導通部材)によって電気的に接続されている半導体装置では、ボンディングワイヤの長さが長い場合に、高周波特性が低下することが考えられる。一方、ボンディングワイヤの長さを短くするために外部端子をベースに近づけると、外部端子とベースとの間に発生する寄生容量によって高周波特性が低下することが考えられる。また、樹脂材料で覆うパッケージによって構成される表面実装タイプを実装する場合、リードを折り曲げることでワイヤループ(ボンディングワイヤ)分の高さを収容することになり、パッケージの厚みが増してしまう。リードとベースとの重なる部分では一定の距離を保つ必要があるため、パッケージが大きくなることが考えられる。
【0005】
本開示は、高周波特性の低下が抑制された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示は、半導体装置を提供する。半導体装置は、半導体素子と、半導体素子が搭載された第1面、及び、第1面とは反対側の面である第2面を有するベースと、ベースの周縁の第1領域において、第1面から第2面に向かって段差を有する第1縁部と、ベースの厚さ方向から見て第1縁部に対向する位置に配置された第1端子と、半導体素子と第1端子とを電気的に接続させる導通部材と、ベースの一部、半導体素子、及び第1端子の一部を封止する樹脂材料と、を備える。
【発明の効果】
【0007】
本開示によれば、高周波特性の低下が抑制された半導体装置を提供できる。
【図面の簡単な説明】
【0008】
図1図1は、一例の半導体装置の構成を模式的に示す平面図である。
図2図2は、図1におけるII-II線に沿った断面図である。
図3図3は、図1のIII-III線に沿った断面図である。
図4図4は、他の例の半導体装置の構成を模式的に示す平面図である。
図5図5は、図4におけるV-V線に沿った断面図である。
図6図6は、図4のVI-VI線に沿った断面図である。
図7図7は、図4のVII-VII線に沿った断面図である。
【発明を実施するための形態】
【0009】
[本開示の実施形態の説明]
一実施形態に係る半導体装置は、(1)半導体素子と、半導体素子が搭載された第1面、及び、第1面とは反対側の面である第2面を有するベースと、ベースの周縁の第1領域において、第1面から第2面に向かって段差を有する第1縁部と、ベースの厚さ方向から見て第1縁部に対向する位置に配置された第1端子と、半導体素子と第1端子とを電気的に接続させる導通部材と、ベースの一部、半導体素子、及び第1端子の一部を封止する樹脂材料と、を備える。
【0010】
上記の半導体装置では、ベースに搭載された半導体素子と第1端子とが導通部材によって導通されている。第1端子は、ベースの厚さ方向から見て、ベースの周縁を構成する第1縁部に重複している。これにより、第1端子と半導体素子との間の距離が小さくなるため、第1端子と半導体素子とを接続する導通部材の長さを短くすることができる。したがって、導通部材の長さに起因する高周波特性の低下を抑制できる。なお、第1端子に重複する部分である第1縁部の第1領域と第1端子との間の距離が大きくてもよい。この場合、第1端子と第1領域との間における寄生容量の発生を抑制させることができる。したがって、寄生容量に起因する高周波特性の低下を抑制できる。
【0011】
(2)上記(1)において、一例の半導体装置は、ベースの周縁のうち第1領域に対向する第2領域において、第1面から第2面に向かって段差を有する第2縁部と、ベースの厚さ方向から見て第2縁部に対向する位置に配置され、半導体素子と導通部材によって導通される第2端子をさらに備えてもよい。厚さ方向から見たときのベースの第2縁部における第2端子に重複する第2領域と第2端子との間の厚さ方向に沿った距離は、厚さ方向における第2端子と第1面との間の距離よりも大きくてもよい。この構成では、例えば、第1端子及び第2端子を入力信号端子及び出力信号端子としてもよい。この場合、入力信号端子及び出力信号端子の双方において、周波数特性の低下を抑制できる。
【0012】
(3)上記(2)においては、一例の第1端子は、複数の第1端子の一つであり、複数の第1端子のそれぞれの間には、第1縁部から延在したグランド端子が設けられていてもよい。この構成では、第1端子同士が互いに干渉することが抑制される。
【0013】
(4)上記(2)又は(3)においては、一例のベースの前記周縁は、前記第1縁部および前記第2縁部を接続する第3縁部を含んでよい。第3縁部には凹部が設けられてよい。凹部の位置には第3端子が配置されてもよい。この構成では、パッケージが大きくなることが抑制されている。
【0014】
(5)上記(1)から(4)のいずれかにおいては、一例の半導体装置は、ベースの第1面に搭載され、半導体素子と第1端子とに電気的に接続された整合回路をさらに備えてもよい。この構成では、半導体素子と第1端子との間におけるインピーダンスのマッチングを行うことができる。
【0015】
(6)上記(1)から(5)のいずれかにおいては、一例の第1端子は、半導体素子と接続する第1の端部と、第1の端部と対向する第2の端部と、を有してよい。第1の端部は、ベースの厚さ方向から見て第1縁部に対向する位置に配置され、第2の端部は、第1縁部に対向しない位置に配置されていてよい。この構成では、パッケージが大きくなることが抑制されている。
【0016】
(7)上記(6)においては、ベースの第2面は、樹脂材料で覆われているパッケージの表面に露出され、第1の端部は、樹脂材料の内部に配置され、第2の端部は、パッケージの表面に露出されてなり、第1端子は、第1の端部と第2の端部との間の領域で屈曲して配置されていてよい。この構成では、パッケージが大きくなることが抑制されている。
[本発明の実施形態の詳細]
【0017】
本開示の半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【0018】
図1は、一例の半導体装置の構成を模式的に示す平面図である。図2は、図1におけるII-II線に沿った断面図である。図3は、図1のIII-III線に沿った断面図である。以下の説明では、図面に示したXYZ直交座標系を参照する場合がある。図1から図3に示すように、一例の半導体装置1は、ベース10と、外部端子20と、半導体素子30と、整合回路基板40と、ボンディングワイヤ50と、樹脂材料60とを備える。なお、図1では、樹脂材料60によって被覆された部分についても実線で描画している。
【0019】
一例のベース10は、導電性を有する板状の部材である。ベース10は、例えば銅、銅とモリブデンの合金、銅とタングステンの合金、あるいは、銅板、モリブデン板、タングステン板、銅とモリブデンの合金板、銅とタングステンの合金板による積層材によって形成され得る。図示例のベース10は銅によって形成されていてよい。なお、ベース10の材料は上記に限定されない。
【0020】
ベース10は、略矩形板状をなすベース本体11を含む。ベース本体11は、半導体素子30及び整合回路基板40を搭載するための表面11a(第1面)と、表面11aとは反対側の面である裏面11b(第2面)とを有する。図1から図3において、表面11a及び裏面11bはXY平面に沿って延在している。そのため、ベース10の厚さ方向は、Z方向に沿っている。
【0021】
図1に示すように、ベース本体11の周縁11cは、Y方向に沿って延在する第1縁部12及び第2縁部13と、X方向に沿って延在する第3縁部14及び第4縁部15を含む。第1縁部12と第2縁部13とは、X方向に互いに対向している。第3縁部14と第4縁部15とは、Y方向に互いに対向している。第1縁部12及び第2縁部13は、第3縁部14及び第4縁部15によって接続されている。
【0022】
ベース10は、グランド端子16を含んでいる。グランド端子16は、ベース本体11の周縁11cに設けられている。また、Z方向から見たときに、グランド端子16は、ベース10の周縁11cから外側に向かって延在している。図示例のグランド端子16は、第1縁部12及び第2縁部13に設けられている。図示例では、第1縁部12においてY方向の中央と両端とにそれぞれ1つのグランド端子16が設けられている。また、第2縁部13では、Y方向の両端、及び両端と中央との間にそれぞれ1つのグランド端子16が設けられている。すなわち、第1縁部12には3つのグランド端子16が設けられ、第2縁部13には4つのグランド端子16が設けられている。図3に示すように、グランド端子16は、Z方向においてベース本体11から離れた位置でXY平面に沿って延在する第1部分16aと、第1部分16aとベース本体11とを接続する第2部分16bとを含む。
【0023】
外部端子20は、入力信号端子21と出力信号端子23とを含む。入力信号端子21は、Y方向から見たときに、ベース10の表面11aの周縁11cのうち第2縁部13から離間して配置されている。入力信号端子21は、Z方向から見たときに、第2縁部13に重複している。図2に示すように、入力信号端子21は、Z方向においてベース本体11に近い位置でXY平面に沿って延在する第1部分21aと、第1部分21aよりもベース本体11から離れた位置においてXY平面に沿って延在する第2部分21bと、第1部分21aと第2部分21bとを接続する第3部分21cとを含む。一例の入力信号端子21では、第1部分21aがベース本体11の第2縁部13の一部とZ方向に対向している。図示例の入力信号端子21は、Y方向において、ベース本体11の中央の位置に配置されている。
【0024】
同様に出力信号端子23は、Y方向から見たときに、ベース10の表面11aの周縁11cのうち第1縁部12から離間して配置されている。出力信号端子23は、Z方向から見たときに、第1縁部12に重複している。図2に示すように、出力信号端子23は、Z方向においてベース本体11に近い位置でXY平面に沿って延在する第1部分23aと、第1部分23aよりもベース本体11から離れた位置においてXY平面に沿って延在する第2部分23bと、第1部分23aと第2部分23bとを接続する第3部分23cとを含む。一例の出力信号端子23では、第1部分23aがベース本体11の第1縁部12の一部とZ方向に対向している。
【0025】
外部端子20は電源端子25を含む。図示例では、4つの電源端子25(第3端子)が示されている。2つの電源端子25は、第3縁部14に近接して配置されており、残りの2つの電源端子25は第4縁部15に近接して配置されている。一例の電源端子25は、Z方向から見たときに、ベース本体11から離間している。図示例では、ベース本体11の第3縁部14及び第4縁部15に切欠き状の括れ部分14a,15a(凹部)が設けられており、電源端子25は、この括れ部分14a,15aに配置されている。例えば、電源端子25は、Z方向においてベース本体11に近い位置でXY平面に沿って延在する第1部分25aと、第1部分25aよりもベース本体11から離れた位置においてXY平面に沿って延在する第2部分25bと、第1部分25aと第2部分25bとを接続する第3部分25cとを含んでよい。Z方向における電源端子25の第2部分25bの位置は、入力信号端子21の第2部分21b、出力信号端子23の第2部分23b及びグランド端子16の第1部分16aと互いに同じであってよい。
【0026】
半導体素子30は、ベース10の表面11aに搭載されている。ベース10の表面11a上に半導体素子30を接着するための接着剤は、例えば銀ペーストといった導電性接着剤であってよい。半導体素子30は、例えば窒化ガリウム(GaN)系のトランジスタであってよいが、これに限定されない。例えば、半導体素子30は、Si、SiC、GaN、GaAs又はダイヤモンド等の基板を備えるトランジスタであってもよい。半導体素子30は、ドレイン電極、ソース電極及びゲート電極からなる電極を含んでおり、この電極を介して他の素子又は端子と電気的に接続される。図示例では、ベース本体11の表面に3つの半導体素子が搭載されている。
【0027】
整合回路基板40は、ベース10の表面11aに搭載されている。ベース10の表面11a上に整合回路基板40を接着するための接着剤は、例えば銀ペーストといった導電性接着剤であってよい。整合回路基板40は、入力回路基板41又は出力回路基板43であってよい。入力回路基板41は、入力信号端子21と半導体素子30との間のインピーダンスのマッチングを行う。出力回路基板43は、出力信号端子23と半導体素子との間のインピーダンスのマッチングを行う。入力回路基板41及び出力回路基板43は、例えば、セラミック基板の上面及び下面のそれぞれに電極を設けた平行平板型キャパシタである。また、整合回路基板40は、Si-MOS構造により形成されたキャパシタであってもよい。整合回路基板40は、半導体素子30と外部端子20と電源端子25とに電気的に接続されている。
【0028】
ボンディングワイヤ50(導通部材)は、半導体装置1の構成要素同士を導通させる部材である。一例の半導体装置1は、複数のボンディングワイヤ50を含む。ボンディングワイヤ50は、例えば、金(Au)といった金属によって形成されている。ボンディングワイヤ50は、入力信号端子21と入力回路基板41との間、入力回路基板41と半導体素子30との間、入力回路基板41と電源端子25との間、半導体素子30と出力回路基板43との間、出力回路基板43と電源端子25との間、及び、出力回路基板43と出力信号端子23との間、を導通させる。これにより、半導体素子30と入力信号端子21及び出力信号端子23とが導通される。
【0029】
一例の半導体装置1のベース10上には、図1に示すように、入力信号端子21に近接する第2縁部13から出力信号端子23に近接する第1縁部12にかけて、入力回路基板41、半導体素子30、出力回路基板43、2つの半導体素子30及び出力回路基板43が順番に搭載されている。
【0030】
樹脂材料60は、ベース10、半導体素子30、整合回路基板40、及び外部端子20を封止している。一例の半導体装置1では、ベース10の一部、半導体素子30、外部端子20の一部、及びボンディングワイヤ50が樹脂材料60によって封止されている。一例の半導体装置1では、入力信号端子21の第2部分21b、出力信号端子23の第2部分23b、グランド端子16の第1部分16a、及び、電源端子25の第2部分25bが樹脂材料60から露出している。また、ベース10の裏面11bも樹脂材料60から露出している。樹脂材料60は、例えば熱硬化性エポキシ樹脂等の樹脂であってよい。
【0031】
以下、一例の半導体装置1について、さらに詳細に説明する。図2に示すように、ベース10の表面11aの第1縁部12において出力信号端子23に重複する第1領域12aと出力信号端子23との間のZ方向に沿った距離L1は、Z方向における出力信号端子23とベース10の表面11aとの間の距離L2よりも大きい。第1領域12aは、第1縁部12に形成された段部17に含まれる。段部17は、表面11aから裏面11b側に向かって段状に形成された部分である。Z方向から見て、段部17は、X方向に沿った短辺及びY方向に沿った長辺を有する矩形状をなしている。段部17の長辺の大きさは、出力信号端子23の第1部分23aのY方向の大きさよりも大きい。
【0032】
例えば、段部17は、Y方向において、出力信号端子23を挟んで配置される一対のグランド端子16同士の間に形成されている。一例において、段部17は、一対のグランド端子16間のY方向の全域に形成されている。Y方向において、段部17の中央の位置と出力信号端子23の中央の位置とは互いに一致していてよい。また、出力信号端子23の先端は、X方向において、段部17の一対の長辺間に位置していてよい。なお、出力信号端子23の先端は、第1部分23aのうちの第3部分23cと逆の端縁である。図2に示すように、ベース10の第1領域12aと出力信号端子23の第1部分23aとはZ方向において互いに対向している。
【0033】
同様に、ベース10の表面11aの第2縁部13において入力信号端子21に重複する第2領域13aと入力信号端子21との間のZ方向に沿った距離L3は、Z方向における入力信号端子21と表面11aとの間の距離L4よりも大きい。第2領域13aは、第2縁部13に形成された段部18に含まれている。段部18は、表面11aから裏面11b側に向かって段状に形成された部分である。Z方向から見て、段部18は、X方向に沿った短辺及びY方向に沿った長辺を有する矩形状をなしている。段部18の長辺の大きさは、入力信号端子21の第1部分21aのY方向の大きさよりも大きい。
【0034】
例えば、段部18は、Y方向において、入力信号端子21を挟んで配置される一対のグランド端子16同士の間に形成されている。一例において、段部18は、一対のグランド端子16間のY方向の全域に形成されている。Y方向において、段部18の中央の位置と入力信号端子21の中央の位置とは互いに一致していてよい。また、入力信号端子21の先端は、X方向において、段部18の一対の長辺間に位置していてよい。なお、入力信号端子21の先端は、第1部分21aのうちの第2部分21bと逆の端縁である。図2に示すように、ベース10の第2領域13aと入力信号端子21の第1部分21aとはZ方向において互いに対向している。
【0035】
例えば、ベース10の厚さ、すなわち、Z方向における大きさは、0.2mmから0.5mm程度であってよく、距離L1及び距離L3は、0.2mmから0.5mm程度であり、距離L2及び距離L4は、0.1mmから0.25mm程度であってよい。
【0036】
図示例の半導体装置1は、2つの出力信号端子23を含む。便宜上、2つの出力信号端子23を出力信号端子231及び出力信号端子232とする。一方の出力信号端子231は、第1縁部12における中央のグランド端子16とY方向の一方側のグランド端子16との間に配置されている。他方の出力信号端子232は、第1縁部12における中央のグランド端子16とY方向の他方側のグランド端子16との間に配置されている。すなわち、出力信号端子231と出力信号端子232との間には、ベース10から延在したグランド端子16が位置している。
【0037】
以上説明したように、一例の半導体装置1は、半導体素子30と、半導体素子30が搭載された表面11a(第1面)、及び、表面11aとは反対側の面である裏面11b(第2面)を有するベース10と、ベース10の周縁11cの第1領域12aにおいて、表面11aから裏面11bに向かって段部17(段差)を有する第1縁部12と、ベース10の厚さ方向(Z方向)から見て第1縁部12に対向する位置に配置された出力信号端子23(第1端子)と、半導体素子30と出力信号端子23とを電気的に接続させるボンディングワイヤ50と、ベース10の一部、半導体素子30、及び出力信号端子23の一部を封止する樹脂材料60と、を備える。一例において、Z方向から見たときのベース10の第1縁部12における出力信号端子23に重複する第1領域12aと出力信号端子23との間のZ方向に沿った距離L1は、Z方向における出力信号端子23と表面11aとの間の距離L2よりも大きくてもよい。なお、半導体装置1では、整合回路基板40を介してボンディングワイヤ50で半導体素子30と出力信号端子23とが接続されることにより、半導体素子30と出力信号端子23とが導通している。
【0038】
入力信号端子及び出力信号端子といった信号端子と整合回路基板、半導体素子等の構成要素とがボンディングワイヤによって導通されている半導体装置では、ボンディングワイヤの長さが長い場合に、高周波特性が低下することがある。例えば、信号端子の位置をベースに近づけることによって、ボンディングワイヤの長さを短くすることができる。しかしながら、Z方向から見て、ベースと信号端子とが重複している場合には、ベースと信号端子との間で寄生容量が発生し、高周波特性が低下し得る。
【0039】
上記の半導体装置1では、ベース10に搭載された半導体素子30と出力信号端子23とがボンディングワイヤ50によって導通されている。出力信号端子23は、Z方向から見て、ベース10の周縁11cを構成する第1縁部12に重複している。これにより、出力信号端子23と半導体素子30との間の距離が小さくなるため、出力信号端子23と半導体素子30とを接続するボンディングワイヤ50の長さを短くすることができる。図示例では、出力信号端子23と出力回路基板43を接続するボンディングワイヤ50の長さを短くすることができる。したがって、ボンディングワイヤ50の長さに起因する高周波特性の低下を抑制できる。また、出力信号端子23に重複する部分である第1縁部12の第1領域12aと出力信号端子23との間のZ方向に沿った距離が大きいため、出力信号端子23と第1領域12aとの間における寄生容量の発生を抑制させることができる。したがって、寄生容量に起因する高周波特性の低下を抑制できる。
【0040】
一例の半導体装置1は、ベース10の周縁11cのうち第1領域12aに対向する第2領域13aにおいて、表面11aから裏面11bに向かって段部18(段差)を有する第2縁部13と、Z方向から見て第2縁部13に対向する位置に配置され、ボンディングワイヤ50によって半導体素子30と導通される入力信号端子21(第2端子)を備えている。この構成では、入力信号端子21及び出力信号端子23の双方において、周波数特性を向上させることができる。Z方向から見たときのベース10の第2縁部13における入力信号端子21に重複する第2領域13aと入力信号端子21との間の距離L3は、入力信号端子21と表面11aとの間の距離L4よりも大きくてもよい。
【0041】
一例の出力信号端子23は、複数の出力信号端子23の一つである。図示例では、複数の出力信号端子23は、一対の出力信号端子231,232である。複数の出力信号端子23のそれぞれの間には、第1縁部12から延在したグランド端子16が設けられている。この構成では、出力信号端子23同士が互いに電気的に干渉することが抑制される。すなわち、出力信号端子23同士の間のアイソレーションが向上する。
【0042】
一例のベース10の周縁11cは、第1縁部12および第2縁部13を接続する第3縁部14を含んでよい。第3縁部14には括れ部分14a(凹部)が設けられてよい。括れ部分14aの位置には電源端子25が配置されてもよい。この構成では、パッケージ(半導体装置1)が大きくなることが抑制されている。
【0043】
一例の半導体装置1は、ベース10の表面11aに搭載され、半導体素子30と入力信号端子21(出力信号端子23)とに電気的に接続された整合回路基板40を備えている。この構成では、半導体素子30と入力信号端子21(出力信号端子23)との間におけるインピーダンスのマッチングを行うことができる。
【0044】
出力信号端子23は、半導体素子30と接続する第1部分23a(第1の端部)と、第1部分23aと対向する第2部分23b(第2の端部)と、を有し得る。第1部分23aは、Z方向において第1縁部12に対向する位置に配置されてよい。第2部分23bは、Z方向において第1縁部12に対向しない位置に配置されてよい。この構成では、パッケージが大きくなることが抑制されている。
【0045】
ベース10の裏面11bは、樹脂材料60で覆われているパッケージの表面11aに露出されていてよい。第1部分23aは、樹脂材料60の内部に配置されていてよい。第2部分23bは、パッケージの表面11aに露出されていてよい。出力信号端子23は、第1部分23aと第2部分23bとの間の領域で屈曲して配置されていてよい。この構成では、パッケージが大きくなることが抑制されている。
【0046】
以上、本開示の一例の形態について詳細に説明されたが、本開示は上記形態に限定されない。
【0047】
図4は、他の例の半導体装置の構成を模式的に示す平面図である。図5は、図4におけるV-V線に沿った断面図である。図6は、図4のVI-VI線に沿った断面図である。図7は、図4のVII-VII線に沿った断面図である。図4から図7に示す半導体装置は、ベースの裏面側に段部を有する点において、図1から図3に示す半導体装置と相違する。以下の半導体装置100の説明において、半導体装置1と重複する構成の説明は省略する。
【0048】
図4から図6に示すように、半導体装置100は、半導体装置1の段部17と同様に、ベース10の第1縁部12において出力信号端子23に重複する第1領域12aを含む段部117aを有する。Y方向において、半導体装置100の段部117aの長さは、半導体装置1の段部17の長さよりも短い。すなわち、半導体装置100では、Y方向において、一対のグランド端子16同士の間の全域にわたって段部が設けられているのではなく、一対のグランド端子16同士の間のうちの両端部分を除く領域に段部117aが設けられている。
【0049】
第1縁部12の裏面11b側において、Z方向から見て第1領域12aに重複しない領域は、表面11a側に向かって段状に形成された段部117b(第1段部)を有する。図示例では、一対のグランド端子16同士の間のうちのY方向の両端部分の領域に段部117bが形成されている。すなわち、第1縁部12に形成された段部117bは、Y方向において、段部117aとグランド端子16との間の領域に位置している。段部117bは、表面11aから裏面11bに向かう方向に開口するとともに、第2縁部13から第1縁部12に向かう方向に開口している。
【0050】
半導体装置100は、半導体装置1の段部18と同様に、ベース10の第2縁部13において入力信号端子21に重複する第2領域13aを含む段部118aを有する。Y方向において、半導体装置100の段部118aの長さは、半導体装置1の段部18の長さよりも短い。すなわち、半導体装置100では、Y方向において、一対のグランド端子16同士の間の全域にわたって段部が設けられているのではなく、一対のグランド端子16同士の間のうちの両端部分を除く領域に段部118aが設けられている。
【0051】
第2縁部13の裏面11b側において、Z方向から見て第2領域13aに重複しない領域は、表面11a側に向かって段状に形成された段部118b(第2段部)を有する。図示例では、一対のグランド端子16同士の間のうちのY方向の両端部分の領域に段部118bが形成されている。すなわち、第2縁部13に形成された段部118bは、Y方向において、段部118aとグランド端子16との間の領域に位置している。段部118bは、表面11aから裏面11bに向かう方向に開口するとともに、第1縁部12から第2縁部13に向かう方向に開口している。
【0052】
ベース10の第3縁部14及び第4縁部15の裏面11b側には、表面11a側に向かって段状に形成された段部119(第3段部)が形成されている。図示例では、裏面11b側の第3縁部14及び第4縁部15のうち、X方向における両端部を除く領域に段部119が形成されている。図示のとおり、段部119はX方向に延在するだけでなく、括れ部分14a,15aでは、括れの形状に合わせてY方向にも延在している。段部119は、表面11aから裏面11bに向かう方向に開口する。また、段部119は、X方向又はY方向に開口している。
【0053】
一例において、Z方向における段部117aの大きさL5と段部117bの大きさL6とは同じであってよく、例えば、ベース10の厚さの略半分であってよい。なお、段部117a及び段部117bの大きさは、互いに異なっていてもよい。また、段部117aの大きさと段部117bの大きさとの和は、ベース10の厚さよりも小さくてもよい。
【0054】
以上説明した半導体装置100においても、半導体装置1と同様に高周波特性の低下を抑制できる。また、半導体装置100では、ベース10の第1縁部12において、Z方向から見て第1領域12aに重複しない領域は、表面11a側に向かって段状に形成された段部117bを有し、ベース10の第2縁部13において、Z方向から見て第2領域13aに重複しない領域は、表面11a側に向かって段状に形成された段部118bを有している。この構成では、段部117b及び段部118bが樹脂材料60のアンカーとして機能することができる。すなわち、ベース10から樹脂材料60が剥離することが抑制される。
【0055】
また、ベース10の第3縁部14の裏面11b側は、表面11a側に向かって段状に形成された段部119を有してもよい。この構成では、段部119が樹脂材料60のアンカーとして機能することができる。
【符号の説明】
【0056】
1…半導体装置
10…ベース
11…ベース本体
11a…表面(第1面)
11b…裏面(第2面)
11c…周縁
12…第1縁部
12a…第1領域
13…第2縁部
13a…第2領域
14…第3縁部
14a…括れ部分
15…第4縁部
15a…括れ部分
16…グランド端子
16a…第1部分
16b…第2部分
17…段部
18…段部
20…外部端子
21…入力信号端子(第2端子)
21a…第1部分
21b…第2部分
21c…第3部分
23…出力信号端子(第1端子)
23a…第1部分
23b…第2部分
23c…第3部分
25…電源端子
25a…第1部分
25b…第2部分
25c…第3部分
30…半導体素子
40…整合回路基板
41…入力回路基板
43…出力回路基板
50…ボンディングワイヤ(導通部材)
60…樹脂材料
100…半導体装置
117a…段部
117b…段部(第1段部)
118a…段部
118b…段部(第2段部)
119…段部(第3段部)
231…出力信号端子
232…出力信号端子

図1
図2
図3
図4
図5
図6
図7