特開 2023-105779 サーミスタ素子及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023105779

(43)【公開日】2023-07-31

(54)【発明の名称】サーミスタ素子及びその製造方法

(51)【国際特許分類】

   H01C 7/04 20060101AFI20230724BHJP

   H01C 17/02 20060101ALI20230724BHJP

【ＦＩ】

H01C7/04

H01C17/02

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022134194

(22)【出願日】2022-08-25

(31)【優先権主張番号】P 2022006528

(32)【優先日】2022-01-19

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000006264

【氏名又は名称】三菱マテリアル株式会社

(74)【代理人】

【識別番号】100120396

【弁理士】

【氏名又は名称】杉浦 秀幸

(72)【発明者】

【氏名】米澤 岳洋

(72)【発明者】

【氏名】細川 雄亮

(72)【発明者】

【氏名】藤原 和崇

【テーマコード（参考）】

5E032

5E034

【Ｆターム（参考）】

5E032BA21

5E032BB10

5E032CA01

5E032CC16

5E032DA01

5E034BA07

5E034BB01

5E034BC01

5E034DA02

5E034DB03

5E034DC01

5E034DE16

(57)【要約】

【課題】 良好な電気的接続と高い実装性とを有すると共に酸素欠陥形成を抑制したサーミスタ素子及びその製造方法を提供すること。
【解決手段】 チップ状又は板状のサーミスタ素体２ａと、サーミスタ素体の上下面に形成された一対の電極膜２ｂと、サーミスタ素体の外周面及び一対の電極膜上に形成された絶縁性の保護膜２ｃとを備え、電極膜の面内の少なくとも中央部に、保護膜が除かれて電極膜露出部２ｄが設けられている。また、保護膜が、サーミスタ素体との密着強度よりも電極膜との密着強度が小さい材料で形成されている。
【選択図】 図１

【特許請求の範囲】

【請求項1】

チップ状又は板状のサーミスタ素体と、
前記サーミスタ素体の上下面に形成された一対の電極膜と、
前記サーミスタ素体の外周面及び前記一対の電極膜上に形成された絶縁性の保護膜とを備え、
前記電極膜の面内の少なくとも中央部に、前記保護膜が除かれて前記電極膜が露出した電極膜露出部が設けられていることを特徴とするサーミスタ素子。

【請求項2】

請求項１に記載のサーミスタ素子において、
前記保護膜が、前記サーミスタ素体との密着強度よりも前記電極膜との密着強度が小さい材料で形成されていることを特徴とするサーミスタ素子。

【請求項3】

請求項１又は２に記載のサーミスタ素子において、
前記電極膜が、貴金属で形成され、
前記保護膜が、酸化膜又は窒化膜であることを特徴とするサーミスタ素子。

【請求項4】

請求項１又は２に記載のサーミスタ素子において、
前記保護膜の厚さが、１０ｎｍ以上１０００ｎｍ以下であることを特徴とするサーミスタ素子。

【請求項5】

請求項１又は２に記載のサーミスタ素子において、
前記サーミスタ素体の外周面において前記保護膜の占める被覆率が、前記電極膜の面内において前記保護膜の占める被覆率より大きいことを特徴とするサーミスタ素子。

【請求項6】

請求項１又は２に記載のサーミスタ素子において、
前記電極膜の面内において前記保護膜の占める被覆率が、９０％以下であることを特徴とするサーミスタ素子。

【請求項7】

請求項１に記載のサーミスタ素子を製造する方法であって、
チップ状又は板状のサーミスタ素体の上下面に一対の電極膜を形成する電極膜形成工程と、
前記サーミスタ素体の外周面及び前記一対の電極膜上に絶縁性の保護膜を形成し保護膜形成チップを作製する保護膜形成工程と、
前記保護膜形成チップにおける前記電極膜の面内の少なくとも中央部の前記保護膜を剥離して前記電極膜が露出した電極膜露出部を形成する保護膜剥離工程とを有していることを特徴とするサーミスタ素子の製造方法。

【請求項8】

請求項７に記載のサーミスタ素子の製造方法において、
前記保護膜形成工程で、前記保護膜を前記サーミスタ素体との密着強度よりも前記電極膜との密着強度が小さい材料で形成することを特徴とするサーミスタ素子の製造方法。

【請求項9】

請求項７又は８に記載のサーミスタ素子の製造方法において、
前記保護膜剥離工程で、前記保護膜形成チップをバレル研磨することで、前記電極膜の面内の少なくとも中央部の前記保護膜を剥離することを特徴とするサーミスタ素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、温度センサや電子機器の保護回路などに好適なサーミスタ素子及びその製造方法に関する。

【背景技術】

【0002】

サーミスタは、温度によって抵抗値が変化し、その変化が温度に対して非常に敏感なことから、温度センサや電子機器の保護回路など、幅広く使用されている。
このようなサーミスタとして、例えばＮＴＣサーミスタを構成する遷移金属は実に多様な価数状態をとることができ、この影響でサーミスタ材料は外気の影響を受け易い。特に、ガラス管へ封入するガラスダイオード型のサーミスタ素子では封入時の不活性雰囲気下において、また、フレークタイプのサーミスタなどのはんだリフローを行う場合は還元雰囲気下において、サーミスタ材料の酸素欠陥が生じ、その特性が変化してしまう問題がある。

【0003】

その対策として、表面実装タイプのサーミスタ、いわゆるチップサーミスタでは、側面（外周面）をガラスでコーティングするなど酸素欠陥形成への対策が取られているが、フレークタイプのサーミスタでは側面のみに保護コーティングを施すことが困難であった。
なお、特許文献１では、電極面からガラスペーストを塗布、焼き付けてガラス層を形成すると共にサーミスタ素体の稜線部上の領域を露出させて電極膜との接触を図る方法が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第６０９８２０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記従来の技術には、以下の課題が残されている。
従来のサーミスタ素子では、サーミスタ素体に形成したガラス層が厚く、電極表面で溶融・固化したガラスが強固に密着しているため剥離が困難な場合があり、電極の露出部分がサーミスタ素体の稜線部のみの場合に対して、更なる実装性の向上が求められていた。

【0006】

本発明は、前述の課題に鑑みてなされたもので、良好な電気的接続と高い実装性とを有すると共に酸素欠陥形成を抑制したサーミスタ素子及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、第１の発明のサーミスタ素子は、チップ状又は板状のサーミスタ素体と、前記サーミスタ素体の上下面に形成された一対の電極膜と、前記サーミスタ素体の外周面及び前記一対の電極膜上に形成された絶縁性の保護膜とを備え、前記電極膜の面内の少なくとも中央部に、前記保護膜が除かれて電極膜露出部が設けられていることを特徴とする。

【0008】

このサーミスタ素子では、電極膜の面内の少なくとも中央部に、保護膜が除かれて電極膜露出部が設けられているので、電気的な導通及び実装性を阻害することなく、外周面を覆った保護膜により耐還元性を担保し酸素欠陥形成を抑制することができる。なお、中央部の全面に電極膜露出部が設けられている必要はなく、少なくとも中央部の一部に電極膜露出部が設けられていればよい。

【0009】

第２の発明のサーミスタ素子は、第１の発明において、前記保護膜が、前記サーミスタ素体との密着強度よりも前記電極膜との密着強度が小さい材料で形成されていることを特徴とする。
すなわち、このサーミスタ素子では、保護膜が、サーミスタ素体との密着強度よりも電極膜との密着強度が小さい材料で形成されているので、サーミスタ素体の外周面では保護膜が強固に密着すると共に、電極膜上の保護膜が容易に剥がれ易く、部分的に電極膜露出部を容易に形成することができる。

【0010】

第３の発明のサーミスタ素子は、第２の発明において、前記電極膜が、貴金属で形成され、前記保護膜が、酸化膜又は窒化膜であることを特徴とする。
すなわち、このサーミスタ素子では、電極膜が貴金属で形成され、保護膜が酸化膜又は窒化膜であるので、サーミスタ素体のサーミスタを構成する酸化物材料（例えば、ペロブスカイト系材料やスピネル系材料）との密着性が強いと共に貴金属との密着性が弱い酸化膜又は窒化膜を、スパッタリングやＣＶＤ等の気相法又は液相析出法等により容易に成膜することができる。

【0011】

第４の発明のサーミスタ素子は、第１から第３の発明のいずれかにおいて、前記保護膜の厚さが、１０ｎｍ以上１０００ｎｍ以下であることを特徴とする。
すなわち、このサーミスタ素子では、保護膜の厚さを１０ｎｍ以上１０００ｎｍ以下とした理由は、１０ｎｍ未満であると耐還元性が十分でなく酸素欠陥を抑制する効果が低くなり、また１０００ｎｍを越えると厚くなり過ぎて剥離し難いと共に電極膜露出部との段差が大きくなり、電気的な導通が不十分になる場合があるためである。

【0012】

第５の発明のサーミスタ素子は、第１から第４の発明のいずれかにおいて、前記サーミスタ素体の外周面において前記保護膜の占める被覆率が、前記電極膜の面内において前記保護膜の占める被覆率より大きいことを特徴とする。

【0013】

第６の発明のサーミスタ素子は、第１から第５の発明のいずれかにおいて、前記電極膜の面内において前記保護膜の占める被覆率が、９０％以下であることを特徴とする。
すなわち、このサーミスタ素子では、電極膜の面内において保護膜の占める被覆率が９０％以下とした理由は、９０％を越えると電極膜露出部の面積が少なくなり過ぎて十分な実装強度が得られない場合があるためである。

【0014】

第７の発明のサーミスタ素子の製造方法は、第１から第６の発明のいずれかのサーミスタ素子を製造する方法であって、チップ状又は板状のサーミスタ素体の上下面に一対の電極膜を形成する電極膜形成工程と、前記サーミスタ素体の外周面及び前記一対の電極膜上に絶縁性の保護膜を形成し保護膜形成チップを作製する保護膜形成工程と、前記保護膜形成チップにおける前記電極膜の面内の少なくとも中央部の前記保護膜を剥離して前記電極膜が露出した電極膜露出部を形成する保護膜剥離工程とを有していることを特徴とする。

【0015】

すなわち、このサーミスタ素子の製造方法では、電極膜の面内の少なくとも中央部の保護膜を剥離して電極膜が露出した電極膜露出部を形成する保護膜剥離工程を有するので、外周面に保護膜を残したまま電極膜の中央部に電極膜露出部を形成することができる。特に、薄い板状（フレーク状）のサーミスタ素体であっても、サーミスタ素体の外周面及び一対の電極膜上、すなわち全面に一旦、保護膜を形成し、その後、電極膜の面内の中央部において保護膜を剥離させるので、外周面（側面）に保護膜を形成すると共に電極膜を露出させることができる。

【0016】

第８の発明のサーミスタ素子の製造方法は、第７の発明において、前記保護膜形成工程で、前記保護膜を前記サーミスタ素体との密着強度よりも前記電極膜との密着強度が小さい材料で形成することを特徴とする。

【0017】

第９の発明のサーミスタ素子の製造方法は、第７又は第８の発明において、前記保護膜剥離工程で、前記保護膜形成チップをバレル研磨することで、前記電極膜の面内の少なくとも中央部の前記保護膜を剥離することを特徴とする。
すなわち、このサーミスタ素子の製造方法では、保護膜剥離工程で、保護膜形成チップをバレル研磨することで、電極膜の面内の少なくとも中央部の保護膜を剥離するので、電極膜上の保護膜をバレル研磨により機械的に剥離して電極膜を露出させることができる。
特に、保護膜をサーミスタ素体との密着強度よりも電極膜との密着強度が小さい材料で形成することで、サーミスタ素体外周面の保護膜を残しつつ、電極膜上の保護膜をバレル研磨により剥離させることができる。

【発明の効果】

【0018】

本発明によれば、以下の効果を奏する。
すなわち、本発明に係るサーミスタ素子及びその製造方法によれば、電極膜の面内の少なくとも中央部に、保護膜が除かれて電極膜露出部が設けられているので、電気的な導通及び実装性を阻害することなく、外周面を覆った保護膜により耐還元性を担保し酸素欠陥形成を抑制することができる。
したがって、本発明のサーミスタ素子及びその製造方法では、熱処理後等での抵抗値変化が小さく安定した特性を有すると共に高い実装性をチップ状のサーミスタ素子を得ることができる。

【図面の簡単な説明】

【0019】

【図1】本発明に係るサーミスタ素子及びその製造方法の一実施形態において、サーミスタ素子を示す断面図である。

【図2】本実施形態において、保護膜形成チップを示す断面図である。

【図3】本発明に係るサーミスタ素子及びその製造方法の実施例１において、サーミスタ素子を示す上面の電子顕微鏡画像である。

【図4】本発明に係るサーミスタ素子及びその製造方法の比較例１において、サーミスタ素子を示す上面の電子顕微鏡画像である。

【図5】本発明に係るサーミスタ素子及びその製造方法の比較例２において、サーミスタ素子を示す上面の電子顕微鏡画像である。

【図6】本発明に係るサーミスタ素子及びその製造方法の実施例６において、サーミスタ素子を示す上面の電子顕微鏡画像である。

【図7】本発明に係るサーミスタ素子及びその製造方法の実施例６において、サーミスタ素子を示す側面の電子顕微鏡画像である。

【発明を実施するための形態】

【0020】

以下、本発明に係るサーミスタ素子及びその製造方法の一実施形態を、図１及び図２を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。

【0021】

本実施形態のサーミスタ素子１は、図１及び図２に示すように、チップ状又は板状（フレーク状）のサーミスタ素体２ａ、サーミスタ素体２ａの上下面に形成された一対の電極膜２ｂと、サーミスタ素体２ａの外周面及び一対の電極膜２ｂ上に形成された絶縁性の保護膜２ｃとを備えている。
上記電極膜２ｂの面内の少なくとも中央部には、保護膜２ｃが除かれて電極膜露出部２ｄが設けられている。
なお、上記チップ状のサーミスタ素体とは、立方体形状のような板状よりも厚みのある形状のサーミスタ材料で構成された素体である。つまり、上記チップ状のサーミスタ素体とは、一般的に表面実装用として用いられる、いわゆるチップサーミスタを示しているものではない。

【0022】

本実施形態では、電極膜２ｂの面内のうちサーミスタ素体２ａの稜線よりも内側で保護膜２ｃが剥離した部分（電極膜露出部２ｄ）が存在している。特に、電極膜２ｂの面内の少なくとも中央部に、保護膜２ｃが剥離し電極膜露出部２ｄが存在している。
なお、上記中央部は、電極膜２ｂの中央において、電極膜２ｂと相似形状で面積が１／４となる範囲を示す。例えば、電極膜２ｂが四角形状であれば、外周縁から電極膜２ｂの一辺の長さの１／４より内側の領域である。
また、サーミスタ素体２ａの稜線部上は、後述するバレル研磨により、保護膜２ｃの多くが剥離されて電極膜露出部２ｄとなっている。

【0023】

また、上記保護膜２ｃは、サーミスタ素体２ａとの密着強度よりも電極膜２ｂとの密着強度が小さい材料で形成されている。
すなわち、電極膜２ｂが貴金属で形成され、保護膜２ｃが酸化膜又は窒化膜である。
例えば、電極膜２ｂが、例えばＰｔ，Ａｕ，Ａｇの少なくとも一種を含んだ金属膜であるであり、保護膜２ｃがＳｉＯ_２，Ａｌ_２Ｏ_３，ＺｒＯ_２，ＨｆＯ_２等の酸化膜、又はＡｌＮ，Ｓｉ_３Ｎ_４等の窒化膜である。

【0024】

さらに、保護膜２ｃは、１０ｎｍ以上１０００ｎｍ以下の厚さに設定された薄膜である。保護膜２ｃの厚みは、１００ｎｍ以上８００ｎｍ以下であってもよい。
また、電極膜２ｂの面内において保護膜２ｃの占める被覆率は、０％を超え、かつ９０％以下が好ましく、１０％以上や５０％以下であってもよい。すなわち、電極膜２ｂの面内で電極膜露出部２ｄが占める率は、１０％以上であることが良い。

【0025】

上記サーミスタ素体２ａは、遷移金属を含むＮＴＣサーミスタであって、ペロブスカイト系材料やスピネル系材料が採用される。
例えばサーミスタ素体２ａは、ペロブスカイト型酸化物を含有する金属酸化物焼結体であって、例えば一般式：Ｌａ_１－ｙＣａ_ｙ（Ｃｒ_１－ｘＭｎ_ｘ）Ｏ_３（０．０≦ｘ≦１．０、０．０＜ｙ≦０．７）で示される複合酸化物を含む焼結体で構成されている。なお、この焼結体に、さらに絶縁体材料として、例えばＹ_２Ｏ_３，ＺｒＯ_２，ＭｇＯ，Ａｌ_２Ｏ_３，ＣｅＯ_２を添加しても構わない。

【0026】

次に、本実施形態のサーミスタ素子を製造する方法について説明する。
本実施形態のサーミスタ素子の製造方法は、チップ状又は板状のサーミスタ素体２ａの上下面に一対の電極膜２ｂを形成する電極膜形成工程と、サーミスタ素体２ａの外周面及び一対の電極膜２ｂ上に絶縁性の保護膜２ｃを形成し保護膜形成チップ１ａを作製する保護膜形成工程と、保護膜形成チップ１ａにおける電極膜２ｂの面内の少なくとも中央部の保護膜２ｃを剥離して電極膜２ｂが露出した電極膜露出部２ｄを形成する保護膜剥離工程とを有している。

【0027】

特に、保護膜形成工程では、保護膜２ｃをサーミスタ素体２ａとの密着強度よりも電極膜２ｂとの密着強度が小さい上述した材料で形成し、保護膜剥離工程では、保護膜形成チップをバレル研磨や、超音波を用いた洗浄などで、電極膜２ｂの面内の少なくとも中央部の保護膜２ｃを剥離する。密着力の強さは、例えば、超微小押込み硬さ試験機を用いた、負荷－除荷試験モードの直線負荷プロセスによって押込試験を行い、圧子押し込み部の保護膜の剥離有無や剥離面積の大小によって判断できる。なお、この試験では、剥離がない場合の密着力が最も高く、剥離面積が小さいほど密着力は高いことを示している。

【0028】

上記保護膜形成工程では、保護膜２ｃの成膜方法（コーティング方法）としてスパッタリングやＣＶＤなどの気相法を用いることができ、湿式では液相析出法を用いることができる。
なお、気相法では真空中での成膜となるため、条件によってサーミスタ材料に酸素欠陥が形成されてしまうことから、アルコキシドを用いた液相析出法が好ましい。

【0029】

このように本実施形態のサーミスタ素子１では、電極膜２ｂの面内の少なくとも中央部に、保護膜２ｃが除かれて電極膜露出部２ｄが設けられているので、電気的な導通及び実装性を阻害することなく、外周面を覆った保護膜２ｃにより耐還元性を担保し酸素欠陥形成を抑制することができる。
また、保護膜２ｃが、サーミスタ素体２ａとの密着強度よりも電極膜２ｂとの密着強度が小さい材料で形成されているので、サーミスタ素体２ａの外周面では保護膜２ｃが強固に密着すると共に、電極膜２ｂ上の保護膜２ｃが容易に剥がれ易く、部分的に電極膜露出部２ｄを容易に形成することができる。

【0030】

特に、電極膜２ｂが貴金属で形成され、保護膜２ｃが酸化膜又は窒化膜であるので、サーミスタ素体２ａのサーミスタ材料（例えば、ペロブスカイト系材料やスピネル系材料）との密着性が強いと共に貴金属との密着性が弱い酸化膜又は窒化膜をスパッタリングやＣＶＤ等の気相法又は液相析出法等により容易に得ることができる。

【0031】

また、貴金属ペーストを焼き付けて形成した電極膜２ｂでは、電極膜２ｂの一部に空孔ができ、サーミスタ素体２ａが露出することが多いが、本実施形態のサーミスタ素子１では、電極膜２ｂの空孔により露出したサーミスタ素体２ａを、サーミスタ材料との密着性の高い保護膜２ｃでコーティングし、密着性の弱い貴金属の電極膜２ｂ上の保護膜２ｃのみを剥離するので、外周面（側面）のみを保護膜でコーティングする場合よりも酸素欠陥形成を抑制する効果が大きい。

【0032】

本実施形態のサーミスタ素子１の製造方法では、電極膜２ｂの面内の少なくとも中央部の保護膜２ｃを剥離して電極膜２ｂが露出した電極膜露出部２ｄを形成する保護膜剥離工程を有するので、外周面に保護膜２ｃを残したまま電極膜２ｂの中央部に電極膜露出部２ｄを形成することができる。特に、薄い板状（フレーク状）のサーミスタ素体２ａであっても、サーミスタ素体２ａの外周面及び一対の電極膜２ｂ上、すなわち全面に一旦、保護膜２ｃを形成し、その後、電極膜２ｂの面内の中央部において保護膜２ｃを剥離させるので、外周面（側面）に保護膜２ｃを形成すると共に電極膜２ｂを露出させることができる。

【0033】

また、保護膜剥離工程では、保護膜形成チップ１ａをバレル研磨等で、電極膜２ｂの面内の少なくとも中央部の保護膜２ｃを剥離する。保護膜２ｃはサーミスタ素体２ａとの密着性が強いので、サーミスタ素体２ａ外周面の保護膜２ｃを残しつつ、電極膜２ｂとの密着性が弱い保護膜２ｃをバレル研磨等により機械的に剥離して電極膜２ｂを露出させることができる。
なお、保護膜剥離工程は、必ずしも単独の工程とする必要はなく、洗浄工程や移送工程で他の素子や機器と強く接触させることで剥離させてもよい。

【実施例0034】

次に、上記実施形態のサーミスタ素子を上記製造方法で実際に作製した実施例１について、酸素欠陥形成の抑制効果を検証するため、熱処理試験での抵抗値の変化率を測定した。
本発明の実施例１の具体的な製造方法は、まず厚さ０．２ｍｍのサーミスタウェハにＡｕペーストを印刷、焼き付けることでＡｕの電極膜を形成した後、０．５ｍｍ角に切断することで、フレーク状チップを作製した。

【0035】

次に、保護膜形成工程として、ビーカーに水―エタノール混合溶媒１００ｇ、上記フレーク状チップを入れ、フレーク状チップが液中に舞うように攪拌しながら正珪酸エチル５．２ｇとＮａＯＨ水溶液（０．２ｍｏｌ／Ｌ）１６．６ｇとを加えて、フレーク状チップの全面に保護コーティング膜としてシリコン酸化物からなる保護膜を形成した。
さらに、保護膜の強度を向上させるために、成膜後に７００℃で焼き付けを行い、成膜と焼き付けとを繰り返し実施し、保護膜の膜厚を１００ｎｍとした保護膜形成チップを作製した。
次に、作製した保護膜形成チップを、回転式のバレル研磨によって電極膜上の保護膜を部分的に剥離させることで、本実施例のサーミスタ素子を作製した。

【0036】

上記実施例１の他に、表１に示すように、保護膜としてバレルスパッタリングによりＳｉ_３Ｎ_４を成膜した保護膜形成チップを上記バレル研磨した実施例２と、保護膜としてバレルスパッタリングによりＳｉＯ_２を成膜した保護膜形成チップを上記バレル研磨した実施例３と、保護膜としてバレルプラズマＣＶＤによりＡｌ_２Ｏ_３を成膜した保護膜形成チップを上記バレル研磨した実施例４と、電極膜としてスパッタリングによりＰｔを形成したフレーク状チップに保護膜として液相析出法によりＳｉＯ_２を成膜した保護膜形成チップを上記バレル研磨した実施例５とを作製した。
さらに、実施例６として、Ｐｔペーストを印刷、焼き付けることでＰｔの電極膜を形成したフレーク状チップに保護膜として液相析出法によりＳｉＯ_２を成膜した保護膜形成チップを上記バレル研磨したもの作製した。

【0037】

このように作製した本発明の各実施例について、酸素濃度１００ｐｐｍ以下のＡｒ雰囲気下、７００℃の熱処理試験を実施した前後での抵抗値の変化率を測定した。
なお、本発明の比較例１として、上記保護膜を形成せずに、サーミスタ素体の上下面にＡｕペーストを塗布して焼き付けして電極膜を形成したサーミスタ素子と、比較例２として、比較例１の上下面に液相析出法によりＳｉＯ_２の保護膜を形成したもので、保護膜を剥離しないサーミスタ素子とを作製し、同様の測定を行った。
これら本発明の各実施例及び各比較例について、電極膜，保護膜形成方法，保護膜材料及び保護膜剥離工程の有無を表１に示すと共に、熱処理試験での抵抗値の変化率を測定した結果を表２に示す。

【0038】

【表1】

【表2】

【0039】

これらの結果からわかるように、保護膜がコーティングされていない比較例１では熱処理試験での抵抗値変化率が２９％と大きいのに対し、保護膜がコーティングされている本発明の各実施例では、いずれも熱処理試験での抵抗値変化率が５％以下と小さくなっている。

【0040】

次に、上記本発明の各実施例及び各比較例について、ＳＥＭ―ＥＤＳによって電極表面とチップ側面との元素マッピングを行い、保護膜の被覆率を求めた。その結果を、表２に示す。
これらの結果からわかるように、本発明の各実施例ではチップ側面の被覆率が９０％以上であるのに対し、電極表面の被覆率が８６％以下と低く、電極膜上で保護膜が部分的に剥離されて電極膜露出部が形成されている。
特に、本発明の実施例６では、電極表面の被覆率が０．８％とかなり低く、電極膜上で保護膜の多くが剥離されて電極膜露出部が形成されている。
このように本発明の実施例では、コーティング材料の種類やコーティング形成方法，及び電極の材料や形成方法が異なっていても、チップ側面の被覆率が高く維持されていると共に電極表面に電極膜露出部が形成されている。

【0041】

なお、保護膜の剥離工程を施していない比較例２では、チップ側面の被覆率が１００％であると共に電極表面の被覆率が９９％であり、当然にほとんど保護膜が剥離されていない。
また、本発明の実施例１，比較例１，比較例２及び実施例６について電極表面の電子顕微鏡画像を、図３，図４，図５及び図６に示す。なお、本発明の実施例１及び実施例６の電極表面を示す図３及び図６では、白い部分が保護膜剥離工程によって電極膜露出部である。
さらに、本発明の実施例６については、側面の電子顕微鏡画像も図７に示す。なお、図７の上下の白い部分は、Ｐｔ電極であって、剥離部は素子の左右辺部分の薄いグレーの部分である。

【0042】

次に、上記本発明の各実施例及び各比較例について、実装性について評価した。その結果も、表２に示す。
実装性の評価方法としては、作製した各実施例及び各比較例のサーミスタ素子をＡｕＳｎはんだによってメタライズ基板に実装すると共に、基板と治具とのクリアランスを素子厚みの１/４以下として、５ｍｍ／ｍｉｎの走査速度でシェア強度を測定し、１Ｎ以上のものを実装性良好とし、１Ｎ未満のものを実装性不良とした。
なお、表２では実装性良好を「○」と表示し、実装性不良を「×」と表示している。

【0043】

これらの結果からわかるように、電極膜が露出している本発明の各実施例及び比較例１では、いずれもシェア強度が１Ｎ以上と十分な実装性が得られている。
なお、保護膜が電極膜上全体にコーティングされている比較例２では、熱処理試験での抵抗値変化率が２．５％と小さいが、保護膜の剥離工程が施されていないために、電極膜が露出しておらず、実装性不良となっている。

【0044】

なお、本発明の技術範囲は上記実施形態及び実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態及び実施例では、バレル研磨により電極膜上の保護膜を剥離しているが、超音波洗浄等によって電極膜上の保護膜を剥離してもよい。

【符号の説明】

【0045】

１…サーミスタ素子、１ａ…保護膜形成チップ、２ａ…サーミスタ素体、２ｂ…電極膜、２ｃ…保護膜、２ｄ…電極膜露出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】