知財求人 - 知財ポータルサイト「IP Force」
特開2023-105824キャパシタ、それを含む半導体装置、及びキャパシタ製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023105824
(43)【公開日】2023-07-31
(54)【発明の名称】キャパシタ、それを含む半導体装置、及びキャパシタ製造方法
(51)【国際特許分類】
H10B 12/00 20230101AFI20230724BHJP
H01L 21/822 20060101ALI20230724BHJP
H01L 21/8234 20060101ALI20230724BHJP
【ＦＩ】
H10B12/00 611
H10B12/00 621C
H01L27/04 C
H01L27/06 102A
H01L27/088 H
【審査請求】未請求
【請求項の数】25
【出願形態】ＯＬ
(21)【出願番号】P 2023006613
(22)【出願日】2023-01-19
(31)【優先権主張番号】10-2022-0008030
(32)【優先日】2022-01-19
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2022-0182169
(32)【優先日】2022-12-22
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100154922
【弁理士】
【氏名又は名称】崔 允辰
(72)【発明者】
【氏名】宋 政奎
(72)【発明者】
【氏名】▲チョ▼ 恩愛
(72)【発明者】
【氏名】金 容誠
(72)【発明者】
【氏名】朴 報恩
(72)【発明者】
【氏名】韓 ナレ
【テーマコード（参考）】
5F038
5F048
5F083
【Ｆターム（参考）】
5F038AC07
5F038AC10
5F038AC15
5F038AC16
5F038AC17
5F038AC18
5F038AV06
5F038DF05
5F048AA01
5F048AB01
5F048AC10
5F048BA01
5F048BA14
5F048BB05
5F048BB09
5F048BB11
5F048BB19
5F048BD06
5F048BF03
5F048BF07
5F048BG13
5F048BG14
5F083AD04
5F083AD24
5F083AD48
5F083AD56
5F083GA06
5F083GA27
5F083JA02
5F083JA03
5F083JA06
5F083JA12
5F083JA35
5F083JA36
5F083JA37
5F083JA38
5F083JA39
5F083JA40
5F083JA42
5F083JA43
5F083JA53
5F083JA60
5F083LA12
5F083MA06
5F083MA16
5F083MA19
5F083NA01
5F083PR33
(57)【要約】
【課題】キャパシタ、それを含む半導体装置、及びキャパシタ製造方法を提供する。
【解決手段】キャパシタは、下部電極、下部電極上に提供される上部電極、下部電極と上部電極との間に提供される誘電膜、及び上部電極と誘電膜との間に提供される漏れ電流低減膜を含むが、漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である。
【選択図】図１
【解決手段】キャパシタは、下部電極、下部電極上に提供される上部電極、下部電極と上部電極との間に提供される誘電膜、及び上部電極と誘電膜との間に提供される漏れ電流低減膜を含むが、漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である。
【選択図】図１
【特許請求の範囲】
【請求項1】
下部電極と、
前記下部電極上に提供される上部電極と、
前記下部電極と前記上部電極との間に提供される誘電膜と、
前記上部電極と前記誘電膜との間に提供される漏れ電流低減膜と、を含み、
前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、
前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である、キャパシタ。
前記下部電極上に提供される上部電極と、
前記下部電極と前記上部電極との間に提供される誘電膜と、
前記上部電極と前記誘電膜との間に提供される漏れ電流低減膜と、を含み、
前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、
前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である、キャパシタ。
【請求項2】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、７５ａｔ％以上のジルコニウム（Ｚｒ）を含む、請求項１に記載のキャパシタ。
【請求項3】
前記ドーパントは、Ｋ、Ｒｂ、Ｃｓ、Ｓｒ、Ｂａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｆｒ及びＲａのうちから選択されるいずれか一つである、請求項１に記載のキャパシタ。
【請求項4】
前記下部電極と前記誘電膜との間に提供される下部界面膜をさらに含み、
前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含む、請求項１に記載のキャパシタ。
前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含む、請求項１に記載のキャパシタ。
【請求項5】
前記漏れ電流低減膜と前記上部電極との間に提供される上部界面膜をさらに含み、
前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含む、請求項４に記載のキャパシタ。
前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含む、請求項４に記載のキャパシタ。
【請求項6】
前記誘電膜及び前記漏れ電流低減膜の総厚は、２０オングストローム（Å）ないし８０オングストローム（Å）ｎｍである、請求項１に記載のキャパシタ。
【請求項7】
前記誘電膜の厚みは、前記漏れ電流低減膜の厚みの３／２倍である、請求項１に記載のキャパシタ。
【請求項8】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、前記ドーパントとアルミニウム（Ａｌ）とを、トータルで２５ａｔ％以下含む、請求項１に記載のキャパシタ。
【請求項9】
前記誘電膜は、ＨｆＯ２、ＺｒＯ２、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３及びＴｉＯ２のうち少なくとも一つを含む、請求項１に記載のキャパシタ。
【請求項10】
前記下部電極と前記上部電極は、それぞれＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含む、請求項１に記載のキャパシタ。
【請求項11】
下部電極を形成することと、
前記下部電極上に誘電膜を形成することと、
前記誘電膜上に漏れ電流低減膜を形成することと、
前記漏れ電流低減膜上に上部電極を形成することと、を含み、
前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、
前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である、キャパシタ製造方法。
前記下部電極上に誘電膜を形成することと、
前記誘電膜上に漏れ電流低減膜を形成することと、
前記漏れ電流低減膜上に上部電極を形成することと、を含み、
前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、
前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である、キャパシタ製造方法。
【請求項12】
前記漏れ電流低減膜を形成することは、
前記誘電膜上に、下部Ａｌ２Ｏ３膜、ドーパント膜、ＺｒＯ２膜及び上部Ａｌ２Ｏ３膜を形成することと、
前記誘電膜、前記下部Ａｌ２Ｏ３膜、前記ドーパント膜、前記ＺｒＯ２膜及び前記上部Ａｌ２Ｏ３膜を熱処理することと、を含み、
前記ドーパント膜は、前記ドーパントを含む酸化膜である、請求項１１に記載のキャパシタ製造方法。
前記誘電膜上に、下部Ａｌ２Ｏ３膜、ドーパント膜、ＺｒＯ２膜及び上部Ａｌ２Ｏ３膜を形成することと、
前記誘電膜、前記下部Ａｌ２Ｏ３膜、前記ドーパント膜、前記ＺｒＯ２膜及び前記上部Ａｌ２Ｏ３膜を熱処理することと、を含み、
前記ドーパント膜は、前記ドーパントを含む酸化膜である、請求項１１に記載のキャパシタ製造方法。
【請求項13】
前記下部Ａｌ２Ｏ３膜の厚みは、１Åないし３Åであり、
前記ドーパント膜の厚みは、１Åないし２Åであり、
前記ＺｒＯ２膜の厚みは、２０Åないし１００Åであり、
前記下部Ａｌ２Ｏ３膜の厚みは、１Åないし３Åである、請求項１２に記載のキャパシタ製造方法。
前記ドーパント膜の厚みは、１Åないし２Åであり、
前記ＺｒＯ２膜の厚みは、２０Åないし１００Åであり、
前記下部Ａｌ２Ｏ３膜の厚みは、１Åないし３Åである、請求項１２に記載のキャパシタ製造方法。
【請求項14】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、７５ａｔ％以上のジルコニウム（Ｚｒ）を含む、請求項１１に記載のキャパシタ製造方法。
【請求項15】
前記ドーパントは、Ｋ、Ｒｂ、Ｃｓ、Ｓｒ、Ｂａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｆｒ及びＲａのうちから選択されるいずれか一つである、請求項１１に記載のキャパシタ製造方法。
【請求項16】
前記下部電極と前記誘電膜との間に、下部界面膜を形成することをさらに含み、
前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含む、請求項１１に記載のキャパシタ製造方法。
前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含む、請求項１１に記載のキャパシタ製造方法。
【請求項17】
前記漏れ電流低減膜と前記上部電極との間に提供される上部界面膜を形成することをさらに含み、
前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含む、請求項１６に記載のキャパシタ製造方法。
前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含む、請求項１６に記載のキャパシタ製造方法。
【請求項18】
基板と、
前記基板上に提供されるゲート構造体と、
前記基板の上部に提供される第１ソース／ドレイン領域及び第２ソース／ドレイン領域と、
前記基板上に提供されるキャパシタと、を含み、
前記キャパシタは、前記第１ソース／ドレイン領域に電気的に連結される下部電極、前記下部電極上に提供される上部電極、前記下部電極と前記上部電極との間に提供される誘電膜、及び前記上部電極と前記誘電膜との間に提供される漏れ電流低減膜を含み、
前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、
前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である、半導体装置。
前記基板上に提供されるゲート構造体と、
前記基板の上部に提供される第１ソース／ドレイン領域及び第２ソース／ドレイン領域と、
前記基板上に提供されるキャパシタと、を含み、
前記キャパシタは、前記第１ソース／ドレイン領域に電気的に連結される下部電極、前記下部電極上に提供される上部電極、前記下部電極と前記上部電極との間に提供される誘電膜、及び前記上部電極と前記誘電膜との間に提供される漏れ電流低減膜を含み、
前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、
前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である、半導体装置。
【請求項19】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、７５ａｔ％以上のジルコニウム（Ｚｒ）を含む、請求項１８に記載の半導体装置。
【請求項20】
前記ドーパントは、Ｋ、Ｒｂ、Ｃｓ、Ｓｒ、Ｂａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｆｒ及びＲａのうちから選択されるいずれか一つである、請求項１８に記載の半導体装置。
【請求項21】
前記下部電極と前記誘電膜との間に提供される下部界面膜をさらに含み、
前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含む、請求項１８に記載の半導体装置。
前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含む、請求項１８に記載の半導体装置。
【請求項22】
前記漏れ電流低減膜と前記上部電極との間に提供される上部界面膜をさらに含み、
前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含む、請求項２１に記載の半導体装置。
前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含む、請求項２１に記載の半導体装置。
【請求項23】
前記誘電膜及び前記漏れ電流低減膜の総厚は、２０オングストローム（Å）ないし８０オングストローム（Å）である、請求項１８に記載の半導体装置。
【請求項24】
前記誘電膜の厚みは、前記漏れ電流低減膜の厚みの３／２倍である、請求項１８に記載の半導体装置。
【請求項25】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、前記ドーパントとアルミニウム（Ａｌ）とを、トータルで２５ａｔ％以下含む、請求項１８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、キャパシタ、半導体装置、及びキャパシタ製造方法に関する。
【背景技術】
【0002】
集積回路素子のダウン・スケーリング（ｄｏｗｎ－ｓｃａｌｉｎｇ）により、キャパシタが占める空間も縮小されている。該キャパシタは、上部電極及び下部電極、並びにそれら電極間に介在された誘電体膜によってなり、大きいキャパシタンスを示すために、高誘電率の誘電体物質が使用される。該キャパシタ内に漏れ電流が流れうる。該キャパシタ内に流れる漏れ電流を低減させながら、キャパシタンスの低減は最小化させる技術が要求される。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする課題は、優秀な漏れ電流遮断特性、及び大きいキャパシタンスを有するキャパシタを提供するところにある。
【0004】
本発明が解決しようとする課題は、優秀な漏れ電流遮断特性、及び大きいキャパシタンスを有するキャパシタを含む半導体装置を提供するところにある。
【0005】
本発明が解決しようとする課題は、優秀な漏れ電流遮断特性、及び大きいキャパシタンスを有するキャパシタの製造方法を提供するところにある。
【0006】
ただし、本発明が解決しようとする課題は、前記開示に限定されるものではない。
【課題を解決するための手段】
【0007】
一態様において、下部電極と、前記下部電極上に提供される上部電極と、前記下部電極と前記上部電極との間に提供される誘電膜と、前記上部電極と前記誘電膜との間に提供される漏れ電流低減膜とを含み、前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上のキャパシタが提供されうる。
【0008】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、７５ａｔ％以上のジルコニウム（Ｚｒ）を含むものでもある。
【0009】
前記ドーパントは、Ｋ、Ｒｂ、Ｃｓ、Ｓｒ、Ｂａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｆｒ及びＲａのうちから選択されるいずれか一つでもある。
【0010】
前記下部電極と前記誘電膜との間に提供される下部界面膜をさらに含み、前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。
【0011】
前記漏れ電流低減膜と前記上部電極との間に提供される上部界面膜をさらに含み、前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含むものでもある。
【0012】
前記誘電膜及び前記漏れ電流低減膜の総厚は、２０オングストローム（Å）ないし８０オングストローム（Å）でもある。
【0013】
前記誘電膜の厚みは、前記漏れ電流低減膜の厚みの３／２倍でもある。
【0014】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、前記ドーパントとアルミニウム（Ａｌ）とを、トータルで２５ａｔ％以下含むものでもある。
【0015】
前記誘電膜は、ＨｆＯ２、ＺｒＯ２、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３及びＴｉＯ２のうち少なくとも一つを含むものでもある。
【0016】
前記下部電極と前記上部電極は、それぞれＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含むものでもある。
【0017】
一態様において、下部電極を形成することと、前記下部電極上に誘電膜を形成することと、前記誘電膜上に漏れ電流低減膜を形成することと、前記漏れ電流低減膜上に上部電極を形成することと、を含み、前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上であるキャパシタ製造方法が提供されうる。
【0018】
前記漏れ電流低減膜を形成することは、前記誘電膜上に、下部Ａｌ２Ｏ３膜、ドーパント膜、ＺｒＯ２膜及び上部Ａｌ２Ｏ３膜を形成することと、前記誘電膜、前記下部Ａｌ２Ｏ３膜、前記ドーパント膜、前記ＺｒＯ２膜及び前記上部Ａｌ２Ｏ３膜を熱処理することと、を含み、前記ドーパント膜は、前記ドーパントを含む酸化膜でもある。
【0019】
前記下部Ａｌ２Ｏ３膜の厚みは、１Åないし３Åであり、前記ドーパント膜の厚みは、１Åないし２Åであり、前記ＺｒＯ２膜の厚みは、２０Åないし１００Åであり、前記下部Ａｌ２Ｏ３膜の厚みは、１Åないし３Åでもある。
【0020】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、７５ａｔ％以上のジルコニウム（Ｚｒ）を含むものでもある。
【0021】
前記ドーパントは、Ｋ、Ｒｂ、Ｃｓ、Ｓｒ、Ｂａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｆｒ及びＲａのうちから選択されるいずれか一つでもある。
【0022】
前記下部電極と前記誘電膜との間に、下部界面膜を形成することをさらに含み、前記下部界面膜は、
ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。
ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。
【0023】
前記漏れ電流低減膜と前記上部電極との間に提供される上部界面膜を形成することをさらに含み、前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含むものでもある。
【0024】
一態様において、基板と、前記基板上に提供されるゲート構造体と、前記基板の上部に提供される第１ソース／ドレイン領域及び第２ソース／ドレイン領域と、前記基板上に提供されるキャパシタと、を含み、前記キャパシタは、前記第１ソース／ドレイン領域に電気的に連結される下部電極、前記下部電極上に提供される上部電極、前記下部電極と前記上部電極との間に提供される誘電膜、及び前記上部電極と前記誘電膜との間に提供される漏れ電流低減膜を含み、前記漏れ電流低減膜は、ドーピングされたＡｌＺｒＯ膜を含み、前記ドーピングされたＡｌＺｒＯ膜に含有されたドーパントのイオン半径は、１３０ｐｍ以上である半導体装置が提供されうる。
【0025】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、７５ａｔ％以上のジルコニウム（Ｚｒ）を含むものでもある。
【0026】
前記ドーパントは、Ｋ、Ｒｂ、Ｃｓ、Ｓｒ、Ｂａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｆｒ及びＲａのうちから選択されるいずれか一つでもある。
【0027】
前記下部電極と前記誘電膜との間に提供される下部界面膜をさらに含み、前記下部界面膜は、ＭＭ’ＯＮ、Ｍ’ＯまたはＭ’ＯＮで表される物質を含み、
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。
前記Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含み、
前記Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。
【0028】
前記漏れ電流低減膜と前記上部電極との間に提供される上部界面膜をさらに含み、前記上部界面膜は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含むものでもある。
【0029】
前記誘電膜及び前記漏れ電流低減膜の総厚は、２０オングストローム（Å）ないし８０オングストローム（Å）でもある。
【0030】
前記誘電膜の厚みは、前記漏れ電流低減膜の厚みの３／２倍でもある。
【0031】
前記漏れ電流低減膜は、酸素（Ｏ）を除いた金属原子において、前記ドーパントとアルミニウム（Ａｌ）とを、トータルで２５ａｔ％以下含むものでもある。
【発明の効果】
【0032】
本開示は、漏れ電流特性及びキャパシタンス特性が改善されたキャパシタを提供することができる。
【0033】
本開示は、漏れ電流特性及びキャパシタンス特性が改善されたキャパシタの製造方法を提供することができる。
【0034】
本開示は、漏れ電流特性及びキャパシタンス特性が改善されたキャパシタを含む半導体装置を提供することができる。
【0035】
ただし、発明の効果は、前述の開示に限定されるものではない。
【図面の簡単な説明】
【0036】
【図1】例示的な実施形態によるキャパシタの断面図である。
【図2】バイアス電圧による正規化されたキャパシタンスを示す図である。
【図3】バイアス電圧による漏れ電流を示す図である。
【図4】正規化されたキャパシタンスによる漏れ電流を示す図である。
【図5】漏れ電流低減膜にドーピングされるドーパントのイオン半径による正規化されたキャパシタンス差を示す図である。
【図6】例示的な実施形態によるキャパシタの断面図である。
【図9】ＭＭ’Ｎで表される金属窒化物を含む下部電極の製造方法について説明するためのフローチャートである。
【図11】例示的な実施形態による半導体装置を図示した図である。
【図12】他の例示的な実施形態による半導体装置を図示した図である。
【図14】さらに他の例示的な実施形態による半導体装置を図示した図である。
【図15】例示的な実施形態による電子装置に適用されうる素子アーキテクチャを概略的に図示した概念図である。
【図16】例示的な実施形態による電子装置に適用されうる素子アーキテクチャを概略的に図示した概念図である。
【発明を実施するための形態】
【0037】
以下、添付された図面を参照し、本発明の実施形態について詳細に説明する。以下の図面において、同一参照符号は、同一構成要素を称し、図面上において、各構成要素の大きさは、説明の明瞭性と便宜さとのために誇張されてもいる。なお、以下で説明される実施形態は、単に例示的なものに過ぎず、そのような実施形態から、多様な変形が可能である。
【0038】
以下において、「上」と記載されたところは、接触して真上にあるものだけではなく、非接触で上にあることを含むものでもある。
【0039】
単数の表現は、文脈上、明白に異なって意味しない限り、複数の表現を含む。また、ある部分がある構成要素を「含む」とするとき、それは、特別に反対となる記載がない限り、他の構成要素を除くものではなく、他の構成要素をさらに含むものでもあるということを意味する。
【0040】
図１は、例示的な実施形態によるキャパシタの断面図である。
【0041】
図１を参照すれば、キャパシタ１が提供されうる。キャパシタ１は、下部電極１００、下部界面膜２００、誘電膜３００、漏れ電流低減膜４００及び上部電極５００を含むものでもある。下部電極１００の材質は、電極としての伝導性を確保し、また、キャパシタ１の製造過程における高温工程後にも、安定したキャパシタンス性能を維持するようにも選択される。一例において、下部電極１００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含むものでもある。例えば、下部電極１００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含むものでもある。
【0042】
例えば、下部電極１００は、ＭＭ’Ｎで表される金属窒化物を含むものでもある。ここで、Ｍは、金属元素であり、Ｍ’は、Ｍと異なる元素であり、Ｎは、窒素である。下部電極１００をなす金属窒化物であるＭＭ’Ｎは、金属窒化物ＭＮに、元素Ｍ’がドーピングされたものとも表される。Ｍ’は、Ｍと異なる元素として、Ｍ’は、金属でもあるが、それに限定されるものではなく、金属ではない他の物質でもある。
【0043】
Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。
【0044】
Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つを含むものでもある。金属窒化物ＭＭ’ＮにおいてＭ、Ｍ’、Ｎの組成比をａ：ｂ：ｃとするとき、０＜ａ≦２、０＜ｂ≦２、０＜ｃ≦４を満足することができる。該組成比により、電気伝導度だけではなく、キャパシタ１の電気的特性が異なりうる。この組成は、下部界面膜２００の物質組成にも影響を及ぼす因子でもある。下部界面膜２００は、バイアス電圧によるキャパシタンス変化の主要原因にもなる。該組成比は、Ｍ、Ｍ’の具体的な選択によっても異なる。
【0045】
金属窒化物を製造するために、通常使用されるＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程において、金属物質のソースとして、金属有機リガンド物質が、前駆体として使用される。このとき、金属物質をターゲット面に塗布した後、有機リガンドが好ましく除去されない場合、炭素不純物が金属窒化膜に含まれることになり、それは、キャパシタの性能低下の原因にもなる。一実施形態によるキャパシタ１は、前述のように、金属窒化物であるＭＭ’Ｎを、下部電極１００の材質として使用し、また、後述する製造方法により、炭素不純物がほとんどない、金属窒化物であるＭＭ’Ｎが、下部電極１００に採用されている。下部電極１００の炭素含有量は、１ａｔ％以下でもある。
【0046】
下部界面膜２００は、下部電極１００上に提供されるものでもある。下部界面膜２００は、下部電極１００が含む金属元素を含む金属酸化物を含むものでもある。下部電極１００がＭＭ’Ｎで表される金属窒化物を含む場合、下部界面膜２００は、ＭＭ’ＯＮで表される金属窒素酸化物を含むものでもある。または、下部界面膜２００は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含むものでもある。ここで、Ｍは、下部電極１００が含む金属元素であり、Ｍ’は、下部電極１００が含むものの、Ｍと異なる元素であり、Ｎは、窒素であり、Ｏは、酸素である。Ｍ及びＭ’の例示物質は、前述のところと実質的に同一でもある。下部界面膜２００は、例えば、ＮｂＯまたはＮｂＯＮを含むものでもある。下部界面膜２００の厚みは、下部電極１００の厚みよりも薄い。下部界面膜２００の炭素不純物の含有量は、１ａｔ％以下でもある。
【0047】
誘電膜３００は、下部界面膜２００上に提供されるものでもある。誘電膜３００は、下部界面膜２００に直接接することができる。誘電膜３００は、所望するキャパシタンスを具現することができる材質を有しうる。キャパシタ１が具備される集積回路素子の集積度が高くなることにより、キャパシタ１が占める空間は、だんだんと狭くなり、従って、高い誘電率の誘電体が要求されうる。誘電膜３００は、高誘電率の物質を含むものでもある。該高誘電率は、シリコン酸化物の誘電率より高い誘電率を意味する。誘電膜３００は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択される少なくとも１つの金属を含む金属酸化物が使用されうる。例えば、誘電膜３００は、ＨｆＯ２、ＺｒＯ２、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３及びＴｉＯ２のうち少なくとも一つを含むものでもある。誘電膜３００は、図示されているように、単層の構造を有しうるが、それに限定されるものではなく、多層膜構造を有することもできる。例えば、誘電膜３００は、ＺｒＯ２／ＨｆＯ２／ＺｒＯ２／ＨｆＯ２の多層膜構造を有するか、あるいは（ＨｆＯ２＋ＺｒＯ２）／ＡｌＯ３／ＺｒＯ２／ＡｌＯ３の多層膜構造を有しうる。
【0048】
誘電膜３００上に、漏れ電流低減膜４００が提供されうる。漏れ電流低減膜４００は、上部電極５００と下部電極１００との間に漏れ電流が流れることを遮断させたり、低減させたりすることができる。漏れ電流低減膜４００は、ドーピングされたＡｌＺｒＯ膜でもある。例えば、ドーピングされたＡｌＺｒＯ膜は、（Ｌ１）ｎＡｌｘＺｒｙＯ（０．５ｎ＋１．５ｘ＋２ｙ）、（Ｌ２）ｍＡｌｘＺｒｙＯ（ｍ＋１．５ｘ＋２ｙ）または（Ｌ１）ｎ（Ｌ２）ｍＡｌｘＺｒｙＯ（０．５ｎ＋ｍ＋１．５ｘ＋２ｙ）を含み、ここで、Ｌ１は、Ｋ、Ｒｂ、Ｃｓ及びＦｒのいずれかを含み、Ｌ２は、Ｓｒ、Ｂａ及びＲａのいずれかである。そして、０＜（ｎ＋ｘ）≦０．２５、０＜（ｍ＋ｘ）≦０．２５、０＜（ｎ＋ｍ＋ｘ）≦０．２５、及び０．７５≦ｙ＜１でもある。すなわち、漏れ電流低減膜４００から酸素（Ｏ）を除いた金属原子内に、７５ａｔ％以上のジルコニウム（Ｚｒ）が含有されうる。
【0049】
ドーパントは、漏れ電流低減膜４００が高い結晶化度を有するように、漏れ電流低減膜４００の結晶性指数を過度に高くしない物質としても選択される。該ドーパントは、イオン半径（ｉｏｎｉｃ ｒａｄｉｕｓ）が１３０ｐｍ以上である元素を含むものでもある。例えば、該ドーパントは、Ｋ（イオン半径：１５２ｐｍ）、Ｒｂ（イオン半径：１６６ｐｍ）、Ｃｓ（イオン半径：１８１ｐｍ）、Ｓｒ（イオン半径：１３２ｐｍ）、Ｂａ（イオン半径：１４９ｐｍ）、Ｎｄ（イオン半径：１４３ｐｍ）、Ｓｍ（イオン半径：１３６ｐｍ）、Ｅｕ（イオン半径：１３１ｐｍ）、Ｆｒ（イオン半径：１９４ｐｍ）及びＲａ（イオン半径：１６２ｐｍ）のうちから選択されるいずれか一つでもある。該ドーパントのイオン半径によるキャパシタンス差は、後述される。一例において、該ドーパントは、ストロンチウム（Ｓｒ）であり、ドーピングされたＡｌＺｒＯ膜は、ＳｒｍＡｌｘＺｒｙＯｍ＋１．５ｘ＋２ｙ膜でもある。ｍ、ｘ、ｙの範囲は、０＜ｍ＋ｘ≦０．２５、０．７５≦ｙ＜１．００でもある。すなわち、漏れ電流低減膜４００内において、酸素（Ｏ）を除いた金属原子内のアルミニウム（Ａｌ）とストロンチウム（Ｓｒ）との総含有量は、２５ａｔ％以下でもある。漏れ電流低減膜４００内において、酸素（Ｏ）を除いた金属原子内のアルミニウム（Ａｌ）とストロンチウム（Ｓｒ）との総含有量が２５ａｔ％超過である場合、誘電膜３００が結晶化され難くなる。それにより、キャパシタ１は、漏れ電流低減膜４００がないときに有しうるキャパシタンスより小さいキャパシタンスを有しうる。ドーピングされたＡｌＺｒＯ膜は、ドーピングされていないＡｌＺｒＯ膜と類似した漏れ電流低減特性を有するが、キャパシタ１のキャパシタンス特性を改善させることができる。ドーピングされたＡｌＺｒＯ膜によるキャパシタンス特性改善は、後述される。
【0050】
誘電膜３００と漏れ電流低減膜４００との総厚は、誘電膜３００と漏れ電流低減膜４００との結晶化が容易であり、キャパシタ１が要求されるキャパシタンスを有するようにも決定される。例えば、誘電膜３００と漏れ電流低減膜４００との総厚は、２０オングストローム（Å）ないし８０オングストローム（Å）でもある。誘電膜３００と漏れ電流低減膜４００との総厚が２０オングストローム（Å）より薄い場合、誘電膜３００と漏れ電流低減膜４００とが結晶化され難くもなる。誘電膜３００と漏れ電流低減膜４００との総厚が８０オングストローム（Å）より厚い場合、キャパシタ１が有しうるキャパシタンスが低減されうる。誘電膜３００の厚みは、漏れ電流低減膜４００の厚みの３／２倍でもある。
【0051】
上部電極５００は、漏れ電流低減膜４００上に提供されるものでもある。上部電極５００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含むものでもある。例えば、上部電極５００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｗ、Ｒｕ、ＲｕＯ２、ＳｒＲｕＯ３、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含むものでもある。
【0052】
以下において、ドーピングされたＡｌＺｒＯ膜によるキャパシタンス特性改善について説明される。
【0053】
【0054】
図２を参照すれば、漏れ電流低減膜４００内のストロンチウム（Ｓｒ）とアルミニウム（Ａｌ）との含有量別バイアス電圧による正規化されたキャパシタンスグラフ（１－１），（２－１），（３－１），（４－１）が提供される。図３を参照すれば、漏れ電流低減膜４００内のストロンチウム（Ｓｒ）とアルミニウム（Ａｌ）との含有量別バイアス電圧による漏れ電流グラフ（１－２），（２－２），（３－２），（４－２）が提供される。図４を参照すれば、漏れ電流低減膜４００内のストロンチウム（Ｓｒ）とアルミニウム（Ａｌ）との含有量別正規化されたキャパシタンスによる漏れ電流を示す点１，２，３，４が提供される。バイアス電圧は、上部電極５００に印加される電圧と、下部電極１００に印加される電圧との差でもある。該バイアス電圧が正である場合、上部電極５００に印加される電圧が、下部電極１００に印加される電圧より高く、バイアス電圧が負である場合、下部電極１００に印加される電圧が、上部電極５００に印加される電圧より高い。図４の漏れ電流は、１ボルト（Ｖ）のバイアス電圧で測定されたものである。
【0055】
グラフ（１－１）、グラフ（１－２）及び点１は、漏れ電流低減膜４００が、ドーピングされていないＡｌＺｒＯ膜であり、ドーピングされていないＡｌＺｒＯ膜が２０ａｔ％のＡｌを含む場合を示す。グラフ（２－１）、グラフ（２－２）及び点２は、漏れ電流低減膜４００が、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜であり、５ａｔ％のストロンチウム（Ｓｒ）と、１５ａｔ％のアルミニウム（Ａｌ）とを含む場合を示す。グラフ（３－１）、グラフ（３－２）及び点３は、漏れ電流低減膜４００が、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜であり、１０ａｔ％のストロンチウム（Ｓｒ）と、１５ａｔ％のアルミニウム（Ａｌ）とを含む場合を示す。グラフ（４－１）、グラフ（４－２）及び点４は、漏れ電流低減膜４００が、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜であり、１５ａｔ％のストロンチウム（Ｓｒ）と、１５ａｔ％のアルミニウム（Ａｌ）とを含む場合を示す。
【0056】
図２に図示されているように、グラフ（２－１）、グラフ（３－１）及びグラフ（４－１）は、バイアス電圧のほとんどの領域において、グラフ（１－１）より大きかった。バイアス電圧が－０．５ボルト（Ｖ）に近いとき、グラフ（２－１）は、グラフ（１－１）より大きいキャパシタンスを有し、グラフ（３－１）は、グラフ（１－１）と類似したキャパシタンスを有し、グラフ（４－１）は、グラフ（１－１）よりはるかに小さいキャパシタンスを有している。図３に図示されているように、グラフ（２－２）、グラフ（３－２）及びグラフ（４－２）は、グラフ（１－２）と類似している。図４に図示されているように、点２、点３及び点４は、点１に比べ、類似した漏れ電流値、及びそれより大きい正規化されたキャパシタンス値を有している。ここで、下部電極は１００、１０ｎｍ厚のＴｉＮを含み、上部電極５００は、１０ｎｍ厚のＴｉＮを含み、誘電膜３００は、ＺｒＯ２を含む。
【0057】
すなわち、漏れ電流低減膜４００が、５ａｔ％のストロンチウム（Ｓｒ）と１５ａｔ％のアルミニウム（Ａｌ）とを含む、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜である場合と、漏れ電流低減膜４００が、１０ａｔ％のストロンチウム（Ｓｒ）と１５ａｔ％のアルミニウム（Ａｌ）とを含む、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜である場合、ドーピングされていないＡｌＺｒＯ膜が漏れ電流低減膜に利用されるときと類似した漏れ電流特性を有するが、ドーピングされていないＡｌＺｒＯ膜より改善されたキャパシタンス特性を有している。漏れ電流低減膜４００が、１５ａｔ％のストロンチウム（Ｓｒ）と１５ａｔ％のアルミニウム（Ａｌ）とを含む、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜である場合、ドーピングされていないＡｌＺｒＯ膜が漏れ電流低減膜４００に利用されるときと類似した漏れ電流特性を有するが、一部バイアス電圧領域（例：－０．５ボルト（Ｖ）近辺）において、ドーピングされていないＡｌＺｒＯ膜より小さいキャパシタンス特性を有している。従って、漏れ電流低減膜４００内の、ＡｌとＺｒとの比率は、２５ａｔ％以下にも決定される。
【0058】
図５は、漏れ電流低減膜にドーピングされるドーパントのイオン半径による正規化されたキャパシタンス差を示す。
【0059】
図５を参照すれば、漏れ電流低減膜４００がドーピングされていないＡｌＺｒＯ膜である場合を示すグラフ１、漏れ電流低減膜４００が、５ａｔ％のストロンチウム（Ｓｒ）と１５ａｔ％のアルミニウム（Ａｌ）とを含む、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜である場合を示すグラフ２、及び漏れ電流低減膜４００が、５ａｔ％のランタン（Ｌａ）と１５ａｔ％のアルミニウム（Ａｌ）とを含む、ランタン（Ｌａ）でもってドーピングされたＡｌＺｒＯ膜である場合を示すグラフ３が提供される。ランタン（Ｌａ）のイオン半径は、１１７ｐｍであり、ストロンチウム（Ｓｒ）のイオン半径である１３２ｐｍより小さい。
【0060】
漏れ電流低減膜４００が、５ａｔ％のランタン（Ｌａ）と１５ａｔ％のアルミニウム（Ａｌ）とを含む、ランタン（Ｌａ）でもってドーピングされたＡｌＺｒＯ膜である場合のキャパシタンス（グラフ３）は、漏れ電流低減膜４００が、５ａｔ％のストロンチウム（Ｓｒ）と１５ａｔ％のアルミニウム（Ａｌ）とを含む、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜である場合のキャパシタンス（グラフ２）より小さく、漏れ電流低減膜４００が、ドーピングされていないＡｌＺｒＯ膜である場合のキャパシタンス（グラフ１）に類似している。
【0061】
ストロンチウム（Ｓｒ）より小さいイオン半径を有するドーパントが、漏れ電流低減膜４００にドーピングされる場合、漏れ電流低減膜４００は、大きい結晶性指数、及び低い結晶化度を有しうる。それにより、誘電膜３００が、低い結晶化度を有することになり、キャパシタ１は、小さいキャパシタンスを有しうる。
【0062】
本開示と異なり、上部電極５００と誘電膜３００との間に、ドーピングされていないＡｌＺｒＯ膜が提供される場合、漏れ電流が低減されはするが、ドーピングされていないＡｌＺｒＯ膜の低い結晶化度により、誘電膜３００も、低い結晶化度を有しうる。それにより、キャパシタ１は、ドーピングされていないＡｌＺｒＯ膜がないときに有しうるキャパシタンスより小さいキャパシタンスを有しうる。
【0063】
本開示の漏れ電流低減膜４００は、ドーピングされたＡｌＺｒＯ膜と類似した漏れ電流遮断特性を有しながら、高い結晶化度を有するので、キャパシタンスの低減を最小化させることができる。すなわち、本開示は、ドーピングされていないＡｌＺｒＯ膜が使用されるときより、キャパシタンス特性を改善させることができる。
【0064】
本開示の漏れ電流低減膜４００が、誘電膜３００と下部界面膜２００との間に提供される場合、漏れ電流低減膜４００内のドーパント（例：ストロンチウム（Ｓｒ））が、下部界面膜２００（例：ＴｉＯ２）をｐドーピングさせることができる。下部電極１００に印加される電圧が、上部電極５００に印加される電圧より高い場合、ｐドーピングされた下部界面膜２００内の空乏領域（ｄｅｐｌｅｔｉｏｎ ｒｅｇｉｏｎ）が広くなり、誘電膜３００の結晶化度が低くなりうる。それにより、キャパシタ１のキャパシタンスが低減されうる。
【0065】
本開示の漏れ電流低減膜４００は、誘電膜３００と上部電極５００との間に提供されるので、下部界面膜２００がｐドーピングされていないのである。従って、誘電膜３００の結晶化度、及びキャパシタ１のキャパシタンスが低減されないのである。
【0066】
図６は、図１に図示されたキャパシタに、上部界面膜をさらに具備した例を図示したものである。図６において、図１と同一参照番号を使用した構成要素は、実質的に同一構成及び機能を有するので、ここにおいては、詳細な説明を省略する。
【0067】
キャパシタ１Ａは、漏れ電流低減膜４００と上部電極５００との間に具備された上部界面膜４５０をさらに含むものでもある。
【0068】
上部界面膜４５０は、金属酸化物または金属窒素酸化物を含むものでもある。上部界面膜４５０は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含むものでもある。Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ、Ｕのうちいずれか一つでもある。
【0069】
例えば、下部電極１００がＴｉＮを含み、下部界面膜２００が、ＮｂＯまたはＮｂＯＮを含み、誘電膜３００が、ＺｒＯ２／ＨｆＯ２／ＺｒＯ２／ＨｆＯ２の多層膜、または（ＨｆＯ２＋ＺｒＯ２）／ＡｌＯ３／ＺｒＯ２／ＡｌＯ３の多層膜を含み、上部界面膜４５０が、ＴｉＯＮまたはＮｂＯを含み、上部電極５００がＴｉＮを含むものでもある。
【0070】
【0071】
図７を参照すれば、基板ＳＵ上に、下部電極１００、下部界面膜２００及び誘電膜３００が順に形成されうる。基板ＳＵは、半導体物質パターン、絶縁物質パターン及び伝導性物質パターンを含むものでもある。例えば、基板ＳＵは、追って説明する図１１の基板１１００、ゲート構造体１３００、層間絶縁膜１４００及びコンタクト１５００を含むものでもある。
【0072】
下部電極１００は、基板ＳＵ上に、蒸着工程によっても形成される。例えば、下部電極１００を形成する工程は、化学気相蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程、物理気相蒸着（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）工程または原子層蒸着（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）工程を含むものでもある。下部電極１００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含むものでもある。例えば、下部電極１００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含むものでもある。下部電極１００がＭＭ’Ｎで表される金属窒化物を含む場合の下部電極１００の製造方法は、詳細に後述される。
【0073】
下部界面膜２００は、下部電極１００上に形成される自然酸化膜でもある。下部界面膜２００は、下部電極１００が含む金属元素を含む金属酸化物を含むものでもある。下部電極１００がＭＭ’Ｎで表される金属窒化物を含む場合、下部界面膜２００は、ＭＭ’ＯＮで表される金属窒素酸化物を含むものでもある。または、下部界面膜２００は、Ｍ’ＯまたはＭ’ＯＮで表される物質を含むものでもある。ここで、Ｍは、下部電極１００が含む金属元素であり、Ｍ’は、下部電極１００が含むものの、Ｍと異なる元素であり、Ｎは、窒素であり、Ｏは、酸素である。Ｍ及びＭ’の例示物質は、前述のところと実質的に同一でもある。下部界面膜２００の厚みは、下部電極１００の厚みよりも薄い。下部界面膜２００の炭素不純物の含有量は、１ａｔ％以下でもある。
【0074】
誘電膜３００は、下部界面膜２００上にも蒸着される。例えば、誘電膜３００は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。誘電膜３００は、高誘電率の物質を含むものでもある。例えば、誘電膜３００は、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｇｄ、Ｄｙ、Ｙｂ及びＬｕのうちから選択される少なくとも１つの金属を含む金属酸化物が使用されうる。例えば、誘電膜３００は、ＨｆＯ２、ＺｒＯ２、ＣｅＯ２、Ｌａ２Ｏ３、Ｔａ２Ｏ３またはＴｉＯ２を含むものでもある。説明の簡潔さのために、ＺｒＯ２を含む誘電膜３００について説明される。
【0075】
図８を参照すれば、誘電膜３００上に、下部Ａｌ２Ｏ３膜４１０、ドーパント膜４２０、ＺｒＯ２膜４３０及び上部Ａｌ２Ｏ３膜４４０が順に形成されうる。ドーパント膜４２０は、イオン半径が１３０ｐｍ以上である元素の酸化物を含むものでもある。例えば、ドーパント膜４２０は、Ｋ、Ｒｂ、Ｃｓ、Ｓｒ、Ｂａ、Ｎｄ、Ｓｍ、Ｅｕ、Ｆｒ及びＲａのうちから選択されるいずれか１つの酸化膜でもある。下部Ａｌ２Ｏ３膜４１０、ドーパント膜４２０、ＺｒＯ２膜４３０及び上部Ａｌ２Ｏ３膜４４０は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。下部Ａｌ２Ｏ３膜４１０の厚みは、例えば、１Åないし３Åでもある。ドーパント膜４２０の厚みは、例えば、１Åないし２Åでもある。ＺｒＯ２膜４３０の厚みは、例えば、２０Åないし１００Åでもある。上部Ａｌ２Ｏ３膜４４０の厚みは、例えば、１Åないし３Åでもある。
【0076】
下部Ａｌ２Ｏ３膜４１０、ドーパント膜４２０、ＺｒＯ２膜４３０及び上部Ａｌ２Ｏ３膜４４０の形成工程の間、または形成工程終了後、熱処理工程Ｈが遂行されうる。熱処理工程Ｈにより、下部Ａｌ２Ｏ３膜４１０、ドーパント膜４２０、ＺｒＯ２膜４３０及び上部Ａｌ２Ｏ３膜４４０が混合され、ストロンチウム（Ｓｒ）でもってドーピングされたＡｌＺｒＯ膜が形成されうる。すなわち、図１を参照して説明された漏れ電流低減膜４００が形成されうる。漏れ電流低減膜４００を形成する工程は、前述の開示に限定されるものではない。他の例において、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、酸素（Ｏ）及びストロンチウム（Ｓｒ）を、インサイチュ（ｉｎ－ｓｉｔｕ）状態で、原子層蒸着（Ａｌ）工程に蒸着することにより、漏れ電流低減膜４００が形成されうる。
【0077】
図１をさらに参照すれば、漏れ電流低減膜４００上に、上部電極５００が形成されうる。上部電極５００は、蒸着工程によっても形成される。例えば、上部電極５００は、化学気相蒸着（ＣＶＤ）工程、物理気相蒸着（ＰＶＤ）工程または原子層蒸着（ＡＬＤ）工程によっても形成される。上部電極５００は、金属、金属窒化物、金属酸化物、またはそれらの組み合わせを含むものでもある。例えば、上部電極５００は、ＴｉＮ、ＭｏＮ、ＣｏＮ、ＴａＮ、Ｗ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣＯ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせを含むものでもある。
【0078】
以下において、ＭＭ’Ｎで表される金属窒化物を含む下部電極の製造方法について説明される。
【0079】
図９は、ＭＭ’Ｎで表される金属窒化物を含む下部電極の製造方法について説明するためのフローチャートである。図１０Ａは、図９の下部電極の製造方法について説明するための概念図である。図１０Ｂは、図９の下部電極の製造方法について説明するための概念図である。図１０Ｃは、図９の下部電極の製造方法について説明するための概念図である。図１０Ｄは、図９の下部電極の製造方法について説明するための概念図である。図１０Ｅは、図９の下部電極の製造方法について説明するための概念図である。図１０Ｆは、図９の下部電極の製造方法について説明するための概念図である。図１０Ｇは、図９の下部電極の製造方法について説明するための概念図である。図１０Ｈは、図９の下部電極の製造方法について説明するための概念図である。
【0080】
図９、図１０Ａ及び図１０Ｂを参照すれば、基板ＳＵが準備されうる（Ｓ１００）。基板ＳＵは、下部電極を形成するターゲット面を有しうる。基板ＳＵは、半導体物質パターン、絶縁物質パターン及び伝導性物質パターンを含むものでもある。例えば、基板ＳＵは、図１１の基板１１００、ゲート構造体１３００、層間絶縁膜１４００及びコンタクト１５００を含むものでもある。
【0081】
基板ＳＵが反応チャンバ内に配された後、反応チャンバに、金属有機リガンドを含む第１ソースが供給されうる（Ｓ１１０）。該金属有機リガンドは、金属元素Ｍ、有機リガンドＲによってなるＭＲｘで表されうる。ｘは、０＜ｘ≦６でもある。Ｍは、Ｂｅ、Ｂ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちいずれか一つでもある。Ｒは、Ｃ１－Ｃ１０アルキル基、Ｃ２－Ｃ１０アルケニル基、カルボニル基（Ｃ＝Ｏ）、ハライド、Ｃ６－Ｃ１０アリール基、Ｃ６－Ｃ１０シクロアルキル基、Ｃ６－Ｃ１０シクロアルケニル基、（Ｃ＝Ｏ）Ｒ（Ｒは、水素またはＣ１－Ｃ１０アルキル基）、Ｃ１－Ｃ１０アルコキシ基、Ｃ１－Ｃ１０アミジナート（ａｍｉｄｉｎａｔｅ）、Ｃ１－Ｃ１０アルキルアミド（ａｌｋｙｌａｍｉｄｅｓ）、Ｃ１－Ｃ１０アルキルイミド（ａｌｋｙｌｉｍｉｄｅｓ）、－Ｎ（Ｑ）（Ｑ’）（Ｑ及びＱ’は、互いに独立して、Ｃ１－Ｃ１０アルキル基または水素）、Ｑ（Ｃ＝Ｏ）ＣＮ（Ｑは、水素またはＣ１－Ｃ１０アルキル基）、及びＣ１－Ｃ１０β－ジケトネート（β－ｄｉｋｅｔｏｎａｔｅｓ）のうち少なくともいずれか一つでもある。
【0082】
第１ソースを供給する工程として、原子層蒸着（ＡＬＤ）工程を使用することができる。原子層蒸着（ＡＬＤ）工程は、１００℃～５００℃の温度においても行われる。工程温度は、金属有機リガンドの熱安定性によっても設定される。低い熱安定性を有する金属有機リガンドは、高温で分解されうるので、低い熱安定性を有する金属有機リガンドに対する原子層蒸着（ＡＬＤ）工程は、約４００℃以下の温度で遂行されうる。
【0083】
反応チャンバに提供される金属有機リガンドにおいて、基板ＳＵに吸着されていない有機リガンドは、パージング（ｐｕｒｇｉｎｇ）によっても除去される（Ｓ１２０）。該パージングは、反応に参与しない有機リガンド、または反応参与後の副産物である有機リガンドを、反応チャンバ外部に排出させる工程である。該パージングには、Ａｒ、Ｈｅ、Ｎｅのような不活性ガス、またはＮ２ガスを利用することができる。
【0084】
図１０Ｂに図示されているように、基板ＳＵ上に金属有機リガンドが吸着される。
【0085】
【0086】
［化学反応式１］
ｘＭＲ４→ｘＭＲ４－ａ＋ｘ＊ａＲ
ｘＭＲ４→ｘＭＲ４－ａ＋ｘ＊ａＲ
【0087】
［化学反応式２］
ｘＭＲ４－ａ＋ｘ＊ａＲ→ｘＭＲ４－ａ
ｘＭＲ４－ａ＋ｘ＊ａＲ→ｘＭＲ４－ａ
【0088】
化学反応式２は、パージングにより、残留リガンド成分が除去されるところを示す。
【0089】
次に、さらなるＭＲｘソース供給が必要であるか否かということが、制御装置（図示せず）によって判断され（Ｓ１３０）、必要である場合、Ｓ１１０、Ｓ１２０の段階が反復されうる。
【0090】
図９、図１０Ｃ、図１０Ｄ及び図１０Ｅを参照すれば、ハロゲン化合物を含む第２ソースが、反応チャンバに供給されうる（Ｓ１４０）。該第２ソースを供給する工程として、原子層蒸着（ＡＬＤ）工程が使用されうる。原子層蒸着（ＡＬＤ）工程は、１００℃～５００℃の温度で行われうる。該工程温度は、基板ＳＵに吸着された金属有機リガンドの熱安定性を考慮しても設定される。低い熱安定性を有する金属有機リガンドは、高温で分解されうるので、ハロゲン化合物に対する原子層蒸着（ＡＬＤ）工程は、約４００℃以下の温度で遂行されうる。
【0091】
ハロゲン化合物は、ハロゲン元素Ａを含むＭ’Ａｙ（ｙは、０より大きい実数である）で表されうる。Ａは、Ｆ、Ｃｌ、Ｂｒ、Ｉのうち少なくとも一つを含むものでもある。ｙは、０＜ｙ≦６の範囲でもある。Ｍ’は、Ｈ、Ｌｉ、Ｂｅ、Ｂ、Ｎ、Ｏ、Ｎａ、Ｍｇ、Ａｌ、Ｓｉ、Ｐ、Ｓ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ａｓ、Ｓｅ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔｅ、Ｃｓ、Ｂａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｌ、Ｐｂ、Ｂｉ、Ｐｏ、Ｆｒ、Ｒａ、Ａｃ、Ｔｈ、Ｐａ及びＵのうちいずれか一つでもある。
【0092】
次に、ハロゲン化合物と反応しない有機リガンドが、パージングによって除去されうる（Ｓ１５０）。該パージングには、Ａｒ、Ｈｅ、Ｎｅのような不活性ガス、またはＮ２ガスを利用することができる。この段階において、反応に参与しないハロゲン化合物、及び反応副産物が共に除去されうる。
【0093】
【0094】
［化学反応式３］
ｙＭ’Ｃｌ４→ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ
ｙＭ’Ｃｌ４→ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ
【0095】
［化学反応式４］
ｘＭＲ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ
→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２
ｘＭＲ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｙ＊ｂＣｌ
→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２
【0096】
［化学反応式５］
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２
→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｘ＊（４－ａ）Ｒ＋（（ｙ＊ｂ－ｘ＊（４－ａ））／２）Ｃｌ２
→ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ
【0097】
前述の化学反応式３ないし化学反応式５において、ハロゲン元素Ａとして、Ｃｌが例示され、化学反応式５は、パージングにより、残留リガンド成分及び反応副産物が除去されるところを示す。
【0098】
図１０Ｅに図示されているように、第１ソースによって供給されたＭと、第２ソースによって供給されたＭ’とがハロゲン元素Ａと結合した状態において、基板ＳＵ上に吸着されている。
【0099】
次に、さらなるＭ’Ａｙソース供給が必要であるか否かということを判断し（Ｓ１６０）、必要により、Ｓ１４０、Ｓ１５０の段階が反復されうる。
【0100】
図９、図１０Ｆ、図１０Ｇ及び図１０Ｈを参照すれば、反応チャンバに、窒化剤（ｎｉｔｒｉｄａｎｔ）が供給されうる（Ｓ１７０）。該窒化剤を供給する工程として、原子層蒸着（ＡＬＤ）工程が使用され、１００℃～５００℃の温度で行われうる。該窒化剤は、窒素元素を含む反応ガスであり、ＮＨ３、Ｎ２Ｈ２、Ｎ３Ｈ及びＮ２Ｈ４のうち少なくとも一つを含むものでもある。該窒化剤は、ハロゲン元素Ａと結合したＭ及びハロゲン元素Ａと結合したＭ’と反応し、基板ＳＵ上には、金属窒化膜であるＭＭ’Ｎが形成される。ハロゲン元素を含む反応副産物は、工程温度によってほとんど気化される。
【0101】
【0102】
［化学反応式６］
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｚＮＨｃ
→ＭｘＭ’ｙＮｚ＋（ｚ＊ｃ）ＨＣｌ＋（（ｘ＊（４－ａ）＋ｙ＊（４－ｂ）－ｚ＊ｃ）／２）Ｃｌ２
ｘＭＣｌ４－ａ＋ｙＭ’Ｃｌ４－ｂ＋ｚＮＨｃ
→ＭｘＭ’ｙＮｚ＋（ｚ＊ｃ）ＨＣｌ＋（（ｘ＊（４－ａ）＋ｙ＊（４－ｂ）－ｚ＊ｃ）／２）Ｃｌ２
【0103】
金属窒化膜１０１が所望する厚みに形成されているか否かということを確認し、必要により、Ｓ１１０段階～Ｓ１７０段階が反復されうる（Ｓ１８０）。金属窒化膜１０１は、前述の下部電極１００でもある。
【0104】
一例において、チャンバに窒化剤を供給する段階（Ｓ１７０）以後、ハロゲン化合物において、反応副産物として残ったハロゲン元素を除去するための熱処理がさらに遂行されうる。熱処理温度は、約２００℃～１，０００℃にもなる。
【0105】
そのような段階によって形成された金属窒化膜１０１は、ＭＭ’Ｎ以外の不純物含量が非常に低い。ＭＭ’Ｎ形成に使用されたソースに含まれた有機リガンドが、ほとんどいずれも除去されたために、金属窒化膜１０１には、炭素不純物がほとんどない。それは、化学式反応式１ないし６の過程で示されている通りである。そのような過程によって形成された金属窒化膜１０１に含まれた炭素不純物は、約１ａｔ％以下でもある。それと異なり、既存の方法によっては、リガンドや反応副産物が残留してしまう。不純物含量が多くなるほど、金属窒化膜は、高い比抵抗を示すことになり、電極としての機能に適するものではない。不純物含量により、金属窒化膜の比抵抗値は、数百倍に至る範囲において変わりうる。一実施形態の方法によって製造され、不純物がほとんどない金属窒化膜ＭＭ’Ｎは、低い比抵抗値を示し、すぐれたな電極材質としても使用される。一例において、金属窒化膜１０１は、図１、図６、図７及び図８に図示された下部電極１００でもある。
【0106】
本開示による金属窒化物を含む下部電極の製造方法は、金属有機リガンドと窒化剤とを直接反応させる段階を含まず、それにより、さらに良好な品質を有する金属窒化物を含む下部電極が形成されうる。
【0107】
【0108】
図１１を参照すれば、基板１１００、ゲート構造体１３００、層間絶縁膜１４００、コンタクト１５００及びキャパシタ１を含む半導体装置Ｄ１が提供されうる。基板１１００は、半導体基板を含むものでもある。例えば、基板１１００は、シリコン基板、ゲルマニウム基板またはシリコン・ゲルマニウム基板を含むものでもある。
【0109】
基板１１００上部に、第１ソース／ドレイン領域１２１０及び第２ソース／ドレイン領域１２２０が提供されうる。第１ソース／ドレイン領域１２１０及び第２ソース／ドレイン領域１２２０は、基板１１００の上面に平行な第１方向ＤＲ１に沿って互いに離隔されてもいる。第１ソース／ドレイン領域１２１０及び第２ソース／ドレイン領域１２２０は、基板１１００に不純物が注入されても形成される。
【0110】
ゲート構造体１３００は、基板１１００上に提供されるものでもある。ゲート構造体１３００は、第１ソース／ドレイン領域１２１０と第２ソース／ドレイン領域１２２０との間に提供されるものでもある。ゲート構造体１３００は、ゲート電極１３１０及びゲート絶縁膜１３２０を含むものでもある。ゲート電極１３１０は、伝導性物質を含むものでもある。例えば、ゲート電極１３１０は、金属またはポリシリコンを含むものでもある。
【0111】
ゲート絶縁膜１３２０は、ゲート電極１３１０と基板１１００との間にも配される。ゲート絶縁膜１３２０は、基板１１００をゲート電極１３１０から断線させることができる。ゲート絶縁膜１３２０は、誘電物質を含むものでもある。例えば、ゲート絶縁膜１３２０は、Ｓｉ酸化物（例：ＳｉＯ２）、Ａｌ酸化物（例：Ａｌ２Ｏ３）、または高誘電物質（例：ＨｆＯ２）を含むものでもある。
【0112】
層間絶縁膜１４００は、基板１１００上に提供され、ゲート構造体１３００を覆うことができる。層間絶縁膜１４００は、絶縁物質を含むものでもある。例えば、層間絶縁膜１４００は、Ｓｉ酸化物（例：ＳｉＯ２）、Ａｌ酸化物（例：Ａｌ２Ｏ３）、または高誘電物質（例：ＨｆＯ２）を含むものでもある。
【0113】
層間絶縁膜１４００上に、キャパシタ１が提供されうる。キャパシタ１は、下部電極１００、下部界面膜２００、誘電膜３００、漏れ電流低減膜４００及び上部電極５００を含むものでもある。下部電極１００、下部界面膜２００、誘電膜３００、漏れ電流低減膜４００及び上部電極５００は、それぞれ図１を参照して説明されたところと実質的に同一でもある。一方、図１１において、キャパシタ１の代わりに、図６を参照して説明したキャパシタ１Ａが適用されることも可能である。
【0114】
コンタクト１５００は、下部電極１００と第１ソース／ドレイン領域１２１０との間に提供されるものでもある。コンタクト１５００は、層間絶縁膜１４００を貫通することができる。コンタクト１５００は、下部電極１００と第１ソース／ドレイン領域１２１０とを互いに電気的に連結させることができる。コンタクト１５００は、伝導性物質（例：金属）を含むものでもある。
【0115】
ドーピングされたＡｌＺｒＯ膜を含む漏れ電流低減膜４００は、ドーピングされていないＡｌＺｒＯ膜と類似した漏れ電流遮断特性を有しながら、キャパシタ１のキャパシタンス低減は、最小化させることができる。それにより、半導体装置Ｄ１の安定性及び信頼性が改善されうる。
【0116】
図１２は、他の例示的な実施形態による半導体装置Ｄ１０を図示したものである。半導体装置Ｄ１０は、複数個のキャパシタ１と、複数個の電界効果トランジスタとが反復的に配列された構造を有している。
【0117】
図１２を参照すれば、半導体装置Ｄ１０は、ソース、ドレイン及びチャネルを含む基板２１００とゲートスタック２２００とを含む電界効果トランジスタ、ゲートスタック２２００と重畳されないように、基板２１００上に配されるコンタクト構造物２７００、及びコンタクト構造物２７００上に配されるキャパシタ１を含み、複数個の電界効果トランジスタを電気的に連結するビットライン構造物２３００をさらに含むものでもある。
【0118】
図１２は、コンタクト構造物２７００とキャパシタ１とが、いずれもＸ方向及びＹ方向に沿って反復的に配列される半導体装置Ｄ１０が例示的に図示されているが、それに限定されるものではない。例えば、コンタクト構造物２７００は、Ｘ方向及びＹ方向に沿って配列され、キャパシタ１は、ハニカム構造のような六角形状にも配列される。
【0119】
【0120】
図１３を参照すれば、基板２１００は、素子分離膜２４００を含むＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造を有しうる。素子分離膜２４００は、１種類の絶縁膜によってなる単一層、または２種以上の絶縁膜の組み合わせによってなる多重層でもある。素子分離膜２４００は、基板２１００内に、素子分離トレンチ２４００Ｔを含むものでもあり、素子分離トレンチ２４００Ｔは、絶縁物質によっても充填される。該絶縁物質は、ＦＳＧ（ｆｌｕｏｒｉｄｅ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＢＰＳＧ（ｂｏｒｏ－ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＰＳＧ（ｐｈｏｓｐｈｏ－ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＦＯＸ（ｆｌｏｗａｂｌｅ ｏｘｉｄｅ）、ＰＥ－ＴＥＯＳ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａ－ｅｔｈｙｌ－ｏｒｔｈｏ－ｓｉｌｉｃａｔｅ）及び／またはＴＯＳＺ（ｔｏｎｅｎ ｓｉｌａｚｅｎｅ）を含むものでもあるが、それらに限定されるものではない。
【0121】
基板２１００は、素子分離膜２４００によって定義される活性領域ＡＣと、基板２１００上面と平行に、Ｘ方向に沿って延長されるように配されるゲートライントレンチ２２００Ｔをさらに具備することができる。活性領域ＡＣは、短軸及び長軸を有する比較的長いアイランド形状を有しうる。活性領域ＡＣの長軸は、図１２に例示的に図示されているように、基板２１００の上面に平行なＫ方向に沿っても配列される。ゲートライントレンチ２２００Ｔは、基板２１００上面から所定の深さに、活性領域ＡＣと交差されるように、あるいは活性領域ＡＣ内にも配される。ゲートライントレンチ２２００Ｔは、素子分離トレンチ２４００Ｔ内部にも配され、素子分離トレンチ２４００Ｔ内部のゲートライントレンチ２２００Ｔは、活性領域ＡＣのゲートライントレンチ２２００Ｔより低い底面を有しうる。
【0122】
第１ソース／ドレイン２１０１及び第２ソース／ドレイン２１０２は、ゲートライントレンチ２２００Ｔの両側に位置する活性領域ＡＣの上部（ｕｐｐｅｒ ｐｏｒｔｉｏｎ）にも配される。
【0123】
ゲートライントレンチ２２００Ｔの内部には、ゲートスタック２２００が配されうる。具体的には、ゲート絶縁層２２００ａ、ゲート電極２２００ｂ及びゲートキャッピング層２２００ｃが、ゲートライントレンチ２２００Ｔの内部に順次に配されうる。ゲート絶縁層２２００ａとゲート電極２２００ｂは、前述の内容を参照することができ、ゲートキャッピング層２２００ｃは、シリコン酸化物、シリコン酸窒化物及び／またはシリコン窒化物を含むものでもある。ゲートキャッピング層２２００ｃは、ゲートライントレンチ２２００Ｔの残余部分を充填するように、ゲート電極２２００ｂ上にも配される。
【0124】
第１ソース／ドレイン２１０１上に、ビットライン構造物２３００が配されうる。ビットライン構造物２３００は、基板２１００の上面に平行に、Ｙ方向に沿って延長されるようにも配される。ビットライン構造物２３００は、第１ソース／ドレイン２１０１と電気的に連結され、基板２１００に順次に積層されたビットラインコンタクト２３００ａ、ビットライン２３００ｂ及びビットラインキャッピング層２３００ｃを含むものでもある。例えば、ビットラインコンタクト２３００ａは、ポリシリコンを含むものでもあり、ビットライン２３００ｂは、金属物質を含むものでもあり、ビットラインキャッピング層２３００ｃは、シリコン窒化物またはシリコン酸窒化物のような絶縁物質を含むものでもある。図１３には、ビットラインコンタクト２３００ａが、基板２１００上面と同一レベルの底面を有する場合が例示的に図示されているが、ビットラインコンタクト２３００ａが、基板２１００の上面から所定の深みに形成されたリセス（図示せず）内部まで延長され、ビットラインコンタクト２３００ａの底面が、基板２１００の上面より低いものでもある。
【0125】
ビットライン構造物２３００は、ビットラインコンタクト２３００ａとビットライン２３００ｂとの間に、ビットライン中間層（図示せず）をさらに含むものでもある。該ビットライン中間層は、タングステンシリサイドのような金属シリサイド、及び／またはタングステン窒化物のような金属窒化物を含むものでもある。また、ビットラインスペーサ（図示せず）が、ビットライン構造物２３００の側壁上にさらに形成されうる。該ビットラインスペーサは、単一層構造または多重層構造を有し、シリコン酸化物、シリコン酸窒化物またはシリコン窒化物のような絶縁物質を含むものでもある。また、該ビットラインスペーサは、エアスペース（図示せず）をさらに含むものでもある。
【0126】
コンタクト構造物２７００は、第２ソース／ドレイン２１０２上にも配される。コンタクト構造物２７００とビットライン構造物２３００は、基板２１００上のそれぞれ異なるソース／ドレイン上にも配される。コンタクト構造物２７００は、下部コンタクトパターン（図示せず）、金属シリサイド層（図示せず）及び上部コンタクトパターン（図示せず）が、第２ソース／ドレイン２１０２上に順次に積層された構造でもある。また、コンタクト構造物２７００は、上部コンタクトパターンの側面と底面とを取り囲むバリア層（図示せず）をさらに含むものでもある。例えば、該下部コンタクトパターンは、ポリシリコンを含み、該上部コンタクトパターンは、金属物質を含み、該バリア層は、導電性を有する金属窒化物を含むものでもある。
【0127】
キャパシタ１は、コンタクト構造物２７００と電気的に連結され、基板２１００上にも配される。ここで、キャパシタ１は、図１を参照して説明したところと実質的に同一であり、キャパシタ１の代わりに、図６に図示されたキャパシタ１Ａが適用されることも可能である。
【0128】
キャパシタ１は、コンタクト構造物２７００と電気的に連結される下部電極１００、下部電極１００と離隔されて設けられる上部電極５００、下部電極１００と上部電極５００との間に設けられる下部界面膜２００、誘電膜３００、及び漏れ電流低減膜４００を含むものでもある。
【0129】
層間絶縁層２５００が、キャパシタ１と基板２１００との間にもさらに配される。層間絶縁層２５００は、他の構造物が配されていないキャパシタ１と、基板２１００との間の空間にも配される。具体的には、層間絶縁層２５００は、基板２１００上のビットライン構造物２３００、コンタクト構造物２７００、ゲートスタック２２００のような配線及び／または電極構造をカバーするようにも配される。例えば、層間絶縁層２５００は、コンタクト構造物２７００の壁を取り囲むことができる。層間絶縁層２５００は、ビットラインコンタクト２３００ａを取り囲む第１層間絶縁層２５００ａと、ビットライン２３００ｂ及びビットラインキャッピング層２３００ｃの側面及び／または上面をカバーする第２層間絶縁層２５００ｂと、を含むものでもある。
【0130】
キャパシタ１の下部電極１００は、層間絶縁層２５００上に、具体的には、第２層間絶縁層２５００ｂ上にも配される。また、複数個のキャパシタ１が配される場合、複数個の下部電極１００は、エッチング停止層２６００により、底面が分離されうる。言い換えれば、エッチング停止層２６００は、開口部２６００Ｔを含むものでもあり、そのような開口部２６００Ｔ内に、キャパシタ１の下部電極１００の底面が配されうる。
【0131】
下部電極１００は、図１３に図示されているように、下が閉じられているシリンダ形状またはコップ形状を有しうる。一方、他の例示として、図１４に図示されたキャパシタ１’のように、下部電極１００は、垂直方向（Ｚ方向）に沿って延長される円柱、四角柱または多角形柱のようなピラー形状を有することもできる。キャパシタ１’は、下部電極１００の傾きまたは転倒を防止する支持部（図示せず）をさらに含むものでもあり、該支持部は、下部電極１００の側壁上にも配される。
【0132】
前述の半導体装置Ｄ１０は、当業界に知られた一般的な方法を参照しても製造される。例えば、半導体装置Ｄ１０は、以下の１）ないし１６）の段階を含んでも製造される：
１）基板２１００に、素子分離トレンチ２４００Ｔを形成し、素子分離トレンチ２４００Ｔ内に、素子分離膜２４００を形成する段階（素子分離膜２４００及び／または素子分離トレンチ２４００Ｔにより、基板２１００の活性領域ＡＣを定義する段階）；
２）素子分離トレンチ２４００Ｔ内部を、絶縁物質で充填する段階；
３）基板２１００に不純物イオンを注入し、活性領域ＡＣの上部領域に、第１ソース／ドレイン２１０１及び第２ソース／ドレイン２１０２を形成する段階；
４）基板２１００に、ゲートライントレンチ２２００Ｔを形成する段階；
５）ゲートライントレンチ２２００Ｔの内部に、ゲート絶縁層２２００ａ、ゲート電極２２００ｂ及びゲートキャッピング層２２００ｃを形成する段階；
６）基板２１００上に、第１層間絶縁層２５００ａを形成し、第１ソース／ドレイン２１０１の上面を露出させる開口部（図示せず）を形成する段階；
７）６）の開口部上に、第１ソース／ドレイン２１０１と電気的に連結されるビットライン構造物２３００を形成する段階；
８）ビットライン構造物２３００の上面と側面とをカバーする第２層間絶縁層２５００ｂを形成する段階；
９）第１層間絶縁層２５００ａ及び第２層間絶縁層２５００ｂに、第２ソース／ドレイン２１０２の上面が露出されるように、開口部（図示せず）を形成する段階；
１０）９）の開口部上に、第２ソース／ドレイン２１０２と電気的に連結されるコンタクト構造物２７００を形成する段階；
１１）第２層間絶縁層２５００ｂ上及びコンタクト構造物２７００上に、エッチング停止層２６００及びモールド層（図示せず）を形成する段階；
１２）エッチング停止層２６００及びモールド層（図示せず）に、コンタクト構造物２７００上面が露出されるように、開口部（図示せず）を形成する段階；
１３）１２）の開口部の内壁を覆うように（底面及び側面をカバーするように）、下部電極１００を形成する段階；
１４）モールド層（図示せず）を除去する段階；
１５）下部電極１００上に、下部界面膜２００、誘電膜３００、漏れ電流低減膜４００を形成する段階；及び
１６）漏れ電流低減膜４００上に、上部電極５００を形成する段階
１）基板２１００に、素子分離トレンチ２４００Ｔを形成し、素子分離トレンチ２４００Ｔ内に、素子分離膜２４００を形成する段階（素子分離膜２４００及び／または素子分離トレンチ２４００Ｔにより、基板２１００の活性領域ＡＣを定義する段階）；
２）素子分離トレンチ２４００Ｔ内部を、絶縁物質で充填する段階；
３）基板２１００に不純物イオンを注入し、活性領域ＡＣの上部領域に、第１ソース／ドレイン２１０１及び第２ソース／ドレイン２１０２を形成する段階；
４）基板２１００に、ゲートライントレンチ２２００Ｔを形成する段階；
５）ゲートライントレンチ２２００Ｔの内部に、ゲート絶縁層２２００ａ、ゲート電極２２００ｂ及びゲートキャッピング層２２００ｃを形成する段階；
６）基板２１００上に、第１層間絶縁層２５００ａを形成し、第１ソース／ドレイン２１０１の上面を露出させる開口部（図示せず）を形成する段階；
７）６）の開口部上に、第１ソース／ドレイン２１０１と電気的に連結されるビットライン構造物２３００を形成する段階；
８）ビットライン構造物２３００の上面と側面とをカバーする第２層間絶縁層２５００ｂを形成する段階；
９）第１層間絶縁層２５００ａ及び第２層間絶縁層２５００ｂに、第２ソース／ドレイン２１０２の上面が露出されるように、開口部（図示せず）を形成する段階；
１０）９）の開口部上に、第２ソース／ドレイン２１０２と電気的に連結されるコンタクト構造物２７００を形成する段階；
１１）第２層間絶縁層２５００ｂ上及びコンタクト構造物２７００上に、エッチング停止層２６００及びモールド層（図示せず）を形成する段階；
１２）エッチング停止層２６００及びモールド層（図示せず）に、コンタクト構造物２７００上面が露出されるように、開口部（図示せず）を形成する段階；
１３）１２）の開口部の内壁を覆うように（底面及び側面をカバーするように）、下部電極１００を形成する段階；
１４）モールド層（図示せず）を除去する段階；
１５）下部電極１００上に、下部界面膜２００、誘電膜３００、漏れ電流低減膜４００を形成する段階；及び
１６）漏れ電流低減膜４００上に、上部電極５００を形成する段階
【0133】
前述の各段階の種類及び／または順序は、制限されるものではなく、適切に調整され、一部省略されたり追加されたりもする。また、各段階において、構成要素を形成するには、当業界に知られた蒸着工程、パターニング工程、エッチング工程などが利用されうる。例えば、電極の形成時、エッチバック工程が適用されうる。５）段階において、ゲート電極２２００ｂは、ゲート絶縁層２２００ａ上に導電層を形成した後、エッチバック工程を介し、導電層上部を所定高さほど除去しても形成される。また、１３）段階において、下部電極１００は、モールド層の上面、開口部の底面と側面とをいずれも覆うように電極を形成した後、エッチバック工程により、該モールド層上面上の電極の一部を除去し、複数の下部電極１００を有する構造を製造することもできる。他の例として、平坦化工程が適用されうる。例えば、５）段階において、ゲートキャッピング層２２００ｃは、ゲートライントレンチ２２００Ｔの残余部分を絶縁物質で充填した後、基板２１００の上面が露出されるまで、絶縁物質を平坦化させても形成される。
【0134】
他の態様によれば、前述のキャパシタ１，１Ａ及び半導体装置Ｄ１，Ｄ１０は、多様な電子装置に適用されうる。例えば、前述のキャパシタ１，１Ａ及び／または半導体装置Ｄ１，Ｄ１０は、多様な電子装置において、論理素子またはメモリ素子としても適用される。具体的には、キャパシタ１，１Ａ及び半導体装置Ｄ１，Ｄ１０は、モバイルデバイス、コンピュータ、ノート型パソコン、センサ、ネットワーク装置、ニューロモルフィック素子（ｎｅｕｒｏｍｏｒｐｈｉｃ ｄｅｖｉｃｅ）のような電子装置において、算術演算、プログラム実行、一時的データ維持などのためにも使用される。一実施形態によるキャパシタ１，１Ａ及び半導体装置Ｄ１，Ｄ１０は、データ送信量が多く、データ伝送が連続的になされる電子装置に有用でもある。
【0135】
【0136】
図１５を参照すれば、素子アーキテクチャ３０００は、メモリユニット３０１０、ＡＬＵ（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）３０２０及び制御ユニット（ｃｏｎｔｒｏｌ ｕｎｉｔ）３０３０を含むものでもある。メモリユニット３０１０、ＡＬＵ３０２０及び制御ユニット３０３０は、電気的に連結されうる。例えば、電子素子アーキテクチャ３０００は、メモリユニット３０１０、ＡＬＵ３０２０及び制御ユニット３０３０を含む１つのチップにも具現される。具体的には、メモリユニット３０１０、ＡＬＵ３０２０及び制御ユニット３０３０は、オンチップ（ｏｎ－ｃｈｉｐ）でもってメタルラインで相互連結され、直接通信することができる。メモリユニット３０１０、ＡＬＵ３０２０及び制御ユニット３０３０は、１つの基板上に、モノリシック（ｍｏｎｏｌｉｔｈｉｃ）にも集積され、１つのチップを構成することもできる。素子アーキテクチャ３０００には、入出力素子３１００が連結されうる。また、メモリユニット３０１０は、メインメモリ及びキャッシュメモリをいずれも含むものでもある。そのような素子アーキテクチャ３０００は、オンチップメモリ制御ユニット（ｏｎ－ｃｈｉｐ ｍｅｍｏｒｙ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）でもある。メモリユニット３０１０、ＡＬＵ３０２０及び／または制御ユニット３０３０は、それぞれ独立し、前述のキャパシタを含むものでもある。
【0137】
図１６を参照すれば、キャッシュメモリ３５１０、ＡＬＵ３５２０及び制御ユニット３５３０が、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ（中央演算装置））３５００を構成することができ、キャッシュメモリ３５１０は、ＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）によってもなる。ＣＰＵ３５００と別個に、メインメモリ３６００及び補助ストレージ３７００が具備されうる。メインメモリ３６００は、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）でもあり、前述のキャパシタを含むものでもある。場合により、素子アーキテクチャは、サブユニットの区分なしに、１つのチップでもって、コンピューティング単位素子と、メモリ単位素子とが相互隣接する形態にも具現される。メインメモリ３６００には、入出力素子３８００が連結されうる。
【0138】
本発明の技術的思想の実施形態に係わる以上の説明は、本発明の技術的思想の説明のための例示を提供する。従って、本発明の技術的思想は、以上の実施形態に限定されるものではなく、本発明の技術的思想内において、当該技術分野の当業者により、前述の実施形態を組み合わせて実施されるというように、さまざまな多くの修正及び変更が可能であるということは、明白である。
【符号の説明】
【0139】
１，１Ａ キャパシタ
Ｄ１ 半導体装置
１００ 下部電極
２００ 下部界面膜
３００ 誘電膜
４００ 漏れ電流低減膜
４５０ 上部界面膜
５００ 上部電極
１１００ 基板
１２１０ 第１ソース／ドレイン領域
１２２０ 第２ソース／ドレイン領域
１３００ ゲート構造体
１３１０ ゲート電極
１３２０ ゲート絶縁膜
１４００ 層間絶縁膜
１５００ コンタクト
Ｄ１ 半導体装置
１００ 下部電極
２００ 下部界面膜
３００ 誘電膜
４００ 漏れ電流低減膜
４５０ 上部界面膜
５００ 上部電極
１１００ 基板
１２１０ 第１ソース／ドレイン領域
１２２０ 第２ソース／ドレイン領域
１３００ ゲート構造体
１３１０ ゲート電極
１３２０ ゲート絶縁膜
１４００ 層間絶縁膜
１５００ コンタクト
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】
【図10H】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
