▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023106279
(43)【公開日】2023-08-01
(54)【発明の名称】セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20230725BHJP
【ＦＩ】
H01G4/30 515
H01G4/30 512
H01G4/30 201L
H01G4/30 201K
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022072771
(22)【出願日】2022-04-26
(31)【優先権主張番号】10-2022-0008651
(32)【優先日】2022-01-20
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ジュン、ハン セオン
(72)【発明者】
【氏名】アン、ガ ヨン
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC10
5E001AE02
5E001AE03
5E001AH01
5E001AH05
5E001AH07
5E001AH09
5E001AJ01
5E001AJ03
5E082AB03
5E082EE04
5E082EE23
5E082EE26
5E082EE35
5E082FG04
5E082FG26
5E082FG54
5E082GG10
5E082MM24
(57)【要約】 （修正有）
【課題】信頼性に優れたセラミック電子部品及び単位体積当たりの容量が向上したセラミック電子部品を提供する。
【解決手段】セラミック電子部品は、誘電体層１１１及び内部電極を１２１、１２２含む本体と、本体上に配置され、内部電極と連結される外部電極と、を含む。誘電体層は、複数の誘電体結晶粒Ｇを含み、誘電体層の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であり、誘電体層の平均厚さをｔｄとする時、ｔｄは０．５μｍ以下である。本体は、誘電体層及び内部電極が積層方向に交互に配置され、積層方向に対向する第１面及び第２面、第１面及び第２面と連結され、長さ方向に対向する第３面及び第４面、第１面～第４面と連結され、幅方向に対向する第５面及び第６面を含む。外部電極は、第３面及び第４面上に配置される。セラミック電子部品の長さ方向の最大大きさは１．７６ｍｍ以下であり、幅方向の最大大きさは０．８８ｍｍ以下である。
【選択図】図５
【解決手段】セラミック電子部品は、誘電体層１１１及び内部電極を１２１、１２２含む本体と、本体上に配置され、内部電極と連結される外部電極と、を含む。誘電体層は、複数の誘電体結晶粒Ｇを含み、誘電体層の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であり、誘電体層の平均厚さをｔｄとする時、ｔｄは０．５μｍ以下である。本体は、誘電体層及び内部電極が積層方向に交互に配置され、積層方向に対向する第１面及び第２面、第１面及び第２面と連結され、長さ方向に対向する第３面及び第４面、第１面～第４面と連結され、幅方向に対向する第５面及び第６面を含む。外部電極は、第３面及び第４面上に配置される。セラミック電子部品の長さ方向の最大大きさは１．７６ｍｍ以下であり、幅方向の最大大きさは０．８８ｍｍ以下である。
【選択図】図５
【特許請求の範囲】
【請求項1】
誘電体層及び内部電極を含む本体と、
前記本体上に配置され、前記内部電極と連結される外部電極とを含み、
前記誘電体層は、複数の誘電体結晶粒を含み、前記誘電体層の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であり、
前記誘電体層の平均厚さをｔｄとする時、前記ｔｄは０．５μｍ以下である、セラミック電子部品。
前記本体上に配置され、前記内部電極と連結される外部電極とを含み、
前記誘電体層は、複数の誘電体結晶粒を含み、前記誘電体層の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であり、
前記誘電体層の平均厚さをｔｄとする時、前記ｔｄは０．５μｍ以下である、セラミック電子部品。
【請求項2】
前記ｔｄは、０．１５μｍ超０．５μｍ以下である、請求項１に記載のセラミック電子部品。
【請求項3】
前記本体は、前記誘電体層及び内部電極が第１方向に交互に配置され、前記第１方向に対向する第１及び第２面、前記第１及び第２面と連結され、第２方向に対向する第３及び第４面、前記第１～第４面と連結され、第３方向に対向する第５及び第６面を含み、
前記外部電極は、前記第３及び第４面上に配置され、
前記セラミック電子部品の第２方向の最大大きさは１．７６ｍｍ以下であり、第３方向の最大大きさは０．８８ｍｍ以下である、請求項２に記載のセラミック電子部品。
前記外部電極は、前記第３及び第４面上に配置され、
前記セラミック電子部品の第２方向の最大大きさは１．７６ｍｍ以下であり、第３方向の最大大きさは０．８８ｍｍ以下である、請求項２に記載のセラミック電子部品。
【請求項4】
前記内部電極の平均厚さをｔｅとする時、前記ｔｄ及びｔｅはｔｄ／ｔｅ≦１．０を満たす、請求項３に記載のセラミック電子部品。
【請求項5】
前記ｔｅは、０．６μｍ以下である、請求項４に記載のセラミック電子部品。
【請求項6】
前記セラミック電子部品は、単位体積当たりの容量が１００μＦ／ｍｍ３以上である、請求項５に記載のセラミック電子部品。
【請求項7】
前記誘電体結晶粒の平均粒径は、１２５ｎｍ以下である、請求項１に記載のセラミック電子部品。
【請求項8】
前記内部電極の平均厚さをｔｅとする時、
前記ｔｄ及びｔｅはｔｄ／ｔｅ≦１．０を満たす、請求項１に記載のセラミック電子部品。
前記ｔｄ及びｔｅはｔｄ／ｔｅ≦１．０を満たす、請求項１に記載のセラミック電子部品。
【請求項9】
前記複数の誘電体結晶粒の粒径の累積分布において、１％の値をＤ１、５０％の値をＤ５０、及び９９％の値をＤ９９とする時、２≦Ｄ９９／Ｄ５０≦３及び２≦Ｄ５０／Ｄ１≦３を満たす、請求項１に記載のセラミック電子部品。
【請求項10】
前記誘電体層は、複数の誘電体粉末を用いて形成され、
前記複数の誘電体粉末の平均粒子大きさは１００ｎｍ以下である、請求項１に記載のセラミック電子部品。
前記複数の誘電体粉末の平均粒子大きさは１００ｎｍ以下である、請求項１に記載のセラミック電子部品。
【請求項11】
前記複数の誘電体粉末の粒子大きさの累積分布において、１０％の値をＤ１０ａ、５０％の値をＤ５０ａ、及び９０％の値をＤ９０ａとする時、２＜Ｄ９０ａ／Ｄ５０ａ＜３及び２＜Ｄ５０ａ／Ｄ１０ａ＜３を満たす、請求項１０に記載のセラミック電子部品。
【請求項12】
前記本体は、前記誘電体層及び内部電極が第１方向に交互に配置され、前記第１方向に対向する第１及び第２面、前記第１及び第２面と連結され、第２方向に対向する第３及び第４面、前記第１～第４面と連結され、第３方向に対向する第５及び第６面を含み、
前記外部電極は前記第３及び第４面上に配置され、
前記セラミック電子部品の第２方向の最大大きさは０．９ｍｍ以上１．７６ｍｍ以下であり、第３方向の最大大きさは０．４５ｍｍ以上０．８８ｍｍ以下である、請求項１に記載のセラミック電子部品。
前記外部電極は前記第３及び第４面上に配置され、
前記セラミック電子部品の第２方向の最大大きさは０．９ｍｍ以上１．７６ｍｍ以下であり、第３方向の最大大きさは０．４５ｍｍ以上０．８８ｍｍ以下である、請求項１に記載のセラミック電子部品。
【請求項13】
前記内部電極が前記第５及び第６面と離隔した領域の第３方向の平均大きさは、それぞれ１５μｍ以下である、請求項１２に記載のセラミック電子部品。
【請求項14】
前記本体は、前記誘電体層及び内部電極が第１方向に交互に配置され、前記第１方向に対向する第１及び第２面、前記第１及び第２面と連結され、第２方向に対向する第３及び第４面、前記第１～第４面と連結され、第３方向に対向する第５及び第６面を含み、
前記内部電極は、前記第４、５及び６面と離隔され、前記第３面と連結される第１内部電極、及び前記第３、５及び６面と離隔され、前記第４面と連結される第２内部電極を含み、
前記外部電極は、前記第３面上に配置され、前記第１内部電極と連結される第１外部電極、及び前記第４面上に配置され、前記第２内部電極と連結される第２外部電極を含む、請求項１に記載のセラミック電子部品。
前記内部電極は、前記第４、５及び６面と離隔され、前記第３面と連結される第１内部電極、及び前記第３、５及び６面と離隔され、前記第４面と連結される第２内部電極を含み、
前記外部電極は、前記第３面上に配置され、前記第１内部電極と連結される第１外部電極、及び前記第４面上に配置され、前記第２内部電極と連結される第２外部電極を含む、請求項１に記載のセラミック電子部品。
【請求項15】
前記第１内部電極が前記第４面と離隔した領域の第２方向の平均大きさは１５μｍ以下であり、
前記第２内部電極が前記第３面と離隔した領域の第２方向の平均大きさは１５μｍ以下である、請求項１４に記載のセラミック電子部品。
前記第２内部電極が前記第３面と離隔した領域の第２方向の平均大きさは１５μｍ以下である、請求項１４に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、セラミック電子部品に関するものである。
【背景技術】
【0002】
セラミック電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着され、電気を充填または放電させる役割をするチップ状のコンデンサである。
【0003】
かかる積層セラミックキャパシタは、小型でかつ高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として使用されることができる。最近、コンピュータ、モバイル機器などの各種の電子機器が小型化、高出力化されることにより、積層セラミックキャパシタの小型化及び高容量化への要求も増大している。
【0004】
また、最近、自動車用電装部品に対する業界の関心が高くなり、積層セラミックキャパシタも自動車あるいはインフォテインメントシステムに使用するために高信頼性特性が要求されている。
【0005】
積層セラミックキャパシタの高容量化を達成するためには、誘電体層の厚さを薄くして積層数を増加させる必要がある。しかし、誘電体層の厚さが薄くなるほど同一の作動電圧で誘電体に印加される電界が大きくなるため、誘電体の信頼性を確保することが必須である。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明のいくつかの目的の一つは、信頼性に優れたセラミック電子部品を提供することである。
【0007】
本発明のいくつかの目的の一つは、単位体積当たりの容量が向上したセラミック電子部品を提供することである。
【0008】
但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【課題を解決するための手段】
【0009】
本発明の一実施形態によるセラミック電子部品は、誘電体層及び内部電極を含む本体と、上記本体上に配置され、上記内部電極と連結される外部電極とを含み、上記誘電体層は、複数の誘電体結晶粒を含み、上記誘電体層の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であり、上記誘電体層の平均厚さをｔｄとする時、上記ｔｄは０．５μｍ以下である。
【発明の効果】
【0010】
本発明のいくつかの効果の一つとして、誘電体層の平均厚さ及び誘電体層の単位厚さ１μｍ当たり誘電体結晶粒の個数を制御することで、セラミック電子部品の信頼性を向上させることがある。
【0011】
本発明のいくつかの効果の一つとして、誘電体層の平均厚さ及び誘電体層の単位厚さ１μｍ当たり誘電体結晶粒の個数を制御することで、セラミック電子部品の単位体積当たりの容量を向上させることがある。
【0012】
但し、本発明の多様でかつ有益な長所と効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【0015】
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面において示された各構成の大きさ及び厚さは説明の便宜のために任意で示したため、本発明が必ずしも図示によって限定されるものではない。また、同一思想の範囲内の機能が同一である構成要素は、同一の参照符号を付与して説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【0016】
図面において、第１方向は積層方向または厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅方向（Ｗ）と定義することができる。
【0017】
セラミック電子部品
図１は、本発明の一実施形態によるセラミック電子部品の斜視図を概略的に示したものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図４は、本発明の一実施形態によるセラミック電子部品の本体を分解して概略的に示した分解斜視図であり、図５は、図２のＰ領域を拡大した図面である。
図１は、本発明の一実施形態によるセラミック電子部品の斜視図を概略的に示したものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図４は、本発明の一実施形態によるセラミック電子部品の本体を分解して概略的に示した分解斜視図であり、図５は、図２のＰ領域を拡大した図面である。
【0018】
以下、図１～図５を参照して本発明の一実施形態によるセラミック電子部品１００について詳しく説明する。また、セラミック電子部品の一例として積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下、「ＭＬＣＣ」という）について説明するが、本発明がこれに限定されるものではなく、セラミック材料を使用する多様なセラミック電子部品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。
【0019】
本発明の一実施形態によるセラミック電子部品１００は、誘電体層１１１及び内部電極１２１、１２２を含む本体１１０と、上記本体に配置され、上記内部電極と連結される外部電極１３１、１３２とを含み、上記誘電体層１１１は、複数の誘電体結晶粒Ｇを含み、上記誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であり、上記誘電体層の平均厚さをｔｄとする時、上記ｔｄは０．５μｍ以下である。
【0020】
本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されることができる。
【0021】
本体１１０の具体的な形状に特に制限はないが、図示のように、本体１１０は六面体状であるか、これと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体ではないが実質的に六面体状を有することができる。
【0022】
本体１１０は、第１方向に互いに対向する第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に互いに対向する第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に互いに対向する第５及び第６面５、６を有することができる。
【0023】
本体１１０を形成する複数の誘電体層１１１は、焼成された状態であり、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難い程度に一体化されることができる。誘電体層の積層数は特に制限する必要はなく、セラミック電子部品のサイズを考慮して決定することができる。例えば、誘電体層を４００層以上積層して本体を形成することができる。
【0024】
誘電体層１１１は複数の誘電体結晶粒Ｇを含み、上記誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であり、上記誘電体層の平均厚さをｔｄとする時、上記ｔｄは０．５μｍ以下であることができる。
【0025】
セラミック電子部品の一つである積層型キャパシタ（ＭＬＣＣ：ｍｕｌｔｉ－ｌａｙｅｒ ｃｅｒａｍｉｃ ｃａｐａｃｉｔｏｒ）は、高容量化及び薄層化の傾向にある。誘電体層の厚さが薄くなるほど同一の作動電圧で誘電体に印加される電界（Ｖ／μｍ）が大きくなるため、誘電体の信頼性を確保することが必須である。
【0026】
同一定格電圧で容量を増加させるためには、誘電体層当たり結晶粒の個数を同一にしつつも、誘電体層の厚さは薄くする必要があるため、誘電体層の単位厚さ当たり誘電体結晶粒の個数は増加しなければならない。本発明によると、誘電体層１１１の平均厚さを０．５μｍ以下と薄くし、誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒の個数を８以上に制御することで、単位体積当たりの容量を向上させて高容量化を実現すると同時に、優れた信頼性を確保することができる。
【0027】
誘電体層１１１の平均厚さが０．５μｍを超える場合、単位体積当たりの容量が低下するおそれがあり、誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒の個数が８未満の場合は、信頼性が低下するおそれがある。
【0028】
誘電体層の平均厚さｔｄの下限は特に限定する必要はない。但し、誘電体層の平均厚さｔｄが０．１５μｍ以下の場合は、内部電極１２１、１２２間の短絡が発生するおそれがある。したがって、誘電体層の平均厚さｔｄは、０．１５μｍ超０．５μｍ以下であることがより好ましいことができる。
【0029】
誘電体層１１１の平均厚さｔｄは、上記第１及び第２内部電極１２１、１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。
【0030】
誘電体層１１１の平均厚さｔｄは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つの誘電体層を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は、容量形成部Ａｃで指定されることができる。また、かかる平均値の測定を１０個の誘電体層に拡張して行うと、誘電体層の平均厚さをさらに一般化することができる。
【0031】
誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒Ｇの個数は、誘電体層１μｍ厚さ当たり配置された誘電体結晶粒Ｇの個数を意味する。すなわち、１μｍを誘電体結晶粒Ｇの平均粒径で分けた値を意味することができる。これにより、本発明による誘電体結晶粒Ｇの平均粒径は１２５ｎｍ以下であることができる。誘電体結晶粒Ｇの平均粒径が１２５ｎｍ以下である場合、誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒の個数は８以上であるといえる。
【0032】
誘電体結晶粒Ｇの粒径（Ｇｒａｉｎ ｓｉｚｅ）は、誘電体結晶粒の結晶粒界の一地点から他の地点に直線を引いた時、最大の値を有する線を長軸、上記長軸に直交する直線のうち最大の値を有するものを短軸とし、上記長軸と短軸の平均値が誘電体結晶粒の粒径であることができる。５００個以上の誘電体結晶粒の粒径を平均した値が誘電体結晶粒の平均粒径であることができる。
【0033】
誘電体結晶粒Ｇの粒径（Ｇｒａｉｎ ｓｉｚｅ）は、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）断面のうち中央部を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンして得た画像イメージで測定することができる。この時、倍率は、誘電体層の厚さ及び誘電体結晶粒の粒径によって異ならせてよく、５００個以上の誘電体結晶粒の粒径が測定可能に倍率を調節してよい。但し、一つの画像イメージに５００個以上の誘電体結晶粒が含まれるように倍率を調節して測定する必要はなく、複数の画像イメージに含まれた誘電体結晶粒の総個数が５００個以上となるように倍率を調節して複数の画像イメージで測定することができる。
【0034】
セラミック電子部品１００のサイズは特に限定する必要はない。
【0035】
但し、本発明の一実施形態によると、本体１１０は、上記誘電体層及び内部電極が第１方向に交互に配置され、上記第１方向に対向する第１及び第２面、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面、上記第１～第４面と連結され、第３方向に対向する第５及び第６面を含み、上記外部電極は、上記第３及び第４面上に配置され、上記セラミック電子部品の第２方向の最大大きさは１．７６ｍｍ以下であり、第３方向の最大大きさは０．８８ｍｍ以下であることができる。
【0036】
小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させる必要があるため、１６０８（長さ×幅、１．６ｍｍ×０．８ｍｍ）以下のサイズを有するセラミック電子部品１００において、本発明による信頼性及び単位体積当たりの容量向上の効果がより顕著になることができる。
【0037】
製造誤差、外部電極の大きさなどを考慮すると、セラミック電子部品１００の長さが１．７６ｍｍ以下であり、幅が０．８８ｍｍ以下の場合、本発明による信頼性及び単位体積当たりの容量向上の効果がより顕著になることができる。ここで、セラミック電子部品１００の長さはセラミック電子部品１００の第２方向の最大大きさを意味し、セラミック電子部品１００の幅はセラミック電子部品１００の第３方向の最大大きさを意味することができる。
【0038】
さらに、誘電体層及び誘電体層の単位厚さ当たり誘電体結晶粒の個数を制御しない従来の一般的な１００５（長さ×幅、１．０ｍｍ×０．５ｍｍ）のサイズを有するセラミック電子部品では、単位体積当たりの容量を１００μＦ／ｍｍ３以上に確保し難いという問題点があった。しかし、本発明により誘電体層１１１の平均厚さを０．５μｍ以下と薄くし、誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒の個数を８以上に制御する場合、１００５（長さ×幅、１．０ｍｍ×０．５ｍｍ）のサイズを有するセラミック電子部品でも単位体積当たりの容量を１００μＦ／ｍｍ３以上に確保すると同時に、優れた信頼性を確保することができる。
【0039】
したがって、セラミック電子部品の第２方向の最大大きさは、０．９ｍｍ以上１．７６ｍｍ以下であり、第３方向の最大大きさは、０．４５ｍｍ以上０．８８ｍｍ以下の場合、本発明による信頼性及び単位体積当たりの容量向上の効果がさらに顕著になることができる。
【0040】
一実施形態において、内部電極１２１、１２２の平均厚さをｔｅとする時、上記ｔｄ及びｔｅはｔｄ／ｔｅ≦１．０を満たすことができる．ｔｄ／ｔｅが１．０超の場合は、単位体積当たりの容量が低下するか、信頼性が低下するおそれがある。
【0041】
一実施形態において、内部電極１２１、１２２の平均厚さｔｅは、０．６μｍ以下であることができる。内部電極の平均厚さが０．６μｍ超の場合は、単位体積当たりの容量が低下するおそれがある。
【0042】
内部電極１２１、１２２の平均厚さｔｅは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つの内部電極を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は、容量形成部Ａｃで指定されることができる。また、かかる平均値測定を１０個の内部電極に拡張して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。
【0043】
一実施形態において、セラミック電子部品１００は、単位体積当たりの容量が１００μＦ／ｍｍ３以上であることができる。本発明により、誘電体層１１１の平均厚さを０．５μｍ以下と薄くし、誘電体層１１１の単位厚さ１μｍ当たり誘電体結晶粒の個数を８以上に制御する場合、単位体積当たりの容量を１００μＦ／ｍｍ３以上に確保すると同時に優れた信頼性を確保することができる。
【0044】
一実施形態において、複数の誘電体結晶粒の粒径の累積分布において、１％の値をＤ１、５０％の値をＤ５０、及び９９％の値をＤ９９とする時、２≦Ｄ９９／Ｄ５０≦３及び２≦Ｄ５０／Ｄ１≦３を満たすことができる。２≦Ｄ９９／Ｄ５０≦３及び２≦Ｄ５０／Ｄ１≦３の関係を満たすように誘電体結晶粒の粒径を調節することで、誘電率の低下を防ぎ高容量を実現することができ、誘電体層の粗度を低減して耐電圧特性を向上させることができる。
【0045】
上記Ｄ９９／Ｄ５０及びＤ５０／Ｄ１の値が２未満の場合は、デラミネーション（Ｄｅｌａｍｉｎａｔｉｏｎ）不良の問題及び容量の実現が難しいという問題が発生し得て、Ｄ９９／Ｄ５０及びＤ５０／Ｄ１の値が３を超える場合は、上記誘電体層の粗度が増加して耐電圧特性が低下するおそれがある。
【0046】
一実施形態において、誘電体層は、複数の誘電体粉末を用いて形成され、上記複数の誘電体粉末の平均粒子大きさは１００ｎｍ以下であることができる。誘電体粉末の平均粒子大きさが１００ｎｍ超の場合は、誘電体層を薄く形成し難いことがある。
【0047】
また、誘電体粉末の粒子大きさの累積分布において、１０％の値をＤ１０ａ、５０％の値をＤ５０ａ、及び９０％の値をＤ９０ａとする時、２＜Ｄ９０ａ／Ｄ５０ａ＜３及び２＜Ｄ５０ａ／Ｄ１０ａ＜３を満たすことができる。
【0048】
上記Ｄ９０ａ／Ｄ５０ａ及びＤ５０ａ／Ｄ１０ａの値が２以下であるか３以上の場合は、粒度散布が不均一であり、誘電体層を薄く形成し難いおそれがある。
【0049】
本体１１０は、本体１１０の内部に配置され、誘電体層１１１を挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含み容量が形成される容量形成部Ａｃと、上記容量形成部Ａｃの第１方向上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。
【0050】
また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であり、誘電体層１１１を挟んで複数の第１及び第２内部電極１２１、１２２を繰り返して積層して形成されることができる。
【0051】
カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向上部に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向下部に配置される下部カバー部１１３を含むことができる。
【0052】
上記上部カバー部１１２及び下部カバー部１１３は、単一誘電体層または２個以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割をすることができる。
【0053】
上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同一の材料を含むことができる。
【0054】
すなわち、上記上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
【0055】
一方、カバー部１１２、１１３の厚さは特に限定する必要はない。但し、セラミック電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｃは１５μｍ以下であることができる。
【0056】
カバー部１１２、１１３の平均厚さｔｃは、第１方向大きさを意味することができ、容量形成部Ａｃの上部または下部で等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向大きさを平均した値であることができる。
【0057】
また、上記容量形成部Ａｃの側面には、マージン部１１４、１１５が配置されることができる。
【0058】
マージン部１１４、１１５は、本体１１０の第５面５に配置された第１マージン部１１４と、第６面６に配置された第２マージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。
【0059】
マージン部１１４、１１５は、図３に示すように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切った断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）において、第１及び第２内部電極１２１、１２２の両末端と本体１１０の境界面間の領域を意味することができる。
【0060】
マージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割をすることができる。
【0061】
マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される所を除き、導電性ペーストを塗布して内部電極を形成することで形成されたものであることができる。
【0062】
また、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一誘電体層または２個以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成することもできる。
【0063】
一方、マージン部１１４、１１５の幅は特に限定する必要はない。但し、セラミック電子部品の小型化及び高容量化をより容易に達成するために、マージン部１１４、１１５の平均幅は１５μｍ以下であることができる。
【0064】
マージン部１１４、１１５の平均幅は、内部電極が第５面と離隔した領域の第３方向の平均大きさＭＷ１及び内部電極が第６面と離隔した領域の第３方向の平均大きさＭＷ２を意味することができ、容量形成部Ａｃの側面において等間隔の５個の地点で測定したマージン部１１４、１１５の第３方向大きさを平均した値であることができる。
【0065】
したがって、一実施形態において、内部電極１２１、１２２が第５及び第６面と離隔した領域の第３方向の平均大きさＭＷ１、ＭＷ２はそれぞれ１５μｍ以下であることができる。
【0066】
内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ露出することができる。
【0067】
図３を参照すると、第１内部電極１２１は、第４面４と離隔され、第３面３を通じて露出し、第２内部電極１２２は、第３面３と離隔され、第４面４を通じて露出することができる。本体の第３面３には、第１外部電極１３１が配置され第１内部電極１２１と連結され、本体の第４面４には、第２外部電極１３２が配置され第２内部電極１２２と連結されることができる。
【0068】
すなわち、第１内部電極１２１は、第２外部電極１３２とは連結されず第１外部電極１３１と連結され、第２内部電極１２２は、第１外部電極１３１とは連結されず第２外部電極１３２と連結される。したがって、第１内部電極１２１は、第４面４で一定距離離隔して形成され、第２内部電極１２２は、第３面３で一定距離離隔して形成されることができる。また、第１及び第２内部電極１２１、１２２は、本体１１０の第５及び第６面と離隔して配置されることができる。
【0069】
この時、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離することができる。
【0070】
本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。
【0071】
内部電極１２１、１２２を形成する材料は特に制限されず、電気伝導性に優れた材料を使用することができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含むことができる。
【0072】
また、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができ、本発明がこれに限定されるものではない。
【0073】
一実施形態において、第１内部電極１２１が本体１１０の第４面と離隔した領域の第２方向の平均大きさＭＬ２は１５μｍ以下であり、第２内部電極１２２が本体１１０の第３面と離隔した領域の第２方向の平均大きさＭＬ１は１５μｍ以下であることができる。これにより、セラミック電子部品１００の小型化及び高容量化をより容易に達成することができる。
【0074】
外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されることができる。
【0075】
外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３１、１３２を含むことができる。
【0076】
図１を参照すると、外部電極１３１、１３２は、サイドマージン部１１４、１１５の第２方向両端面を覆うように配置されることができる。
【0077】
本実施形態では、セラミック電子部品１００が２個の外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変わることができる。
【0078】
一方、外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば如何なる物質を使用して形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに、多層構造を有することができる。
【0079】
例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に形成されためっき層１３１ｂ、１３２ｂを含むことができる。
【0080】
電極層１３１ａ、１３２ａに対するより具体的な例を挙げると、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。
【0081】
また、電極層１３１ａ、１３２ａは、本体上に焼成電極及び樹脂系電極が順次に形成された形態であることができる。また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されることができる。
【0082】
電極層１３１ａ、１３２ａに含まれる導電性金属として電気伝導性に優れた材料を使用することができ、特に限定しない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びそれらの合金のうち一つ以上であることができる。
【0083】
めっき層１３１ｂ、１３２ｂは実装特性を向上させる役割をする。めっき層１３１ｂ、１３２ｂの種類は特に限定せず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち一つ以上を含むめっき層であることができ、複数の層で形成されることができる。
【0084】
めっき層１３１ｂ、１３２ｂに対するより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層またはＳｎめっき層であることができ、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次に形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次に形成された形態であることができる。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。
【0085】
（実験例）
誘電体粉末の粒径、セラミックグリーンシートの厚さ及び内部電極用導電性ペーストの塗布厚さを調節することで、誘電体結晶粒の平均大きさ、誘電体層の平均厚さ及び内部電極の平均厚さが異なるサンプルチップを準備した。この時、容量形成部Ａｃの体積が同一であるように積層数を調節し、サンプルチップのサイズは１００５（長さ×幅、１．０ｍｍ×０．５ｍｍ）で作製し、サンプルチップの厚さは０．５ｍｍで作製した。また、マージン部の平均幅ＭＷ１、ＭＷ２、第１内部電極１２１が本体１１０の第４面と離隔した領域の第２方向の平均大きさＭＬ２及び第２内部電極１２２が本体１１０の第３面と離隔した領域の第２方向の平均大きさＭＬ１は、いずれも１５μｍ以下となるように作製した。
誘電体粉末の粒径、セラミックグリーンシートの厚さ及び内部電極用導電性ペーストの塗布厚さを調節することで、誘電体結晶粒の平均大きさ、誘電体層の平均厚さ及び内部電極の平均厚さが異なるサンプルチップを準備した。この時、容量形成部Ａｃの体積が同一であるように積層数を調節し、サンプルチップのサイズは１００５（長さ×幅、１．０ｍｍ×０．５ｍｍ）で作製し、サンプルチップの厚さは０．５ｍｍで作製した。また、マージン部の平均幅ＭＷ１、ＭＷ２、第１内部電極１２１が本体１１０の第４面と離隔した領域の第２方向の平均大きさＭＬ２及び第２内部電極１２２が本体１１０の第３面と離隔した領域の第２方向の平均大きさＭＬ１は、いずれも１５μｍ以下となるように作製した。
【0086】
各サンプルチップの誘電体層の平均厚さｔｄ、内部電極の平均厚さｔｅ、誘電体結晶粒の平均粒径、誘電体層当たり結晶粒個数、単位厚さ１μｍ当たり結晶粒個数、ｔｄ／ｔｅ、単位体積当たりの容量及び信頼性を測定及び評価して、下記の表１に記載した。
【0087】
信頼性は高温加速寿命試験（ＨＡＬＴ：Ｈｉｇｈｌｙ ａｃｃｅｌｅｒａｔｅｄ Ｌｉｆｅ Ｔｉｍｅ）で評価し、各試験番号当たり４０個のサンプルチップを準備した後、１０５℃で９．４５Ｖの電圧を４８ｈｒ間印加した後、絶縁抵抗が初期値の１／１０以下に低下したサンプルチップを不良と判断し、４０個のうち不良として判定されたチップの個数を記載し、不良として判定されたチップの個数が０個である場合はＯＫ、不良として判定されたチップの個数が１個以上の場合はＮＧと表示した。
【0088】
【表1】
【0089】
試験番号１、２、７、８及び１０は、誘電体層の平均厚さが０．５μｍ以下であり、単位厚さ当たり結晶粒個数が８以上で１００μＦ／ｍｍ３以上の単位体積当たりの容量を確保することができ、信頼性にも優れることを確認することができる。
【0090】
一方、誘電体層の平均厚さが０．５μｍ超の試験番号４、５及び６は、単位体積当たりの容量が低いか信頼性を確保することができなかった。
【0091】
また、誘電体層の平均厚さが０．５μｍ以下を満しても、単位厚さ当たり結晶粒個数が８未満の試験番号３及び９は、信頼性を確保することができなかった。
【0092】
したがって、単位体積当たりの容量を確保しつつも信頼性を確保するためには、誘電体層の平均厚さが０．５μｍ以下の条件と単位厚さ当たり結晶粒個数が８以上の条件をいずれも満たす必要があることを確認することができる。
【0093】
一方、試験番号１１の場合、誘電体層の平均厚さが０．１５μｍと非常に薄く、内部電極間の短絡が発生した。したがって、誘電体層の平均厚さは０．１５μｍ超であることがより好ましいことを確認することができる。
【0094】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
【0095】
また、本発明で使用された「一実施形態」という表現は、互いに同一の実施形態を意味せず、それぞれ互いに異なる固有な特徴を強調して説明するために提供されたものである。しかし、上記提示された一実施形態は、他の一実施形態の特徴と結合されて実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態で説明されていないとしても、他の一実施形態でその事項と反対するか矛盾する説明がない限り、他の一実施形態に係わる説明として理解されることができる。
【0096】
本発明で使用された用語は、単に一実施形態を説明するために使用されたもので、本発明を限定しようとする意図ではない。この時、単数の表現は文脈上明らかに異なって意味しない限り、複数の表現を含む。
【符号の説明】
【0097】
１００：セラミック電子部品
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１４、１１５：マージン部
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：電極層
１３１ｂ、１３２ｂ：めっき層
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１４、１１５：マージン部
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：電極層
１３１ｂ、１３２ｂ：めっき層
【図1】
【図2】
【図3】
【図4】
【図5】
