▶ ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングの特許一覧
特開2023-106342半導体素子の温度調整方法および半導体素子の温度調整装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023106342
(43)【公開日】2023-08-01
(54)【発明の名称】半導体素子の温度調整方法および半導体素子の温度調整装置
(51)【国際特許分類】
H01L 21/822 20060101AFI20230725BHJP
【ＦＩ】
H01L27/04 H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023006289
(22)【出願日】2023-01-19
(31)【優先権主張番号】10 2022 200 632.1
(32)【優先日】2022-01-20
(33)【優先権主張国・地域又は機関】DE
(71)【出願人】
【識別番号】591245473
【氏名又は名称】ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】カール・オーバーディーク
(72)【発明者】
【氏名】ヤン・ホモト
(72)【発明者】
【氏名】ヨナタン・ビンクラー
(72)【発明者】
【氏名】マヌエル・リーファー
(72)【発明者】
【氏名】ミヒャエル・メルカー
(72)【発明者】
【氏名】ゼーバスティアン・シュトラーヒェ
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038AZ08
5F038BH16
5F038EZ01
5F038EZ02
5F038EZ07
5F038EZ20
(57)【要約】 （修正有）
【課題】並列及び／又は直列接続された半導体素子の温度調整方法及び半導体素子の温度調整装置を提供する。
【解決手段】半導体素子の温度調整整装置は、第１の半導体素子１０と、第２の半導体素子２０と、温度センサＴ１、Ｔ２と、評価ユニット４０と、を含み、評価ユニットは、第１の半導体素子の第１の温度と、第２の半導体素子の第２の温度と、を特定し、基準温度からの第１の温度の偏差を表す第１の温度偏差と、基準温度からの第２の温度の偏差を表す第２の温度偏差と、を算出し、第１の温度偏差及び第２の温度偏差が、基準温度からの所定の最大許容温度偏差以下になるまで、第１の半導体素子の第１のゲート電圧を調整し、第２の半導体素子の第２のゲート電圧を調整する。半導体素子夫々のゲート電圧の調整は、夫々のゲート電圧の所定の許容制御範囲を超えない場合、かつ、第１の温度及び／又は第２の温度が前記基準温度より大きい場合にのみ行われる。
【選択図】図１
【解決手段】半導体素子の温度調整整装置は、第１の半導体素子１０と、第２の半導体素子２０と、温度センサＴ１、Ｔ２と、評価ユニット４０と、を含み、評価ユニットは、第１の半導体素子の第１の温度と、第２の半導体素子の第２の温度と、を特定し、基準温度からの第１の温度の偏差を表す第１の温度偏差と、基準温度からの第２の温度の偏差を表す第２の温度偏差と、を算出し、第１の温度偏差及び第２の温度偏差が、基準温度からの所定の最大許容温度偏差以下になるまで、第１の半導体素子の第１のゲート電圧を調整し、第２の半導体素子の第２のゲート電圧を調整する。半導体素子夫々のゲート電圧の調整は、夫々のゲート電圧の所定の許容制御範囲を超えない場合、かつ、第１の温度及び／又は第２の温度が前記基準温度より大きい場合にのみ行われる。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体素子（１０、２０）の温度調整方法であって、
－ 第１の半導体素子（１０）の第１の温度と、第２の半導体素子（２０）の第２の温度と、を特定するステップと、
－ 基準温度からの前記第１の温度の偏差を表す第１の温度偏差と、前記基準温度からの第２の温度の偏差を表す第２の温度偏差と、を算出するステップと、
－ 前記第１の温度偏差および前記第２の温度偏差が、前記基準温度からの所定の最大許容温度偏差以下になるまで、前記第１の半導体素子（１０）の第１のゲート電圧（Ｖｇ１）を調整し、および／または前記第２の半導体素子（２０）の第２のゲート電圧（Ｖｇ２）を調整するステップと、を有し、前記ゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、前記それぞれの半導体素子（１０、２０）の損失電力の変化に適しており、
前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、
－ 前記ゲート電圧（Ｖｇ１、Ｖｇ２）の所定の許容制御範囲を超えない場合、かつ、
－ 前記第１の温度および／または前記第２の温度が前記基準温度より大きい場合にのみ行われる、
方法。
－ 第１の半導体素子（１０）の第１の温度と、第２の半導体素子（２０）の第２の温度と、を特定するステップと、
－ 基準温度からの前記第１の温度の偏差を表す第１の温度偏差と、前記基準温度からの第２の温度の偏差を表す第２の温度偏差と、を算出するステップと、
－ 前記第１の温度偏差および前記第２の温度偏差が、前記基準温度からの所定の最大許容温度偏差以下になるまで、前記第１の半導体素子（１０）の第１のゲート電圧（Ｖｇ１）を調整し、および／または前記第２の半導体素子（２０）の第２のゲート電圧（Ｖｇ２）を調整するステップと、を有し、前記ゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、前記それぞれの半導体素子（１０、２０）の損失電力の変化に適しており、
前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、
－ 前記ゲート電圧（Ｖｇ１、Ｖｇ２）の所定の許容制御範囲を超えない場合、かつ、
－ 前記第１の温度および／または前記第２の温度が前記基準温度より大きい場合にのみ行われる、
方法。
【請求項2】
前記基準温度は、
－ 所定の絶対温度であるか、
－ 前記第１の温度および前記第２の温度に対する相対温度であり、特に、前記第１の温度および前記第２の温度の平均値である、
請求項１に記載の方法。
－ 所定の絶対温度であるか、
－ 前記第１の温度および前記第２の温度に対する相対温度であり、特に、前記第１の温度および前記第２の温度の平均値である、
請求項１に記載の方法。
【請求項3】
前記第１の半導体素子（１０）および前記第２の半導体素子（２０）は、
－ 並列接続された半導体素子（１０、２０）であり、および／または
－ 個別の電圧伝達型半導体であるか、それぞれ複数の個別の電圧伝達型半導体を有する半導体モジュールである、
請求項１または２に記載の方法。
－ 並列接続された半導体素子（１０、２０）であり、および／または
－ 個別の電圧伝達型半導体であるか、それぞれ複数の個別の電圧伝達型半導体を有する半導体モジュールである、
請求項１または２に記載の方法。
【請求項4】
前記第１の温度および前記第２の温度は、それぞれ
－ 温度センサ（Ｔ１、Ｔ２）、および／または
－ 感温性パラメータ、および／または
－ 温度オブザーバ、
によって特定される、
請求項１～３のいずれか一項に記載の方法。
－ 温度センサ（Ｔ１、Ｔ２）、および／または
－ 感温性パラメータ、および／または
－ 温度オブザーバ、
によって特定される、
請求項１～３のいずれか一項に記載の方法。
【請求項5】
－ 前記それぞれの半導体素子（１０、２０）の前記ゲート電圧（Ｖｇ１、Ｖｇ２）の調整時の順序が、それぞれの温度偏差のレベルに応じて設定され、最も大きい温度偏差を有する前記半導体素子（１０、２０）のゲート電圧（Ｖｇ１、Ｖｇ２）が最初に調整され、および／または
－ 前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）が調整された後、前記半導体素子（１０、２０）の少なくとも１つのゲート電圧（Ｖｇ１、Ｖｇ２）が、前記それぞれの半導体素子（１０、２０）の所定の最大許容ゲート電圧（Ｖｇｍａｘ）に略相当する、
請求項１～４のいずれか一項に記載の方法。
－ 前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）が調整された後、前記半導体素子（１０、２０）の少なくとも１つのゲート電圧（Ｖｇ１、Ｖｇ２）が、前記それぞれの半導体素子（１０、２０）の所定の最大許容ゲート電圧（Ｖｇｍａｘ）に略相当する、
請求項１～４のいずれか一項に記載の方法。
【請求項6】
前記第１の半導体素子（１０）の前記第１のゲート電圧（Ｖｇ１）、および／または前記第２の半導体素子（２０）の前記第２のゲート電圧（Ｖｇ２）は、
－ 所定の電圧ストロークによって連続的に調整され、および／または
－ 現在のゲート電圧（Ｖｇ１、Ｖｇ２）に基づいて、または前記それぞれの半導体素子（１０、２０）の所定の最大許容ゲート電圧（Ｖｇｍａｘ）に基づいて調整される、
請求項１～５のいずれか一項に記載の方法。
－ 所定の電圧ストロークによって連続的に調整され、および／または
－ 現在のゲート電圧（Ｖｇ１、Ｖｇ２）に基づいて、または前記それぞれの半導体素子（１０、２０）の所定の最大許容ゲート電圧（Ｖｇｍａｘ）に基づいて調整される、
請求項１～５のいずれか一項に記載の方法。
【請求項7】
前記電圧ストロークは、
－ ゲート電圧の変化が前記半導体素子（１０、２０）のそれぞれのチャネル抵抗に及ぼす影響のレベルに応じて、および／または
－ 前記基準温度からのそれぞれの温度偏差のレベルに応じて設定される、
請求項６に記載の方法。
－ ゲート電圧の変化が前記半導体素子（１０、２０）のそれぞれのチャネル抵抗に及ぼす影響のレベルに応じて、および／または
－ 前記基準温度からのそれぞれの温度偏差のレベルに応じて設定される、
請求項６に記載の方法。
【請求項8】
前記ゲート電圧（Ｖｇ１、Ｖｇ２）は、前記それぞれの半導体素子（１０、２０）のそれぞれの動作サイクルの開始時に、
－ 所定のゲート電圧値に基づいて、および／または
－ 少なくとも１つの以前の動作サイクルからのゲート電圧値の履歴に基づいて、および／または
－ 前記半導体素子（１０、２０）のそれぞれの残存耐用年数に基づいて、および／または
－ 現在の境界条件に基づいて設定される、
請求項１～７のいずれか一項に記載の方法。
－ 所定のゲート電圧値に基づいて、および／または
－ 少なくとも１つの以前の動作サイクルからのゲート電圧値の履歴に基づいて、および／または
－ 前記半導体素子（１０、２０）のそれぞれの残存耐用年数に基づいて、および／または
－ 現在の境界条件に基づいて設定される、
請求項１～７のいずれか一項に記載の方法。
【請求項9】
－ 前記それぞれの半導体素子（１０、２０）の温度偏差の履歴に基づいて、前記それぞれの半導体素子（１０、２０）の残存耐用年数を特定するステップと、
前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の調整時、および／または前記基準温度の設定時、および／または前記基準温度からの最大許容温度偏差の設定時に、前記それぞれの残存耐用年数を考慮するステップと、をさらに有する、
請求項１～８のいずれか一項に記載の方法。
前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の調整時、および／または前記基準温度の設定時、および／または前記基準温度からの最大許容温度偏差の設定時に、前記それぞれの残存耐用年数を考慮するステップと、をさらに有する、
請求項１～８のいずれか一項に記載の方法。
【請求項10】
半導体素子（１０、２０）の温度調整装置であって、
－ 第１の半導体素子（１０）と、
－ 第２の半導体素子（２０）と、
－ 第１のゲートドライバ（５０）と、
－ 第２のゲートドライバ（５２）と、
－ 評価ユニット（４０）と、を有し、
－ 前記評価ユニット（４０）は、
－ 前記第１の半導体素子（１０）の第１の温度と、前記第２の半導体素子（２０）の第２の温度と、を特定し、
－ 基準温度からの前記第１の温度の偏差を表す第１の温度偏差と、前記基準温度からの第２の温度の偏差を表す第２の温度偏差と、を算出し、
－ 前記第１の温度偏差および前記第２の温度偏差が、前記基準温度からの所定の最大許容温度偏差以下になるまで、前記第１の半導体素子（１０）の第１のゲート電圧（Ｖｇ１）を調整し、および／または前記第２の半導体素子（２０）の第２のゲート電圧（Ｖｇ２）を調整するように構成され、前記ゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、前記それぞれの半導体素子（１０、２０）の損失電力の変化に適しており、
－ 前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、
－ 前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の所定の許容制御範囲を超えない場合、かつ、
－ 前記第１の温度および／または前記第２の温度が前記基準温度より大きい場合にのみ行われる、
装置。
－ 第１の半導体素子（１０）と、
－ 第２の半導体素子（２０）と、
－ 第１のゲートドライバ（５０）と、
－ 第２のゲートドライバ（５２）と、
－ 評価ユニット（４０）と、を有し、
－ 前記評価ユニット（４０）は、
－ 前記第１の半導体素子（１０）の第１の温度と、前記第２の半導体素子（２０）の第２の温度と、を特定し、
－ 基準温度からの前記第１の温度の偏差を表す第１の温度偏差と、前記基準温度からの第２の温度の偏差を表す第２の温度偏差と、を算出し、
－ 前記第１の温度偏差および前記第２の温度偏差が、前記基準温度からの所定の最大許容温度偏差以下になるまで、前記第１の半導体素子（１０）の第１のゲート電圧（Ｖｇ１）を調整し、および／または前記第２の半導体素子（２０）の第２のゲート電圧（Ｖｇ２）を調整するように構成され、前記ゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、前記それぞれの半導体素子（１０、２０）の損失電力の変化に適しており、
－ 前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の調整は、
－ 前記それぞれのゲート電圧（Ｖｇ１、Ｖｇ２）の所定の許容制御範囲を超えない場合、かつ、
－ 前記第１の温度および／または前記第２の温度が前記基準温度より大きい場合にのみ行われる、
装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子の温度調整方法および半導体素子の温度調整装置に関する。
【背景技術】
【0002】
パワー半導体モジュールでは、複数の半導体が並列接続されることが多い。これらの半導体が均一に利用されるほど、これらの半導体を有する部品の性能は高くなる。この性能は、半導体によって流すことのできる電流によって算定され、したがって、部品の半導体のうち１つが動作限界を超えると、その部品の性能はすでに限界に到達する。この動作限界は、最も高温の半導体の最大接合温度に起因する。半導体のそれぞれの温度は、個別に測定されることが好ましい。
【0003】
個別の半導体の性能または伝導損失に関する偏差は、一方では半導体の製造工程によって生じる。他方では、それぞれの構造、接続技術、および劣化の影響によって生じる。したがって、従来技術ではこのような公差が半導体の設計時に考慮され、それぞれの設計マージンによって、素子のコストおよび利用に直接的な影響を及ぼしている。
【発明の概要】
【課題を解決するための手段】
【0004】
本発明の第１の態様によれば、半導体素子の温度調整方法が提案される。
本発明に係る方法の第１のステップにおいて、第１の半導体素子の第１の温度と、第２の半導体素子の第２の温度とが特定され、第１の温度および第２の温度は、好ましくは、半導体素子のそれぞれの接合温度に関連する。ここに示す特定ステップおよび以下に説明する方法ステップは、例えば、第１の半導体素子および第２の半導体素子に関する温度関連情報を受信および／または算出することができる、本発明に係る評価ユニットを用いて実施される。第１の温度および第２の温度は、例えば、それぞれの半導体素子に割り当てられた温度センサによって検出される。このために、温度センサは、好ましくは情報処理技術によって、本発明に係る評価ユニットに接続されている。第１の半導体素子および第２の半導体素子は、例えば、それぞれＳｉＣＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のようなパワー半導体、またはそれとは異なる（パワー）半導体または（パワー）半導体モジュールである。
本発明に係る方法の第１のステップにおいて、第１の半導体素子の第１の温度と、第２の半導体素子の第２の温度とが特定され、第１の温度および第２の温度は、好ましくは、半導体素子のそれぞれの接合温度に関連する。ここに示す特定ステップおよび以下に説明する方法ステップは、例えば、第１の半導体素子および第２の半導体素子に関する温度関連情報を受信および／または算出することができる、本発明に係る評価ユニットを用いて実施される。第１の温度および第２の温度は、例えば、それぞれの半導体素子に割り当てられた温度センサによって検出される。このために、温度センサは、好ましくは情報処理技術によって、本発明に係る評価ユニットに接続されている。第１の半導体素子および第２の半導体素子は、例えば、それぞれＳｉＣＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のようなパワー半導体、またはそれとは異なる（パワー）半導体または（パワー）半導体モジュールである。
【0005】
本発明に係る方法の第２のステップでは、基準温度からの第１の温度の偏差を表す第１の温度偏差と、基準温度からの第２の温度の偏差を表す第２の温度偏差とが算出される。
本発明に係る方法の第３のステップでは、第１の温度偏差および第２の温度偏差が、基準温度からの所定の最大許容温度偏差以下になるまで、第１の半導体素子の第１のゲート電圧が調整され、および／または第２の半導体素子の第２のゲート電圧が調整され、ゲート電圧の調整は、それぞれの半導体素子の損失電力の変化に適している。それぞれのゲート電圧の調整は、ゲート電圧の所定の許容制御範囲（例えば、半導体素子のデータシートから取得される）を超えない場合、かつ、第１の温度および／または第２の温度が基準温度より大きい場合にのみ行われる。
本発明に係る方法の第３のステップでは、第１の温度偏差および第２の温度偏差が、基準温度からの所定の最大許容温度偏差以下になるまで、第１の半導体素子の第１のゲート電圧が調整され、および／または第２の半導体素子の第２のゲート電圧が調整され、ゲート電圧の調整は、それぞれの半導体素子の損失電力の変化に適している。それぞれのゲート電圧の調整は、ゲート電圧の所定の許容制御範囲（例えば、半導体素子のデータシートから取得される）を超えない場合、かつ、第１の温度および／または第２の温度が基準温度より大きい場合にのみ行われる。
【0006】
本発明に係るそれぞれのゲート電圧の調整によって、有利には、特に製造公差によって引き起こされる半導体素子の耐用年数を増加させること、またはそれらを整合調整することが可能である。さらに、半導体素子の温度関連の設計余力を低減することが可能となり、これにより、製造コストの低減を図ることができる。
【0007】
一般的に、本発明に係る方法は、より多数の半導体素子に使用することも可能であり、例として上述した２つの半導体素子に限定されないことに留意されたい。すなわち、本発明に係る方法は、有利には、例えば３つ、４つまたはそれ以上の半導体素子のそれぞれの温度および／または耐用年数を整合調整するために使用することができる。
【0008】
さらに、本発明に係る方法を、並列および／または直列接続された半導体素子に適用することが考えられる。
引用形式請求項は、本発明の好ましい改善形態を示す。
引用形式請求項は、本発明の好ましい改善形態を示す。
【0009】
基準温度は、例えば、静的または動的に設定することができる、所定の絶対温度である。静的設定は、例えば、半導体素子の特性量に基づいて、および／または、半導体装置の使用分野、およびこれに関連して予想される境界条件（例えば周囲温度範囲）に基づいて行われる。状況に合わせて調整された、好ましくは状況に合わせて最適に調整された基準温度を常に使用できるように、動的設定は、好ましくは反復的に、および／または半導体素子の現在の測定量、および／または現在の使用条件、および／または現在の境界条件を考慮して行われる。代替的に、基準温度は、第１の温度および第２の温度に対する相対温度であり、特に、第１の温度および第２の温度の平均値であるが、それによって、２つの温度値を相殺する排他的手段として平均化に制限されることはない。基準温度からのそれぞれの温度偏差を算出するための後続の方法ステップが、常に現在特定されている基準温度に基づいて行われるように、相対的な基準温度は、有利には、第１の温度および第２の温度がそれぞれ特定された後に特定される。しかしながら、測定および／または算出プロセスを削減するために、第１の温度および第２の温度の特定よりも少ない頻度で基準温度を新たに算出することも考えられる。
【0010】
本発明の特に有利な実施形態では、第１の半導体素子および第２の半導体素子は、特に高出力の切り替えに使用される並列接続された半導体素子である。それぞれの半導体素子は、例えば、ＳｉＣＭＯＳＦＥＴのような個別の電圧伝達型半導体、またはそれとは異なる半導体である。代替的に、それぞれの半導体素子は、それぞれ複数の（特に並列接続された）個別の電圧伝達型半導体を有する半導体モジュール（特にパワーモジュール）として構成されている。それぞれの半導体素子の温度および／または耐用年数の整合調整は、それに応じて、個別の半導体間および複数の半導体モジュール間の両方で適用することができる。
【0011】
有利には、第１の温度および第２の温度は、それぞれ温度センサおよび／または感温性パラメータおよび／または温度オブザーバによって特定される。ここで重要なのは、半導体素子のそれぞれの温度が、要求される精度で互いに別々に特定できることである。
【0012】
本発明のさらなる有利な実施形態では、それぞれの半導体素子のゲート電圧の調整時の順序が、それぞれの温度偏差のレベルに応じて設定され、最も大きい温度偏差を有する半導体素子のゲート電圧が、それぞれ最初に調整される。代替的にまたは追加的に、それぞれのゲート電圧が調整された後、半導体素子の少なくとも１つのゲート電圧は、それぞれの半導体素子の所定の最大許容ゲート電圧に略相当する。これにより、半導体素子のそれぞれの温度偏差を同時に調整する際に、本発明に係る方法に関与する全ての半導体素子についての総損失電力の最小化が達成される。
【0013】
有利には、第１の半導体素子の第１のゲート電圧および／または第２の半導体素子の第２のゲート電圧は、所定の電圧ストローク（それぞれ現在のゲート電圧に対して正または負の電圧ストロークであってよい）によって連続的に調整される。このような連続的な調整は、本発明に係る方法を反復的に実施することで達成され、反復的な実施は、例えば、それぞれの動作サイクル中に所定のおよび／または動的に調整された時間間隔で行われる。代替的にまたは追加的に、反復的な実施は、所定のイベントの発生に応答して行われる。代替的にまたは追加的に、第１の半導体素子の第１のゲート電圧および／または第２の半導体素子の第２のゲート電圧は、現在のゲート電圧に基づいて、またはそれぞれの半導体素子の所定の最大許容ゲート電圧に基づいて調整される。
【0014】
代替的にまたは追加的に、それぞれの電圧ストロークは、ゲート電圧の変化が半導体素子のそれぞれのチャネル抵抗に及ぼす影響のレベルに応じて、および／または基準温度からのそれぞれの温度偏差のレベルに応じて設定される（例えば、偏差が大きい場合には大きいストロークが用いられる）ことが可能である。これに関連して、さらなる境界条件に応じて、所定の電圧ストロークを調整することも考えられる。さらに、各半導体素子に対して個別に調整した電圧ストロークを使用することも可能である。
【0015】
有利には、ゲート電圧は、それぞれの半導体素子のそれぞれの動作サイクルの開始時に、所定のゲート電圧値に基づいて、および／または少なくとも１つの以前の動作サイクルからのゲート電圧値の履歴に基づいて設定される。代替的にまたは追加的に、それぞれのゲート電圧は、半導体素子のそれぞれの残存耐用年数に基づいて、および／または現在の境界条件に基づいて設定される。境界条件は、例えば、半導体素子の現在の温度および／または半導体素子を冷却するために使用される冷却水の現在の温度を含む。
【0016】
本発明のさらなる有利な実施形態では、本方法は、それぞれの半導体素子の温度偏差の履歴に基づいて、それぞれの半導体素子の残存耐用年数を特定すること、および、それぞれのゲート電圧の調整時、および／または基準温度の設定時、および／または基準温度からの最大許容温度偏差の設定時に、それぞれの残存耐用年数を考慮すること、をさらに有する。これにより、例えば、残存耐用年数が少ない半導体素子の負荷を緩和することができる。
【0017】
本発明の第２の態様によれば、半導体素子の温度調整装置が提案される。この装置は、第１の半導体素子と、第２の半導体素子と、第１のゲートドライバと、第２のゲートドライバと、評価ユニットと、を有する。第１の半導体素子および第２の半導体素子は、例えば、それぞれＳｉＣＭＯＳＦＥＴなどのパワー半導体、またはそれとは異なる半導体もしくは半導体モジュールである。評価ユニットは、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇｒｉｄ Ａｒｒａｙ）、プロセッサ、デジタル信号プロセッサ、マイクロコントローラ等として形成され、第１の半導体素子の第１の温度および第２の半導体素子の第２の温度を特定するように構成されている。第１の温度および第２の温度は、例えば上記のように、それぞれの温度センサによって、および／または感温性パラメータに基づいて、および／または温度オブザーバに基づいて、直接的および／または間接的に特定される。半導体素子のそれぞれの温度を特定するために温度センサを使用する場合、温度センサは、例えば、それぞれの半導体素子に、局所的かつ熱的に直接結合される。代替的にまたは追加的に、それぞれの半導体素子を冷却するための冷却剤回路に配置された温度センサを介して、それぞれの温度を特定することも考えられる。評価ユニットは、基準温度からの第１の温度の偏差を表す第１の温度偏差と、基準温度からの第２の温度の偏差を表す第２の温度偏差とを算出するようにさらに構成されている。さらに、評価ユニットは、第１の温度偏差および第２の温度偏差が基準温度からの所定の最大許容温度偏差以下になるまで、第１のゲートドライバによって第１の半導体素子の第１のゲート電圧が調整され、および／または第２のゲートドライバによって第２の半導体素子の第２のゲート電圧が調整されるように構成され、ゲート電圧の調整は、それぞれの半導体素子の損失電力の変化に適している。さらに、それぞれのゲート電圧は、それぞれのゲート電圧の所定の許容制御範囲を超えない場合、かつ、第１の温度および／または第２の温度が基準温度より大きい場合にのみ調整される。評価ユニット、第１のゲートドライバおよび第２のゲートドライバは、別々の部品であっても、例えば単一のＡＳＩＣに基づいて構成されている共通の統合部品であってもよいことに留意されたい。特徴、特徴の組み合わせ、およびその結果として得られる利点は、最初に挙げた発明態様に関連して述べたものに明らかに対応しているため、繰り返しを避けるために上記の説明を参照されたい。
【図面の簡単な説明】
【0018】
以下に、添付の図面を参照して、本発明の実施例を詳細に説明する。
【図1】本発明に係る装置の例示的な実施形態の回路図である。
【図2a】本発明に係る方法の初期実行の結果である。
【図2b】本発明に係る方法のさらなる実行の結果である。
【発明を実施するための形態】
【0019】
図１は、本発明に係る装置の例示的な実施形態の回路図である。本装置は、制御入力部（すなわち、そのゲート端子）が、それぞれのＭＯＳＦＥＴ１０、２０、３０のそれぞれ対応するゲートドライバ５０、５２、５４に電気的に接続されている第１のＭＯＳＦＥＴ１０、第２のＭＯＳＦＥＴ２０、および第３のＭＯＳＦＥＴ３０を有する。ゲートドライバ５０、５２、５４は、情報処理技術によって評価ユニット４０に接続されており、評価ユニット４０は、ここではＡＳＩＣとして構成され、ゲートドライバ５０、５２、５４への接続によって、それぞれのＭＯＳＦＥＴ１０、２０、３０のそれぞれのゲート電圧Ｖｇ１、Ｖｇ２、Ｖｇ３を調節するためにゲートドライバ５０、５２、５４を互いに独立して駆動制御するように構成されている。
【0020】
本発明に係る装置は、ＭＯＳＦＥＴ１０、２０、３０と接続され、本発明に係る装置の第１の端子６０と第２の端子６５との間を流れることができる、外部から提供された負荷電流ｉを切り替えるように構成されている。
【0021】
さらに、本発明に係る装置は、対応するＭＯＳＦＥＴ１０、２０、３０にそれぞれ熱的に結合された第１の温度センサＴ１、第２の温度センサＴ２、および第３の温度センサＴ３を有する。
【0022】
上記構成に基づいて、評価ユニット４０は、それぞれのＭＯＳＦＥＴ１０、２０、３０の第１、第２、および第３の温度を特定し、基準温度からの第１の温度の偏差を表す第１の温度偏差、基準温度からの第２の温度の偏差を表す第２の温度偏差、および基準温度からの第３の温度の偏差を表す第３の温度偏差を算出するように構成されている。この場合、基準温度は、測定された第１の温度、第２の温度および第３の温度の平均値として算出される。
【0023】
さらに、上記構成に基づいて、評価ユニット４０は、第１の温度偏差、第２の温度偏差および第３の温度偏差が基準温度からの所定の最大許容温度偏差以下となるまで、第１のＭＯＳＦＥＴ１０の第１のゲート電圧Ｖｇ１および／または第２のＭＯＳＦＥＴ２０の第２のゲート電圧Ｖｇ２および／または第３のＭＯＳＦＥＴ３０の第３ゲート電圧Ｖｇ３を調整するように構成され、ゲート電圧Ｖｇ１、Ｖｇ２、Ｖｇ３の調整は、それぞれのＭＯＳＦＥＴ１０、２０、３０の損失電力の変化に適しており、それぞれのゲート電圧Ｖｇ１、Ｖｇ２、Ｖｇ３の調整は、ゲート電圧Ｖｇ１、Ｖｇ２、Ｖｇ３の所定の許容制御範囲を超えない場合、かつ、第１の温度および／または第２の温度および／または第３の温度が基準温度より大きい場合にのみ行われる。
【0024】
図２ａは、本発明に係る方法の初期実行の結果を示す。黒丸は、それぞれ上述した本発明に係る方法によって、複数の並列接続されたＭＯＳＦＥＴ１０、２０、３０についてそれぞれのゲート電圧Ｖｇ１、Ｖｇ２、Ｖｇ３を特定した結果を表す。それぞれのゲート電圧Ｖｇ１、Ｖｇ２、Ｖｇ３は、横軸に示されたそれぞれのＭＯＳＦＥＴ１０、２０、３０に対応する。
【0025】
本発明に係る方法の最初の実行の前に、全てのＭＯＳＦＥＴ１０、２０、３０は、所定の最大ゲート電圧Ｖｇｍａｘと所定の最小ゲート電圧Ｖｇｍｉｎとの間にある所定の標準ゲート電圧値Ｖｇｓｔｄによって駆動制御された。この値は、見える範囲で、塗りつぶされていない丸で示されている。本発明に係る方法を用いたＭＯＳＦＥＴ１０、２０、３０の駆動制御の間、ＭＯＳＦＥＴ１０、２０、３０の所定の基準温度から許容できないほど高い温度偏差が存在する。
【0026】
したがって、本発明に係る方法の最初の実行では、温度値が基準温度に対して最も高い過剰値を有するＭＯＳＦＥＴ１０、２０、３０のゲートが、最大ゲート電圧Ｖｇｍａｘによって駆動制御される。この場合、第１のＭＯＳＦＥＴ１０がこの最も大きい温度偏差に該当するため、まず第１のＭＯＳＦＥＴ１０の現在のゲート電圧Ｖｇ１がそれに応じて調整された。その結果、第１のＭＯＳＦＥＴ１０のチャネル抵抗が低下し、第１のＭＯＳＦＥＴ１０によって発生する損失電力が最小化され、これにより、基準値からの温度偏差が経時的に減少する。
【0027】
第２のＭＯＳＦＥＴ２０および第３のＭＯＳＦＥＴ３０のそれぞれのゲート電圧は、調整の順序がそれぞれの温度偏差のレベルに基づくため、本発明に係る方法の最初の実行の過程ではまだ調整されない。したがって、それらのゲート電圧Ｖｇ２、Ｖｇ３は、まだ所定の標準ゲート電圧Ｖｇｓｔｄである。横軸は、それぞれのＭＯＳＦＥＴ１０、２０、３０に加え、それぞれの電圧値Ｖｇ１、Ｖｇ２、Ｖｇ３の調整プロセスの時間シーケンスも示している。
【0028】
【0029】
図２ｂから、本発明に係る方法のさらなる実行により、第１のゲート電圧Ｖｇ１のさらなる調整に加えて、第２のゲート電圧Ｖｇ２および第３のゲート電圧Ｖｇ３の調整も行われたことがわかる。ゲート電圧Ｖｇ１、Ｖｇ２、Ｖｇ３の調整は、それぞれの初期温度偏差に応じて特定される所定の電圧ストロークを考慮して、段階的に行われる。
【0030】
第１のゲート電圧Ｖｇ１、第２のゲート電圧Ｖｇ２、および第３のゲート電圧Ｖｇ３を調整することによって、全てのＭＯＳＦＥＴ１０、２０、３０の温度が基準温度に対して最大許容温度偏差内にあることが達成されると同時に、ＭＯＳＦＥＴ１０、２０、３０の個々の温度が互いに最良に近似する。したがって、それぞれのＭＯＳＦＥＴ１０、２０、３０の温度負荷が均一になるため、個々の耐用年数が近似することが想定され、ひいてはＭＯＳＦＥＴ１０、２０、３０によって形成される回路の全体的な耐用年数の増加、および高い性能が想定される。
【図1】
【図2a】
【図2b】
【外国語明細書】