知財求人 - 知財ポータルサイト「IP Force」
▶ アイディーエーシー ホールディングス インコーポレイテッドの特許一覧
特開2023-106572ポーラコード化システム、プロシージャおよびシグナリングのためのサブブロック単位のインターリービング
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023106572
(43)【公開日】2023-08-01
(54)【発明の名称】ポーラコード化システム、プロシージャおよびシグナリングのためのサブブロック単位のインターリービング
(51)【国際特許分類】
H03M 13/13 20060101AFI20230725BHJP
H03M 13/27 20060101ALI20230725BHJP
H03M 13/29 20060101ALI20230725BHJP
H04L 1/00 20060101ALI20230725BHJP
【ＦＩ】
H03M13/13
H03M13/27
H03M13/29
H04L1/00 B
H04L1/00 F
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023087831
(22)【出願日】2023-05-29
(62)【分割の表示】P 2019551617の分割
【原出願日】2018-03-21
(31)【優先権主張番号】62/500,887
(32)【優先日】2017-05-03
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/474,875
(32)【優先日】2017-03-22
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/519,700
(32)【優先日】2017-06-14
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/545,615
(32)【優先日】2017-08-15
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】62/556,104
(32)【優先日】2017-09-08
(33)【優先権主張国・地域又は機関】US
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＷＣＤＭＡ
２．３ＧＰＰ
(71)【出願人】
【識別番号】316012245
【氏名又は名称】アイディーエーシー ホールディングス インコーポレイテッド
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】チュンシュアン・イエ
(72)【発明者】
【氏名】フェンジュン・シー
(72)【発明者】
【氏名】サンウォン・ホン
(72)【発明者】
【氏名】カイル・ジュン－リン・パン
(72)【発明者】
【氏名】ロバート・エル・オルセン
(57)【要約】
【課題】コード化ビットをインターリーブするための、システム、方法、および手段を開示する。
【解決手段】ワイヤレス送信／受信ユニット（ＷＴＲＵ）は、ポーラ符号化を使用して複数のポーラ符号化ビットを生成し得る。ＷＴＲＵは、複数のポーラ符号化ビットを等しいサイズのサブブロックに連続的に分割し得る。ＷＴＲＵは、インターリーバパターンを使用してサブブロックにサブブロック単位のインターリービングを適用し得る。サブブロックのサブセットに関連付けられたサブブロックは、インターリーブされ得、サブブロックの別のサブセットに関連付けられたサブブロックは、インターリーブされないことがある。サブブロック単位のインターリービングは、サブブロックの各々に関連付けられたビットをインターリーブすることなしにサブブロックにわたってインターリービングを適用することを含み得る。
【選択図】図２２
【解決手段】ワイヤレス送信／受信ユニット（ＷＴＲＵ）は、ポーラ符号化を使用して複数のポーラ符号化ビットを生成し得る。ＷＴＲＵは、複数のポーラ符号化ビットを等しいサイズのサブブロックに連続的に分割し得る。ＷＴＲＵは、インターリーバパターンを使用してサブブロックにサブブロック単位のインターリービングを適用し得る。サブブロックのサブセットに関連付けられたサブブロックは、インターリーブされ得、サブブロックの別のサブセットに関連付けられたサブブロックは、インターリーブされないことがある。サブブロック単位のインターリービングは、サブブロックの各々に関連付けられたビットをインターリーブすることなしにサブブロックにわたってインターリービングを適用することを含み得る。
【選択図】図２２
【特許請求の範囲】
【請求項1】
ワイヤレス送信／受信ユニット（ＷＴＲＵ）により実施される方法であって、
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成することと、
前記ＵＣＩビットにポーラコードを適用することであって、前記ポーラコードに関連付けられたマザーコード長は前記ＵＣＩビットの送信のためのコードワード長に基づいて決定され、前記マザーコード長は前記コードワード長より大きい、ことと、
前記ポーラコード化されたＵＣＩビットにおいてレートマッチングを実行することであって、前記コードワードについてのコードレートが閾値より小さいときに前記レートマッチングはパンクチャリング方式であり、前記コードワードについての前記コードレートが前記閾値より大きいときに前記レートマッチングは短縮方式である、ことと、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信することと、
を含む方法。
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成することと、
前記ＵＣＩビットにポーラコードを適用することであって、前記ポーラコードに関連付けられたマザーコード長は前記ＵＣＩビットの送信のためのコードワード長に基づいて決定され、前記マザーコード長は前記コードワード長より大きい、ことと、
前記ポーラコード化されたＵＣＩビットにおいてレートマッチングを実行することであって、前記コードワードについてのコードレートが閾値より小さいときに前記レートマッチングはパンクチャリング方式であり、前記コードワードについての前記コードレートが前記閾値より大きいときに前記レートマッチングは短縮方式である、ことと、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信することと、
を含む方法。
【請求項2】
前記マザーコード長は前記コードレートに基づいて決定される、請求項１に記載の方法。
【請求項3】
前記コードワードは複数のサイクリック冗長検査（ＣＲＣ）ビットを含む、請求項１に記載の方法。
【請求項4】
前記コードレートは、前記コードワード内のＵＣＩビットおよびサイクリック冗長検査（ＣＲＣ）ビットの数を前記コードワード内に符号化されたビットの数で割たものに対応する、請求項１に記載の方法。
【請求項5】
前記ポーラコードは連結ポーラコードを含む、請求項１に記載の方法。
【請求項6】
前記連結ポーラコードにおいて前記レートマッチングを実行することを更らに含む、請求項５に記載の方法。
【請求項7】
ワイヤレス送信／受信ユニット（ＷＴＲＵ）であって、
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成し、
前記ＵＣＩビットにポーラコードを適用し、前記ポーラコードに関連付けられたマザーコード長は前記ＵＣＩビットの送信のためのコードワード長に基づいて決定され、
前記マザーコード長は前記コードワード長より大きいと決定し、
前記ポーラコード化されたＵＣＩビットにおいてレートマッチングを実行し、前記コードワードについてのコードレートが閾値より小さいときに前記レートマッチングはパンクチャリング方式であり、前記コードワードについての前記コードレートが前記閾値より大きいときに前記レートマッチングは短縮方式であり、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信する、
ように構成されたプロセッサを備えた、ＷＴＲＵ。
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成し、
前記ＵＣＩビットにポーラコードを適用し、前記ポーラコードに関連付けられたマザーコード長は前記ＵＣＩビットの送信のためのコードワード長に基づいて決定され、
前記マザーコード長は前記コードワード長より大きいと決定し、
前記ポーラコード化されたＵＣＩビットにおいてレートマッチングを実行し、前記コードワードについてのコードレートが閾値より小さいときに前記レートマッチングはパンクチャリング方式であり、前記コードワードについての前記コードレートが前記閾値より大きいときに前記レートマッチングは短縮方式であり、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信する、
ように構成されたプロセッサを備えた、ＷＴＲＵ。
【請求項8】
前記プロセッサは前記マザーコード長を前記コードレートに基づいて決定するように構成されている、請求項７に記載のＷＴＲＵ。
【請求項9】
前記コードワードは複数のサイクリック冗長検査（ＣＲＣ）ビットを含む、請求項７に記載のＷＴＲＵ。
【請求項10】
前記プロセッサは、前記コードワード内のＵＣＩビットおよびサイクリック冗長検査（ＣＲＣ）ビットの数を前記コードワード内に符号化されたビットの数で割たものに基づいて、前記コードレートを決定するように構成されている、請求項７に記載のＷＴＲＵ。
【請求項11】
前記ポーラコードは連結ポーラコードを含む、請求項７に記載のＷＴＲＵ。
【請求項12】
前記プロセッサは、前記ＵＣＩビットの送信のための前記コードワード長に基づいて、前記連結ポーラコードに関連付けられた前記マザーコード長を決定するように構成されている、請求項１１に記載のＷＴＲＵ。
【請求項13】
ワイヤレス送信／受信ユニット（ＷＴＲＵ）であって、
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成し、
前記ＵＣＩビットにポーラコードを適用し、
前記ＵＣＩビットの送信のためのコードワード長に基づいて、前記ポーラコードに関連付けられたマザーコード長を決定し、
前記マザーコード長が前記コードワード長より小さいときに前記ポーラコード化されたＵＣＩビットにおいて繰り返し方式を用いてレートマッチングを実行し、
前記マザーコード長が前記コードワード長より大きくおよび前記コードワードについてのコードレートが閾値より小さいときに、前記ポーラコード化されたＵＣＩビットにおいてパンクチャリング方式を用いてレートマッチングを実行し、
前記マザーコード長が前記コードワード長より大きくおよび前記コードワードについての前記コードレートが閾値より大きいときに前記ポーラコード化されたＵＣＩビットにおいて短縮方式を用いてレートマッチングを実行し、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信する、
ように構成されたプロセッサを備えた、ＷＴＲＵ。
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成し、
前記ＵＣＩビットにポーラコードを適用し、
前記ＵＣＩビットの送信のためのコードワード長に基づいて、前記ポーラコードに関連付けられたマザーコード長を決定し、
前記マザーコード長が前記コードワード長より小さいときに前記ポーラコード化されたＵＣＩビットにおいて繰り返し方式を用いてレートマッチングを実行し、
前記マザーコード長が前記コードワード長より大きくおよび前記コードワードについてのコードレートが閾値より小さいときに、前記ポーラコード化されたＵＣＩビットにおいてパンクチャリング方式を用いてレートマッチングを実行し、
前記マザーコード長が前記コードワード長より大きくおよび前記コードワードについての前記コードレートが閾値より大きいときに前記ポーラコード化されたＵＣＩビットにおいて短縮方式を用いてレートマッチングを実行し、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信する、
ように構成されたプロセッサを備えた、ＷＴＲＵ。
【請求項14】
前記プロセッサは前記マザーコード長を前記コードレートに基づいて決定するように構成されている、請求項１３に記載のＷＴＲＵ。
【請求項15】
前記コードワードは複数のサイクリック冗長検査（ＣＲＣ）ビットを含む、請求項１３に記載のＷＴＲＵ。
【請求項16】
前記プロセッサは、前記コードワード内のＵＣＩビットおよびサイクリック冗長検査（ＣＲＣ）ビットの数を前記コードワード内に符号化されたビットの数で割たものに基づいて、前記コードレートを決定するように構成されている、請求項１３に記載のＷＴＲＵ。
【請求項17】
前記ポーラコードは連結ポーラコードを含む、請求項１３に記載のＷＴＲＵ。
【請求項18】
前記プロセッサは、前記ＵＣＩビットの送信のための前記コードワード長に基づいて、前記連結ポーラコードに関連付けられた前記マザーコード長を決定するように構成されている、請求項１７に記載のＷＴＲＵ。
【請求項19】
ワイヤレス送信／受信ユニット（ＷＴＲＵ）であって、
トランシーバと、
プロセッサであって、
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成し、
前記ＵＣＩビットにポーラコードを適用し、前記ポーラコードに関連付けられたマザーコード長は前記ＵＣＩビットの送信のためのコードワード長に基づいて決定され、
前記ポーラコード化されたＵＣＩビットにおいてレートマッチングを実行し、前記レートマッチングは、
前記マザーコード長が前記コードワード長より小さいときに繰り返し方式を用いて、
前記マザーコード長が前記コードワード長より大きく前記コードワードについてのコードレートが閾値より小さいときにパンクチャリング方式を用いて、または
前記コードワードについての前記コードレートが閾値より大きいときに短縮方式を用いて、
の１つで実行され、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信する、
ように構成されたプロセッサと、
を備えた、ＷＴＲＵ。
、ＷＴＲＵ。
トランシーバと、
プロセッサであって、
コードワード内において送信される複数のアップリンク制御情報（ＵＣＩ）ビットを生成し、
前記ＵＣＩビットにポーラコードを適用し、前記ポーラコードに関連付けられたマザーコード長は前記ＵＣＩビットの送信のためのコードワード長に基づいて決定され、
前記ポーラコード化されたＵＣＩビットにおいてレートマッチングを実行し、前記レートマッチングは、
前記マザーコード長が前記コードワード長より小さいときに繰り返し方式を用いて、
前記マザーコード長が前記コードワード長より大きく前記コードワードについてのコードレートが閾値より小さいときにパンクチャリング方式を用いて、または
前記コードワードについての前記コードレートが閾値より大きいときに短縮方式を用いて、
の１つで実行され、
前記ポーラコード化されてレートマッチングされたＵＣＩビットを送信する、
ように構成されたプロセッサと、
を備えた、ＷＴＲＵ。
、ＷＴＲＵ。
【請求項20】
前記パンクチャリング方式または前記短縮方式は、前記マザーコード長が前記コードワード長より大きいときに実行される、請求項１９に記載のＷＴＲＵ。
【発明の詳細な説明】
【技術分野】
【0001】
ポーラコード化システム、プロシージャおよびシグナリングのためのサブブロック単位のインターリービングに関する。
【背景技術】
【0002】
関連出願の相互参照
本出願は、それらの内容が参照により組み込まれる、２０１７年３月２２日に出願された米国仮特許出願第６２／４７４，８７５号、２０１７年５月３日に出願された同第６２／５００，８８７号、２０１７年６月１４日に出願された同第６２／５１９，７００号、２０１７年８月１５日に出願された同第６２／５４５，６１５号、２０１７年９月８日に出願された同第６２／５５６，１０４号の利益を主張する。
本出願は、それらの内容が参照により組み込まれる、２０１７年３月２２日に出願された米国仮特許出願第６２／４７４，８７５号、２０１７年５月３日に出願された同第６２／５００，８８７号、２０１７年６月１４日に出願された同第６２／５１９，７００号、２０１７年８月１５日に出願された同第６２／５４５，６１５号、２０１７年９月８日に出願された同第６２／５５６，１０４号の利益を主張する。
【0003】
モバイル通信は進化し続けている。モバイル通信技術の第５世代は、５Ｇと呼ばれることがある。５Ｇモバイルワイヤレス通信システムは、新無線（ＮＲ）を含む様々な無線アクセス技術（ＲＡＴ）を実装し得る。ＮＲのための使用事例は、たとえば、エクストリームモバイルブロードバンド（ｅＭＢＢ：extreme Mobile Broadband）と、超高信頼低遅延通信（ＵＲＬＬＣ：Ultra High Reliability and Low Latency Communications）と、大規模マシン型通信（ｍＭＴＣ：massive Machine Type Communications）とを含み得る。制御情報および／またはデータの送信のために使用される符号化ビットの既存のコーディング方式および処理は、コード化ビットの新しいコーディング方式および処理機構によって補足され得る。
【発明の概要】
【0004】
レートマッチングの一部としてポーラ符号化ビットをインターリーブするためのシステム、方法、および手段を開示する。ワイヤレス送信／受信ユニット（ＷＴＲＵ）は、ポーラ符号化を使用して複数のポーラ符号化ビットを生成し得る。複数のポーラ符号化ビットは、マザーコード長を使用して生成され得る。ＷＴＲＵは、複数のポーラ符号化ビットを等しいサイズのサブブロックに分割し得る。ポーラ符号化ビットは、サブブロックに連続的に分割され得る。サブブロックの各々のサイズは、マザーコード長とサブブロックの数との比であり得る。ＷＴＲＵは、インターリーバパターンを使用してサブブロックにサブブロック単位のインターリービングを適用し得る。インターリーバパターンは、式
【0005】
【数1】
【0006】
中のｄ1（）によって与えられ得る。
【0007】
サブブロックのサブセットに関連付けられたサブブロックは、インターリーブされ得、サブブロックの別のサブセットに関連付けられたサブブロックは、インターリーブされないことがある。サブブロック単位のインターリービングは、サブブロックの各々に関連付けられたビットをインターリーブすることなしにサブブロックにわたってインターリービングを適用することを含み得る。たとえば、ビットまたはサブブロックのグループはインターリーブされ得るが、サブブロック内のビットはインターリーブされないことがある。インターリーブされるサブブロックのサブセットとインターリーブされないサブブロックのサブセットとは、連続であり、重複しないことがある。
【0008】
ＷＴＲＵは、インターリーブされたサブブロックの各々からのビットを連結して、インターリーブされたビットを生成し得る。たとえば、連結されたビットは、インターリーブされるサブブロックから形成され得、一方、サブブロックの各々内のビットはインターリーブされない。インターリーブされたサブブロックの各々に関連付けられたビットは、連続的に連結され得る。ＷＴＲＵは、サーキュラバッファ中にインターリーブされたサブブロックに関連付けられたインターリーブされたビットを記憶し得る。ＷＴＲＵは、インターリーブされたビットからの送信のために複数のビット（たとえば、連続する複数のビット）を選択し得る。複数のビットは、サーキュラバッファ中に連続して記憶され得る。複数のビットは、レートマッチング方式に基づいて選択され得る。レートマッチング方式は、マザーコード長と、レートマッチングの出力サイズと、コードレートとに基づいて決定され得る。レートマッチング方式は、繰り返し方式、パンクチャリング方式、または短縮方式のうちの１つであり得る。たとえば、レートマッチング方式は、たとえば、レートマッチングの出力サイズがマザーコード長よりも長いとき、繰り返し方式であり得る。レートマッチング方式は、レートマッチングの出力サイズがマザーコード長よりも短いとき、短縮方式またはパンクチャリング方式であり得る。短縮方式とパンクチャリング方式との間での選択は、コードレートに基づき得る。
【0009】
インターリーブされるサブブロックの第１のサブセットは、いくつかのサブブロックの中間のサブブロックを含み得、インターリーブされないサブブロックの第２のサブセットは、偶数のサブブロックであり得る。サブブロックの第２のサブセットは、サブブロックの第１のサブセットの各側に等しい数のサブブロックを備える。インターリーブされるサブブロックの第３のサブセットは、サブブロックの第２のサブセットに隣接し得る。インターリーブされないサブブロックの第４のサブセットは、サブブロックの第１のサブセット、サブブロックの第２のサブセット、およびサブブロックの第３のサブセット以外のサブブロックを含み得る。サブブロックの第４のサブセットは、サブブロックの第３のサブセットに隣接し得る。
【図面の簡単な説明】
【0010】
【図1A】１つまたは複数の開示する実施形態が実装され得る例示的な通信システムを示すシステム図である。
【図2】例示的なポーラエンコーダを示す。
【図3】例示的なポーラコーディングを示す。
【図4】パリティチェック（ＰＣ）ポーラコーディングの例示的なものを示す。
【図5】ポーラコーディングを使用した制御情報の処理の一例を示す。
【図6】レートマッチング制御の例示的な実装形態を示す。
【図7】例示的なレートマッチングを示す。
【図8】例示的なビット選択を示す。
【図9】例示的なビット選択を示す。
【図10】例示的なビット選択を示す。
【図11】例示的なビット選択を示す。
【図12】例示的なビット選択を示す。
【図13】長いサイクリック冗長検査（ＣＲＣ）を用いるＣＲＣ支援型（ＣＡ）ポーラコードの例示的な符号化を示す。
【図14】長いＣＲＣを用いるＣＡポーラコードのための復号の例示的な分布を示す。
【図15】２つの別個のＣＲＣを用いるＣＡポーラコードの例示的な符号化を示す。
【図16】２つの別個のＣＲＣを用いるＣＡポーラコードの例示的な復号を示す。
【図17】ＰＣポーラコードの例示的な符号化を示す。
【図18】ＰＣポーラコードの例示的な復号を示す。
【図19】ＣＡリスト選択を用いるＰＣポーラコードの例示的な復号を示す。
【図20】サブブロックベースのパンクチャリングと前の短縮方式との間での例示的なブロック誤り率（ＢＬＥＲ）の比較を示す。
【図21】８つのサブブロックを用いるポーラコードレートマッチングのための例示的なサブブロック単位のインターリーバを示す。
【図22】１６個のサブブロックを用いるポーラコードレートマッチングのための例示的なサブブロック単位のインターリーバを示す。
【図23A】３２個のサブブロックを用いるポーラコードレートマッチングのための例示的なサブブロック単位のインターリーバを示す。
【図23B】３２個のサブブロックを用いるポーラコードレートマッチングのための例示的なサブブロック単位のインターリーバを示す。
【図23C】３２個のサブブロックを用いるポーラコードレートマッチングのための例示的なサブブロック単位のインターリーバを示す。
【図24】例示的な１６直交振幅変調（ＱＡＭ）変調を示す。
【図25】例示的な１６ＱＡＭ変調を示す。
【図26】４つの区分を用いる例示的な１６ＱＡＭ変調を示す。
【図27】２つの区分を用いる例示的な４位相シフトキーイング（ＱＰＳＫ）変調を示す。
【図28】２つの区分を用いる例示的ＱＰＳＫ変調を示す。
【図29】５つの区分を用いる例示的ＱＰＳＫ変調を示す。
【図30】例示的なチャネルインターリーバを示す。
【図31】インターリービングの一例を示す。
【図32】深さ５を用いる例示的なブロックインターリーバを示す。
【図33】遅延拡散１００ｎｓ、１／２のコードレート、およびＱＰＳＫ変調を用いるタップ付き遅延線（ＴＤＬ）－Ａチャネルモデルでの異なるインターリーバの例示的なパフォーマンス比較を示す。
【図34】遅延拡散１００ｎｓ、１／２のコードレート、および１６ＱＡＭ変調を用いるＴＤＬ－Ａチャネルモデルでの異なるインターリーバの例示的なパフォーマンス比較を示す。
【図35】遅延拡散１００ｎｓ、１／２のコードレート、および６４ＱＡＭ変調を用いるＴＤＬ－Ａチャネルモデルでの異なるインターリーバの例示的なパフォーマンス比較を示す。
【図36】行列インターリーバを使用して見られ得るパフォーマンス改善の一例を示す。
【図37】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図38】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図39】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図40】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図41】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図42】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図43】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図44】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図45】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図46】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図47】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図48】本明細書で開示する様々な例示的な方法および方式の例示的なパフォーマンス比較を示す。
【図49】例示的な三角インターリーバを示す。
【図50】例示的な三角インターリーバを示す。
【図51】例示的なポーラ符号化システムを示す。
【発明を実施するための形態】
【0011】
次に、例示的な例の詳細な説明について、様々な図を参照しながら説明する。この説明が可能な実装形態の詳細な例を提供するが、詳細は例示的なものであり、適用範囲を全く限定しないことに留意されたい。
【0012】
図１Ａは、１つまたは複数の開示する実施形態が実装され得る例示的な通信システム１００を示す図である。通信システム１００は、複数のワイヤレスユーザに音声、データ、ビデオ、メッセージング、ブロードキャストなどのコンテンツを与える多元接続システムであり得る。通信システム１００は、ワイヤレス帯域幅を含むシステムリソースの共有を通してそのようなコンテンツに複数のワイヤレスユーザがアクセスすることを可能にし得る。たとえば、通信システム１００は、符号分割多元接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、直交ＦＤＭＡ（ＯＦＤＭＡ）、シングルキャリアＦＤＭＡ（ＳＣ－ＦＤＭＡ）、ゼロテールユニークワードＤＦＴ拡散ＯＦＤＭ（ＺＴ ＵＷ ＤＴＳ－ｓ ＯＦＤＭ：zero-tail unique-word DFT-Spread OFDM）、ユニークワードＯＦＤＭ（ＵＷ－ＯＦＤＭ：unique word OFDM）、リソースブロックフィルタ処理済みＯＦＤＭ（resource block-filtered OFDM）、フィルタバンクマルチキャリア（ＦＢＭＣ：filter bank multicarrier）などの１つまたは複数のチャネルアクセス方法を採用し得る。
【0013】
図１Ａに示すように、通信システム１００は、ワイヤレス送信／受信ユニット（ＷＴＲＵ）１０２ａ、１０２ｂ、１０２ｃ、１０２ｄと、ＲＡＮ１０４／１１３と、ＣＮ１０６／１１５と、公衆交換電話網（ＰＳＴＮ）１０８と、インターネット１１０と、他のネットワーク１１２とを含み得るが、開示する実施形態が、任意の数のＷＴＲＵ、基地局、ネットワーク、および／またはネットワーク要素を企図することを諒解されよう。ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの各々は、ワイヤレス環境において動作および／または通信するように構成された任意のタイプのデバイスであり得る。例として、いずれかが「局」および／または「ＳＴＡ」と呼ばれることがあるＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄは、ワイヤレス信号を送信および／または受信するように構成され得、ユーザ機器（ＵＥ）、移動局、固定またはモバイル加入者ユニット、サブスクリプションベースのユニット、ページャ、セルラー電話、携帯情報端末（ＰＤＡ）、スマートフォン、ラップトップ、ネットブック、パーソナルコンピュータ、ワイヤレスセンサ、ホットスポットまたはＭｉ－Ｆｉデバイス、モノのインターネット（ＩｏＴ）デバイス、ウォッチまたは他のウェアラブルなもの、ヘッドマウントディスプレイ（ＨＭＤ）、ビークル、ドローン、医療デバイスおよびアプリケーション（たとえば、遠隔手術）、産業用デバイスおよびアプリケーション（たとえば、産業および／または自動処理チェーンコンテキストで動作するロボットおよび／または他のワイヤレスデバイス）、家庭用電子機器デバイス、商用および／または産業用ワイヤレスネットワーク上で動作するデバイスなどを含み得る。ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃおよび１０２ｄのいずれかは、互換的にＵＥと呼ばれることがある。
【0014】
通信システム１００はまた、基地局１１４ａおよび／または基地局１１４ｂを含み得る。基地局１１４ａ、１１４ｂの各々は、ＣＮ１０６／１１５、インターネット１１０、および／または他のネットワーク１１２などの１つまたは複数の通信ネットワークへのアクセスを容易にするためにＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄのうちの少なくとも１つとワイヤレスにインターフェースするように構成された任意のタイプのデバイスであり得る。例として、基地局１１４ａ、１１４ｂは、送受信基地局（ＢＴＳ）、ノードＢ、ｅノードＢ、ホームノードＢ、ホームｅノードＢ、ｇＮＢ、ＮＲノードＢ、サイトコントローラ、アクセスポイント（ＡＰ）、ワイヤレスルータなどであり得る。基地局１１４ａ、１１４ｂが単一の要素として示されているが、基地局１１４ａ、１１４ｂが任意の数の相互接続された基地局および／またはネットワーク要素を含み得ることを諒解されよう。
【0015】
基地局１１４ａは、他の基地局および／または基地局コントローラ（ＢＳＣ）、無線ネットワークコントローラ（ＲＮＣ）、リレーノードなどのネットワーク要素（図示せず）をも含み得るＲＡＮ１０４／１１３の一部であり得る。基地局１１４ａおよび／または基地局１１４ｂは、セル（図示せず）と呼ばれることがある１つまたは複数のキャリア周波数上でワイヤレス信号を送信および／または受信するように構成され得る。これらの周波数は、認可スペクトル、無認可スペクトル、または認可スペクトルと無認可スペクトルとの組合せ中にあり得る。セルは、比較的固定され得るか、または時間とともに変化し得る特定の地理的エリアにワイヤレスサービスのためのカバレージを与え得る。セルは、セルセクタにさらに分割され得る。たとえば、基地局１１４ａに関連付けられたセルは、３つのセクタに分割され得る。したがって、一実施形態では、基地局１１４ａは、３つのトランシーバ、すなわち、セルのセクタごとに１つを含み得る。一実施形態では、基地局１１４ａは、多入力多出力（ＭＩＭＯ）技術を採用し得、セルのセクタごとに複数のトランシーバを利用し得る。たとえば、所望の空間的方向で信号を送信および／または受信するために、ビームフォーミングが使用され得る。
【0016】
基地局１１４ａ、１１４ｂは、任意の好適なワイヤレス通信リンク（たとえば、無線周波数（ＲＦ）、マイクロ波、センチメートル波、マイクロメートル波、赤外線（ＩＲ）、紫外線（ＵＶ）、可視光など）であり得るエアインターフェース１１６を介してＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄのうちの１つまたは複数と通信し得る。エアインターフェース１１６は、任意の好適な無線アクセス技術（ＲＡＴ）を使用して確立され得る。
【0017】
より詳細には、上記のように、通信システム１００は、多元接続システムであり得、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡ、ＳＣ－ＦＤＭＡなどの１つまたは複数のチャネルアクセス方式を採用し得る。たとえば、ＲＡＮ１０４／１１３中の基地局１１４ａおよびＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、広帯域ＣＤＭＡ（ＷＣＤＭＡ）を使用してエアインターフェース１１５／１１６／１１７を確立し得るユニバーサル移動体（電話）通信システム（ＵＭＴＳ）地上波無線アクセス（ＵＴＲＡ）などの無線技術を実装し得る。ＷＣＤＭＡは、高速パケットアクセス（ＨＳＰＡ）および／または発展型ＨＳＰＡ（ＨＳＰＡ＋）などの通信プロトコルを含み得る。ＨＳＰＡは、高速ダウンリンク（ＤＬ）パケットアクセス（ＨＳＤＰＡ）および／または高速ＵＬパケットアクセス（ＨＳＵＰＡ）を含み得る。
【0018】
一実施形態では、基地局１１４ａおよびＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、ロングタームエボリューション（ＬＴＥ）および／またはＬＴＥアドバンスト（ＬＴＥ－Ａ）および／またはＬＴＥアドバンストプロ（ＬＴＥ－Ａ Ｐｒｏ）を使用してエアインターフェース１１６を確立し得る発展型ＵＭＴＳ地上波無線アクセス（Ｅ－ＵＴＲＡ）などの無線技術を実装し得る。
【0019】
一実施形態では、基地局１１４ａおよびＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、新無線（ＮＲ）を使用してエアインターフェース１１６を確立し得るＮＲ無線アクセスなどの無線技術を実装し得る）。
【0020】
一実施形態では、基地局１１４ａおよびＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、複数の無線アクセス技術を実装し得る。たとえば、基地局１１４ａおよびＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、たとえば、デュアル接続性（ＤＣ）原理を使用してＬＴＥ無線アクセスとＮＲ無線アクセスとを一緒に実装し得る。したがって、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃによって利用されるエアインターフェースは、複数のタイプの無線アクセス技術および／または複数のタイプの基地局（たとえば、ｅＮＢおよびｇＮＢ）との間で送られる送信によって特徴づけられ得る。
【0021】
他の実施形態では、基地局１１４ａおよびＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、ＩＥＥＥ８０２．１１（すなわち、ワイヤレスフィデリティー（ＷｉＦｉ）、ＩＥＥＥ８０２．１６（すなわち、ワールドワイドインターオペラビリティフォーマイクロウェーブアクセス（ＷｉＭＡＸ））、ＣＤＭＡ２０００、ＣＤＭＡ２０００ １Ｘ、ＣＤＭＡ２０００ＥＶ－ＤＯ、Ｉｎｔｅｒｉｍ Ｓｔａｎｄａｒｄ２０００（ＩＳ－２０００）、Ｉｎｔｅｒｉｍ Ｓｔａｎｄａｒｄ９５（ＩＳ－９５）、Ｉｎｔｅｒｉｍ Ｓｔａｎｄａｒｄ８５６（ＩＳ－８５６）、グローバルシステムフォーモバイルコミュニケーションズ（ＧＳＭ）、ＧＳＭ進化型高速データレート（ＥＤＧＥ）、ＧＳＭ ＥＤＧＥ（ＧＥＲＡＮ）などの無線技術を実装し得る。
【0022】
図１Ａ中の基地局１１４ｂは、たとえば、ワイヤレスルータ、ホームノードＢ、ホームｅノードＢ、またはアクセスポイントであり得、職場、家庭、ビークル、構内、産業設備、（たとえば、ドローンが使用するための）空中回廊、道路などの局所的エリアでのワイヤレス接続性を容易にすることのために任意の好適なＲＡＴを利用し得る。一実施形態では、基地局１１４ｂおよびＷＴＲＵ１０２ｃ、１０２ｄは、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）を確立するためにＩＥＥＥ８０２．１１などの無線技術を実装し得る。一実施形態では、基地局１１４ｂおよびＷＴＲＵ１０２ｃ、１０２ｄは、ワイヤレスパーソナルエリアネットワーク（ＷＰＡＮ）を確立するためにＩＥＥＥ８０２．１５などの無線技術を実装し得る。また別の実施形態中で、基地局１１４ｂおよびＷＴＲＵ１０２ｃ、１０２ｄは、ピコセルまたはフェムトセルを確立するためにセルラーベースのＲＡＴ（たとえば、ＷＣＤＭＡ、ＣＤＭＡ２０００、ＧＳＭ、ＬＴＥ、ＬＴＥ－Ａ、ＬＴＥ－Ａ Ｐｒｏ、ＮＲなど）を利用し得る。図１Ａに示すように、基地局１１４ｂは、インターネット１１０への直接接続を有し得る。したがって、基地局１１４ｂは、ＣＮ１０６／１１５を介してインターネット１１０にアクセスする必要がないことがある。
【0023】
ＲＡＮ１０４／１１３は、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄのうちの１つまたは複数に音声、データ、アプリケーション、および／またはボイスオーバーインターネットプロトコル（ＶｏＩＰ）サービスを与えるように構成された任意のタイプのネットワークであり得るＣＮ１０６／１１５と通信していることがある。データは、異なるスループット要件、レイテンシ要件、誤り耐性要件、信頼性要件、データスループット要件、モビリティ要件などの変動するサービス品質（ＱｏＳ）要件を有し得る。ＣＮ１０６／１１５は、呼の制御、課金サービス、モバイルロケーションベースのサービス、プリペイド発呼、インターネット接続性、ビデオ配信などを与え、および／またはユーザ認証などの高レベルなセキュリティ関数を実行し得る。図１Ａには示されていないが、ＲＡＮ１０４／１１３および／またはＣＮ１０６／１１５が、ＲＡＮ１０４／１１３と同じＲＡＴまたは異なるＲＡＴを採用する他のＲＡＮと直接的または間接的に通信していることがあることを諒解されよう。たとえば、ＮＲ無線技術を利用していることがあるＲＡＮ１０４／１１３に接続されることに加えて、ＣＮ１０６／１１５はまた、ＧＳＭ、ＵＭＴＳ、ＣＤＭＡ２０００、ＷｉＭＡＸ、Ｅ－ＵＴＲＡ、またはＷｉＦｉ無線技術を採用する別のＲＡＮ（図示せず）と通信していることがある。
【0024】
ＣＮ１０６／１１５はまた、ＰＳＴＮ１０８、インターネット１１０、および／または他のネットワーク１１２にアクセスするためにＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄのためのゲートウェイとして働き得る。ＰＳＴＮ１０８は、簡易電話サービス（ＰＯＴＳ）を与える回線交換電話網を含み得る。インターネット１１０は、ＴＣＰ／ＩＰインターネットプロトコルスイート中で伝送制御プロトコル（ＴＣＰ）、ユーザデータグラムプロトコル（ＵＤＰ）および／またはインターネットプロトコル（ＩＰ）などの共通の通信プロトコルを使用する相互接続されたコンピュータネットワークおよびデバイスのグローバルシステムを含み得る。ネットワーク１１２は、他のサービスプロバイダによって所有および／または動作されるワイヤードおよび／またはワイヤレス通信ネットワークを含み得る。たとえば、ネットワーク１１２は、ＲＡＮ１０４／１１３と同じＲＡＴまたは異なるＲＡＴを採用し得る１つまたは複数のＲＡＮに接続された別のＣＮを含み得る。
【0025】
通信システム１００中でＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄの一部または全部は、マルチモード能力を含み得る（たとえば、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄは、異なるワイヤレスリンクを介して異なるワイヤレスネットワークと通信するための複数のトランシーバを含み得る）。たとえば、図１Ａに示すＷＴＲＵ１０２ｃは、セルラーベースの無線技術を採用し得る基地局１１４ａと通信し、ＩＥＥＥ８０２無線技術を採用し得る基地局１１４ｂと通信するように構成され得る。
【0026】
図１Ｂは、例示的なＷＴＲＵ１０２を示すシステム図である。図１Ｂに示すように、ＷＴＲＵ１０２は、特に、プロセッサ１１８、トランシーバ１２０、送信／受信要素１２２、スピーカ／マイクロフォン１２４、キーパッド１２６、ディスプレイ／タッチパッド１２８、取外し不能メモリ１３０、取外し可能メモリ１３２、電源１３４、全地球測位システム（ＧＰＳ）チップセット１３６、および／または他の周辺機器１３８を含み得る。ＷＴＲＵ１０２が、実施形態に一致したままでありながら、上記の要素の任意の部分組合せを含み得ることを諒解されよう。
【0027】
プロセッサ１１８は、汎用プロセッサ、専用プロセッサ、従来のプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアに関連する１つまたは複数のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）回路、任意の他のタイプの集積回路（ＩＣ）、状態機械などであり得る。プロセッサ１１８は、信号コーディング、データ処理、電力制御、入出力処理、および／またはＷＴＲＵ１０２がワイヤレス環境において動作することを可能にする任意の他の機能を実行し得る。プロセッサ１１８は、送信／受信要素１２２に結合され得るトランシーバ１２０に結合され得る。図１Ｂに、別個の構成要素としてプロセッサ１１８とトランシーバ１２０とを示しているが、プロセッサ１１８とトランシーバ１２０とが電子パッケージまたはチップ中で一緒に統合され得ることを諒解されよう。
【0028】
送信／受信要素１２２は、エアインターフェース１１６を介して基地局（たとえば、基地局１１４ａ）に信号を送信し、それから信号を受信するように構成され得る。たとえば、一実施形態では、送信／受信要素１２２は、ＲＦ信号を送信および／または受信するように構成されたアンテナであり得る。一実施形態では、送信／受信要素１２２は、たとえば、ＩＲ、ＵＶ、または可視光信号を送信および／または受信するように構成されたエミッタ／検出器であり得る。また別の実施形態では、送信／受信要素１２２は、ＲＦ信号と光信号との両方を送信および／または受信するように構成され得る。送信／受信要素１２２が、ワイヤレス信号の任意の組合せを送信および／または受信するように構成され得ることを諒解されよう。
【0029】
送信／受信要素１２２が単一の要素として図１Ｂに示されているが、ＷＴＲＵ１０２は任意の数の送信／受信要素１２２を含み得る。より詳細には、ＷＴＲＵ１０２は、ＭＩＭＯ技術を採用し得る。したがって、一実施形態では、ＷＴＲＵ１０２は、エアインターフェース１１６を介してワイヤレス信号を送信および受信するための２つ以上の送信／受信要素１２２（たとえば、複数のアンテナ）を含み得る。
【0030】
トランシーバ１２０は、送信／受信要素１２２によって送信されるべきである信号を変調し、送信／受信要素１２２によって受信された信号を復調するように構成され得る。上記のように、ＷＴＲＵ１０２は、マルチモード能力を有し得る。したがって、トランシーバ１２０は、ＷＴＲＵ１０２が、たとえば、ＮＲおよびＩＥＥＥ８０２．１１などの複数のＲＡＴを介して通信することを可能にするための複数のトランシーバを含み得る。
【0031】
ＷＴＲＵ１０２のプロセッサ１１８は、スピーカ／マイクロフォン１２４、キーパッド１２６、および／またはディスプレイ／タッチパッド１２８（たとえば、液晶ディスプレイ（ＬＣＤ）ディスプレイユニットまたは有機発光ダイオード（ＯＬＥＤ）ディスプレイユニット）に結合され得、それらからユーザ入力データを受信し得る。プロセッサ１１８はまた、スピーカ／マイクロフォン１２４、キーパッド１２６、および／またはディスプレイ／タッチパッド１２８にユーザデータを出力し得る。さらに、プロセッサ１１８は、取外し不能メモリ１３０および／または取外し可能メモリ１３２などの任意のタイプの好適なメモリから情報にアクセスし、それの中にデータを記憶し得る。取外し不能メモリ１３０は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、ハードディスク、または任意の他のタイプのメモリストレージデバイスを含み得る。取外し可能メモリ１３２は、加入者識別モジュール（ＳＩＭ）カード、メモリスティック、セキュアデジタル（ＳＤ）メモリカードなどを含み得る。他の実施形態では、プロセッサ１１８は、サーバまたはホームコンピュータ（図示せず）上など、ＷＴＲＵ１０２上に物理的に位置しないメモリからの情報にアクセスし、その中にデータを記憶し得る。
【0032】
プロセッサ１１８は、電源１３４から電力を受電し得、ＷＴＲＵ１０２中の他の構成要素に電力を分散および／または制御するように構成され得る。電源１３４は、ＷＴＲＵ１０２に電力供給するための任意の好適なデバイスであり得る。たとえば、電源１３４は、１つまたは複数の乾電池バッテリ（たとえば、ニッケルカドミウム（ＮｉＣｄ）、ニッケル亜鉛（ＮｉＺｎ）、ニッケル水素（ＮｉＭＨ）、リチウムイオン（Ｌｉ－ｉｏｎ）など）、太陽電池、燃料電池などを含み得る。
【0033】
プロセッサ１１８はまた、ＷＴＲＵ１０２の現在のロケーションに関するロケーション情報（たとえば、経度および緯度）を与えるように構成され得るＧＰＳチップセット１３６に結合され得る。ＧＰＳチップセット１３６からの情報に加えて、または、それの代わりに、ＷＴＲＵ１０２は、基地局（たとえば、基地局１１４ａ、１１４ｂ）からエアインターフェース１１６を介してロケーション情報を受信し、および／または２つ以上の近くの基地局から受信している信号のタイミングに基づいてそれのロケーションを決定し得る。ＷＴＲＵ１０２が、実施形態に一致したままでありながら、任意の好適なロケーション決定方法によってロケーション情報を捕捉し得ることを諒解されよう。
【0034】
プロセッサ１１８は、追加の特徴、機能および／またはワイヤードもしくはワイヤレス接続性を与える１つまたは複数のソフトウェアおよび／またはハードウェアモジュールを含み得る他の周辺機器１３８にさらに結合され得る。たとえば、周辺機器１３８は、加速度計、ｅコンパス、衛星トランシーバ、（写真および／またはビデオのための）デジタルカメラ、ユニバーサルシリアルバス（ＵＳＢ）ポート、振動デバイス、テレビジョントランシーバ、ハンズフリーヘッドセット、Ｂｌｕｅｔｏｏｔｈ（登録商標）モジュール、周波数変調（ＦＭ）無線ユニット、デジタル音楽プレーヤ、メディアプレーヤ、ビデオゲームプレーヤモジュール、インターネットブラウザ、バーチャルリアリティおよび／または拡張現実（ＶＲ／ＡＲ）デバイス、アクティビティトラッカなどを含み得る。周辺機器１３８は、１つまたは複数のセンサを含み得、センサは、ジャイロスコープ、加速度計、ホール効果センサ、磁力計、向きセンサ、近接センサ、温度センサ、時間センサ、ジオロケーションセンサ、高度計、光センサ、タッチセンサ、磁力計、気圧計、ジェスチャセンサ、生体センサ、および／または湿度センサのうちの１つまたは複数であり得る。
【0035】
ＷＴＲＵ１０２は、（たとえば、（たとえば、送信のための）ＵＬと（たとえば、受信のための）ダウンリンクとの両方のためのサブフレームに関連付けられた）一部のまたは全部の信号の送信および受信が並列および／または同時であり得る全二重無線を含み得る。全二重無線は、ハードウェア（たとえば、チョーク）またはプロセッサ（たとえば、別個のプロセッサ（図示せず）またはプロセッサ１１８を介する）を介した信号処理のいずれかを介して自己干渉をなくすおよびまたは実質的に小さくするために干渉管理ユニットを含み得る。一実施形態では、ＷＲＴＵ１０２は、フイッチ（（たとえば、送信のための）ＵＬまたは（たとえば、受信のための）ダウンリンクのいずれかのための特定のサブフレームに関連付けられた）信号の一部または全部の送信および受信のための半二重無線を含み得る。
【0036】
図１Ｃは、一実施形態による、ＲＡＮ１０４およびＣＮ１０６を示すシステム図である。上記のように、ＲＡＮ１０４は、エアインターフェース１１６を介してＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃと通信するためにＥ－ＵＴＲＡ無線技術を採用し得る。ＲＡＮ１０４はまた、ＣＮ１０６と通信していることがある。
【0037】
ＲＡＮ１０４は、ｅノードＢ１６０ａ、１６０ｂ、１６０ｃを含み得るが、ＲＡＮ１０４が、実施形態に一致したままでありながら、任意の数のｅノードＢを含み得ることを諒解されよう。ｅノードＢ１６０ａ、１６０ｂ、１６０ｃはそれぞれ、エアインターフェース１１６を介してＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃと通信するための１つまたは複数のトランシーバを含み得る。一実施形態では、ｅノードＢ１６０ａ、１６０ｂ、１６０ｃは、ＭＩＭＯ技術を実装し得る。したがって、ｅノードＢ１６０ａは、たとえば、ＷＴＲＵ１０２ａにワイヤレス信号を送信するおよび／またはそれからワイヤレス信号を受信するために複数のアンテナを使用し得る。
【0038】
ｅノードＢ１６０ａ、１６０ｂ、１６０ｃの各々は、特定のセル（図示せず）に関連付けられ得、無線リソース管理決定、ハンドオーバ決定、ＵＬおよび／またはＤＬにおけるユーザのスケジューリングなどを扱うように構成され得る。図１Ｃに示すように、ｅノードＢ１６０ａ、１６０ｂ、１６０ｃは、Ｘ２インターフェースを介して互いと通信し得る。
【0039】
図１Ｃに示すＣＮ１０６は、モビリティ管理エンティティ（ＭＭＥ）１６２と、サービングゲートウェイ（ＳＧＷ）１６４と、パケットデータネットワーク（ＰＤＮ）ゲートウェイ（またはＰＧＷ）１６６とを含み得る。上記の要素の各々がＣＮ１０６の一部として示されているが、これらの要素のいずれかがＣＮオペレータ以外のエンティティによって所有および／または動作され得ることを諒解されよう。
【0040】
ＭＭＥ１６２は、Ｓ１インターフェースを介してＲＡＮ１０４中のｅノードＢ１６２ａ、１６２ｂ、１６２ｃの各々に接続され得、制御ノードとして働き得る。たとえば、ＭＭＥ１６２は、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃのユーザを認証すること、ベアラのアクティブ化／非アクティブ化、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃの初期アタッチ（initial attach）中に特定のサービングゲートウェイを選択することなどを担当し得る。ＭＭＥ１６２は、ＲＡＮ１０４とＧＳＭおよび／またはＷＣＤＭＡなどの他の無線技術を採用する他のＲＡＮ（図示せず）との間で切り替えるための制御プレーン機能を与え得る。
【0041】
ＳＧＷ１６４は、Ｓ１インターフェースを介してＲＡＮ１０４中のｅノードＢ１６０ａ、１６０ｂ、１６０ｃの各々に接続され得る。ＳＧＷ１６４は、概して、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃとの間でユーザデータパケットをルーティングおよび転送し得る。ＳＧＷ１６４は、ｅノードＢ間のハンドオーバ中にユーザプレーンをアンカリングすること、ＤＬデータがＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃのために利用可能であるときにページングをトリガすること、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃのコンテキストを管理および記憶することなどの他の機能を実行し得る。
【0042】
ＳＧＷ１６４は、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃとＩＰ対応デバイスとの間の通信を容易にするためにインターネット１１０などのパケット交換ネットワークへのアクセスをＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃに与え得るＰＧＷ１６６に接続され得る。
【0043】
ＣＮ１０６は、他のネットワークとの通信を容易にし得る。たとえば、ＣＮ１０６は、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃと従来の固定通信デバイスとの間の通信を容易にするためにＰＳＴＮ１０８などの回線交換ネットワークへのアクセスをＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃに与え得る。たとえば、ＣＮ１０６は、ＣＮ１０６とＰＳＴＮ１０８との間のインターフェースとして働くＩＰゲートウェイ（たとえば、ＩＰマルチメディアサブシステム（ＩＭＳ）サーバ）を含み得るかまたはそれと通信し得る。さらに、ＣＮ１０６は、他のサービスプロバイダによって所有および／または動作される他のワイヤードおよび／またはワイヤレスネットワークを含み得る他のネットワーク１１２へのアクセスをＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃに与え得る。
【0044】
ＷＴＲＵがワイヤレス端末として図１Ａ～図１Ｄに記載されているが、そのような端末が（たとえば、一時的にまたは永続的に）使用し得るいくつかの代表的な実施形態では、ワイヤード通信が通信ネットワークとインターフェースすると考えられる。
【0045】
代表的な実施形態では、他のネットワーク１１２は、ＷＬＡＮであり得る。
【0046】
インフラストラクチャ基本サービスセット（ＢＳＳ）モードのＷＬＡＮは、ＢＳＳのためのアクセスポイント（ＡＰ）とＡＰに関連付けられた１つまたは複数の局（ＳＴＡ）とを有し得る。ＡＰは、配信システム（ＤＳ）またはＢＳＳを出入りするトラフィックを搬送する別のタイプのワイヤード／ワイヤレスネットワークへのアクセスまたはインターフェースを有し得る。ＢＳＳの外部から発信するＳＴＡへのトラフィックは、ＡＰを通して到着し得、ＳＴＡに送出され得る。ＢＳＳ外の宛先にＳＴＡから発信されたトラフィックは、それぞれの宛先に配信されるためにＡＰに送られ得る。ＢＳＳ内のＳＴＡ間のトラフィックは、ＡＰを通して送られることがあり、たとえば、ここで、ソースＳＴＡはＡＰにトラフィックを送り得、ＡＰは、宛先ＳＴＡにトラフィックを送出し得る。ＢＳＳ内のＳＴＡ間のトラフィックは、ピアツーピアトラフィックと見なされるおよび／またはそう呼ばれることがある。ピアツーピアトラフィックは、ダイレクトリンクセットアップ（ＤＬＳ）を用いてソースＳＴＡと宛先ＳＴＡとの間で（たとえば、それらの間で直接）送られ得る。いくつかの代表的な実施形態では、ＤＬＳは、８０２．１１ｅ ＤＬＳまたは８０２．１１ｚトンネリングされたＤＬＳ（ＴＤＬＳ：tunneled DLS）を使用し得る。独立ＢＳＳ（ＩＢＳＳ）モードを使用するＷＬＡＮはＡＰを有しないことがあり、ＩＢＳＳ内のまたはそれを使用するＳＴＡ（たとえば、ＳＴＡのすべて）は互いに直接通信し得る。ＩＢＳＳ通信モードは、時々、本明細書では「アドホック」通信モードと呼ぶことがある。
【0047】
８０２．１１ａｃインフラストラクチャ動作モードまたは同様の動作モードを使用するとき、ＡＰは、１次チャネルなどの固定チャネル上でビーコンを送信し得る。１次チャネルは、固定幅（たとえば、２０ＭＨｚ幅の帯域幅）であるか、またはシグナリングを介して動的に設定された幅であり得る。１次チャネルは、ＢＳＳの動作チャネルであり得、ＡＰとの接続を確立するためにＳＴＡによって使用され得る。いくつかの代表的な実施形態では、キャリア検知多重アクセス／衝突回避（ＣＳＭＡ／ＣＡ）が、たとえば、イン８０２．１１システム中に実装され得る。ＣＳＭＡ／ＣＡでは、ＡＰを含むＳＴＡ（たとえば、あらゆるＳＴＡ）が１次チャネルを感知し得る。１次チャネルが特定のＳＴＡによって感知／検出されるおよび／またはビジーであると決定される場合、特定のＳＴＡはバックオフし得る。１つのＳＴＡ（たとえば、ただ１つの局）が、所与のＢＳＳ中で任意の所与の時間に送信し得る。
【0048】
高スループット（ＨＴ）のＳＴＡは、４０ＭＨｚ幅のチャネルを形成するために、たとえば、隣接するまたは隣接していない２０ＭＨｚのチャネルとの１次の２０ＭＨｚのチャネルの組合せを介した通信のために４０ＭＨｚ幅のチャネルを使用し得る。
【0049】
極高スループット（ＶＨＴ）のＳＴＡは、２０ＭＨｚ、４０ＭＨｚ、８０ＭＨｚ、および／または１６０ＭＨｚ幅のチャネルをサポートし得る。４０ＭＨｚおよび／または８０ＭＨｚのチャネルは、連続する２０ＭＨｚのチャネルを組み合わせることによって形成され得る。１６０ＭＨｚのチャネルは、８つの連続する２０ＭＨｚのチャネルを組み合わせることによって、または８０＋８０構成と呼ばれることがある２つの不連続の８０ＭＨｚのチャネルを組み合わせることによって形成され得る。８０＋８０構成では、データは、チャネル符号化後に、２つのストリームにデータを分割し得るセグメントパーサを通してパスされ得る。逆高速フーリエ変換（ＩＦＦＴ）処理と時間領域処理とが別々に各ストリームに対して行われ得る。ストリームは、２つの８０ＭＨｚのチャネル上にマッピングされ得、データは、送信ＳＴＡによって送信され得る。受信ＳＴＡの受信機では、８０＋８０構成について上記で説明した動作が逆行され得、組み合わされたデータが媒体アクセス制御（ＭＡＣ）に送られ得る。
【0050】
８０２．１１ａｆおよび８０２．１１ａｈによってサブ１ＧＨｚ動作モードがサポートされる。チャネル動作帯域幅およびキャリアは、８０２．１１ｎおよび８０２．１１ａｃで使用されるものと比較して８０２．１１ａｆおよび８０２．１１ａｈでは低減される。８０２．１１ａｆは、ＴＶホワイトスペース（ＴＶＷＳ）スペクトル中の５ＭＨｚ、１０ＭＨｚ、および２０ＭＨｚの帯域幅をサポートし、８０２．１１ａｈは、非ＴＶＷＳスペクトルを使用して１ＭＨｚ、２ＭＨｚ、４ＭＨｚ、８ＭＨｚ、および１６ＭＨｚの帯域幅をサポートする。代表的な実施形態によれば、８０２．１１ａｈは、マクロカバレージエリア中のＭＴＣデバイスなどのメータ型制御／マシン型通信をサポートし得る。ＭＴＣデバイスは、いくつかの能力、たとえば、いくつかのおよび／または限定された帯域幅のサポート（たとえば、それだけのサポート）を含む限定された能力を有し得る。ＭＴＣデバイスは、（たとえば、非常に長いバッテリ寿命を維持するために）しきい値を上回るバッテリ寿命をもつバッテリを含み得る。
【0051】
８０２．１１ｎ、８０２．１１ａｃ、８０２．１１ａｆ、および８０２．１１ａｈなどの複数のチャネルおよびチャネル帯域幅をサポートし得るＷＬＡＮシステムは、１次チャネルとして指定され得るチャネルを含む。１次チャネルは、ＢＳＳ中のすべてのＳＴＡによってサポートされる最大の共通動作帯域幅に等しい帯域幅を有し得る。１次チャネルの帯域幅は、ＢＳＳ中で動作するすべてのＳＴＡの中から、最小の帯域幅動作モードをサポートするＳＴＡによって設定および／または限定され得る。８０２．１１ａｈの例では、ＡＰおよびＢＳＳ中の他のＳＴＡが、２ＭＨｚ、４ＭＨｚ、８ＭＨｚ、１６ＭＨｚ、および／または他のチャネル帯域幅動作モードをサポートする場合でも、１次チャネルは、１ＭＨｚモードをサポートする（たとえば、それだけをサポートする）ＳＴＡ（たとえば、ＭＴＣタイプのデバイス）について１ＭＨｚ幅であり得る。キャリア検知および／またはネットワーク割振りベクトル（ＮＡＶ）の設定は、１次チャネルのステータスに依存し得る。たとえば（１ＭＨｚ動作モードだけをサポートする）ＳＴＡのために１次チャネルがビジーである場合、周波数帯域の大部分がアイドルのままであり、利用可能であり得る場合であっても、ＡＰに利用可能な周波数帯域全体を送信することがビジーであると見なされ得る。
【0052】
米国では、８０２．１１ａｈによって使用され得る利用可能な周波数帯域は、９０２ＭＨｚから９２８ＭＨｚまである。韓国では、利用可能な周波数帯域は、９１７．５ＭＨｚから９２３．５ＭＨｚまである。日本では、利用可能な周波数帯域は、９１６．５ＭＨｚから９２７．５ＭＨｚまである。８０２．１１ａｈのために利用可能な総帯域幅は、国コードに応じて６ＭＨｚから２６ＭＨｚである。
【0053】
図１Ｄは、一実施形態による、ＲＡＮ１１３およびＣＮ１１５を示すシステム図である。上記のように、ＲＡＮ１１３は、エアインターフェース１１６を介してＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃと通信するためにＮＲ無線技術を採用し得る。ＲＡＮ１１３はまた、ＣＮ１１５と通信していることがある。
【0054】
ＲＡＮ１１３は、ｇＮＢ１８０ａ、１８０ｂ、１８０ｃを含み得るが、ＲＡＮ１１３が、実施形態に一致したままでありながら、任意の数のｇＮＢを含み得ることを諒解されよう。ｇＮＢ１８０ａ、１８０ｂ、１８０ｃはそれぞれ、エアインターフェース１１６を介してＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃと通信するための１つまたは複数のトランシーバを含み得る。一実施形態では、ｇＮＢ１８０ａ、１８０ｂ、１８０ｃは、ＭＩＭＯ技術を実装し得る。たとえば、ｇＮＢ１８０ａ、１０８ｂは、ｇＮＢ１８０ａ、１８０ｂ、１８０ｃに信号を送信し、および／またはそれから信号を受信するためにビームフォーミングを利用し得る。したがって、ｇＮＢ１８０ａは、たとえば、ＷＴＲＵ１０２ａにワイヤレス信号を送信し、および／またはそれからワイヤレス信号を受信するために複数のアンテナを使用し得る。一実施形態では、ｇＮＢ１８０ａ、１８０ｂ、１８０ｃは、キャリアアグリゲーション技術を実装し得る。たとえば、ｇＮＢ１８０ａは、ＷＴＲＵ１０２ａ（図示せず）に複数コンポーネントキャリアを送信し得る。これらのコンポーネントキャリアのサブセットは、無認可スペクトル上にあり得るが、残りのコンポーネントキャリアは、認可スペクトル上にあり得る。一実施形態では、ｇＮＢ１８０ａ、１８０ｂ、１８０ｃは、協調マルチポイント（ＣｏＭＰ）技術を実装し得る。たとえば、ＷＴＲＵ１０２ａは、ｇＮＢ１８０ａおよびｇＮＢ１８０ｂ（および／またはｇＮＢ１８０ｃ）から協調送信を受信し得る。
【0055】
ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、スケーラブルな数秘学に関連付けられた送信を使用してｇＮＢ１８０ａ、１８０ｂ、１８０ｃと通信し得る。たとえば、ＯＦＤＭシンボル間隔および／またはＯＦＤＭサブキャリア間隔は、異なる送信、異なるセル、および／またはワイヤレス送信スペクトルの異なる部分ごとに変動し得る。ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、（たとえば、様々な数のＯＦＤＭシンボルを含んでいるおよび／または変動する長さの絶対時間の間続く）様々なまたはスケーラブルな長さのサブフレームまたは送信時間間隔（ＴＴＩ）を使用してｇＮＢ１８０ａ、１８０ｂ、１８０ｃと通信し得る。
【0056】
ｇＮＢ１８０ａ、１８０ｂ、１８０ｃは、スタンドアロン構成および／または非スタンドアロン構成中のＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃと通信するように構成され得る。スタンドアロン構成では、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、他のＲＡＮ（たとえば、ｅノードＢ１６０ａ、１６０ｂ、１６０ｃなど）にアクセスすることもなしにｇＮＢ１８０ａ、１８０ｂ、１８０ｃと通信し得る。スタンドアロン構成では、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、モビリティアンカーポイントとしてｇＮＢ１８０ａ、１８０ｂ、１８０ｃのうちの１つまたは複数を利用し得る。スタンドアロン構成では、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、無認可帯域中の信号を使用してｇＮＢ１８０ａ、１８０ｂ、１８０ｃと通信し得る。非スタンドアロン構成では、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、ｅノードＢ１６０ａ、１６０ｂ、１６０ｃなどの別のＲＡＮとも通信しながら／それにも接続しながらｇＮＢ１８０ａ、１８０ｂ、１８０ｃと通信し得る／それに接続し得る。たとえば、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、１つまたは複数のｇＮＢ１８０ａ、１８０ｂ、１８０ｃおよび１つまたは複数のｅノードＢ１６０ａ、１６０ｂ、１６０ｃと実質的に同時に通信するためにＤＣ原理を実装し得る。非スタンドアロン構成では、ｅノードＢ１６０ａ、１６０ｂ、１６０ｃは、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃのためのモビリティアンカーとして働き得、ｇＮＢ１８０ａ、１８０ｂ、１８０ｃは、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃをサービスするための追加のカバレージおよび／またはスループットを与え得る。
【0057】
ｇＮＢ１８０ａ、１８０ｂ、１８０ｃの各々は、特定のセル（図示せず）に関連付けられ得、無線リソース管理の決定、ハンドオーバの決定、ＵＬおよび／またはＤＬにおけるユーザのスケジューリング、ネットワークスライシングのサポート、デュアル接続性、ＮＲとＥ－ＵＴＲＡとの間の相互接続、ユーザプレーン機能（ＵＰＦ）１８４ａ、１８４ｂに向けたユーザプレーンデータのルーティング、アクセスおよびモビリティ管理機能（ＡＭＦ）１８２ａ、１８２ｂに向けた制御プレーン情報のルーティングなどを扱うように構成され得る。図１Ｄに示すように、ｇＮＢ１８０ａ、１８０ｂ、１８０ｃは、Ｘｎインターフェースを介して互いと通信し得る。
【0058】
図１Ｄに示すＣＮ１１５は、少なくとも１つのＡＭＦ１８２ａ、１８２ｂと、少なくとも１つのＵＰＦ１８４ａ、１８４ｂと、少なくとも１つのセッション管理機能（ＳＭＦ）１８３ａ、１８３ｂと、場合によっては、データネットワーク（ＤＮ）１８５ａ、１８５ｂとを含み得る。上記の要素の各々がＣＮ１１５の一部として示されているが、これらの要素のいずれかがＣＮオペレータ以外のエンティティによって所有および／または動作され得ることを諒解されよう。
【0059】
ＡＭＦ１８２ａ、１８２ｂは、Ｎ２インターフェースを介してＲＡＮ１１３中のｇＮＢ１８０ａ、１８０ｂ、１８０ｃのうちの１つまたは複数に接続され得、制御ノードとして働き得る。たとえば、ＡＭＦ１８２ａ、１８２ｂは、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃのユーザを認証すること、ネットワークスライシング（たとえば、異なる要件をもつ異なるＰＤＵセッションの扱い）のサポート、特定のＳＭＦ１８３ａ、１８３ｂを選択すること、登録エリアの管理、ＮＡＳシグナリングの終了、モビリティ管理などを担当し得る。ネットワークスライシングは、利用されたＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃであるサービスのタイプに基づいてＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃのＣＮのサポートをカスタマイズするために、ＡＭＦ１８２ａ、１８２ｂによって使用され得る。たとえば、異なるネットワークスライスは、高信頼低遅延（ＵＲＬＬＣ）アクセスに依拠するサービス、拡張大規模モバイルブロードバンド（ｅＭＢＢ）アクセスに依拠するサービス、マシン型通信（ＭＴＣ）アクセスのサービスなどの異なる使用事例のために確立され得る。ＡＭＦ１６２は、ＲＡＮ１１３とＬＴＥ、ＬＴＥ－Ａ、ＬＴＥ－Ａ Ｐｒｏ、および／またはＷｉＦｉなどの非３ＧＰＰアクセス技術などの他の無線技術を採用する他のＲＡＮ（図示せず）との間で切り替えるための制御プレーン機能を与え得る。
【0060】
ＳＭＦ１８３ａ、１８３ｂは、Ｎ１１インターフェースを介してＣＮ１１５中のＡＭＦ１８２ａ、１８２ｂに接続され得る。ＳＭＦ１８３ａ、１８３ｂはまた、Ｎ４インターフェースを介してＣＮ１１５中のＵＰＦ１８４ａ、１８４ｂに接続され得る。ＳＭＦ１８３ａ、１８３ｂは、ＵＰＦ１８４ａ、１８４ｂを選択および制御し、ＵＰＦ１８４ａ、１８４ｂを通してトラフィックのルーティングを構成し得る。ＳＭＦ１８３ａ、１８３ｂは、ＵＥのＩＰアドレスを管理し、割り振ること、ＰＤＵセッションを管理すること、ポリシーの実施およびＱｏＳを制御すること、ダウンリンクデータの通知を与えることなどの他の機能を実行し得る。ＰＤＵセッションのタイプは、ＩＰベースのもの、非ＩＰベースのもの、イーサネットベースのものなどであり得る。
【0061】
ＵＰＦ１８４ａ、１８４ｂは、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃとＩＰ対応デバイスとの間の通信を容易にするためにインターネット１１０などのパケット交換ネットワークへのアクセスをＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃに与え得るＮ３インターフェースを介してＲＡＮ１１３中のｇＮＢ１８０ａ、１８０ｂ、１８０ｃのうちの１つまたは複数に接続され得る。ＵＰＦ１８４、１８４ｂは、パケットをルーティングおよび転送すること、ユーザプレーンのポリシーを強制すること、マルチホームＰＤＵセッションをサポートすること、ユーザプレーンＱｏＳを扱うこと、ダウンリンクパケットをバッファリングすること、モビリティアンカリングを与えることなどの他の機能を実行し得る。
【0062】
ＣＮ１１５は、他のネットワークとの通信を容易にし得る。たとえば、ＣＮ１１５は、ＣＮ１１５とＰＳＴＮ１０８との間のインターフェースとして働くＩＰゲートウェイ（たとえば、ＩＰマルチメディアサブシステム（ＩＭＳ）サーバ）を含み得るかまたはそれと通信し得る。さらに、ＣＮ１１５は、他のサービスプロバイダによって所有および／または動作される他のワイヤードおよび／またはワイヤレスネットワークを含み得る他のネットワーク１１２へのアクセスをＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃに与え得る。一実施形態では、ＷＴＲＵ１０２ａ、１０２ｂ、１０２ｃは、ＵＰＦ１８４ａ、１８４ｂへのＮ３インターフェースとＵＰＦ１８４ａ、１８４ｂとＤＮ１８５ａ、１８５ｂとの間のＮ６インターフェースとを介してＵＰＦ１８４ａ、１８４ｂを通してローカルデータネットワーク（ＤＮ）１８５ａ、１８５ｂに接続され得る。
【0063】
図１Ａ～図１Ｄおよび図１Ａ～図１Ｄの対応する説明に鑑みて、ＷＴＲＵ１０２ａ～ｄ、基地局１１４ａ～ｂ、ｅノードＢ１６０ａ～ｃ、ＭＭＥ１６２、ＳＧＷ１６４、ＰＧＷ１６６、ｇＮＢ１８０ａ～ｃ、ＡＭＦ１８２ａ～ｂ、ＵＰＦ１８４ａ～ｂ、ＳＭＦ１８３ａ～ｂ、ＤＮ１８５ａ～ｂ、および／または本明細書で説明する任意の他のデバイスのうちの１つまたは複数に関して本明細書で説明する機能のうちの１つもしくは複数またはすべては、１つまたは複数のエミュレーションデバイス（図示せず）によって実行され得る。エミュレーションデバイスは、本明細書で説明する機能のうちの１つもしくは複数またはすべてをエミュレートするように構成された１つまたは複数のデバイスであり得る。たとえば、エミュレーションデバイスは、他のデバイスをテストする、ならびに／またはネットワークおよび／もしくはＷＴＲＵ機能をシミュレートするために使用され得る。
【0064】
エミュレーションデバイスは、ラボ環境でおよび／またはオペレータネットワーク環境で他のデバイスの１つまたは複数のテストを実施するように設計され得る。たとえば、１つまたは複数のエミュレーションデバイスは、通信ネットワーク内の他のデバイスをテストするためにワイヤードおよび／またはワイヤレス通信ネットワークの一部として完全にまたは部分的に実装および／または展開されながら、１つもしくは複数またはすべての機能を実行し得る。１つまたは複数のエミュレーションデバイスは、ワイヤードおよび／またはワイヤレス通信ネットワークの一部として一時的に実装／展開されながら、１つもしくは複数またはすべての機能を実行し得る。エミュレーションデバイスは、オーバージエアワイヤレス通信を使用してテストするおよび／またはテストをメイ実行するために別のデバイスに直接結合され得る。
【0065】
１つまたは複数のエミュレーションデバイスは、ワイヤードおよび／またはワイヤレス通信ネットワークの一部として実装／展開されることなしに、すべてを含む１つまたは複数の機能を実行し得る。たとえば、エミュレーションデバイスは、１つまたは複数の構成要素のテストを実施するために試験所ならびに／または展開されていない（たとえば、テスト用の）ワイヤードおよび／もしくはワイヤレス通信ネットワーク中のテストシナリオで利用され得る。１つまたは複数のエミュレーションデバイスは、テスト機器であり得る。データを送信および／または受信するためにエミュレーションデバイスによって、直接ＲＦ結合および／または（たとえば、１つまたは複数のアンテナを含み得る）ＲＦ回路を介したワイヤレス通信が使用され得る。
【0066】
【0067】
ターボコードおよび／または低密度パリティチェック（ＬＤＰＣ）コード以外の容量達成コードは、ポーラコードを含み得る。ポーラコードは、低い符号化および／または復号の複雑性、低いエラーフロア（たとえば、極めて低いエラーフロア）、または明示的な構成方式のうちの１つまたは複数を含む属性をもつ線形ブロックコードであり得る。
【0068】
ポーラコード（Ｎ，Ｋ）は、情報ブロック長Ｋとコード化ブロック長Ｎとに基づき得る。値Ｎは、２の累乗として設定され、たとえば、整数ｎについてＮ＝２nとなり得る。ポーラコードの生成行列は、
【0069】
【数2】
【0070】
によって表され得、ここで、ＢNは、ビット反転置換行列であり、
【0071】
【数3】
【0072】
は、ｎ次のＫｒｏｎｅｃｋｅｒ累乗を示し、
【0073】
【数4】
【0074】
である。ポーラコードの例示的な実装形態では、ビット反転置換行列ＢNは、簡単のためにエンコーダ側において無視され得、ビット反転演算は、デコーダ側において実行され得る。図２は、Ｎ＝８を用いるポーラエンコーダの一例である。図２に、
【0075】
【数5】
【0076】
の例示的な実装形態を示す。ポーラコードのコードワードは、
【0077】
【数6】
【0078】
によって与えられ得る。
【0079】
ポーラ符号化ビットの復号に関して、逐次消去（ＳＣ：successive cancellation）復号が使用され得る。高度復号方式はまた、ＳＣ復号、たとえば、逐次消去リスト（ＳＣＬ：successive cancellation list）復号またはＣＲＣ支援型ＳＣＬ（ＣＡ－ＳＣＬ：CRC-Aided SCL）復号に基づいて使用され得る。
【0080】
ＣＲＣ支援型（ＣＡ：CRC-Aided）ポーラコードは、ＣＲＣ支援型逐次消去リスト（ＳＣＬ）デコーダを用いるポーラコードであり得る。ＣＲＣ支援型復号では、ＣＲＣビットは、候補コードワードのリストから最終コードワードを選択するために使用され得る。最終コードワードは、復号の最後に選択され得る。ＣＲＣビットは、たとえば、誤り検出目的の代わりに誤り訂正目的のために設計され、使用され得る。ＣＲＣビットは、部分誤り検出のために使用され得る。
【0081】
ポーラコードのためのコード構成を提供し得る。ポーラコードは、符号化および復号に関して構造化され得る。ポーラコードの設計は、ポーラエンコーダ
【0082】
【数7】
【0083】
のＮ個の入力ビットへのＫ個の情報ビットのマッピングに依存し得る。Ｋ個の情報ビットは、Ｋ個のビットチャネル、たとえば、Ｋ個の最良のビットチャネル上に置かれ得る。情報ビットにマッピングされない残りのＮ－Ｋ個の入力ビットは、凍結ビットと呼ばれることがある。凍結ビットは、固定値を有し得、たとえば、凍結ビットは、値０に設定され得る。凍結ビットの位置のセットは、冷凍セットＦと呼ばれることがある。最良のビットチャネルに関する決定は変化し得、チャネル状態に依存し得る。冷凍チャネルのセットを決定する際に、ビットチャネルは、それらの信頼性に基づいてランク付けされ得る。信頼できるビットチャネルは、良好なビットチャネルとしてカテゴリ分類され得、あまり信頼できないビットチャネルは、不良なビットチャネルとしてカテゴリ分類され得る。
【0084】
ビットチャネルの信頼性が計算され得る。たとえば、Ｂｈａｔｔａｃｈａｒｙｙａ限界、Ｍｏｎｔｅ－Ｃａｒｌｏ推定、完全遷移確率行列推定またはＧａｕｓｓｉａｎ近似のうちの１つまたは複数がビットチャネルの信頼性を計算するために使用され得る。これらの方式は、異なる計算の複雑性を有し得、異なるチャネル状態に適用され得る。パラメータ設計信号対雑音比（ＳＮＲ）が選択され得る。たとえば、設計ＳＮＲが信頼性の計算を実行する前に選択され得る。
【0085】
ビットチャネルのランクが計算され得る。ビットチャネルのランクは、設計ＳＮＲパラメータを使用せずに計算され得る。たとえば、式から生成されたか、または小さいシーケンスから拡張されたランクシーケンス。ビットチャネルのランクが決定されると、情報ビットが、高い信頼性をもつビットチャネルにマッピングされ得る。凍結ビットは、図３に示すように低い信頼性をもつビットチャネルにマッピングされ得る。
【0086】
図４に、例示的なパリティチェック（ＰＣ）ポーラコーディングを示す。ＰＣポーラコードと非ＰＣポーラコードとの間の差は、ＰＣ凍結サブチャネルとしての凍結サブチャネルのサブセットの選択であり得る。ＰＣ関数は、サブチャネルにわたる誤り訂正のために確立され得る。一例では（たとえば、各パリティチェックサブチャネル位置において）、ＰＣ凍結サブチャネルにわたるＰＣ関数に関与する復号ビットの各々は、リスト復号ツリーをプルーニングするのを助け得る。一例では、ＰＣ関数を満たす経路が生き残り得、残りは、オンザフライで除去され得る。ＰＣ関数は、たとえば、逐次消去ベースのデコーダに一致するように前方専用として確立され得る。図４に、ＰＣポーラコードの入力に情報ビットをマッピングすることの一例を示す。
【0087】
ＰＣポーラコードの導入により、ＣＡポーラコードのＣＲＣビットの除去が可能になり得る。ＰＣポーラコードは、ＣＲＣ支援型逐次消去リスト（ＳＣＬ）復号において誤り訂正目的のために使用され得る。これは、ポーラコードのオーバーヘッドを低減し得、より多くのコーディング利得を生じ得る。
【0088】
ポーラコードは、アップリンク（ＵＬ）および／またはダウンリンク（ＤＬ）制御情報のためのチャネルコードとして使用され得る。ＣＲＣビットは、フォールスアラームレートを低減するために制御メッセージに使用され得る。物理チャネルのためのポーラコードは、ＣＲＣ＋基本ポーラコードまたはＪビットの誤り検出ＣＲＣ＋連結ポーラコードのうちの１つをサポートし得る。ＣＲＣ＋基本ポーラコード（たとえば、ＣＡポーラ）は、より長いＣＲＣ、たとえば、（Ｊ＋Ｊ’）ビットのＣＲＣおよび／または分散ＣＲＣ、たとえば、ＪビットのＣＲＣとともに使用され得る。連結ポーラコードは、Ｊ’ビットのＣＲＣ＋基本ポーラ、Ｊ’ビットの分散ＣＲＣ＋基本ポーラ、ＰＣポーラ、またはハッシュ化シーケンスＰＣポーラのうちの１つまたは複数であり得る。両方の機構の利益を達成し得るコーディング方式が実装され得る。
【0089】
制御および／またはデータ情報のためのポーラコーディング設計が与えられ得る。テイルバイティング畳み込み符号（ＴＢＣＣ）とは異なり、ブロックコードであるポーラコードは、固定ブロック長を有し得る。ポーラコードのためのレートマッチングは、パフォーマンスを改善するように設計され得る。レートマッチング選択は、繰り返し、パンクチャリング、および／または短縮機構のうちの１つまたは複数を使用して実行され得る。レートマッチング機構の選択は、本明細書で説明する１つまたは複数のパラメータに基づいて実行され得る。
【0090】
ポーラコード設計は、コード構成選択（たとえば、ＣＲＣ支援型（ＣＡ）ポーラコーディングまたはパリティチェック（ＰＣ）ポーラコーディング）および／またはコードシーケンス選択を含み得る。複数のポーラコードをサポートするフレキシブルなポーラコーディング方式を提供し得る。
【0091】
制御チャネルのためのポーラ符号化を提供し得る。図５に、ポーラコードを使用した制御情報（たとえば、ダウンリンク制御情報（ＤＣＩ）またはアップリンク制御情報（ＵＣＩ））の例示的な処理を示す。ポーラ符号化サブシステムにおける制御ブロックは、コード選択制御ブロックとレートマッチング制御ブロックとを含み得る。
【0092】
コード選択制御ブロックは、使用すべきポーラコードのタイプを決定し得る。コード選択制御ブロックは、関連するＣＲＣ長を決定し得る。例示的なポーラコードタイプは、ＣＡリスト選択を用いる高度ＰＣポーラコードなどの本明細書で説明するポーラコードタイプおよび／またはそれらの変形形態を含み得る。ポーラコードタイプの決定は、ＷＴＲＵカテゴリ、ＷＴＲＵ能力、または構成のうちの１つまたは複数に基づき得る。例では、ＷＴＲＵカテゴリは、ポーラコードに対応し得る。例では、ポーラコードタイプは、無線リソース制御（ＲＲＣ）接続確立メッセージまたはＲＲＣ接続再構成メッセージを介して構成され得る。例では、ポーラコードタイプは、あらかじめ定義され得る。対応するＣＲＣ長が決定され得る。たとえば、ＣＲＣ長は、決定されたポーラコードタイプに基づいて決定され得る。たとえば、ＰＣポーラコードでは、１６ビットのＣＲＣが使用され得、長いＣＲＣを用いるＣＡポーラコードでは、たとえば、リストの長さが８に等しい場合、１９ビットのＣＲＣが使用され得る。コード選択制御ブロックは、ＣＲＣアタッチメントブロックにＣＲＣ長情報を送り得る。ＣＲＣアタッチメントブロックは、チャネルコーディングブロックにポーラコードタイプをパスし得る。
【0093】
図５のレートマッチング制御ブロックは、
【0094】
【数8】
【0095】
ビットとして所望のコードワード長（たとえば、送信のためのコード化ビットの数）を計算すること、（たとえば、所望のコードワード長を計算した後に）マザーコード長Ｎを計算すること、使用されるべきレートマッチング方式を決定すること、または詳細なレートマッチング方式を決定することのうちの１つまたは複数を実行し得る。レートマッチング制御ブロックは、以下のアップリンク制御情報（ＵＣＩ）またはダウンリンク制御情報（ＤＣＩ）ブロックサイズＫ、ＣＲＣ長Ｊ、またはコードレートＲのうちの１つまたは複数に基づいて計算を実行するかまたは決定を行い得る。
【0096】
一例では、マザーコード長Ｎを計算するために、マザーコード長Ｎは、ポーラコードの性質により２の累乗であると仮定され得る。マザーコード長Ｎは、所望のコードワード長
【0097】
【数9】
【0098】
よりも長いことも、それよりも短いこともある。たとえば、所望のコードワード長が、何らかの整数ｎについて、２nビットよりもわずかに大きい場合、マザーコード長は、２n+1ではなく２ｎになり得る。マザーコード長の選択は、１つまたは複数の式に基づき得る。一例では、
何らかの一定の分数τ、たとえば、
何らかの一定の分数τ、たとえば、
【0099】
【数10】
【0100】
について、
【0101】
【数11】
【0102】
の場合、Ｎ＝２nになり、
【0103】
【数12】
【0104】
の場合、Ｎ＝２n+1になる。
【0105】
一例では、
１０などの何らかの一定の整数τについて、
１０などの何らかの一定の整数τについて、
【0106】
【数13】
【0107】
の場合、Ｎ＝２nになり、
【0108】
【数14】
【0109】
の場合、Ｎ＝２n+1になる。
他の例示的な式は、上記と同様であり得、値τが、ｎの関数である。たとえば、ｎ≦５の場合、τ＝０であり、それ以外の場合、
他の例示的な式は、上記と同様であり得、値τが、ｎの関数である。たとえば、ｎ≦５の場合、τ＝０であり、それ以外の場合、
【0110】
【数15】
【0111】
であり、
ｎ≦６の場合、τ＝０であり、それ以外の場合、
ｎ≦６の場合、τ＝０であり、それ以外の場合、
【0112】
【数16】
【0113】
である。マザーコード長式は、コードレートに依存することも依存しないこともある。式およびそれのパラメータτは、コードレートまたはコードレートの範囲ごとに異なり得る。
【0114】
マザーコード長の選択は、１つまたは複数のルックアップテーブルに基づき得る。表１に、対応するマザーコード長Ｎのための所望のコードワード長を選択するためのルックアップテーブル（ＬＵＴ）の一例を示す。表１の第１の行は、所望のコードワード長の範囲を表し、第２の行は、対応するマザーコード長を表す。たとえば、所望のコードワード長が［３３，７０］の範囲内にある５０ビットである場合、マザーコード長は、６４ビットとして選択され得る。所望のコードワード長が［１４１，２８０］の範囲内にある２７５ビットである場合、選択されるマザーコード長は、２５６ビットになり得る。例示的な表１では、最大マザーコード長は、１０２４ビットとして固定される。
【0115】
【表1】
【0116】
表２に、最大マザーコード長が５１２ビットのものであり得るＬＵＴの別の例を示す。
【0117】
【表2】
【0118】
マザーコード長の決定は、コードレートに依存し得る。コーディングレートが高くなり得る一例では（たとえば、＞１／２）、所望のコードワード長が情報ビットの長さより短くなり得る（または、よりもわずかに長くなり得る）。マザーコード長は、比較的より長く選択され得、したがって、そのようなマザーコード長の使用は、たとえば、レート＝１／２において含まれる情報よりも多くの情報を含み得る。
【0119】
たとえば、マザーコード長がコードレートに依存するとき、例示的な表１および表２はいくつかのコードレートに適用可能であり得る。たとえば、コードレートがしきい値よりも大きい場合（たとえば、１／２）、マザーコード長Ｎは、２の累乗であり得る。マザーコード長は、所望のコードワード長よりも長いことがある。コードレートがしきい値よりも少ない場合、マザーコード長Ｎは、表１および／または表２などの１つまたは複数のルックアップテーブルに基づいて決定され得る。マザーコード長の選択は、変調次数に依存し得る。たとえば、表１および表２は、低次変調（たとえば、ＱＰＳＫ）のために使用され得る。異なるセットのテーブルが、高次変調（たとえば、６４ＱＡＭ）のために定義され得る。
【0120】
図３７、図３８、図３９、および図４０に、それぞれ、コードレート１／５、１／３、２／５および１／２の場合に１０-3のターゲットＢＬＥＲレベルを達成するために必要とされ得る最小ＳＮＲを示す。これらの例示的なシミュレーション結果は、コードレートが２／５以下であり得、コード化ブロック長が、２nと２n（１＋１／８）との間にあり得る場合、繰り返し方式が選択され得ることを示す。たとえば、
【0121】
【数17】
【0122】
が２nと２n（１＋１／８）との間にあり、コードレートが２／５よりも少ない場合、マザーコード長Ｎは、たとえば、２n+1ではなく２nとして選択され得る。
【0123】
分割自然パンクチャリングの例、分割自然短縮の例、およびビット反転短縮の例の他のパフォーマンスシミュレーションは、本明細書に記載の結果を与え得る。そのようなシミュレーションでは、ＱＰＳＫ変調およびＡＷＧＮチャネルが仮定され得る。そのようなシミュレーションでは、ＰＷシーケンスおよびＣＡ－ＳＣＬ（Ｌ＝８）復号アルゴリズムを用いるポーラコードが使用され得る。１９ビットのＣＲＣがソースデータに付加され得る。そのようなＣＲＣビットは、情報ビットの部分と見なされ得る。
【0124】
レートマッチング制御ブロックは、使用され得るレートマッチング方式を決定し得る。レートマッチング方式は、繰り返し、短縮、またはパンクチャリングのうちの１つまたは複数を含み得る。繰り返しのレートマッチング方式の選択は、マザーコード長と所望のコードワード長との間の関係に依存し得る。たとえば、マザーコード長が所望のコードワード長よりも短い場合、繰り返し方式が選択され得る。そうでない場合、短縮方式またはパンクチャリング方式が選択され得る。短縮方式とパンクチャリング方式との間での選択は、コードレートＲまたはマザーコードレート
【0125】
【数18】
【0126】
のうちの少なくとも１つに依存し得る。パンクチャリング方式はうまく実行し得、したがって、低コードレートまたは低マザーコードレートで使用され得る。短縮方式はうまく実行し得、したがって、高コードレートまたは高マザーコードレートで使用され得る。ｆ（Ｒm，Ｒ）の関数が使用され得る。ｆ（Ｒm，Ｒ）＜Ｔｈｒである場合、パンクチャリング方式が選択され得、そうでない場合、短縮方式が選択され得る。
【0127】
図４１および図４２に、コードレート１／５の場合にそれぞれ１０-2および１０-3のターゲットＢＬＥＲレベルを達成するために使用され得る最小ＳＮＲを示す。図４３および図４４に、それぞれ、コードレート１／３のための１０-2および１０-3のターゲットＢＬＥＲレベルを達成するために使用され得る最小ＳＮＲを示す。図４５および図４６に、それぞれ、コードレート２／５の場合に１０-2および１０-3のターゲットＢＬＥＲレベルを達成するために使用され得る最小ＳＮＲを示す。図４７および図４８に、それぞれ、コードレート１／２の場合に１０-2および１０-3のターゲットＢＬＥＲレベルを達成するために使用され得る最小ＳＮＲを示す。
【0128】
これらのシミュレーション結果に基づいて、コードレートが２／５よりも大きい場合、短縮方式が選択され得ることが確立され得る。コードレートが２／５以下である場合、パンクチャリング方式が選択され得る。一例では、パンクチャリング方式または短縮方式を選択するためのコードレートしきい値は、２／５であり得る。
【0129】
レートマッチングは、（たとえば、繰り返し、短縮、および／またはパンクチャリング方式に加えて）連結ポーラコードを使用して実装され得る。たとえば、２８８ビットの所望のコードワード長の場合、２２４ビットが、５１２ビットのマザーコード長からパンクチャまたは短縮され得る。１つの方法は、２５６ビットのマザーコード長からの３２ビットを繰り返すことであり得る。別の方法は、２８８ビットを２５６ビットと３２ビットとに区分することであり得る。ポーラコードは、２５６ビットのマザーコード長とともに使用され得、別のポーラコードは、３２ビットのマザーコード長とともに使用され得る。この方式は、所望のコードワード長が２の累乗である数字の和に近い場合に使用され得る。繰り返し、短縮、またはパンクチャリング方式は、連結ポーラコードの各構成要素に適用され得る。
【0130】
図６に、例示的なレートマッチング制御処理を示す。詳細なレートマッチング方式を決定する際に、以下のうちの１つまたは複数が適用され得る。
【0131】
繰り返し方式がレートマッチング方式として選択される場合、図５のレートマッチング制御ブロックが詳細な繰り返し方式を選択し得る。繰り返し方式は、サーキュラバッファの上からの繰り返し（たとえば、自然繰り返し）、サーキュラバッファの下からの繰り返し、ビット反転を用いたサーキュラバッファの上からの繰り返し、ビット反転を用いたサーキュラバッファの下からの繰り返し、ランダム選択、一定の／分散された繰り返し、連続的な形での構成された開始点からの繰り返し、またはインターリービングな形での構成された開始点からの繰り返しのうちの１つまたは複数を含み得る。ｅ0，．．．，ｅN-1をポーラ符号化ビットであると仮定し、Ｎ＋Ｌを送信されたビットの数であると仮定する。サーキュラバッファの上からの繰り返しのための送信されたビットは、ｅ0，．．．，ｅN-1，ｅ0，．．．，ｅL-1として表され得る。サーキュラバッファの下からの繰り返しのための送信されたビットは、ｅN-1，．．．，ｅ0，ｅN-1，．．．，ｅN-Lとして表され得る。ビット反転を用いたサーキュラバッファの上からの繰り返しのための送信されたビットは、ｅBR(0)，．．．，ｅBR(N-1)，ｅBR(0)，．．．，ｅBR(L-1)として表され得る。ビット反転を用いたサーキュラバッファの上からの繰り返しのための送信されたビットは、ｅBR(N-1)，．．．，ｅBR(0)，ｅBR(N-1)，．．．，ｅBR(N-L)として表され得る。繰り返し方式の選択は、繰り返しビットの数、マザーコード長、またはコードレートのうちの１つまたは複数に依存し得る。決定された繰り返し方式に基づいて、繰り返しベクトルが計算され得る。繰り返しベクトル長は、所望のコードワード長
【0132】
【数19】
【0133】
からマザーコード長Ｎを引いたものに等しくなり得、ここで、繰り返しベクトルの各値は、１とＮとの間の（または０とＮ－１との間の）値をもつインデックスである。所望のコードワード長とマザーコード長とに基づいて、レートマッチングブロックは、繰り返され得るポーラエンコーダのＮ個の出力ビットを決定し得る。たとえば、Ｎ＝２５６、
【0134】
【数20】
【0135】
の場合、繰り返しベクトルは、ポーラエンコーダ出力の最初の４ビットが繰り返されることを暗示し得る（１，２，３，４）であり得る。図６に示すように、繰り返しベクトルは、図５のレートマッチングブロックに送られ得る。
【0136】
パンクチャリング方式が選択される場合、レートマッチングブロックは、詳細なパンクチャリング方式を選択し得る。パンクチャリング方式は、サーキュラバッファの上からのパンクチャリング、サーキュラバッファの下からのパンクチャリング、ビット反転を用いたサーキュラバッファの上からのパンクチャリング、ビット反転を用いたサーキュラバッファの下からのパンクチャリング、分散されたパンクチャリング（たとえば、分割自然パンクチャリング）、連続的な形での構成された開始点からのパンクチャリング、またはインターリービングな形での構成された開始点からのパンクチャリングのうちの１つまたは複数を含み得る。ｅ0，．．．，ｅN-1をポーラ符号化ビットであると仮定し、Ｌをパンクチャされたビットの数であると仮定する。サーキュラバッファの上からのパンクチャリングのためのパンクチャされたビットは、ｅ0，．．．，ｅL-1として表され得る。サーキュラバッファの下からのパンクチャリングのためのパンクチャされたビットは、ｅN-L，．．．，ｅN-1として表され得る。ビット反転を用いたサーキュラバッファの上からのパンクチャリングのためのパンクチャされたビットは、ｅBR(0)，．．．，ｅBR(L-1)として表され得る。ビット反転を用いたサーキュラバッファの下からのパンクチャリングのためのパンクチャされたビットは、ｅBR(N-L)，．．．，ｅBR(N-1)として表され得る。分散パンクチャリングは、０、Ｎ／４、および／またはＮ／２からのものであり得る。パンクチャリングは、連続的に実行され得る。パンクチャリング方式の選択は、パンクチャされるビットの数、マザーコード長、コードレートなどのうちの１つまたは複数に依存し得る。選択されたパンクチャリング方式とパンクチャされるべきビット数とに基づいて、パンクチャリングベクトルが計算され得る。図６に示すように、パンクチャリングベクトルは、レートマッチングブロックに送られ得る。
【0137】
短縮方式が選択される場合、レートマッチングブロックは、詳細な短縮方式を選択し得る。短縮方式は、サーキュラバッファの下からの短縮、（たとえば、ビット反転短縮と呼ばれる）ビット反転を用いたサーキュラバッファの下からの短縮、または分割自然短縮のうちの１つまたは複数を含み得る。短縮方式の選択は、パンクチャされるビットの数、マザーコード長、コードレートなどのうちの１つまたは複数に依存し得る。選択された短縮方式と短縮されるべきビットの数とに基づいて、レートマッチングブロックに送られ得るパンクチャリングベクトルが計算され得る。パンクチャリングベクトルに対応し得る短縮ベクトルが計算され得る。ビット反転演算を用いないポーラエンコーダの場合、短縮ベクトルは、パンクチャリングベクトルに等しくなり得る。ビット反転演算を用いるポーラエンコーダの場合、短縮ベクトルは、パンクチャリングベクトルのビット反転に等しくなり得る。短縮ベクトルは、チャネルコーディングブロック中の０挿入サブブロックに送られ得る。
【0138】
一例では、ダウンリンク制御情報（ＤＣＩ）またはアップリンク制御情報（ＵＣＩ）のＫビットのソース情報がＣＲＣアタッチメントブロックを通してパスされ得る。ＣＲＣビットの長さＪは、図５のコード選択制御ブロックによって決定され得る。このブロックは、可能なＣＲＣの事例、単一の長いＣＲＣ、２つの別個のＣＲＣ、通常のＣＲＣなどをサポートし得る。（図１３に示す）単一のＣＲＣを用いるＣＡポーラ符号化プロセスと（図１７に示す）ＰＣポーラ符号化プロセスとの差はＣＲＣ長であり得る。ＣＲＣは、ＣＡポーラコードの場合はＪ＋Ｊ’として設定され、ＰＣポーラコードの場合はＪとして設定され得る。
【0139】
ソースビットは、（たとえば、ＣＲＣがソースビットに取り付けられた後に）図５のチャネルコーディングブロックに送られ得る。チャネルコーディングブロックは、ポーラ符号化演算を実行し得る。図５に示すように、チャネルコーディングブロックは、０挿入サブブロック、ビットチャネルマッピングサブブロック、シーケンス生成もしくは選択サブブロック、またはポーラ符号化サブブロックのサブブロックのうちの１つまたは複数を含み得る。０挿入サブブロックは、（Ｋ＋Ｊ）（組み合わされたソースビットとＣＲＣビット）のシーケンスにゼロを挿入し得る。ゼロを挿入すべき位置は、レートマッチング制御ブロックからの短縮ベクトル入力に依存し得る。シーケンス生成または選択サブブロックは、たとえば、レートマッチング制御ブロックからの所与のマザーコード長Ｎの入力、コード選択制御ブロックからのコードタイプ入力、および／または同じくチャネル状態（たとえば、ＳＮＲ）などの他のファクタのうちの１つまたは複数に基づいてランク付けされたシーケンスを生成し得る（か、または事前生成されたランク付けされたシーケンスのリストから選択する）。たとえば、マザーコード長６４と５ｄＢのＳＮＲとを用いるＣＡポーラコードの場合、我々は、ランク付けされたシーケンスを選択もしくは生成するか、または事前生成されたシーケンスのリストからランク付けされたシーケンスを選択し得る。ビットマッピングサブブロックは、ポーラコードのための適切なビットチャネルに情報および／またはＣＲＣビットをマッピングし得る。この演算は、コードタイプに依存し、ランク付けされたシーケンスを入力し得る。たとえば、ＰＣポーラコードの場合、ビットマッピングサブブロックは、たとえば、所与のランク付けされたシーケンスに基づいて情報セット、ＰＣ凍結セット、および／または凍結セットを決定し得る。ＣＡポーラコードの場合、ビットマッピングサブブロックは、たとえば、所与のランク付けされたシーケンスに基づいて情報セットおよび凍結セットを決定し得る。ビットマッピングサブブロックは、演算、たとえば、ＸＯＲ演算を使用してＣＲＣビットでＷＴＲＵ ＩＤを埋め込み得る。ＷＴＲＵ ＩＤは、ＰＣポーラコードについてＰＣ凍結ビットでＷＴＲＵ ＩＤの排他的論理和をとることによって埋め込まれ得る。一例では、ＷＴＲＵ ＩＤは、凍結セット中に含まれ得る。ポーラコーディングでは、凍結セットは、一定のビットの数（たとえば、０）に対応し得る。この場合、一定のビットは、ＷＴＲＵ ＩＤによって置き換えられ得る。凍結セット中へのＷＴＲＵ ＩＤの挿入は、望ましくないＵＥが復号エラーを有することにつながり得る。ポーラ符号化サブブロックは、
【0140】
【数21】
【0141】
または
【0142】
【数22】
【0143】
の生成行列などのポーラ符号化演算（たとえば、通常のポーラ符号化演算）を実行し得る。
【0144】
図５に示すように、ポーラ符号化ビットは、レートマッチングブロックに送られ得る。レートマッチングブロックは、パンクチャリングまたは繰り返し演算を実行し得る。パンクチャリングベクトルまたは繰り返しベクトルの選択は、レートマッチング制御ブロックから受信され得る。図７に、ポーラコード化ビットのためのレートマッチングの一例を示す。図７に示すように、ポーラ符号化ブロック（図に図示せず）からのＮ＝２nビットが、レートマッチングブロックのインターリーバサブブロックに送られ得る。一例でのインターリーバサブブロックは、サブブロックをリオーダーし、Ｎ個のポーラ符号化ビットがその中に含まれ得る。インターリーバサブブロックの演算は、使用され得るレートマッチング方式に関連付けられ得る。一例では、サーキュラバッファの上からのパンクチャリングおよび／またはサーキュラバッファの下からのパンクチャリング方式が使用される場合、インターリーバサブブロックが透過的であり得、すなわち、したがって、特定の演算が必要とされないことがある。一例では、ビット反転を用いる上からのパンクチャリングおよび／またはビット反転を用いるサーキュラバッファの下からのパンクチャリング方式が使用される場合、インターリーバサブブロックはＮ個のコード化ビットに対してビット反転演算を実行し得る。一例では、分散パンクチャリング方式が使用される場合、インターリーバサブブロックは、Ｎ個のコード化ビットの中間に対してインターレース演算を実行し得る。同様の演算が、１つまたは複数の短縮方式および／または繰り返し方式とともに使用され得る。
【0145】
インターリーブされたビットは、サーキュラバッファまたは仮想サーキュラバッファに保存され得る。図７に示すように、サーキュラバッファにビットを保存する動作は、ビット収集サブブロックによって実行され得る。図７にさらに示すように、レートマッチング制御ブロックによって生成され得るパンクチャリングベクトルまたは繰り返しベクトルに応じて、ビット選択サブブロックは、サーキュラバッファからビットを選択し得る。パンクチャリングベクトルまたは繰り返しベクトルは、サーキュラバッファに関連付けられたパラメータ（たとえば、開始点、持続時間）のペアを決定するために解釈され得る。
【0146】
一例では、サーキュラバッファの上からのパンクチャリング方式が適用され得る場合、パンクチャリングベクトルが（０，．．．，０，１，１，．．．，１）である場合、および最初のＬ個のビットが０であり、最後のＮ－Ｌ個のビットが１である場合、パラメータのペアが決定され得る（たとえば、Ｌ＋１、Ｎ－Ｌ）。例示的なビット選択を図８に示す。図８に示すように、使用されるビットは、Ｎ－Ｌであり得るビットシーケンス長をもつサーキュラバッファのＬ＋１の位置において開始し得る。同様の演算が、ビット反転を用いるサーキュラバッファの上からのパンクチャリング方式に適用され得る。そのような方式では、ビットは、ビット反転演算の後にサーキュラバッファに保存され得る。同様の演算が、分散パンクチャリング方式に適用され得る。そのような方式では、ビットは、Ｎ個のコード化ビットの中間に対するインターレースまたはインターリーブ演算の後にサーキュラバッファに保存され得る。
【0147】
一例では、サーキュラバッファの下からのパンクチャリング方式が適用され得る場合、パンクチャリングベクトルが（１，．．．，１，０，．．．，０）である場合、および最初のＬ個のビットが１であり、最後のＮ－Ｌ個のビットが０である場合、パラメータ（たとえば、１、Ｌ）のペアが決定され得る。例示的なビット選択を図９に示す。図９に示すように、使用されるビットは、ビットシーケンス長がＬである状態で、サーキュラバッファの第１の位置において開始し得る。
【0148】
同様の演算が、「ビット反転を用いるサーキュラバッファの下からのパンクチャリング」方式に適用され得る。そのような方式では、ビットは、ビット反転演算の後にサーキュラバッファに保存され得る。
【0149】
一例では、サーキュラバッファの上からの繰り返し方式が適用され得る場合、繰り返しベクトルが（１，．．．，１，０，．．．，０）である場合、および最初のＬ個のビットが１であり、最後のＮ－Ｌ個のビットが０である場合、パラメータ（たとえば、１、Ｎ＋Ｌ）のペアが決定され得る。図１０に、例示的なビット選択が示されている。図１０に示すように、使用されるビットは、ビットシーケンス長がＮ＋Ｌである状態で、サーキュラバッファの第１の位置から開始し得る。
【0150】
一例では、サーキュラバッファの下からの繰り返し方式が適用され得る場合、繰り返しベクトルが（０，．．．，０，１，．．．，１）である場合、および最初のＮ－Ｌ個のビットが０であり、最後のＬ個のビットが１である場合、パラメータ（たとえば、Ｎ－Ｌ、Ｎ＋Ｌ）のペアが決定され得る。例示的なビット選択を図１１に示す。図１１に示すように、使用されるビットは、ビットシーケンス長がＮ＋Ｌである状態で、サーキュラバッファの第１の位置から開始し得る。
【0151】
開始点および／または終点は、最初のまたは最後の符号化ビット上にあり得る。いくつかの例では、開始点も終点も最初のまたは最後の符号化ビット上にないことがある。上からのパンクチャリングおよび下からのパンクチャリング方式の混合が使用され得る場合、開始点および終点は符号化ビットの中央にあり得る。一例では、上からのパンクチャリングを用いる１ビットの短縮が使用され得る場合、パンクチャリングベクトルは、（０，．．．，０，１，．．．，１，０）であり得、ここで、最初のＬ個のビットが０であり、以下のＮ－Ｌ－１ビットが１であり、最後のビットが０である。パラメータ（たとえば、Ｌ＋１、Ｎ－１）のペアが決定され得る。図１２に、例示的なビット選択が示されている。
【0152】
ＣＡリスト選択を用いる高度ＰＣポーラコードが提供され得る。たとえば、ＣＲＣ支援型リスト選択能力を用いるＰＣポーラコードの混合であるポーラコードが提供され得る。図１３および図１４に、それぞれ（たとえば、本明細書で説明する）長いＣＲＣシナリオを用いるＣＡポーラコードの例示的な符号化および復号を示す。図１３に、長いＣＲＣを用いるＣＡポーラコードのための例示的な符号化を示す。図１４に、長いＣＲＣを用いるＣＡポーラコードのための例示的な復号を示す。
【0153】
図１３に示すように、符号化側において、長いＣＲＣビット（Ｊ＋Ｊ’）が情報ビットに付加され得る。たとえば、ＬＴＥ制御チャネルに指定されるように、１６ビット程度のＪがＣＲＣ長として使用され得る。たとえば、他の通信システムに指定されるように、他の値のＪが使用され得る。値Ｊ’は、巡回冗長検査（ＣＲＣ）支援型逐次消去リスト（ＣＡ－ＳＣＬ）デコーダにおけるリストサイズＬに依存し得る。一例では、Ｊ’＝ｌｏｇ2Ｌである。Ｋ＋（Ｊ＋Ｊ’）ビットは、基本ポーラコードを利用して符号化され得、レートマッチングが適用され得る。
【0154】
図１４に示すように、デコーダ側において、復調されたシンボルがＣＡ－ＳＣＬデコーダに送られ得る。ＳＣＬデコーダブロックは、ＣＲＣ支援型（ＣＡ）リスト選択ブロックにＬ個の候補シーケンスのリストを出力し得る。ＣＡリスト選択ブロックは、ＣＲＣチェック結果および／または候補シーケンスの優先度に基づいて選択されたシーケンスをフィードバックし得る。Ｌ個の候補シーケンスがＣＲＣチェックに失敗する（たとえば、すべてのＬ個の候補シーケンスがＣＲＣチェックに失敗する）場合、検出エラーが宣言され得る。
【0155】
（Ｊ＋Ｊ’）ビットが、ＣＲＣ支援型リスト選択プロセス、たとえば、誤り訂正プロセスにおいて使用され得る。選択されたシーケンスがＣＲＣチェックにパスしていることがある場合、誤り検出チェックが誤り訂正の後に続き得る。
【0156】
図１５および図１６に、それぞれ（たとえば、本明細書で説明する）２つの別個のＣＲＣシナリオを用いるＣＡポーラコードの例示的な符号化および復号を示す。図１５に、２つの別個のＣＲＣを用いるＣＡポーラコードのための例示的な符号化を示す。図１６に、２つの別個のＣＲＣを用いるＣＡポーラコードのための例示的な復号を示す。
【0157】
図１５に示すように、符号化側において、Ｊ個のＣＲＣビットが、Ｋ個の情報ビットに付加され得る。これらのＣＲＣビットは、誤り検出のために利用され得る。追加のＪ’個のＣＲＣビットが、誤り検出ＣＲＣを用いる情報ビットに付加され得る。これらのＪ’個のＣＲＣビットは、誤り訂正のために利用され得る。図１５に示すように、得られた（Ｋ＋Ｊ＋Ｊ’）ビットが、ＰＣポーラコーダによって符号化され得る。レートマッチングは、ポーラ符号化ビットに適用され得る。
【0158】
図１６に示すように、デコーダ側において、復調されたシンボルがＣＡ－ＳＣＬデコーダに送られ得、ここで、ＳＣＬデコーダブロックは、ＣＡリスト選択ブロックにＬ個の候補シーケンスのリストを与え得る。ＣＡリスト選択ブロックは、ＳＣＬデコーダに選択されたシーケンスをフィードバックし得る。ＣＡリスト選択ブロックは、Ｊ’ビットのＣＲＣチェック結果および／または候補シーケンスの優先度に基づいてシーケンスを選択し得る。Ｌ個の候補シーケンスがＣＲＣチェックに失敗する（たとえば、すべてのこれらのＬ個の候補シーケンスがＣＲＣチェックに失敗する）場合、図１６の下向き矢印によって示すように、検出エラーが宣言され得る。復号されたシーケンスまたはエラー宣言が、ＣＲＣチェックブロックにパスされ得る。ＣＲＣチェックブロックは、誤り検出のためにＪビットのＣＲＣを使用し得る。ＣＲＣチェックにパスする場合、シーケンスは、出力に送られ得る。そうでない場合、エラーが検出され得、および／または復号の失敗が宣言され得る。
【0159】
図１７および図１８に、それぞれ（たとえば、本明細書で説明する）ＣＲＣを用いるＰＣポーラコードの例示的な符号化および復号を示す。図１７に、ＰＣポーラエンコーダを使用する例示的な符号化を示す。図１８に、ＰＣポーラコードのための例示的な復号を示す。
【0160】
図１７に示すように、符号化側において、Ｊ個のＣＲＣビットが、Ｋ個の情報ビットに付加され得る。これらのＣＲＣビットは、誤り検出のために利用され得る。（Ｋ＋Ｊ）ビットは、ＰＣポーラコードを使用して符号化され得る。ＰＣポーラ符号化ビットは、レートマッチングされ得る。ＰＣポーラコードでは、いくつかの凍結ビットがＰＣ凍結ビットとして選択され得る。ＰＣ凍結ビットは、たとえば、候補シーケンス選択において誤り訂正のために利用され得る。
【0161】
図１８に示すように、デコーダ側において、復調されたシンボルが、ＰＣ－ＳＣＬデコーダに送られ得、ここで、ＰＣ－ＳＣＬデコーダブロックは、単一のシーケンスを出力し得る。このシーケンスは、ＣＲＣチェックにパスされ得る。ＣＲＣチェックがパスする場合、シーケンスは、出力に送られ得、そうでない場合、エラーが検出され得、および／または復号の失敗が宣言され得る。
【0162】
ＰＣポーラコードとＣＲＣ支援型リスト選択能力との組合せであり得るＰＣポーラコードを開示する。そのような符号化は、たとえば、図１７に関して説明した例示的なＰＣポーラコーディングの場合と同様であり得る。
【0163】
図１９に、ＣＲＣ支援型リスト選択を用いるＰＣポーラコードのための例示的なデコーダを示す。図１９に示すように、デコーダ側において、復調されたシンボルが連結ＰＣ－ＳＣＬデコーダに送られ得る。連結ＰＣ－ＳＣＬデコーダブロックは、変更されたＰＣ－ＳＣＬデコーダサブブロックと、ＣＲＣ支援型リスト選択サブブロックとを含み得る。変更されたＰＣ ＳＣＬデコーダは、たとえば、（たとえば、図１８に示す）単一のシーケンスの代わりに、ＣＡリスト選択へのＬ個の候補シーケンスのリストを生成し得る。Ｌ個の候補シーケンスの各々は、デコーダ中で内部ＰＣチェックにパスし得る。変更されたＰＣ ＳＣＬデコーダは、たとえば、単一のコードワードを出力し得るＰＣ ＳＣＬデコーダとは異なり、ＳＣＬデコーダとしてＬ個の候補シーケンスを出力し得る。これらのＬ個の候補シーケンスは、１つまたは複数のランクに関連付けられ得る。候補シーケンスは、たとえば、Ｊ個のＣＲＣビットに基づいてＣＲＣチェックにパスし得る。高ランクのシーケンスがＣＲＣチェックにパスする場合、シーケンスは復号シーケンスとして識別され得る。シーケンスがＣＲＣチェックにパスしない場合、検出／復号の失敗が宣言され得る。
【0164】
ポーラコードタイプの選択は、ＷＴＲＵ能力、ＷＴＲＵカテゴリ、またはＷＴＲＵ構成のうちの１つまたは複数に依存し得る。たとえば、高い能力をもつＷＴＲＵの場合、高度ＰＣポーラコードが利用され得る。低い能力をもつＷＴＲＵの場合、基本的なポーラコードが利用され得る。ポーラコードの選択は、ＷＴＲＵカテゴリに基づいて決定され得る。たとえば、１、２、３のＷＴＲＵカテゴリが、基本的なポーラコードに対応し得、一方、４、５、６のＷＴＲＵカテゴリが、高度ＰＣポーラコードに対応し得る。ＣＡポーラコードとＰＣポーラコードとのパフォーマンスは、ＳＣＬ復号において利用されるリストサイズに依存し得る。ＰＣポーラコードは、より大きいリストサイズにおいてＣＡポーラコードよりも優れていることがあり、一方、ＣＡポーラコードは、より小さいリストサイズにおいてＰＣポーラコードよりも優れていることがある。利用されるべきポーラコードの選択は、ＷＴＲＵがサポートし得るリストサイズに依存し得る。このリストサイズは、ＷＴＲＵ能力の一部であり得る。
【0165】
短縮および／またはパンクチャリングのためのパンクチャリングベクトル生成を提供する。出力コード化ビットの中からいくつかのビットを除外するためにパンクチャリングおよび／または短縮方式が利用され得る。コード構成への影響がないことがある。短縮方式は、出力コード化ビットをパンクチャし得、対応する入力ビットを０に設定し得る。これらの入力ビットは、凍結ビットセット中に含まれ得る。これらの入力ビットは、あらかじめ定義された値（たとえば、０でない値）に設定され得る他の凍結ビットとは異なり得る。いくつかの入力ビットが短縮のために凍結ビットとしてプリセットされるので、凍結ビットセットは、相応して調整される必要があり得る。
【0166】
対応する入力ビットは、ポーラ符号化中へのビット反転（ＢＲ）演算の包含に依存し得る。ＢＲ演算がポーラ符号化中に含まれるとき
【0167】
【数23】
【0168】
、出力ビットに対応する入力ビットインデックスは、出力ビットインデックスのＢＲであり得る。ＢＲ演算がポーラ符号化中に含まれないとき
【0169】
【数24】
【0170】
、それらが同じインデックスを有する場合、入力ビットは出力ビットに対応し得る。
【0171】
パンクチャリングと短縮との間の差は、復号が実行される方法であり得る。出力ビットごとの対数尤度比（ＬＬＲ）値または確率が受信された信号から計算されると、パンクチャされた（短縮された）出力ビットごとのＬＬＲ値または確率が定義され得る。パンクチャリング方式の場合、たとえば、パンクチャされたビットが０または１であることが同じ確率であるので、ＬＬＲ値は、ｌｏｇ（１）＝０であり得る。短縮方式の場合、ＬＬＲ値は、ｌｏｇ（０）＝－∞に設定され得、たとえば、これは、パンクチャされたビットが０に等しい（たとえば、常に０に等しい）ことを暗示し得る。
【0172】
パンクチャリング方式および短縮方式は、図５に示すように、レートマッチングブロックにおいて使用されるべきパンクチャリングベクトルを生じ得る。パンクチャリングおよび／または短縮のための共通のパンクチャリングベクトルを生成し得るパンクチャリング方式および／または短縮方式が提供され得る。
【0173】
一例では、長さＮ＝２nをもつマザーコードからパンクチャまたは短縮されるべきＭビットがあるものとする。Ｐ（ｉ）が、ｉ番目のパンクチャされたビットの位置であり、０≦ｉ＜Ｍであるとする。ｌs（ｉ）をパンクチャされたビットＰ（ｉ）に対応する入力ビット位置であるとする。短縮の場合、ｌs（ｉ）ビットは、短縮され、凍結ビットとして設定され得る。
【0174】
一例では、ｌs（ｉ）は、次式のように選択され得る。
ｉ＜Ｎ／４の場合、ｌs（ｉ）＝Ｎ－１－ｉ
ｉ≧Ｎ／４および
ｉ＜Ｎ／４の場合、ｌs（ｉ）＝Ｎ－１－ｉ
ｉ≧Ｎ／４および
【0175】
【数25】
【0176】
の場合、
【0177】
【数26】
【0178】
ｉ≧Ｎ／４および
【0179】
【数27】
【0180】
の場合、
【0181】
【数28】
【0182】
ここで、
【0183】
【数29】
【0184】
は、ｘよりも小さい最大の整数であり得る。ｍｏｄ（ａ，ｂ）は、ａ／ｂの余りである。
【0185】
このパンクチャリング／短縮は、次式のように拡張され得る。
ｉ＜Ｎ／２Gの場合、ｌs（ｉ）＝Ｎ－１－ｉ
ｉ≧Ｎ／２Gおよび
ｉ＜Ｎ／２Gの場合、ｌs（ｉ）＝Ｎ－１－ｉ
ｉ≧Ｎ／２Gおよび
【0186】
【数30】
【0187】
の場合、
【0188】
【数31】
【0189】
一例では、ｌs（ｉ）は、次式のように選択され得る。
ｍｏｄ（ｉ，Ｇ）＝０である場合、
ｍｏｄ（ｉ，Ｇ）＝０である場合、
【0190】
【数32】
【0191】
ｍｏｄ（ｉ，Ｇ）＝ｇ≠０である場合、
【0192】
【数33】
【0193】
一例では、サブブロックベースのパンクチャリングが利用され得る。マザーコード長Ｎの場合、Ｎビット（たとえば、Ｎ個のポーラ符号化ビット）が、ｂ個のサブブロックに区分され得る（たとえば、等しく区分され得る）。ｂ個のサブブロックは連続的に区分され得る。サブブロックの数ｂは、２の累乗であると仮定され得る。各サブブロックは、
【0194】
【数34】
【0195】
ビットを有し得る。ｌs（ｉ）は、次のように選択され得る。
【0196】
【数35】
【0197】
ここで、関数ｄ1およびｄ2は、単独であらかじめ定義され得るか、またはｄ1は、ｄ2と相関していることがある。関数ｄ1（）は、サブブロックのセット内でのサブブロックのロケーションを決定し得るマッピング関数である。関数ｄ2（）は、サブブロック内でのビットのロケーションを決定し得るマッピング関数である。
【0198】
一例では、ｄ2（）は、ｄ2［ｉ］＝ｉである方式で定義され得る。ｄ1は、ポーラコードのビットチャネルの信頼度分布に依存し得る。ｄ1［０］は、ビットチャネルの最も信頼できないブロックに対応し得、ｄ1［１］は、ビットチャネルの第２の最も信頼できないブロックに対応し得、以下同様である。たとえば、ｂ＝２の場合、我々は、ｄ1［０］＝１、ｄ1［１］＝１を有し、ｂ＝４の場合、我々は、ｄ1［０］＝１、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［１］＝３を有し、ｂ＝８の場合、我々は、以下を有する。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝３、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７（パターン１）
または、
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝４、ｄ1［３］＝２、ｄ1［４］＝３、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７
パターン１は、ｂ＝８であるとき、終了インデックスからの
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝３、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７（パターン１）
または、
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝４、ｄ1［３］＝２、ｄ1［４］＝３、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７
パターン１は、ｂ＝８であるとき、終了インデックスからの
【0199】
【数36】
【0200】
のインターリーバパターン、
【0201】
【数37】
【0202】
のインターレースパターン、
【0203】
【数38】
【0204】
の対称インターリーバパターンと見なされ得る。
【0205】
【数39】
【0206】
のためのインターリーバパターンは、ｄ1［０］＝０、ｄ1［１］＝１であり、パターン１が生成され得る。パターン１は、表３に示されているように表形式で表され得る。他のパターンも、表形式で表され得る。
【0207】
【表3】
【0208】
ｂ＝１６であるとき、我々は、以下を有する。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝８、ｄ1［５］＝３、ｄ1［６］＝５、ｄ1［７］＝６、ｄ1［８］＝９、ｄ1［９］＝１０、ｄ1［１０］＝１２、ｄ1［１１］＝７、ｄ1［１２］＝１１、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５（パターン２）
または、
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝３、ｄ1［４］＝４、ｄ1［５］＝８、ｄ1［６］＝５、ｄ1［７］＝６、ｄ1［８］＝９、ｄ1［９］＝１０、ｄ1［１０］＝１２、ｄ1［１１］＝７、ｄ1［１２］＝１１、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５
または、
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝３、ｄ1［５］＝８、ｄ1［６］＝５、ｄ1［７］＝６、ｄ1［８］＝９、ｄ1［９］＝１０、ｄ1［１０］＝１２、ｄ1［１１］＝７、ｄ1［１２］＝１１、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５
パターン２は、表４に与えられるように表形式で表され得る。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝８、ｄ1［５］＝３、ｄ1［６］＝５、ｄ1［７］＝６、ｄ1［８］＝９、ｄ1［９］＝１０、ｄ1［１０］＝１２、ｄ1［１１］＝７、ｄ1［１２］＝１１、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５（パターン２）
または、
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝３、ｄ1［４］＝４、ｄ1［５］＝８、ｄ1［６］＝５、ｄ1［７］＝６、ｄ1［８］＝９、ｄ1［９］＝１０、ｄ1［１０］＝１２、ｄ1［１１］＝７、ｄ1［１２］＝１１、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５
または、
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝３、ｄ1［５］＝８、ｄ1［６］＝５、ｄ1［７］＝６、ｄ1［８］＝９、ｄ1［９］＝１０、ｄ1［１０］＝１２、ｄ1［１１］＝７、ｄ1［１２］＝１１、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５
パターン２は、表４に与えられるように表形式で表され得る。
【0209】
【表4】
【0210】
ｂ＝３２であるとき、我々は、以下を有する。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝８、ｄ1［５］＝１６、ｄ1［６］＝３、ｄ1［７］＝５、ｄ1［８］＝６、ｄ1［９］＝９、ｄ1［１０］＝１０、ｄ1［１１］＝１７、ｄ1［１２］＝１２、ｄ1［１３］＝１８、ｄ1［１４］＝２０、ｄ1［１５］＝７、ｄ1［１６］＝２４、ｄ1［１７］＝１１、ｄ1［１８］＝１３、ｄ1［１９］＝１９、ｄ1［２０］＝１４、ｄ1［２１］＝２１、ｄ1［２２］＝２２、ｄ1［２３］＝２５、ｄ1［２４］＝２６、ｄ1［２５］＝２８、ｄ1［２６］＝１５、ｄ1［２７］＝２３、ｄ1［２８］＝２７、ｄ1［２９］＝２９、ｄ1［３０］＝３０、ｄ1［３１］＝３１
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝８、ｄ1［５］＝１６、ｄ1［６］＝３、ｄ1［７］＝５、ｄ1［８］＝６、ｄ1［９］＝９、ｄ1［１０］＝１０、ｄ1［１１］＝１７、ｄ1［１２］＝１２、ｄ1［１３］＝１８、ｄ1［１４］＝２０、ｄ1［１５］＝７、ｄ1［１６］＝２４、ｄ1［１７］＝１１、ｄ1［１８］＝１３、ｄ1［１９］＝１９、ｄ1［２０］＝１４、ｄ1［２１］＝２１、ｄ1［２２］＝２２、ｄ1［２３］＝２５、ｄ1［２４］＝２６、ｄ1［２５］＝２８、ｄ1［２６］＝１５、ｄ1［２７］＝２３、ｄ1［２８］＝２７、ｄ1［２９］＝２９、ｄ1［３０］＝３０、ｄ1［３１］＝３１
【0211】
式（１）はまた、次のように表され得る。
【0212】
【数40】
【0213】
ここで、ｄ’1［ｉ］＝ｂ－１－ｄ1［ｉ］、ｄ’2［ｉ］＝Ｂ－１－ｄ2［ｉ］、および／またはここで、ｄ’1［ｉ］＝ｄ1［ｉ］、ｄ’2［ｉ］＝ｄ2［ｉ］である。一例では、ｄ1（）は、パターン（１）またはパターン（２）または本明細書で説明する他のパターンで表され得る。一例では、ｄ2（）は、ｄ2（ｉ）＝ｉとして表され得る。
【0214】
ｄ1［ｉ］の値は、各ブロックｉについて表す値を分類することによって導出され得る。ｉがＢ×（ｉ－１）からＢ×（ｉ－１）＋Ｂ－１への入力ビットインデックスのブロックを示す場合、代表値は、その範囲の平均または最小または最大信頼性値であり得る。ｄ1［ｉ］は、ｉ番目の代表値を有するサブブロックのインデックスであり得る。
【0215】
導出されたｄ1［ｉ］中のいくつかのｄ1［ｉ’］およびｄ1［ｉ’’］（ｉ’≠ｉ’’）は、たとえば、短縮およびパンクチャリングのためのハミング距離およびエラーパフォーマンスのプロパティを改善するために交換され得る。パンクチャリングおよび／または短縮のための共通の合計パンクチャリングベクトルが使用され得、短縮またはパンクチャリングの決定が特定の基準に基づき得る。そのような基準は、本明細書で説明するコードレートであり得る。
【0216】
共通の合計パンクチャリングベクトルは、パンクチャリング部分と短縮部分とに分割され得、ここで、そのような共通のパンクチャリングベクトルがパンクチャリングと短縮との間で共有され得る。一例では、短縮は、Ｐ（ｉ）、ｉ＜ｐ0の場合に使用され得、パンクチャリングは、Ｐ（ｉ）、ｉ≧ｐ0の場合に使用され得る。ｐ0は、固定され得るか、またはコードレート（またはマザーコードレート）またはｐに依存し得る。ｐは、パンクチャリングと短縮との総数であり、ｐ0≦ｐであり得る。短縮が使用され得るとき、対応する入力ビット位置ｌs（ｉ）が０に設定され得、ここで、ＢＲ演算がポーラエンコーダに対して適用される場合、Ｐ（ｉ）＝ＢＲ（ｌs（ｉ），ｎ）であるか、またはＢＲ演算がポーラエンコーダに対して適用されない場合、Ｐ（ｉ）＝ｌs（ｉ）である。ここで、ＢＲ（ｘ，ｎ）は、ｎビットに関する整数ｘのビット反転であり得、これらの０値入力ビットのインデックスに応じて、ポーラエンコーダ中に未凍結ビットが並べ替えられ得、これらの０値入力ビットは、未凍結ビットの選択の際に除外され得る。
【0217】
図２０に、提案されたサブブロックベースのパンクチャリングと短縮方式との間の例示的なＢＬＥＲ比較を示す。Ｎ＝５１２、Ｋ＝１２６、Ｐ＝１８２の短縮の例では、８のリストサイズおよび１６のＣＲＣ長を用いるＣＡ－ＳＣＬ復号が適用される。例は、第２のパターンまたはｂ＝１６の場合である。結果から、例示的な方式は、１０-3のＢＬＥＲにおいて～０．３５ｄＢのコーディング利得を有し得る。
【0218】
Ｒ（ｉ）がｉ番目の繰り返しビットの位置であるとき、Ｒ（ｉ）＝Ｐ（Ｎ－１－（ｉ％Ｎ））である。ｉは、繰り返しの場合Ｎ－１よりも長くなり得る。ｉは、パンクチャリングおよび／または短縮の場合Ｎ－１よりも短くなり得る。パンクチャリングおよび短縮のために使用され得る共通のパンクチャリングベクトルに基づいて、繰り返しパターンが構成され得る。本明細書で説明するインターリーバなどのインターリーバは、Ｒ（ｉ）またはＰ（ｉ）に基づいて構成され得、インターリービングの後のｉ番目のビット位置（インデックス）は、（たとえば、インデックスが０から開始する場合）インターリービングの前のＲ（ｉ）番目のビット位置（インデックス）であり得る。
【0219】
インターリーバパターンｄ1（）またはｄ’1（）は、式１または式２に示されているように決定され得、サブブロックレベルのインターリービングのために使用され得る。式１または式２を参照すると、
【0220】
【数41】
【0221】
は、サブブロック単位のインターリービングが適用された後のｉ番目のビットに対応するサブブロックベースのインターリービングを適用する前のビットのインデックスであり得る。この式では、ｉは、インターリービングの後のビットのインデックスであり得る。サブブロック中のビットの数またはサブブロックのサイズＢは、
【0222】
【数42】
【0223】
によって決定され得、ここで、Ｎは、ポーラ符号化ビットの数（たとえば、マザーコード長）であり、ｂは、サブブロックの数である。
【0224】
【数43】
【0225】
は、インターリービングの後のｉ番目のビットを含むインターリーブされたサブブロックのインデックスであり得る。
【0226】
【数44】
【0227】
は、インターリービングの前のサブブロックのインデックスであり得る。ｍｏｄ（ｉ，Ｂ）は、インターリーブされたサブブロック内のｉ番目のビットのインデックスであり得る。ｄ2（）は、サブブロック内のインターリーバパターンであり得る。一例では、式ｄ2（ｘ）＝ｘは、インターリービングがサブブロック内で適用されないことを表し得る。ｄ2（ｍｏｄ（ｉ，Ｂ））は、サブブロックレベルのインターリービングを適用した後のサブブロック内のｉ番目のビットに対応するインターリービングの前のサブブロック内のビットのインデックスであり得る。
【0228】
図２１に、
【0229】
【数45】
【0230】
インデックスを使用する８つのサブブロックを用いるサブブロックインターリーバの一例を示す。この例では、ポーラコード化ビットは、８つのサブブロック（サブブロック０からサブブロック７）に区分され得る（たとえば、一様におよび連続的に区分され得る）。これらの８つのサブブロックは、インターリーバパターンのパターン１に基づいてインターリーブされ得る。パターン１に基づき、これらのサブブロックは、［０，１，２，４，３，５，６，７］の順序に並べ替えられ得る。並べ替えられたサブブロックは、サーキュラバッファに保存され得る。
【0231】
図２２に、
【0232】
【数46】
【0233】
のインデックスを使用する１６個のサブブロックを用いるサブブロックインターリーバの一例を示す。ポーラコード化ビットは、１６個のサブブロックに区分され得る（たとえば、一様に区分され得る）。これらの１６個のサブブロックは、本明細書で説明するように、インターリーバパターンのパターン２に基づいてインターリーブされ得る。パターン２に基づき、これらのサブブロックは、［０，１，２，４，８，３，５，６，９，１０，１２，７，１１，１３，１４，１５］の順序に並べ替えられ得る。
【0234】
インターリーバパターンのパターン１は、各サブブロックを２つのサブブロックに倍化することによって１６個のサブブロックに拡張され得る。たとえば、中間の８つのサブブロックが、インターリーブまたはインターレースされ得、一方、上の４つのサブブロックと下の４つのサブブロックとがそのままであり得る。インターリーバパターンは、次の通りであり得る。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝３、ｄ1［４］＝４、ｄ1［５］＝８、ｄ1［６］＝５、ｄ1［７］＝９、ｄ1［８］＝６、ｄ1［９］＝１０、ｄ1［１０］＝７、ｄ1［１１］＝１１、ｄ1［１２］＝１２、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝３、ｄ1［４］＝４、ｄ1［５］＝８、ｄ1［６］＝５、ｄ1［７］＝９、ｄ1［８］＝６、ｄ1［９］＝１０、ｄ1［１０］＝７、ｄ1［１１］＝１１、ｄ1［１２］＝１２、ｄ1［１３］＝１３、ｄ1［１４］＝１４、ｄ1［１５］＝１５
【0235】
本明細書で説明するインターリーバパターンのパターン１は、各サブブロックを４倍することによって３２個のサブブロックに拡張され得る。たとえば、中間の１６個のサブブロックが、インターレースされ得、一方、上の８つのサブブロックと下の８つのサブブロックとがそのままである。インターリーバパターンは、次の通りであり得る。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝３、ｄ1［４］＝４、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７、ｄ1［８］＝８、ｄ1［９］＝１６、ｄ1［１０］＝９、ｄ1［１１］＝１７、ｄ1［１２］＝１０、ｄ1［１３］＝１８、ｄ1［１４］＝１１、ｄ1［１５］＝１９、ｄ1［１６］＝１２、ｄ1［１７］＝２０、ｄ1［１８］＝１３、ｄ1［１９］＝２１、ｄ1［２０］＝１４、ｄ1［２１］＝２２、ｄ1［２２］＝１５、ｄ1［２３］＝２３、ｄ1［２４］＝２４、ｄ1［２５］＝２５、ｄ1［２６］＝２６、ｄ1［２７］＝２７、ｄ1［２８］＝２８、ｄ1［２９］＝２９、ｄ1［３０］＝３０、ｄ1［３１］＝３１
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝３、ｄ1［４］＝４、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７、ｄ1［８］＝８、ｄ1［９］＝１６、ｄ1［１０］＝９、ｄ1［１１］＝１７、ｄ1［１２］＝１０、ｄ1［１３］＝１８、ｄ1［１４］＝１１、ｄ1［１５］＝１９、ｄ1［１６］＝１２、ｄ1［１７］＝２０、ｄ1［１８］＝１３、ｄ1［１９］＝２１、ｄ1［２０］＝１４、ｄ1［２１］＝２２、ｄ1［２２］＝１５、ｄ1［２３］＝２３、ｄ1［２４］＝２４、ｄ1［２５］＝２５、ｄ1［２６］＝２６、ｄ1［２７］＝２７、ｄ1［２８］＝２８、ｄ1［２９］＝２９、ｄ1［３０］＝３０、ｄ1［３１］＝３１
【0236】
【0237】
【数47】
【0238】
のインデックスを使用する３２個のサブブロックを用いるサブブロックインターリーバの一例を示す。この例では、中間の１６個のサブブロックが、インターレースされ得、一方、上の８つのサブブロックと下の８つのサブブロックとが、本明細書で説明するように、インターリーバパターンのパターン１から直接コピーされ得る。これは、次のように、インターリーバパターンのパターン３を与える。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝３、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７、ｄ1［８］＝８、ｄ1［９］＝１６、ｄ1［１０］＝９、ｄ1［１１］＝１７、ｄ1［１２］＝１０、ｄ1［１３］＝１８、ｄ1［１４］＝１１、ｄ1［１５］＝１９、ｄ1［１６］＝１２、ｄ1［１７］＝２０、ｄ1［１８］＝１３、ｄ1［１９］＝２１、ｄ1［２０］＝１４、ｄ1［２１］＝２２、ｄ1［２２］＝１５、ｄ1［２３］＝２３、ｄ1［２４］＝２４、ｄ1［２５］＝２５、ｄ1［２６］＝２６、ｄ1［２７］＝２８、ｄ1［２８］＝２７、ｄ1［２９］＝２９、ｄ1［３０］＝３０、ｄ1［３１］＝３１（パターン３）
パターン３は、表５に示されているように表形式で表され得る。
ｄ1［０］＝０、ｄ1［１］＝１、ｄ1［２］＝２、ｄ1［３］＝４、ｄ1［４］＝３、ｄ1［５］＝５、ｄ1［６］＝６、ｄ1［７］＝７、ｄ1［８］＝８、ｄ1［９］＝１６、ｄ1［１０］＝９、ｄ1［１１］＝１７、ｄ1［１２］＝１０、ｄ1［１３］＝１８、ｄ1［１４］＝１１、ｄ1［１５］＝１９、ｄ1［１６］＝１２、ｄ1［１７］＝２０、ｄ1［１８］＝１３、ｄ1［１９］＝２１、ｄ1［２０］＝１４、ｄ1［２１］＝２２、ｄ1［２２］＝１５、ｄ1［２３］＝２３、ｄ1［２４］＝２４、ｄ1［２５］＝２５、ｄ1［２６］＝２６、ｄ1［２７］＝２８、ｄ1［２８］＝２７、ｄ1［２９］＝２９、ｄ1［３０］＝３０、ｄ1［３１］＝３１（パターン３）
パターン３は、表５に示されているように表形式で表され得る。
【0239】
【表5】
【0240】
レートマッチング後でのインターリーバの使用を提供し得る。グループベースのチャネルインターリーバを提供し得る。ポーラエンコーダによって生成された出力コード化ビットがインターリーブされ得る。たとえば、コード化ビットは、レートマッチング関数の適用の後におよび／または変調の前にインターリーブされ得る。例示的なインターリービング演算は、たとえば、高次変調が使用中であり得るか、またはフェージングチャネルが存在し得る改善されたブロック誤り率（ＢＬＥＲ）パフォーマンスを与え得る。
【0241】
入力情報ビットは、出力コード化ビットに対応し得る。入力情報ビットは、関連する信頼性順を有し得る。レートマッチングされた出力コード化ビットは、それぞれの対応する入力情報ビットに関連付けられたそのような信頼性順に基づいて順序付けられ得る。
【0242】
ｃ（ｉ）は、ｉ番目の符号化されレートマッチングされたビットの値であり得、ここで、ｉ＝０，１，．．．，Ｎ－Ｍは、出力コード化ビットのビットインデックス（たとえば、自然順序、開始点からの連続索引付け）を示し得る。Ｍは、パンクチャされるかまたは短縮されるビットの数であり得るレートマッチングパラメータであり得る。一例では、レートマッチングは、繰り返しによって実行され得る。そのような例では、Ｍは負になり得る。出力ビットが繰り返されるとき、そのような出力ビットのインデックス順は、元の繰り返しビットに関連付けられた同じインデックス順に関連付けられ得る。
【0243】
ｃｒ（ｊ）は、（Ｎ－Ｍ－１－ｊ）番目の信頼できる出力コード化ビットの値であり得、ｊ＝０，１，．．．，Ｎ－Ｍは、出力コード化ビットの信頼性インデックスを示し得る。出力コード化ビットの信頼性順は、対応する入力ビットの信頼性順に追従し得る。対応する入力ビットが凍結ビットおよび／またはパリティビットであり得るとき、関連する信頼性順は、比較的低いおよび／または最低の信頼性順になり得る。出力ビットが繰り返され得るとき、関連する信頼性順は、元の繰り返しビットに関連付けられた信頼性順と同じ信頼性順になり得る。
【0244】
一例では、Ｑ＝２q変数の変調が使用され得る。変調のために与えられる入力ビットの数はｑであり得る。そのようなビットは、変調シンボルを生成するために使用され得る。そのようなｑビットのうちで信頼性の差があり得る。たとえば、ｑ＝４である場合、最初の２ビットは、ＬＴＥ １６ＱＡＭにおいて最後の２ビットよりも信頼できるものとして分類され得る。１６ＱＡＭを使用して変調されるビットのために２つのレベルの信頼性が与えられ得る。
【0245】
（たとえば、ｑ＝６である）６４ＱＡＭを使用する一例では、ビットは、３つのレベルの信頼性に分類され得る。最初の２ビットは、最も信頼できるものとして分類され得、次のまたは第２の２ビットは、最初の２ビットよりも低い信頼性を有するものとして分類され得、最後の２ビットは、最低の信頼性を有するものとして分類され得る。２q変数の変調は、ｑ／２レベルの信頼性を有し得る。いくつかの数および品質の信頼性のレベルが利用され得る。
【0246】
一例では、ｃ（ｉ）、ｉ＝０，．．．，Ｎ－Ｍビットがｑ／２ブロックに分割され得る。Ｍビットは、一様に分割され得る。ＢＬ（ｋ）は、ｋ番目のブロックを示し得る。分割後、各ブロックはインターリーブされ得る。インターリーバは、ランダムインターリーバ、ブロックインターリーバ、ビット反転インターリーバ、分割自然インターリーバなどであり得る。レートマッチングにおいて使用される選択されたインターリーバの効果はカウントされ得る（たとえば、本明細書で提供する図７および添付の説明を参照）。ランダムインターリーバを利用する一例では、インターリービングパターンは、たとえば、ＬＴＥ技術において使用される、たとえば、Ｇｏｌｄシーケンスを含み得る擬似ランダムシーケンスから生成され得る。ブロックインターリーバの場合、同じまたは異なるインターリーバ深さがブロックインターリーバに適用され得る。
【0247】
一例では、ｃｒ（ｊ）、ｊ＝０，．．．，Ｎ－Ｍビットがｑ／２ブロックに分割され得る。たとえば、ビットは、一様に分割され得る。そのような各ブロックは、ＢＬ（ｋ）によって示され得る。各ブロックは、たとえば、分割後に、１つまたは複数のインターリーバを使用してインターリーブされ得る。各ＢＬ（ｋ）ブロックは、たとえば、インターリービングの後に、特定の信頼性レベルに関連付けられ得る変調のために与えられるべき入力ビットにマッピングされ得る。
【0248】
インターリーブされたビットは、たとえば、本明細書で説明するｑ／２ブロックから、変調シンボルにマッピングされ得る。一例では、変調のために与えられる高い信頼性をもつビットは、（たとえば、高い信頼性をもつ入力ビットに対応し得る）高い信頼性をもつレートマッチングされたコード化ビットに関連付けられ得る。一例では、変調のために与えられる低い信頼性をもつビットは、（たとえば、低い信頼性をもつ入力ビットに対応し得る）低い信頼性をもつレートマッチングされたコード化ビットに関連付けられ得る。変調シンボルのｋ番目の構成要素ビットは、ＢＬ（ｋ）に関連付けられ得る。図２４に、１６ＱＡＭを使用するそのような一例の例示的な実装形態を示し、ここで、影つきボックスは、より信頼できるビットを示し得、影なしボックスは、あまり信頼できないビットを示し得る。
【0249】
一例では、変調のために与えられる比較的あまり信頼できないビットは、比較的より信頼できるレートマッチングされたコード化ビット（たとえば、より信頼できる入力ビットに対応し得るビット）に関連付けられ得る。一例では、変調のために与えられる比較的より信頼できるビットは、比較的あまり信頼できない入力ビット（たとえば、あまり信頼できない入力ビットに対応し得るビット）に関連付けられ得る。変調シンボルのｋ番目の構成要素ビットは、ＢＬ（ｑ／２－ｋ／２）に関連付けられ得る。図２５に、１６ＱＡＭを使用するそのような一例の例示的な実装形態を示し、ここで、影つきボックスは、より信頼できるビットを示し得、影なしボックスは、あまり信頼できないビットを示し得る。これらの表現は、変調シンボルの例の符号化ビットおよび構成要素ビットのうちの１つまたは複数に適用され得る。他の例では、６４ＱＡＭ変調および／または２５６ＱＡＭ変調が使用され得る。
【0250】
一例では、コード化ビットおよびレートマッチングされたビットは、ｑ／２個のブロックに区分され得る。一例では、コード化ビットおよびレートマッチングされたビットは、ｑ個のブロックに区分され得る。図２６に、１６ＱＡＭ変調および４つの区分を使用したそのような一例の実装形態を示す。図２６に示すように、影つきボックスは、より信頼できるビットを示し得、影なしボックスは、あまり信頼できないビットを示し得る。図２７に、２つの区分を用いる例示的なＱＰＳＫ変調を示す。図２８に、２つの区分を用いる例示的なＱＰＳＫ変調を示す。２q変数の変調のための区分の数は、いくつかの区分、たとえば、（ｑ－１）個の区分または素数の区分などを備え得る。図２９に、５つの区分を用いる例示的なＱＰＳＫ変調を示す。コード化ビットおよびレートマッチングされたビットは、一様に区分されることも区分されないこともある。たとえば、ブロックは、異なる数のビットを有し得る。
【0251】
図３０に、物理チャネルのための例示的なチャネルインターリーバを示す。この平行ブロックインターリーバ演算を使用することは、アップリンクおよび／またはダウンリンクに適用され得る。レートマッチングの出力がＭ個のビットｕ1，．．．，ｕMを含み得ると仮定する。これらのビットは、いくつかのグループに区分され得る。グループの数は、ｐによって示され得る。簡単のために、Ｍは、ｐで割り切れ得る。Ｍがｐによって割り切れない場合、ビット総数がｐで割り切れるように、ヌルビットまたはダミービットがレートマッチングの出力に挿入され得る。
【0252】
ビットは、順番に基づいてグループ化され得る。第１のグループは、ｕ1，ｕ2，．．．ｕM/pを含み得、第２のグループは、
【0253】
【数48】
【0254】
を含み得、ｐ番目のグループは、
【0255】
【数49】
【0256】
を含み得る。ビットは、インターレースの順番に基づいてグループ化され得る。第１のグループは、ｕ1，ｕ2，．．．，ｕM-p+1を含み得、第２のグループは、ｕ2，ｕp+2，．．．，ｕM-p+2を含み得、ｐ番目のグループは、ｕp，ｕ2p，．．．，ｕMを含み得る。ビットは、サブグループ単位の演算に基づいてグループ化され得る。サブグループｖ1，．．．，ｖqが生成され得、ここで、サブグループは、ｕ1，．．．，ｕMの範囲のいくつかのビットを含み得る。サブグループｖ1，．．．，ｖqは、本明細書で説明する演算においてビットｕ1，．．．，ｕMとして扱われ得る。
【0257】
グループ化されたビットは、それの対応するインターリーバにパスされ得る。インターリーバは、同じ深さのブロックインターリーバであり得るか、または異なる深さをもつブロックインターリーバであり得るか、または任意のインターリーバであり得る。ブロックインターリーバの一例では、ｄ1、ｄ2、．．．、ｄpが、これらのｐ個のブロックインターリーバの深さであると仮定すると、一部または全部のｄｉが異なる値を有し得る。深度値ｄiは、素数であり得る。他の値のｄiが可能であり得る。
【0258】
ｐ個のグループからのインターリーブされたビットが結合出力に組み合わされ得る。グループ化されたインターリーブされたビットは、グループ順で組み合わされ得る。たとえば、第１のグループのインターリーブされたビットが最初に生成され得、第２のグループのインターリーブされたビットが２番目に生成されるなどがあり得る。グループ化されたインターリーブされたビットは、あるパターンをもつグループ順で組み合わされ得る。たとえば、第２のグループのインターリーブされたビットが最初に生成され得、第５のグループのインターリーブされたビットが２番目に生成されるなどがあり得る。グループ化されたインターリーブされたビットは、インターレース順で組み合わされ得る。たとえば、順序は、第１のグループからの第１のビット、第２のグループからの第１のビット、．．．、最後のグループからの第１のビット、第１のグループからの第２のビット、第２のグループからの第２のビット、．．．、最後のグループからの第２のビット、第１のグループからの第３のビット、．．．であり得る。グループ化されたインターリーブされたビットは、たとえば、グループ順を使用して一緒にインターレース順で組み合わされ得る。
【0259】
図３１に、レートマッチングと変調との間に実行され得る例示的なインターリービングを示す。一例では、インターリービングは、レートマッチングブロック内で最初に実行され得る。レートマッチングブロックの後に実行されるインターリービングは、レートマッチングブロックまたは関数の一部として実行されるインターリービングを考慮に入れ得る。
【0260】
例示的なインターリーバ設計は、変調次数に依存し得る。フェージングチャネル中で高次変調およびパフォーマンスのためにレートマッチングブロックまたは関数の後にインターリービングを実行する行列またはブロックインターリーバは、行数が変調次数に等しく、または変調次数から１を減じたものに等しくなるようなものであり得る。
【0261】
レートマッチングブロックの後のブロックインターリーバは、レートマッチングブロックの深さによって記述され得る。図３２には、５（たとえば、ブロックインターリーバの行数）の深さを用いるブロックインターリーバの一例を示す。ブロックインターリーバの深さは、変調次数に依存し得る。たとえば、６４ＱＡＭ変調の場合、深さ７を用いるブロックインターリーバが十分でないことがある（たとえば、所望のパフォーマンスをレンダリングし得ない）。１６ＱＡＭ変調の場合、深さ７を用いるブロックインターリーバが十分であり得る（たとえば、所望のパフォーマンスをレンダリングし得る）。
【0262】
図３３，図３４、および図３５に示すように、１１の深さを用いるブロックインターリーバは、ＱＰＳＫ、１６ＱＡＭ、および／または６４ＱＡＭ変調次数において、ならびにＡＷＧＮチャネルおよび／またはフェージングチャネルにおいて十分でもよい。１１の深さのブロックインターリーバは、１１に等しい行数をもつ図３２に従い得る。固定深さを用いる統一ブロックインターリーバは、サポートされた変調次数の各々のために使用され得る。たとえば、固定深さを用いる統一ブロックインターリーバは、簡単のために、サポートされた変調次数の各々のために使用され得る。サポートされた変調および／または変調次数の各々は、利得がブロックインターリーバを使用して達成され得る変調および／または変調次数を含み得る。使用されるブロックインターリーバは、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ、１６ＱＡＭ、および／または６４ＱＡＭなど、変調のためのレートマッチングブロックの後のビットチャネルインターリーバとして１１の深さを用いるブロックインターリーバを含み得る。一例は、サポートされる変調次数の各々のための、たとえば、６４ＱＡＭよりも高いことがある変調のためのレートマッチングブロックの後のビットチャネルインターリーバとして１１の深さを用いるブロックインターリーバを使用し得る。三角インターリーバは、たとえば、ブロックインターリーバによって達成されるパフォーマンスのようなパフォーマンスを達成するためにレートマッチングブロックの後に使用され得る。ランダムインターリーバは、ブロックインターリーバおよび／または三角インターリーバによって達成されるパフォーマンスのようなパフォーマンスを達成するためにレートマッチングブロックの後に使用され得る。
【0263】
異なる深さを用いるブロックインターリーバが使用され得る。たとえば、変調次数に基づく異なる深さが使用され得る。たとえば、５の深さ、７の深さ、および／もしくは１１の深さを用いるブロックインターリーバがＱＰＳＫ変調に適用され得、ならびに／または７の深さおよび／もしくは１１の深さを用いるブロックインターリーバが１６ＱＡＭ変調に適用され得る。５の深さおよび／または１１の深さを用いるブロックインターリーバが６４ＱＡＭ変調に適用され得る。１１の深さを用いるブロックインターリーバが１６ＱＡＭ変調に適用され得、および／または５の深さを用いるブロックインターリーバが６４ＱＡＭ変調に適用され得る。
【0264】
ブロックインターリーバの深さは、コードレートに基づいて選択および／または指定され得る。たとえば、高いコードレートでは、より小さい深さが使用され得る。低いコードレートでは、より大きい深さが使用され得る。１／２のコードレートの一例では、１つまたは複数の深さが、同様のブロック誤り率パフォーマンスを達成するために使用され得る。一例では、３の深さが、変調次数（たとえば、すべての変調次数）のために使用され得る。一例では、１／６のコードレートの場合、大きい深さ（たとえば、１１）が、より短い深さ（たとえば、３または５）よりも良いブロック誤り率パフォーマンスのために使用され得る。一例では、ブロックインターリーバの深さは、本明細書で説明するように変調次数および／またはコードレートに基づいて選択および／または指定され得る。
【0265】
分割自然短縮またはパンクチャリング方式がレートマッチング方式として使用される場合、レートマッチングブロックまたは関数中のインターリーバは、コード化ビットが４つのグループに等しく分割され得るように設計され得る。４つのグループの第２のグループと第３のグループとがインターレースされ得る。
【0266】
図３６に、１６ＱＡＭ変調のためのレートマッチングブロックの後の行列インターリーバの使用から生じ得る例示的なパフォーマンス利得を示す。分割自然パンクチャリングの例、分割自然短縮の例、ビット反転短縮の例、および自然繰り返しの例のパフォーマンスシミュレーションは、本明細書で説明する結果を与え得る。そのようなシミュレーションでは、ＱＰＳＫ変調およびＡＷＧＮチャネルが仮定され得る。そのようなシミュレーションでは、ＰＷシーケンスおよびＣＡ－ＳＣＬ（Ｌ＝８）復号アルゴリズムを用いるポーラコードが使用され得る。１９ビットのＣＲＣがソースデータに付加され得る。そのようなＣＲＣビットは、情報ビットの部分と見なされ得る。
【0267】
三角チャネルインターリーバが、アップリンク（ＵＬ）送信において使用され得る。平行矩形インターリーバが、ダウンリンク（ＤＬ）送信において使用され得る。三角チャネルインターリーバを提供し得る。
【0268】
一例では、ｕ1，．．．，ｕMを送信され得るレートマッチャのＭ個の出力ビットであるとする。最小整数Ｐは、
【0269】
【数50】
【0270】
のように決定され得る。
【0271】
【数51】
【0272】
、およびｙ1，．．．，ｙQがｙi＝ｕi、１≦ｉ≦Ｍ、およびｙi＝ヌル、Ｍ＋１≦ｉ≦Ｑであると仮定すると、ビットシーケンスｙ1，．．．，ｙQは、図４９に示すようにアレイの左上隅から開始して行ごとに直角二等辺三角形に書き込まれ得る。三角インターリーバの出力は、第１の列から開始して列ごとに読み出されるビットシーケンス、たとえば、ｙ1，ｙP+1，ｙ2P，．．．であり得る。プロセス中に、ヌルビットはスキップされ得る。
【0273】
三角インターリーバの様々な変形形態を提供し得る。一例では、ヌルビットが、レートマッチングブロックからビットシーケンスの開始に挿入され得る。最小整数Ｐは、
【0274】
【数52】
【0275】
のように決定され得る。
【0276】
【数53】
【0277】
、およびｙ1，．．．，ｙQがｙi＝ヌル、１≦ｉ≦Ｑ－Ｍ、およびｙi＝ｕi-(Q-M)、Ｑ－Ｍ≦ｉ≦Ｑであると仮定すると、ビットシーケンスｙ1，．．．，ｙQは、アレイの左上隅から開始して行ごとに直角二等辺三角形に書き込まれ得る。たとえば、列方向の置換が適用され得る。三角インターリーバの出力は、第１の列から開始して列ごとに読み出されるビットシーケンス、たとえば、ｙ1，ｙP+1，ｙ2P，．．．であり得る。プロセス中に、ヌルビットはスキップされ得る。ビットシーケンスｕ1，．．．，ｕMの始めにヌルビットを挿入することは、第１の出力ビットをｕ1にするために回避され得る。
【0278】
一例では、図５０に示すようにアレイの右下隅が適用され得る。ヌルビットは、ビットシーケンスｕ1，．．．，ｕMの最後に挿入され得る。最小整数Ｐは、
【0279】
【数54】
【0280】
のように決定され得る。
【0281】
【数55】
【0282】
、およびｙ1，．．．，ｙQがｙi＝ｕi、１≦ｉ≦Ｍであると仮定し、ｙi＝ヌル、Ｍ＋１≦ｉ≦Ｑとすると、ビットシーケンスｙ1，．．．，ｙQは、図５０に示すようにアレイの右下隅から開始して行ごとに直角二等辺三角形に書き込まれ得る。たとえば、列方向の置換が適用され得る。三角インターリーバの出力は、第１の列から開始して列ごとに読み出されるビットシーケンス、たとえば、ｙQ-P+1、ｙQ-P+2、ｙQ-2P+2、．．．であり得る。プロセス中に、ヌルビットはスキップされ得る。
【0283】
一例では、アレイの右下隅とヌルビットとが、ビットシーケンスｕ1，．．．，ｕMの始めに挿入され得る。最小整数Ｐは、
【0284】
【数56】
【0285】
のように決定され得る。
【0286】
【数57】
【0287】
、およびｙ1，．．．，ｙQがｙi＝ヌル、１≦ｉ≦Ｑ－Ｍであると仮定し、ｙi＝ｕi－（Ｑ－Ｍ）、Ｑ－Ｍ＋１≦ｉ≦Ｑとすると、ビットシーケンスｙ1，．．．，ｙQは、図５０に示すようにアレイの右下隅から開始して行ごとに直角二等辺三角形に書き込まれ得る。たとえば、列方向の置換が適用され得る。三角インターリーバの出力は、第１の列から開始して列ごとに読み出されるビットシーケンス、たとえば、ｙQ-P+1、ｙQ-P+2、ｙQ-2P+2、．．．であり得る。プロセス中に、ヌルビットはスキップされ得る。たとえば、三角インターリーバの出力をさらにランダム化するために、列方向の置換が適用され得る。
【0288】
平行三角インターリーバが、本明細書で説明するように適用され得る。たとえば、レートマッチャからの出力ビットの数のＭは、Ｂ個のグループに分割され得る。各グループは、同じ数のビットを有することも有しないこともある。各グループに同じ数のビットを有させるためにダミー／ヌルビットが追加され得る。グループの数は、変調次数に依存し得る。レートマッチャのＭ個の出力ビットの区分の異なる方法が利用され得る。三角インターリーバが、グループに対して適用され得る。グループごとの三角インターリーバの出力は、たとえば、連結またはインターレーシング演算を介して組み合わされ得る。たとえば、ｖi,1，．．．，ｖi,Qをｉ番目のグループからの出力ビットであるとする。４つのグループがあると仮定すると、インターレーシング演算が適用される場合、チャネルインターリーバの最終出力はｖ1,1，ｖ2,1，ｖ3,1，ｖ4,1，ｖ1,2，ｖ2,2，ｖ3,2，ｖ4,2，ｖ１,3，．．．，ｖ1,Q，ｖ2,Q，ｖ3,Q，ｖ4,Qによって与えられ得る。図３０に示す例は、三角インターリーバに適用され得る。
【0289】
図５１に、ポーラ符号化システムの一例を示す。図５１に示すように、例示的なポーラ符号化システムは、ＣＲＣアタッチメントおよびコード構成ブロック、レートマッチング制御ブロック、ポーラ符号化ブロック、レートマッチングブロック、チャネルインターリービングブロック、または変調ブロックのうちの１つまたは複数を含み得る。チャネルインターリービングブロックは、チャネルインターリーバまたはビットインターリーバとして参照され得る。一例では、チャネルインターリービングブロックは、レートマッチングブロックの一部であり得る。図５１に示すように、ポーラ符号化ブロックの中から出るポーラ符号化ビットＮは、本明細書で説明するように、レートマッチング制御ブロックによって生成されたレートマッチング方式に基づいてレートマッチングされ得る。レートマッチングされたビットＭは、本明細書で説明するようにＭビットをインターリーブするためにチャネルインターリービングブロックを通してパスされ得る。チャネルインターリービングブロックの後のビットは、本明細書で説明するように、変調シンボルを生成するために変調ブロックに送られ得る。
【0290】
本開示の特徴および要素は特定の組合せで説明され得るが、特徴または要素は、説明の他の特徴および要素なしに単独でまたは他の特徴および要素を用いてまたは用いずに様々な組合せで使用され得る。本明細書で説明する特徴が、新無線（ＮＲ）、３Ｇ、４Ｇ、５Ｇ、ＬＴＥ、ＬＴＥ－Ａ、および／または他の例を考慮し得るが、本明細書で説明する特徴がこれらの技術に制限されず、他のワイヤレスシステムにも適用可能であり得ることを理解されたい。
【0291】
上記で説明した処理は、コンピュータおよび／またはプロセッサが実行するためのコンピュータ可読媒体に組み込まれたコンピュータプログラム、ソフトウェア、および／またはファームウェアで実装され得る。コンピュータ可読媒体の例は、限定はしないが、（ワイヤードおよび／またはワイヤレス接続を介して送信される）電子信号および／またはコンピュータ可読記憶媒体を含む。コンピュータ可読記憶媒体の例は、限定はしないが、読取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、限定はしないが、内蔵ハードディスクおよびリムーバブルディスクなどの磁気メディア、光磁気メディア、ならびにＣＤ－ＲＯＭディスクおよび／またはデジタル多用途ディスク（ＤＶＤ）などの光メディアを含む。ソフトウェアに関連するプロセッサは、ＷＴＲＵ、端末、基地局、ＲＮＣ、および／または任意のホストコンピュータにおいて使用するための無線周波数トランシーバを実装するために使用され得る。
【図1A】
【図1B】
【図1C】
【図1D】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23A】
【図23B】
【図23C】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】