知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023110108
(43)【公開日】2023-08-09
(54)【発明の名称】撮像装置及び撮像方法
(51)【国際特許分類】
H04N 25/779 20230101AFI20230802BHJP
H04N 25/772 20230101ALI20230802BHJP
H04N 25/77 20230101ALI20230802BHJP
H04N 23/54 20230101ALI20230802BHJP
H04N 23/65 20230101ALI20230802BHJP
【ＦＩ】
H04N5/376 500
H04N5/3745 500
H04N5/335 500
H04N5/225 300
H04N5/232 411
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2020105582
(22)【出願日】2020-06-18
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100105153
【弁理士】
【氏名又は名称】朝倉 悟
(72)【発明者】
【氏名】児玉 和俊
【テーマコード（参考）】
5C024
5C122
【Ｆターム（参考）】
5C024CX61
5C024CY42
5C024HX23
5C024HX27
5C024HX47
5C024JX45
5C122DA14
5C122EA52
5C122FC05
5C122FC06
5C122FC12
5C122HA86
5C122HA88
5C122HB02
5C122HB10
(57)【要約】 （修正有）
【課題】電源電圧の変動を抑制可能な撮像装置及び撮像方法を提供する。
【解決手段】ＤＶＳと呼ばれる非同期型の撮像と、階調用画像用の同期型の撮像とが並行して可能な装置である固体撮像素子２００は、画素アレイ部３０と、第１アクセス制御回路２１１ａと、第２アクセス制御回路２１１ｂと、ＡＤ変換器２１２ａと、ＤＶＳ読み出し回路２１２ｂと、第１信号処理部２１３と、第２信号処理部２１４と、タイムスタンプ生成回路２１５と、タイミング制御回路２１６と、出力インターフェース２１７、２１８とを有する。
【選択図】図３
【解決手段】ＤＶＳと呼ばれる非同期型の撮像と、階調用画像用の同期型の撮像とが並行して可能な装置である固体撮像素子２００は、画素アレイ部３０と、第１アクセス制御回路２１１ａと、第２アクセス制御回路２１１ｂと、ＡＤ変換器２１２ａと、ＤＶＳ読み出し回路２１２ｂと、第１信号処理部２１３と、第２信号処理部２１４と、タイムスタンプ生成回路２１５と、タイミング制御回路２１６と、出力インターフェース２１７、２１８とを有する。
【選択図】図３
【特許請求の範囲】
【請求項1】
光量に応じた出力信号を出力する複数のＤＶＳ用画素と、前記複数のＤＶＳ用画素のそれぞれに対応し、対応する前記ＤＶＳ用画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第１回路と、を有する画素アレイ部と、
制御信号に応じて、前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部と、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、前記制御信号を用いて前記第２制御期間に前記第２回路部を駆動する制御を行う制御回路と、
を備える、撮像装置。
制御信号に応じて、前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部と、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、前記制御信号を用いて前記第２制御期間に前記第２回路部を駆動する制御を行う制御回路と、
を備える、撮像装置。
【請求項2】
前記第２回路部は、
前記制御信号に応じて出力信号を出力する複数の画素を有する、
請求項１に記載の撮像装置。
前記制御信号に応じて出力信号を出力する複数の画素を有する、
請求項１に記載の撮像装置。
【請求項3】
前記複数の画素のそれぞれは、印可される電圧に応じた出力信号を出力する、請求項２に記載の撮像装置。
【請求項4】
前記第２回路部は、
前記対応するの前記画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第２回路を、
更に有する、請求項３に記載の撮像装置。
前記対応するの前記画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第２回路を、
更に有する、請求項３に記載の撮像装置。
【請求項5】
前記第２回路部は、印可される電圧に応じて消費電力を調整可能であり、
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源を更に備える、請求項４に記載の撮像装置。
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源を更に備える、請求項４に記載の撮像装置。
【請求項6】
前記第２回路部は、印可される第１電位と、前記第１電位よりも高い第２電位とで消費電力が異なり、
前記第１電圧源は、前記制御信号に応じて、第１電位の期間と、前記第１電位よりも高い第２電位の期間とを繰り返すパルス状の電圧を出力可能である、請求項５に記載の撮像装置。
前記第１電圧源は、前記制御信号に応じて、第１電位の期間と、前記第１電位よりも高い第２電位の期間とを繰り返すパルス状の電圧を出力可能である、請求項５に記載の撮像装置。
【請求項7】
複数の第２回路のそれぞれは、前記第１電位では、前記所定の閾値を超えず、前記第２電位では、前記所定の閾値を超える、請求項６に記載の撮像装置。
【請求項8】
前記制御部は、複数のパルス状の電圧を出力させることが可能であり、前記複数のＤＶＳ用画素及び前記複数の第１回路の消費電力に応じて前記パルス状の電圧のパターンを変更する、請求項７に記載の撮像装置。
【請求項9】
前記制御部は、所定の時間間隔において前記複数の第１回路が検出するアドレスイベントの数に応じて、前記パルス状の電圧のパターンを変更する、請求項８に記載の撮像装置。
【請求項10】
前記制御部は、読み出し順が最後から数行分の前記複数の第１回路が検出するアドレスイベントの数に応じて前記パルス状の電圧のパターンを変更する、請求項９に記載の撮像装置。
【請求項11】
前記第２回路部は、印可される電圧に応じて消費電力を調整可能であり、
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源と、前記第１電圧源よりも電位の低い第２電圧源とを、更に備え、
前記第２回路部は、前記第１電圧源の電位と、前記第２電圧源の電位差に応じて消費電力が異なる、請求項４に記載の撮像装置。
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源と、前記第１電圧源よりも電位の低い第２電圧源とを、更に備え、
前記第２回路部は、前記第１電圧源の電位と、前記第２電圧源の電位差に応じて消費電力が異なる、請求項４に記載の撮像装置。
【請求項12】
前記複数の画素のそれぞれは、前記第１電圧源と、前記第２電圧源との間に接続され、前記第１電圧源と、前記第２電圧源との電位に応じて、前記所定の閾値を超える前記複数の画素の数が制御可能である、請求項１１に記載の撮像装置。
【請求項13】
前記画素アレイ部は、階調用の複数の階調用画素を更に備え、
前記複数のＤＶＳ用画素の出力信号に基づくＤＶＳ用画像と、
前記複数の階調用画素の出力信号に基づく階調用画像と、の生成が可能である、請求項１に記載の撮像装置。
前記複数のＤＶＳ用画素の出力信号に基づくＤＶＳ用画像と、
前記複数の階調用画素の出力信号に基づく階調用画像と、の生成が可能である、請求項１に記載の撮像装置。
【請求項14】
前記複数のＤＶＳ用画素は、前記画素アレイ部に行列状に配置され、前記画素アレイ部の行順に応じて、出力信号が読み出される、請求項１に記載の撮像装置。
【請求項15】
前記第２制御期間は、前記複数のＤＶＳ用画素の垂直ブランク期間に対応する、請求項１に記載の撮像装置。
【請求項16】
前記第２制御期間は、前記複数のＤＶＳ用画素の水平ブランク期間に対応する、請求項１に記載の撮像装置。
【請求項17】
光量に応じた出力信号を出力する複数のＤＶＳ用画素と、前記複数のＤＶＳ用画素のそれぞれに対応し、対応するの前記ＤＶＳ用画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第１回路と、を有する画素アレイ部の撮像方法であって、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、
前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部を、前記第２制御期間に駆動させる、撮像方法。
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、
前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部を、前記第２制御期間に駆動させる、撮像方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、撮像装置及び撮像方法に関する。
【背景技術】
【0002】
垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が、撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の光量が閾値を超えた旨をアドレスイベントとしてリアルタイムに検出する検出回路を画素毎に設けた非同期型の固体撮像素子が提案されている。このように、画素毎にアドレスイベントを検出する固体撮像素子は、ＤＶＳ（Ｄｙｎａｍｉｃ Ｖｉｓｉｏｎ Ｓｅｎｓｏｒ）と呼ばれる。同期型の固体撮像素子よりも遥かに高速にデータを生成して出力することができる。このため、例えば、交通分野において、人や障害物を画像認識する処理を高速に実行して、安全性を向上させることができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】ＷＯ２０１９／０８７４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一方で、ＤＶＳ用画素で生成した検出信号に基づくＤＶＳ用画像より、より高精細な画像の表示も求められる場合がある。ところが、ＤＶＳ用画像とより高精細な階調用画像を同時に取得すると、ＤＶＳ用画像の撮像期間とＤＶＳ用画像のブランク期間とで電源電圧が変動し、この電源電圧の変動とのカップリングにより階調用画像を取得する際に用いるＡＤ特性に影響を与える恐れがある。
【0005】
そこで、本開示では、電源電圧の変動を抑制可能な撮像装置及び撮像方法を提供するものである。
【課題を解決するための手段】
【0006】
上記の課題を解決するために、本開示によれば、光量に応じた出力信号を出力する複数のＤＶＳ用画素と、前記複数のＤＶＳ用画素のそれぞれに対応し、対応する前記ＤＶＳ用画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第１回路と、を有する画素アレイ部と、
制御信号に応じて、前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部と、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、前記制御信号を用いて前記第２制御期間に前記第２回路部を駆動する制御を行う制御回路と、
を備える、撮像装置が提供される。
制御信号に応じて、前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部と、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、前記制御信号を用いて前記第２制御期間に前記第２回路部を駆動する制御を行う制御回路と、
を備える、撮像装置が提供される。
【0007】
前前記第２回路部は、
前記制御信号に応じて出力信号を出力する複数の画素を有してもよい。
前記制御信号に応じて出力信号を出力する複数の画素を有してもよい。
【0008】
前記複数の画素のそれぞれは、印可される電圧に応じた出力信号を出力してもよい。
【0009】
前記第２回路部は、
前記対応するの前記画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第２回路を、更に有してもよい。
前記対応するの前記画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第２回路を、更に有してもよい。
【0010】
前記第２回路部は、印可される電圧に応じて消費電力を調整可能であり、
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源を更に備えてもよい。
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源を更に備えてもよい。
【0011】
前記第２回路部は、印可される第１電位と、前記第１電位よりも高い第２電位とで消費電力が異なり、
前記第１電圧源は、前記制御信号に応じて、第１電位と、前記第１電位よりも高い第２電位の期間を繰り返すパルス状の電圧を出力可能であってもよい。
前記第１電圧源は、前記制御信号に応じて、第１電位と、前記第１電位よりも高い第２電位の期間を繰り返すパルス状の電圧を出力可能であってもよい。
【0012】
複数の第２回路のそれぞれは、前記第１電位では、前記所定の閾値を超えず、前記第２電位では、前記所定の閾値を超えてもよい。
【0013】
前記制御部は、複数のパルス状の電圧を出力させることが可能であり、前記複数のＤＶＳ用画素及び前記複数の第１回路の消費電力に応じて前記パルス状の電圧のパターンを変更してもよい。
【0014】
前記制御部は、所定の時間間隔において前記複数の第１回路が検出するアドレスイベントの数に応じて、前記パルス状の電圧のパターンを変更してもよい。
【0015】
前記制御部は、読み出し順が最後から数行分の前記複数の第１回路が検出するアドレスイベントの数に応じて前記パルス状の電圧のパターンを変更してもよい。
【0016】
前記第２回路部は、印可される電圧に応じて消費電力を調整可能であり、
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源と、前記第１電圧源よりも電位の低い第２電圧源とを、更に備え、
前記第２回路部は、前記第１電圧源の電位と、前記第２電圧源の電位差に応じて消費電力が異なってもよい。
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源と、前記第１電圧源よりも電位の低い第２電圧源とを、更に備え、
前記第２回路部は、前記第１電圧源の電位と、前記第２電圧源の電位差に応じて消費電力が異なってもよい。
【0017】
前記複数の画素のそれぞれは、前記第１電圧源と、前記第２電圧源との間に接続され、前記第１電圧源と、前記第２電圧源との電位に応じて、前記所定の閾値を超える前記複数の画素の数が制御可能であってもよい。
【0018】
前記画素アレイ部は、階調用の複数の階調用画素を更に備え、
前記複数のＤＶＳ用画素の出力信号に基づくＤＶＳ用画像と、
前記複数の階調用画素の出力信号に基づく階調用画像と、の生成が可能であってもよい。
前記複数のＤＶＳ用画素の出力信号に基づくＤＶＳ用画像と、
前記複数の階調用画素の出力信号に基づく階調用画像と、の生成が可能であってもよい。
【0019】
前記複数のＤＶＳ用画素は、前記画素アレイ部に行列状に配置され、前記画素アレイ部の行順に応じて、出力信号が読み出されてもよい。
【0020】
前記第２制御期間は、前記複数のＤＶＳ用画素の垂直ブランク期間に対応してもよい。
【0021】
前記第２制御期間は、前記複数のＤＶＳ用画素の水平ブランク期間に対応してもよい。
【0022】
本開示によれば、光量に応じた出力信号を出力する複数のＤＶＳ用画素と、前記複数のＤＶＳ用画素のそれぞれに対応し、対応するの前記ＤＶＳ用画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第１回路と、を有する画素アレイ部の撮像方法であって、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、
前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部を、前記第２制御期間に駆動させる、撮像方法が提供される。
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、
前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部を、前記第２制御期間に駆動させる、撮像方法が提供される。
【図面の簡単な説明】
【0023】
【図1】本開示に係る技術が適用される像装置の構成の一例を示すブロック図。
【図2】固体撮像素子の積層構造の一例を示す図。
【図3】固体撮像素子の構成例を示すブロック図。
【図4】行列状に配置される画素ブロック及び調整画素ブロックを模式的に示す図。
【図5】画素ブロックの構成を模式的に示す図。
【図6】調整画素ブロックの構成を模式的に示す図。
【図7】ＡＤ変換部の構成例を示すブロック図。
【図8】ＤＶＳ読み出し回路の構成例を示すブロック図。
【図9】階調用画素の構成例を示す図。
【図10】ＤＶＳ用画素の構成例を示す図。
【図11】ＤＶＳ用ＡＦＥの第１構成例を示すブロック図。
【図12】電流電圧変換部の構成の一例を示す回路図。
【図13】減算器及び量子化器の構成の一例を示す回路図
【図14】ＤＶＳ用ＡＦＥの第２構成例を示すブロック図。
【図15】ダミーＤＶＳ用画素の構成例を示す図。
【図16】第１電圧源に接続されるダミーＤＶＳ用ＡＦＥの構成例を示す図。
【図17】タイミング制御回路による撮像制御例を示す図。
【図18】各ダミーＤＶＳ用ＡＦＥを駆動させる場合の撮像制御例を示す図。
【図20】ダミーＤＶＳ用ＡＦＥの制御例を模式的に示す図。
【図21】第１実施形態の変形例２に係るダミーＤＶＳ用画素及びダミーＤＶＳ用ＡＦＥの制御例を模式的に示す図。
【図22】第１実施形態の変形例３に係る固体撮像素子の構成例を示すブロック図。
【図23】第１実施形態の変形例３係るＤＶＳ用画素の構成例を示す図。
【図24】第２実施形態に係るダミーＤＶＳ用画素の構成例を示す図。
【図25】ダミーＤＶＳ用画素及びダミーＤＶＳ用ＡＦＥをブランク期間に一律に駆動した場合の電源電圧の変動例を示す図。
【図26】第２実施形態に係る撮像素子の構成例を示す図。
【図27】本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図。
【図28】撮像部及び車外情報検出部の設置位置の例を示す図。
【発明を実施するための形態】
【0024】
以下、図面を参照して、撮像装置及び撮像方法の実施形態について説明する。以下では、撮像装置の主要な構成部分を中心に説明するが、撮像装置には、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
【0025】
（第１実施形態）
［撮像装置の構成例］
図１は、本技術の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、ウェアラブルデバイスに搭載されるカメラや、車載カメラなどが想定される。
［撮像装置の構成例］
図１は、本技術の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、ウェアラブルデバイスに搭載されるカメラや、車載カメラなどが想定される。
【0026】
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、ＤＶＳ用画素と階調用画素を有する。また、固体撮像素子２００は、ＤＶＳ用画素における輝度の変化量の絶対値が閾値を超えた旨をアドレスイベントとして検出することが可能である。このアドレスイベントは、例えば、輝度の上昇量が上限閾値を超えた旨を示すオンイベントと、輝度の低下量が上限閾値未満の下限閾値を下回った旨を示すオフイベントとを含む。そして、固体撮像素子２００は、アドレスイベントの検出結果を示す検出信号をＤＶＳ用の画素毎に生成する。それぞれの検出信号は、オンイベントの有無を示すオンイベント検出信号ＶＣＨと、オフイベントの有無を示すオフイベント検出信号ＶＣＬとを含む。なお、固体撮像素子２００は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。また、本実施形態に係るＤＶＳ用画素は、検知信号の他に、ＤＶＳ輝度信号を出力することも可能である。これにより、ＤＶＳ用画素の検出信号に基づく第１ＤＶＳ用画像と、ＤＶＳ用画素の輝度信号に基づく第２ＤＶＳ用画像とが構成される。
【0027】
一方で、階調用画素は階調用輝度信号を出力する。階調用画素が出力する階調用輝度信号に基づき、階調用画像が構成される。なお、本実施形態では、ＤＶＳ用画素の検出信号に基づく画像を第１ＤＶＳ用画像と称し、ＤＶＳ用画素の輝度信号に基づく画像を第２ＤＶＳ用画像と称し、階調用画素が出力する階調用輝度信号に基づく画像を階調用画像と称する。
【0028】
固体撮像素子２００は、第１ＤＶＳ画、第２ＤＶＳ用画像、及び階調用画像に対し、画像認識処理などの所定の信号処理を実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。
【0029】
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
【0030】
［固体撮像素子の構成例］
図２は、本技術の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらの基板は、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
図２は、本技術の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらの基板は、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。
【0031】
図３は、固体撮像素子２００の構成例を示すブロック図である。図３に示すように、本開示に係る固体撮像素子２００は、ＤＶＳと呼ばれる非同期型の撮像と、階調用画像用の同期型の撮像とが並行して可能な装置である。この固体撮像素子２００は、画素アレイ部３０と、第１アクセス制御回路２１１ａと、第２アクセス制御回路２１１ｂと、ＡＤ変換器２１２ａと、ＤＶＳ読み出し回路２１２ｂと、第１信号処理部２１３と、第２信号処理部２１４と、タイムスタンプ生成回路２１５と、タイミング制御回路２１６と、出力インターフェース２１７、２１８とを有する。
【0032】
ここで、図４乃至図６の基づき、画素アレイ部３０の構成を説明する。図４は、画素アレイ部３０に行列状に配置される画素ブロック３０ａ及び調整画素ブロック３０ｂを模式的に示す図である。図４に示すように、画素アレイ部３０には、複数の画素ブロック３０ａと、複数の調整画素ブロック３０ｂとが行列状（アレイ状）に２次元配列されている。
【0033】
まず、図５に基づき、画素ブロック３０ａの構成を説明する。図５は、画素ブロック３０ａの構成を模式的に示す図である。図５に示すように、画素ブロック３０ａは、複数の階調用画素３０８ａと、ＤＶＳ用画素３０８ｂと、ＤＶＳ用ＡＦＥ（アナログ・フロント・エンド：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）３１４とを有する。この画素ブロック３０ａには、複数の階調用画素３０８ａとＤＶＳ用画素３０８ｂとが行列状に配置される。この画素配列に対して、階調用画素３０８ａの画素列毎に、後述する垂直信号線ＶＳＬ１が配線される。また、垂直信号線ＶＳＬ１とは独立した垂直信号線ＶＳＬ２が、ＤＶＳ用画素３０８ｂの画素列毎に配線される。複数の複数の階調用画素３０８ａのそれぞれは、光電流に応じた電圧のアナログ信号を階調用輝度信号として生成し、ＡＤ変換器２１２ａ（図３参照）に出力する。なお、本実施形態に係るＤＶＳ用ＡＦＥ３１４が第１回路に対応する。
【0034】
一方で、ＤＶＳ用画素３０８ｂは、光電流に応じた電圧のアナログ信号をＤＶＳ用ＡＦＥ３１４に出力する。また、ＤＶＳ用画素３０８ｂは、光電流に応じた電圧のアナログ信号をＤＶＳ用輝度信号として生成し、アドレスイベントが生じた場合にＤＶＳ読み出し回路２１２ｂ（図３参照）に出力する。
【0035】
ＤＶＳ用ＡＦＥ（アナログ・フロント・エンド：Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）３１４は、ＤＶＳ用画素３０８ｂの出力に基づく電圧信号から検出信号を生成し、第２信号処理部２１４（図３参照）に出力する。より詳細には、ＤＶＳ用ＡＦＥ３１４は、ＤＶＳ用画素３０８ｂにおける光電流の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、ＤＶＳ用ＡＦＥ３１４は、検出信号を第２信号処理部２１４に出力する。例えば、ＤＶＳ用ＡＦＥ３１４は、検出した活性画素のアドレス情報（Ｘ、Ｙ）、タイムスタンプ情報Ｔ、及びアドレスイベント情報ＶＣＨ、ＶＣＬを、例えば、イベント情報（Ｘ、Ｙ、Ｔ、ＶＣＨ、ＶＣＬ））として、第２信号処理部２１４に出力する。また、ＤＶＳ用ＡＦＥ３１４は、検出チップ２０２に構成される。これらの複数の階調用画素３０８ａと、ＤＶＳ用画素３０８ｂ及びＤＶＳ用ＡＦＥ３１４とは、独立した制御系により、並列動作が可能である。なお、階調用画素３０８ａ、ＤＶＳ用画素３０８ｂ、及びＤＶＳ用ＡＦＥ３１４の詳細な構成は、後述する。
【0036】
次に、図６に基づき、調整画素ブロック３０ｂの構成を説明する。図６は、調整画素ブロック３０ｂの構成を模式的に示す図である。図６に示すように、調整画素ブロック３０ｂは、画素アレイ部３０における電源電圧ＶＤＤ２等の電圧降下を制御可能な画素ブロックである。この調整画素ブロック３０ｂは、複数の階調用画素３０８ａと、ダミーＤＶＳ用画素３０８ｃと、ダミーＤＶＳ用ＡＦＥ３１６とを有する。すなわち、調整画素ブロック３０ｂには、ＤＶＳ用画素３０８ｂの替わりにダミーＤＶＳ用画素３０８ｃが構成される。ダミーＤＶＳ用画素３０８ｃは、受光量に依存せずに、制御信号により出力信号を制御可能な画素である。なお、本実施形態では、ダミーＤＶＳ用画素３０８ｃとダミーＤＶＳ用ＡＦＥ３１６との構成数を調整画素ブロック３０ｂごとに一つとしているが、これに限定されない。例えば、調整画素ブロック３０ｂは、複数のダミーＤＶＳ用画素３０８ｃと、複数のダミーＤＶＳ用ＡＦＥ３１６とを備えてもよい。また、本実施形態に係る複数の調整画素ブロック３０ｂが第２回路部に対応し、ダミーＤＶＳ用画素３０８ｃが画素に対応する。
【0037】
ダミーＤＶＳ用ＡＦＥ３１６は、ダミーＤＶＳ用画素３０８ｃの出力に基づく電圧信号の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。
【0038】
このように、調整画素ブロック３０ｂのダミーＤＶＳ用ＡＦＥ３１６の検出信号は、ダミーＤＶＳ用画素３０８ｃに対する制御信号により制御される。また、ダミーＤＶＳ用ＡＦＥ３１６は、検出チップ２０２に構成される。なお、ダミーＤＶＳ用画素３０８ｃ、及びダミーＤＶＳ用ＡＦＥ３１６の詳細な構成も後述する。
【0039】
再び図３に戻り、第１アクセス制御回路２１１ａは、複数の階調用画素３０８ａを制御する。第１アクセス制御回路２１１ａは、複数の階調用画素３０８ａそれぞれの蓄積電荷のリセット、光電変換電流の蓄積量に応じた階調用輝度信号の生成、階調用輝度信号の出力などを制御する。例えば、第１アクセス制御回路２１１ａは、複数の階調用画素３０８ａそれぞれに蓄積された光電変換電流を、行毎に順に階調用輝度信号としてＡＤ変換器２１２ａに出力させる。なお、階調用画素３０８ａの制御動作の詳細は後述する。
【0040】
第２アクセス制御回路２１１ｂは、複数のＤＶＳ用ＡＦＥ３１４と、複数のダミーＤＶＳ用画素３０８ｃと、複数のダミーＤＶＳ用ＡＦＥ３１６とを制御する。本実施形態に係る第２アクセス制御回路２１１ｂは、複数のＤＶＳ用ＡＦＥ３１４に対して行毎にアドレスイベントを順に検出させ、検出信号を第２信号処理部２１４に対して行毎に順に出力させる。また、第２アクセス制御回路２１１ｂは、アドレスイベントが検出されたＤＶＳ用画素３０８ｂの輝度信号をＤＶＳ読み出し回路２１２ｂに対して行毎に順に出力させる。さらにまた、第２アクセス制御回路２１１ｂは、複数のダミーＤＶＳ用ＡＦＥ３１４を制御し、電源電圧ＶＤＤ等の電圧降下を調整する。なお、ＤＶＳ用ＡＦＥ３１４、ダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６の制御動作の詳細は後述する。なお、本実施形態に係る第２アクセス制御回路２１１ｂが制御回路に対応する。
【0041】
図７に基づき、ＡＤ変換器２１２ａの構成例を説明する。図７は、ＡＤ変換器２１２ａの構成例を示すブロック図である。このＡＤ変換器２１２ａは、画素ブロック３０ａ、３０ｂ毎に配置される階調用画素３０８ａの列ごとにＡＤＣ２３０を備える。ＡＤＣ２３０は、垂直信号線ＶＳＬ１を介して供給されたアナログの階調用輝度信号ＳＩＧをデジタル信号に変換する。このデジタル信号は、階調用輝度信号ＳＩＧ１よりもビット数の多いデジタルの画素信号に変換される。例えば、階調用輝度信号ＳＩＧ１を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。ＡＤＣ２３０は、生成したデジタル信号を第１信号処理部２１３に供給する。
【0042】
図８に基づき、ＤＶＳ読み出し回路２１２ｂの構成例を説明する。図８は、ＤＶＳ読み出し回路２１２ｂの構成例を示すブロック図である。このＤＶＳ読み出し回路２１２ｂは、画素ブロック３０ａ、３０ｂ毎に配置されるＤＶＳ用画素３０８ｂの列ごとにＡＤＣ２３０を備える。ＡＤＣ２３０は、垂直信号線ＶＳＬ２を介して供給されたアナログのＤＶＳ用輝度信号ＳＩＧ２をデジタル信号に変換する。このデジタル信号は、ＤＶＳ用輝度信号ＳＩＧ２よりもビット数の多いデジタルの画素信号に変換される。例えば、ＤＶＳ用輝度信号ＳＩＧ２を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。ＡＤＣ２３０は、生成したデジタル信号を第２信号処理部２１４に供給する。
【0043】
再び図３に示すように、第１信号処理部２１３は、ＡＤ変換器２１２ａからのデジタル信号に対し、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理や画像認識処理などの所定の信号処理を実行するものである。この信号処理部２１２は、処理結果を示すデータと検出信号とを信号線２０９を介して記録部１２０に供給する。
【0044】
第２信号処理部２１４は、複数のＤＶＳ用ＡＦＥ３１４からの検出信号に対して所定の信号処理を実行する。第２信号処理部２１４は、例えば検出信号を画素信号として二次元格子状に配列し、第１ＤＶＳ用画像を生成する。また、第２信号処理部２１４は、ＤＶＳ読み出し回路２１２ｂから供給されたデジタル信号に基づき第２ＤＶＳ用画像を生成する。そして、第２信号処理部２１４は、第１ＤＶＳ用画像、及び第２ＤＶＳ用画像に画像認識処理などの画像処理を実行する。
【0045】
タイムスタンプ生成回路２１５は、タイムスタンプ情報Ｔを生成し、固体撮像素子２００の各構成に供給する。例えば、タイムスタンプ生成回路２１５は、タイムスタンプ情報Ｔを複数のＤＶＳ用ＡＦＥ３１４、及び複数のダミーＤＶＳ用ＡＦＥ３１６に供給する。
【0046】
タイミング制御回路２１６は、固体撮像素子２００の各構成のタイミングを制御する。例えば、タイミング制御回路２１６は、第１アクセス制御回路２１１ａ、及び第２アクセス制御回路２１１ｂのタイミングを制御する。
【0047】
出力インターフェース２１７は、第１信号処理部２１３から供給される画像データなどを記録部１２０に出力する。同様に、出力インターフェース２１８は、第２信号処理部２１４から供給される画像データなどを記録部１２０に出力する。
【0048】
ここで、図９に基づき、階調用画素３０８ａの詳細な構成例及び制御動作例を説明する。図９は、階調用画素３０８ａの構成例を示す図である。図９に示すように、階調用画素３０８ａは、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４、受光部３３０を有する。
【0049】
リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および転送トランジスタ３３１０として、例えば、Ｎ型のＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジタが用いられる。また、光電変換素子３１１は、受光チップ２０１に配置される。光電変換素子３１１以外の素子の全ては、検出チップ２０２に配置される。
【0050】
光電変換素子３１１は、入射光を光電変換して電荷を生成する。
光電変換素子３１１から転送トランジスタ３３１０によって、光電変換素子３１１で光電変換された電荷が浮遊拡散層３２４に供給される。光電変換素子３１１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。
光電変換素子３１１から転送トランジスタ３３１０によって、光電変換素子３１１で光電変換された電荷が浮遊拡散層３２４に供給される。光電変換素子３１１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。
【0051】
増幅トランジスタ３２２は、電源電圧ＶＤＤの電源ラインと垂直信号線ＶＳＬ１との間に、選択トランジスタ３２３と直列に接続されている。増幅トランジスタ３２２は、浮遊拡散層３２４で電荷電圧変換された電圧信号を増幅する。
【0052】
選択トランジスタ３２３のゲート電極には、第１アクセス制御回路２１１ａから選択信号ＳＥＬが供給される。選択トランジスタ３２３は、選択信号ＳＥＬに応答して、増幅トランジスタ３２２によって増幅された電圧信号を画素信号ＳＩＧとして垂直信号線ＶＳＬ１を介してＡＤ変換器２１２ａ（図３参照）へ出力する。
【0053】
［ＤＶＳ用画素の回路構成例］
ここで、図１０に基づき、ＤＶＳ用画素３０８ｂの詳細な構成例を説明する。図１０は、ＤＶＳ用画素３０８ｂの構成例を示す図である。複数のＤＶＳ用画素３０８ｂのそれぞれは、受光部３１、画素信号生成部３２、及び、ＤＶＳ用ＡＦＥ３１４を有する構成となっている。
ここで、図１０に基づき、ＤＶＳ用画素３０８ｂの詳細な構成例を説明する。図１０は、ＤＶＳ用画素３０８ｂの構成例を示す図である。複数のＤＶＳ用画素３０８ｂのそれぞれは、受光部３１、画素信号生成部３２、及び、ＤＶＳ用ＡＦＥ３１４を有する構成となっている。
【0054】
上記の構成のＤＶＳ用画素３０８ｂにおいて、受光部３１は、受光素子（光電変換素子）３１１、転送トランジスタ３１２、及び、ＯＦＧ（Ｏｖｅｒ Ｆｌｏｗ Ｇａｔｅ）トランジスタ３１３を有する構成となっている。転送トランジスタ３１２及びＯＦＧトランジスタ３１３としては、例えば、Ｎ型のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが用いられる。転送トランジスタ３１２及びＯＦＧトランジスタ３１３は、互いに直列に接続されている。
【0055】
受光素子３１１は、転送トランジスタ３１２とＯＦＧトランジスタ３１３との共通接続ノードＮ１とグランドとの間に接続されており、入射光を光電変換して入射光の光量に応じた電荷量の電荷を生成する。
【0056】
転送トランジスタ３１２のゲート電極には、図２に示す第２アクセス制御回路２１１ｂから転送信号ＴＲＧが供給される。転送トランジスタ３１２は、転送信号ＴＲＧに応答して、受光素子３１１で光電変換された電荷を画素信号生成部３２に供給する。
【0057】
ＯＦＧトランジスタ３１３のゲート電極には、第２アクセス制御回路２１１ｂから制御信号ＯＦＧが供給される。ＯＦＧトランジスタ３１３は、制御信号ＯＦＧに応答して、受光素子３１１で生成された電気信号をＤＶＳ用ＡＦＥ３１４に供給する。ＤＶＳ用ＡＦＥ３１４に供給される電気信号は、電荷からなる光電流である。
【0058】
画素信号生成部３２は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３、及び、浮遊拡散層３２４を有する構成となっている。リセットトランジスタ３２１、増幅トランジスタ３２２、及び、選択トランジスタ３２３としては、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
【0059】
画素信号生成部３２には、受光部３１から転送トランジスタ３１２によって、受光素子３１１で光電変換された電荷が供給される。受光部３１から供給される電荷は、浮遊拡散層３２４に蓄積される。浮遊拡散層３２４は、蓄積した電荷の量に応じた電圧値の電圧信号を生成する。すなわち、浮遊拡散層３２４は、電荷を電圧に変換する。
【0060】
リセットトランジスタ３２１は、電源電圧ＶＤＤの電源ラインと浮遊拡散層３２４との間に接続されている。リセットトランジスタ３２１のゲート電極には、第２アクセス制御回路２１１ｂからリセット信号ＲＳＴが供給される。リセットトランジスタ３２１は、リセット信号ＲＳＴに応答して、浮遊拡散層３２４の電荷量を初期化（リセット）する。
【0061】
増幅トランジスタ３２２は、電源電圧ＶＤＤの電源ラインと垂直信号線ＶＳＬとの間に、選択トランジスタ３２３と直列に接続されている。増幅トランジスタ３２２は、浮遊拡散層３２４で電荷電圧変換された電圧信号を増幅する。
【0062】
選択トランジスタ３２３のゲート電極には、第２アクセス制御回路２１１ｂから選択信号ＳＥＬが供給される。選択トランジスタ３２３は、選択信号ＳＥＬに応答して、増幅トランジスタ３２２によって増幅された電圧信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してＤＶＳ読み出し回路２１２ｂ（図２参照）へ出力する。
【0063】
上記の構成のＤＶＳ用画素３０８ｂが２次元配置されて成る画素アレイ部３０を有する撮像装置１００において、第２アクセス制御回路２１１ｂは、図１に示す制御部１３によりアドレスイベントの検出開始が指示されると、受光部３１のＯＦＧトランジスタ３１３に制御信号ＯＦＧを供給することによって当該ＯＦＧトランジスタ３１３を駆動してＤＶＳ用ＡＦＥ３１４に光電流を供給させる。
【0064】
そして、あるＤＶＳ用画素３０８ｂにおいてアドレスイベントが検出されると、第２アクセス制御回路２１１ｂは、そのＤＶＳ用画素３０８ｂのＯＦＧトランジスタ３１３をオフ状態にしてＤＶＳ用ＡＦＥ３１４への光電流の供給を停止させる。次いで、第２アクセス制御回路２１１ｂは、転送トランジスタ３１２に転送信号ＴＲＧを供給することによって当該転送トランジスタ３１２を駆動して、受光素子３１１で光電変換された電荷を浮遊拡散層３２４に転送させる。
【0065】
このようにして、上記の構成のＤＶＳ用画素３０８ｂが２次元配置されて成る画素アレイ部３０を有する撮像装置１００は、アドレスイベントが検出されたＤＶＳ用画素３０８ｂの画素信号のみをＤＶＳ読み出し回路２１２ｂに出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、撮像装置１００の消費電力や、画像処理の処理量を低減することができる。
【0066】
なお、ここで例示したＤＶＳ用画素３０８ｂの構成は一例であって、この構成例に限定されるものではない。例えば、画素信号生成部３２を備えない画素構成とすることもできる。この画素構成の場合は、受光部３１において、ＯＦＧトランジスタ３１３を省略し、当該ＯＦＧトランジスタ３１３の機能を転送トランジスタ３１２に持たせるようにすればよい。
【0067】
［ＤＶＳ用ＡＦＥの第１構成例］
図１１は、ＤＶＳ用ＡＦＥ３１４の第１構成例を示すブロック図である。図１１に示すように、本構成例に係るＤＶＳ用ＡＦＥ３１４は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５を有する構成となっている。
図１１は、ＤＶＳ用ＡＦＥ３１４の第１構成例を示すブロック図である。図１１に示すように、本構成例に係るＤＶＳ用ＡＦＥ３１４は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５を有する構成となっている。
【0068】
電流電圧変換部３３１は、階調用画素３０８ａの受光部３１からの光電流を、その対数の電圧信号に変換する。電流電圧変換部３３１は、変換した電圧信号をバッファ３３２に供給する。バッファ３３２は、電流電圧変換部３３１から供給される電圧信号をバッファリングし、減算器３３３に供給する。
【0069】
減算器３３３には、第２アクセス制御回路２１１ｂから行駆動信号が供給される。減算器３３３は、行駆動信号に従って、バッファ３３２から供給される電圧信号のレベルを低下させる。そして、減算器３３３は、レベル低下後の電圧信号を量子化器３３４に供給する。量子化器３３４は、減算器３３３から供給される電圧信号をデジタル信号に量子化してアドレスイベントの検出信号として転送部３３５に出力する。
【0070】
転送部３３５は、量子化器３３４から供給されるアドレスイベントの検出信号を第２信号処理部２１４等に転送する。この転送部３３５は、アドレスイベントが検出された際に、アドレスイベントの検出信号を第２信号処理部２１４及び第２アクセス制御回路２１１ｂに供給する。
【0071】
続いて、ＤＶＳ用ＡＦＥ３１４における電流電圧変換部３３１、減算器３３３、及び、量子化器３３４の構成例について説明する。
【0072】
（電流電圧変換部の構成例）
図１２は、ＤＶＳ用ＡＦＥ３１４における電流電圧変換部３３１の構成の一例を示す回路図である。図１１に示すように、本例に係る電流電圧変換部３３１は、Ｎ型トランジスタ３３１１、Ｐ型トランジスタ３３１２、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。これらのトランジスタ３３１１～３３１３としては、例えば、ＭＯＳトランジスタが用いられる。
図１２は、ＤＶＳ用ＡＦＥ３１４における電流電圧変換部３３１の構成の一例を示す回路図である。図１１に示すように、本例に係る電流電圧変換部３３１は、Ｎ型トランジスタ３３１１、Ｐ型トランジスタ３３１２、及び、Ｎ型トランジスタ３３１３を有する回路構成となっている。これらのトランジスタ３３１１～３３１３としては、例えば、ＭＯＳトランジスタが用いられる。
【0073】
Ｎ型トランジスタ３３１１は、電源電圧ＶＤＤの電源ラインと信号入力線３３１４との間に接続されている。Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３は、電源電圧ＶＤＤの電源ラインとグランドとの間に直列に接続されている。そして、Ｐ型トランジスタ３３１２及びＮ型トランジスタ３３１３の共通接続ノードＮ２には、Ｎ型トランジスタ３３１１のゲート電極と、図１１に示すバッファ３３２の入力端子とが接続されている。
【0074】
Ｐ型トランジスタ３３１２のゲート電極には、所定のバイアス電圧Ｖｂｉａｓが印加される。これにより、Ｐ型トランジスタ３３１２は、一定の電流をＮ型トランジスタ３３１３に供給する。Ｎ型トランジスタ３３１３のゲート電極には、信号入力線３３１４を通して、受光部３１から光電流が入力される。
【0075】
Ｎ型トランジスタ３３１１及びＮ型トランジスタ３３１３のドレイン電極は電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３１からの光電流は、その対数の電圧信号に変換される。
【0076】
（減算器及び量子化器の構成例）
図１３は、ＤＶＳ用ＡＦＥ３１４における減算器３３３及び量子化器３３４の構成の一例を示す回路図である。
図１３は、ＤＶＳ用ＡＦＥ３１４における減算器３３３及び量子化器３３４の構成の一例を示す回路図である。
【0077】
本例に係る減算器３３３は、容量素子３３３１、インバータ回路３３３２、容量素子３３３３、及び、スイッチ素子３３３４を有する構成となっている。
【0078】
容量素子３３３１の一端は、図１１に示すバッファ３３２の出力端子に接続され、その他端は、インバータ回路３３３２の入力端子に接続されている。容量素子３３３３は、インバータ回路３３３２に対して並列に接続されている。スイッチ素子３３３４は、容量素子３３３３の両端間に接続されている。スイッチ素子３３３４にはその開閉制御信号として、第２アクセス制御回路２１１ｂから行駆動信号が供給される。スイッチ素子３３３４は、行駆動信号に応じて、容量素子３３３３の両端を接続する経路を開閉する。インバータ回路３３３２は、容量素子３３３１を介して入力される電圧信号の極性を反転する。
【0079】
上記の構成の減算器３３３において、スイッチ素子３３３４をオン（閉）状態とした際に、容量素子３３３１のバッファ３３２側の端子に電圧信号Ｖｉｎｉｔが入力され、その逆側の端子は仮想接地端子となる。この仮想接地端子の電位を、便宜上、ゼロとする。このとき、容量素子３３３１に蓄積されている電荷Ｑｉｎｉｔは、容量素子３３３１の容量値をＣ１とすると、次式（１）により表される。一方、容量素子３３３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ ・・・（１）
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ ・・・（１）
【0080】
次に、スイッチ素子３３３４がオフ（開）状態となり、容量素子３３３１のバッファ３３２側の端子の電圧が変化してＶａｆｔｅｒになった場合を考えると、容量素子３３３１に蓄積される電荷Ｑａｆｔｅｒは、次式（２）により表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ ・・・（２）
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ ・・・（２）
【0081】
一方、容量素子３３３３に蓄積される電荷Ｑ２は、容量素子３３３３の容量値をＣ２とし、出力電圧をＶｏｕｔとすると、次式（３）により表される。
Ｑ２＝－Ｃ２×Ｖｏｕｔ ・・・（３）
Ｑ２＝－Ｃ２×Ｖｏｕｔ ・・・（３）
【0082】
このとき、容量素子３３３１及び容量素子３３３３の総電荷量は変化しないため、次の式（４）が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ ・・・（４）
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ ・・・（４）
【0083】
式（４）に式（１）乃至式（３）を代入して変形すると、次式（５）が得られる。
Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ） ・・・（５）
Ｖｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ－Ｖｉｎｉｔ） ・・・（５）
【0084】
式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、ＤＶＳ用画素３０８ｂ毎に減算器３３３を含むＤＶＳ用ＡＦＥ３１４が搭載されるため、容量素子３３３１や容量素子３３３３には、面積上の制約がある。これらを考慮して、容量素子３３３１、３３３３の容量値Ｃ１、Ｃ２が決定される。
【0085】
図１３において、量子化器３３４は、コンパレータ３３４１を有する構成となっている。コンパレータ３３４１は、インバータ回路３３３２の出力信号、即ち、減算器３３３からの電圧信号を非反転（＋）入力とし、所定の閾値電圧Ｖｔｈを反転（－）入力としている。そして、コンパレータ３３４１は、減算器３３３からの電圧信号と所定の閾値電圧Ｖｔｈとを比較し、比較結果を示す信号をアドレスイベントの検出信号として転送部３３５に出力する。
【0086】
［ＤＶＳ用ＡＦＥの第２構成例］
図１４は、ＤＶＳ用ＡＦＥ１４の第２構成例を示すブロック図である。図１４に示すように、本構成例に係るＤＶＳ用ＡＦＥ３１４は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５の他に、記憶部３３６及び制御部３３７を有する構成となっている。
図１４は、ＤＶＳ用ＡＦＥ１４の第２構成例を示すブロック図である。図１４に示すように、本構成例に係るＤＶＳ用ＡＦＥ３１４は、電流電圧変換部３３１、バッファ３３２、減算器３３３、量子化器３３４、及び、転送部３３５の他に、記憶部３３６及び制御部３３７を有する構成となっている。
【0087】
記憶部３３６は、量子化器３３４と転送部３３５との間に設けられており、制御部３３７から供給されるサンプル信号に基づいて、量子化器３３４の出力、即ち、コンパレータ３３４１の比較結果を蓄積する。記憶部３３６は、スイッチ、プラスチック、容量などのサンプリング回路であってもよいし、ラッチやフリップフロップなどのデジタルメモリ回路でもあってもよい。
【0088】
制御部３３７は、コンパレータ３３４１の反転（－）入力端子に対して所定の閾値電圧Ｖｔｈを供給する。制御部３３７からコンパレータ３３４１に供給される閾値電圧Ｖｔｈは、時分割で異なる電圧値であってもよい。例えば、制御部３３７は、光電流の変化量が上限の閾値を超えた旨を示すオンイベントに対応する閾値電圧Ｖｔｈ１、及び、その変化量が下限の閾値を下回った旨を示すオフイベントに対応する閾値電圧Ｖｔｈ２を異なるタイミングで供給することで、１つのコンパレータ３３４１で複数種類のアドレスイベントの検出が可能になる。
【0089】
記憶部３３６は、例えば、制御部３３７からコンパレータ３３４１の反転（－）入力端子に、オフイベントに対応する閾値電圧Ｖｔｈ２が供給されている期間に、オンイベントに対応する閾値電圧Ｖｔｈ１を用いたコンパレータ３３４１の比較結果を蓄積するようにしてもよい。尚、記憶部３３６は、ＤＶＳ用画素３０８ｂの内部にあってもよいし、ＤＶＳ用画素３０８ｂの外部にあってもよい。また、記憶部３３６は、ＤＶＳ用ＡＦＥ３１４の必須の構成要素ではない。すなわち、記憶部３３６は、無くてもよい。
【0090】
［ダミーＤＶＳ用画素の構成例］
ここで、図１５に基づき、ダミーＤＶＳ用画素３０８ｃ、ダミーＤＶＳ用ＡＦＥ３１６の詳細な構成例を説明する。図１５は、ダミーＤＶＳ用画素３０８ｃの構成例を示す図である。図１５に示すように、ダミーＤＶＳ用画素３０８ｃは、電圧電流変換器１１２を有する。電圧電流変換器１１２は、例えばオペアンプであり、一端がノードＮ１に接続され、他端が第１電圧源１１５に接続される。この電圧電流変換器１１２は、第１電圧源１１５から供給される電圧を電流に変換し、ＯＦＧトランジスタ３１３を介して、ダミーＤＶＳ用ＡＦＥ３１６に供給する。これにより、ダミーＤＶＳ用画素３０８ｃは、第１電圧源１１５０から供給される電圧を制御信号として、制御信号に応じた電流をダミーＤＶＳ用ＡＦＥ３１６に直接的に供給することが可能である。
ここで、図１５に基づき、ダミーＤＶＳ用画素３０８ｃ、ダミーＤＶＳ用ＡＦＥ３１６の詳細な構成例を説明する。図１５は、ダミーＤＶＳ用画素３０８ｃの構成例を示す図である。図１５に示すように、ダミーＤＶＳ用画素３０８ｃは、電圧電流変換器１１２を有する。電圧電流変換器１１２は、例えばオペアンプであり、一端がノードＮ１に接続され、他端が第１電圧源１１５に接続される。この電圧電流変換器１１２は、第１電圧源１１５から供給される電圧を電流に変換し、ＯＦＧトランジスタ３１３を介して、ダミーＤＶＳ用ＡＦＥ３１６に供給する。これにより、ダミーＤＶＳ用画素３０８ｃは、第１電圧源１１５０から供給される電圧を制御信号として、制御信号に応じた電流をダミーＤＶＳ用ＡＦＥ３１６に直接的に供給することが可能である。
【0091】
ダミーＤＶＳ用ＡＦＥ３１６は、ＤＶＳ用ＡＦＥ３１４と同等の構成であり、ダミーＤＶＳ用画素３０８ｃから供給される供給される電流によりアドレスイベントの検出を行う点で相違している。このような構成により、ダミーＤＶＳ用ＡＦＥ３１６は、ＤＶＳ用ＡＦＥ３１４と同様の駆動を第１電圧源１１５０から供給される電圧により行うことが可能となる。
【0092】
図１６は、第１電圧源１１５０に接続されるダミーＤＶＳ用ＡＦＥ３１６の構成例を示す図である。このように、各ダミーＤＶＳ用ＡＦＥ３１６は、第１電圧源１１５に接続される。これにより、第１電圧源１１５から各ダミーＤＶＳ用ＡＦＥ３１６に電圧を供給することにより、各ダミーＤＶＳ用ＡＦＥ３１６は、ＤＶＳ用ＡＦＥ３１４と同様の駆動をする。これによりＤＶＳ用ＡＦＥ３１４を駆動することにより生じる電源電圧ＶＤＤ２の低下を各ダミーＤＶＳ用ＡＦＥ３１６により再現することが可能となる。なお、図１６では、固体撮像素子２００の他の構成の記載は省略されている。
【0093】
ここで、図１７に基づき固体撮像素子２００の撮像制御例を説明する。
図１７は、タイミング制御回路２１６による撮像制御例を示す図である。横軸は時刻を示す。また、時刻ｔ１～ｔ５は、ＤＶＳ用画素データの各フレームｆ１～ｆ５の読み出し開始時刻ｔ１～ｔ５を示す。ここでは、複数のダミーＤＶＳ用画素３０８ｃ、及び複数のダミーＤＶＳ用ＡＦＥ３１６を停止させている場合のタイミング制御回路２１６によるタイミング制御の一例を説明する。
図１７は、タイミング制御回路２１６による撮像制御例を示す図である。横軸は時刻を示す。また、時刻ｔ１～ｔ５は、ＤＶＳ用画素データの各フレームｆ１～ｆ５の読み出し開始時刻ｔ１～ｔ５を示す。ここでは、複数のダミーＤＶＳ用画素３０８ｃ、及び複数のダミーＤＶＳ用ＡＦＥ３１６を停止させている場合のタイミング制御回路２１６によるタイミング制御の一例を説明する。
【0094】
（ａ）図は、ＤＶＳ用画素データの各フレームｆ１～ｆ５における、画素行の読み出し開始時刻を示す模式図である。縦軸は、画素アレイ部３０（図３参照）の画素行に対応する。ラインＬ１は、第１ＤＶＳ用画像及び第２ＤＶＳ用画像における画素行の読み出し開始時刻を示す。すなわち、第２アクセス制御回路２１１ｂは、タイミング制御回路２１６によるタイミング制御に従い、ラインＬ１で示す時刻に応じて、対応する行のＤＶＳ用ＡＦＥ３１４にアドレスイベントの検知を行なわせる。各行のＤＶＳ用ＡＦＥ３１４は、アドレスイベントを検出すると、第２信号処理部２１４にイベント情報を含む信号に出力する。第２信号処理部２１４は、アドレスイベントのあったＤＶＳ用画素３０８ｂの検出信号を画像信号として、画像信号を順次変更した第１ＤＶＳ用画像を生成する。この第１ＤＶＳ用画像は、例えば３値の画像となる。なお、本実施形態に係るブランク期間がＤＶＳ用画素３０８ｂの垂直ブランク期間に対応する。
【0095】
また、各行のＤＶＳ用ＡＦＥ３１４は、アドレスイベントを検出すると第２アクセス制御回路２１１ｂにアドレス情報を含む信号を出力する。これにより、第２アクセス制御回路２１１ｂは、アドレスイベントの生じたＤＶＳ用画素３０８ｂからＤＶＳ用輝度信号をＤＶＳ読み出し回路２１２ｂを介してデジタル信号に変換し、第２信号処理部２１４に順次に出力する。第２信号処理部２１４は、アドレスイベントのあったＤＶＳ用画素３０８ｂの画像信号を順次変更した第２ＤＶＳ用画像を生成する。
【0096】
同様にラインＬ２～Ｌ４は、フレームｆ２～ｆ４の、画素行の読み出し開始時刻を示す。なお、本実施形態では、画素アレイ部３０から読み出された一枚分の画像データをフレームと称する。
【0097】
（ｂ）図は、複数のＤＶＳ用画素３０８ｂ、及び複数のＤＶＳ用ＡＦＥ３１４を駆動する電源電圧ＶＤＤ２の変動例を示す。縦軸は電圧を示す。電源電圧ＶＤＤ２は、ＤＶＳ用ＡＦＥ３１４の検知が行われている期間（ＤＶＳ反応期間）では、電圧が低下する。一方で、ＤＶＳ用ＡＦＥ３１４の検知が行われていないブランク期間では、電圧が上昇する。このように、電源電圧ＶＤＤ２は、複数のＤＶＳ用画素３０８ｂ、及び複数のＤＶＳ用ＡＦＥ３１４の駆動タイミングに連動して変動する。
【0098】
（ｃ）図は、複数の階調用画素３０８ａの各画素行の読み出し開始時刻Ｌ１４を示す。すなわち、第１アクセス制御回路２１１ａは、タイミング制御回路２１６によるタイミング制御に従い、ラインＬ１４で示す時刻に応じて画素行ごとの階調用画素３０８ａから階調用輝度信号の読み出しを行なわせる。各画素行の読み出しが行われるＡｄ変換期間は、ＡＤ変換器２１２ａがＡｄ変換を行っている期間に対応する。ＡＤ変換器２１２ａは、階調用輝度信号を順にデジタル信号に変換し、第１信号処理部２１３に供給する。第１信号処理部２１３は、全階調用画素３０８ａの階調用輝度信号がデジタル信号として供給されると、階調用画像を生成し、所定の信号処理を行う。
【0099】
（ｂ）図で示す電圧変動は、ＡＤ変換器２１２ａとカップリングし、例えば階調用画像にライン状のノイズを発生させるなどの画質の低下を生じさせてしまう恐れがある。
【0100】
図１８に基づき、各ダミーＤＶＳ用ＡＦＥ３１６を駆動させている場合のタイミング制御回路２１６による撮像制御例の一例を説明する。
【0101】
図１８は、タイミング制御回路２１６により各ダミーＤＶＳ用ＡＦＥ３１６を駆動させる場合の撮像制御例を示す図である。図１７と同様に、横軸は時刻を示す。また、時刻ｔ１～ｔ５は、ＤＶＳ用画素データの各フレームｆ１～ｆ５の読み出し開始時刻ｔ１～ｔ５を示す。
【0102】
（ａ）図は、ＤＶＳ用画素データの各フレームｆ１～ｆ５における、画素行の読み出し開始時刻を示すラインＬ１～Ｌ５と、各ダミーＤＶＳ用ＡＦＥ３１６を駆動させている期間を示すラインＤＬ１～ＤＬ４を示す模式図である。縦軸は、画素アレイ部３０（図３参照）の画素行に対応する。ラインＤＬ１は、ラインＬ１とラインＬ２との間隔のブランク期間に各ダミーＤＶＳ用ＡＦＥ３１６を駆動させている期間を示す。同様に、ラインＤＬ２～ＤＬ４は、各ブランク期間に各ダミーＤＶＳ用ＡＦＥ３１６を駆動させている期間を示す。上述のように、各ダミーＤＶＳ用ＡＦＥ３１６は、ＤＶＳ用ＡＦＥ３１４と同様の駆動が可能であるので、電源電圧ＶＤＤ２の上昇を、各ＤＶＳ用ＡＦＥ３１４を駆動した場合と同様に低下させることが可能となる。
【0103】
（ｂ）図は、電源電圧ＶＤＤ２の変動例を示す。縦軸は電圧を示す。図１７と比較すると、各ダミーＤＶＳ用ＡＦＥ３１６を駆動させることにより、ブランク期間での電圧上昇が抑制される。これにより、例えば電源電圧ＶＤＤ２とのカップリングにより生じる階調用画像の画質の低下を抑制できる。特に、ライン状のノイズ発生などの画質の低下を抑制できる。
【0104】
（ｃ）図は、図１７の（ｃ）図と同様の図である。
【0105】
図１９は、図１８の（ａ）図におけるブランク期間における第１電圧源１１５の電圧供給パターンを示す図である。横軸が時間を示す。行単位同期信号Ｌｔ１～Ｌｔ６は、第１ＤＶＳ用画像、第２ＤＶＳ用画像を取得する際の行単位同期信号に対応する。第２アクセス制御回路２１１ｂは、行単位同期信号に同期して第１電圧源１１５を制御する。
【0106】
電源電圧パターン１は、縦軸が電圧を示している。この電圧は、ダミーＤＶＳ用ＡＦＥ３１６がアドレスイベントとして検出する値に設定されている。このため、各ダミーＤＶＳ用ＡＦＥ３１６は、第１電圧源１１５が高電位の際にアドレスイベントが発生していると検出する。これにより、各ダミーＤＶＳ用ＡＦＥ３１６に対応する各ダミーＤＶＳ用画素は、画素信号生成部３２（図１５参照）を駆動する。このため、第１電圧源１１５が高電位の期間では、画素信号生成部３２の消費電力が増加し、電源電圧ＶＤＤ２が低下する。
【0107】
電源電圧パターン２は、縦軸が電圧を示している。この電圧は、ダミーＤＶＳ用ＡＦＥ３１６がアドレスイベントとして検出する値に設定されている。第１電圧源１１５が高電位になる期間が電源電圧パターン１の３分の２となっている。このため、画素信号生成部３２（図１５参照）が駆動される期間が、電源電圧パターン１の３分の２となる。これにより、電源電圧ＶＤＤ２の低下がブランク期間で平均すると、電源電圧パターン１より少なくなる。このように、電源電圧パターンを変更することにより、ブランク期間における電源電圧ＶＤＤ２の低下を制御可能となる。
【0108】
以上説明したように、本実施形態によれば、第１ＤＶＳ用画像、及び第２ＤＶＳ用画像を撮像していないブランク期間に、第１ＤＶＳ用画像、及び第２ＤＶＳ用画像を撮像するＤＶＳ用画素３０８ｂ及びＤＶＳ用ＡＦＥ３１４と同等の構成を有するダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６を駆動することとした。これにより、第１ＤＶＳ用画像、及び第２ＤＶＳ用画像の撮像期間に生じる電源電圧ＶＤＤ２の電圧低下と同様の電圧低下をブランク期間に発生させることが可能となり、第１ＤＶＳ用画像、及び第２ＤＶＳ用画像の撮像期間と、ブランク期間とにより生じる電源電圧ＶＤＤ２の変動を抑制できる。このため、電源電圧ＶＤＤ２の変動により撮像画像に生じるカップリングノイズの発生などを抑制できる。
【0109】
（第１実施形態の変形例１）
第１実施形態の変形例１に係る撮像装置１００は、第１電圧源１１５と第２電圧源１１７との間の電位差を制御することにより、ダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６により電力消費量を制御する点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
第１実施形態の変形例１に係る撮像装置１００は、第１電圧源１１５と第２電圧源１１７との間の電位差を制御することにより、ダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６により電力消費量を制御する点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
【0110】
図２０は、第１実施形態の変形例１に係るダミーＤＶＳ用ＡＦＥ３１６の制御例を模式的に示す図である。図２０に示すように、第１電圧源１１５と第２電圧源１１７とを画素アレイ部３０（図３参照）の両端に配置する。このように、第１電圧源１１５と第２電圧源１１７との間に、各ダミーＤＶＳ用画素３０８ｃを介して電圧電流変換部１１２（図１５参照）が接続される。このため、各電圧電流変換部１１２に印可される電圧３１５は、第１電圧源１１５と第２電圧源１１７との間の電位差により変更される。第１電圧源１１５の電位はダミーＤＶＳ用ＡＦＥ３１６にアドレスイベントの発生を検出させる電位に設定される。一方で、第２電圧源１１７の電位はダミーＤＶＳ用ＡＦＥ３１６にアドレスイベントの発生を検出させない電位に設定される。なお、図２０では、固体撮像素子２００の他の構成の記載は省略されている。
【0111】
このため、例えば第１電圧源１１５側に接続されるダミーＤＶＳ用ＡＦＥ３１６にはアドレスイベントの発生を検出させ、第２電圧源１１７側に接続されるダミーＤＶＳ用ＡＦＥ３１６にはアドレスイベントの発生を検出させない制御が可能となる。このように、第１電圧源１１５と第２電圧源１１７との電位を制御することにより、アドレスイベントの発生を検出させるダミーＤＶＳ用ＡＦＥ３１６の数を制御することができる。すなわち、画素信号生成部３２（図１５参照）が駆動される数が、第１電圧源１１５と第２電圧源１１７との電位を制御することにより制御される。これらから分かるように、第１電圧源１１５と第２電圧源１１７の電位を制御することにより、ブランク期間における電源電圧ＶＤＤ２の低下を制御可能となる。
【0112】
（第１実施形態の変形例２）
第１実施形態の変形例２に係る撮像装置１００は、水平ブランク期間にもダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６を駆動させる制御が可能である点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
第１実施形態の変形例２に係る撮像装置１００は、水平ブランク期間にもダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６を駆動させる制御が可能である点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
【0113】
図２１は、第１実施形態の変形例２に係るダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６の制御例を模式的に示す図である。横軸は時間である。ラインＬ１９０は、水平同期信号ＨＳに同期して画素アレイ部３０の各行に対応する各ＤＶＳ用画素３０８ｂ及びＤＶＳ用ＡＦＥ３１４を駆動する期間Ｒ１～Ｒｎと、ダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６を駆動させるＨブランク期間Ｈｂ１～Ｈｂｎを示している。すなわち、Ｈブランク期間Ｈｂ１～Ｈｂｎは、複数のＤＶＳ用画素３０８ｃの水平ブランク期間に対応する。
【0114】
図２１に示すように、第１電圧源１１５はＨブランク期間Ｈｂ１～Ｈｂｎにアドレスイベントの発生を検出させる電位に設定される。これにより、Ｈブランク期間Ｈｂ１～ＨｂｎにダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６を駆動させることにより、期間Ｒ１～Ｒｎと同様の電力消費量を制御可能となる。このため、期間Ｒ１～Ｒｎと対応するＨブランク期間Ｈｂ１～Ｈｂｎとにおける電源電圧ＶＤＤ２の短周期の変動が抑制される。
【0115】
（第１実施形態の変形例３）
第１実施形態の変形例３に係る撮像装置１００は、第１ＤＶＳ用画像のみを生成する点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
第１実施形態の変形例３に係る撮像装置１００は、第１ＤＶＳ用画像のみを生成する点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
【0116】
図２２は、第１実施形態の変形例３に係る固体撮像素子２００ａの構成例を示すブロック図である。図２２に示すように、本開示に係る固体撮像素子２００ａは、ＤＶＳ読み出し回路２１２ｂを有さない点で第１実施形態に係る固体撮像素子２００と相違する。
【0117】
図２３は、第１実施形態の変形例３に係るＤＶＳ用画素３０８ｂの構成例を示す図である。図２３に示すように第１実施形態の変形例３に係るＤＶＳ用画素３０８０ｂは、受光素子３１１を有している。一方で、画素信号生成部３２（図１０参照）を有しない点で、第１実施形態に係るＤＶＳ用画素３０８ｂと相違する。
【0118】
図２４は、第１実施形態の変形例３に係るダミーＤＶＳ用画素３０８０ｃの構成例を示す図である。図２４に示すようにダミーＤＶＳ用画素３０８０ｃは、電圧電流変換器１１２を有している。このＤＶＳ用画素３０８０ｃは、画素信号生成部３２（図１５参照）を有さないので、画素信号生成部３２（図１５参照）の駆動による電源電圧ＶＤＤ２の変動は発生しない。このため、第１電圧源１１５が高電位になる期間（図１９参照）をより低減させることが可能である。これにより、撮像装置１００の電力消費をより抑制しつつ、電源電圧ＶＤＤ２の変動も抑制可能となる。
【0119】
（第２実施形態）
第２実施形態に係る撮像装置１００は、アドレスイベントの発生数に応じて第１電圧源１１５の電圧発生パタンーンを変更する点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
第２実施形態に係る撮像装置１００は、アドレスイベントの発生数に応じて第１電圧源１１５の電圧発生パタンーンを変更する点で、第１実施形態に係る撮像装置１００と相違する。以下では、第１実施形態に係る撮像装置１００と相違する点に関して説明する。
【0120】
図２５は、ダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６をブランク期間に一律に駆動した場合の電源電圧ＶＤＤ２の変動例を示す図である。図１８と同様に、横軸は時刻を示す。また、時刻ｔ１～ｔ５は、ＤＶＳ用画素データの各フレームｆ１～ｆ５の読み出し開始時刻ｔ１～ｔ５を示す。図２５に示すように、電源電圧ＶＤＤ２の電圧の最大値は、活性化率が高い場合に周期的に変動する場合がある。例えば、撮像シーンが大きく変更された場合等である。マークＭ２４の最大電圧は電圧設定値に達していない。これは、活性化率が高かった場合に、画素信号生成部３２（図１０参照）の駆動率が上がり、電源電圧ＶＤＤ２の設定電圧までの復元が間に合わない状態が生じるために発生すると考えられている。なお、本実施形態では、各ＤＶＳ用ＡＦＥ３１４により検出されたアドレスイベントの数を全ＤＶＳ用ＡＦＥ３１４の数で除算した割合を活性化率と称する。このように、活性化率が高いと電源電圧ＶＤＤ２の低下が大きくなり、電圧設定値に達しない場合が生じる。このような場合、ＤＶＳ用ＡＦＥ３１４（図１４参照）の閾値が変わってしまい、過剰（ｏｒ過小）なＤＶＳの反応数になってしまう。
【0121】
【0122】
ＤＶＳカウンタ部２１９は、各ＤＶＳ用ＡＦＥ３１４が検出したアドレスイベントの数をカウントし、第１電圧源１１５の制御電圧を第２アクセス制御回路２１１ｂに出力する。より具体的には、ＤＶＳカウンタ部２１９は、カウントしたアドレスイベントの数が増加するにしたがい、第１電圧源１１５が高電位となる回数（図１９参照）を低下させる。これにより、アドレスイベント数のカウントが増加するに従い、ダミーＤＶＳ用画素３０８ｃ及びダミーＤＶＳ用ＡＦＥ３１６が消費する電力が低減され、電源電圧ＶＤＤ２は、安定的に電圧設定値に達することができる。このように、ＤＶＳ用画素３０８ｂ（図３参照）の活性化率が増加するにしたがい、第１電圧源１１５が高電位となる回数を低下させ、ブランク期間の電源電圧ＶＤＤ２の低下を抑制することにより、電源電圧ＶＤＤ２は、安定的に電圧設定値に達することが可能となる。
【0123】
読み出し順が画素アレイ部３０の最後から数行分の時間帯の電源電圧ＶＤＤ２の変動が、ブランク期間の電源電圧ＶＤＤ２の変動に最も影響を与える。このため、、ＤＶＳカウンタ部２１は、読み出し順が画素アレイ部３０の最後から数行分の各ＤＶＳ用ＡＦＥ３１４が検出したアドレスイベントの数に応じて前記パルス状の電圧のパターンを変更してもよい。
【0124】
＜本開示に係る技術の適用例＞
本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される測距装置として実現されてもよい。
本開示に係る技術は、様々な製品に適用することができる。以下に、より具体的な適用例について説明する。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される測距装置として実現されてもよい。
【0125】
［移動体］
図２７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
図２７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム７０００の概略的な構成例を示すブロック図である。車両制御システム７０００は、通信ネットワーク７０１０を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム７０００は、駆動系制御ユニット７１００、ボディ系制御ユニット７２００、バッテリ制御ユニット７３００、車外情報検出ユニット７４００、車内情報検出ユニット７５００、及び統合制御ユニット７６００を備える。これらの複数の制御ユニットを接続する通信ネットワーク７０１０は、例えば、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＩＮ（Ｌｏｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）又はＦｌｅｘＲａｙ（登録商標）等の任意の規格に準拠した車載通信ネットワークであってよい。
【0126】
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク７０１０を介して他の制御ユニットとの間で通信を行うためのネットワークＩ／Ｆを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信Ｉ／Ｆを備える。図２７では、統合制御ユニット７６００の機能構成として、マイクロコンピュータ７６１０、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０、音声画像出力部７６７０、車載ネットワークＩ／Ｆ７６８０及び記憶部７６９０が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信Ｉ／Ｆ及び記憶部等を備える。
【0127】
駆動系制御ユニット７１００は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット７１００は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット７１００は、ＡＢＳ（Ａｎｔｉｌｏｃｋ Ｂｒａｋｅ Ｓｙｓｔｅｍ）又はＥＳＣ（Ｅｌｅｃｔｒｏｎｉｃ Ｓｔａｂｉｌｉｔｙ Ｃｏｎｔｒｏｌ）等の制御装置としての機能を有してもよい。
【0128】
駆動系制御ユニット７１００には、車両状態検出部７１１０が接続される。車両状態検出部７１１０には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット７１００は、車両状態検出部７１１０から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
【0129】
ボディ系制御ユニット７２００は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット７２００は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット７２００には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット７２００は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0130】
バッテリ制御ユニット７３００は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池７３１０を制御する。例えば、バッテリ制御ユニット７３００には、二次電池７３１０を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット７３００は、これらの信号を用いて演算処理を行い、二次電池７３１０の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
【0131】
車外情報検出ユニット７４００は、車両制御システム７０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット７４００には、撮像部７４１０及び車外情報検出部７４２０のうちの少なくとも一方が接続される。撮像部７４１０には、ＴｏＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部７４２０には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム７０００を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
【0132】
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びＬＩＤＡＲ（Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ、Ｌａｓｅｒ Ｉｍａｇｉｎｇ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ）装置のうちの少なくとも一つであってよい。これらの撮像部７４１０及び車外情報検出部７４２０は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
【0133】
ここで、図２８は、撮像部７４１０及び車外情報検出部７４２０の設置位置の例を示す。撮像部７９１０、７９１２、７９１４、７９１６、７９１８は、例えば、車両７９００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部７９１０及び車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として車両７９００の前方の画像を取得する。サイドミラーに備えられる撮像部７９１２、７９１４は、主として車両７９００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部７９１６は、主として車両７９００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部７９１８は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0134】
尚、図２８には、それぞれの撮像部７９１０、７９１２、７９１４、７９１６の撮影範囲の一例が示されている。撮像範囲ａは、フロントノーズに設けられた撮像部７９１０の撮像範囲を示し、撮像範囲ｂ、ｃは、それぞれサイドミラーに設けられた撮像部７９１２、７９１４の撮像範囲を示し、撮像範囲ｄは、リアバンパ又はバックドアに設けられた撮像部７９１６の撮像範囲を示す。例えば、撮像部７９１０、７９１２、７９１４、７９１６で撮像された画像データが重ね合わせられることにより、車両７９００を上方から見た俯瞰画像が得られる。
【0135】
車両７９００のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０、７９２２、７９２４、７９２６、７９２８、７９３０は、例えば超音波センサ又はレーダ装置であってよい。車両７９００のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部７９２０、７９２６、７９３０は、例えばＬＩＤＡＲ装置であってよい。これらの車外情報検出部７９２０～７９３０は、主として先行車両、歩行者又は障害物等の検出に用いられる。
【0136】
図２７に戻って説明を続ける。車外情報検出ユニット７４００は、撮像部７４１０に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット７４００は、接続されている車外情報検出部７４２０から検出情報を受信する。車外情報検出部７４２０が超音波センサ、レーダ装置又はＬＩＤＡＲ装置である場合には、車外情報検出ユニット７４００は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット７４００は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット７４００は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
【0137】
また、車外情報検出ユニット７４００は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット７４００は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部７４１０により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット７４００は、異なる撮像部７４１０により撮像された画像データを用いて、視点変換処理を行ってもよい。
【0138】
車内情報検出ユニット７５００は、車内の情報を検出する。車内情報検出ユニット７５００には、例えば、運転者の状態を検出する運転者状態検出部７５１０が接続される。運転者状態検出部７５１０は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット７５００は、運転者状態検出部７５１０から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット７５００は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
【0139】
統合制御ユニット７６００は、各種プログラムにしたがって車両制御システム７０００内の動作全般を制御する。統合制御ユニット７６００には、入力部７８００が接続されている。入力部７８００は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット７６００には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部７８００は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム７０００の操作に対応した携帯電話又はＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の外部接続機器であってもよい。入力部７８００は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部７８００は、例えば、上記の入力部７８００を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット７６００に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部７８００を操作することにより、車両制御システム７０００に対して各種のデータを入力したり処理動作を指示したりする。
【0140】
記憶部７６９０は、マイクロコンピュータにより実行される各種プログラムを記憶するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及び各種パラメータ、演算結果又はセンサ値等を記憶するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を含んでいてもよい。また、記憶部７６９０は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
【0141】
汎用通信Ｉ／Ｆ７６２０は、外部環境７７５０に存在する様々な機器との間の通信を仲介する汎用的な通信Ｉ／Ｆである。汎用通信Ｉ／Ｆ７６２０は、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｏｆ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＷｉＭＡＸ、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）若しくはＬＴＥ－Ａ（ＬＴＥ－Ａｄｖａｎｃｅｄ）などのセルラー通信プロトコル、又は無線ＬＡＮ（Ｗｉ－Ｆｉ（登録商標）ともいう）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などのその他の無線通信プロトコルを実装してよい。汎用通信Ｉ／Ｆ７６２０は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク（例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク）上に存在する機器（例えば、アプリケーションサーバ又は制御サーバ）へ接続してもよい。また、汎用通信Ｉ／Ｆ７６２０は、例えばＰ２Ｐ（Ｐｅｅｒ Ｔｏ Ｐｅｅｒ）技術を用いて、車両の近傍に存在する端末（例えば、運転者、歩行者若しくは店舗の端末、又はＭＴＣ（Ｍａｃｈｉｎｅ Ｔｙｐｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）端末）と接続してもよい。
【0142】
専用通信Ｉ／Ｆ７６３０は、車両における使用を目的として策定された通信プロトコルをサポートする通信Ｉ／Ｆである。専用通信Ｉ／Ｆ７６３０は、例えば、下位レイヤのＩＥＥＥ８０２．１１ｐと上位レイヤのＩＥＥＥ１６０９との組合せであるＷＡＶＥ（Ｗｉｒｅｌｅｓｓ Ａｃｃｅｓｓ ｉｎ Ｖｅｈｉｃｌｅ Ｅｎｖｉｒｏｎｍｅｎｔ）、ＤＳＲＣ（Ｄｅｄｉｃａｔｅｄ Ｓｈｏｒｔ Ｒａｎｇｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信Ｉ／Ｆ７６３０は、典型的には、車車間（Ｖｅｈｉｃｌｅ ｔｏ Ｖｅｈｉｃｌｅ）通信、路車間（Ｖｅｈｉｃｌｅ ｔｏ Ｉｎｆｒａｓｔｒｕｃｔｕｒｅ）通信、車両と家との間（Ｖｅｈｉｃｌｅ ｔｏ Ｈｏｍｅ）の通信及び歩車間（Ｖｅｈｉｃｌｅ ｔｏ Ｐｅｄｅｓｔｒｉａｎ）通信のうちの１つ以上を含む概念であるＶ２Ｘ通信を遂行する。
【0143】
測位部７６４０は、例えば、ＧＮＳＳ（Ｇｌｏｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍ）衛星からのＧＮＳＳ信号（例えば、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）衛星からのＧＰＳ信号）を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。尚、測位部７６４０は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、ＰＨＳ若しくはスマートフォンといった端末から位置情報を取得してもよい。
【0144】
ビーコン受信部７６５０は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。尚、ビーコン受信部７６５０の機能は、上述した専用通信Ｉ／Ｆ７６３０に含まれてもよい。
【0145】
車内機器Ｉ／Ｆ７６６０は、マイクロコンピュータ７６１０と車内に存在する様々な車内機器７７６０との間の接続を仲介する通信インターフェースである。車内機器Ｉ／Ｆ７６６０は、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）又はＷＵＳＢ（Ｗｉｒｅｌｅｓｓ ＵＳＢ）といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器Ｉ／Ｆ７６６０は、図示しない接続端子（及び、必要であればケーブル）を介して、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）、又はＭＨＬ（Ｍｏｂｉｌｅ Ｈｉｇｈ－ｄｅｆｉｎｉｔｉｏｎ Ｌｉｎｋ）等の有線接続を確立してもよい。車内機器７７６０は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも１つを含んでいてもよい。また、車内機器７７６０は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器Ｉ／Ｆ７６６０は、これらの車内機器７７６０との間で、制御信号又はデータ信号を交換する。
【0146】
車載ネットワークＩ／Ｆ７６８０は、マイクロコンピュータ７６１０と通信ネットワーク７０１０との間の通信を仲介するインターフェースである。車載ネットワークＩ／Ｆ７６８０は、通信ネットワーク７０１０によりサポートされる所定のプロトコルに則して、信号等を送受信する。
【0147】
統合制御ユニット７６００のマイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム７０００を制御する。例えば、マイクロコンピュータ７６１０は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット７１００に対して制御指令を出力してもよい。例えば、マイクロコンピュータ７６１０は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ７６１０は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
【0148】
マイクロコンピュータ７６１０は、汎用通信Ｉ／Ｆ７６２０、専用通信Ｉ／Ｆ７６３０、測位部７６４０、ビーコン受信部７６５０、車内機器Ｉ／Ｆ７６６０及び車載ネットワークＩ／Ｆ７６８０のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の３次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ７６１０は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
【0149】
音声画像出力部７６７０は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ７７１０、表示部７７２０及びインストルメントパネル７７３０が例示されている。表示部７７２０は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部７７２０は、ＡＲ（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ７６１０が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
【0150】
尚、図２４に示した例において、通信ネットワーク７０１０を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム７０００が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク７０１０を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク７０１０を介して相互に検出情報を送受信してもよい。
【0151】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部７９１０、７９１２、７９１４、７９１６、７９１８や、車外情報検出部７９２０、７９２２、７９２４、７９２６、７９２８、７９３０や、運転者状態検出部７５１０等に適用され得る。具体的には、これらの撮像部や検出部に対して、本開示における図１の撮像装置１００を適用することができる。そして、本開示に係る技術を適用することにより、センサノイズ等のノイズイベントの影響を緩和し、真イベントの発生を確実に、かつ、迅速に感知することができるため、安全な車両走行を実現することが可能となる。
【0152】
なお、本技術は以下のような構成を取ることができる。
【0153】
（１）光量に応じた出力信号を出力する複数のＤＶＳ用画素と、前記複数のＤＶＳ用画素のそれぞれに対応し、対応する前記ＤＶＳ用画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第１回路と、を有する画素アレイ部と、
制御信号に応じて、前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部と、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、前記制御信号を用いて前記第２制御期間に前記第２回路部を駆動する制御を行う制御回路と、
を備える、撮像装置。
制御信号に応じて、前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部と、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、前記制御信号を用いて前記第２制御期間に前記第２回路部を駆動する制御を行う制御回路と、
を備える、撮像装置。
【0154】
（２）前記第２回路部は、
前記制御信号に応じて出力信号を出力する複数の画素を有する、
（１）に記載の撮像装置。
前記制御信号に応じて出力信号を出力する複数の画素を有する、
（１）に記載の撮像装置。
【0155】
（３）前記複数の画素のそれぞれは、印可される電圧に応じた出力信号を出力する、請求項（２）に記載の撮像装置。
【0156】
（４）前記第２回路部は、
前記対応するの前記画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第２回路を、
更に有する、請求項（３）に記載の撮像装置。
前記対応するの前記画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第２回路を、
更に有する、請求項（３）に記載の撮像装置。
【0157】
（５）前記第２回路部は、印可される電圧に応じて消費電力を調整可能であり、
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源を更に備える、（４）に記載の撮像装置。
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源を更に備える、（４）に記載の撮像装置。
【0158】
（６）前記第２回路部は、印可される第１電位と、前記第１電位よりも高い第２電位とで消費電力が異なり、
前記第１電圧源は、前記制御信号に応じて、第１電位と、前記第１電位よりも高い第２電位の期間を繰り返すパルス状の電圧を出力可能である、請求項（５）に記載の撮像装置。
前記第１電圧源は、前記制御信号に応じて、第１電位と、前記第１電位よりも高い第２電位の期間を繰り返すパルス状の電圧を出力可能である、請求項（５）に記載の撮像装置。
【0159】
（７）複数の第２回路のそれぞれは、前記第１電位では、前記所定の閾値を超えず、前記第２電位では、前記所定の閾値を超える、請求項（６）に記載の撮像装置。
【0160】
（８）前記制御部は、複数のパルス状の電圧を出力させることが可能であり、前記複数のＤＶＳ用画素及び前記複数の第１回路の消費電力に応じて前記パルス状の電圧のパターンを変更する、（７）に記載の撮像装置。
【0161】
（９）前記制御部は、所定の時間間隔において前記複数の第１回路が検出するアドレスイベントの数に応じて、前記パルス状の電圧のパターンを変更する、請求項（８）に記載の撮像装置。
【0162】
（１０）前記制御部は、読み出し順が最後から数行分の前記複数の第１回路が検出するアドレスイベントの数に応じて前記パルス状の電圧のパターンを変更する、請求項（９）に記載の撮像装置。
【0163】
（１１）前記第２回路部は、印可される電圧に応じて消費電力を調整可能であり、
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源と、前記第１電圧源よりも電位の低い第２電圧源とを、更に備え、
前記第２回路部は、前記第１電圧源の電位と、前記第２電圧源の電位差に応じて消費電力が異なる、（４）に記載の撮像装置。
前記制御信号に応じて、前記第２回路部に電圧を印可する第１電圧源と、前記第１電圧源よりも電位の低い第２電圧源とを、更に備え、
前記第２回路部は、前記第１電圧源の電位と、前記第２電圧源の電位差に応じて消費電力が異なる、（４）に記載の撮像装置。
【0164】
（１２）前記複数の画素のそれぞれは、前記第１電圧源と、前記第２電圧源との間に接続され、前記第１電圧源と、前記第２電圧源との電位に応じて、前記所定の閾値を超える前記複数の画素の数が制御可能である、（１１）に記載の撮像装置。
【0165】
（１３）前記画素アレイ部は、階調用の複数の階調用画素を更に備え、
前記複数のＤＶＳ用画素の出力信号に基づくＤＶＳ用画像と、
前記複数の階調用画素の出力信号に基づく階調用画像と、の生成が可能である、（１）乃至（１２）のいずれか一項に記載の撮像装置。
前記複数のＤＶＳ用画素の出力信号に基づくＤＶＳ用画像と、
前記複数の階調用画素の出力信号に基づく階調用画像と、の生成が可能である、（１）乃至（１２）のいずれか一項に記載の撮像装置。
【0166】
（１４）前記複数のＤＶＳ用画素は、前記画素アレイ部に行列状に配置され、前記画素アレイ部の行順に応じて、出力信号が読み出される、（１）乃至（１３）のいずれか一項に記載の撮像装置。
【0167】
（１５）前記第２制御期間は、前記複数のＤＶＳ用画素の垂直ブランク期間に対応する、（１）乃至（１４）のいずれか一項に記載の撮像装置。
【0168】
（１６）前記第２制御期間は、前記複数のＤＶＳ用画素の水平ブランク期間に対応する、（１）乃至（１４）のいずれか一項に記載の撮像装置。
【0169】
（１７） 光量に応じた出力信号を出力する複数のＤＶＳ用画素と、前記複数のＤＶＳ用画素のそれぞれに対応し、対応するの前記ＤＶＳ用画素の出力信号が所定の閾値を超えた場合にアドレスイベントの発生を示す検出信号を出力する複数の第１回路と、を有する画素アレイ部の撮像方法であって、
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、
前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部を、前記第２制御期間に駆動させる、撮像方法。
前記複数の第１回路を駆動する第１制御期間と、駆動しない第２制御期間を有し、
前記複数のＤＶＳ用画素及び前記複数の第１回路に対応する電力消費を行うことが可能な第２回路部を、前記第２制御期間に駆動させる、撮像方法。
【0170】
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【0171】
３０：画素アレイ部、３０ｂ：調整画素ブロック、１００：撮像装置、２００：固体撮像素子、２１１ｂ：第２アクセス制御回路、３０８ａ：階調用画素３０８ａｂ：ＤＶＳ用画素、３０８ｃ：ダミーＤＶＳ用画素、３１４：ＤＶＳ用ＡＦＥ、３１６：ダミーＤＶＳ用ＡＦＥ、３０８０ｃ：ダミーＤＶＳ用画素、３０８０ｂ：ＤＶＳ用画素。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】