特開 2023-111476 トランスインピーダンスアンプ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023111476

(43)【公開日】2023-08-10

(54)【発明の名称】トランスインピーダンスアンプ

(51)【国際特許分類】

   H03F 1/48 20060101AFI20230803BHJP

   H03F 3/08 20060101ALI20230803BHJP

   H03F 1/22 20060101ALI20230803BHJP

【ＦＩ】

H03F1/48

H03F3/08

H03F1/22

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022013351

(22)【出願日】2022-01-31

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人情報通信研究機構、「Ｂｅｙｏｎｄ ５Ｇ 超大容量無線通信を支える次世代エッジクラウドコンピューティング基盤の研究開発」副題「Ｂｅｙｏｎｄ ５Ｇに向けた革新的高速大容量データ転送ハードウェア開発と高機能エッジクラウド情報処理基盤の研究開発」に係る委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(71)【出願人】

【識別番号】506158197

【氏名又は名称】公立大学法人 滋賀県立大学

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(72)【発明者】

【氏名】▲高▼橋 康宏

(72)【発明者】

【氏名】伊藤 大輔

(72)【発明者】

【氏名】中村 誠

(72)【発明者】

【氏名】土谷 亮

(72)【発明者】

【氏名】井上 敏之

(72)【発明者】

【氏名】岸根 桂路

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA13

5J500AA56

5J500AC35

5J500AC62

5J500AF17

5J500AH10

5J500AH25

5J500AH44

5J500AK05

5J500AK06

5J500AK26

5J500AK27

5J500AK47

5J500AM02

5J500AM08

5J500AM13

5J500AM17

5J500AM21

5J500AS13

5J500AT01

5J500AT03

5J500LU02

(57)【要約】

【課題】利得を確保しつつ、広帯域化することができるトランスインピーダンスアンプを提供することである。
【解決手段】ＴＩＡ１００は、入力端子Ｐｉｎに入力された信号を増幅するトランジスタＭＮ１と、ドレイン抵抗Ｒ_Ｄと、電流源Ｉｃ１とにより構成されるゲート接地増幅回路と、ゲート接地増幅回路を構成する要素としてのトランジスタＭＮ１のゲートに、入力端子Ｐｉｎに入力された信号を反転増幅した信号を加えるトランジスタＭＮ２とを含むＲＧＣ型増幅器１Ａと、トランジスタＭＮ２によって反転増幅された信号を入力端子Ｐｉｎに帰還する帰還回路１Ｂと、を備え、帰還回路１Ｂは、トランジスタＭＮ２によって反転増幅された信号の入力端子Ｐｉｎへの帰還を複数のループを介して行う多重帰還型の帰還回路１Ｂであり、多重帰還型の帰還回路１Ｂは、オーバーオール帰還回路と、局部帰還回路との組み合わせにより実現される。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力端子に入力された信号を増幅するゲート接地増幅回路、又はベース接地増幅回路と、前記ゲート接地増幅回路、又はベース接地増幅回路を構成する要素としての第１のトランジスタのゲート又はベースに、前記入力端子に入力された信号を反転増幅した信号を加える第２のトランジスタとを含むレギュレーテッドカスコード型増幅器と、
前記第２のトランジスタによって反転増幅された信号を前記入力端子に帰還する帰還回路と、を備え、
前記帰還回路は、前記第２のトランジスタによって反転増幅された信号の前記入力端子への帰還を複数のループを介して行う多重帰還型の帰還回路であり、
前記多重帰還型の帰還回路は、オーバーオール帰還回路と、局部帰還回路との組み合わせにより実現される、
ことを特徴とするトランスインピーダンスアンプ。

【請求項2】

前記オーバーオール帰還回路は、増幅器と、バッファとのうち、少なくともいずれか一つを備え、前記増幅器、又は前記バッファの出力信号を、それぞれ帰還抵抗を介して前記入力端子に個別に帰還する、
ことを特徴とする請求項１に記載のトランスインピーダンスアンプ。

【請求項3】

前記局部帰還回路は、増幅器と、バッファとのうち、少なくともいずれか一つを備え、前記増幅器、又は前記バッファの出力信号を、それぞれ帰還抵抗を介して前記局部帰還回路の入力端子に帰還する、
ことを特徴とする請求項１又は２に記載のトランスインピーダンスアンプ。

【請求項4】

前記レギュレーテッドカスコード型増幅器は、
ドレイン、又はコレクタが前記レギュレーテッドカスコード型増幅器の出力端子に接続され、ソース、又はエミッタが前記入力端子に接続された前記第１のトランジスタと、
ゲート、又はベースが前記入力端子に接続され、ドレイン、又はコレクタが前記第１のトランジスタのゲート、又はベースに接続され、ソース、又はエミッタが第１の電源電圧に接続された前記第２のトランジスタと、
一端が前記第１のトランジスタのソース、又はエミッタに接続され、他端が前記第１の電源電圧に接続され、前記第１のトランジスタに定電流を供給する電流源と、
一端が第２の電源電圧に接続され、他端が前記第１のトランジスタのドレイン、又はコレクタに接続された第１の抵抗と、
一端が前記第２の電源電圧に接続され、他端が前記第２のトランジスタのドレイン、又はコレクタに接続された第２の抵抗とを備える、
ことを特徴とする請求項１から３のうちいずれか一項に記載のトランスインピーダンスアンプ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランスインピーダンスアンプに関する。

【背景技術】

【0002】

近年、情報通信量の増加に伴い、光通信システムの大容量化が求められている。例えば、現在普及している１００Ｇ伝送装置は、１チャンネルあたり２５Ｇｂｐｓの伝送速度の信号を、４本用いて実現している。将来は、信号本数を増やすことによって伝送速度の大容量化を実現する方式や、１チャンネルあたりの伝送速度自体を高速化する方式などが検討されている。このような大容量光通信システムでは、システムに用いられる集積回路の高速化、低消費電力化、単一電源化などが求められている。

【0003】

トランスインピーダンスアンプ（Trans Impedance Amplifier、以下、ＴＩＡと称する）は、光通信システムの受信装置に広く用いられている。ＴＩＡは、光ファイバなどの伝送路から送られた光信号を光－電流変換するフォトダイオードによって電流変換された信号を電圧へと変換する回路である。ＴＩＡは、帯域利得幅積が受信回路の速度に大きく寄与しており、一般に伝送速度の０．７～０．８倍程度のカットオフ周波数（以下、－３ｄＢ周波数と称する）が求められる。したがって、ＴＩＡの広帯域化技術は重要な課題である。加えて、多チャンネル伝送によりＴＩＡはチャンネル分必要となることから、低消費電力化の実現も望まれている。従来、ＴＩＡの回路構成として、ゲート接地型ＴＩＡやレギュレーテッドカスコード型ＴＩＡの例が知られている（例えば、特許文献１，特許文献２，特許文献３，特許文献４）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１８－３２９２６号公報

【特許文献2】特許第６３９７３７４号公報

【特許文献3】特開２００９－１５２９９２号公報

【特許文献4】特開２０２１－０４０２０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ここで、ＴＩＡの広帯域化は、ＴＩＡの時定数、すなわち、入力インピーダンスと、入力容量の積から決定される。つまり、ＴＩＡの広帯域化は、入力インピーダンス、及び入力容量の値を小さくすることで実現可能である。一方で、ＴＩＡの入力容量は、ＴＩＡの入力端子に接続するフォトダイオードや、フォトダイオードとＴＩＡとの接続状況により決定されるため、入力容量そのものを小さくすることは困難である。また、入力インピーダンスの値を小さくするには、レギュレーテッドカスコード型ＴＩＡに用いられている、トランジスタのトランスコンダクタンスを大きくする、又は電流源の内部インピーダンスを小さくすることで実現可能である。一方で、内部インピーダンスを小さくするために、トランジスタの利得を調整する抵抗の抵抗値を小さくすると、ＴＩＡの利得を確保することが困難である。したがって、従来の技術では、ＴＩＡの利得を確保しつつ、ＴＩＡを広帯域化することが困難であった。

【課題を解決するための手段】

【0006】

上記目的を達成するトランスインピーダンスアンプは、入力端子に入力された信号を増幅するゲート接地増幅回路、又はベース接地増幅回路と、前記ゲート接地増幅回路、又はベース接地増幅回路を構成する要素としての第１のトランジスタのゲート、又はベースに、前記入力端子に入力された信号を反転増幅した信号を加える第２のトランジスタとを含むレギュレーテッドカスコード型増幅器と、前記第２のトランジスタによって反転増幅された信号を前記入力端子に帰還する帰還回路と、を備え、前記帰還回路は、前記第２のトランジスタによって反転増幅された信号の前記入力端子への帰還を複数のループを介して行う多重帰還型の帰還回路であり、前記多重帰還型の帰還回路は、オーバーオール帰還回路と、局部帰還回路との組み合わせにより実現される、ことを特徴とする。

【0007】

かかる構成によれば、ＴＩＡの利得を確保しつつ、ＴＩＡを広帯域化することができる。

【0008】

上記トランスインピーダンスアンプにおいて、前記オーバーオール帰還回路は、増幅器と、バッファとのうち、少なくともいずれか一つを備え、前記増幅器、又は前記バッファの出力信号を、それぞれ帰還抵抗を介して前記入力端子に個別に帰還してもよい。

【0009】

かかる構成によれば、オーバーオール帰還回路の利得を適宜調整することができる。

【0010】

上記トランスインピーダンスアンプにおいて、前記局部帰還回路は、増幅器と、バッファとのうち、少なくともいずれか一つを備え、前記増幅器、又は前記バッファの出力信号を、それぞれ帰還抵抗を介して前記局部帰還回路の入力端子に帰還してもよい。

【0011】

かかる構成によれば、局部帰還回路の利得を適宜調整することができる。

【0012】

上記トランスインピーダンスアンプにおいて、前記レギュレーテッドカスコード型増幅器は、ドレイン、又はコレクタが前記レギュレーテッドカスコード型増幅器の出力端子に接続され、ソース、又はエミッタが前記入力端子に接続された前記第１のトランジスタと、ゲート、又はベースが前記入力端子に接続され、ドレイン、又はコレクタが前記第１のトランジスタのゲート、又はベースに接続され、ソース、又はエミッタが第１の電源電圧に接続された前記第２のトランジスタと、一端が前記第１のトランジスタのソース、又はエミッタに接続され、他端が前記第１の電源電圧に接続され、前記第１のトランジスタに定電流を供給する電流源と、一端が第２の電源電圧に接続され、他端が前記第１のトランジスタのドレイン、又はコレクタに接続された第１の抵抗と、一端が前記第２の電源電圧に接続され、他端が前記第２のトランジスタのドレイン、又はコレクタに接続された第２の抵抗とから構成されてもよい。

【発明の効果】

【0013】

本発明によれば、ＴＩＡの利得を確保しつつ、ＴＩＡを広帯域化することができる。

【図面の簡単な説明】

【0014】

【図1】本実施形態のＴＩＡの構成の一例を示す図である。

【図2】本実施形態のＴＩＡのブロックダイアグラムの一例を示す図である。

【図3】本実施形態のＴＩＡ、及び従来回路の利得と、規格化周波数との関係を示す図である。

【図4】本実施形態のＴＩＡの具体的な回路構成の一例を示す図である。

【図5】従来回路の構成の一例を示す図である。

【図6】従来回路の構成の他の例を示す図である。

【図7】従来回路のブロックダイアグラムの一例を示す図である。

【発明を実施するための形態】

【0015】

＜実施形態＞
［全体構成］
以下、図面を参照し、トランスインピーダンスアンプを具体化した実施形態について説明する。図１に示すように、トランスインピーダンスアンプ（Trans Impedance Amplifier、以下、ＴＩＡと称する）１００は、例えば、レギュレーテッドカスコード型増幅器１Ａ（Regulated Cascode 型増幅器、以下、ＲＧＣ型増幅器１Ａと称する）と、帰還回路１Ｂと、入力端子Ｐｉｎと、出力端子Ｐｏｕｔとを備える。

【0016】

入力端子Ｐｉｎには、例えば、フォトダイオードＰＤと、入力容量Ｃ_ｐｄとが接続される。入力容量Ｃ_ｐｄは、フォトダイオードＰＤの寄生容量等であってもよい。フォトダイオードＰＤは、電流Ｉｐｄを出力する。また、入力端子Ｐｉｎには、入力電圧Ｖ_ｉｎが印加される。

【0017】

ＲＧＣ型増幅器１Ａは、例えば、トランジスタＭＮ１と、トランジスタＭＮ２と、ドレイン抵抗Ｒ_Ｄと、ドレイン抵抗Ｒ_Ｂと、電流源Ｉｃ１とを備える。トランジスタＭＮ１、及びトランジスタＭＮ２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）や、バイポーラトランジスタにより実現される。以下、トランジスタＭＮ１、及びトランジスタＭＮ２がＭＯＳＦＥＴにより実現される場合について説明する。トランジスタＭＮ１は、「第１のトランジスタ」の一例であり、トランジスタＭＮ２は、「第２のトランジスタ」の一例であり、ドレイン抵抗Ｒ_Ｄは、「第１の抵抗」の一例であり、ドレイン抵抗Ｒ_Ｂは、「第２の抵抗」の一例である。

【0018】

トランジスタＭＮ１のソース端子と、ＴＩＡ１００の入力端子Ｐｉｎとは、接続されている。トランジスタＭＮ１のドレイン端子と、ドレイン抵抗Ｒ_Ｄを介した電源電圧Ｖｄｄとは、接続されている。トランジスタＭＮ１のゲート端子と、トランジスタＭＮ２のドレイン端子と、ドレイン抵抗Ｒ_Ｂを介した電源電圧Ｖｄｄとは、接続されている。トランジスタＭＮ２のゲート端子と、ＴＩＡ１００の入力端子Ｐｉｎとは、接続されている。トランジスタＭＮ２のソース端子と、電源電圧Ｖｓｓとは、接続されている。トランジスタＭＮ２のドレイン端子と、トランジスタＭＮ１のゲート端子と、ドレイン抵抗Ｒ_Ｂを介した電源電圧Ｖｄｄとは、接続されている。入力端子Ｐｉｎは、電流源Ｉｃ１を介して電源電圧Ｖｓｓに接続されている。電源電圧Ｖｓｓは、「第１の電源電圧」の一例であり、電源電圧Ｖｄｄは、「第２の電源電圧」の一例である。

【0019】

以降の説明において、トランジスタＭＮ１のドレイン端子と、ドレイン抵抗Ｒ_Ｄとの接続点を、接続点Ｎ１と記載する。また、トランジスタＭＮ１のゲート端子と、トランジスタＭＮ２のドレイン端子と、ドレイン抵抗Ｒ_Ｂとの接続点を、接続点Ｎ２と記載する。また、トランジスタＭＮ２のゲート端子と、トランジスタＭＮ１のソース端子と、入力端子Ｐｉｎとの接続点を、接続点Ｎ３と記載する。接続点Ｎ１と、出力端子Ｐｏｕｔとは、接続されている。

【0020】

ＲＧＣ型増幅器１Ａは、トランジスタＭＮ１と、ドレイン抵抗Ｒ_Ｄと、電流源Ｉｃ１とにより構成されるゲート接地増幅回路と、トランジスタＭＮ２とドレイン抵抗Ｒ_Ｂとにより構成される帰還回路とを実現する。これにより、ＲＧＣ型増幅器１Ａは、ゲート接地増幅回路に対し、入力端子Ｐｉｎに入力された入力電流Ｉｉｎを、帰還回路により反転増幅してトランジスタＭＮ１のゲート端子に帰還するようにしたものである。これにより、ＲＧＣ型増幅器１Ａは、トランジスタＭＮ１の動作電位を適切な値に設定する。

【0021】

電流源Ｉｃ１は、例えば、カレントミラー回路等により実現される。電流源Ｉｃ１は、例えば、トランジスタＭＮ１から供給される入力電流Ｉｉｎを、複数個の増幅器によって整数倍した出力電流Ｉｏｕｔを出力する。

【0022】

帰還回路１Ｂは、例えば、増幅器２２と、増幅器２３と、帰還抵抗Ｒ_ｆ３と、帰還抵抗Ｒ_ｆ４とを備える。帰還回路１Ｂは、トランジスタＭＮ２によって反転増幅された信号を、さらに増幅してＴＩＡ１００の接続点Ｎ３に帰還する回路である。詳しくは、帰還回路１Ｂは、オーバーオール帰還回路と、局部帰還回路との組み合わせにより実現される。

【0023】

オーバーオール帰還回路は、入力端子が接続点Ｎ２に接続されており、出力端子が局部帰還回路の入力端子に接続されている。詳しくは、増幅器２２は、入力端子が接続点Ｎ２に接続されており、接続点Ｎ２の信号を増幅する。帰還抵抗Ｒ_ｆ３は、増幅器２２の出力端子と接続点Ｎ３との間に設けられている。局部帰還回路は、入力端子がオーバーオール帰還回路の出力端子に接続されており、出力端子が、増幅器２３の入力端子に接続されている。詳しくは、増幅器２３は、入力端子が増幅器２２の出力端子に接続されており、増幅器２２が出力した信号を増幅する。帰還抵抗Ｒ_ｆ４は、増幅器２３の出力端子と、増幅器２３の入力端子との間に設けられている。これにより、局部帰還回路は、オーバーオール帰還回路が出力した信号のうち、一部を局部帰還する。

【0024】

このように、帰還回路１Ｂは、トランジスタＭＮ２によって反転増幅された信号の入力端子Ｐｉｎへの帰還を、オーバーオール帰還回路と、局部帰還回路との複数のループを介して行う多重帰還型の帰還回路となっている。

【0025】

［従来回路について］
以下、本発明のＴＩＡ１００の広帯域化を説明するため、従来回路ＣＴ１、及び従来回路ＣＴ２について説明する。

【0026】

図５に示すように、従来回路ＣＴ１は、ＴＩＡ１００に比して、帰還回路１Ｂを備えないＲＧＣ－ＴＩＡの一例である。従来回路ＣＴ１は、例えば、ＲＧＣ型増幅器２Ａを備える。ＲＧＣ型増幅器２Ａは、トランジスタＭ１と、トランジスタＭ２と、ドレイン抵抗Ｒ_１と、ドレイン抵抗Ｒ_２とを備える。トランジスタＭ１、及びトランジスタＭ２は、例えば、ＭＯＳＦＥＴにより実現される。ＲＧＣ型増幅器２ＡにおけるトランジスタＭ１の接続は、ＲＧＣ型増幅器１ＡにおけるトランジスタＭＮ１の接続と同様であるため、説明を省略する。また、ＲＧＣ型増幅器２ＡにおけるトランジスタＭ２の接続は、ＲＧＣ型増幅器１ＡにおけるトランジスタＭＮ２の接続と同様であるため、説明を省略する。また、ＲＧＣ型増幅器２Ａにおけるドレイン抵抗Ｒ_１の接続は、ＲＧＣ型増幅器１Ａにおけるドレイン抵抗Ｒ_Ｄの接続と同様であるため、説明を省略する。また、ＲＧＣ型増幅器２Ａにおけるドレイン抵抗Ｒ_２の接続は、ＲＧＣ型増幅器１Ａにおけるドレイン抵抗Ｒ_Ｂの接続と同様であるため、説明を省略する。

【0027】

従来回路ＣＴ１としてのＲＧＣ－ＴＩＡの利得（以下、トランスインピーダンス利得と称する）、－３ｄＢ周波数、及び入力インピーダンスは、それぞれ次式（１）～（３）で表すことができる。

【0028】

【数1】

【数2】

【数3】

Ｚ_ｔ（０）：従来回路ＣＴ１のトランスインピーダンス利得
ｆ_ｃ：従来回路ＣＴ１の－３ｄＢ周波数
Ｚ_ｉｎ：従来回路ＣＴ１の入力インピーダンス
Ａ：ＲＧＣ型増幅器２Ａの利得
ｇ_ｍ１：トランジスタＭ１のトランスコンダクタンス
ｇ_ｍ２：トランジスタＭ２のトランスコンダクタンス
Ｃ_ｐｄ：入力容量Ｃ_ｐｄの容量値
Ｒ_２：ドレイン抵抗Ｒ_２の抵抗値

【0029】

従来回路ＣＴ１を光受信機の受信増幅器として用いる場合、トランスインピーダンス利得は、トランジスタＭ１のドレイン抵抗Ｒ_１により制限を受けることが式（１）に示される。また、従来回路ＣＴ１を光受信機の受信増幅器として用いる場合、－３ｄＢ周波数は、入力インピーダンスＺ_ｉｎと、入力容量Ｃ_ｐｄとの積である時定数から制限を受けることが式（２）、及び式（３）に示される。

【0030】

ここで、従来回路ＣＴ１としてのＲＧＣ－ＴＩＡは、他のＴＩＡよりも入力インピーダンスＺ_ｉｎが小さいことが知られている。ＴＩＡの広帯域化は、入力インピーダンス、及び入力容量の値を小さくすることで実現可能である。従来回路ＣＴ１は、入力インピーダンスＺ_ｉｎが小さいため、広帯域化の実現が容易である。その一方で、従来回路ＣＴ１は、式（３）に示すように、入力インピーダンスＺ_ｉｎの値は、トランスコンダクタンスに反比例している。すなわち、トランスコンダクタンスはトランジスタの寸法比に比例することから、トランジスタの寸法を大きくすることによる入力インピーダンスＺ_ｉｎ低減による広帯域化には限界がある。

【0031】

図６に示すように、従来回路ＣＴ２は、従来回路ＣＴ１に比して帯域を改善した従前のＲＣＧ－ＴＩＡの一例である。従来回路ＣＴ２は、例えば、ＲＧＣ型増幅器３Ａと、帰還回路２Ｂとを備える。ＲＧＣ型増幅器３Ａは、トランジスタＭ３と、トランジスタＭ４と、ドレイン抵抗Ｒ_３と、ドレイン抵抗Ｒ_４とを備える。トランジスタＭ３、及びトランジスタＭ４は、例えば、ＭＯＳＦＥＴにより実現される。ＲＧＣ型増幅器３ＡにおけるトランジスタＭ３の接続は、ＲＧＣ型増幅器１ＡにおけるトランジスタＭＮ１の接続と同様であるため、説明を省略する。また、ＲＧＣ型増幅器３ＡにおけるトランジスタＭ４の接続は、ＲＧＣ型増幅器１ＡにおけるトランジスタＭＮ２の接続と同様であるため、説明を省略する。また、ＲＧＣ型増幅器３Ａにおけるドレイン抵抗Ｒ_３の接続は、ＲＧＣ型増幅器１Ａにおけるドレイン抵抗Ｒ_Ｄの接続と同様であるため、説明を省略する。また、ＲＧＣ型増幅器３Ａにおけるドレイン抵抗Ｒ_４の接続は、ＲＧＣ型増幅器１Ａにおけるドレイン抵抗Ｒ_Ｂの接続と同様であるため、説明を省略する。

【0032】

帰還回路２Ｂは、例えば、増幅器１３と、増幅器１４と、帰還抵抗Ｒ_ｆ１と、帰還抵抗Ｒ_ｆ２とを備える。帰還回路２Ｂは、トランジスタＭ４によって反転増幅された信号を、さらに増幅して従来回路ＣＴ２の接続点Ｎ３に帰還する回路である。帰還回路２Ｂは、オーバーオール帰還回路により実現される。オーバーオール帰還回路は、接続点Ｎ２と入力端子とが接続され、接続点Ｎ３と、出力端子とが接続されている。詳しくは、増幅器１３は、入力端子が接続点Ｎ２に接続されており、接続点Ｎ２の信号を増幅する。帰還抵抗Ｒ_ｆ３は、増幅器１３の出力端子と接続点Ｎ３との間に設けられている。増幅器１４は、入力端子と、増幅器１３の出力端子とが接続されており、増幅器１３が出力した信号を増幅する。帰還抵抗Ｒ_ｆ４は、増幅器１４の出力端子と接続点Ｎ３との間に設けられている。これにより、帰還回路２Ｂは、従来回路ＣＴ２に対して電圧帰還を形成している。以降の説明では、増幅器１３の利得が利得Ａ_１であり、増幅器１４の利得が利得Ａ_２であるものとする。

【0033】

従来回路ＣＴ２としてのトランスインピーダンス利得と、及び－３ｄＢ周波数は、それぞれ次式（４）～（５）で表すことができる。

【0034】

【数4】

【数5】

Ｚ_ｔ（０）：従来回路ＣＴ２のトランスインピーダンス利得
ｆ_ｃ：従来回路ＣＴ２の－３ｄＢ周波数
Ｒ_ｆ１：帰還抵抗Ｒ_ｆ１の抵抗値
Ｒ_ｆ２：帰還抵抗Ｒ_ｆ２の抵抗値
Ａ：ＲＧＣ型増幅器３Ａの利得
Ａ_１：増幅器１３の利得
Ａ_２：増幅器１４の利得
ｇ_ｍ３：トランジスタＭ３のトランスコンダクタンス
ｇ_ｍ４：トランジスタＭ４のトランスコンダクタンス
Ｃ_ｐｄ：入力容量Ｃ_ｐｄの容量値
Ｒ_３：ドレイン抵抗Ｒ_３の抵抗値
Ｒ_４：ドレイン抵抗Ｒ_４の抵抗値

【0035】

式（１）、及び式（４）が示すように、従来回路ＣＴ２は、トランスインピーダンス利得を従来回路ＣＴ１と比較して、Ａ×Ａ_１×Ａ_２倍とすることができる。また、式（２）、及び式（５）が示すように、従来回路ＣＴ２は、－３ｄＢ周波数を従来回路ＣＴ１と比較して、（１＋Ａ_１×Ａ_２）倍へ拡張することができる。また、従来回路ＣＴ２は、従来回路ＣＴ１と比較して、入力インピーダンスを増幅器１３の利得Ａ_１、及び増幅器１４の利得Ａ_２を、帰還抵抗Ｒ_ｆ１、及び帰還抵抗Ｒ_ｆ２の値に応じて小さく設定できる。

【0036】

本実施形態のＴＩＡ１００は、従来回路ＣＴ２に比して、更に広帯域化を実現するものである。以下、従来回路ＣＴ２と、ＴＩＡ１００とを比較し、ＴＩＡ１００の広帯域化について説明する。

【0037】

［ブロックダイアグラム］
ＴＩＡ１００の広帯域化について説明するために、まず、従来回路ＣＴ２の伝達関数を求める。伝達関数を求めるために用いられる従来回路ＣＴ２のブロックダイアグラムは、図７に示すようにモデル化できる。従来回路ＣＴ２の伝達関数は、次式（６）のように表すことができる。

【0038】

【数6】

Ｖ_ｏｕｔ：出力電圧
Ｖ_ｉｎ：入力電圧
Ａ：ＲＧＣ型増幅器３Ａの利得
Ａ_１：増幅器２２の利得
Ａ_２：増幅器２３の利得
Ｈ_１：帰還抵抗Ｒ_ｆ１の分圧比
Ｈ_２：帰還抵抗Ｒ_ｆ２の分圧比

【0039】

次に、ＴＩＡ１００の伝達関数を求める。伝達関数を求めるために用いられるＴＩＡ１００のブロックダイアグラムは、図２に示すようにモデル化できる。従来回路ＣＴ２との比較のため、増幅器２２の利得Ａ_３を利得Ａ_１とし、増幅器２３の利得Ａ_４を利得Ａ_２とした場合、ＴＩＡ１００の伝達関数は、次式（７）のように表すことができる。

【0040】

【数7】

Ｖ_ｏｕｔ：出力電圧
Ｖ_ｉｎ：入力電圧
Ａ：ＲＧＣ型増幅器１Ａの利得
Ａ_１：増幅器２２の利得
Ａ_２：増幅器２３の利得
Ｈ_１：帰還抵抗Ｒ_ｆ３の分圧比
Ｈ_２：帰還抵抗Ｒ_ｆ４の分圧比

【0041】

式（６）、及び式（７）の比較により、従来回路ＣＴ２と、ＴＩＡ１００との利得の差は、次式（８）のように表すことができる。

【0042】

【数8】

【0043】

したがって、ＴＩＡ１００は、従来回路ＣＴ２に比して、式（８）が示す差分だけ、帯域延長することができる。

【0044】

また、ＴＩＡ１００としてのトランスインピーダンス利得、及び－３ｄＢ周波数は、それぞれ次式（９）～（１０）で表すことができる。

【0045】

【数9】

【数10】

Ｚ_ｔ（０）：ＴＩＡ１００のトランスインピーダンス利得
ｆ_ｃ：ＴＩＡ１００の－３ｄＢ周波数
Ｒ_ｆ３：帰還抵抗Ｒ_ｆ３の抵抗値
Ｒ_ｆ４：帰還抵抗Ｒ_ｆ４の抵抗値
Ａ：ＲＧＣ型増幅器１Ａの利得
Ａ_３：増幅器２２の利得
Ａ_４：増幅器２３の利得
ｇ_ｍ（ＭＮ１）：トランジスタＭＮ１のトランスコンダクタンス
ｇ_ｍ（ＭＮ２）：トランジスタＭＮ２のトランスコンダクタンス
Ｃ_ｐｄ：入力容量Ｃ_ｐｄの容量値
Ｒ_Ｂ：ドレイン抵抗Ｒ_Ｂの抵抗値
Ｒ_Ｄ：ドレイン抵抗Ｒ_Ｄの抵抗値

【0046】

従来回路ＣＴ２に係る式（４）と、ＴＩＡ１００に係る式（９）とを比較すると、トランスインピーダンス利得には、ほぼ変化がない。一方で、従来回路ＣＴ２に係る式（５）と、ＴＩＡ１００に係る式（１０）とを比較すると、－３ｄＢ周波数は、次式（１１）に示すような関係が得られる。

【0047】

【数11】

Ｒ_ｆ１：帰還抵抗Ｒ_ｆ１の抵抗値
Ｒ_ｆ２：帰還抵抗Ｒ_ｆ２の抵抗値
Ｒ_ｆ３：帰還抵抗Ｒ_ｆ３の抵抗値
Ｒ_ｆ４：帰還抵抗Ｒ_ｆ４の抵抗値
Ａ：ＲＧＣ型増幅器１Ａの利得
Ａ_３：増幅器２２の利得
Ａ_４：増幅器２３の利得

【0048】

ここで、式（１１）において、利得Ａは、利得Ａ_１＝利得Ａ_３、及び利得Ａ_２＝利得Ａ_４であり、帰還抵抗Ｒ_ｆ１＝帰還抵抗Ｒ_ｆ３、及び帰還抵抗Ｒ_ｆ２＝帰還抵抗Ｒ_ｆ４であるものとする。この場合、－３ｄＢ周波数は、従来回路ＣＴ２に比して、ＴＩＡ１００の方が大きくなる。よって、ＴＩＡ１００は、従来回路ＣＴ２に比して、局部帰還回路により帯域延伸を実現することができる。

【0049】

［－３ｄＢ周波数の比較］
以下、図３を参照し、従来回路ＣＴ１、従来回路ＣＴ２、及びＴＩＡ１００の－３ｄＢ周波数の差について説明する。図３に示すグラフのうち、縦軸は、各回路のトランスインピーダンス利得の大きさを示す。また、横軸は、規格化周波数の大きさを示す。

【0050】

また、図３に示す波形Ｗ１は、従来回路ＣＴ１におけるトランスインピーダンス利得と、規格化周波数との関係を示す。波形Ｗ２は、従来回路ＣＴ２におけるトランスインピーダンス利得と、規格化周波数との関係を示す。波形Ｗ３は、ＴＩＡ１００におけるトランスインピーダンス利得と、規格化周波数との関係を示す。また、図３における点ＰＴ１は、従来回路ＣＴ１における規格化周波数が、－３ｄＢである場合の周波数の大きさを示す。点ＰＴ２は、従来回路ＣＴ２における規格化周波数が、－３ｄＢである場合の周波数の大きさを示す。点ＰＴ３は、ＴＩＡ１００における規格化周波数が、－３ｄＢである場合の周波数の大きさを示す。

【0051】

図３の点ＰＴ１～ＰＴ３が示すように、従来回路ＣＴ２、及びＴＩＡ１００の－３ｄＢ周波数の大きさは、従来回路ＣＴ１に比して十分に大きい。一例として、式（６）、及び式（７）の伝達関数において、利得Ａを１／（ｓ＋１）とし、利得Ａ_１、及び利得Ａ_２を１／（ｓ＋２）とし、分圧比Ｈ_１、及び分圧比Ｈ_２を１とした場合、点ＰＴ２は、０．２７［Ｈｚ］を示し、点ＰＴ３は、０．３４［Ｈｚ］を示す。したがって、ＴＩＡ１００は、従来回路ＣＴ２に比して、帰還回路１Ｂに局部帰還回路を設けることにより、１．２６倍の帯域延伸を実現することができる。

【0052】

［ＴＩＡ１００の具体的な回路構成］
以下、図４を参照し、ＴＩＡ１００の具体的な回路構成について説明する。図４に示すように、ＴＩＡ１００は、上述した構成の他、トランジスタＭｂ１と、トランジスタＭｂ２と、ソース抵抗Ｒ_ｓ１～Ｒ_ｓ３と_、ドレイン抵抗Ｒ_ｓ４と、第１バイアス端子Ｖｂ１と、第２バイアス端子Ｖｂ２と、ソースフォロワ２１とを備える。トランジスタＭｂ１、及びトランジスタＭｂ２は、例えば、ＭＯＳＦＥＴにより実現される。

【0053】

図４の一例において、トランジスタＭＮ１のソース端子と、トランジスタＭｂ１のドレイン端子とは、接続されている。トランジスタＭｂ１のソース端子は、電源電圧Ｖｓｓに接続されている。トランジスタＭｂ１のゲート端子と、第１バイアス端子Ｖｂ１とは、接続されている。第１バイアス端子Ｖｂ１には、電圧が印加され、トランジスタＭｂ１は、電流源Ｉｃ１と同様に動作し、ＲＧＣ型増幅器１Ａの利得を可変するために用いられる。

【0054】

トランジスタＭＮ２のソース端子は、ソース抵抗Ｒ_ｓ１を介して電源電圧Ｖｓｓに接続されている。増幅器２２のソース端子は、ソース抵抗Ｒ_ｓ２を介して電源電圧Ｖｓｓに接続されている。増幅器２３のソース端子は、ソース抵抗Ｒ_ｓ３を介して電源電圧Ｖｓｓに接続されている。増幅器２２のドレイン端子、及び増幅器２３のドレイン端子は、ドレイン抵抗Ｒ_ｓ４を介して電源電圧Ｖｄｄに接続されている。ソース抵抗Ｒ_ｓ１の抵抗値によって、トランジスタＭＮ２の利得が適宜決定される。ソース抵抗Ｒ_ｓ２、ソース抵抗Ｒ_ｓ３、及びドレイン抵抗Ｒ_ｓ４によって、増幅器２２、及び増幅器２３に印加されるバイアスが適宜決定される。

【0055】

これにより、帰還回路１Ｂのオーバーオール帰還回路は、ソースフォロワ回路の特性を有する増幅器２２、ソース抵抗Ｒ_ｓ２、及び帰還抵抗Ｒ_ｆ３を備える。また、帰還回路１Ｂの局部帰還回路は、ソースフォロワ回路の特性を有する増幅器２３、ソース抵抗Ｒ_ｓ３、及び帰還抵抗Ｒ_ｆ４を備える。

【0056】

ソースフォロワ２１のソース端子と、トランジスタＭｂ２のドレイン端子とは、接続されている。トランジスタＭｂ２のソース端子は、電源電圧Ｖｓｓに接続されている。トランジスタＭｂ２のゲート端子と、第２バイアス端子Ｖｂ２とは、接続されている。第２バイアス端子Ｖｂ２には、電圧が印加される。これにより、ソースフォロワ２１と、トランジスタＭｂ２との効果により、出力電圧Ｖ_ｏｕｔのインピーダンスを低くすることができ、且つ出力電圧Ｖ_ｏｕｔの電圧レベルが適宜調整される。

【0057】

［実施形態の効果］
上記実施形態によれば、以下のような効果を得ることができる。
（１）入力端子Ｐｉｎに入力された信号を増幅するトランジスタＭＮ１と、ドレイン抵抗Ｒ_Ｄと、電流源Ｉｃ１とにより構成されるゲート接地増幅回路と、ゲート接地増幅回路を構成する要素としての第１のトランジスタであるトランジスタＭＮ１のゲートに、入力端子Ｐｉｎに入力された信号を反転増幅した信号を加える第２のトランジスタであるトランジスタＭＮ２とを含むＲＧＣ型増幅器１Ａと、トランジスタＭＮ２によって反転増幅された信号を入力端子Ｐｉｎに帰還する帰還回路１Ｂと、を備え、帰還回路１Ｂは、トランジスタＭＮ２によって反転増幅された信号の入力端子Ｐｉｎへの帰還を複数のループを介して行う多重帰還型の帰還回路１Ｂであり、多重帰還型の帰還回路１Ｂは、オーバーオール帰還回路と、局部帰還回路との組み合わせにより実現される。かかる構成によれば、ＴＩＡ１００の利得を確保しつつ、ＴＩＡ１００を広帯域化することができる。

【0058】

（２）ＲＧＣ型増幅器１Ａは、ドレインがＲＧＣ型増幅器１Ａの出力端子としての接続点Ｎ１に接続され、ソースが入力端子Ｐｉｎに接続されたトランジスタＭＮ１と、ゲートが入力端子Ｐｉｎに接続され、ドレインがトランジスタＭＮ１のゲートに接続され、ソースが第１の電源電圧としての電源電圧Ｖｓｓに接続されたトランジスタＭＮ２と、一端がトランジスタＭＮ１のソースに接続され、他端が電源電圧Ｖｓｓに接続され、トランジスタＭＮ１に定電流を供給する電流源Ｉｃ１と、一端が第２の電源電圧としての電源電圧Ｖｄｄに接続され、他端がトランジスタＭＮ１のドレインに接続されたドレイン抵抗Ｒ_Ｄと、一端が電源電圧Ｖｄｄに接続され、他端がトランジスタＭＮ２のドレインに接続されたドレイン抵抗Ｒ_Ｂとから構成されてもよい。これにより、利得を確保しつつ、広帯域化することができるＴＩＡ１００を実現することができる。

【0059】

上記各実施形態は以下のように変更してもよい。なお、上記実施形態、及び以下の各別例は、技術的に矛盾しない範囲で互いに組み合わせてもよい。

【0060】

〇なお、上述では、ＴＩＡ１００が、電源電圧Ｖｄｄと、電源電圧Ｖｓｓとに接続される場合について説明したが、これに限られない。ＴＩＡ１００は、一つの電圧電源に接続されるものであってもよい。この場合、電源電圧Ｖｄｄは、正電源に接続され、電源電圧Ｖｓｓは、グランドに接続される。

【0061】

〇電源電圧Ｖｓｓの電圧レベルは、フォトダイオードＰＤにかかるバイアスに応じて、適宜調整されてもよい。

【0062】

〇オーバーオール帰還回路は、単数の増幅器２２に代えて、複数の増幅器２２を縦続接続して実現してもよい。この場合、オーバーオール帰還回路は、複数の増幅器２２、及び増幅器２２の数に対応した数の帰還抵抗Ｒ_ｆ３により実現される。また、増幅器２２の出力信号は、それぞれ対応する帰還抵抗Ｒ_ｆ３を介して、入力端子Ｐｉｎに個別に帰還する。また、増幅器２２の一部、又は全部が、利得が１のバッファ回路により実現されてもよい。

【0063】

〇局部帰還回路は、単数の増幅器２３に代えて、複数の増幅器２３を縦続接続して実現してもよい。この場合、局部帰還回路は、複数の増幅器２３、及び増幅器２３の数に対応した数の帰還抵抗Ｒ_ｆ４により実現される。増幅器２３の出力信号は、それぞれ対応する帰還抵抗Ｒ_ｆ４を介して局部帰還回路の入力端子（つまり、各増幅器２２の入力端子）に帰還する。また、増幅器２３の一部、又は全部が、利得が１のバッファ回路により実現されてもよい。

【0064】

〇トランジスタＭＮ１～ＭＮ２、トランジスタＭｂ１～Ｍｂ２、及びトランジスタＭ１～Ｍ４は、ＭＯＳＦＥＴに代えて、バイポーラトランジスタにより実現されてもよい。この場合、上述の記載のうち、ゲートをベースに読み替え、ドレインをコレクタに読み替え、ソースをエミッタに読み替えればよい。また、ドレイン抵抗Ｒ_１～Ｒ_４、ドレイン抵抗Ｒ_ｓ４、ドレイン抵抗Ｒ_Ｄ、及びドレイン抵抗Ｒ_Ｂは、コレクタ抵抗に読み替えればよい。また、ソース抵抗Ｒ_ｓ１～Ｒ_ｓ３は、エミッタ抵抗に読み替えればよい。また、ゲート接地増幅回路は、ベース接地増幅回路に読み替えればよい。

【0065】

〇トランジスタＭＮ１～ＭＮ２、トランジスタＭｂ１～Ｍｂ２、及びトランジスタＭ１～Ｍ４は、いずれも利得が１のバッファにより実現されてもよい。

【0066】

〇ＴＩＡ１００は、ＲＧＣ型増幅器１Ａの出力信号を増幅する反転増幅器をさらに備えてもよい。これにより、反転増幅器は、反転増幅器の入力側回路と、出力側回路とが、互いに干渉しないようにすることができ、且つ反転増幅器の利得により、出力信号を適宜調整することができる。なお、ＴＩＡ１００は、反転増幅器に代えて、正相増幅器を用いてもよいし、増幅率が１のバッファを用いてもよい。

【符号の説明】

【0067】

１Ａ，２Ａ，３Ａ…ＲＧＣ型増幅器、１Ｂ，２Ｂ…帰還回路、１３，１４，２２，２３…増幅器、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍｂ１，Ｍｂ２，ＭＮ１，ＭＮ２…トランジスタ、１００…ＴＩＡ、Ａ，Ａ１，Ａ２，Ａ３，Ａ４…利得、Ｃｐｄ…入力容量、Ｈ１，Ｈ２…分圧比、Ｉｃ１…電流源、Ｉｉｎ…入力電流、Ｉｏｕｔ…出力電流、Ｉｐｄ…電流、Ｎ１，Ｎ２，Ｎ３…接続点、ＰＤ…フォトダイオード、Ｐｉｎ…入力端子、Ｐｏｕｔ…出力端子、Ｒ_１，Ｒ_２，Ｒ_３，Ｒ_４，Ｒ_Ｂ，Ｒ_Ｄ，Ｒ_ｓ４…ドレイン抵抗、Ｒ_ｆ１，Ｒ_ｆ２，Ｒ_ｆ３，Ｒ_ｆ４…帰還抵抗、Ｒ_ｓ１，Ｒ_ｓ２，Ｒ_ｓ３…ソース抵抗、Ｖｂ１…第１バイアス端子、Ｖｂ２…第２バイアス端子、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧、Ｖｄｄ，Ｖｓｓ…電源電圧。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】