知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023111656
(43)【公開日】2023-08-10
(54)【発明の名称】半導体装置、圧力センサおよび半導体装置の製造方法
(51)【国際特許分類】
H01L 21/8234 20060101AFI20230803BHJP
H01L 21/8238 20060101ALI20230803BHJP
H01L 27/088 20060101ALI20230803BHJP
H01L 21/822 20060101ALI20230803BHJP
【ＦＩ】
H01L27/06 102A
H01L27/092 H
H01L27/092 B
H01L27/088 331D
H01L27/04 R
【審査請求】未請求
【請求項の数】18
【出願形態】ＯＬ
(21)【出願番号】P 2022013609
(22)【出願日】2022-01-31
(71)【出願人】
【識別番号】598121341
【氏名又は名称】慶應義塾
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】中野 誠彦
(72)【発明者】
【氏名】杉浦 隆弥
【テーマコード（参考）】
5F038
5F048
【Ｆターム（参考）】
5F038AR03
5F038AR16
5F038AR28
5F038AR29
5F038AZ07
5F038CA12
5F038EZ06
5F038EZ10
5F048AA04
5F048AC03
5F048AC10
5F048BA16
5F048BB05
5F048BE02
5F048BE03
5F048BF15
5F048BF16
5F048BF18
5F048BG13
5F048BH01
5F048BH04
(57)【要約】
【課題】圧力センサの温度特性を向上させる。
【解決手段】半導体装置３００Ａは、圧力センサ形成領域ＲＢとトランジスタ形成領域ＲＡとを含む。このとき、圧力センサ形成領域ＲＢに形成されている圧力センサ２００Ａは、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０に対応するｎ－型半導体領域６０と、ｐ－型ウェル８１に対応するピエゾ抵抗領域１１と、を有する。
【選択図】図１０
【解決手段】半導体装置３００Ａは、圧力センサ形成領域ＲＢとトランジスタ形成領域ＲＡとを含む。このとき、圧力センサ形成領域ＲＢに形成されている圧力センサ２００Ａは、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０に対応するｎ－型半導体領域６０と、ｐ－型ウェル８１に対応するピエゾ抵抗領域１１と、を有する。
【選択図】図１０
【特許請求の範囲】
【請求項1】
圧力センサ形成領域とトランジスタ形成領域とを含む半導体装置であって、
前記トランジスタ形成領域には、
第１導電型の半導体基板と、
前記半導体基板に形成された第２導電型の第１ウェルと、
前記第１ウェルに形成された前記第１導電型の第２ウェルと、
前記第２ウェル上に形成されたトランジスタと、
が形成され、
前記トランジスタは、
前記第２ウェルに形成されたソース領域およびドレイン領域と、
前記ソース領域と前記ドレイン領域に挟まれたチャネル形成領域と、
前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
前記圧力センサ形成領域に形成されている圧力センサは、
前記半導体基板と、
前記第１ウェルに対応する前記第２導電型の半導体領域と、
前記第２ウェルに対応するピエゾ抵抗領域と、
を有する、半導体装置。
前記トランジスタ形成領域には、
第１導電型の半導体基板と、
前記半導体基板に形成された第２導電型の第１ウェルと、
前記第１ウェルに形成された前記第１導電型の第２ウェルと、
前記第２ウェル上に形成されたトランジスタと、
が形成され、
前記トランジスタは、
前記第２ウェルに形成されたソース領域およびドレイン領域と、
前記ソース領域と前記ドレイン領域に挟まれたチャネル形成領域と、
前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
前記圧力センサ形成領域に形成されている圧力センサは、
前記半導体基板と、
前記第１ウェルに対応する前記第２導電型の半導体領域と、
前記第２ウェルに対応するピエゾ抵抗領域と、
を有する、半導体装置。
【請求項2】
請求項１に記載の半導体装置において、
前記ピエゾ抵抗領域の不純物濃度は、前記ソース領域および前記ドレイン領域のそれぞれの不純物濃度よりも低い、半導体装置。
前記ピエゾ抵抗領域の不純物濃度は、前記ソース領域および前記ドレイン領域のそれぞれの不純物濃度よりも低い、半導体装置。
【請求項3】
請求項１または２に記載の半導体装置において、
前記半導体領域の不純物濃度は、前記第１ウェルの不純物濃度と同等であり、
前記ピエゾ抵抗領域の不純物濃度は、前記第２ウェルの不純物濃度と同等である、半導体装置。
前記半導体領域の不純物濃度は、前記第１ウェルの不純物濃度と同等であり、
前記ピエゾ抵抗領域の不純物濃度は、前記第２ウェルの不純物濃度と同等である、半導体装置。
【請求項4】
請求項１～３のいずれか１項に記載の半導体装置において、
前記第１導電型は、ｐ型であり、
前記第２導電型は、ｎ型である、半導体装置。
前記第１導電型は、ｐ型であり、
前記第２導電型は、ｎ型である、半導体装置。
【請求項5】
請求項１～４のいずれか１項に記載の半導体装置において、
前記トランジスタは、前記圧力センサを制御する回路の構成要素である、半導体装置。
前記トランジスタは、前記圧力センサを制御する回路の構成要素である、半導体装置。
【請求項6】
請求項１～５のいずれか１項に記載の半導体装置において、
前記半導体装置は、被測定体に貼り付け可能に構成されている、半導体装置。
前記半導体装置は、被測定体に貼り付け可能に構成されている、半導体装置。
【請求項7】
請求項１～５のいずれか１項に記載の半導体装置において、
前記圧力センサ形成領域における前記半導体基板の裏面には、溝部が形成されている、半導体装置。
前記圧力センサ形成領域における前記半導体基板の裏面には、溝部が形成されている、半導体装置。
【請求項8】
圧力センサ形成領域とトランジスタ形成領域とを含む半導体装置であって、
前記トランジスタ形成領域には、
第１導電型の半導体基板と、
前記半導体基板に形成された第２導電型の第１ウェルと、
前記第１ウェルに形成された前記第１導電型の第２ウェルと、
前記第２ウェル上に形成されたトランジスタと、
が形成され、
前記トランジスタは、
前記第２ウェルに形成されたソース領域およびドレイン領域と、
前記ソース領域と前記ドレイン領域に挟まれたチャネル形成領域と、
前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
前記圧力センサ形成領域に形成されている圧力センサは、
前記半導体基板と、
前記第１ウェルに対応する前記第２導電型の第１半導体領域と、
前記第２ウェルに対応する前記第１導電型の第２半導体領域と、
前記ソース領域および前記ドレイン領域に対応するピエゾ抵抗領域と、
を有する、半導体装置。
前記トランジスタ形成領域には、
第１導電型の半導体基板と、
前記半導体基板に形成された第２導電型の第１ウェルと、
前記第１ウェルに形成された前記第１導電型の第２ウェルと、
前記第２ウェル上に形成されたトランジスタと、
が形成され、
前記トランジスタは、
前記第２ウェルに形成されたソース領域およびドレイン領域と、
前記ソース領域と前記ドレイン領域に挟まれたチャネル形成領域と、
前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
前記圧力センサ形成領域に形成されている圧力センサは、
前記半導体基板と、
前記第１ウェルに対応する前記第２導電型の第１半導体領域と、
前記第２ウェルに対応する前記第１導電型の第２半導体領域と、
前記ソース領域および前記ドレイン領域に対応するピエゾ抵抗領域と、
を有する、半導体装置。
【請求項9】
請求項８に記載の半導体装置において、
前記第１半導体領域の不純物濃度は、前記第１ウェルの不純物濃度と同等であり、
前記第２半導体領域の不純物濃度は、前記第２ウェルの不純物濃度と同等であり、
前記ピエゾ抵抗領域の不純物濃度は、前記ソース領域および前記ドレイン領域のそれぞれの不純物濃度と同等である、半導体装置。
前記第１半導体領域の不純物濃度は、前記第１ウェルの不純物濃度と同等であり、
前記第２半導体領域の不純物濃度は、前記第２ウェルの不純物濃度と同等であり、
前記ピエゾ抵抗領域の不純物濃度は、前記ソース領域および前記ドレイン領域のそれぞれの不純物濃度と同等である、半導体装置。
【請求項10】
請求項８または９に記載の半導体装置において、
前記第１導電型は、ｐ型であり、
前記第２導電型は、ｎ型である、半導体装置。
前記第１導電型は、ｐ型であり、
前記第２導電型は、ｎ型である、半導体装置。
【請求項11】
圧力センサ形成領域とトランジスタ形成領域とを含む半導体装置の製造方法であって、
（ａ）第１導電型の半導体基板を準備する工程、
（ｂ）前記トランジスタ形成領域に第２導電型の第１ウェルを形成するとともに、前記圧力センサ形成領域に前記第２導電型の半導体領域を形成する工程、
（ｃ）前記第１ウェル内に前記第１導電型の第２ウェルを形成するとともに、前記半導体領域内に前記第１導電型のピエゾ抵抗領域を形成する工程、
（ｄ）前記半導体基板上にゲート絶縁膜を形成する工程、
（ｅ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｆ）前記第２ウェル内にソース領域およびドレイン領域を形成する工程、
を備える、半導体装置の製造方法。
（ａ）第１導電型の半導体基板を準備する工程、
（ｂ）前記トランジスタ形成領域に第２導電型の第１ウェルを形成するとともに、前記圧力センサ形成領域に前記第２導電型の半導体領域を形成する工程、
（ｃ）前記第１ウェル内に前記第１導電型の第２ウェルを形成するとともに、前記半導体領域内に前記第１導電型のピエゾ抵抗領域を形成する工程、
（ｄ）前記半導体基板上にゲート絶縁膜を形成する工程、
（ｅ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｆ）前記第２ウェル内にソース領域およびドレイン領域を形成する工程、
を備える、半導体装置の製造方法。
【請求項12】
請求項１１に記載の半導体装置の製造方法において、
前記第１ウェルと前記半導体領域は同一工程で形成され、
前記第２ウェルと前記ピエゾ抵抗領域は同一工程で形成される、半導体装置の製造方法。
前記第１ウェルと前記半導体領域は同一工程で形成され、
前記第２ウェルと前記ピエゾ抵抗領域は同一工程で形成される、半導体装置の製造方法。
【請求項13】
圧力センサ形成領域とトランジスタ形成領域とを含む半導体装置の製造方法であって、
（ａ）第１導電型の半導体基板を準備する工程、
（ｂ）前記トランジスタ形成領域に第２導電型の第１ウェルを形成するとともに、前記圧力センサ形成領域に前記第２導電型の第１半導体領域を形成する工程、
（ｃ）前記第１ウェル内に前記第１導電型の第２ウェルを形成するとともに、前記第１半導体領域内に前記第１導電型の第２半導体領域を形成する工程、
（ｄ）前記半導体基板上にゲート絶縁膜を形成する工程、
（ｅ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｆ）前記第２ウェル内にソース領域およびドレイン領域を形成するとともに、前記第２半導体領域内に前記第２導電型のピエゾ抵抗領域を形成する工程、
を備える、半導体装置の製造方法。
（ａ）第１導電型の半導体基板を準備する工程、
（ｂ）前記トランジスタ形成領域に第２導電型の第１ウェルを形成するとともに、前記圧力センサ形成領域に前記第２導電型の第１半導体領域を形成する工程、
（ｃ）前記第１ウェル内に前記第１導電型の第２ウェルを形成するとともに、前記第１半導体領域内に前記第１導電型の第２半導体領域を形成する工程、
（ｄ）前記半導体基板上にゲート絶縁膜を形成する工程、
（ｅ）前記ゲート絶縁膜上にゲート電極を形成する工程、
（ｆ）前記第２ウェル内にソース領域およびドレイン領域を形成するとともに、前記第２半導体領域内に前記第２導電型のピエゾ抵抗領域を形成する工程、
を備える、半導体装置の製造方法。
【請求項14】
請求項１３に記載の半導体装置の製造方法において、
前記第１ウェルと前記第１半導体領域は同一工程で形成され、
前記第２ウェルと前記第２半導体領域は同一工程で形成され、
前記ソース領域および前記ドレイン領域と前記ピエゾ抵抗領域は同一工程で形成される、半導体装置の製造方法。
前記第１ウェルと前記第１半導体領域は同一工程で形成され、
前記第２ウェルと前記第２半導体領域は同一工程で形成され、
前記ソース領域および前記ドレイン領域と前記ピエゾ抵抗領域は同一工程で形成される、半導体装置の製造方法。
【請求項15】
第１導電型の半導体基板と、
前記半導体基板に形成された第２導電型の半導体領域と、
前記半導体領域に内包される前記第１導電型のピエゾ抵抗領域と、
を備える、圧力センサ。
前記半導体基板に形成された第２導電型の半導体領域と、
前記半導体領域に内包される前記第１導電型のピエゾ抵抗領域と、
を備える、圧力センサ。
【請求項16】
請求項１５に記載の圧力センサにおいて、
前記圧力センサは、前記ピエゾ抵抗領域と電気的に接続された一対の電極を有している、圧力センサ。
前記圧力センサは、前記ピエゾ抵抗領域と電気的に接続された一対の電極を有している、圧力センサ。
【請求項17】
第１導電型の半導体基板と、
前記半導体基板に形成された第２導電型の第１半導体領域と、
前記第１半導体領域に内包される前記第１導電型の第２半導体領域と、
前記第２半導体領域に内包される前記第２導電型のピエゾ抵抗領域と、
を備える、圧力センサ。
前記半導体基板に形成された第２導電型の第１半導体領域と、
前記第１半導体領域に内包される前記第１導電型の第２半導体領域と、
前記第２半導体領域に内包される前記第２導電型のピエゾ抵抗領域と、
を備える、圧力センサ。
【請求項18】
請求項１７に記載の圧力センサにおいて、
前記圧力センサは、前記ピエゾ抵抗領域と電気的に接続された一対の電極を有している、圧力センサ。
前記圧力センサは、前記ピエゾ抵抗領域と電気的に接続された一対の電極を有している、圧力センサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、圧力センサおよび半導体装置の製造技術に関し、例えば、圧力センサとトランジスタとを含む半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【0002】
特開２０１９－２７８１号公報（特許文献１）および非特許文献１には、ピエゾ抵抗を使用した圧力センサおよびその製造方法に関する技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－２７８１号公報
【非特許文献】
【0004】
【非特許文献1】X. Li et al. “High-temperature piezoresistive pressure sensor based on implantation of oxygen into silicon wafer” Sensors and Actuators A 179 (2012) 277- 282
【発明の概要】
【発明が解決しようとする課題】
【0005】
圧力センサは、幅広い用途に使用されている。例えば、自動車用途を例に挙げて説明すると、圧力センサは、自動車のエンジン制御に用いられる吸気圧センサとして採用されはじめ、その後、路面状況や運転状況に合わせてダンパの硬さや特性を変化させるサスペンションの油圧制御や、エアコンの冷え方を制御する冷媒圧制御などの用途に使用されている。さらに、近年では、安全性や環境性能を高めるために排気圧やブレーキ圧の他、エアバックやタイヤ空気圧などの様々な用途に圧力センサが用いられている。したがって、圧力センサは、様々な環境下で使用されることから、過酷な環境下でも良好な特性が得られることが求められている。特に、過酷な温度環境においても良好な特性が得られることが重要であることから、温度特性に優れた圧力センサが望まれている。
【課題を解決するための手段】
【0006】
一実施の形態における半導体装置は、圧力センサ形成領域とトランジスタ形成領域とを含む。このとき、トランジスタ形成領域には、第１導電型の半導体基板と、半導体基板に形成された第２導電型の第１ウェルと、第１ウェルに形成された第１導電型の第２ウェルと、第２ウェル上に形成されたトランジスタと、が形成されている。そして、トランジスタは、第２ウェルに形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域に挟まれたチャネル形成領域と、チャネル形成領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、を有する。さらに、圧力センサ形成領域に形成されている圧力センサは、半導体基板と、第１ウェルに対応する第２導電型の半導体領域と、第２ウェルに対応するピエゾ抵抗領域と、を有する。
【0007】
一実施の形態における半導体装置は、圧力センサ形成領域とトランジスタ形成領域とを含む。このとき、トランジスタ形成領域には、第１導電型の半導体基板と、半導体基板に形成された第２導電型の第１ウェルと、第１ウェルに形成された第１導電型の第２ウェルと、第２ウェル上に形成されたトランジスタと、が形成されている。そして、トランジスタは、第２ウェルに形成されたソース領域およびドレイン領域と、ソース領域とドレイン領域に挟まれたチャネル形成領域と、チャネル形成領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、を有する。さらに、圧力センサ形成領域に形成されている圧力センサは、半導体基板と、第１ウェルに対応する第２導電型の第１半導体領域と、第２ウェルに対応する第１導電型の第２半導体領域と、ソース領域およびドレイン領域に対応するピエゾ抵抗領域と、を有する。
【0008】
一実施の形態における半導体装置の製造方法は、圧力センサ形成領域とトランジスタ形成領域とを含む半導体装置の製造方法であり、（ａ）第１導電型の半導体基板を準備する工程、（ｂ）トランジスタ形成領域に第２導電型の第１ウェルを形成するとともに、圧力センサ形成領域に第２導電型の半導体領域を形成する工程、（ｃ）第１ウェル内に第１導電型の第２ウェルを形成するとともに、半導体領域内に第１導電型のピエゾ抵抗領域を形成する工程、（ｄ）トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程、（ｅ）ゲート絶縁膜上にゲート電極を形成する工程、（ｆ）第２ウェル内にソース領域およびドレイン領域を形成する工程、を備える。
【0009】
一実施の形態における半導体装置の製造方法は、圧力センサ形成領域とトランジスタ形成領域とを含む半導体装置の製造方法であり、（ａ）第１導電型の半導体基板を準備する工程、（ｂ）トランジスタ形成領域に第２導電型の第１ウェルを形成するとともに、圧力センサ形成領域に第２導電型の第１半導体領域を形成する工程、（ｃ）第１ウェル内に第１導電型の第２ウェルを形成するとともに、第１半導体領域内に第１導電型の第２半導体領域を形成する工程、（ｄ）トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程、（ｅ）ゲート絶縁膜上にゲート電極を形成する工程、（ｆ）第２ウェル内にソース領域およびドレイン領域を形成するとともに、第２半導体領域内に第２導電型のピエゾ抵抗領域を形成する工程、を備える。
【0010】
一実施の形態における圧力センサは、第１導電型の半導体基板と、半導体基板に形成された第２導電型の半導体領域と、半導体領域に内包される第１導電型のピエゾ抵抗領域と、を備える。
【0011】
一実施の形態における圧力センサは、第１導電型の半導体基板と、半導体基板に形成された第２導電型の第１半導体領域と、第１半導体領域に内包される第１導電型の第２半導体領域と、第２半導体領域に内包される第２導電型のピエゾ抵抗領域と、を備える。
【発明の効果】
【0012】
一実施の形態によれば、圧力センサの温度特性を向上させることができる。
【図面の簡単な説明】
【0013】
【図1】第１関連技術における圧力センサの構成を模式的に示す図である。
【図2】第１関連技術における圧力センサの等価回路図である。
【図3】ｐｎ接合ダイオードに逆バイアスを印加した状態を示すバンド図である。
【図4】第２関連技術における圧力センサの模式的な構成を示す図である。
【図5】実施の形態１における圧力センサの模式的な構成を示す図である。
【図6】実施の形態１における圧力センサの等価回路図である。
【図7】ピエゾ抵抗領域とｐ－型半導体基板との間にｎ－型半導体領域を設ける構成を採用しながら、ピエゾ抵抗領域とｎ－型半導体領域との間に逆バイアスＶを印加するとともにｎ－型半導体領域とｐ－型半導体基板との間に逆バイアスＶを印加した状態を示すバンド図である。
【図8】電子電流に起因するリーク電流の発生状況を示すシミュレーション結果であり、（ａ）は３００℃におけるシミュレーション結果、（ｂ）は３５０℃におけるシミュレーション結果、（ｃ）は４００℃におけるシミュレーション結果を示す図である。
【図9】正孔電流に起因するリーク電流の発生状況を示すシミュレーション結果であり、（ａ）は３００℃におけるシミュレーション結果、（ｂ）は３５０℃におけるシミュレーション結果、（ｃ）は４００℃におけるシミュレーション結果を示す図である。
【図10】半導体装置の模式的な構成を示す図である。
【図11】実施の形態１における半導体装置の製造工程を示す図である。
【図17】変形例における半導体装置を示す図である。
【図18】実施の形態２における圧力センサの構成を示す図である。
【図19】実施の形態２における圧力センサの等価回路図である。
【図20】（ａ）は電子電流に起因するリーク電流の発生状況を示すシミュレーション結果であり、７００℃におけるシミュレーション結果を示す図であり、（ｂ）は正孔電流に起因するリーク電流の発生状況を示すシミュレーション結果であり、７００℃におけるシミュレーション結果を示す図である。
【図21】半導体装置の模式的な構成を示す図である。
【発明を実施するための形態】
【0014】
実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【0015】
（実施の形態１）
＜圧力センサの検出原理＞
本実施の形態１で対象としている圧力センサは、ピエゾ抵抗効果を利用した圧力センサである。以下では、ピエゾ抵抗効果を利用した圧力センサの検出原理について説明する。
＜圧力センサの検出原理＞
本実施の形態１で対象としている圧力センサは、ピエゾ抵抗効果を利用した圧力センサである。以下では、ピエゾ抵抗効果を利用した圧力センサの検出原理について説明する。
【0016】
まず、「ピエゾ抵抗効果」とは、半導体や金属に機械的な歪を加えたときに電気抵抗が変化する効果であり、圧力センサとしては、例えば、「ピエゾ抵抗効果」を発現する半導体が使用される。具体的に、気体や液体の圧力が外部から圧力センサを構成する半導体に加わるように構成される。すると、外部からの圧力が加わった半導体は歪む結果、「ピエゾ抵抗効果」によって、半導体の電気抵抗が変化する。
【0017】
そして、この半導体には、一対の電極が電気的に接続されており、一対の電極間の出力電圧は、電気抵抗の変化に応じて変動する。このとき、電気抵抗の変化は、歪によって引き起こされ、この歪が気体や液体からの圧力に起因することを考慮すると、電気抵抗の変化から、間接的に気体や液体からの圧力を算出できることがわかる。すなわち、圧力センサを構成する半導体から出力された出力電圧に基づいて、外部から圧力センサに加わる圧力を検出することができる。以上のようにして、圧力センサによれば、「ピエゾ抵抗効果」を利用して、外部から加わる圧力を検出することができる。
【0018】
＜第１関連技術＞
例えば、ピエゾ抵抗効果を利用した圧力センサとして、以下に示す構造の圧力センサがある。すなわち、圧力センサの構造に関して、以下に示す第１関連技術がある。
例えば、ピエゾ抵抗効果を利用した圧力センサとして、以下に示す構造の圧力センサがある。すなわち、圧力センサの構造に関して、以下に示す第１関連技術がある。
【0019】
ここで、本明細書でいう「関連技術」とは、公知技術ではないが、本発明者が見出した課題を有する技術であって、本願発明の前提となる技術である。
【0020】
図１は、第１関連技術における圧力センサ１００Ａの構成を模式的に示す図である。
【0021】
図１において、圧力センサ１００Ａは、ｎ－型半導体基板１０を有し、このｎ－型半導体基板１０内にｐ－型半導体領域からなるピエゾ抵抗領域１１が形成されている。そして、ピエゾ抵抗領域１１は、一対の電極２０Ａおよび電極２０Ｂと電気的に接続されている。このとき、ピエゾ抵抗領域１１が抵抗Ｒ１として機能する。また、ｎ－型半導体基板１０とピエゾ抵抗領域１１との境界領域にｐｎ接合が形成される結果、ｎ－型半導体基板１０とピエゾ抵抗領域１１とによってｐｎ接合ダイオードＤ１が形成される。これにより、第１関連技術における圧力センサ１００Ａの等価回路図は、図２に示すようになる。
【0022】
このように構成されている圧力センサ１００Ａでは、外部から圧力が加わると、ｎ－型半導体基板１０に形成されているピエゾ抵抗領域１１に歪が発生する。この結果、「ピエゾ抵抗効果」によって、ピエゾ抵抗領域１１の抵抗値が変化する。ここで、ピエゾ抵抗領域１１には一対の電極２０Ａおよび電極２０Ｂが電気的に接続されており、電極２０Ａと電極２０Ｂとの間の出力電圧は、電気抵抗の変化に応じて変動する。したがって、出力電圧の変化に基づいて、間接的に気体や液体からの圧力を算出できる。
【0023】
このような圧力センサ１００Ａを動作させる場合には、ピエゾ抵抗領域１１とｎ－型半導体基板１０からなるｐｎ接合ダイオードＤ１に順方向電流が流れないように、ピエゾ抵抗領域１１とｎ－型半導体基板１０との間に逆バイアスが印加される。
【0024】
図３は、ｐｎ接合ダイオードＤ１に逆バイアスＶを印加した状態を示すバンド図である。図３において、順方向電流ほどではないが、ｐｎ接合ダイオードＤ１に逆バイアスＶを印加した場合も僅かなリーク電流が流れる。すなわち、ピエゾ抵抗領域１１を構成するｐ－型半導体領域の伝導帯Ｅｃ１には、少数キャリアである電子が存在するため、この少数キャリアである電子が、空乏層内に形成される電界によって、ピエゾ抵抗領域１１の伝導帯Ｅｃ１から電子的にエネルギーが低いｎ－型半導体基板１０の伝導帯Ｅｃ２に移動する。一方、ｎ－型半導体基板１０の価電子帯Ｅｖ２には、少数キャリアである正孔が存在するため、この少数キャリアである正孔が、空乏層内に形成される電界によって、ｎ－型半導体基板１０の価電子帯Ｅｖ２から正孔的にエネルギーが低いピエゾ抵抗領域１１の価電子帯Ｅｖ１に移動する。このようにして、圧力センサ１００Ａを構成するピエゾ抵抗領域１１とｎ－型半導体基板１０との間には、少数キャリアに起因する電子電流と正孔電流とを合わせたリーク電流が流れることになる。
【0025】
ここで、室温付近の温度では、ピエゾ抵抗領域１１を構成するｐ－型半導体領域の伝導帯Ｅｃ１に励起される少数キャリア（電子）の数、および、ｎ－型半導体基板１０の価電子帯Ｅｖ２に存在する少数キャリア（正孔）の数は少ないことから、上述したリーク電流はそれほど多くはならない。ところが、温度が高くなると電子が持つエネルギーが大きくなってバンドギャップを超えて励起しやすくなるため、ピエゾ抵抗領域１１を構成するｐ－型半導体領域の伝導帯Ｅｃ１に励起される少数キャリア（電子）の数、および、ｎ－型半導体基板１０の価電子帯Ｅｖ２に存在する少数キャリア（正孔）の数が多くなる。この結果、圧力センサ１００Ａを構成するピエゾ抵抗領域１１とｎ－型半導体基板１０との間に流れるリーク電流が増加する。これにより、リーク電流がｎ－型半導体基板１０にまで達すると他の素子へ悪影響が及ぶことが懸念される。このため、圧力センサ１００Ａでは、リーク電流の増加によって、圧力センサ１００Ａの動作温度が１２５℃程度に限定される。
【0026】
そこで、リーク電流を低減させて高温動作を可能とする第２関連技術が提案されている。以下では、第２関連技術における圧力センサ１００Ｂについて説明する。
【0027】
＜第２関連技術＞
図４は、第２関連技術における圧力センサ１００Ｂの模式的な構成を示す図である。
図４は、第２関連技術における圧力センサ１００Ｂの模式的な構成を示す図である。
【0028】
図４において、圧力センサ１００Ｂは、ＳＯＩ（Silicon On Insulator）基板１Ｓを有しており、ＳＯＩ基板１Ｓは、ｎ－型半導体基板である支持基板１０Ａと、支持基板１０Ａ上に形成された絶縁層３０と、絶縁層３０上に形成されたシリコン層４０から構成されている。このとき、絶縁層３０は、例えば、酸化シリコン膜から形成されている。そして、圧力センサ１００Ｂにおいては、ＳＯＩ基板１Ｓのシリコン層４０にｐ－型半導体領域であるピエゾ抵抗領域１１が形成されている。このピエゾ抵抗領域１１は、一対の電極２０Ａおよび電極２０Ｂと電気的に接続されている。
【0029】
以上のように構成されている圧力センサ１００Ｂでは、ピエゾ抵抗領域１１がｎ－型半導体基板である支持基板１０Ａと接していない。言い換えれば、ピエゾ抵抗領域１１と支持基板１０Ａとの間に絶縁層３０が介在している。これにより、圧力センサ１００Ｂでは、ピエゾ抵抗領域１１と支持基板１０Ａとの接触によるｐｎ接合ダイオードが形成されないことから、上述した第１関連技術と異なり、高温時においてもリーク電流を低減することができる。したがって、第２関連技術によれば、５００℃程度の高温動作が可能となる。
【0030】
ただし、第２関連技術では、高価なＳＯＩ基板を使用していることから、製造コストが上昇することが懸念されている。つまり、第２関連技術は、高温時におけるリーク電流を低減する観点から有用であるが、製造コストが上昇するデメリットが存在する。このため、第２関連技術は、製造コストを抑制しながら、高温時におけるリーク電流を低減して圧力センサの性能を向上させる観点から改善の余地が存在する。
【0031】
そこで、本実施の形態１では、第１関連技術および第２関連技術に存在する改善の余地を克服するための工夫を施している。つまり、本実施の形態１では、製造コストを抑制しながらも、高温動作時までリーク電流を低減できる圧力センサを実現するための工夫を施している。以下では、この工夫を施した本実施の形態１における技術的思想を説明する。
【0032】
＜圧力センサの構成＞
図５は、本実施の形態１における圧力センサ２００Ａの模式的な構成を示す図である。
図５は、本実施の形態１における圧力センサ２００Ａの模式的な構成を示す図である。
【0033】
図５において、圧力センサ２００Ａは、ｐ－型半導体基板５０を有し、ｐ－型半導体基板５０には、ｎ－型半導体領域６０が形成されている。そして、ｎ－型半導体領域６０の内部には、ｐ－型半導体領域からなるピエゾ抵抗領域１１が形成されている。言い換えれば、ｎ－型半導体領域６０に内包されるように、ｐ－型半導体領域からなるピエゾ抵抗領域１１が形成されている。そして、このピエゾ抵抗領域１１は、一対の電極２０Ａおよび電極２０Ｂと電気的に接続されている。
【0034】
このとき、ピエゾ抵抗領域１１が抵抗Ｒ１として機能する。また、ｎ－型半導体領域６０とピエゾ抵抗領域１１との境界領域にｐｎ接合が形成される結果、ｎ－型半導体領域６０とピエゾ抵抗領域１１とによってｐｎ接合ダイオードＤ１が形成される。さらに、ｎ－型半導体領域６０とｐ－型半導体基板５０との境界領域にもｐｎ接合が形成される結果、ｎ－型半導体領域６０とｐ－型半導体基板５０とによってｐｎ接合ダイオードＤ２が形成される。これにより、圧力センサ２００Ａの等価回路図は、図６に示すようになる。
【0035】
ここで、ｎ－型半導体領域６０は、ピエゾ抵抗領域１１とｐ－型半導体基板５０とを電気的に分離する機能を有し、ｎ－型半導体領域６０による電気的な素子分離を実現するために、ｐｎ接合ダイオードＤ１およびｐｎ接合ダイオードＤ２に逆バイアスを印加する。すなわち、ピエゾ抵抗領域１１とｎ－型半導体領域６０との間に逆バイアスが印加されるとともにｎ－型半導体領域６０とｐ－型半導体基板５０との間に逆バイアスが印加される。
【0036】
＜圧力センサの動作＞
続いて、本実施の形態１における圧力センサ２００Ａの動作について説明する。
続いて、本実施の形態１における圧力センサ２００Ａの動作について説明する。
【0037】
圧力センサ２００Ａでは、外部から圧力が加わると、ピエゾ抵抗領域１１に歪が発生する。この結果、「ピエゾ抵抗効果」によって、ピエゾ抵抗領域１１の抵抗値が変化する。ここで、ピエゾ抵抗領域１１には一対の電極２０Ａおよび電極２０Ｂが電気的に接続されており、電極２０Ａと電極２０Ｂとの間の出力電圧は、電気抵抗の変化に応じて変動する。したがって、出力電圧の変化に基づいて、間接的に気体や液体からの圧力を算出できる。
【0038】
＜実施の形態１における特徴＞
次に、本実施の形態１における特徴点について説明する。
次に、本実施の形態１における特徴点について説明する。
【0039】
本実施の形態１における特徴点は、例えば、図５に示すように、ｐ－型半導体基板５０とピエゾ抵抗領域１１との間にｎ－型半導体領域６０が介在しており、ピエゾ抵抗領域１１とｎ－型半導体領域６０との間およびｎ－型半導体領域６０とｐ－型半導体基板５０との間の両方に逆バイアスを印加する点にある。
【0040】
これにより、ｎ－型半導体領域６０が、ピエゾ抵抗領域１１とｐ－型半導体基板５０とを電気的に分離する素子分離領域として機能する結果、ピエゾ抵抗領域１１とｐ－型半導体基板５０との間を流れるリーク電流を低減することができる。したがって、本実施の形態１における圧力センサ２００Ａによれば、高温動作が可能となる。
【0041】
以下では、ｐ－型半導体基板５０とピエゾ抵抗領域１１との間にｎ－型半導体領域６０を介在させて、ピエゾ抵抗領域１１とｎ－型半導体領域６０との間およびｎ－型半導体領域６０とｐ－型半導体基板５０との間の両方に逆バイアスを印加するという本実施の形態１における特徴点によれば、リーク電流を低減できることについて説明する。
【0042】
図７は、ピエゾ抵抗領域１１とｐ－型半導体基板５０との間にｎ－型半導体領域６０を設ける構成を採用しながら、ピエゾ抵抗領域１１とｎ－型半導体領域６０との間に逆バイアスＶを印加するとともにｎ－型半導体領域６０とｐ－型半導体基板５０との間に逆バイアスＶを印加した状態を示すバンド図である。
【0043】
図７に示すように、ピエゾ抵抗領域１１を構成するｐ－型半導体領域の伝導帯Ｅｃ１には、少数キャリアである電子が存在するため、この少数キャリアである電子が、空乏層内に形成される電界によって、ピエゾ抵抗領域１１の伝導帯Ｅｃ１から電子的に見てエネルギーが低いｎ－型半導体領域６０の伝導帯Ｅｃ２に移動する。同様に、ｐ－型半導体基板５０の伝導帯Ｅｃ３にも、少数キャリアである電子が存在するため、この少数キャリアである電子が、空乏層内に形成される電界によって、ｐ－型半導体基板５０の伝導帯Ｅｃ３から電子的に見てエネルギーが低いｎ－型半導体領域６０の伝導帯Ｅｃ２に移動する。
【0044】
したがって、ｎ－型半導体領域６０の伝導帯Ｅｃ２には、ピエゾ抵抗領域１１の伝導帯Ｅｃ１とｐ－型半導体基板５０の伝導帯Ｅｃ３の両方から電子が流れ込むことになる。つまり、図７に示すように、ピエゾ抵抗領域１１とｐ－型半導体基板５０の間には、逆バイアスに起因する井戸型ポテンシャルが形成される。これにより、例えば、ピエゾ抵抗領域１１からｎ－型半導体領域６０には電子が流れ込むが、このｎ－型半導体領域６０に流れ込んだ電子は、ポテンシャル障壁によってｎ－型半導体領域６０からｐ－型半導体基板５０までは到達しにくくなる。同様に、例えば、ｐ－型半導体基板５０からｎ－型半導体領域６０には電子が流れ込むが、このｎ－型半導体領域６０に流れ込んだ電子は、ポテンシャル障壁によってｎ－型半導体領域６０からピエゾ抵抗領域１１までは到達しにくくなる。このことは、ピエゾ抵抗領域１１とｐ－型半導体基板５０の間を電子が流れることが抑制されることを意味する。この結果、本実施の形態１における圧力センサ２００Ａによれば、電子電流に起因するリーク電流を低減できることがわかる。
【0045】
一方、図７に示すように、ｎ－型半導体領域６０の価電子帯Ｅｖ２には、少数キャリアである正孔が存在するため、少数キャリアである正孔が、空乏層内に形成される電界によって、ｎ－型半導体領域６０の価電子帯Ｅｖ２から正孔的に見てエネルギーが低いピエゾ抵抗領域１１の価電子帯Ｅｖ１およびｐ－型半導体基板５０の価電子帯Ｅｖ３に移動する。
【0046】
したがって、ピエゾ抵抗領域１１の価電子帯Ｅｖ１およびｐ－型半導体基板５０の価電子帯Ｅｖ３のそれぞれには、ｎ－型半導体領域６０の価電子帯Ｅｖ２から少数キャリアである正孔が流れ込むことになる。ただし、逆に、ピエゾ抵抗領域１１の価電子帯Ｅｖ１からｎ－型半導体領域６０の価電子帯Ｅｖ２への多数キャリア（正孔）の移動は、ポテンシャル障壁によって阻害される。同様に、ｐ－型半導体基板５０の価電子帯Ｅｖ３からｎ－型半導体領域６０の価電子帯Ｅｖ２への多数キャリア（正孔）の移動も、ポテンシャル障壁によって阻害される。このことは、ピエゾ抵抗領域１１とｐ－型半導体基板５０の間を正孔が流れることが抑制されることを意味する。この結果、本実施の形態１における圧力センサ２００Ａによれば、正孔電流に起因するリーク電流も低減できることがわかる。
【0047】
以上のことから、本実施の形態１における圧力センサ２００Ａによれば、電子電流に起因するリーク電流および正孔電流に起因するリーク電流の両方を抑制できるため、電子電流と正孔電流を合わせたトータルのリーク電流を低減することができる。この結果、高温時までリーク電流を低減できるため、圧力センサ２００Ａの温度特性を向上させることができ、これによって、圧力センサ２００Ａの高温動作が可能となる。
【0048】
＜＜シミュレーション結果＞＞
続いて、本実施の形態１における圧力センサ２００Ａによれば、リーク電流を低減できることを検証したシミュレーション結果について説明する。
続いて、本実施の形態１における圧力センサ２００Ａによれば、リーク電流を低減できることを検証したシミュレーション結果について説明する。
【0049】
図８は、圧力センサ２００Ａの温度特性を評価した結果を示す図である。特に、図８は、電子電流に起因するリーク電流密度の発生状況を示すシミュレーション結果であり、（ａ）は３００℃におけるシミュレーション結果、（ｂ）は３５０℃におけるシミュレーション結果、（ｃ）は４００℃におけるシミュレーション結果を示している。ここで、グレー領域がｐ－型半導体基板５０にまで達するリーク電流密度を示している。
【0050】
図８（ａ）～図８（ｃ）を見ると、図８（ａ）と図８（ｂ）では、ｐ－型半導体基板５０までリーク電流が流れていない一方、図８（ｃ）では、ｐ－型半導体基板５０までリーク電流が流れていることがわかる。したがって、圧力センサ２００Ａによれば、少なくとも３５０℃までは電子電流に起因するリーク電流の発生を抑制できることがわかる。
【0051】
次に、図９は、正孔電流に起因するリーク電流の発生状況を示すシミュレーション結果であり、（ａ）は３００℃におけるシミュレーション結果、（ｂ）は３５０℃におけるシミュレーション結果、（ｃ）は４００℃におけるシミュレーション結果を示している。ここで、グレー領域がｐ－型半導体基板５０にまで達するリーク電流密度を示している。
【0052】
図９（ａ）～図９（ｃ）を見ると、図９（ａ）では、ｐ－型半導体基板５０までリーク電流が流れていない一方、図９（ｂ）および図９（ｃ）では、ｐ－型半導体基板５０までリーク電流が流れていることがわかる。したがって、圧力センサ２００Ａによれば、少なくとも３００℃までは正孔電流に起因するリーク電流の発生を抑制できることがわかる。
【0053】
以上のことから、電子電流のシミュレーション結果と正孔電流のシミュレーション結果とを合わせると、少なくとも３００℃程度までリーク電流を低減できることがわかる。すなわち、本実施の形態１における圧力センサ２００Ａの構造によれば、３００℃程度の高温動作が可能であることが裏付けられている。したがって、第１関連技術における圧力センサ１００Ａの動作可能温度は１２５℃程度が限界であるのに対し、本実施の形態１における圧力センサ２００Ａの動作可能温度は３００℃程度である点で、圧力センサ２００Ａの構造は、非常に有用な構造であることがわかる。
【0054】
本実施の形態１における目的は、上述した第１関連技術および第２関連技術に存在する改善の余地を克服するための工夫を施すことにあり、具体的には、製造コストを抑制しながらも、高温動作時までリーク電流を低減できる圧力センサを実現することにある。
【0055】
ここで、例えば、図７に示す圧力センサ２００Ａの構造は、リーク電流を低減させて高温動作を可能とする観点から優れている。そして、圧力センサ２００Ａは、製造コストを削減する観点からも有用な構造であれば、量産性にも優れているということができ、上述した目的を実現することができる。この点に関し、圧力センサ２００Ａは、製造コストを削減しながら、リーク電流を低減して高温動作を可能とする有用な構造としての可能性を秘めており、上述した目的を実現するために適した構造である。具体的には、以下に示す基本思想を圧力センサ２００Ａで具現化することによって、製造コストを抑制しながらも、高温動作時までリーク電流を低減できる圧力センサを実現できる。
【0056】
＜基本思想＞
本実施の形態１における基本思想は、製造コストを抑制しながら、リーク電流を低減するために、電界効果トランジスタで形成される「トリプルウェル構造」を圧力センサ２００Ａの構成に利用する思想である。この基本思想によれば、まず、高価なＳＯＩ基板を使用せずにバルクの半導体基板を使用することができることから、製造コストを低減できる。さらには、電界効果トランジスタで形成される「トリプルウェル構造」をそのまま圧力センサ２００Ａの構成に利用することから、１つの半導体基板に電界効果トランジスタと圧力センサ２００Ａとを混載することが容易となる。このことは、電界効果トランジスタの製造工程を変更することなく、電界効果トランジスタと圧力センサ２００Ａとを含む半導体装置を製造することができることを意味することから、この点からも圧力センサ２００Ａの製造コストを削減できることになる。
本実施の形態１における基本思想は、製造コストを抑制しながら、リーク電流を低減するために、電界効果トランジスタで形成される「トリプルウェル構造」を圧力センサ２００Ａの構成に利用する思想である。この基本思想によれば、まず、高価なＳＯＩ基板を使用せずにバルクの半導体基板を使用することができることから、製造コストを低減できる。さらには、電界効果トランジスタで形成される「トリプルウェル構造」をそのまま圧力センサ２００Ａの構成に利用することから、１つの半導体基板に電界効果トランジスタと圧力センサ２００Ａとを混載することが容易となる。このことは、電界効果トランジスタの製造工程を変更することなく、電界効果トランジスタと圧力センサ２００Ａとを含む半導体装置を製造することができることを意味することから、この点からも圧力センサ２００Ａの製造コストを削減できることになる。
【0057】
すなわち、「トリプルウェル構造」を利用する基本思想によれば、（１）ＳＯＩ基板を使用せずにバルクの半導体基板（シリコンウェハ）を使用できる点、（２）電界効果トランジスタの製造工程をそのまま利用して「トリプルウェル構造」の圧力センサ２００Ａを形成できる点との相乗要因によって、圧力センサ２００Ａを含む半導体装置の製造コストを抑制できる。そして、「トリプルウェル構造」を利用した圧力センサ２００Ａによれば、リーク電流を低減できる。つまり、基本思想によれば、製造コストを抑制しながらも、高温動作時までリーク電流を低減できる圧力センサ２００Ａを実現することができる。
【0058】
以下では、圧力センサ２００Ａと電界効果トランジスタとを混載した半導体装置の構成について説明する。そして、さらに、この半導体装置の製造方法について説明する。
【0059】
＜半導体装置の構成＞
図１０は、半導体装置３００Ａの模式的な構成を示す図である。
図１０は、半導体装置３００Ａの模式的な構成を示す図である。
【0060】
図１０において、半導体装置３００Ａは、トランジスタ形成領域ＲＡと圧力センサ形成領域ＲＢとを有している。トランジスタ形成領域ＲＡには、例えば、ＳＴＩ（Shallow Trench Isolation）領域が形成されたｐ－型半導体基板５０と、ｐ－型半導体基板５０に形成されたｎ－型ウェル７１と、ｎ－型ウェル７１上に形成されたｐチャネル型電界効果トランジスタＱｐとが形成されている。そして、ｐチャネル型電界効果トランジスタＱｐは、ｎ－型ウェル７１に形成されたソース領域７２およびドレイン領域７３と、ソース領域７２とドレイン領域７３に挟まれたチャネル形成領域と、チャネル形成領域上に形成されたゲート絶縁膜７４と、ゲート絶縁膜７４上に形成されたゲート電極７５を有している。また、ｎ－型ウェル７１には、コンタクト領域７６が形成されている。
【0061】
さらに、トランジスタ形成領域ＲＡには、例えば、ｐ－型半導体基板５０に形成されたｎ－型ディープウェル８０と、ｎ－型ディープウェル８０に形成されたｐ－型ウェル８１が形成されており、ｐ－型半導体基板５０とｎ－型ディープウェル８０とｐ－型ウェル８１によって「トリプルウェル構造」が構成される。そして、「トリプルウェル構造」上にｎチャネル型電界効果トランジスタＱｎが形成されている。このｎチャネル型電界効果トランジスタＱｎは、ｐ－型ウェル８１に形成されたソース領域８２およびドレイン領域８３と、ソース領域８２とドレイン領域８３に挟まれたチャネル形成領域と、チャネル形成領域上に形成されたゲート絶縁膜８４と、ゲート絶縁膜８４上に形成されたゲート電極８５を有している。また、ｐ－型ウェル８１には、コンタクト領域８６が形成されており、ｎ－型ディープウェル８０には、コンタクト領域８７が形成されている。同様に、ｐ－型半導体基板５０には、コンタクト領域８８が形成されている。
【0062】
一方、圧力センサ形成領域ＲＢには、圧力センサ２００Ａが形成されている。この圧力センサ２００Ａは、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０に対応するｎ－型半導体領域６０と、ｐ－型ウェル８１に対応するピエゾ抵抗領域１１から構成されている。
【0063】
このとき、例えば、ピエゾ抵抗領域１１の不純物濃度は、ソース領域８２およびドレイン領域８３のそれぞれの不純物濃度よりも低くなっている一方、ｐ－型ウェル８１の不純物濃度と同等である。これに対し、ｎ－型半導体領域６０の不純物濃度は、例えば、ｎ－型ディープウェル８０の不純物濃度と同等である。ここで、「不純物濃度が同等である」とは、不純物濃度のオーダーが同じである場合をいう。例えば、「ピエゾ抵抗領域１１の不純物濃度がｐ－型ウェル８１の不純物濃度と同等である」とは、ピエゾ抵抗領域１１の不純物濃度のオーダーとｐ－型ウェル８１の不純物濃度のオーダーとが一致する場合をいう。
【0064】
このように構成されているトランジスタ形成領域ＲＡおよび圧力センサ形成領域ＲＢには、例えば、酸化シリコン膜からなる層間絶縁膜９０が形成されており、この層間絶縁膜９０に複数のプラグ９１が形成されている。そして、層間絶縁膜９０上には、複数のプラグ９１と電気的に接続される複数の配線９２が形成されている。
【0065】
＜半導体装置の製造方法＞
続いて、半導体装置３００Ａの製造方法について図面を参照しながら説明する。
続いて、半導体装置３００Ａの製造方法について図面を参照しながら説明する。
【0066】
まず、例えば、図１１に示すように、ｐ－型半導体基板５０を準備して、ｐ－型半導体基板５０にＳＴＩ領域７０を形成する。ＳＴＩ領域７０は、ｐ－型半導体基板５０に溝を形成し、この溝に絶縁膜を埋め込むことによって形成することができる。
【0067】
次に、図１２に示すように、ｐ－型半導体基板５０のトランジスタ形成領域ＲＡにｎ－型ディープウェル８０を形成するとともに、ｐ－型半導体基板５０の圧力センサ形成領域ＲＢにｎ－型半導体領域６０を形成する。ｎ－型ディープウェル８０およびｎ－型半導体領域６０は、例えば、以下に示す工程を経ることによって形成することができる。すなわち、ｐ－型半導体基板５０上にレジスト膜を塗布した後、フォトリソグラフィ技術を使用することによってレジスト膜をパターニングする。そして、パターニングしたレジスト膜をマスクにして、例えば、リン（Ｐ）や砒素（Ａｓ）などのｎ型不純物（ドナー）をイオン注入法でｐ－型半導体基板５０に注入する。これにより、ｎ－型ディープウェル８０およびｎ－型半導体領域６０を形成することができる。ここで、例えば、ｎ－型ディープウェル８０の不純物濃度とｎ－型半導体領域６０の不純物濃度を同等とする場合、ｎ－型ディープウェル８０とｎ－型半導体領域６０とは、同一工程で形成することができる。一方、ｎ－型ディープウェル８０の不純物濃度とｎ－型半導体領域６０の不純物濃度とを相違させる場合、ｎ－型ディープウェル８０とｎ－型半導体領域６０とは、別工程で形成することになる。
【0068】
続いて、図１３に示すように、トランジスタ形成領域ＲＡのうち、ｐチャネル型電界効果トランジスタ形成領域のｐ－型半導体基板５０内にｎ－型ウェル７１を形成する。ｎ－型ウェル７１もフォトリソグラフィ技術およびイオン注入法を使用することにより形成することができる。その後、図１４に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ－型ディープウェル８０内にｐ－型ウェル８１を形成するとともに、ｎ－型半導体領域６０内にｐ型半導体領域であるピエゾ抵抗領域１１を形成する。
【0069】
具体的には、ｐ－型半導体基板５０上にレジスト膜を塗布した後、フォトリソグラフィ技術を使用することによってレジスト膜をパターニングする。そして、パターニングしたレジスト膜をマスクにして、例えば、ホウ素（Ｂ）などのｐ型不純物（アクセプタ）をイオン注入法でｐ－型半導体基板５０に注入する。これにより、ｐ－型ウェル８１およびピエゾ抵抗領域１１を形成することができる。この結果、圧力センサ形成領域ＲＢにおいては、ｐ－型半導体基板５０と、ｎ－型半導体領域６０と、ピエゾ抵抗領域１１とを有する圧力センサ２００Ａが形成されることになる。
【0070】
ここで、ｐ－型ウェル８１の不純物濃度とピエゾ抵抗領域１１の不純物濃度を同等とする場合、ｐ－型ウェル８１とピエゾ抵抗領域１１とは、同一工程で形成できる。一方、ｐ－型ウェル８１の不純物濃度とピエゾ抵抗領域１１の不純物濃度とを相違させる場合、ｐ－型ウェル８１とピエゾ抵抗領域１１とは、別工程で形成することになる。
【0071】
次に、ｐ－型半導体基板５０上に、例えば、酸化シリコン膜を形成した後、酸化シリコン膜上にポリシリコン膜を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、ポリシリコン膜および酸化シリコン膜をパターニングする。これにより、図１５に示すように、ｎ－型ウェル７１上にゲート絶縁膜（酸化シリコン膜）７４を形成し、ゲート絶縁膜７４上にゲート電極（ポリシリコン膜）７５を形成することができる。また、ｐ－型ウェル８１上にゲート絶縁膜（酸化シリコン膜）８４を形成し、ゲート絶縁膜８４上にゲート電極（ポリシリコン膜）８５を形成することができる。
【0072】
続いて、図１６に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ－型ウェル７１内にｐ＋型半導体領域からなるソース領域７２およびドレイン領域７３と、ｎ＋型半導体領域からなるコンタクト領域７６を形成する。また、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｐ－型ウェル８１内にｎ＋型半導体領域からなるソース領域８２およびドレイン領域８３と、ｐ＋型半導体領域からなるコンタクト領域８６を形成する。さらに、フォトリソグラフィ技術およびイオン注入法を使用することにより、ｎ－型ディープウェル８０内にｎ＋型半導体領域からなるコンタクト領域８７を形成し、ｐ－型半導体基板５０内にｐ＋型半導体領域からなるコンタクト領域８８を形成する。このようにして、トランジスタ形成領域ＲＡにおいては、ｎチャネル型電界効果トランジスタＱｎと、ｐチャネル型電界効果トランジスタＱｐを形成できる。
【0073】
その後、図１０に示すように、トランジスタ形成領域ＲＡと圧力センサ形成領域ＲＢにわたって、例えば、酸化シリコン膜を有する層間絶縁膜９０を形成した後、層間絶縁膜９０を貫通する複数のプラグ９１を形成する。そして、複数のプラグ９１を形成した層間絶縁膜９０上に複数の配線９２を形成する。さらに、上層に複数の配線を形成する工程が存在するが、同様の工程であるため、ここでの説明は省略する。以上のようにして、本実施の形態１における半導体装置３００Ａを製造することができる。
【0074】
＜半導体装置の特徴＞
次に、本実施の形態１における半導体装置３００Ａの特徴点について説明する。
次に、本実施の形態１における半導体装置３００Ａの特徴点について説明する。
【0075】
半導体装置３００Ａにおける第１特徴点は、例えば、図１０に示すように、圧力センサ２００Ａの製造コストを抑制しながら、圧力センサ２００Ａでのリーク電流を低減するために、電界効果トランジスタが形成される「トリプルウェル構造」を圧力センサ２００Ａの構成に利用している点である。すなわち、半導体装置３００Ａにおける第１特徴点は、電界効果トランジスタと圧力センサ２００Ａを混載することを前提構成として、圧力センサ２００Ａの構成に「トリプルウェル構造」を利用する点にある。つまり、本実施の形態１における半導体装置３００Ａでは、図１０に示すように、トランジスタ形成領域ＲＡにおいて、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０と、ｐ－型ウェル８１とからなる「トリプルウェル構造」が採用されており、この「トリプルウェル構造」に対応して、圧力センサ形成領域ＲＢにおいて、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０に対応するｎ－型半導体領域６０と、ｐ－型ウェル８１に対応するピエゾ抵抗領域１１とからなる圧力センサ２００Ａが形成されている。
【0076】
これにより、本実施の形態１によれば、図５に示す圧力センサ２００Ａを電界効果トランジスタの製造工程を利用して製造することができる（図１１～図１６参照）。つまり、本実施の形態１によれば、電界効果トランジスタの製造工程をそのまま利用して圧力センサ２００Ａも混載することができることから、圧力センサ２００Ａの製造コストを削減できる。さらに、図５に示す圧力センサ２００Ａによれば、リーク電流を低減できることを考慮すると、半導体装置３００Ａによって、製造コストを抑制しながら、リーク電流を低減した優れた性能を有する圧力センサ２００Ａを製造できることがわかる。
【0077】
続いて、半導体装置３００Ａにおける第２特徴点は、例えば、図１０に示すように、ピエゾ抵抗領域１１が、トランジスタ形成領域ＲＡに形成されている「トリプルウェル構造」のｐ－型ウェル８１に対応して形成されている点にある。そして、ピエゾ抵抗領域１１がｐ－型ウェル８１に対応して形成されているということは、ピエゾ抵抗領域１１の不純物濃度がｐ－型ウェル８１の不純物濃度と同等であることを意味するものである。
【0078】
したがって、ｐ－型ウェル８１の不純物濃度が低いことを考慮すると、本実施の形態１においては、ピエゾ抵抗領域１１の不純物濃度は低いと考えることができる。この場合、圧力センサ２００Ａのサイズを小型化することができる。
【0079】
以下に、この理由について説明する。
【0080】
圧力センサ２００Ａでは、ピエゾ抵抗領域１１の電気抵抗値の変化によって、外部からの圧力を検出するように構成されている。このとき、ピエゾ抵抗領域１１の電気抵抗値の大きさ自体が高いほど電気抵抗値の変化も大きくなって、圧力の検出感度が高くなる。したがって、圧力センサ２００Ａの検出感度を向上する観点からは、ピエゾ抵抗領域１１の電気抵抗値は高い方が望ましい。
【0081】
この点に関し、例えば、ピエゾ抵抗領域１１の不純物濃度がソース領域７２やドレイン領域７３と同等の不純物濃度を有しているとすると、単位長さ当たりの抵抗値が低くなることから、抵抗値を高くするためには、ピエゾ抵抗領域１１の長さを長くする必要があり、例えば、ピエゾ抵抗領域１１の平面形状をメアンダ形状（蛇行形状）とする必要がある。このことは、圧力センサ自体のサイズが大きくなることを意味する。
【0082】
これに対し、本実施の形態１では、ピエゾ抵抗領域１１の不純物濃度がｐ－型ウェル８１の不純物濃度と同程度に低くなっている。このため、ピエゾ抵抗領域１１の不純物濃度がソース領域７２やドレイン領域７３と同等の不純物濃度を有している場合よりも、単位長さ当たりの抵抗値が高くなる。このことは、抵抗値を高くするために、ピエゾ抵抗領域１１の長さを長くする必要がなくなることを意味し、例えば、ピエゾ抵抗領域１１の平面形状をメアンダ形状（蛇行形状）とする必要がなくなることを意味する。
【0083】
したがって、本実施の形態１によれば、検出感度を維持しながらも、圧力センサ２００Ａ自体のサイズを小さくすることができる。以上のことから、本実施の形態１における技術的思想は、上述した第１特徴点と第２特徴点の組み合わせによって、製造コストを抑制しながら、リーク電流を低減した優れた性能を有する小型の圧力センサ２００Ａを提供できる点で非常に大きな技術的意義を有しているということができる。
【0084】
さらに、本実施の形態１における圧力センサ２００Ａによれば、電界効果トランジスタとの混載が容易となることから、例えば、圧力センサ２００Ａと混載されている電界効果トランジスタを圧力センサ２００Ａの制御回路の構成要素として使用することができる。この結果、本実施の形態１によれば、圧力センサ２００Ａと制御回路とを含む圧力センサシステムの高集積化が可能となり、この観点からも、半導体装置３００Ａは有用である。
【0085】
なお、本実施の形態における半導体装置３００Ａは、被測定体に貼り付け可能に構成されていてもよいし、圧力センサ形成領域ＲＢにおけるｐ－型半導体基板５０の裏面に溝部（ダイヤフラム部）が形成されていてもよい。
【0086】
＜変形例＞
図１７は、変形例における半導体装置３００Ａを示す図である。
図１７は、変形例における半導体装置３００Ａを示す図である。
【0087】
図１７において、変形例では、圧力センサ形成領域ＲＢに形成されている圧力センサ２００Ａにおいて、ピエゾ抵抗領域１１に内包されるコンタクト領域９５およびコンタクト領域９６が形成されている。このコンタクト領域９５およびコンタクト領域９６は、ｐ＋型半導体領域から構成されている。これにより、ピエゾ抵抗領域１１での高抵抗を確保しながら、プラグ９１とコンタクト領域９５の接触抵抗を低減することができるとともに、プラグ９１とコンタクト領域９６の接触抵抗を低減することができる。すなわち、本変形例によれば、ピエゾ抵抗領域１１内にコンタクト領域９５およびコンタクト領域９６を設けることによって、プラグ９１とコンタクト領域９５とのオーミック接触を確保することができるとともに、プラグ９１とコンタクト領域９６とのオーミック接触を確保できる。
【0088】
【0089】
図１８において、圧力センサ２００Ｂは、ｐ－型半導体基板５０を有し、ｐ－型半導体基板５０には、ｎ－型半導体領域６０Ａが形成されている。そして、ｎ－型半導体領域６０Ａの内部には、ｐ－型半導体領域６０Ｂが形成されており、このｐ－型半導体領域６０Ｂの内部にｎ＋型半導体領域からなるピエゾ抵抗領域１１Ａが形成されている。すなわち、ｎ－型半導体領域６０Ａに内包されるようにｐ－型半導体領域６０Ｂが形成されており、このｐ－型半導体領域６０Ｂに内包されるようにｎ＋型半導体領域からなるピエゾ抵抗領域１１Ａが形成されている。そして、このピエゾ抵抗領域１１Ａは、一対の電極２０Ａおよび電極２０Ｂと電気的に接続されている。
【0090】
このとき、ピエゾ抵抗領域１１Ａが抵抗Ｒ１として機能する。また、ｐ－型半導体領域６０Ｂとピエゾ抵抗領域１１Ａとの境界領域にｐｎ接合が形成される結果、ｐ－型半導体領域６０Ｂとピエゾ抵抗領域１１Ａとによってｐｎ接合ダイオードＤ１が形成される。また、ｐ－型半導体領域６０Ｂとｎ－型半導体領域６０Ａとの境界領域にもｐｎ接合が形成される結果、ｐ－型半導体領域６０Ｂとｎ－型半導体領域６０Ａとによってｐｎ接合ダイオードＤ２が形成される。さらに、ｎ－型半導体領域６０Ａとｐ－型半導体基板５０との境界領域にもｐｎ接合が形成される結果、ｎ－型半導体領域６０Ａとｐ－型半導体基板５０とによってｐｎ接合ダイオードＤ３が形成される。これにより、圧力センサ２００Ａの等価回路図は、図１９に示すようになる。
【0091】
ここで、ｐ－型半導体領域６０Ｂは、ピエゾ抵抗領域１１Ａとｎ－型半導体領域６０Ａとを電気的に分離する機能を有し、ｐ－型半導体領域６０Ｂによる電気的な素子分離を実現するために、ｐｎ接合ダイオードＤ１およびｐｎ接合ダイオードＤ２に逆バイアスを印加する。すなわち、ピエゾ抵抗領域１１Ａとｐ－型半導体領域６０Ｂとの間に逆バイアスが印加されるとともにｐ－型半導体領域６０Ｂとｎ－型半導体領域６０Ａとの間に逆バイアスが印加される。
【0092】
同様に、ｎ－型半導体領域６０Ａは、ｐ－型半導体領域６０Ｂとｐ－型半導体基板５０とを電気的に分離する機能を有し、ｎ－型半導体領域６０Ａによる電気的な素子分離を実現するために、ｐｎ接合ダイオードＤ２およびｐｎ接合ダイオードＤ３に逆バイアスを印加する。すなわち、ｐ－型半導体領域６０Ｂとｎ－型半導体領域６０Ａとの間に逆バイアスが印加されるとともにｎ－型半導体領域６０Ａとｐ－型半導体基板５０との間に逆バイアスが印加される。
【0093】
＜実施の形態２における特徴＞
次に、本実施の形態２における特徴点について説明する。
次に、本実施の形態２における特徴点について説明する。
【0094】
本実施の形態２における特徴点は、例えば、図１８に示すように、ｐ－型半導体基板５０とピエゾ抵抗領域１１Ａとの間にｎ－型半導体領域６０Ａとｐ－型半導体領域６０Ｂが介在しており、ピエゾ抵抗領域１１Ａとｐ－型半導体領域６０Ｂとの間、ｐ－型半導体領域６０Ｂとｎ－型半導体領域６０Ａとの間、およびｎ－型半導体領域６０Ａとｐ－型半導体基板５０との間に逆バイアスを印加する点にある。
【0095】
これにより、ｐ－型半導体領域６０Ｂおよびｎ－型半導体領域６０Ａが、ピエゾ抵抗領域１１Ａとｐ－型半導体基板５０とを電気的に分離する素子分離領域として機能する結果、ピエゾ抵抗領域１１Ａとｐ－型半導体基板５０との間を流れるリーク電流を低減することができる。すなわち、本実施の形態２では、「ｐｎｐｎ構造」が実現される結果、ピエゾ抵抗領域１１Ａとｐ－型半導体基板５０との間を流れるリーク電流を低減できる。したがって、本実施の形態２における圧力センサ２００Ｂによれば、高温動作が可能となる。
【0096】
＜＜シミュレーション結果＞＞
続いて、本実施の形態２における圧力センサ２００Ｂによれば、リーク電流を低減できることを検証したシミュレーション結果について説明する。
続いて、本実施の形態２における圧力センサ２００Ｂによれば、リーク電流を低減できることを検証したシミュレーション結果について説明する。
【0097】
図２０は、圧力センサ２００Ｂの温度特性を評価した結果を示す図である。特に、図２０（ａ）は、電子電流に起因するリーク電流密度の発生状況を示すシミュレーション結果であり、７００℃におけるシミュレーション結果を示している。ここで、グレー領域がｐ－型半導体基板５０にまで達するリーク電流密度を示している。
【0098】
図２０（ａ）を見ると、ｐ－型半導体基板５０までリーク電流が流れていないことがわかる。したがって、圧力センサ２００Ｂによれば、少なくとも７００℃までは電子電流に起因するリーク電流の発生を抑制できることがわかる。
【0099】
次に、図２０（ｂ）は、正孔電流に起因するリーク電流の発生状況を示すシミュレーション結果であり、７００℃におけるシミュレーション結果を示している。ここで、グレー領域がｐ－型半導体基板５０にまで達するリーク電流密度を示している。
【0100】
図２０（ｂ）を見ると、ｐ－型半導体基板５０までわずかにリーク電流が流れているが、ほとんど問題ないレベルである。したがって、圧力センサ２００Ｂによれば、少なくとも７００℃までは正孔電流に起因するリーク電流の発生を抑制できることがわかる。
【0101】
以上のことから、電子電流のシミュレーション結果と正孔電流のシミュレーション結果とを合わせると、少なくとも７００℃程度までリーク電流を低減できることがわかる。すなわち、本実施の形態２における圧力センサ２００Ｂの構造によれば、７００℃程度の高温動作が可能であることが裏付けられている。したがって、第１関連技術における圧力センサ１００Ａの動作可能温度は１２５℃程度が限界であるのに対し、本実施の形態２における圧力センサ２００Ｂの動作可能温度は７００℃程度である点で、圧力センサ２００Ｂの構造は、非常に有用な構造であることがわかる。
【0102】
＜半導体装置の構成＞
図２１は、半導体装置３００Ｂの模式的な構成を示す図である。
図２１は、半導体装置３００Ｂの模式的な構成を示す図である。
【0103】
図２１において、半導体装置３００Ｂは、トランジスタ形成領域ＲＡと圧力センサ形成領域ＲＢとを有している。トランジスタ形成領域ＲＡには、例えば、「トリプルウェル構造」などのように前記実施の形態１と同様の構造が形成されている。具体的には、ｎ－型ウェル７１上にｐチャネル型電界効果トランジスタＱｐが形成されている一方、「トリプルウェル構造」上にｎチャネル型電界効果トランジスタＱｎが形成されている。
【0104】
一方、圧力センサ形成領域ＲＢには、圧力センサ２００Ｂが形成されている。この圧力センサ２００Ｂは、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０に対応するｎ－型半導体領域６０Ａと、ｐ－型ウェル８１に対応するｐ－型半導体領域６０Ｂと、ソース領域８２およびドレイン領域８３に対応するｎ＋型半導体領域からなるピエゾ抵抗領域１１Ａを有している。つまり、圧力センサ２００Ｂは、トランジスタ形成領域ＲＡに形成されている「トリプルウェル構造」に対応して形成されている。
【0105】
このとき、例えば、ピエゾ抵抗領域１１Ａの不純物濃度は、ソース領域８２およびドレイン領域８３のそれぞれの不純物濃度と同等である。一方、ｐ－型半導体領域６０Ｂの不純物濃度は、ｐ－型ウェル８１の不純物濃度と同等である。また、ｎ－型半導体領域６０Ａの不純物濃度は、例えば、ｎ－型ディープウェル８０の不純物濃度と同等である。
【0106】
このように構成されているトランジスタ形成領域ＲＡおよび圧力センサ形成領域ＲＢには、例えば、酸化シリコン膜からなる層間絶縁膜９０が形成されており、この層間絶縁膜９０に複数のプラグ９１が形成されている。そして、層間絶縁膜９０上には、複数のプラグ９１と電気的に接続される複数の配線９２が形成されている。
【0107】
＜半導体装置の製造方法＞
本実施の形態２における半導体装置３００Ｂの製造方法は、図１１～図１６に示す工程において、前記実施の形態１における半導体装置３００Ａの製造方法とほぼ同様である。相違点としては、本実施の形態２では、図１６に示す工程において、トランジスタ形成領域ＲＡのｐ－型ウェル８１内にソース領域８２およびドレイン領域８３を形成するとともに、圧力センサ形成領域ＲＢのｐ－型半導体領域６０Ｂ内にｎ＋型半導体領域からなるピエゾ抵抗領域１１Ａを形成する点を挙げることができる。
本実施の形態２における半導体装置３００Ｂの製造方法は、図１１～図１６に示す工程において、前記実施の形態１における半導体装置３００Ａの製造方法とほぼ同様である。相違点としては、本実施の形態２では、図１６に示す工程において、トランジスタ形成領域ＲＡのｐ－型ウェル８１内にソース領域８２およびドレイン領域８３を形成するとともに、圧力センサ形成領域ＲＢのｐ－型半導体領域６０Ｂ内にｎ＋型半導体領域からなるピエゾ抵抗領域１１Ａを形成する点を挙げることができる。
【0108】
ここで、ソース領域８２およびドレイン領域８３の不純物濃度とピエゾ抵抗領域１１Ａの不純物濃度を同等とする場合、ソース領域８２およびドレイン領域８３とピエゾ抵抗領域１１Ａとは、同一工程で形成できる。一方、ソース領域８２およびドレイン領域８３の不純物濃度とピエゾ抵抗領域１１Ａの不純物濃度とを相違させる場合、ソース領域８２およびドレイン領域８３とピエゾ抵抗領域１１Ａとは、別工程で形成することになる。
【0109】
＜半導体装置の特徴＞
次に、本実施の形態２における半導体装置３００Ｂの特徴点について説明する。
次に、本実施の形態２における半導体装置３００Ｂの特徴点について説明する。
【0110】
半導体装置３００Ｂにおける特徴点は、例えば、図２１に示すように、圧力センサ２００Ｂの製造コストを抑制しながら、圧力センサ２００Ｂでのリーク電流を低減するために、電界効果トランジスタが形成される「トリプルウェル構造」を圧力センサ２００Ｂの構成に利用している点である。すなわち、半導体装置３００Ｂにおける特徴点は、電界効果トランジスタと圧力センサ２００Ｂを混載することを前提構成として、圧力センサ２００Ｂの構成に「トリプルウェル構造」を利用する点にある。つまり、本実施の形態２における半導体装置３００Ｂでは、図２１に示すように、トランジスタ形成領域ＲＡにおいて、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０と、ｐ－型ウェル８１とからなる「トリプルウェル構造」が採用されている。そして、この「トリプルウェル構造」に対応して、圧力センサ形成領域ＲＢにおいて、ｐ－型半導体基板５０と、ｎ－型ディープウェル８０に対応するｎ－型半導体領域６０Ａと、ｐ－型ウェル８１に対応するｐ－型半導体領域６０Ｂと、ソース領域８２およびドレイン領域８３に対応するピエゾ抵抗領域１１Ａとからなる圧力センサ２００Ｂが形成されている。
【0111】
これにより、本実施の形態２によれば、圧力センサ２００Ｂを電界効果トランジスタの製造工程を利用して製造することができる（図１１～図１５および図２１参照）。つまり、本実施の形態２によれば、電界効果トランジスタの製造工程をそのまま利用して圧力センサ２００Ｂも混載することができることから、圧力センサ２００Ｂの製造コストを削減できる。さらに、圧力センサ２００Ｂによれば、７００℃程度までリーク電流を低減できることを考慮すると、半導体装置３００Ｂによって、製造コストを抑制しながら、リーク電流を低減した優れた性能を有する圧力センサ２００Ｂを製造できることがわかる。
【0112】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0113】
前記実施の形態では、「第１導電型」をｐ型とし、「第２導電型」をｎ型とする例を挙げて説明したが、前記実施の形態における技術的思想は、これに限らず、例えば、「第１導電型」をｎ型とし、「第２導電型」をｐ型とする例にも適用することができる。
【符号の説明】
【0114】
１Ｓ ＳＯＩ基板
１０ ｎ－型半導体基板
１０Ａ 支持基板
１１ ピエゾ抵抗領域
１１Ａ ピエゾ抵抗領域
２０Ａ 電極
２０Ｂ 電極
３０ 絶縁層
４０ シリコン層
５０ ｐ－型半導体基板
６０ ｎ－型半導体領域
６０Ａ ｎ－型半導体領域
６０Ｂ ｐ－型半導体領域
７０ ＳＴＩ領域
７１ ｎ－型ウェル
７２ ソース領域
７３ ドレイン領域
７４ ゲート絶縁膜
７５ ゲート電極
７６ コンタクト領域
８０ ｎ－型ディープウェル
８１ ｐ－型ウェル
８２ ソース領域
８３ ドレイン領域
８４ ゲート絶縁膜
８５ ゲート電極
８６ コンタクト領域
８７ コンタクト領域
８８ コンタクト領域
９０ 層間絶縁膜
９１ プラグ
９２ 配線
９５ コンタクト領域
９６ コンタクト領域
１００Ａ 圧力センサ
１００Ｂ 圧力センサ
２００Ａ 圧力センサ
２００Ｂ 圧力センサ
３００Ａ 半導体装置
３００Ｂ 半導体装置
Ｄ１ ｐｎ接合ダイオード
Ｄ２ ｐｎ接合ダイオード
Ｄ３ ｐｎ接合ダイオード
Ｅｃ１ 伝導帯
Ｅｃ２ 伝導帯
Ｅｃ３ 伝導帯
Ｅｖ１ 価電子帯
Ｅｖ２ 価電子帯
Ｅｖ３ 価電子帯
Ｑｎ ｎチャネル型電界効果トランジスタ
Ｑｐ ｐチャネル型電界効果トランジスタ
Ｒ１ 抵抗
１０ ｎ－型半導体基板
１０Ａ 支持基板
１１ ピエゾ抵抗領域
１１Ａ ピエゾ抵抗領域
２０Ａ 電極
２０Ｂ 電極
３０ 絶縁層
４０ シリコン層
５０ ｐ－型半導体基板
６０ ｎ－型半導体領域
６０Ａ ｎ－型半導体領域
６０Ｂ ｐ－型半導体領域
７０ ＳＴＩ領域
７１ ｎ－型ウェル
７２ ソース領域
７３ ドレイン領域
７４ ゲート絶縁膜
７５ ゲート電極
７６ コンタクト領域
８０ ｎ－型ディープウェル
８１ ｐ－型ウェル
８２ ソース領域
８３ ドレイン領域
８４ ゲート絶縁膜
８５ ゲート電極
８６ コンタクト領域
８７ コンタクト領域
８８ コンタクト領域
９０ 層間絶縁膜
９１ プラグ
９２ 配線
９５ コンタクト領域
９６ コンタクト領域
１００Ａ 圧力センサ
１００Ｂ 圧力センサ
２００Ａ 圧力センサ
２００Ｂ 圧力センサ
３００Ａ 半導体装置
３００Ｂ 半導体装置
Ｄ１ ｐｎ接合ダイオード
Ｄ２ ｐｎ接合ダイオード
Ｄ３ ｐｎ接合ダイオード
Ｅｃ１ 伝導帯
Ｅｃ２ 伝導帯
Ｅｃ３ 伝導帯
Ｅｖ１ 価電子帯
Ｅｖ２ 価電子帯
Ｅｖ３ 価電子帯
Ｑｎ ｎチャネル型電界効果トランジスタ
Ｑｐ ｐチャネル型電界効果トランジスタ
Ｒ１ 抵抗
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】