知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023112428
(43)【公開日】2023-08-14
(54)【発明の名称】磁気ヘッド及び磁気記録再生装置
(51)【国際特許分類】
G11B 5/31 20060101AFI20230804BHJP
G11B 5/02 20060101ALI20230804BHJP
【ＦＩ】
G11B5/31 A
G11B5/31 E
G11B5/02 R
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022014220
(22)【出願日】2022-02-01
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】小泉 岳
【テーマコード（参考）】
5D091
【Ｆターム（参考）】
5D091AA10
5D091CC30
(57)【要約】
【課題】 スピントルク制御素子の劣化がわかりやすい磁気ヘッドを得る。
【解決手段】 実施形態に係る磁気ヘッドは、主磁極と、主磁極にライトギャップを置いて設けられた補助磁極と、ライトギャップに設けられたスピントルク制御素子と、スピントルク制御素子にバイアス電流を供給するバイアス電流制御部と、スピントルク制御素子の抵抗値を測定する抵抗測定部とを含み、スピントルク制御素子の磁化が反転する極性にバイアス電流を通電した際の第１抵抗値と、上記極性とは逆極性にバイアス電流を通電した際の第２抵抗値との差分絶対値が４％以下である。
【選択図】 図４
【特許請求の範囲】
【請求項1】
主磁極と、前記主磁極にライトギャップを置いて設けられた補助磁極と、前記ライトギャップに設けられたスピントルク制御素子と、前記スピントルク制御素子にバイアス電流を供給するバイアス電流制御部と、前記スピントルク制御素子の抵抗値を測定する抵抗測定部とを含み、
前記スピントルク制御素子の磁化が反転する極性にバイアス電流を通電した際の第１抵抗値と、前記極性とは逆極性にバイアス電流を通電した際の第２抵抗値との差分絶対値が４％以下であることを特徴とする磁気ヘッド。
前記スピントルク制御素子の磁化が反転する極性にバイアス電流を通電した際の第１抵抗値と、前記極性とは逆極性にバイアス電流を通電した際の第２抵抗値との差分絶対値が４％以下であることを特徴とする磁気ヘッド。
【請求項2】
主磁極と、前記主磁極にライトギャップを置いて設けられた補助磁極と、前記ライトギャップに設けられたスピントルク制御素子とを含み、
前記スピントルク制御素子と補助磁極間、または前記スピントルク制御素子と主磁極間における磁気抵抗効果の絶対値が４％以下であることを特徴とする磁気ヘッド。
前記スピントルク制御素子と補助磁極間、または前記スピントルク制御素子と主磁極間における磁気抵抗効果の絶対値が４％以下であることを特徴とする磁気ヘッド。
【請求項3】
前記スピントルク制御素子は、磁化制御層と非磁性導電層とを含むことを特徴とする請求項１または２に記載の磁気ヘッド。
【請求項4】
前記磁化制御層のスピン分極率絶対値が０から０．２であることを特徴とする請求項３に記載の磁気ヘッド。
【請求項5】
前記磁化制御層は、鉄、コバルト、またはニッケルのうち少なくとも１つの第１元素と、クロム、バナジウム、マンガン、チタン、スカンジウム、モリブデン、パラジウム、またはイリジウムのうち少なくとも１つの第２元素とを含む合金材料により構成される請求項３または４に記載の磁気ヘッド。
【請求項6】
前記磁化制御層は、鉄、コバルト、またはニッケルのうち少なくとも１つの第１元素と、クロム、バナジウム、マンガン、チタン、スカンジウム、モリブデン、パラジウム、またはイリジウムのうち少なくとも１つの第２元素との積層により構成される請求項３または４に記載の磁気ヘッド。
【請求項7】
前記磁化制御層の膜厚をｔＦ、スピン拡散長をλＦとしたとき、ｔＦ≦λＦとなることを特徴とする請求項３ないし６のいずれか１項に記載の磁気ヘッド。
【請求項8】
前記非磁性導電層の膜厚をｔｓ、スピン拡散長をλｓとしたとき、ｔｓ≧λｓとなることを特徴とする請求項３ないし７のいずれか１項に記載の磁気ヘッド。
【請求項9】
請求項１ないし８のいずれか１項に記載の磁気ヘッドを具備する磁気記録再生装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、磁気ヘッド及び磁気記録再生装置に関する。
【背景技術】
【0002】
スピントルク制御素子のようなアシスト素子を備えた磁気記録再生装置において、高温下の長時間駆動時などによりスピントルク制御素子が酸化劣化する兆候は、スピントルク制御素子の抵抗上昇で検出することが可能である。しかしながら、スピントルク制御素子は、ライト動作後に乱雑な残留磁化状態になりやすく、それ伴い磁気抵抗効果により抵抗値がばらつくため、酸化劣化の有無を精度よく検出することが難しいという課題があった。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１０－１５０３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、スピントルク制御素子の劣化がわかりやすい磁気ヘッドを得ることを目的とする。
【課題を解決するための手段】
【0005】
実施形態によれば、主磁極と、前記主磁極にライトギャップを置いて設けられた補助磁極と、前記ライトギャップに設けられたスピントルク制御素子と、前記スピントルク制御素子にバイアス電流を供給するバイアス電流制御部と、前記スピントルク制御素子の抵抗値を測定する抵抗測定部とを含み、
前記スピントルク制御素子の磁化が反転する極性にバイアス電流を通電した際の第１抵抗値と、前記極性とは逆極性にバイアス電流を通電した際の第２抵抗値との差分絶対値が４％以下であることを特徴とする磁気ヘッドが提供される。
前記スピントルク制御素子の磁化が反転する極性にバイアス電流を通電した際の第１抵抗値と、前記極性とは逆極性にバイアス電流を通電した際の第２抵抗値との差分絶対値が４％以下であることを特徴とする磁気ヘッドが提供される。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
実施形態に係る磁気ヘッドは、主磁極と、主磁極にライトギャップを置いて設けられた補助磁極と、ライトギャップに設けられたスピントルク制御素子と、スピントルク制御素子にバイアス電流を供給するバイアス電流制御部と、スピントルク制御素子の抵抗値を測定する抵抗測定部とを含む。実施形態に係る磁気ヘッドでは、スピントルク制御素子の磁化が反転する極性にバイアス電流を通電した際の第１抵抗値と、前記極性とは逆極性にバイアス電流を通電した際の第２抵抗値との差分絶対値が４％以下である。
【0008】
他の実施形態に係る磁気ヘッドは、主磁極と、主磁極にライトギャップを置いて設けられた補助磁極と、前記ライトギャップに設けられたスピントルク制御素子とを含む。第２実施形態に係る磁気ヘッドでは、スピントルク制御素子と補助磁極間、またはスピントルク制御素子と主磁極間における磁気抵抗効果の絶対値が４％以下である。
また、さらに他の実施形態に係る磁気記録再生装置は、実施形態に係る磁気ヘッドまたは他の実施形態に係る磁気ヘッドを備えている。
また、さらに他の実施形態に係る磁気記録再生装置は、実施形態に係る磁気ヘッドまたは他の実施形態に係る磁気ヘッドを備えている。
【0009】
実施形態に係る磁気ヘッドによれば、第１抵抗値と第２抵抗値との差分絶対値が４％以下であることにより、あるいはスピントルク制御素子と補助磁極間、またはスピントルク制御素子と主磁極間における磁気抵抗効果の絶対値が４％以下であることにより、ライト動作後のスピントルク制御素子の抵抗値バラつきを抑え、スピントルク制御素子酸化劣化の兆候を抵抗変化から精度よく検出することを可能とする。
【0010】
スピントルク制御素子は、磁化制御層と非磁性導電層とを含むことができる。
スピントルク制御素子は、複数の磁化制御層と非磁性導電層を使用することが可能であり、磁化制御層と非磁性導電層とを交互に積層することができる。
スピントルク制御素子は、複数の磁化制御層と非磁性導電層を使用することが可能であり、磁化制御層と非磁性導電層とを交互に積層することができる。
【0011】
第１抵抗値と第２抵抗値との差分絶対値が４％以下、あるいはスピントルク制御素子と補助磁極間、またはスピントルク制御素子と主磁極間における磁気抵抗効果の絶対値が４％以下にするためには、磁化制御層あるいは非磁性導電層の材料、または厚さ等を調整することができる。
【0012】
磁化制御層は、鉄（Ｆｅ）、コバルト（Ｃｏ）、またはニッケル（Ｎｉ）のうち少なくとも１つの第１元素を含む合金を用いることができる。さらには、磁化制御層は、第１元素と、クロム（Ｃｒ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、またはイリジウム（Ｉｒ）のうち少なくとも１つの第２元素とを含む合金材料により構成することができる。
【0013】
あるいは、磁化制御層は、Ｆｅ、Ｃｏ、またはＮｉのうち少なくとも１つの第１元素と第１元素以外の第２元素との積層により構成することができる。さらには、第２元素は、Ｃｒ、Ｖ、Ｍｎ、Ｔｉ、Ｓｃ、Ｍｏ、Ｐｄ、またはＩｒのうち少なくとも１つとすることができる。
例えば磁化制御層のスピン分極率絶対値が０から０．２にすることができる。このような特性を有する材料として、例えばＦｅＣｒ、ＦｅＶをあげることができる。
磁化制御層の膜厚をｔＦ、スピン拡散長をλＦとしたとき、ｔＦ≦λＦとすることができる。仮に、スピントルク制御素子が、補助磁極との間におけるスピントルクにより動作する場合、スピン拡散長λＦは、主磁極側の非磁性導電層から磁化制御層へ注入される向きに偏りのない伝導電子のスピンが、磁化制御層から補助磁極側の非磁性導電層側へ伝導するに伴い緩和され、その向きが変わる距離である。このため、ｔＦ≦λＦとなり、磁化制御層のスピン拡散長λＦが長い場合には,磁化制御層のスピン分極率が大きくとも、注入される非磁性導電層からのスピン情報が失われず、磁化制御層から補助磁極側へと流れるスピンの向きにも偏りが生じなくなるため、磁化制御層と補助磁極の磁化の向きが変化した際の抵抗変化は生じなくなる傾向がある。
例えば磁化制御層のスピン分極率絶対値が０から０．２にすることができる。このような特性を有する材料として、例えばＦｅＣｒ、ＦｅＶをあげることができる。
磁化制御層の膜厚をｔＦ、スピン拡散長をλＦとしたとき、ｔＦ≦λＦとすることができる。仮に、スピントルク制御素子が、補助磁極との間におけるスピントルクにより動作する場合、スピン拡散長λＦは、主磁極側の非磁性導電層から磁化制御層へ注入される向きに偏りのない伝導電子のスピンが、磁化制御層から補助磁極側の非磁性導電層側へ伝導するに伴い緩和され、その向きが変わる距離である。このため、ｔＦ≦λＦとなり、磁化制御層のスピン拡散長λＦが長い場合には,磁化制御層のスピン分極率が大きくとも、注入される非磁性導電層からのスピン情報が失われず、磁化制御層から補助磁極側へと流れるスピンの向きにも偏りが生じなくなるため、磁化制御層と補助磁極の磁化の向きが変化した際の抵抗変化は生じなくなる傾向がある。
【0014】
また、スピントルクが生じる界面側の非磁性導電層の膜厚をｔｓ、スピン拡散長をλｓとしたとき、ｔｓ≧λｓとすることができる。仮に、スピントルク制御素子が、補助磁極との間におけるスピントルクにより動作する場合、スピン拡散長λｓは、磁化制御層から補助磁極側へ流れる向きに偏りを持った伝導電子のスピンが緩和され、その向きが変わり向きに偏りを持たなくなる距離である。このため、ｔｓ≧λｓである場合には,磁化制御層のスピン分極率が大きくとも、磁化制御層から補助磁極側へ流入するスピンの向きに偏りが生じなくなるため、磁化制御層と補助磁極の磁化の向きが変化した際の抵抗変化は生じなくなる傾向がある。
【0015】
また、磁化制御層の膜厚は、０．５ｎｍ以上２０ｎｍ以下にすることができる。０．５ｎｍ未満のような薄い膜厚であると、結晶成長が十分に進まず磁化が消失してしまう傾向がある。一方で、記録ヘッドの記録線記録性能を確保するために、ライトギャップ長は一般に２０ｎｍ以下が望ましいため、最大でも磁化制御層の膜厚は２０ｎｍ以下にすることができる。
【0016】
主磁極側の非磁性導電層を第１非磁性導電層、補助磁極側の非磁性導電層を第２非磁性導電層とするとき、第１非磁性導電層の材料としては、たとえば、Ｔａ、Ｒｕ、Ｉｒ、等のスピン拡散長の短い材料、第２非磁性導電層の材料としては、たとえば、Ｃｕ、Ａｇ、Ｃｒ、ＮｉＣｒ、等のスピン拡散長の長い材料があげられる。なお、第１非磁性導電層と第２非磁性導電層は入れ替えることが可能である。
【0017】
以下、実施の形態について、図面を参照して説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0018】
実施例１
図１は、実施形態に係る磁気ディスク装置であるハードディスクドライブ（ＨＤＤ）を概略的に示すブロック図、図２は、浮上状態の磁気ヘッドおよび磁気ディスクを示す側面図、図３は、磁気ヘッドのヘッド部および磁気ディスクの一部を拡大して概略的に示す断面図である。
図１は、実施形態に係る磁気ディスク装置であるハードディスクドライブ（ＨＤＤ）を概略的に示すブロック図、図２は、浮上状態の磁気ヘッドおよび磁気ディスクを示す側面図、図３は、磁気ヘッドのヘッド部および磁気ディスクの一部を拡大して概略的に示す断面図である。
【0019】
ＨＤＤ１０は、図１に示すように、矩形状の筐体１１と、筐体１１内に配設された記録媒体としての磁気ディスク１２と、磁気ディスク１２を支持および回転するスピンドルモータ１４と、磁気ディスク１２に対してデータの書込み、読出しを行う複数の磁気ヘッド１６と、を備えている。また、ＨＤＤ１０は、磁気ヘッド１６を磁気ディスク１２上の任意のトラック上に移動するとともに位置決めするヘッドアクチュエータ１８を備えている。ヘッドアクチュエータ１８は、磁気ヘッド１６を移動可能に支持するサスペンションアッセンブリ２０と、このサスペンションアッセンブリ２０を回動させるボイスコイルモータ（ＶＣＭ）２２とを含んでいる。
【0020】
ＨＤＤ１０は、ヘッドアンプＩＣ３０、メインコントローラ４０およびドライバＩＣ４８を備えている。ヘッドアンプＩＣ３０は、例えば、サスペンションアッセンブリ２０に設けられ、磁気ヘッド１６に電気的に接続されている。メインコントローラ４０およびドライバＩＣ４８は、例えば、筐体１１の背面側に設けられた図示しない制御回路基板に構成されている。メインコントローラ４０は、Ｒ／Ｗチャネル（ＲＤＣ）４２と、ハードディスクコントローラ（ＨＤＣ）４４と、マイクロプロセッサ（ＭＰＵ）４６と、を備えている。メインコントローラ４０は、ヘッドアンプＩＣ３０に電気的に接続されると共に、ドライバＩＣ４８を介してＶＣＭ２２及びスピンドルモータ１４に電気的に接続されている。ＨＤＤ１０は、図示しないホストコンピュータに接続可能である。
【0021】
図１および図２に示すように、磁気ディスク１２は、ディスク面に対して垂直方向に異方性をもつ記録層を有する垂直磁気記録媒体である。具体的には、磁気ディスク１２は、例えば、直径約２．５インチ（６．３５ｃｍ）の円板状に形成され非磁性体からなる基板１０１を有している。基板１０１の各表面には、下地層としての軟磁性層１０２と、その上層部に、磁気記録層１０３と保護膜１０４とが順次積層されている。磁気ディスク１２は、スピンドルモータ１４のハブに互いに同軸的に嵌合されている。磁気ディスク１２は、スピンドルモータ１４により所定の速度で矢印Ｂ方向に回転される。
サスペンションアッセンブリ２０は、筐体１１に回動自在に固定された軸受部２４と、軸受部２４から延出した複数のサスペンション２６と、を有している。図２に示すように、磁気ヘッド１６は、各サスペンション２６の延出端に支持されている。磁気ヘッド１６は、サスペンションアッセンブリ２０に設けられた配線部材２８を介して、ヘッドアンプＩＣ３０に電気的に接続されている。
サスペンションアッセンブリ２０は、筐体１１に回動自在に固定された軸受部２４と、軸受部２４から延出した複数のサスペンション２６と、を有している。図２に示すように、磁気ヘッド１６は、各サスペンション２６の延出端に支持されている。磁気ヘッド１６は、サスペンションアッセンブリ２０に設けられた配線部材２８を介して、ヘッドアンプＩＣ３０に電気的に接続されている。
【0022】
次に、磁気ヘッド１６の構成について詳細に説明する。
図２および図３に示すように、磁気ヘッド１６は浮上型のヘッドとして構成され、ほぼ直方体状に形成されたスライダ１５と、スライダ１５の流出端（トレーリング）側の端部に形成されたヘッド部１７とを有している。スライダ１５は、例えば、アルミナとチタンカーバイドの焼結体（アルチック）で形成され、ヘッド部１７は複数層の薄膜により成されている。
図２および図３に示すように、磁気ヘッド１６は浮上型のヘッドとして構成され、ほぼ直方体状に形成されたスライダ１５と、スライダ１５の流出端（トレーリング）側の端部に形成されたヘッド部１７とを有している。スライダ１５は、例えば、アルミナとチタンカーバイドの焼結体（アルチック）で形成され、ヘッド部１７は複数層の薄膜により成されている。
【0023】
スライダ１５は、磁気ディスク１２の表面に対向する矩形状のＡＢＳ（空気支持面）１３を有している。スライダ１５は、磁気ディスク１２の回転によってディスク表面とＡＢＳ１３との間に生じる空気流Ｃにより、磁気ディスク１２の表面から所定量浮上した状態に維持される。空気流Ｃの方向は、磁気ディスク１２の回転方向Ｂと一致している。スライダ１５は、空気流Ｃの流入側に位置するリーディング端１５ａおよび空気流Ｃの流出側に位置するトレーリング端１５ｂを有している。
【0024】
図３に示すように、ヘッド部１７は、スライダ１５のトレーリング端１５ｂに薄膜プロセスで再生ヘッド５４および記録ヘッド５８を形成した、分離型の磁気ヘッドである。ヘッド部１７の記録再生浮上量を制御するため、記録ヘッド５８の奥行き側に記録ヒータ１９ａが配置され、再生ヘッド５４の奥行き側に再生ヒータ１９ｂが配置されている。
再生ヘッド５４は、磁気抵抗効果を示す磁性膜による再生素子５５と、この再生素子５５のトレーリング側およびリーディング側に磁性膜による再生素子５５を挟むようにシールド膜を配置した上部シールド５６および下部シールド５７と、で構成されている。これら再生素子５５、上部シールド５６、下部シールド５７の下端は、スライダ１５のＡＢＳ１３に露出している。再生ヘッド５４は、図示しない電極、配線、および配線部材２８を介して、ヘッドアンプＩＣ３０に接続され、読み取ったデータをヘッドアンプＩＣ３０に出力する。
再生ヘッド５４は、磁気抵抗効果を示す磁性膜による再生素子５５と、この再生素子５５のトレーリング側およびリーディング側に磁性膜による再生素子５５を挟むようにシールド膜を配置した上部シールド５６および下部シールド５７と、で構成されている。これら再生素子５５、上部シールド５６、下部シールド５７の下端は、スライダ１５のＡＢＳ１３に露出している。再生ヘッド５４は、図示しない電極、配線、および配線部材２８を介して、ヘッドアンプＩＣ３０に接続され、読み取ったデータをヘッドアンプＩＣ３０に出力する。
【0025】
記録ヘッド５８は、再生ヘッド５４に対して、スライダ１５のトレーリング端１５ｂ側に設けられている。記録ヘッド５８は、磁気ディスク１２の表面に対して垂直方向の記録磁界を発生させる高透磁率材料からなる主磁極６０、トレーリングシールド（ライトシールド、第１シールド）となるリターン磁極６２、および、リーディングシールド（第２シールド）となるリーディングコア６４を有している。主磁極６０とリターン磁極６２とは磁路を形成する第１磁気コアを構成し、主磁極６０とリーディングコア６４とは磁路を形成する第２磁気コアを構成している。記録ヘッド５８は、第１磁気コアに巻き付けられた第１コイル（記録コイル）７０と、第２磁気コアに巻き付けられた第２コイル（記録コイル）７２とを有している。
【0026】
図３に示すように、主磁極６０は、磁気ディスク１２の表面に対してほぼ垂直に延びている。主磁極６０の磁気ディスク１２側の先端部６０ａは、ディスク面に向かって先細に絞り込まれ、例えば、断面が台形状に形成されている。主磁極６０の先端面は、スライダ１５のＡＢＳ１３に露出している。先端部６０ａのトレーリング側端面６０ｂの幅は、磁気ディスク１２におけるトラックの幅にほぼ対応している。
【0027】
軟磁性体で形成されたリターン磁極６２は、主磁極６０のトレーリング側に配置され、主磁極６０の直下の磁気ディスク１２の軟磁性層１０２を介して効率的に磁路を閉じるために設けられている。リターン磁極６２は、ほぼＬ字形状に形成され、主磁極６０に接続される第１接続部５０を有している。第１接続部５０は非導電体５２を介して主磁極６０の上部、すなわち、主磁極６０のＡＢＳ１３から離れた部分、に接続されている。
【0028】
リターン磁極６２の先端部６２ａは、細長い矩形状に形成され、その先端面は、スライダ１５のＡＢＳ１３に露出している。先端部６２ａのリーディング側端面６２ｂは、磁気ディスク１２のトラックの幅方向に沿って延び、また、ＡＢＳ１３に対してほぼ垂直に延びている。このリーディング側端面６２ｂは、主磁極６０のトレーリング側端面６０ｂとライトギャップＷＧを置いてほぼ平行に対向している。
【0029】
第１コイル７０は、主磁極６０およびリターン磁極６２を含む磁気回路（第１磁気コア）に巻き付くように配置されている。第１コイル７０は、例えば、第１接続部５０の回りに巻付けられている。磁気ディスク１２に信号を書き込む際、第１コイル７０に記録電流を流すことにより、第１コイル７０は、主磁極６０を励起して主磁極６０に磁束を流す。
【0030】
スピントルク制御素子６５は、ライトギャップＷＧ内において、主磁極６０の先端部６０ａとリターン磁極６２との間に設けられ、その一部は、ＡＢＳ１３に露出している。スピントルク制御素子６５の下端面は、ＡＢＳ１３と面一に位置している場合に限らず、ＡＢＳ１３から高さ方向上方に離間していてもよい。なお、スピントルク制御素子は、アシスト素子の一例であり、例えば、スピントルクにより磁化をライトギャップ内の磁束方向とは逆向きに反転させることによる磁束制御に伴うアシスト効果を目的としたものでもよいし、スピントルクにより磁化を高周波で発振させることで媒体磁化の共鳴を引き起こす高周波アシスト効果を目的とした構成（高周波アシスト素子）が考えられる。
【0031】
図３に示すように、主磁極６０とリターン磁極６２とに接続端子９１、９２がそれぞれ接続され、これらの接続端子９１、９２は、配線を介してヘッドアンプＩＣ３０に接続される。これにより、ヘッドアンプＩＣ３０から主磁極６０、スピントルク制御素子６５、リターン磁極６２を通して電流を直列に通電できるように電流回路が構成されている。また、記録ヒータ１９ａと再生ヒータ１９ｂとに接続端子９７、９８がそれぞれ接続され、これらの接続端子９７、９８は、配線を介してヘッドアンプＩＣ３０に接続される。
【0032】
図３に示すように、軟磁性体で形成されたリーディングコア６４は、主磁極６０のリーディング側に主磁極６０と対向して設けられている。リーディングコア６４は、ほぼＬ字形状に形成され、磁気ディスク１２側の先端部６４ａは細長い矩形状に形成されている。この先端部６４ａの先端面（下端面）は、スライダ１５のＡＢＳ１３に露出している。先端部６４ａのトレーリング側端面６４ｂは、磁気ディスク１２のトラックの幅方向に沿って延びている。このトレーリング側端面６４ｂは、主磁極６０のリーディング側端面とギャップを置いて対向している。このギャップは、非磁性体としての保護絶縁膜７６によって覆われている。
【0033】
リーディングコア６４は、磁気ディスク１２から離間した位置で主磁極６０との間のバックギャップに接合された第２接続部６８を有している。この第２接続部６８は、例えば、軟磁性体で形成され、主磁極６０およびリーディングコア６４とともに磁気回路を形成している。記録ヘッド５８の第２コイル７２は、主磁極６０およびリーディングコア６４を含む磁気回路（第２磁気コア）に巻きつくように配置され、この磁気回路に磁界を印加する。第２コイル７２は、例えば、第２接続部６８の回りに巻付けられている。なお、第２接続部６８の一部に非導電体、もしくは、非磁性体を挿入してもよい。
【0034】
第２コイル７２は、第１コイル７０と反対向きに巻かれている。第１コイル７０および第２コイル７２は、端子９５、９６にそれぞれ接続され、これらの端子９５、９６は配線を介してヘッドアンプＩＣ３０に接続される。第２コイル７２は、第１コイル７０と直列に接続されてもよい。また、第１コイル７０および第２コイル７２は、別々に電流の供給を制御するようにしてもよい。第１コイル７０および第２コイル７２に供給する電流は、ヘッドアンプＩＣ３０およびメインコントローラ４０によって制御される。
【0035】
磁気ヘッド１６及び記録ヘッド５８を駆動するヘッドアンプＩＣ３０は、図１に示したように、接続端子９５、９６を介して第１コイル７０および第２コイル７２に記録電流を供給する記録電流供給回路８１と、図示しない配線および接続端子９１、９２を介してスピントルク制御素子６５にバイアス電流を供給するバイアス電流制御部としてのアシスト素子電流供給回路８２と、図示しない配線および接続端子９７、９８を介して記録ヒータ１９ａおよび再生ヒータ１９ｂにヒータ電圧を供給するヒータ電圧供給回路８３と、磁気ヘッドの再生素子部へ電圧を印可したうえで、磁気ディスク１２に記録された再生信号を読み取るリード電圧供給回路８４と、スピントルク制御素子６５の抵抗値を測定する抵抗測定部としてのアシスト素子抵抗測定回路８５とを備えている。さらに、図示しないが、記録電流供給回路８１に電流を流す時間及びそのタイミングを制御すると共に、スピントルク制御素子電圧供給回路８２に電圧を印加する時間およびそのタイミングを制御する図示しないタイミング演算部と、Ｒ／Ｗチャネル４２で発生する記録パターン信号に応じて、記録電流波形を発生する図示しない記録電流波形発生器と、を備えている。アシスト素子抵抗測定回路８５では、抵抗値を定期的に測定し、検出することでスピントルク制御素子６５の劣化をモニタすることができる。
【0036】
図４は、実施形態に用いられる磁気ヘッドの記録ヘッド先端部および磁気ディスクの一部を拡大して概略的に示す断面図である。
図５は、図４の磁気ヘッドを長時間動作させた様子を表す断面図である。
図４に示すように、スピントルク制御素子６５は、主磁極６０ａ上に設けられ、スピン拡散長が短い材料からなる第１非磁性導電層６５ａ、第１非磁性導電層６５ａ上に設けられる磁化制御層６５ｃ、及び、磁化制御層６５ｃ上に設けられ、スピン拡散長の長い材料からなる第２非磁性導電層６５ｂを有する。前述の通り、ヘッドアンプＩＣ３０から主磁極６０、スピントルク制御素子６５、リターン磁極６２を通して電子が磁化制御層６５ｃからリターン磁極６２ａに流れる極性へバイアス電流を直列にある一定値以上に通電することでリターン磁極６２ａからの反射のスピントルクにより磁化制御層６５ｃを発振させることができる。ここで、第１非磁性導電層６５ａは必要に応じて省略することができる。また、主磁極６０ａ上に、磁化制御層６５ｃ、磁化制御層６５ｃ、及び第２非磁性導電層６５ｂを製膜する順序を逆にして、主磁極６０ａから、第２非磁性導電層６５ｂ、磁化制御層６５ｃ、及び磁化制御層６５ｃを介してリターン磁極６２ａに流れる極性へバイアス電流を通電することも可能である。
図５は、図４の磁気ヘッドを長時間動作させた様子を表す断面図である。
図４に示すように、スピントルク制御素子６５は、主磁極６０ａ上に設けられ、スピン拡散長が短い材料からなる第１非磁性導電層６５ａ、第１非磁性導電層６５ａ上に設けられる磁化制御層６５ｃ、及び、磁化制御層６５ｃ上に設けられ、スピン拡散長の長い材料からなる第２非磁性導電層６５ｂを有する。前述の通り、ヘッドアンプＩＣ３０から主磁極６０、スピントルク制御素子６５、リターン磁極６２を通して電子が磁化制御層６５ｃからリターン磁極６２ａに流れる極性へバイアス電流を直列にある一定値以上に通電することでリターン磁極６２ａからの反射のスピントルクにより磁化制御層６５ｃを発振させることができる。ここで、第１非磁性導電層６５ａは必要に応じて省略することができる。また、主磁極６０ａ上に、磁化制御層６５ｃ、磁化制御層６５ｃ、及び第２非磁性導電層６５ｂを製膜する順序を逆にして、主磁極６０ａから、第２非磁性導電層６５ｂ、磁化制御層６５ｃ、及び磁化制御層６５ｃを介してリターン磁極６２ａに流れる極性へバイアス電流を通電することも可能である。
【0037】
スピントルク制御素子６５を駆動するためには電流を通電する必要がある。それに伴いスピントルク制御素子６５が発熱するため、とりわけ高温環境下で長時間動作させると、図５に示すように、スピントルク制御素子６５がＡＢＳ面側から酸化により劣化した酸化物層２００が形成され、信頼性に問題が生じる。
【0038】
通電試験
通電試験用に、ＦｅＣｏから成る主磁極６０及びリターン磁極６２の間に、主磁極６０からから順に下記の材料及び厚さを有する層を積層し、スピントルク制御素子６５を製膜し、サンプル１～１０を作成した。
サンプル１～１０
第１非磁性導電層６５ａ Ｔａ １０ｎｍ
磁化制御層６５ｃ ＮｉＦｅ ５ｎｍ
第２非磁性導電層６５ｂ Ｃｕ ２ｎｍ
サンプル１～１０について、高温１００℃環境下においてライト動作をせずに、スピントルク制御素子へ７ｍＡを長時間連続通電した。得られた結果の一例を下記表１に示す。
通電試験用に、ＦｅＣｏから成る主磁極６０及びリターン磁極６２の間に、主磁極６０からから順に下記の材料及び厚さを有する層を積層し、スピントルク制御素子６５を製膜し、サンプル１～１０を作成した。
サンプル１～１０
第１非磁性導電層６５ａ Ｔａ １０ｎｍ
磁化制御層６５ｃ ＮｉＦｅ ５ｎｍ
第２非磁性導電層６５ｂ Ｃｕ ２ｎｍ
サンプル１～１０について、高温１００℃環境下においてライト動作をせずに、スピントルク制御素子へ７ｍＡを長時間連続通電した。得られた結果の一例を下記表１に示す。
【0039】
【表1】
【0040】
表１のサンプル２及び１０に示す通り、スピントルク制御素子６５の酸化劣化の兆候は、スピントルク制御素子６５の抵抗変化率が概ね＋４％以上となる辺りから見られており、ドライブ動作中においてもヘッドアンプＩＣ３０内のアシスト素子抵抗測定回路８５において定期的に抵抗値を検出することでスピントルク制御素子６５の劣化をモニタすることができる。
【0041】
図６は、図４の矢印２０１の方向から見たリターン磁極の磁化の向きの一例を表すモデル図である。
図７は、図４の矢印２０１の方向から見た磁化制御層の磁化の向きの一例を表すモデル図である。
図８は、図４の矢印２０１の方向から見た主磁極先端部の磁化の向きの一例を表す図である。
図中、２０３、２０４、２０５は、各々磁化の向きを表す矢印である。１３は、ＡＢＳ側を示す。
図６から図８に示すように、ライト後の磁化状態はデガウス動作による消磁操作がなされたとしても、リターン磁極６２ａ、および磁化制御層６５ｃ、及び主磁極先端部６０の磁化は製膜された膜の面内に乱雑な向きを向いた状態で残るため、磁化制御層６５ｃの面内磁化とリターン磁極６２ａの面内磁化の相対角度に応じて磁気抵抗効果が生じ、ライト後の磁化状態によって抵抗値が変動してしまうことになる。
図７は、図４の矢印２０１の方向から見た磁化制御層の磁化の向きの一例を表すモデル図である。
図８は、図４の矢印２０１の方向から見た主磁極先端部の磁化の向きの一例を表す図である。
図中、２０３、２０４、２０５は、各々磁化の向きを表す矢印である。１３は、ＡＢＳ側を示す。
図６から図８に示すように、ライト後の磁化状態はデガウス動作による消磁操作がなされたとしても、リターン磁極６２ａ、および磁化制御層６５ｃ、及び主磁極先端部６０の磁化は製膜された膜の面内に乱雑な向きを向いた状態で残るため、磁化制御層６５ｃの面内磁化とリターン磁極６２ａの面内磁化の相対角度に応じて磁気抵抗効果が生じ、ライト後の磁化状態によって抵抗値が変動してしまうことになる。
【0042】
抵抗値測定試験
上記通電試験に使用したサンプルと同様にしてサンプル１１を作製し、ライト動作後のスピントルク制御素子６５の抵抗値を繰返し観測し、抵抗値測定試験を行った。
図９に、サンプルの抵抗値測定試験の結果を表すグラフ図を示す。
図１０に、図９の抵抗値のばらつきの割合を表す図を示す。
図９に示すように、サンプルでは、磁気抵抗効果に伴う抵抗値のバラつきが生じ、図１０に示されるように、測定最小値からの変動率としてはスピントルク制御素子が酸化劣化した際の抵抗変化率４％に近くなるケースが出てくるため、抵抗値からのみではスピントルク制御素子の素子劣化有無を検出することが困難となる。そこで抵抗バラつきを抑えるために磁気抵抗効果を意図的に抑える構成を使用することが望ましい。
上記通電試験に使用したサンプルと同様にしてサンプル１１を作製し、ライト動作後のスピントルク制御素子６５の抵抗値を繰返し観測し、抵抗値測定試験を行った。
図９に、サンプルの抵抗値測定試験の結果を表すグラフ図を示す。
図１０に、図９の抵抗値のばらつきの割合を表す図を示す。
図９に示すように、サンプルでは、磁気抵抗効果に伴う抵抗値のバラつきが生じ、図１０に示されるように、測定最小値からの変動率としてはスピントルク制御素子が酸化劣化した際の抵抗変化率４％に近くなるケースが出てくるため、抵抗値からのみではスピントルク制御素子の素子劣化有無を検出することが困難となる。そこで抵抗バラつきを抑えるために磁気抵抗効果を意図的に抑える構成を使用することが望ましい。
【0043】
通電試験に用いたサンプルのように、主磁極６０ａ、スピントルク制御素子６５、リターン磁極６２ａから成る強磁性体／非磁性体／強磁性体の面直通電型巨大磁気抵抗素子（ＣＰＰ－ＧＭＲ素子）の構成における磁気抵抗効果に関しては、Ｖａｌｅｔ－Ｆｅｒｔモデルにより表すことができる。単純な対称系の場合には、磁気抵抗効果に伴う面積抵抗変化率ΔＲＡ（％）は強磁性体のスピン分極率をβ、抵抗率をρＦ、膜厚をｔＦ、とすると、下記式（１）で表すことができる。
【0044】
【数1】
【0045】
一般的なＦｅ、Ｃｏ、あるいはＮｉ等から成る強磁性体の導電性は、材料により大きな差異はない。また、設計上の膜厚が同じ前提の場合には、このΔＲＡすなわち磁気抵抗効果による抵抗変化率は、強磁性体のスピン分極率βによって左右される。通電試験に用いたサンプルのスピントルク制御素子の一例のように、主磁極６０ａ及びリターン磁極６２ａの間に磁化制御層６５ｃとして一般的なＦｅ、Ｃｏ、あるいはＮｉ系の合金材料を使用したスピントルク制御素子を用いた場合、βは０．４～０．５と大きいために、図９で示されるような大きな磁気抵抗効果を示すこととなる。このようなことから、抵抗バラつきを抑制するためには、βの絶対値が小さい材料を用いることが望ましい。
【0046】
実施形態に係るサンプル１２として、ＦｅＣｏから成る主磁極６０及びリターン磁極６２の間に、主磁極６０上から順に下記の材料及び厚さを有する層を積層し、スピントルク制御素子６５を製膜した。
サンプル１２
第１非磁性導電層６５ａ Ｔａ １０ｎｍ、
磁化制御層６５ｃ ＦｅＣｒ ５ｎｍ、
第２非磁性導電層６５ｂ Ｃｕ２ｎｍ
なお、ＦｅＣｒは、βの絶対値が０．１以下として知られている。
サンプル１２
第１非磁性導電層６５ａ Ｔａ １０ｎｍ、
磁化制御層６５ｃ ＦｅＣｒ ５ｎｍ、
第２非磁性導電層６５ｂ Ｃｕ２ｎｍ
なお、ＦｅＣｒは、βの絶対値が０．１以下として知られている。
【0047】
サンプル１２について、ライト動作後のスピントルク制御素子の抵抗値を繰返し観測し、サンプルと同様に、抵抗値測定試験を行った。
図１１に、実施形態にかかるサンプルの抵抗値測定試験の結果を表すグラフ図を示す。
図１２に、図１１の抵抗値のばらつきの割合を表す図を示す。
図１１に示すように、実施形態に係るサンプル１２では、磁化制御層をスピン分極率絶対値を抑える材料を用いて形成したことにより、磁気抵抗効果を低減できることがわかった。その結果、図１２に示すように、抵抗バラつきを大きく低減することができる。
図１１に、実施形態にかかるサンプルの抵抗値測定試験の結果を表すグラフ図を示す。
図１２に、図１１の抵抗値のばらつきの割合を表す図を示す。
図１１に示すように、実施形態に係るサンプル１２では、磁化制御層をスピン分極率絶対値を抑える材料を用いて形成したことにより、磁気抵抗効果を低減できることがわかった。その結果、図１２に示すように、抵抗バラつきを大きく低減することができる。
【0048】
なお、ここではβの絶対値が概ね０．１である材料としてＦｅＣｒを磁化制御層６５ｃに用いているが、磁化制御層の材料として、Ｆｅ、Ｃｏ、あるいはＮｉのうち少なくとも１つの第１元素と、Ｃｒ、Ｖ、Ｍｎ、Ｔｉ、Ｓｃ、Ｍｏ、Ｐｄ、またはＩｒのうち少なくと１つの第２元素とを含む合金材料を用いることができる。
【0049】
また、第１元素と第２元素の合金材料の代わりに、第１元素と第２元素の人工格子を使用することができる。
実施形態に係るサンプル１３として、ＦｅＣｏから成る主磁極６０及びリターン磁極６２の間に、主磁極６０上から順に下記の材料及び厚さを有する層を積層し、スピントルク制御素子６５を製膜することができる。
実施形態に係るサンプル１３として、ＦｅＣｏから成る主磁極６０及びリターン磁極６２の間に、主磁極６０上から順に下記の材料及び厚さを有する層を積層し、スピントルク制御素子６５を製膜することができる。
【0050】
サンプル１３
第１非磁性導電層６５ａ Ｔａ １０ｎｍ、
磁化制御層６５ｃとして、第１元素 Ｆｅ ０．３ｎｍ/第２元素 Ｃｒ ０．２ｎｍ を１０層繰返し積層した人工格子 ５ｎｍ、
第２非磁性導電層６５ｂ Ｃｕ ２ｎｍ
サンプル１３についても、Ｆｅ／Ｃｒを積層することにより、スピン分極率βの小さいＦｅＣｒを使用したサンプル１２と同様にライト動作後のスピントルク制御素子の抵抗値のばらつきを低減することが可能である。
第１非磁性導電層６５ａ Ｔａ １０ｎｍ、
磁化制御層６５ｃとして、第１元素 Ｆｅ ０．３ｎｍ/第２元素 Ｃｒ ０．２ｎｍ を１０層繰返し積層した人工格子 ５ｎｍ、
第２非磁性導電層６５ｂ Ｃｕ ２ｎｍ
サンプル１３についても、Ｆｅ／Ｃｒを積層することにより、スピン分極率βの小さいＦｅＣｒを使用したサンプル１２と同様にライト動作後のスピントルク制御素子の抵抗値のばらつきを低減することが可能である。
【0051】
なお、実施形態に係るスピントルク制御素子において、主磁極６０と第１非磁性導電層６５ａとの間に、さらに、下地層を設けることも可能である。下地層としては、たとえば、Ｔａ、Ｒｕ等があげられる。主磁極６０と第１非磁性導電層６５ａの間が接触することもできる。
第２非磁性導電層６５ｂとリターン磁極６２の間に、さらに、キャップ層を設けることができる。キャップ層としてはたとえば、Ｔａ、Ｒｕ等があげられる。第２非磁性導電層６５ｂとリターン磁極６２の間が接触することもできる。
磁気抵抗効果に関しては、ライト後のスピントルク制御素子の抵抗バラつきとは別の形でも検出することは可能である。
第２非磁性導電層６５ｂとリターン磁極６２の間に、さらに、キャップ層を設けることができる。キャップ層としてはたとえば、Ｔａ、Ｒｕ等があげられる。第２非磁性導電層６５ｂとリターン磁極６２の間が接触することもできる。
磁気抵抗効果に関しては、ライト後のスピントルク制御素子の抵抗バラつきとは別の形でも検出することは可能である。
【0052】
図１３に、磁化が反転する極性にバイアス電流を通電する様子を表す模式図を示す。
例えば、サンプル１～１１と同様の構成のスピントルク制御素子、例えばＦｅＣｏから成る主磁極６０、リターン磁極６２ の間において、第１非磁性導電層６５ａがＴａ１０ｎｍ、磁化制御層６５ｃがＮｉＦｅ５ｎｍ、及び第２非磁性導電層６５ｂとしてＣｕ２ｎｍから成るスピントルク制御素子６５を製膜し、磁気ディスク装置を作成した場合、記録電流供給回路８１を用い、図示するように、記録コイルに、２０～５０ｍＡ程度のＤＣ電流を通電した状態で、電子が磁化制御層６５ｃからリターン磁極６２ａに流れる極性すなわち磁化が反転する極性でスピントルク制御素子内に電流を３～５ｍＡ程度通電することで、リターン磁極６２ａからの反射のスピントルクで磁化制御層６５ｃの磁化は反転する。
ここで、スピントルク制御素子に通電する電流量は、磁化制御層６５ｃの膜厚、及び、飽和磁化に応じて調整しても構わない。このとき、磁化制御層６５ｃとリターン磁極６２ａの磁化が反平行状態となるため、この２層間の磁気抵抗効果によりスピントルク制御素子の抵抗値は上昇することとなる。
例えば、サンプル１～１１と同様の構成のスピントルク制御素子、例えばＦｅＣｏから成る主磁極６０、リターン磁極６２ の間において、第１非磁性導電層６５ａがＴａ１０ｎｍ、磁化制御層６５ｃがＮｉＦｅ５ｎｍ、及び第２非磁性導電層６５ｂとしてＣｕ２ｎｍから成るスピントルク制御素子６５を製膜し、磁気ディスク装置を作成した場合、記録電流供給回路８１を用い、図示するように、記録コイルに、２０～５０ｍＡ程度のＤＣ電流を通電した状態で、電子が磁化制御層６５ｃからリターン磁極６２ａに流れる極性すなわち磁化が反転する極性でスピントルク制御素子内に電流を３～５ｍＡ程度通電することで、リターン磁極６２ａからの反射のスピントルクで磁化制御層６５ｃの磁化は反転する。
ここで、スピントルク制御素子に通電する電流量は、磁化制御層６５ｃの膜厚、及び、飽和磁化に応じて調整しても構わない。このとき、磁化制御層６５ｃとリターン磁極６２ａの磁化が反平行状態となるため、この２層間の磁気抵抗効果によりスピントルク制御素子の抵抗値は上昇することとなる。
【0053】
図１４に、磁化が反転する極性とは逆極性にバイアス電流を通電する様子を表す模式図を示す。
一方で、図１４のように、同じ記録コイル電流、および、バイアス電流においてバイアス通電極性を逆向きとすると、リターン磁極６２ａから磁化制御層６５ｃへの透過スピントルクによって磁化制御層６５ｃの磁化はリターン磁極６２ａの磁化と揃うようになる。この場合は、磁化制御層６５ｃとリターン磁極６２ａの磁化が平行状態となるため、スピントルク制御素子の抵抗値は低くなる。これら図１３、１４でのスピントルク制御素子抵抗値の差を求めることでスピントルク制御素子の磁気抵抗効果を検出することができる。
一方で、図１４のように、同じ記録コイル電流、および、バイアス電流においてバイアス通電極性を逆向きとすると、リターン磁極６２ａから磁化制御層６５ｃへの透過スピントルクによって磁化制御層６５ｃの磁化はリターン磁極６２ａの磁化と揃うようになる。この場合は、磁化制御層６５ｃとリターン磁極６２ａの磁化が平行状態となるため、スピントルク制御素子の抵抗値は低くなる。これら図１３、１４でのスピントルク制御素子抵抗値の差を求めることでスピントルク制御素子の磁気抵抗効果を検出することができる。
【0054】
例えば、ドライブ動作中に定期的にスピントルク制御素子の抵抗値をモニタすることでスピントルク制御素子の酸化劣化を検出することができる。
【0055】
磁気抵抗効果の検出プロセスの一例を表すフロー図を図２０に示す。
図示するように、まず、通常の記録再生モードにおいて一定の時間が経過したとき、磁気抵抗効果測定の要求があるかどうか判定する（Ｓ１）。要求がない場合には、通常の記録再生モードに移行する（Ｓ１０）。要求がある場合には、該当する磁気ヘッドに対し専用トラックへシーク動作を行った後（Ｓ２）、記録コイルに２０～５０ｍＡのＤＣ電流を通電する（Ｓ３）。
図示するように、まず、通常の記録再生モードにおいて一定の時間が経過したとき、磁気抵抗効果測定の要求があるかどうか判定する（Ｓ１）。要求がない場合には、通常の記録再生モードに移行する（Ｓ１０）。要求がある場合には、該当する磁気ヘッドに対し専用トラックへシーク動作を行った後（Ｓ２）、記録コイルに２０～５０ｍＡのＤＣ電流を通電する（Ｓ３）。
【0056】
次に、スピントルク制御素子に対し、正極性（電子が磁化制御層からリターン磁極に流れる向き）で所望の電流をアシスト素子電流供給回路８２から通電する（Ｓ４）。ここで、電流量としては、磁化制御層が飽和磁化１ＴのＮｉＦｅ５ｎｍから成るとき、３～５ｍＡにすることができる。この電流量は、膜厚と飽和磁化に応じて調整することが可能である。続いて、アシスト素子抵抗測定供給回路８５において印可電圧をリードバックすることによりスピントルク制御素子の抵抗値Ｒｐを測定する（Ｓ５）。同様に、今度はスピントルク制御素子に対し、負極性（電子がリターン磁極から磁化制御層に流れる向き）で（Ｓ４）と同じ電流量をアシスト素子電流供給回路８２から通電する（Ｓ６）。アシスト素子抵抗測定供給回路８５においてスピントルク制御素子の抵抗値Ｒｎを測定する（Ｓ７）。ここで、下記式（２）により、磁化制御層磁化とリターン磁極磁化が平行／反平行状態において生じる磁気抵抗効果を算出することが可能となる（Ｓ８）。
【0057】
【数2】
【0058】
磁気抵抗効果を算出後、スピントルク制御素子に対するアシスト素子電流供給回路８２からの通電をオフし（Ｓ９）、通常の記録再生モードに移行する（Ｓ１０）。
【0059】
図１５に、ドライブ動作中に定期的にスピントルク制御素子の抵抗値をモニタすることピントルク制御素子の酸化劣化を検出した例として、ライト時間とスピントルク制御素子の抵抗値との関係を表すグラフ図を示す。
図中、２２０は、６５ａがＴａ１０ｎｍ、６５ｃがＦｅＣｒ ５ｎｍ、６５ｂがＣｕ２ｎｍから成る実施形態に使用されるスピントルク制御素子の測定結果、２２１は、６５ａがＴａ１０ｎｍ、６５ｃがＮｉＦｅ５ｎｍ、６５ｂがＣｕ２ｎｍから成る比較のスピントルク制御素子の測定結果を表す。
２２１に示すように、比較のスピントルク制御素子の測定結果では、ライト後の残留磁化に伴う磁気抵抗効果による抵抗バラつきが大きく、酸化劣化を誤検出する場合が発生していたのに対し、２２０に示すように、磁化制御層６５ｃとしてβの絶対値が～０．１と小さいＦｅＣｒ ５ｎｍを適用した場合には、抵抗バラつきが抑制でき、抵抗値から精度よくスピントルク制御素子の劣化を検出することが可能となることがわかる。
図中、２２０は、６５ａがＴａ１０ｎｍ、６５ｃがＦｅＣｒ ５ｎｍ、６５ｂがＣｕ２ｎｍから成る実施形態に使用されるスピントルク制御素子の測定結果、２２１は、６５ａがＴａ１０ｎｍ、６５ｃがＮｉＦｅ５ｎｍ、６５ｂがＣｕ２ｎｍから成る比較のスピントルク制御素子の測定結果を表す。
２２１に示すように、比較のスピントルク制御素子の測定結果では、ライト後の残留磁化に伴う磁気抵抗効果による抵抗バラつきが大きく、酸化劣化を誤検出する場合が発生していたのに対し、２２０に示すように、磁化制御層６５ｃとしてβの絶対値が～０．１と小さいＦｅＣｒ ５ｎｍを適用した場合には、抵抗バラつきが抑制でき、抵抗値から精度よくスピントルク制御素子の劣化を検出することが可能となることがわかる。
【0060】
実施例２
実施例１で説明した磁化制御層６５ｃ、リターン磁極６２ａ間の磁気抵抗効果は、対称系想定であれば式（１）のように示される通り、強磁性体、すなわち磁化制御層６５ｃの膜厚ｔＦを薄くすることでも小さくする事が可能であり、更には、磁化制御層６５ｃのスピン拡散長をλＦとしたとき、ｔＦ≦λＦとなるような膜厚に設計する事でスピン偏極させずに実効的にβを低減できるため、ｔＦ≦λＦとなるように磁化制御層６５ｃの膜厚を設計する事でも磁気抵抗効果を概消失させることが可能となる。例えば、磁化制御層６５ｃとして、スピン拡散長λＦが概３ｎｍであるＮｉＦｅを膜厚ｔＦ ５ｎｍで製膜した場合、ｔＦ≧λＦのため、第２非磁性導電層界面にて十分スピン偏極し、磁気抵抗効果が生じる事となるが、代替材料として、例えば、スピン拡散長λＦが概１０ｎｍであるＦｅＣｏやＦｅＣｒを膜厚ｔＦ ５ｎｍで製膜することで、磁気抵抗効果を概消失させることが可能である。
実施例１で説明した磁化制御層６５ｃ、リターン磁極６２ａ間の磁気抵抗効果は、対称系想定であれば式（１）のように示される通り、強磁性体、すなわち磁化制御層６５ｃの膜厚ｔＦを薄くすることでも小さくする事が可能であり、更には、磁化制御層６５ｃのスピン拡散長をλＦとしたとき、ｔＦ≦λＦとなるような膜厚に設計する事でスピン偏極させずに実効的にβを低減できるため、ｔＦ≦λＦとなるように磁化制御層６５ｃの膜厚を設計する事でも磁気抵抗効果を概消失させることが可能となる。例えば、磁化制御層６５ｃとして、スピン拡散長λＦが概３ｎｍであるＮｉＦｅを膜厚ｔＦ ５ｎｍで製膜した場合、ｔＦ≧λＦのため、第２非磁性導電層界面にて十分スピン偏極し、磁気抵抗効果が生じる事となるが、代替材料として、例えば、スピン拡散長λＦが概１０ｎｍであるＦｅＣｏやＦｅＣｒを膜厚ｔＦ ５ｎｍで製膜することで、磁気抵抗効果を概消失させることが可能である。
【0061】
実施例３
実施例１で説明した磁化制御層６５ｃ、リターン磁極６２ａ間の磁気抵抗効果は、その２層間の第２非磁性導電層６５ｂの材料を選択することにより低減させることが可能である。
具体的には、第２非磁性導電層６５ｂの膜厚をｔｓ、スピン拡散長をλｓとしたとき、 ｔｓ≧λｓ とすることで磁気抵抗効果を概ね消失できる。
例えば、第１非磁性導電層６５ａがＴａ １０ｎｍ、 磁化制御層６５ｃがＮｉＦｅ ５ｎｍ、 第２非磁性導電層６５ｂとしてスピン拡散長λｓが５００ｎｍ以下であるＣｕ ２ｎｍから成るスピントルク制御素子の場合、ｔｓ＜＜λｓとなるため、磁気抵抗効果による抵抗バラつきが生じる傾向がある。一方、第２非磁性導電層６５ｂとして、Ｃｕ ２ｎｍの代わりにスピン拡散長λｓが １～２ｎｍ であるＴａやＩｒを２ｎｍ製膜することで磁気抵抗効果を概ね消失できる。
実施例１で説明した磁化制御層６５ｃ、リターン磁極６２ａ間の磁気抵抗効果は、その２層間の第２非磁性導電層６５ｂの材料を選択することにより低減させることが可能である。
具体的には、第２非磁性導電層６５ｂの膜厚をｔｓ、スピン拡散長をλｓとしたとき、 ｔｓ≧λｓ とすることで磁気抵抗効果を概ね消失できる。
例えば、第１非磁性導電層６５ａがＴａ １０ｎｍ、 磁化制御層６５ｃがＮｉＦｅ ５ｎｍ、 第２非磁性導電層６５ｂとしてスピン拡散長λｓが５００ｎｍ以下であるＣｕ ２ｎｍから成るスピントルク制御素子の場合、ｔｓ＜＜λｓとなるため、磁気抵抗効果による抵抗バラつきが生じる傾向がある。一方、第２非磁性導電層６５ｂとして、Ｃｕ ２ｎｍの代わりにスピン拡散長λｓが １～２ｎｍ であるＴａやＩｒを２ｎｍ製膜することで磁気抵抗効果を概ね消失できる。
【0062】
実施例４
スピントルク制御素子として、複数の磁化制御層と複数の非磁性導電層の積層を用いた例を示す。
図１６に、実施形態に用いられる磁気ヘッドの他の例を概略的に示す断面図を示す。
図示するように、スピントルク制御素子６５は、主磁極６０ａ上に設けられ、スピン拡散長が短い材料からなる第１非磁性導電層６５ａ、導電層６５ａ上に交互に設けられる磁化制御層６５ｅ、磁化制御層６５ｅ上に設けられ、スピン拡散長の長い材料からなる第２非磁性導電層６５ｄ、磁化制御層６５ｅ、及び第２非磁性導電層６５ｄからなる積層６５－１を有すること以外は、図４と同様の構成を有する。ここで、非磁性導電層６５ａは必要に応じて省略することができる。また、主磁極６０ａ上に、磁化制御層６５ｅ、磁化制御層６５ｅ、及び第２非磁性導電層６５ｄを製膜する順序を逆にして、主磁極６０ａから、第２非磁性導電層６５ｄ、磁化制御層６５ｅ、第２非磁性導電層６５ｄ、及び磁化制御層６５ｅを介してリターン磁極６２ａに流れる極性へバイアス電流を通電することも可能である。
スピントルク制御素子として、複数の磁化制御層と複数の非磁性導電層の積層を用いた例を示す。
図１６に、実施形態に用いられる磁気ヘッドの他の例を概略的に示す断面図を示す。
図示するように、スピントルク制御素子６５は、主磁極６０ａ上に設けられ、スピン拡散長が短い材料からなる第１非磁性導電層６５ａ、導電層６５ａ上に交互に設けられる磁化制御層６５ｅ、磁化制御層６５ｅ上に設けられ、スピン拡散長の長い材料からなる第２非磁性導電層６５ｄ、磁化制御層６５ｅ、及び第２非磁性導電層６５ｄからなる積層６５－１を有すること以外は、図４と同様の構成を有する。ここで、非磁性導電層６５ａは必要に応じて省略することができる。また、主磁極６０ａ上に、磁化制御層６５ｅ、磁化制御層６５ｅ、及び第２非磁性導電層６５ｄを製膜する順序を逆にして、主磁極６０ａから、第２非磁性導電層６５ｄ、磁化制御層６５ｅ、第２非磁性導電層６５ｄ、及び磁化制御層６５ｅを介してリターン磁極６２ａに流れる極性へバイアス電流を通電することも可能である。
【0063】
ＦｅＣｏから成る主磁極６０及びリターン磁極６２の間に、主磁極６０上から順に下記の材料及び厚さを有する層を積層し、スピントルク制御素子６５を製膜し、サンプル１４を作成した。
【0064】
サンプル１４
第１非磁性導電層６５ａ Ｔａ ５ｎｍ
磁化制御層６５ｅ ＮｉＦｅ ３ｎｍ
非磁性導電層６５ｄ Ｃｕ ２ｎｍ
磁化制御層６５ｅ ＮｉＦｅ ５ｎｍ
非磁性導電層６５ｄ Ｃｕ ２ｎｍ
図１６のようにリターン磁極６２上に非磁性導電層６５ｄと磁化制御層６５ｅとの積層を設ける場合、第２非磁性導電層６５ｂは省略することができる。
第１非磁性導電層６５ａ Ｔａ ５ｎｍ
磁化制御層６５ｅ ＮｉＦｅ ３ｎｍ
非磁性導電層６５ｄ Ｃｕ ２ｎｍ
磁化制御層６５ｅ ＮｉＦｅ ５ｎｍ
非磁性導電層６５ｄ Ｃｕ ２ｎｍ
図１６のようにリターン磁極６２上に非磁性導電層６５ｄと磁化制御層６５ｅとの積層を設ける場合、第２非磁性導電層６５ｂは省略することができる。
【0065】
図１７は、図１６の矢印２０１の方向から見たリターン磁極の磁化の向きの一例を表すモデル図である。
図１８は、図１６の矢印２０１の方向から見た磁化制御層の磁化の向きの一例を表すモデル図である。
図１９は、図１６の矢印２０１の方向から見た主磁極先端部の磁化の向きの一例を表す図である。
図中、２０３’、２０４’、２０５’は、各々磁化の向きを表す矢印である。１３は、ＡＢＳ側を示す。
図１８は、図１６の矢印２０１の方向から見た磁化制御層の磁化の向きの一例を表すモデル図である。
図１９は、図１６の矢印２０１の方向から見た主磁極先端部の磁化の向きの一例を表す図である。
図中、２０３’、２０４’、２０５’は、各々磁化の向きを表す矢印である。１３は、ＡＢＳ側を示す。
【0066】
実施形態に用いられる磁気ヘッドの他の例においても、図１７から図１９に示すように、ライト後の磁化状態はデガウス動作による消磁操作がなされたとしても、リターン磁極６２ａ、および磁化制御層６５－１、及び主磁極先端部６０の磁化は製膜された膜の面内に乱雑な向きを向いた状態で残るため、磁化制御層６５－１の面内磁化とリターン磁極６２ａの面内磁化の相対角度に応じて磁気抵抗効果が生じ、ライト後の磁化状態によって抵抗値が変動してしまうことになる。
抵抗バラつきを抑制するためには、例えばサンプル１２の磁化制御層６５ｃのように、磁化制御層６５ｅの材料として、ＮｉＦｅの代わりにスピン分極率βの絶対値が０から０．２である材料例えばＦｅＣｒ等を使用することも可能である。
抵抗バラつきを抑制するためには、例えばサンプル１２の磁化制御層６５ｃのように、磁化制御層６５ｅの材料として、ＮｉＦｅの代わりにスピン分極率βの絶対値が０から０．２である材料例えばＦｅＣｒ等を使用することも可能である。
【0067】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0068】
１１…筐体、１２…磁気ディスク、１３…ＡＢＳ、１４…スピンドルモータ、１５…スライダ、１６…磁気ヘッド、１７…ヘッド部、１８…ヘッドアクチュエータ、３０…ヘッドアンプＩＣ、４０…メインコントローラ、５４…再生ヘッド、５８…記録ヘッド、６０…主磁極、６２…補助磁極、６４…リーディングコア、６５…スピントルク制御素子、６５－１…積層、６５ａ…第１非磁性導電層、６５ｂ…第２非磁性導電層、６５ｃ…磁化制御層、８１…記録電流供給回路、８２…アシスト素子電流供給回路、８３…ヒータ電圧供給回路、８４…リード電圧供給回路、８５…アシスト御素子抵抗測定回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】