特開 2023-112892 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023112892

(43)【公開日】2023-08-15

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/027 20060101AFI20230807BHJP

   G03F 7/20 20060101ALI20230807BHJP

【ＦＩ】

H01L21/30 569F

G03F7/20 521

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022014899

(22)【出願日】2022-02-02

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】戸川 勤博

【テーマコード（参考）】

2H197

5F146

【Ｆターム（参考）】

2H197AA06

2H197CA06

2H197DA02

2H197DC02

2H197HA03

2H197JA05

5F146AA12

5F146BA04

5F146CA08

5F146DA02

5F146LA14

5F146LA19

(57)【要約】

【課題】レジストパターンの倒れや位置ズレを抑制しつつ、基板の大型化を抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０にフォトレジストを塗布することと、フォトレジストに光を照射することにより、非変質部と、変質部とを形成することと、非変質部および変質部のどちらかを現像液に溶解させることにより、一方向に間隔を空けて複数配列されるラインパターン４２と、互いに隣り合うラインパターン４２同士の間に配置されているとともにラインパターン４２および半導体基板１０に接続されている支持パターン４４と、を有するレジストパターン４０を形成することと、ラインパターン４２をマスクとして用いて、互いに隣り合うラインパターン４２同士の間に形成される開口部４５および支持パターン４４を介して半導体基板１０にイオンを注入することによりイオン注入層を形成することと、を含む。
【選択図】図７

【特許請求の範囲】

【請求項1】

半導体基板（１０）にフォトレジスト（２０）を塗布することと、
前記フォトレジストに光を照射することにより、前記フォトレジストのうち光が照射されていない部分である非変質部（２２）と、前記フォトレジストのうち光が照射された部分である変質部（２４）とを形成することと、
前記非変質部および前記変質部のどちらかを現像液に溶解させることにより、一方向に間隔を空けて複数配列されるラインパターン（４２）と、互いに隣り合う前記ラインパターン同士の間に配置されているとともに前記ラインパターンおよび前記半導体基板に接続されている支持パターン（４４）と、を有するレジストパターン（４０）を形成することと、
前記ラインパターンをマスクとして用いて、互いに隣り合う前記ラインパターン同士の間に形成される開口部（４５）および前記支持パターンを介して前記半導体基板にイオンを注入することによりイオン注入層（５０）を形成することと、
を含む半導体装置の製造方法。

【請求項2】

前記レジストパターンを形成する際に、前記半導体基板の厚さ方向における前記支持パターンの長さ（Ｔｓ）は、前記半導体基板の厚さ方向における前記ラインパターンの長さ（Ｔｐ）の半分以下とすることを含む請求項１に記載の半導体装置の製造方法。

【請求項3】

前記非変質部および前記変質部のどちらかを現像液に溶解させる時間である現像時間（Ｘｄ）の長さに基づいて、前記半導体基板の厚さ方向における前記支持パターンの長さ（Ｔｓ）を制御することを含む請求項１または２に記載の半導体装置の製造方法。

【請求項4】

前記非変質部は、前記ラインパターンに対応するライン部（２２２）と、前記支持パターンに対応する支持部（２２４）と、を有し、
前記フォトレジストに光を照射する際に、前記フォトレジストに光を照射する時間である露光時間（Ｘｅ）の長さに基づいて、前記半導体基板の厚さ方向における前記支持部の長さ（Ｔｓ＿Ｒ）を制御することと、
前記レジストパターンを形成する際に、前記変質部を現像液に溶解させることにより、前記レジストパターンを形成することと、
を含む請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。

【請求項5】

前記非変質部は、前記ラインパターンに対応するライン部（２２２）と、前記支持パターンに対応する支持部（２２４）と、を有し、
前記フォトレジストに光を照射する際に、前記フォトレジストに照射する光の光量の大きさに基づいて、前記半導体基板の厚さ方向における前記支持部の長さ（Ｔｓ＿Ｒ）を制御することと、
前記レジストパターンを形成する際に、前記変質部を現像液に溶解させることにより、前記レジストパターンを形成することと、
を含む請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置の製造方法に関するものである。

【背景技術】

【0002】

従来、特許文献１に記載されているように、レジスト塗布工程と、露光工程と、現像工程と、現像液除去工程と、イオン注入工程とによって製造される半導体装置の製造方法が知られている。レジスト塗布工程では、基板にレジストが塗布される。露光工程では、パターン形成されたマスクを通してレジストに光が照射される。現像工程では、レジストに現像液が塗布されて、レジストの一部が溶かされる。現像液除去工程では、基板が回転することにより現像液が除去されることで、レジストパターンが形成される。イオン注入工程では、レジストパターンがマスクとして用いられて基板にイオン注入がされる。また、現像液除去工程により、レジストパターンは、ラインパターンと、島状に複数設けられた倒れ防止パターンとを有する。倒れ防止パターンにより、基板が回転するときにおける現像液がラインパターンに及ぼす力が緩和される。これにより、ラインパターンの倒れや位置ズレが抑制される。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－１９８２９５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載された半導体装置の製造方法では、倒れ防止パターンは、基板上におけるラインパターンの領域の外側に形成されている。このため、倒れ防止パターンを基板上に配置する面積が必要となることから、基板の大きさが大きくなる。

【0005】

本開示は、レジストパターンの倒れや位置ズレを抑制しつつ、基板の大型化を抑制できる半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

請求項１に記載の発明は、半導体基板（１０）にフォトレジスト（２０）を塗布することと、フォトレジストに光を照射することにより、フォトレジストのうち光が照射されていない部分である非変質部（２２）と、フォトレジストのうち光が照射された部分である変質部（２４）とを形成することと、非変質部および変質部のどちらかを現像液に溶解させることにより、一方向に間隔を空けて複数配列されるラインパターン（４２）と、互いに隣り合うラインパターン同士の間に配置されているとともにラインパターンおよび半導体基板に接続されている支持パターン（４４）と、を有するレジストパターン（４０）を形成することと、ラインパターンをマスクとして用いて、互いに隣り合うラインパターン同士の間に形成される開口部（４５）および支持パターンを介して半導体基板にイオンを注入することによりイオン注入層（５０）を形成することと、を含む半導体装置の製造方法である。

【0007】

これにより、支持パターンが形成されていない場合と比較して、レジストパターンと半導体基板との接触面積が増加する。このため、レジストパターンと半導体基板との密着性が向上する。したがって、レジストパターンが支持される力が増加することから、現像液を除去する際にラインパターンの倒れや位置ズレが抑制される。さらに、支持パターンは、互いに隣り合うラインパターン同士の間に配置されていることにより、半導体基板上において、ラインパターンが形成されている領域の内側に位置する。このため、半導体基板上において、ラインパターンが形成されている領域の外側に、ラインパターンの倒れや位置ズレを抑制するパターンを形成する必要がなくなる。したがって、そのパターン分の面積を半導体基板の面積から削減できることから、半導体基板の大型化が抑制される。

【0008】

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0009】

【図1】第１実施形態の半導体装置の製造方法における工程フロー図。

【図2】半導体装置の製造方法におけるレジスト塗布工程を示す図。

【図3】半導体装置の製造方法における露光工程を示す図。

【図4】半導体装置の製造方法における現像工程を示す図。

【図5】現像時間および支持パターン厚みの関係を示す図。

【図6】半導体装置の製造方法における現像液除去工程を示す図。

【図7】半導体装置の製造方法におけるレジストパターンが形成されたときを示す図。

【図8】半導体装置の製造方法におけるイオン注入工程を示す図。

【図9】半導体装置の製造方法におけるレジスト除去工程を示す図。

【図10】レジストパターンのラインパターンの位置ズレを示す上面図。

【図11】レジストパターンのラインパターンの位置ズレを示す斜視図。

【図12】第２実施形態の半導体装置の製造方法における露光工程を示す図。

【図13】露光時間および支持厚みの関係を示す図。

【図14】第３実施形態の半導体装置の製造方法における露光工程を示す図。

【図15】露光工程の光の量および支持厚みの関係を示す図。

【図16】半導体装置の製造方法における現像工程を示す図。

【図17】他の実施形態の半導体装置の製造方法におけるレジストパターンが形成されたときを示す図。

【発明を実施するための形態】

【0010】

以下、実施形態について図面を参照しつつ説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付し、その説明を省略する。

【0011】

（第１実施形態）
本実施形態の半導体装置の製造方法では、ＳｉＣやＳｉ等で形成されたｎ^＋型の半導体基板１０に対して、後述するレジストパターン４０がマスクとして用いられてイオン注入が行われる。また、この場合に用いられる半導体基板１０の表面は、例えば、（０００１）Ｓｉ面になっている。また、半導体基板１０のオフ方向は、例えば、＜１１－２０＞方向になっている。さらに、半導体基板１０のｎ型不純物濃度は、例えば、１．０×１０^１９／ｃｍ^３になっている。なお、ｎ型不純物は、例えば、窒素やリン等である。

【0012】

第１実施形態の半導体装置の製造方法について説明する。第１実施形態の製造方法は、図１に示すように、レジスト塗布工程、露光工程、現像工程、現像液除去工程、イオン注入工程およびレジスト除去工程等を含む。

【0013】

レジスト塗布工程において、図２に示すように、回転台１５に載置された半導体基板１０が用意される。その後、回転台１５とともに半導体基板１０を回転させながら半導体基板１０の表面にフォトレジスト２０が塗布される。これにより、遠心力にて半導体基板１０に均一なフォトレジスト２０が形成される。

【0014】

続いて、露光工程において、図３に示すように、被転写対象となるフォトレジスト２０に対して露光によってパターン転写を行うためのレチクル２５がフォトレジスト２０の上方に配置される。この状態で、例えば、波長の短い遠紫外線等の光Ｌｅがレチクル２５を通してフォトレジスト２０に照射される。これにより、フォトレジスト２０のうち光Ｌｅが照射されていない部分である非変質部２２と、フォトレジスト２０のうち光Ｌｅが照射された部分である変質部２４とが形成される。なお、図３は、概念図であって、図３において、レチクル２５を通過した光Ｌｅを所定割合に縮小してフォトレジスト２０に投光する投影レンズ等を備えた投影光学系の記載は、省略されている。

【0015】

非変質部２２は、後述の現像工程における現像液３０に溶解されにくくなっている。また、変質部２４は、後述の現像工程における現像液３０に溶解されやすくなっている。なお、図３において、非変質部２２と変質部２４との境界が２点鎖線で模式的に示されている。さらに、ここでは、フォトレジスト２０は、ポジ型であるところ、ポジ型であることに限定されないで、ネガ型であってもよい。また、フォトレジスト２０がネガ型である場合、非変質部２２は、後述の現像工程における現像液３０に溶解されやすくなり、変質部２４が後述の現像工程における現像液３０に溶解されにくくなる。

【0016】

続いて、現像工程において、図４に示すように、現像液３０がフォトレジスト２０に塗布される。これにより、変質部２４の一部が溶解される。このとき、非変質部２２に対応するラインパターン４２と、変質部２４の残りに対応する支持パターン４４とを有するレジストパターン４０が形成される。

【0017】

ラインパターン４２は、半導体基板１０の面方向の一方向に間隔を空けて複数配列されている。さらに、ラインパターン厚みＴｐは、ラインパターン幅Ｗｐよりも大きくなっている。これにより、後述のイオン注入工程においてラインパターン４２の直下の半導体基板１０にイオンが注入されることを阻止する能力である阻止能が向上している。なお、ラインパターン厚みＴｐは、半導体基板１０の厚み方向におけるラインパターン４２の長さである。ラインパターン幅Ｗｐは、ラインパターン４２の配列方向Ｄｓにおけるラインパターン４２の長さである。

【0018】

支持パターン４４は、互いに隣り合うラインパターン４２同士の間に配置されている。また、支持パターン４４は、ラインパターン４２の半導体基板１０と接する接触部４２０と配列方向Ｄｓに接続されている。さらに、支持パターン４４は、配列方向Ｄｓに延びていることにより、互いに隣り合う接触部４２０の双方と接続されている。また、支持パターン４４は、半導体基板１０と半導体基板１０の厚み方向に接続されている。これにより、支持パターン４４が形成されていない場合と比較してレジストパターン４０と半導体基板１０との接触面積が増加する。このため、レジストパターン４０と半導体基板１０との密着性が向上する。したがって、レジストパターン４０が支持される力が増加することから、後述するように、現像液除去工程においてラインパターン４２の倒れや位置ズレが抑制される。

【0019】

また、図５に示すように、現像時間Ｘｄが長くなることに伴って、変質部２４の溶解される部分の厚みが大きくなるため、支持パターン厚みＴｓが薄くなる。そして、ここでは、支持パターン厚みＴｓがラインパターン４２の厚みの半分以下となるように、実験やシミュレーション等によって現像時間Ｘｄが調整される。なお、現像時間Ｘｄは、変質部２４を溶解させる時間である。また、支持パターン厚みＴｓは、半導体基板１０の厚み方向における支持パターン４４の長さである。さらに、支持パターン厚みＴｓは、ラインパターン厚みＴｐの半分以下になっているところ、ラインパターン４２の阻止能、後述のイオン注入の際のイオンの加速電圧や必要な注入深さ等によって設定されてもよい。

【0020】

続いて、現像液除去工程において、図６に示すように、水等の液体を流しながら回転台１５とともに半導体基板１０を回転させることによって、現像液３０および水が半導体基板１０の中心から離れる方向に流れる。これにより、現像液３０は、洗い出されることで、半導体基板１０上から除去される。このとき、ラインパターン４２が現像液３０および水から力を受けるところ、上記支持パターン４４による支持力増加によって、ラインパターン４２の倒れや位置ズレが抑制されている。したがって、図７に示すように、それぞれのラインパターン４２の形状が維持されたまま、レジストパターン４０が残る。また、このとき、互いに隣り合うラインパターン４２同士の間の空間である開口部４５が形成される。

【0021】

続いて、イオン注入工程において、図８に示すように、イオンの加速電圧や必要な注入深さ等が設定され、ラインパターン４２がマスクとして用いられて、イオンが開口部４５および支持パターン４４を介して半導体基板１０に注入される。これにより、半導体基板１０の表層部のうち支持パターン４４と接続されている位置にイオン注入層５０が形成される。なお、図８において、イオンの移動方向が矢印で模式的に示されている。

【0022】

ここで、イオン注入層５０は、例えば、活性層である。活性層としては、例えば、ＭＯＳＦＥＴにおけるｐ型ベース領域、ｎ^＋ソース領域、ｐ型コンタクト領域、ＦＬＲ、ディープ層等が挙げられる。また、イオン注入層５０は、活性層であることに限定されないで、例えば、半導体基板１０がＳｉＣで形成されている場合に半導体基板１０よりも炭素濃度が高い炭素高濃度層等であってもよい。すなわち、イオン注入層５０は、イオン注入種にかかわらずイオン注入が行われた領域であり、ｐ型不純物、ｎ型不純物がイオン注入された領域であってもよいし、不活性なＣやＳｉが注入された領域であってもよい。なお、ｐ型不純物は、例えば、アルミニウムやボロン等である。また、ｎ型不純物は、例えば、窒素やリン等である。さらに、ＦＬＲは、Field Limiting Ringの略である。また、ディープ層は、電界緩和層と呼ばれることもある。

【0023】

続いて、レジスト除去工程において、ＳＰＭ洗浄またはアッシングが行われる。これにより、図９に示すように、レジストパターン４０が剥離されて除去される。その後、半導体装置の製造方法として、デバイス形成のための各種工程が行われることにより、例えば、ｎチャネルＭＯＳＦＥＴ等が形成されて、半導体装置が製造される。なお、ＳＰＭは、Sulfuric acid-hydrogen Peroxide Mixture cleaningの略である。また、ここでは、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルＭＯＳＦＥＴが形成されるところ、ｎチャネルＭＯＳＦＥＴであることに限定されないで、各構成要素の導電型を反転させたｐチャネルＭＯＳＦＥＴが形成されてもよい。さらに、ＭＯＳＦＥＴが形成されることに限定されないで、ＩＧＢＴ等の他の素子が形成されてもよい。

【0024】

以上のように、第１実施形態の製造方法が行われる。この製造方法により、レジストパターン４０の倒れや位置ズレが抑制されつつ、半導体基板１０の大型化が抑制される。以下、このことについて説明する。

【0025】

ここで、現像液除去工程において、現像液３０および水の流れにより、ラインパターン４２は、現像液３０および水から力を受ける。このとき、支持パターン４４が形成されていない場合、レジストパターン４０と半導体基板１０との密着性が低いため、図１０および図１１に示すように、ラインパターン４２の位置ズレが発生することがある。なお、図１０は、ラインパターン４２が位置ズレしたときの上面図である。また、図１１の斜視図において、位置ズレしていないラインパターン４２が破線で示されており、位置ズレしたときのラインパターン４２が実線で示されている。

【0026】

これに対して、本実施形態の半導体装置の製造方法では、現像工程においてレジストパターン４０を形成する際に、ラインパターン４２および支持パターン４４が形成される。この支持パターン４４は、ラインパターン４２および半導体基板１０に接続されている。これにより、支持パターン４４が形成されていない場合と比較して、レジストパターン４０と半導体基板１０との接触面積が増加する。このため、レジストパターン４０と半導体基板１０との密着性が向上する。したがって、レジストパターン４０が支持される力が増加することから、現像液除去工程においてラインパターン４２の倒れや位置ズレが抑制される。

【0027】

さらに、支持パターン４４は、互いに隣り合うラインパターン４２同士の間に配置されている。これにより、支持パターン４４は、半導体基板１０上において、ラインパターン４２が形成されている領域の内側に位置する。このため、半導体基板１０上において、ラインパターン４２が形成されている領域の外側に、ラインパターン４２の倒れや位置ズレを抑制するパターンを形成する必要がなくなる。したがって、そのパターン分の面積を半導体基板１０の面積から削減できることから、半導体基板１０の大型化が抑制される。

【0028】

また、第１実施形態では、以下に記載する効果も奏する。

【0029】

［１－１］ここで、特許文献１に記載された半導体装置の製造方法による倒れ防止パターンは、基板上におけるラインパターンの領域の外側に形成されている。このため、ラインパターンの領域外の基板上にイオン注入されると、倒れ防止パターンがイオンの移動を阻害するため、倒れ防止パターン直下の基板と倒れ防止パターン直下でない基板とでイオン注入層の深さが不均一になる。

【0030】

これに対して、本実施形態の半導体装置の製造方法では、支持パターン４４は、半導体基板１０上において、ラインパターン４２が形成されている領域の内側に位置する。このため、ラインパターン４２の領域外の半導体基板１０上において、イオン注入されてもイオンの移動を阻害するものがないため、イオン注入層の深さが不均一となることが抑制される。

【0031】

［１－２］レジストパターン４０が形成される際に、支持パターン厚みＴｓは、ラインパターン厚みＴｐの半分以下とされている。これにより、支持パターン厚みＴｓがラインパターン厚みＴｐの半分よりも大きい場合と比較して、イオン注入の際に、開口部４５を通過して半導体基板１０に向かって移動するイオンが支持パターン４４により阻害されにくくなる。このため、半導体基板１０にイオンが注入されやすくなることから、イオン注入層５０が形成されやすくなる。

【0032】

［１－３］レジストパターン４０が形成される際に、現像時間Ｘｄの長さに基づいて、支持パターン厚みＴｓを制御する。これにより、現像時間Ｘｄを調整することで、支持パターン厚みＴｓを調整して支持パターン４４を形成することができる。このため、既存の設備を利用することができる。したがって、既存の設備の改造や新しい設備の導入等を行う必要がないことから、半導体装置のコストが削減される。

【0033】

（第２実施形態）
第２実施形態では、露光工程および現像工程が第１実施形態と異なる。これら以外は、第１実施形態と同様である。このため、第２実施形態における露光工程および現像工程について説明することとし、レジスト塗布工程、現像液除去工程、イオン注入工程およびレジスト除去工程についての説明は省略する。

【0034】

レジスト塗布工程に続く露光工程において、図１２に示すように、被転写対象となるフォトレジスト２０に対して露光によってパターン転写を行うためのレチクル２５がフォトレジスト２０の上方に配置される。この状態で、光Ｌｅがレチクル２５を通してフォトレジスト２０に照射される。これにより、非変質部２２と、変質部２４とが形成される。非変質部２２は、現像工程における現像液３０に溶解されにくくなっている。また、変質部２４は、現像工程における現像液３０に溶解されやすくなっている。なお、図１２において、非変質部２２と変質部２４との境界が２点鎖線で模式的に示されている。また、図１２は、概念図であって、図１２において、レチクル２５を通過した光Ｌｅを所定割合に縮小してフォトレジスト２０に投光する投影レンズ等を備えた投影光学系の記載は、省略されている。

【0035】

さらに、第２実施形態では、非変質部２２は、ライン部２２２と支持部２２４とを含む。ライン部２２２は、後工程の現像工程によりラインパターン４２となる部分である。また、ライン部２２２は、半導体基板１０の面方向の一方向に間隔を空けて複数配列される。さらに、ライン厚みＴｐ＿Ｒは、ライン幅Ｗｐ＿Ｒよりも大きくなっている。なお、ライン厚みＴｐ＿Ｒは、半導体基板１０の厚み方向におけるライン部２２２の長さであって、ラインパターン厚みＴｐに対応する。ライン幅Ｗｐ＿Ｒは、ライン部２２２の配列方向Ｄｓにおけるライン部２２２の長さであって、ラインパターン幅Ｗｐに対応する。また、図１２において、ライン部２２２と支持部２２４との境界が２点鎖線で示されている。

【0036】

これにより、ラインパターン厚みＴｐがラインパターン幅Ｗｐよりも大きくなる。このため、後工程のイオン注入工程において、ライン部２２２に対応するラインパターン４２の直下の半導体基板１０にイオンが注入されることを阻止する能力である阻止能が向上している。

【0037】

支持部２２４は、現像工程により支持パターン４４となる部分であって、互いに隣り合うライン部２２２同士の間に配置されている。また、支持部２２４は、ライン部２２２の半導体基板１０と接する接触部２２６と配列方向Ｄｓに接続されている。さらに、支持部２２４は、配列方向Ｄｓに延びていることにより、互いに隣り合う接触部２２６の双方と接続されている。また、支持部２２４は、半導体基板１０と半導体基板１０の厚み方向に接続されている。

【0038】

また、光Ｌｅの量を一定とした場合、図１３に示すように、露光時間Ｘｅが長くなることに伴って、変質部２４の厚さが大きくなるため、支持厚みＴｓ＿Ｒが薄くなる。そして、ここでは、支持厚みＴｓ＿Ｒがライン厚みＴｐ＿Ｒの半分以下となるように、実験やシミュレーション等によって露光時間Ｘｅが調整される。これにより、後工程の現像工程において、支持パターン厚みＴｓがラインパターン厚みＴｐの半分以下となる。なお、露光時間Ｘｅは、フォトレジスト２０に光Ｌｅが照射される時間である。また、支持厚みＴｓ＿Ｒは、半導体基板１０の厚み方向における支持部２２４の長さであって、支持パターン厚みＴｓに対応する。さらに、支持厚みＴｓ＿Ｒは、ライン厚みＴｐ＿Ｒの半分以下になっているところ、支持パターン厚みＴｓと同様に、ラインパターン４２の阻止能、後述のイオン注入の際のイオンの加速電圧や必要な注入深さ等によって設定されてもよい。

【0039】

続いて、現像工程において、現像液３０がフォトレジスト２０に塗布されることにより、変質部２４の全部が溶解される。このとき、図４に示すように、ライン部２２２に対応するラインパターン４２と、支持部２２４に対応する支持パターン４４とを有するレジストパターン４０が形成される。したがって、第１実施形態と同様のレジストパターン４０が形成されるため、第２実施形態においても、第１実施形態と同様の効果を奏する。また、第２実施形態では、以下に記載する効果も奏する。

【0040】

［２］露光工程において、露光時間Ｘｅの長さに基づいて、支持厚みＴｓ＿Ｒを制御する。これにより、露光時間Ｘｅを調整することで、支持厚みＴｓ＿Ｒを調整することができる。このため、支持パターン厚みＴｓを調整して支持パターン４４を形成できることから、既存の設備を利用することができる。したがって、既存の設備の改造や新しい設備の導入等を行う必要がないため、半導体装置のコストが削減される。

【0041】

（第３実施形態）
第３実施形態では、露光工程および現像工程が第１実施形態および第２実施形態と異なる。これら以外は、第１実施形態と同様である。このため、第３実施形態における露光工程および現像工程について説明することとし、レジスト塗布工程、現像液除去工程、イオン注入工程およびレジスト除去工程についての説明は省略する。

【0042】

レジスト塗布工程に続く露光工程において、図１４に示すように、被転写対象となるフォトレジスト２０に対して露光によってパターン転写を行うためのレチクル２５がフォトレジスト２０の上方に配置される。

【0043】

また、第３実施形態では、レチクル２５が第１透過部２５１および第２透過部２５２を有する。第１透過部２５１および第２透過部２５２は、所望のパターンで形成されているとともに光Ｌｅを透過する。さらに、第２透過部２５２の透過率は、第１透過部２５１の透過率よりも小さくなっている。これにより、第２透過部２５２を通る光Ｌｅの量は、第１透過部２５１を通る光Ｌｅの量よりも小さくなっている。なお、図１４において、光Ｌｅの量が矢印の大きさで示されている。また、図１４は、概念図であって、図１４において、レチクル２５を通過した光Ｌｅを所定割合に縮小してフォトレジスト２０に投光する投影レンズ等を備えた投影光学系の記載は、省略されている。

【0044】

この状態で、光Ｌｅがレチクル２５を通してフォトレジスト２０に照射される。これにより、非変質部２２と、変質部２４とが形成される。非変質部２２は、現像工程における現像液３０に溶解されにくくなっている。また、変質部２４は、現像工程における現像液３０に溶解されやすくなっている。なお、図１４において、非変質部２２と変質部２４との境界が２点鎖線で模式的に示されている。

【0045】

さらに、第３実施形態では、非変質部２２は、第２実施形態と同様に、ライン部２２２と、支持部２２４とを含む。ライン部２２２は、後工程の現像工程によりラインパターン４２となる部分であって、上記第２実施形態と同様に形成される。このため、ライン部２２２の詳細な説明は省略する。なお、図１４において、ライン部２２２と支持部２２４との境界が２点鎖線で示されている。

【0046】

支持部２２４は、第２透過部２５２を通る光Ｌｅにより変質されなかったフォトレジスト２０の部分である。また、支持部２２４は、後工程の現像工程により支持パターン４４となる部分であって、互いに隣り合うライン部２２２同士の間に配置されている。さらに、支持部２２４は、ライン部２２２の半導体基板１０と接する接触部２２６と配列方向Ｄｓに接続されている。また、支持部２２４は、配列方向Ｄｓに延びていることにより、互いに隣り合う接触部２２６の双方と接続されている。さらに、支持部２２４は、半導体基板１０と半導体基板１０の厚み方向に接続されている。

【0047】

また、露光時間Ｘｅを一定とした場合、図１５に示すように、光Ｌｅの光量が大きくなることに伴って、変質部２４の厚さが大きくなるため、支持厚みＴｓ＿Ｒが薄くなる。そして、ここでは、支持厚みＴｓ＿Ｒがライン厚みＴｐ＿Ｒの半分以下となるように、実験やシミュレーション等によって光Ｌｅの量に対応するレチクル２５の透過率が調整される。これにより、後工程の現像工程において、支持パターン厚みＴｓがラインパターン厚みＴｐの半分以下となる。

【0048】

続いて、現像工程において、現像液３０がフォトレジスト２０に塗布されることにより、変質部２４の全部が溶解される。このとき、図１６に示すように、ライン部２２２に対応するラインパターン４２と、支持部２２４に対応する支持パターン４４とを有するレジストパターン４０が形成される。したがって、第１実施形態と同様のレジストパターン４０が形成されるため、第３実施形態においても、第１実施形態と同様の効果を奏する。また、第３実施形態では、以下に記載する効果も奏する。

【0049】

［３］露光工程において、光Ｌｅの光量の大きさに基づいて、支持厚みＴｓ＿Ｒを制御する。これにより、光Ｌｅの光量を調整することで、支持厚みＴｓ＿Ｒを調整することができる。このため、支持パターン厚みＴｓを調整して支持パターン４４を形成できることから、既存の設備を利用することができる。したがって、既存の設備の改造や新しい設備の導入等を行う必要がないため、半導体装置のコストが削減される。

【0050】

また、配列方向Ｄｓにおける第１透過部２５１および第２透過部２５２の位置を調整することで、支持部２２４毎に支持厚みＴｓ＿Ｒを調整することができる。このため、支持部２２４毎に支持部２２４の大きさを調整できることから、支持パターン４４毎に支持パターン４４の大きさを調整することができる。

【0051】

（他の実施形態）
本開示は、上記実施形態に限定されるものではなく、上記実施形態に対して、適宜変更が可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

【0052】

上記各実施形態では、半導体基板１０の厚さ方向および配列方向Ｄｓと平行な方向における断面において、支持パターン４４は、長方形状に形成されている。また、支持パターン４４は、互いに隣り合う接触部４２０の双方と接続されている。これに対して、支持パターン４４は、この形状に形成されることに限定されない。例えば、図１７に示すように、半導体基板１０の厚さ方向および配列方向Ｄｓに平行な方向における断面において、支持パターン４４は、三角形状に形成されてもよい。さらに、支持パターン４４は、互いに隣り合う接触部４２０の片方のみと接続されてもよい。

【0053】

上記各実施形態は、適宜組み合わされてもよい。

【0054】

なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（－）を付すべきであるところ、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーが付されている。

【符号の説明】

【0055】

１０ 半導体基板
２０ フォトレジスト
２２ 非変質部
２２２ ライン部
２２４ 支持部
２４ 変質部
４０ レジストパターン
４２ ラインパターン
４４ 支持パターン
５０ イオン注入層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】