(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023113164
(43)【公開日】2023-08-16
(54)【発明の名称】セラミック電子部品及びその製造方法
(51)【国際特許分類】
H01G 4/30 20060101AFI20230808BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 201C
H01G4/30 201K
H01G4/30 311E
H01G4/30 513
H01G4/30 512
H01G4/30 517
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022015310
(22)【出願日】2022-02-03
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】山根 麻衣子
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC02
5E001AD02
5E001AD03
5E001AE01
5E001AE02
5E001AE03
5E001AE04
5E001AH01
5E001AH03
5E001AH05
5E001AH06
5E001AH07
5E001AH09
5E082AB03
5E082BC32
5E082EE04
5E082EE23
5E082EE26
5E082EE35
5E082FG04
5E082FG26
5E082FG46
5E082FG54
5E082GG10
5E082GG28
5E082LL03
5E082MM24
5E082PP09
5E082PP10
(57)【要約】
【課題】 外部電極の剥離を抑制することができる大容量のセラミック電子部品及びその製造方法を提供する。
【解決手段】 セラミック電子部品は、交互に積層された複数の内部電極層及び複数の誘電体層を含む略直方体形状の積層体と、積層体の積層方向における両端面以外の４つの面のうち、一面と、一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆う一対の外部電極とを有し、一対の第１角部は、積層体を積層方向で正面視したときにそれぞれ外側に凸となる弧状であり、複数の内部電極層は、積層体を積層方向で正面視したときに略矩形状の外縁をそれぞれ有し、略矩形状の外縁をなす４つの辺のうち、一面側の辺の一端に、一対の外部電極の一方と接するように一対の第１角部の一方に露出する弧状の第２角部を備える。
【選択図】図２
【解決手段】 セラミック電子部品は、交互に積層された複数の内部電極層及び複数の誘電体層を含む略直方体形状の積層体と、積層体の積層方向における両端面以外の４つの面のうち、一面と、一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆う一対の外部電極とを有し、一対の第１角部は、積層体を積層方向で正面視したときにそれぞれ外側に凸となる弧状であり、複数の内部電極層は、積層体を積層方向で正面視したときに略矩形状の外縁をそれぞれ有し、略矩形状の外縁をなす４つの辺のうち、一面側の辺の一端に、一対の外部電極の一方と接するように一対の第１角部の一方に露出する弧状の第２角部を備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
交互に積層された複数の内部電極層及び複数の誘電体層を含む略直方体形状の積層体と、
前記積層体の積層方向における両端面以外の４つの面のうち、一面と、前記一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆う一対の外部電極とを有し、
前記一対の第１角部は、前記積層体を前記積層方向で正面視したときにそれぞれ外側に凸となる弧状であり、
前記複数の内部電極層は、
前記積層体を前記積層方向で正面視したときに略矩形状の外縁をそれぞれ有し、
前記略矩形状の外縁をなす４つの辺のうち、前記一面側の辺の一端に、前記一対の外部電極の一方と接するように前記一対の第１角部の一方に露出する弧状の第２角部を備えることを特徴とするセラミック電子部品。
前記積層体の積層方向における両端面以外の４つの面のうち、一面と、前記一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆う一対の外部電極とを有し、
前記一対の第１角部は、前記積層体を前記積層方向で正面視したときにそれぞれ外側に凸となる弧状であり、
前記複数の内部電極層は、
前記積層体を前記積層方向で正面視したときに略矩形状の外縁をそれぞれ有し、
前記略矩形状の外縁をなす４つの辺のうち、前記一面側の辺の一端に、前記一対の外部電極の一方と接するように前記一対の第１角部の一方に露出する弧状の第２角部を備えることを特徴とするセラミック電子部品。
【請求項2】
前記積層体を前記積層方向で正面視したときに前記一対の外部電極の一方に覆われた前記一対の第１角部の一方の外縁のうち、前記第２角部が露出する外縁の長さは、該外縁の両側の他の外縁の長さ以下であることを特徴とする請求項１に記載のセラミック電子部品。
【請求項3】
前記一対の第１角部は、前記積層体を前記積層方向で正面視したときに円弧状に曲がっていることを特徴とする請求項１または２に記載のセラミック電子部品。
【請求項4】
前記一対の第１角部の半径は、５２．５～１００（μｍ）であることを特徴とする請求項３に記載のセラミック電子部品。
【請求項5】
前記一対の第１角部の半径は、前記一面を底面とする前記積層体の高さの３０％以下であることを特徴とする請求項３に記載のセラミック電子部品。
【請求項6】
前記一対の第１角部の曲率半径は、前記一面を底面とする前記積層体の高さの１０～２０％であることを特徴とする請求項１または２に記載のセラミック電子部品。
【請求項7】
前記一面側の辺の他端に、前記一対の外部電極の他方と接しないように切り欠かれた第３角部を備えることを特徴とする請求項１乃至６の何れかに記載のセラミック電子部品。
【請求項8】
前記第３角部と前記一対の外部電極の他方との間の最小間隔は、１５（μｍ）以上であることを特徴とする請求項７に記載のセラミック電子部品。
【請求項9】
前記第３角部と前記一対の外部電極の他方との間の最小間隔は、１９（μｍ）以上であることを特徴とする請求項７に記載のセラミック電子部品。
【請求項10】
前記第３角部と前記一対の外部電極の他方との間の最小間隔は、２０（μｍ）以上であることを特徴とする請求項７に記載のセラミック電子部品。
【請求項11】
誘電体グリーンシートを準備する工程と、
金属導電ペーストにより前記誘電体グリーンシートの表面に略矩形状の内部電極パターンを印刷する工程と、
前記内部電極パターンが印刷された前記誘電体グリーンシートを積層することにより略直方体形状の積層体を形成する工程と、
前記積層体を研磨する工程と、
前記積層体の積層方向における両端面以外の４つの面のうち、一面と、前記一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆うように一対の外部電極を形成する工程とを有し、
前記積層体を研磨する工程は、
前記積層体を前記積層方向で正面視したときに前記一対の第１角部を、それぞれ外側に凸となる弧状に丸め、
前記内部電極パターンの前記略矩形状の外縁をなす４つの辺のうち、前記一面側の辺の一端にある第２角部を、外側に凸となる弧状に丸めて、前記一対の第１角部の一方に露出させることを特徴とするセラミック電子部品の製造方法。
金属導電ペーストにより前記誘電体グリーンシートの表面に略矩形状の内部電極パターンを印刷する工程と、
前記内部電極パターンが印刷された前記誘電体グリーンシートを積層することにより略直方体形状の積層体を形成する工程と、
前記積層体を研磨する工程と、
前記積層体の積層方向における両端面以外の４つの面のうち、一面と、前記一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆うように一対の外部電極を形成する工程とを有し、
前記積層体を研磨する工程は、
前記積層体を前記積層方向で正面視したときに前記一対の第１角部を、それぞれ外側に凸となる弧状に丸め、
前記内部電極パターンの前記略矩形状の外縁をなす４つの辺のうち、前記一面側の辺の一端にある第２角部を、外側に凸となる弧状に丸めて、前記一対の第１角部の一方に露出させることを特徴とするセラミック電子部品の製造方法。
【請求項12】
前記積層体を研磨する工程は、前記一対の第１角部を、前記積層体を前記積層方向で正面視したときに円弧状に丸めることを特徴とする請求項１１に記載のセラミック電子部品の製造方法。
【請求項13】
前記内部電極パターンを印刷する工程は、前記内部電極パターンにおいて、前記一面側の辺の他端に、前記一対の外部電極の他方と接しないように切り欠かれた第３角部を形成することを特徴とする請求項１１または１２に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、セラミック電子部品及びその製造方法に関する。
【背景技術】
【0002】
セラミック電子部品に関し、例えば特許文献１には、回路基板の実装面に対向する下面に外部電極が設けられたキャパシタが記載されている。このキャパシタの内部電極には、外部電極に接続するために下面に露出するリード部が設けられている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１７－１７５１０５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記のキャパシタのように、下面に外部電極を備えるセラミック電子部品が実装された回路基板が振動して撓んだとき、外部電極の端部には、回路基板側に引っ張られるように応力が作用する。このため、外部電極がセラミック積層体から剥離するおそれがある。
【0005】
また、上記のキャパシタのように、内部電極にリード部が設けられているセラミック電子部品は、略矩形状の電極領域から外部電極までリード部を引き回すため、略矩形状の電極領域の近傍に大きなマージンを設ける必要があることから、静電容量が減少する。
【0006】
そこで本発明は、上記課題に鑑みなされたものであり、外部電極の剥離を抑制することができる大容量のセラミック電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明に係るセラミック電子部品は、交互に積層された複数の内部電極層及び複数の誘電体層を含む略直方体形状の積層体と、前記積層体の積層方向における両端面以外の４つの面のうち、一面と、前記一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆う一対の外部電極とを有し、前記一対の第１角部は、前記積層体を前記積層方向で正面視したときにそれぞれ外側に凸となる弧状であり、前記複数の内部電極層は、前記積層体を前記積層方向で正面視したときに略矩形状の外縁をそれぞれ有し、前記略矩形状の外縁をなす４つの辺のうち、前記一面側の辺の一端に、前記一対の外部電極の一方と接するように前記一対の第１角部の一方に露出する弧状の第２角部を備えることを特徴とする。
【0008】
上記のセラミック電子部品において、前記積層体を前記積層方向で正面視したときに前記一対の外部電極の一方に覆われた前記一対の第１角部の一方の外縁のうち、前記第２角部が露出する外縁の長さは、該外縁の両側の他の外縁の長さ以下としてもよい。
【0009】
上記のセラミック電子部品において、前記一対の第１角部は、前記積層体を前記積層方向で正面視したときに円弧状に曲がっていてもよい。
【0010】
上記のセラミック電子部品において、前記一対の第１角部の半径は、５２．５～１００（μｍ）としてもよい。
【0011】
上記のセラミック電子部品において、前記一対の第１角部の半径は、前記一面を底面とする前記積層体の高さの３０％以下としてもよい。
【0012】
上記のセラミック電子部品において、前記一対の第１角部の曲率半径は、前記一面を底面とする前記積層体の高さの１０～２０％としてもよい。
【0013】
上記のセラミック電子部品において、前記一面側の辺の他端に、前記一対の外部電極の他方と接しないように切り欠かれた第３角部を備えてもよい。
【0014】
上記のセラミック電子部品において、前記第３角部と前記一対の外部電極の他方との間の最小間隔は、１５（μｍ）以上としてもよい。
【0015】
上記のセラミック電子部品において、前記第３角部と前記一対の外部電極の他方との間の最小間隔は、１９（μｍ）以上としてもよい。
【0016】
上記のセラミック電子部品において、前記第３角部と前記一対の外部電極の他方との間の最小間隔は、２０（μｍ）以上としてもよい。
【0017】
本発明に係るセラミック電子部品の製造方法は、誘電体グリーンシートを準備する工程と、金属導電ペーストにより前記誘電体グリーンシートの表面に略矩形状の内部電極パターンを印刷する工程と、前記内部電極パターンが印刷された前記誘電体グリーンシートを積層することにより略直方体形状の積層体を形成する工程と、前記積層体を研磨する工程と、前記積層体の積層方向における両端面以外の４つの面のうち、一面と、前記一面に隣り合い、互いに対向する一対の面との間に延在する一対の第１角部をそれぞれ覆うように一対の外部電極を形成する工程とを有し、前記積層体を研磨する工程は、前記積層体を前記積層方向で正面視したときに前記一対の第１角部を、それぞれ外側に凸となる弧状に丸め、前記内部電極パターンの前記略矩形状の外縁をなす４つの辺のうち、前記一面側の辺の一端にある第２角部を、外側に凸となる弧状に丸めて、前記一対の第１角部の一方に露出させる。
【0018】
上記のセラミック電子部品の製造方法において、前記積層体を研磨する工程は、前記一対の第１角部を、前記積層体を前記積層方向で正面視したときに円弧状に丸めてもよい。
【0019】
上記のセラミック電子部品の製造方法において、前記内部電極パターンを印刷する工程は、前記内部電極パターンにおいて、前記一面側の辺の他端に、前記一対の外部電極の他方と接しないように切り欠かれた第３角部を形成してもよい。
【発明の効果】
【0020】
１つの側面として、セラミック電子部品において、外部電極の剥離を抑制し、静電容量を増加することができる。
【図面の簡単な説明】
【0021】
【図1】本実施形態の積層セラミックコンデンサを示す斜視図である。
【図4】回路基板の振動時に、比較のための例の積層セラミックコンデンサの外部電極に加わる応力の一例を示す正面図である。
【図5】回路基板の振動時に本実施形態の積層セラミックコンデンサの外部電極に加わる応力の一例を示す正面図である。
【図6】内部電極層の角部の切り欠き形状が異なる他の積層セラミックコンデンサの断面図である。
【図7】内部電極層の角部の切り欠き形状が異なる他の積層セラミックコンデンサの断面図である。
【図8】内部電極層の角部の切り欠き形状が異なる他の積層セラミックコンデンサの断面図である。
【図9】積層セラミックコンデンサの製造工程の一例を示す。
【図10】内部電極パターンが印刷された誘電体グリーンシートの一例を示す平面図である。
【図11】内部電極パターンが印刷された誘電体グリーンシートの他の例を示す平面図である。
【図12】内部電極パターンが印刷された誘電体グリーンシートの他の例を示す平面図である。
【図13】内部電極パターンが印刷された誘電体グリーンシートの他の例を示す平面図である。
【図14】内部電極パターンが印刷された誘電体グリーンシートの他の例を示す平面図である。
【図15】切り欠き形状がダイヤ形である誘電体グリーンシートの一例を示す平面図である。
【図16】切り欠き形状が丸形である誘電体グリーンシートの一例を示す平面図である。
【図17】切り欠き形状が六角形である誘電体グリーンシートの一例を示す平面図である。
【図18】スパッタリング法による外部電極の形成手法の一例を示す図である。
【図19】ディップ法による外部電極の形成手法の一例を示す図である。
【発明を実施するための形態】
【0022】
［実施形態］
（積層セラミックコンデンサの構成）
図１は、本実施形態の積層セラミックコンデンサ１を示す斜視図である。図２は、図１のＡ－Ａ線に沿った積層セラミックコンデンサ１の断面図である。図３は、図２のＢ－Ｂ線に沿った積層セラミックコンデンサ１の断面図である。図１～図３において、Ｚ軸は積層セラミックコンデンサ１の積層方向を示す。Ｘ軸及びＹ軸は、積層セラミックコンデンサ１の積層方向の両端面以外の２組の対向面がそれぞれ対向する方向である。
（積層セラミックコンデンサの構成）
図１は、本実施形態の積層セラミックコンデンサ１を示す斜視図である。図２は、図１のＡ－Ａ線に沿った積層セラミックコンデンサ１の断面図である。図３は、図２のＢ－Ｂ線に沿った積層セラミックコンデンサ１の断面図である。図１～図３において、Ｚ軸は積層セラミックコンデンサ１の積層方向を示す。Ｘ軸及びＹ軸は、積層セラミックコンデンサ１の積層方向の両端面以外の２組の対向面がそれぞれ対向する方向である。
【0023】
積層セラミックコンデンサ１は、セラミック電子部品の一例であり、略直方体形状の積層チップ１０と、積層チップ１０の下面１０Ａの両側の一対の角部１００ａ，１００ｂをそれぞれ覆う一対の外部電極４ａ，４ｂとを有する。積層チップ１０は、積層体の一例であり、交互に積層された複数の内部電極層２及び複数の誘電体層３を含む。ここで積層チップ１０の積層方向の両端に位置する各誘電体層３はカバー層として機能する。各内部電極層２は卑金属材料を含み、各誘電体層３は主成分としてセラミック材料を含む。
【0024】
誘電体層３は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ＭｇＴｉＯ３（チタン酸マグネシウム），ペロブスカイト構造を形成するＢａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。
【0025】
内部電極層２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。
【0026】
外部電極４ａ，４ｂはＮｉ，Ｃｕなどを主成分とする。外部電極４ａ，４ｂの表面には、Ｃｕ，Ｎｉ，Ａｌ，Ｚｎ，Ｓｎなどの金属またはこれらの２以上の合金を主成分とする、めっき層が設けられていてもよい。
【0027】
一対の角部１００ａ，１００ｂは、一対の第１角部の一例であり、下面１０Ａと、下面１０Ａに隣接する一対の側面１０Ｂ，１０Ｃとの間に延在する。ここで下面１０Ａは、積層チップ１０の積層方向（Ｚ軸方向）における両端面以外の４つの面のうち、不図示の回路基板の実装面と対向する一面である。一対の角部１００ａ，１００ｂは、積層チップ１０を積層方向で正面視したときにそれぞれ外側に凸となる弧状に曲がっている。このため、外部電極４ａ，４ｂも、積層チップ１０を積層方向で正面視したとき、角部１００ａ，１００ｂにそれぞれ沿った丸みのある三日月形状を有する。
【0028】
例えば角部１００ａ，１００ｂは、図２に示されるように、例えば半径Ｒで中心角が９０度の扇形の円弧状の外縁を有する。つまり、角部１００ａ，１００ｂは円弧状に曲がっている。なお、角部１００ａ，１００ｂの外縁は、円弧状に限定されず、丸みのある他の形状を有してもよい。
【0029】
また、各内部電極層２は、積層チップ１０を積層方向（Ｚ軸方向）で正面視したときに略矩形状の外縁をそれぞれ有する。各内部電極層２は、略矩形状の外縁をなす４つの辺のうち、下面１０Ａ側の辺２Ａの一端に、積層チップ１０の一方の角部１００ａに露出する角部２０ａを備え、下面１０Ａ側の辺２Ａの他端に、積層チップ１０の他方の角部１００ｂから離間した角部２０ｂを備える。
【0030】
一方の角部２０ａは、第２角部の一例であり、外部電極４ａと接するように積層チップ１０の一方の角部１００ａに露出する。角部２０ａは、積層チップ１０の角部１００ａに従って弧状の外縁を有する。
【0031】
他方の角部２０ｂは、第３角部の一例であり、他方の外部電極４ｂと接しないように切り欠かれている。例えば角部２０ｂは、四角形の角を三角形状に切り取った形状を有するが、後述するように、これに限定されない。
【0032】
図３に示されるように、複数の内部電極層２は、積層チップ１０の積層方向に沿って一対の外部電極４ａ，４ｂに交互に接続されている。このため、各内部電極層２の一方の角部２０ａは、積層方向に沿って積層チップ１０の一対の角部１００ａ，１００ｂに交互に露出している。また、各内部電極層２の他方の角部２０ｂは、積層方向に沿って積層チップ１０の一対の角部１００ａ，１００ｂの外縁に対し交互に離間している。
【0033】
（寸法）
次に本実施形態の積層セラミックコンデンサ１の各部の寸法を説明する。積層チップ１０の幅Ｌ１は例えば１０００（μｍ）以下であり、下面１０Ａを底面とする積層チップ１０の高さＨ１は例えば５００（μｍ）以下である。内部電極層２の幅Ｌ２は例えば９７０（μｍ）以下であり、内部電極層２の高さＨ２は例えば４７０（μｍ）以下である。内部電極層２に対する誘電体層３のＸ軸方向及びＹ軸方向のマージンの幅ａ，ｂは、ともに例えば１５（μｍ）以上である。また、外部電極４ｂと内部電極層２の角部２０ｂの最小間隔ｄは例えば２０（μｍ）以下であり、外部電極４ａ，４ｂの厚みは例えば平均２（μｍ）である。
次に本実施形態の積層セラミックコンデンサ１の各部の寸法を説明する。積層チップ１０の幅Ｌ１は例えば１０００（μｍ）以下であり、下面１０Ａを底面とする積層チップ１０の高さＨ１は例えば５００（μｍ）以下である。内部電極層２の幅Ｌ２は例えば９７０（μｍ）以下であり、内部電極層２の高さＨ２は例えば４７０（μｍ）以下である。内部電極層２に対する誘電体層３のＸ軸方向及びＹ軸方向のマージンの幅ａ，ｂは、ともに例えば１５（μｍ）以上である。また、外部電極４ｂと内部電極層２の角部２０ｂの最小間隔ｄは例えば２０（μｍ）以下であり、外部電極４ａ，４ｂの厚みは例えば平均２（μｍ）である。
【0034】
また、角部１００ａ，１００ｂの円弧状の外縁の半径Ｒは例えば５２．５（μｍ）～１００（μｍ）である。これにより、後述するように外部電極４ａの剥離を抑制することができる。また、半径Ｒは、例えば後述のバレル研磨などの研磨により角部１００ａ，１００ｂを形成する場合、積層チップ１０の他の角部に過度な丸みが形成されないように、積層チップ１０の高さＨ１の３０％以下であることが好ましい。
【0035】
また、角部１００ａ，１００ｂが円弧状ではない丸みを有している場合、その半径Ｒは、曲率半径として規定される。このとき、半径Ｒは、上記と同様に積層チップ１０の他の角部に過度な丸みが形成されないように、積層セラミックコンデンサ１の高さＨ１に対して、例えば１０～２０（％）の範囲内とするのが好ましい。
【0036】
また、外部電極４ｂと内部電極層２の角部２０ｂの最小間隔ｄは例えば１５（μｍ）以上である。好ましくは、最小間隔ｄは１９（μｍ）以上であり、さらに好ましくは、最小間隔ｄは２０（μｍ）以上である。後述するように最小間隔ｄが大きいほど、内部電極層２における切り欠き形状の角部２０ｂと外部電極４ｂの間のショートの発生を抑制することができる。
【0037】
また、符号Ｇは、外部電極４ａに覆われた角部１００ａ近傍の拡大図である。角部１００ａの外縁のうち、内部電極層２の角部２０ａが露出する外縁（点Ｐ２，Ｐ３の間）の長さをｇと定義し、その両側の他の外縁（点Ｐ１，Ｐ２の間、及び点Ｐ３，Ｐ４の間）の長さをそれぞれｆ，ｅと定義する。本実施形態において、内部電極層２の角部２０ａが露出する外縁の長さｇは、その両側の各長さｅ，ｆ以下、または各長さｅ，ｆより長い。
【0038】
（効果）
次に積層セラミックコンデンサ１の効果を述べる。積層セラミックコンデンサ１において、内部電極層２は、略矩形状を有し、積層チップ１０の下面１０Ａの一端の角部２０ａにおいて外部電極４ａ，４ｂの一方と接している。このため、内部電極層２は、略矩形状の導体領域から外部電極４ａ，４ｂまで延びるリード部を必要としない。
次に積層セラミックコンデンサ１の効果を述べる。積層セラミックコンデンサ１において、内部電極層２は、略矩形状を有し、積層チップ１０の下面１０Ａの一端の角部２０ａにおいて外部電極４ａ，４ｂの一方と接している。このため、内部電極層２は、略矩形状の導体領域から外部電極４ａ，４ｂまで延びるリード部を必要としない。
【0039】
したがって、内部電極層２の面積は、上記の特許文献１に開示されているようなリード部を備える他の積層セラミックコンデンサよりも大きく設定することができる。これにより、積層セラミックコンデンサ１の静電容量を増加させることが可能となる。
【0040】
また、積層セラミックコンデンサ１は、以下に述べるように外部電極４ａ，４ｂの剥離を抑制することができる。
【0041】
図４は、回路基板の振動時に、比較のための例の積層セラミックコンデンサ９の外部電極９１，９２に加わる応力Ｆｖの一例を示す正面図である。積層セラミックコンデンサ９は回路基板Ｂに実装されている。
【0042】
積層セラミックコンデンサ９は、複数の内部電極層９３及び複数の誘電体層が交互に積層された積層チップ９０と、積層チップ９０の下面９０Ａに設けられた一対の外部電極９１，９２を有する。
【0043】
複数の内部電極層９３は、それぞれ矩形形状を有し、積層チップ９０の積層方向に沿って一対の外部電極９１，９２に交互に接続されている。各内部電極層９３は矩形形状のリード部９３０を介して外部電極９１，９２に接続されている。なお、図４には、一方の外部電極９１に接続された内部電極層９３のみが示されているが、他方の外部電極９２にもリード部９３０を介して他の内部電極層９３が接続されている。
【0044】
積層チップ９０の下面９０Ａは回路基板Ｂの実装面と対向する。外部電極９１，９２は、はんだＳにより回路基板Ｂの導体パターン（不図示）に接続されている。
【0045】
回路基板Ｂが矢印Ｖで示されるように振動して撓むと、各外部電極９１，９２の両端には、下面９０Ａに対して略直交方向に応力Ｆｖが加わる。このため、各外部電極９１，９２は、回路基板Ｂ側に引っ張られて積層チップ９０内のセラミックから剥離するおそれがある。
【0046】
図５は、回路基板Ｂの振動時に本実施形態の積層セラミックコンデンサ１の外部電極４ａ，４ｂに加わる応力Ｆの一例を示す正面図である。図５において、図２と共通する構成には同一の符号を付し、その説明は省略する。
【0047】
積層セラミックコンデンサ１は回路基板Ｂに実装されている。回路基板Ｂが矢印Ｖで示されるように振動して撓むと、各外部電極４ａ，４ｂの両端には、角部１００ａ，１００ｂの表面に対して略直交方向に応力Ｆが加わる。
【0048】
符号Ｍは、一方の角部１００ａ近傍の領域ｍの拡大図を示す。なお、拡大図において、はんだＳの図示は省略する。各外部電極４ａの両側の端点Ｐｕ，Ｐｄには、角部１００ａの円弧状の外縁における接線Ｌに対して略直交方向に応力Ｆが作用する。ここで、端点Ｐｕ，Ｐｄは、角部１００ａの外縁をなす円弧の両端間の曲面上に位置する。
【0049】
このため、各端点Ｐｕ，Ｐｄに加わる応力Ｆは、Ｘ軸方向の分力Ｆｘ及びＹ軸方向の分力Ｆｙに分解可能である。このように、各端点Ｐｕ，Ｐｄの応力Ｆが分散されるため、外部電極４ａを積層チップ１０から引きはがそうとする力が緩和される。これにより外部電極４ａの剥離が抑制される。なお、他方の外部電極４ｂの剥離も上記と同様の作用により抑制される。
【0050】
このように、積層セラミックコンデンサ１によると、静電容量を増加させることができるとともに、外部電極４ａ，４ｂの剥離を抑制することができる。なお、積層セラミックコンデンサ１の内部電極層２について、外部電極４ａ，４ｂと接しない角部２０ｂの切り欠き形状には限定がない。
【0051】
図６～図８は、内部電極層２の角部２０ｂａ～２０ｂｃの切り欠き形状が異なる他の積層セラミックコンデンサ１ａ～１ｃの断面図である。図６～図８において、図２と共通する構成には同一の符号を付し、その説明は省略する。
【0052】
図６～図８の各例において、外部電極４ａに接する一方の角部２０ａの外縁形状は、上記の積層セラミックコンデンサ１と同様に円弧となる。他方の角部２０ｂａ～２０ｂｃは、第３角部の一例であり、他方の外部電極４ｂと接しないように切り欠かれている。
【0053】
図６の角部２０ｂａは、四角形の角を正方形状に切り取った形を有する。図７の角部２０ｂｂは、四角形の角を中心角９０度の扇形形状に切り取った形を有する。図８の角部２０ｂｃは、四角形の角を台形形状に切り取った形を有する。このように、角部２０ｂａ～２０ｂｃは切り欠き形状を有するため、外部電極４ｂから離間して絶縁することができる。なお、各例において最小間隔ｄは、角部２０ｂａ～２０ｂｃと外部電極４ｂとの間の最短距離である。
【0054】
（積層セラミックコンデンサの製造工程）
図９は、積層セラミックコンデンサ１，１ａ～１ｃの製造工程の一例を示す。積層セラミックコンデンサ１，１ａ～１ｃの製造工程は、セラミック電子部品の製造方法の一例である。
図９は、積層セラミックコンデンサ１，１ａ～１ｃの製造工程の一例を示す。積層セラミックコンデンサ１，１ａ～１ｃの製造工程は、セラミック電子部品の製造方法の一例である。
【0055】
（グリーンシート成形工程）
まずグリーンシート成形工程Ｓｔ１が行われる。グリーンシート成形工程Ｓｔ１は、誘電体グリーンシートを準備する工程の一例である。
まずグリーンシート成形工程Ｓｔ１が行われる。グリーンシート成形工程Ｓｔ１は、誘電体グリーンシートを準備する工程の一例である。
【0056】
例えばグリーンシート成形工程Ｓｔ１では、セラミック粉末に各種の添加化合物（焼結補助剤など）を添加することで得た誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み４（μｍ）以上の誘電体グリーンシートを塗工して乾燥させる。基材は、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。
【0057】
なお、セラミック粉末の添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが用いられる。
【0058】
（内部電極印刷工程）
次に内部電極印刷工程Ｓｔ２が行われる。内部電極印刷工程Ｓｔ２は、金属導電ペーストにより誘電体グリーンシートの表面に略矩形状の内部電極パターンを印刷する工程の一例である。内部電極印刷工程Ｓｔ２では、基材上の誘電体グリーンシートに、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷やグラビア印刷等により印刷することで、複数の内部電極パターンを互いに離間させて成膜する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層３の主成分セラミックと同じであることが好ましい。
次に内部電極印刷工程Ｓｔ２が行われる。内部電極印刷工程Ｓｔ２は、金属導電ペーストにより誘電体グリーンシートの表面に略矩形状の内部電極パターンを印刷する工程の一例である。内部電極印刷工程Ｓｔ２では、基材上の誘電体グリーンシートに、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷やグラビア印刷等により印刷することで、複数の内部電極パターンを互いに離間させて成膜する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層３の主成分セラミックと同じであることが好ましい。
【0059】
図１０は、内部電極パターン６０Ａ，６０Ｂが印刷された誘電体グリーンシート５の一例を示す平面図である。本例では、図６に示される正方形の切り欠き形状の角部２０ｂａを有する、内部電極層２に対応する誘電体グリーンシート５を挙げる。なお、積層工程Ｓｔ３において誘電体グリーンシート５は図中の点線に沿ってカットされる。
【0060】
誘電体グリーンシート５には、一例として４つの内部電極パターン６０Ａ，６０Ｂが印刷されている。各内部電極パターン６０Ａ，６０Ｂは略矩形形状を有する。各内部電極パターン６０Ａ，６０Ｂには、正方形の切り欠き６００が設けられている。切り欠き６００は内部電極層２の角部２０ｂａに該当する。
【0061】
内部電極パターン６０Ａと内部電極パターン６０Ｂは、略矩形形状における切り欠き６００の位置が相違する。このため、積層工程Ｓｔ３において積層チップ１０を生成するとき、内部電極パターン６０Ａと内部電極パターン６０Ｂは交互に積層される。これにより、内部電極層２の角部２０ｂａは、積層チップ１０の積層方向に沿って下面１０Ａ側の辺２Ａの一端に互い違いに設けられる。
【0062】
また、誘電体グリーンシート５には、識別マーク６５が印刷されている。識別マーク６５は、積層工程Ｓｔ３における積層面を識別する。なお、内部電極パターン６０Ａ，６０Ｂは本例に限定されない。例えば、以下の例のように内部電極パターン同士がマージンで隔てられることなく、互いに隣接してもよい。
【0063】
【0064】
誘電体グリーンシート５には、一組の内部電極パターン６１Ａ，６１Ｂを含む２つの一面隣接パターン６１が印刷されている。内部電極パターン６１Ａ，６１Ｂは上記の内部電極パターン６０Ａ，６０Ｂとそれぞれ同様の形状を有する。一面隣接パターン６１において、一組の内部電極パターン６１Ａ，６１Ｂは、矢印で示される一辺を共有するように互いに隣接する。この隣接部分には、誘電体が露出したマージン部分Ｍが設けられていない。
【0065】
また、一面隣接パターン６１は、矩形状の切り欠き６１０を有する。切り欠き６１０は各内部電極パターン６１Ａ，６１Ｂから得られる内部電極層２の角部２０ｂａに該当する。
【0066】
内部電極パターン６１Ａと内部電極パターン６１Ｂは、略矩形形状における切り欠き６１０の位置が相違する。このため、積層工程Ｓｔ３において積層チップ１０を生成するとき、内部電極パターン６１Ａと内部電極パターン６１Ｂは交互に積層される。これにより、内部電極層２の角部２０ｂａは、積層チップ１０の積層方向に沿って下面１０Ａ側の辺２Ａの一端に互い違いに設けられる。
【0067】
符号５１は、複数の誘電体グリーンシート５を積層して積層チップ１０単位で切断した後の内部電極パターン６１Ａの誘電体層である。他方の内部電極パターン６１Ｂと共有していた一辺に対応する切断面Ｓａには、積層チップ１０に応じた高さと所定の厚みを有するサイドマージン部Ｍａが貼り合わせられる。サイドマージン部Ｍａは、誘電体グリーンシート５と同じ組成の誘電体シートとして形成される。なお、サイドマージン部Ｍａは、これと同じ組成の他の接合シート（不図示）を介して切断面に貼り合わせられる。
【0068】
【0069】
誘電体グリーンシート５には、二組の内部電極パターン６２Ａ，６２Ｂを含む二面隣接パターン６２が印刷されている。内部電極パターン６２Ａ，６２Ｂは上記の内部電極パターン６０Ａ，６０Ｂとそれぞれ同様の形状を有する。二面隣接パターン６２において、各内部電極パターン６２Ａ，６２Ｂは、矢印で示される２つの辺を共有するように互いに隣接する。この隣接部分には、誘電体が露出したマージン部分Ｍが設けられていない。
【0070】
また、二面隣接パターン６２は、矩形状の切り欠き６２０を有する。切り欠き６２０は各内部電極パターン６２Ａ，６２Ｂから得られる内部電極層２の角部２０ｂａに該当する。
【0071】
内部電極パターン６２Ａと内部電極パターン６２Ｂは、略矩形形状における切り欠き６２０の位置が相違する。このため、積層工程Ｓｔ３において積層チップ１０を生成するとき、内部電極パターン６２Ａと内部電極パターン６２Ｂは交互に積層される。これにより、内部電極層２の角部２０ｂａは、積層チップ１０の積層方向に沿って下面１０Ａ側の辺２Ａの一端に互い違いに設けられる。
【0072】
符号５２は、複数の誘電体グリーンシート５を積層して積層チップ１０単位で切断した後の内部電極パターン６２Ａの誘電体層である。他の内部電極パターン６２Ｂと共有していた２つの辺に対応する切断面Ｓａ，Ｓｂには、一面隣接パターン６１の場合と同様に、積層チップ１０に応じた高さと所定の厚みを有するサイドマージン部Ｍａ，Ｍｂがそれぞれ貼り合わせられる。
【0073】
【0074】
誘電体グリーンシート５には、複数組の内部電極パターン６３Ａ，６３Ｂが所定方向に配列された三面隣接パターン６３が印刷されている。内部電極パターン６３Ａ，６３Ｂは上記の内部電極パターン６０Ａ，６０Ｂとそれぞれ同様の形状を有する。三面隣接パターン６３において、内部電極パターン６３Ａ，６３Ｂは交互に配列されており、各内部電極パターン６３Ａ，６３Ｂは、矢印で示される３つの辺を共有するように互いに隣接する。この隣接部分には、誘電体が露出したマージン部分Ｍが設けられていない。
【0075】
また、三面隣接パターン６３は、正方形状の切り欠き６３０を有する。切り欠き６３０は各内部電極パターン６３Ａ，６３Ｂから得られる内部電極層２の角部２０ｂａに該当する。
【0076】
内部電極パターン６３Ａと内部電極パターン６３Ｂは、略矩形形状における切り欠き６３０の位置が相違する。このため、積層工程Ｓｔ３において積層チップ１０を生成するとき、内部電極パターン６３Ａと内部電極パターン６３Ｂは交互に積層される。これにより、内部電極層２の角部２０ｂａは、積層チップ１０の積層方向に沿って下面１０Ａ側の辺２Ａの一端に互い違いに設けられる。
【0077】
符号５３は、複数の誘電体グリーンシート５を積層して積層チップ１０単位で切断した後の内部電極パターン６３Ａの誘電体層である。他の内部電極パターン６３Ｂと共有していた３つの辺に対応する切断面Ｓａ，Ｓｂ，Ｓｃには、一面隣接パターン６１の場合と同様に、積層チップ１０に応じた高さと所定の厚みを有するサイドマージン部Ｍａ，Ｍｂ，Ｍｃがそれぞれ貼り合わせられる。
【0078】
【0079】
誘電体グリーンシート５には、内部電極パターン６４Ａ，６４Ｂが縦横に交互に配列された四面隣接パターン６４が印刷されている。内部電極パターン６４Ａ，６４Ｂは上記の内部電極パターン６０Ａ，６０Ｂとそれぞれ同様の形状を有する。四面隣接パターン６４において、各内部電極パターン６４Ａ，６４Ｂは、矢印で示される４つの辺を共有するように互いに隣接する。この隣接部分には、誘電体が露出したマージン部分Ｍが設けられていない。
【0080】
また、四面隣接パターン６４は、正方形状の切り欠き６４０を有する。切り欠き６４０は各内部電極パターン６４Ａ，６４Ｂから得られる内部電極層２の角部２０ｂａに該当する。
【0081】
内部電極パターン６４Ａと内部電極パターン６４Ｂは、略矩形形状における切り欠き６４０の位置が相違する。このため、積層工程Ｓｔ３において積層チップ１０を生成するとき、内部電極パターン６４Ａと内部電極パターン６４Ｂは交互に積層される。これにより、内部電極層２の角部２０ｂａは、積層チップ１０の積層方向に沿って下面１０Ａ側の辺２Ａの一端に互い違いに設けられる。
【0082】
このように、内部電極印刷工程Ｓｔ２は、内部電極パターン６０Ａ～６４Ａ，６０Ｂ～６４Ｂにおいて、外部電極４ａ，４ｂと接しないように切り欠かれた角部２０ｂを形成する。
【0083】
符号５４は、複数の誘電体グリーンシート５を積層して積層チップ１０単位で切断した後の内部電極パターン６４Ａの誘電体層である。他の内部電極パターン６４Ｂと共有していた２つの辺に対応する切断面Ｓａ，Ｓｂ，Ｓｃ，Ｓｄには、一面隣接パターン６１の場合と同様に、積層チップ１０に応じた高さと所定の厚みを有するサイドマージン部Ｍａ，Ｍｂ，Ｍｃ，Ｍｄがそれぞれ貼り合わせられる。
【0084】
次に他の切り欠き形状の例を挙げる。以下の例では、三面隣接パターン６３を挙げるが、他の隣接パターンにも以下の切り欠き形状を用いることができる。
【0085】
【0086】
誘電体グリーンシート５には、複数組の内部電極パターン６３Ａａ，６３Ｂａが所定方向に配列された三面隣接パターン６３ａが印刷されている。内部電極パターン６３Ａａ，６３Ｂａは上記の内部電極パターン６０Ａ，６０Ｂとそれぞれ同様の形状を有する。三面隣接パターン６３ａにおいて、内部電極パターン６３Ａａ，６３Ｂａは交互に配列されており、各内部電極パターン６３Ａａ，６３Ｂａは、隣接する内部電極パターン６３Ｂａ，６３Ａａと３つの辺を共有している。
【0087】
また、三面隣接パターン６３ａは、ダイヤ形状の切り欠き６３０ａを有する。このため、各内部電極パターン６３Ａａ，６３Ｂａから、図２に示されるような三角形の切り欠き形状を有する角部２０ｂを備える内部電極層２が得られる。
【0088】
【0089】
誘電体グリーンシート５には、複数組の内部電極パターン６３Ａｂ，６３Ｂｂが所定方向に配列された三面隣接パターン６３ｂが印刷されている。内部電極パターン６３Ａｂ，６３Ｂｂは上記の内部電極パターン６０Ａ，６０Ｂとそれぞれ同様の形状を有する。三面隣接パターン６３ｂにおいて、内部電極パターン６３Ａｂ，６３Ｂｂは交互に配列されており、各内部電極パターン６３Ａｂ，６３Ｂｂは、隣接する内部電極パターン６３Ｂｂ，６３Ａｂと３つの辺を共有している。
【0090】
また、三面隣接パターン６３ｂは、丸形状の切り欠き６３０ｂを有する。このため、各内部電極パターン６３Ａｂ，６３Ｂｂから、図７に示されるような扇形の切り欠き形状を有する角部２０ｂｂを備える内部電極層２が得られる。
【0091】
【0092】
誘電体グリーンシート５には、複数組の内部電極パターン６３Ａｃ，６３Ｂｃが所定方向に配列された三面隣接パターン６３ｃが印刷されている。内部電極パターン６３Ａｃ，６３Ｂｃは上記の内部電極パターン６０Ａ，６０Ｂとそれぞれ同様の形状を有する。三面隣接パターン６３ｃにおいて、内部電極パターン６３Ａｃ，６３Ｂｃは交互に配列されており、各内部電極パターン６３Ａｃ，６３Ｂｃは、隣接する内部電極パターン６３Ｂｃ，６３Ａｃと３つの辺を共有している。
【0093】
また、三面隣接パターン６３ｃは、六角形状の切り欠き６３０ｃを有する。このため、各内部電極パターン６３Ａｃ，６３Ｂｃから、図８に示されるような台形の切り欠き形状を有する角部２０ｂｃを備える内部電極層２が得られる。
【0094】
（積層工程）
再び図９を参照すると、内部電極印刷工程Ｓｔ２の後、積層工程Ｓｔ３が行われる。積層工程Ｓｔ３では、内部電極パターン６０Ａ～６４Ａ，６０Ｂ～６４Ｂが印刷された誘電体グリーンシート５を積層することにより略直方体形状の積層チップ１０を形成する。上述したように、内部電極パターン６０Ａ～６４Ａと内部電極パターン６０Ｂ～６４Ｂは積層方向に沿って交互に積層される。積層後の誘電体グリーンシート５を上記の点線に沿ってカットすることにより個別の積層チップ１０が得られる。
再び図９を参照すると、内部電極印刷工程Ｓｔ２の後、積層工程Ｓｔ３が行われる。積層工程Ｓｔ３では、内部電極パターン６０Ａ～６４Ａ，６０Ｂ～６４Ｂが印刷された誘電体グリーンシート５を積層することにより略直方体形状の積層チップ１０を形成する。上述したように、内部電極パターン６０Ａ～６４Ａと内部電極パターン６０Ｂ～６４Ｂは積層方向に沿って交互に積層される。積層後の誘電体グリーンシート５を上記の点線に沿ってカットすることにより個別の積層チップ１０が得られる。
【0095】
（研磨工程）
次に研磨工程Ｓｔ４が行われる。研磨工程Ｓｔ４では、積層チップ１０を例えばバレル研磨などの手法により研磨する。これにより、積層チップ１０の角部１００ａを、それぞれ外側に凸となる円弧状に丸め、また、各内部電極層２の角部２０ａを、外側に凸となる弧状に丸めて、積層チップ１０の角部１００ａに露出させる。なお、角部１００ａ，１００ｂの外縁は、円弧状に限定されず、丸みのある他の形状を有してもよい。
次に研磨工程Ｓｔ４が行われる。研磨工程Ｓｔ４では、積層チップ１０を例えばバレル研磨などの手法により研磨する。これにより、積層チップ１０の角部１００ａを、それぞれ外側に凸となる円弧状に丸め、また、各内部電極層２の角部２０ａを、外側に凸となる弧状に丸めて、積層チップ１０の角部１００ａに露出させる。なお、角部１００ａ，１００ｂの外縁は、円弧状に限定されず、丸みのある他の形状を有してもよい。
【0096】
（焼成工程）
次に焼成工程Ｓｔ５が行われる。焼成工程Ｓｔ５では、積層チップ１０を、２５０～５００℃のＮ２雰囲気中で脱バインダ処理した後に、酸素分圧１０－８～１０－１３ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成することで、積層チップ１０内の各粒子が焼結する。
次に焼成工程Ｓｔ５が行われる。焼成工程Ｓｔ５では、積層チップ１０を、２５０～５００℃のＮ２雰囲気中で脱バインダ処理した後に、酸素分圧１０－８～１０－１３ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成することで、積層チップ１０内の各粒子が焼結する。
【0097】
（再酸化処理工程）
次に再酸化処理工程Ｓｔ６が行われる。再酸化処理工程Ｓｔ６では、Ｎ２ガス雰囲気において６００～１０００℃で再酸化処理が行われる。
次に再酸化処理工程Ｓｔ６が行われる。再酸化処理工程Ｓｔ６では、Ｎ２ガス雰囲気において６００～１０００℃で再酸化処理が行われる。
【0098】
（外部電極形成工程）
次に外部電極形成工程Ｓｔ７が行われる。外部電極形成工程Ｓｔ７では、金属粉末、ガラスフリット、バインダ、および溶剤を含む金属ペーストを積層チップ２の角部１００ａ，１００ｂに塗布し、乾燥させる。これにより、外部電極４ａ，４ｂが形成される。ここで外部電極４ａ，４ｂは、積層チップ１０の積層方向の正面視で、Ｘ軸方向及びＹ方向において例えば半径Ｒより１０（μｍ）だけ長くなるように形成される。なお、バインダおよび溶剤は、焼き付けによって蒸発する。金属ペーストの塗布手段としては、以下に述べるように例えばスパッタリング法及びディップ法が挙げられる。
次に外部電極形成工程Ｓｔ７が行われる。外部電極形成工程Ｓｔ７では、金属粉末、ガラスフリット、バインダ、および溶剤を含む金属ペーストを積層チップ２の角部１００ａ，１００ｂに塗布し、乾燥させる。これにより、外部電極４ａ，４ｂが形成される。ここで外部電極４ａ，４ｂは、積層チップ１０の積層方向の正面視で、Ｘ軸方向及びＹ方向において例えば半径Ｒより１０（μｍ）だけ長くなるように形成される。なお、バインダおよび溶剤は、焼き付けによって蒸発する。金属ペーストの塗布手段としては、以下に述べるように例えばスパッタリング法及びディップ法が挙げられる。
【0099】
図１８は、スパッタリング法による外部電極４ａ，４ｂの形成手法の一例を示す図である。スパッタリング装置の真空チャンバ７０内において、振込治具７１には複数個の積層チップ１０が傾斜姿勢で保持されている。このとき、各積層チップ１０の角部１００ａは、振込治具７１からイオン放出器７２に対し露出している。
【0100】
イオン放出器７２は、各積層チップ１０の角部１００ａに対し、一例としてＮｉイオンを放出する。これにより、角部１００ａ上に外部電極４ａ，４ｂとしてＮｉ膜が形成される。また、角部１００ａと同様に、他方の角部１００ｂにも外部電極４ａ，４ｂとしてＮｉ膜が形成される。なお、スパッタリングの手法は、本例のようなイオンビームスパッタリングに限定されず、マグネトロン方式が用いられてもよい。
【0101】
図１９は、ディップ法による外部電極４ａ，４ｂの形成手法の一例を示す図である。ディップ槽には、金属ペースト８１が貯留されている。保持装置８０は、一方向に配列された複数個の積層チップ１０を保持する。保持装置８０は各積層チップ１０の角部１００ａが金属ペーストに浸るように移動する。これにより角部１００ａに金属ペーストが塗布されて外部電極４ａ，４ｂが形成される。また、角部１００ａと同様に、他方の角部１００ｂにも金属ペーストが塗布される。なお、ディップ法を用いる場合、焼成工程Ｓｔ５より前にディップ法により外部電極形成工程Ｓｔ７を実行することも可能である。
【0102】
（めっき処理工程）
再び図９を参照すると、外部電極形成工程Ｓｔ７の後にめっき処理工程Ｓｔ８が行われる。めっき処理工程Ｓｔ８では、外部電極４ａ，４ｂ上にめっき処理によりＣｕ，Ｎｉ，Ｓｎ等の金属コーティングが行われる。なお、めっきの厚みは、例えば約３（μｍ）としてもよい。以上の工程により、上述した積層セラミックコンデンサ１，１ａが完成する。
再び図９を参照すると、外部電極形成工程Ｓｔ７の後にめっき処理工程Ｓｔ８が行われる。めっき処理工程Ｓｔ８では、外部電極４ａ，４ｂ上にめっき処理によりＣｕ，Ｎｉ，Ｓｎ等の金属コーティングが行われる。なお、めっきの厚みは、例えば約３（μｍ）としてもよい。以上の工程により、上述した積層セラミックコンデンサ１，１ａが完成する。
【0103】
積層セラミックコンデンサ１，１ａ～１ｃの製造工程によると、積層セラミックコンデンサ１，１ａ～１ｃと同様の効果が得られる。
【実施例0104】
次に実施例の積層セラミックコンデンサ１の評価結果を述べる。
【0105】
【表1】
【0106】
（剥がれ率及びショート発生率）
表１は積層セラミックコンデンサ１，９の評価結果を示す。評価では、Ｎｏ．１～６のサンプルを１００個ずつ試験に用いた。Ｎｏ．１のサンプルは、上記の比較のための例（以下、比較例と表記）の積層セラミックコンデンサ９（図４参照）であり、Ｎｏ．２～７のサンプルは、実施例の積層セラミックコンデンサ１である。
表１は積層セラミックコンデンサ１，９の評価結果を示す。評価では、Ｎｏ．１～６のサンプルを１００個ずつ試験に用いた。Ｎｏ．１のサンプルは、上記の比較のための例（以下、比較例と表記）の積層セラミックコンデンサ９（図４参照）であり、Ｎｏ．２～７のサンプルは、実施例の積層セラミックコンデンサ１である。
【0107】
評価では、外部電極４ａ，４ｂの剥離試験を行った。外部電極４ａ，４ｂにおいて、１００個の積層セラミックコンデンサ１，９のうち、回路基板の６７（Ｈｚ）の振動により外部電極４ａ，４ｂが剥離した積層セラミックコンデンサ１の個数を「剥がれ率」と表記する。
【0108】
評価では、外部電極４ａ，４ｂのショート試験を行った。ショート試験において、１００個の積層セラミックコンデンサ１，９のうち、切り欠き形状の内部電極層２の角部２０ｂと外部電極４ａ，４ｂとの間のショートの発生率（％）を調べた。
【0109】
積層セラミックコンデンサ１，９のサイズは１００５サイズとした。積層チップ１０の幅Ｌ１は１０００（μｍ）とし、積層チップ１０の高さＨ１は５００（μｍ）とした。内部電極層２の幅Ｌ２は９７０（μｍ）とし、内部電極層２の高さＨ２は４７０（μｍ）とした。内部電極層２に対する誘電体層３のＸ軸方向及びＹ軸方向のマージンの幅ａ，ｂは、ともに１５（μｍ）とした。また、外部電極４ａ，４ｂの厚みは平均２（μｍ）とした。
【0110】
また、積層チップ１０の誘電体層３はチタン酸バリウムを主成分とし、内部電極層２はニッケルを主成分とし、外部電極４ａ，４ｂはニッケルを主成分とした。
【0111】
実施例の角部１００ａの半径Ｒは、内部電極層２の角部２０ａが露出するように、誘電体層３のマージンの幅ａ（＝ｂ）に対してＲ＞３．５×ａを満たす値に設定した。外部電極長は、Ｎｏ．１のサンプルの場合、積層チップ９０の積層方向の正面視において積層チップ９０と接触する外部電極９１，９２の外縁の長さを示し、Ｎｏ．２～７のサンプルの場合、積層チップ１０の積層方向の正面視において積層チップ１０と接触する外部電極４ａ，４ｂの外縁の長さ（＝ｅ＋ｆ＋ｇ）を示す。
【0112】
（サンプルＮｏ．１）
外部電極長は３００（μｍ）とした。上述したように、積層セラミックコンデンサ９の外部電極９１，９２は積層チップ９０の下面９０Ａに設けられているため、応力Ｆｖを分散できず、Ｚ軸方向に集中する。このため、サンプルＮｏ．１～７中で剥がれ率は最も高くなった。また、積層セラミックコンデンサ９の内部電極層９３は、リード部９３０を介して外部電極９１，９２と接続されるため、非接続対象の外部電極９１，９２と内部電極層９３の間隔が実施例のサンプルＮｏ．２～７より大きい。このため、非接続対象の外部電極９１，９２と内部電極層９３との間のショートは発生しなかった。しかし、剥がれ率の高さが高いため、評価結果は不可とした。
外部電極長は３００（μｍ）とした。上述したように、積層セラミックコンデンサ９の外部電極９１，９２は積層チップ９０の下面９０Ａに設けられているため、応力Ｆｖを分散できず、Ｚ軸方向に集中する。このため、サンプルＮｏ．１～７中で剥がれ率は最も高くなった。また、積層セラミックコンデンサ９の内部電極層９３は、リード部９３０を介して外部電極９１，９２と接続されるため、非接続対象の外部電極９１，９２と内部電極層９３の間隔が実施例のサンプルＮｏ．２～７より大きい。このため、非接続対象の外部電極９１，９２と内部電極層９３との間のショートは発生しなかった。しかし、剥がれ率の高さが高いため、評価結果は不可とした。
【0113】
（サンプルＮｏ．２）
角部２０ｂと外部電極４ｂの最小間隔ｄを１５（μｍ）とした。角部２０ａの曲げの半径Ｒを５５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８６．３９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。しかし、サンプルＮｏ．１～７中で最小間隔ｄが小さいため、ショート発生率が７７（％）となった。このため、評価結果は良とした。
角部２０ｂと外部電極４ｂの最小間隔ｄを１５（μｍ）とした。角部２０ａの曲げの半径Ｒを５５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８６．３９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。しかし、サンプルＮｏ．１～７中で最小間隔ｄが小さいため、ショート発生率が７７（％）となった。このため、評価結果は良とした。
【0114】
（サンプルＮｏ．３）
角部２０ｂと外部電極４ｂの最小間隔ｄを１９（μｍ）とした。角部２０ａの曲げの半径Ｒを５５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８６．３９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。しかし、サンプルＮｏ．１～７中で最小間隔ｄが小さいため、ショート発生率が８（％）となった。このため、評価結果は良とした。
角部２０ｂと外部電極４ｂの最小間隔ｄを１９（μｍ）とした。角部２０ａの曲げの半径Ｒを５５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８６．３９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。しかし、サンプルＮｏ．１～７中で最小間隔ｄが小さいため、ショート発生率が８（％）となった。このため、評価結果は良とした。
【0115】
（サンプルＮｏ．４）
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを１００（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＞ｅかつｇ＞ｆを満たすように設定した。外部電極長は１５７．０８（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが大きく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より長いため、外部電極４ａと誘電体層３の接触面積が減少して、外部電極４ａと積層チップ１０の結合力が弱くなる。また、サンプルＮｏ．１～７中では外部電極長が長いため、外部電極４ａ，４ｂに加わる応力の大きさが増加する。このため、剥がれ率は１（％）となった。しかし、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率が０（％）となった。このため、評価結果は良とした。
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを１００（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＞ｅかつｇ＞ｆを満たすように設定した。外部電極長は１５７．０８（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが大きく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より長いため、外部電極４ａと誘電体層３の接触面積が減少して、外部電極４ａと積層チップ１０の結合力が弱くなる。また、サンプルＮｏ．１～７中では外部電極長が長いため、外部電極４ａ，４ｂに加わる応力の大きさが増加する。このため、剥がれ率は１（％）となった。しかし、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率が０（％）となった。このため、評価結果は良とした。
【0116】
（サンプルＮｏ．５）
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを５２．５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８２．４７（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。また、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率は０（％）となった。このため、評価結果は優とした。
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを５２．５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８２．４７（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。また、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率は０（％）となった。このため、評価結果は優とした。
【0117】
（サンプルＮｏ．６）
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを５５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８６．３９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。また、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率は０（％）となった。このため、評価結果は優とした。
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを５５（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＜ｅかつｇ＜ｆを満たすように設定した。外部電極長は８６．３９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが小さく、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）より短いため、剥がれ率は０（％）となった。また、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率は０（％）となった。このため、評価結果は優とした。
【0118】
（サンプルＮｏ．７）
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを８７．４（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＝ｅ＝ｆを満たすように設定した。外部電極長は１３７．２９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが大きいが、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）と同じであるため、剥がれ率は０（％）となった。また、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率は０（％）となった。このため、評価結果は優とした。
角部２０ｂと外部電極４ｂの最小間隔ｄを２０（μｍ）とした。角部２０ａの曲げの半径Ｒを８７．４（μｍ）とした。また、角部１００ａの外縁の長さについて、ｇ＝ｅ＝ｆを満たすように設定した。外部電極長は１３７．２９（μｍ）とした。サンプルＮｏ．１～７中では半径Ｒが大きいが、角部１００ａにおいて内部電極層２の露出する外縁（ｇ）が両側の外縁（ｅ，ｆ）と同じであるため、剥がれ率は０（％）となった。また、サンプルＮｏ．１～７中で最小間隔ｄが大きいため、ショート発生率は０（％）となった。このため、評価結果は優とした。
【0119】
以上より、角部１００ａの外縁の長さ（ｇ，ｅ，ｆ）に関し、積層チップ１０を積層方向で正面視したときに外部電極４ａに覆われた角部１００ａの外縁のうち、内部電極層２の角部２０ａが露出する外縁の長さｇは、その外縁の両側の他の外縁の長さｅ，ｆ以下とすることで、外部電極４ａの剥がれ率をさらに好適に抑制することができる。
【0120】
また、角部１００ａの半径Ｒは、５２．５～１００（μｍ）である場合、外部電極４ａの剥がれ率をさらに好適に抑制することができる。さらに、半径Ｒが１００（μｍ）であるサンプルＮｏ．４では剥がれ率が１（％）であったことから、半径Ｒは小さいほど、剥がれ率が小さくなり、好ましいことが理解される。
【0121】
また、ショート発生率に関し、最小間隔ｄが１５（μｍ）以上である場合、ショート発生率を７７（％）以下に抑制することができる。さらに、最小間隔ｄが１９（μｍ）以上である場合、ショート発生率を８（％）以下に抑制することができ、好ましくは最小間隔ｄが２０（μｍ）以上である場合、ショート発生率を０（％）以下に抑制することができる。このように、ショート発生率は、最小間隔ｄが大きいほど、改善される。
【0122】
（静電容量の評価）
次に積層セラミックコンデンサ１の静電容量を比較例の積層セラミックコンデンサ９と比較して評価した結果を示す。
次に積層セラミックコンデンサ１の静電容量を比較例の積層セラミックコンデンサ９と比較して評価した結果を示す。
【0123】
【表2】
【0124】
表２は、１００５サイズの積層セラミックコンデンサ１，９の高さＨ１が５００（μｍ）である場合と、高さＨ１が１８０（μｍ）である場合とについて、単位高さ当たりの実効容量面積及び容量比を示す。なお、比較例の積層セラミックコンデンサ９の高さは、外部電極９１，９２の厚みを除いた積層チップ９０の高さである。
【0125】
実効容量面積は、積層方向で正面視した場合の内部電極層２，９３の面積を高さＨ１で除算することで算出した。高さＨ１が５００（μｍ）である場合、実施例の実効容量面積は、比較例の実効容量面積の約１．１１倍となった。高さＨ１が１８０（μｍ）である場合、実施例の実効容量面積は、比較例の実効容量面積の約１．２１倍となった。これは、上述したように、実施例の積層セラミックコンデンサ１の内部電極層２は、比較例の積層セラミックコンデンサ９とは異なりリード部９３０を有していないため、その分だけ面積が増加しているためである。
【0126】
容量比については、比較例の積層セラミックコンデンサ９の容量比を１００（％）として、実施例の積層セラミックコンデンサ１の容量比を算出した。実施例の積層セラミックコンデンサ１は、実効容量面積の比に従って、高さＨ１が５００（μｍ）である場合、比較例より７．７３（％）だけ大きく、高さＨ１が１８０（μｍ）である場合、比較例より２１．２５（％）だけ大きい。このように、実施例の積層セラミックコンデンサ１によると、比較例の積層セラミックコンデンサ９より静電容量を増加させることができる。
【0127】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0128】
１，１ａ～１ｃ，９ 積層セラミックコンデンサ
２，９３ 内部電極層
３ 誘電体層
１０，９０ 積層チップ
２０ａ，２０ｂ，２０ｂａ～２０ｂｃ，１００ａ，１００ｂ 角部
４ａ，４ｂ，９１，９２ 外部電極
５ 誘電体グリーンシート
１０Ａ，９０Ａ 下面
６０Ａ～６４Ａ，６０Ｂ～６４Ｂ 内部電極パターン
２，９３ 内部電極層
３ 誘電体層
１０，９０ 積層チップ
２０ａ，２０ｂ，２０ｂａ～２０ｂｃ，１００ａ，１００ｂ 角部
４ａ，４ｂ，９１，９２ 外部電極
５ 誘電体グリーンシート
１０Ａ，９０Ａ 下面
６０Ａ～６４Ａ，６０Ｂ～６４Ｂ 内部電極パターン
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】