▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023113582
(43)【公開日】2023-08-16
(54)【発明の名称】光検出器デバイスにおける表面格子
(51)【国際特許分類】
H01L 31/10 20060101AFI20230808BHJP
H01L 27/146 20060101ALI20230808BHJP
【ＦＩ】
H01L31/10 A
H01L27/146 D
H01L27/146 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023010575
(22)【出願日】2023-01-27
(31)【優先権主張番号】17/586,001
(32)【優先日】2022-01-27
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】ヘンリー エドワーズ
(72)【発明者】
【氏名】ラミ ヘザール
(72)【発明者】
【氏名】ウダンバラ ワイジェシンゲ
(72)【発明者】
【氏名】ウェンジュアン ファン
(72)【発明者】
【氏名】ゲルド シュッペナー
(57)【要約】 （修正有）
【課題】反射防止に適した表面格子を備える光検出デバイスを提供する。
【解決手段】半導体基板の中に又はその上に配置される一つ又は複数のフォトダイオードと、前記一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子と、を含み、前記表面格子が一つ又は複数の周期性を有し、前記一つ又は複数の周期性の各周期性が、前記半導体基板を横切る第１の横方向に平行な方向に沿った周期を有し、前記周期が、前記第１の横方向に平行な方向に沿った前記一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分に等しいかそれ以下であり、前記一つ又は複数の周期性が複数の異なるピッチを含む。
【選択図】図５
【解決手段】半導体基板の中に又はその上に配置される一つ又は複数のフォトダイオードと、前記一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子と、を含み、前記表面格子が一つ又は複数の周期性を有し、前記一つ又は複数の周期性の各周期性が、前記半導体基板を横切る第１の横方向に平行な方向に沿った周期を有し、前記周期が、前記第１の横方向に平行な方向に沿った前記一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分に等しいかそれ以下であり、前記一つ又は複数の周期性が複数の異なるピッチを含む。
【選択図】図５
【特許請求の範囲】
【請求項1】
半導体デバイス構造であって、
光検出器デバイスを含み、前記光検出器デバイスが、
半導体基板の中に又はその上に配置される一つ又は複数のフォトダイオードと、
前記一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子と、
を含み、前記表面格子が一つ又は複数の周期性を有し、前記一つ又は複数の周期性の各周期性が、前記半導体基板を横切る第１の横方向に平行な方向に沿った周期を有し、前記周期が、前記第１の横方向に平行な方向に沿った前記一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分に等しいかそれ以下であり、前記一つ又は複数の周期性が複数の異なるピッチを含む、
半導体デバイス構造。
光検出器デバイスを含み、前記光検出器デバイスが、
半導体基板の中に又はその上に配置される一つ又は複数のフォトダイオードと、
前記一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子と、
を含み、前記表面格子が一つ又は複数の周期性を有し、前記一つ又は複数の周期性の各周期性が、前記半導体基板を横切る第１の横方向に平行な方向に沿った周期を有し、前記周期が、前記第１の横方向に平行な方向に沿った前記一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分に等しいかそれ以下であり、前記一つ又は複数の周期性が複数の異なるピッチを含む、
半導体デバイス構造。
【請求項2】
請求項１に記載の半導体デバイス構造であって、
前記一つ又は複数の周期性が、第１の周期性及び第２の周期性を含み、
前記第１の周期性の前記周期が、前記複数の異なるピッチのうちの第１のピッチを含み、
前記第２の周期性の前記周期が、前記複数の異なるピッチのうちの第２のピッチを含み、前記第２のピッチが前記第１のピッチとは異なる、
半導体デバイス構造。
前記一つ又は複数の周期性が、第１の周期性及び第２の周期性を含み、
前記第１の周期性の前記周期が、前記複数の異なるピッチのうちの第１のピッチを含み、
前記第２の周期性の前記周期が、前記複数の異なるピッチのうちの第２のピッチを含み、前記第２のピッチが前記第１のピッチとは異なる、
半導体デバイス構造。
【請求項3】
請求項１に記載の半導体デバイス構造であって、前記一つ又は複数の周期性の或る周期性の前記周期が前記複数の異なるピッチを含む、半導体デバイス構造。
【請求項4】
請求項１に記載の半導体デバイス構造であって、
前記一つ又は複数のフォトダイオードが、
前記半導体基板の中又は前記半導体基板の上に配置される第１のサブピクセルフォトダイオードと、
前記半導体基板の中又は前記半導体基板の上に配置される第２のサブピクセルフォトダイオードと、
を含み、前記第１のサブピクセルフォトダイオード及び前記第２のサブピクセルフォトダイオードが共に前記光検出器デバイス内で並列に電気的に接続され、
前記表面格子が、
前記第１のサブピクセルフォトダイオードの表面に配置される第１のサブピクセル表面格子であって、前記第１のサブピクセル表面格子が前記一つ又は複数の周期性のうちの第１の周期性を有し、前記第１の周期性の前記周期が前記複数の異なるピッチのうちの第１のピッチの長さに等しい、前記第１のサブピクセル表面格子と、
前記第２のサブピクセルフォトダイオードの表面に配置される第２のサブピクセル表面格子であって、前記第２のサブピクセル表面格子が前記一つ又は複数の周期性のうちの第２の周期性を有し、前記第２の周期性の前記周期が前記複数の異なるピッチのうちの第２のピッチの長さに等しく、前記第１のピッチと前記第２のピッチとが異なる、前記第２のサブピクセル表面格子と、
を含む、
半導体デバイス構造。
前記一つ又は複数のフォトダイオードが、
前記半導体基板の中又は前記半導体基板の上に配置される第１のサブピクセルフォトダイオードと、
前記半導体基板の中又は前記半導体基板の上に配置される第２のサブピクセルフォトダイオードと、
を含み、前記第１のサブピクセルフォトダイオード及び前記第２のサブピクセルフォトダイオードが共に前記光検出器デバイス内で並列に電気的に接続され、
前記表面格子が、
前記第１のサブピクセルフォトダイオードの表面に配置される第１のサブピクセル表面格子であって、前記第１のサブピクセル表面格子が前記一つ又は複数の周期性のうちの第１の周期性を有し、前記第１の周期性の前記周期が前記複数の異なるピッチのうちの第１のピッチの長さに等しい、前記第１のサブピクセル表面格子と、
前記第２のサブピクセルフォトダイオードの表面に配置される第２のサブピクセル表面格子であって、前記第２のサブピクセル表面格子が前記一つ又は複数の周期性のうちの第２の周期性を有し、前記第２の周期性の前記周期が前記複数の異なるピッチのうちの第２のピッチの長さに等しく、前記第１のピッチと前記第２のピッチとが異なる、前記第２のサブピクセル表面格子と、
を含む、
半導体デバイス構造。
【請求項5】
請求項１に記載の半導体デバイス構造であって、
前記複数の異なるピッチが、第１のピッチと、前記第１のピッチとは異なる第２のピッチとを含み、
前記第１のピッチが、前記第１の横方向に平行な方向に沿って整合された同じタイプの隣り合う物理的特徴の第１のペアの対応する横方向境界の間であり、前記第１のピッチが、前記第１のペアの前記隣り合う物理的特徴の隣り合う横方向境界の間の第１の距離を含み、
前記第２のピッチが、前記第１の横方向に平行な方向に沿って整合された前記同じタイプの隣り合う物理的特徴の第２のペアの対応する横方向境界の間であり、前記第２のピッチが、前記第２のペアの前記隣り合う物理的特徴の隣り合う横方向境界の間の第２の距離を含み、
前記第１の距離が前記第２の距離と等しくない、
半導体デバイス構造。
前記複数の異なるピッチが、第１のピッチと、前記第１のピッチとは異なる第２のピッチとを含み、
前記第１のピッチが、前記第１の横方向に平行な方向に沿って整合された同じタイプの隣り合う物理的特徴の第１のペアの対応する横方向境界の間であり、前記第１のピッチが、前記第１のペアの前記隣り合う物理的特徴の隣り合う横方向境界の間の第１の距離を含み、
前記第２のピッチが、前記第１の横方向に平行な方向に沿って整合された前記同じタイプの隣り合う物理的特徴の第２のペアの対応する横方向境界の間であり、前記第２のピッチが、前記第２のペアの前記隣り合う物理的特徴の隣り合う横方向境界の間の第２の距離を含み、
前記第１の距離が前記第２の距離と等しくない、
半導体デバイス構造。
【請求項6】
請求項１に記載の半導体デバイス構造であって、
前記複数の異なるピッチが、第１のピッチと、前記第１のピッチとは異なる第２のピッチとを含み、
前記第１のピッチが、前記第１の横方向に平行な方向に沿って整合された同じタイプの隣り合う物理的特徴の第１のペアの対応する横方向境界の間であり、前記第１のピッチが前記第１のペアの１つの物理的特徴の第１の横方向寸法を含み、
前記第２のピッチが、前記第１の横方向に平行な方向に沿って整合された前記同じタイプの隣り合う物理的特徴の第２のペアの対応する横方向境界の間であり、前記第２のピッチが、前記第２のペアの１つの物理的特徴の第２の横方向寸法を含み、
前記第１の横方向寸法が前記第２の横方向寸法に等しくない、
半導体デバイス構造。
前記複数の異なるピッチが、第１のピッチと、前記第１のピッチとは異なる第２のピッチとを含み、
前記第１のピッチが、前記第１の横方向に平行な方向に沿って整合された同じタイプの隣り合う物理的特徴の第１のペアの対応する横方向境界の間であり、前記第１のピッチが前記第１のペアの１つの物理的特徴の第１の横方向寸法を含み、
前記第２のピッチが、前記第１の横方向に平行な方向に沿って整合された前記同じタイプの隣り合う物理的特徴の第２のペアの対応する横方向境界の間であり、前記第２のピッチが、前記第２のペアの１つの物理的特徴の第２の横方向寸法を含み、
前記第１の横方向寸法が前記第２の横方向寸法に等しくない、
半導体デバイス構造。
【請求項7】
請求項１に記載の半導体デバイス構造であって、
前記複数の異なるピッチが、第１のピッチと、前記第１のピッチとは異なる第２のピッチとを含み、
前記第１のピッチが、前記第１の横方向に平行な方向に沿って整合された同じタイプの隣り合う物理的特徴の第１のペアの対応する横方向境界の間であり、
前記第２のピッチが、前記第１の横方向に平行な方向に沿って整合された前記同じタイプの隣り合う物理的特徴の第２のペアの対応する横方向境界の間であり、
前記第１のピッチの長さが、前記第２のピッチの長さに等しくない、
半導体デバイス構造。
前記複数の異なるピッチが、第１のピッチと、前記第１のピッチとは異なる第２のピッチとを含み、
前記第１のピッチが、前記第１の横方向に平行な方向に沿って整合された同じタイプの隣り合う物理的特徴の第１のペアの対応する横方向境界の間であり、
前記第２のピッチが、前記第１の横方向に平行な方向に沿って整合された前記同じタイプの隣り合う物理的特徴の第２のペアの対応する横方向境界の間であり、
前記第１のピッチの長さが、前記第２のピッチの長さに等しくない、
半導体デバイス構造。
【請求項8】
請求項１に記載の半導体デバイス構造であって、前記表面格子が、前記一つ又は複数のフォトダイオードの各フォトダイオードにおいて、絶縁領域と、前記絶縁領域によって画定される半導体表面領域とを含み、前記絶縁領域が前記それぞれのフォトダイオードの前記それぞれの表面から前記それぞれのフォトダイオードにおける或る深さまで延在し、前記半導体表面領域が、前記それぞれのフォトダイオードの前記それぞれの表面内にある、半導体デバイス構造。
【請求項9】
請求項１に記載の半導体デバイス構造であって、前記表面格子が、前記一つ又は複数のフォトダイオードの各フォトダイオードにおいて、半導体表面領域と、前記半導体表面領域によって画定された絶縁領域とを含み、前記絶縁領域が前記それぞれのフォトダイオードの前記それぞれの表面から前記それぞれのフォトダイオードにおけるそれぞれの深さまで延在し、前記半導体表面領域が、前記それぞれのフォトダイオードの前記それぞれの表面内にある、半導体デバイス構造。
【請求項10】
請求項１に記載の半導体デバイス構造であって、前記表面格子が、前記一つ又は複数のフォトダイオードの各フォトダイオードにおいて、前記それぞれのフォトダイオードの前記それぞれの表面上又はその上にダミーゲート構造を含む、半導体デバイス構造。
【請求項11】
請求項１に記載の半導体デバイス構造であって、前記表面格子が、前記一つ又は複数のフォトダイオードの各フォトダイオードにおいて、前記それぞれのフォトダイオードの前記それぞれの表面上又はその上にダミーゲート構造を含み、開口が前記ダミーゲート構造を介して延在する、半導体デバイス構造。
【請求項12】
半導体デバイス構造であって、
光検出器デバイスと表面格子とを含み、
前記光検出器デバイスが、
半導体基板の中又は半導体基板の上に配置される第１のサブピクセルフォトダイオードと、
前記半導体基板の中又は半導体基板の上に配置される第２のサブピクセルフォトダイオードと、
を含み、前記第１のサブピクセルフォトダイオードが前記第２のサブピクセルフォトダイオードと並列に電気的に接続され、
前記表面格子が、
前記第１のサブピクセルフォトダイオードの表面に配置される第１のサブピクセル表面格子と、
前記第２のサブピクセルフォトダイオードの表面に配置される第２のサブピクセル表面格子と、
を含み、前記第１のサブピクセル表面格子の構造が、前記第２のサブピクセル表面格子の構造とは異なる、
半導体デバイス構造。
光検出器デバイスと表面格子とを含み、
前記光検出器デバイスが、
半導体基板の中又は半導体基板の上に配置される第１のサブピクセルフォトダイオードと、
前記半導体基板の中又は半導体基板の上に配置される第２のサブピクセルフォトダイオードと、
を含み、前記第１のサブピクセルフォトダイオードが前記第２のサブピクセルフォトダイオードと並列に電気的に接続され、
前記表面格子が、
前記第１のサブピクセルフォトダイオードの表面に配置される第１のサブピクセル表面格子と、
前記第２のサブピクセルフォトダイオードの表面に配置される第２のサブピクセル表面格子と、
を含み、前記第１のサブピクセル表面格子の構造が、前記第２のサブピクセル表面格子の構造とは異なる、
半導体デバイス構造。
【請求項13】
請求項１２に記載の半導体デバイス構造であって、
前記第１のサブピクセル表面格子が第１の周期性を有し、前記第１の周期性が前記半導体基板を横切る第１の横方向に平行な方向に沿っており、前記第１の周期性が、前記第１の横方向に平行な前記第１のサブピクセルフォトダイオードの寸法の半分に等しいかそれ以下であり、前記第１の周期性が、第１のピッチを含む第１の周期を有し、
前記第２のサブピクセル表面格子が第２の周期性を有し、前記第２の周期性が前記第１の横方向に平行な方向に沿っており、前記第２の周期性が、前記第１の横方向に平行な前記第２のサブピクセルフォトダイオードの寸法の半分に等しいかそれ以下であり、前記第２の周期性が、第２のピッチを含む第２の周期を有し、
前記第１のピッチが前記第２のピッチとは異なる、
半導体デバイス構造。
前記第１のサブピクセル表面格子が第１の周期性を有し、前記第１の周期性が前記半導体基板を横切る第１の横方向に平行な方向に沿っており、前記第１の周期性が、前記第１の横方向に平行な前記第１のサブピクセルフォトダイオードの寸法の半分に等しいかそれ以下であり、前記第１の周期性が、第１のピッチを含む第１の周期を有し、
前記第２のサブピクセル表面格子が第２の周期性を有し、前記第２の周期性が前記第１の横方向に平行な方向に沿っており、前記第２の周期性が、前記第１の横方向に平行な前記第２のサブピクセルフォトダイオードの寸法の半分に等しいかそれ以下であり、前記第２の周期性が、第２のピッチを含む第２の周期を有し、
前記第１のピッチが前記第２のピッチとは異なる、
半導体デバイス構造。
【請求項14】
請求項１３に記載の半導体デバイス構造であって
前記第１の周期が前記第１のピッチの長さに等しく、
前記第２の周期が前記第２のピッチの長さに等しい、
半導体デバイス構造。
前記第１の周期が前記第１のピッチの長さに等しく、
前記第２の周期が前記第２のピッチの長さに等しい、
半導体デバイス構造。
【請求項15】
請求項１３に記載の半導体デバイス構造であって、
前記第１のサブピクセル表面格子が第３の周期性を有し、前記第３の周期性が、前記半導体基板を横切る第２の横方向に平行な方向に沿っており、前記第２の横方向が前記第１の横方向に直交しており、前記第３の周期性が前記第１の周期性と同じであり、
前記第２のサブピクセル表面格子が第４の周期性を有し、前記第４の周期が、前記第２の横方向に平行な方向に沿っており、前記第４の周
期性が前記第２の周期性と同じである、
半導体デバイス構造。
前記第１のサブピクセル表面格子が第３の周期性を有し、前記第３の周期性が、前記半導体基板を横切る第２の横方向に平行な方向に沿っており、前記第２の横方向が前記第１の横方向に直交しており、前記第３の周期性が前記第１の周期性と同じであり、
前記第２のサブピクセル表面格子が第４の周期性を有し、前記第４の周期が、前記第２の横方向に平行な方向に沿っており、前記第４の周
期性が前記第２の周期性と同じである、
半導体デバイス構造。
【請求項16】
半導体処理のための方法であって、
光検出器デバイスの一つ又は複数のフォトダイオードを形成することであって、前記一つ又は複数のフォトダイオードが半導体基板の中又は半導体基板の上に配置されて形成されることと、
前記一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子を形成すること、
を含み、
前記表面格子が一つ又は複数の周期性を有し、前記一つ又は複数の周期性の各周期性が周期を有し、前記周期が、前記半導体基板を横切る横方向に平行な方向に沿っており、前記周期が、前記横方向に平行な方向に沿った前記一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分に等しいかそれ以下であり、前記一つ又は複数の周期性が複数の異なるピッチを含む、
方法。
光検出器デバイスの一つ又は複数のフォトダイオードを形成することであって、前記一つ又は複数のフォトダイオードが半導体基板の中又は半導体基板の上に配置されて形成されることと、
前記一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子を形成すること、
を含み、
前記表面格子が一つ又は複数の周期性を有し、前記一つ又は複数の周期性の各周期性が周期を有し、前記周期が、前記半導体基板を横切る横方向に平行な方向に沿っており、前記周期が、前記横方向に平行な方向に沿った前記一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分に等しいかそれ以下であり、前記一つ又は複数の周期性が複数の異なるピッチを含む、
方法。
【請求項17】
請求項１６に記載の方法であって、
前記一つ又は複数の周期性が第１の周期性と第２の周期性とを含み、
前記第１の周期性の前記周期が、前記複数の異なるピッチのうちの第１のピッチを含み、
前記第２の周期性の前記周期が、前記複数の異なるピッチのうちの第２のピッチを含み、前記第２のピッチが前記第１のピッチとは異なる、
方法。
前記一つ又は複数の周期性が第１の周期性と第２の周期性とを含み、
前記第１の周期性の前記周期が、前記複数の異なるピッチのうちの第１のピッチを含み、
前記第２の周期性の前記周期が、前記複数の異なるピッチのうちの第２のピッチを含み、前記第２のピッチが前記第１のピッチとは異なる、
方法。
【請求項18】
請求項１６に記載の方法であって、前記一つ又は複数の周期性の前記周期が、前記複数の異なるピッチを含む、方法。
【請求項19】
請求項１６に記載の方法であって、
前記一つ又は複数のフォトダイオードを形成することが、
前記半導体基板の中又は前記半導体基板の上に配置される第１のサブピクセルフォトダイオードを形成することと、
前記半導体基板の中又は前記半導体基板の上に配置される第２のサブピクセルフォトダイオードを形成することと、
を含み、前記第１のサブピクセルフォトダイオード及び前記第２のサブピクセルフォトダイオードが共に前記光検出器デバイス内で並列に電気的に接続され、
前記表面格子を形成することが、
前記第１のサブピクセルフォトダイオードの表面に配置される第１のサブピクセル表面格子を形成することであって、前記第１のサブピクセル表面格子が前記一つ又は複数の周期性の第１の周期性を有し、前記第１の周期性の前記周期が前記複数の異なるピッチのうちの第１のピッチの長さに等しい、前記第１のサブピクセル表面格子を形成することと、
前記第２のサブピクセルフォトダイオードの表面に配置される第２のサブピクセル表面格子を形成することと、
を含み、前記第２のサブピクセル表面格子が前記一つ又は複数の周期性のうちの第２の周期性を有し、前記第２の周期性の前記周期が、前記複数の異なるピッチのうちの第２のピッチの長さに等しく、前記第１のピッチと前記第２のピッチが異なる、
方法。
前記一つ又は複数のフォトダイオードを形成することが、
前記半導体基板の中又は前記半導体基板の上に配置される第１のサブピクセルフォトダイオードを形成することと、
前記半導体基板の中又は前記半導体基板の上に配置される第２のサブピクセルフォトダイオードを形成することと、
を含み、前記第１のサブピクセルフォトダイオード及び前記第２のサブピクセルフォトダイオードが共に前記光検出器デバイス内で並列に電気的に接続され、
前記表面格子を形成することが、
前記第１のサブピクセルフォトダイオードの表面に配置される第１のサブピクセル表面格子を形成することであって、前記第１のサブピクセル表面格子が前記一つ又は複数の周期性の第１の周期性を有し、前記第１の周期性の前記周期が前記複数の異なるピッチのうちの第１のピッチの長さに等しい、前記第１のサブピクセル表面格子を形成することと、
前記第２のサブピクセルフォトダイオードの表面に配置される第２のサブピクセル表面格子を形成することと、
を含み、前記第２のサブピクセル表面格子が前記一つ又は複数の周期性のうちの第２の周期性を有し、前記第２の周期性の前記周期が、前記複数の異なるピッチのうちの第２のピッチの長さに等しく、前記第１のピッチと前記第２のピッチが異なる、
方法。
【請求項20】
請求項１６に記載の方法であって、前記表面格子が、絶縁領域、半導体表面領域、ダミーゲート構造、又はそれらの組み合わせを含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
半導体デバイス内のフォトダイオードが、入射電磁放射（例えば、光）を受け取り、電磁放射を電流に変換し得る。フォトダイオードの或るタイプはアバランシェフォトダイオード（ＡＰＤ）を含む。ＡＰＤは、線形電流ゲインを提供し得るアバランシェプロセスの結果として電磁放射に対する応答性が増大するため、光検出及び測距（ＬｉＤＡＲ）や拡張現実／仮想現実（ＡＲ／ＶＲ）等の直接飛行時間応用例に実装されている。トランスインピーダンス増幅器（ＴＩＡ）等の信号コンディショニング回路要素にＡＰＤを統合することにより、コスト及び性能において幾つかの利点が提供され得る。フォトダイオードを含む光検出器デバイスに回路要素を統合する場合、フォトダイオードにおいて信号損失を引き起こし得るという問題が発生し得る。
【発明の概要】
【0002】
本明細書に説明される一例は、半導体デバイス構造である。この半導体デバイス構造は光検出器デバイスを含む。光検出器デバイスは、半導体基板内又は半導体基板の上に配置される一つ又は複数のフォトダイオードを含み、一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子を含む。表面格子は一つ又は複数の周期性を有する。一つ又は複数の周期性の各周期性は、半導体基板を横切る第１の横方向に平行な方向に沿った周期であり、第１の横方向に平行な方向に沿った一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分以下である周期を有する。一つ又は複数の周期性は複数の異なるピッチを含む。
【0003】
本明細書に説明される別の例は、半導体デバイス構造である。この半導体デバイス構造は光検出器デバイスを含む。光検出器デバイスは、半導体基板内又は半導体基板の上に配置される第１のサブピクセルフォトダイオードと、半導体基板内又は半導体基板の上に配置される第２のサブピクセルフォトダイオードとを含む。第１のサブピクセルフォトダイオードは、第２のサブピクセルフォトダイオードと電気的に並列に接続されている。光検出器デバイスは更に表面格子を含む。表面格子は、第１のサブピクセルフォトダイオードの表面に配置される第１のサブピクセル表面格子と、第２のサブピクセルフォトダイオードの表面に配置される第２のサブピクセル表面格子とを含む。第１のサブピクセル表面格子の構成は第２のサブピクセル表面格子の構成とは異なる。
【0004】
本明細書に説明される更に別の例は、半導体処理のための方法である。この方法は、光検出器デバイスの一つ又は複数のフォトダイオードを形成することと、一つ又は複数のフォトダイオードの各フォトダイオードのそれぞれの表面に配置される表面格子を形成することとを含む。一つ又は複数のフォトダイオードは、半導体基板内又は半導体基板の上に形成及び配置される。表面格子は一つ又は複数の周期性を有する。一つ又は複数の周期性の各周期性は、半導体基板を横切る横方向に平行な方向に沿った周期であり、横方向に平行な方向に沿った一つ又は複数のフォトダイオードの少なくとも１つのフォトダイオードの寸法の半分以下である周期を有する。一つ又は複数の周期性は複数の異なるピッチを含む。
【0005】
前述の概要は、以下の詳細な説明をよりよく理解し得るように、本開示の例の種々の特徴を広く概説している。そのような例の付加的な特徴及び利点を以下に説明する。説明される例は、添付の特許請求の範囲内にある他の例を改変又は設計するための基礎として容易に利用され得る。
【図面の簡単な説明】
【0006】
上記の特徴が詳細に理解され得るように、添付の図面に関連して以下の詳細な説明を参照する。
【0007】
【図1】幾つかの例に従ったピッチ及び周期性の態様を示すために、概して、シングルピッチ周期性を有する構造を示す平面図である。
【0008】
【図2】幾つかの例に従ったピッチ及び周期性の態様を示すために、概して、マルチピッチ周期性を有する構造を示す平面図である。
【0009】
【図3】幾つかの例に従った光検出器デバイスの平面図である。
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【0024】
【0025】
【図26】幾つかの例に従ったサブピクセル反射防止表面格子の平面図である。
【0026】
【0027】
【図28】幾つかの例に従った一般化されたサブピクセル反射防止表面格子のそれぞれの部分のレイアウトである。
【0028】
【図29】幾つかの例に従った一般化されたサブピクセル反射防止表面格子のそれぞれの部分のレイアウトである。
【0029】
【図30】幾つかの例に従った一般化されたサブピクセル反射防止表面格子のそれぞれの部分のレイアウトである。
【0030】
【図31】幾つかの例に従った一般化されたサブピクセル反射防止表面格子のそれぞれの部分のレイアウトである。
【0031】
【図32】幾つかの例に従った反射防止表面格子の平面図である。
【0032】
【図33】幾つかの例に従った反射防止表面格子の平面図である。
【0033】
【図34】幾つかの例に従った反射防止表面格子の平面図である。
【0034】
【図35】幾つかの例に従った反射防止表面格子の平面図である。
【0035】
【図36】幾つかの例に従った光検出器デバイスを形成するための半導体処理の方法である。
【0036】
図面及び付随する詳細な説明は、種々の例の特徴を理解するために提供され、添付の特許請求の範囲を限定するものではない。図面に示され、付随する詳細な説明に記載される例は、添付の特許請求の範囲内にある他の例を改変又は設計するための基礎として容易に利用され得る。同一の参照番号が、可能な場合、図面間で共通する同一の要素を指定するために用いられ得る。図は、関連する要素又は特徴を明確に示すために描かれており、必ずしも縮尺に合わせて描かれているわけではない。
【発明を実施するための形態】
【0037】
以下、図を参照しながら種々の特徴を説明する。図示された例は、示されている全ての態様又は利点を有するとは限らない。特定の例に関連して説明される態様又は利点は、必ずしもその例に限定されず、そのように図示されていなくても、或いは明示的に記載されていなくても、他の任意の例において実施され得る。また、本明細書に説明される方法は動作の特定の順序で記載され得るが、他の例に従った他の方法が、より多い又はより少ない動作を用いて、種々の他の順序（例えば、種々の動作の異なる直列又は並列実施を含む）で実装され得る。
【0038】
幾つかの光検出器デバイスにおいて、光検出器デバイスに入ってくる電磁放射（例えば、光）は、異なる材料の層に入射し得る。異なる材料のこれらの層はエタロンを形成し得る。エタロンは、光検出器デバイスが検出する電磁放射信号においてコヒーレント干渉を生じ得る。エタロンに起因するコヒーレント干渉は、電磁放射信号において、電磁放射信号の波長の関数である振動を生成し得る。
【0039】
幾つかの例に従って、反射防止表面格子が光検出器デバイス内に形成されて、そうでなければ光検出器デバイス内にエタロンを形成するであろう、層又は材料における少なくとも幾らかの対称性を破壊し得る。反射防止表面格子を生成することは、対称性を低下させ、コヒーレント干渉を減少させることが観察されているが、反射防止表面格子は、光検出器デバイスを横切るシングルピッチ周期性を有し得、それは、電磁放射信号に幾らかのコヒーレント干渉を生成し得る。概して、格子方程式によって説明されるように、反射防止表面格子は、反射防止表面格子を介して透過される電磁放射の複数の光線（反射防止表面格子上に入射される電磁放射からの）をもたらし得る。反射防止表面格子がシングルピッチ周期性を有するとき、電磁放射の透過された光線は概して同じ固定された屈折角度を有し、それは、反射防止表面格子上に入射する電磁放射の入射角及び波長の関数として、有意なコヒーレント干渉をもたらし得る。
【0040】
本明細書に説明される幾つかの例は、電磁放射の入射角及び波長にわたるコヒーレント干渉を低減し得る反射防止表面格子を提供する。幾つかの例に従った反射防止表面格子は、例えば、一つ又は複数の周期性におけるピッチの差又は反射防止表面格子の構成における変化に起因して、格子方程式に従って、複数の異なる屈折角を導入し得る。透過された電磁放射の異なる屈折角は、電磁放射信号の入射角と波長の関数である振動の大きさを低減し得る。
【0041】
光検出器デバイスは、各々がそれぞれの位置で電磁放射を感知する、一つ又は複数のピクセルを有し得る。幾つかの例において、ピクセルは、そのピクセルに対する電磁放射を共に感知するために、共に電気的に（例えば、並列に）接続された複数のフォトダイオード（容易にするために「サブピクセルフォトダイオード」と呼ばれる）を有し得る。幾つかの例において、ピクセルはそのピクセルに対する電磁放射を感知する単一のフォトダイオード（容易にするために「シングルピクセルフォトダイオード」と呼ばれる）を有し得る。
【0042】
所与のピクセルのサブピクセルフォトダイオードの場合、それぞれのピクセルのピクセル反射防止表面格子は、サブピクセルフォトダイオードのそれぞれの表面に配置されるサブピクセル反射防止表面格子を含み得る。幾つかの例において、第１のサブピクセル反射防止表面格子は、第２のサブピクセル反射防止表面格子の構成とは異なる構成を有する。これらの例の幾つかにおいて、第１及び第２のサブピクセル反射防止表面格子の構成は、サブピクセル反射防止表面格子の物理的特徴間に一般的な対応性がなくてもよい。幾つかの例において、第１及び第２のサブピクセル反射防止表面格子の構成は、異なるサブピクセル反射防止表面格子の対応する物理的特徴間の一つ又は複数の相違を除いて、概して互いに対応し得る。
【0043】
任意のサブピクセル反射防止表面格子は、個々に、そのサブピクセルフォトダイオードのそれぞれの表面を横切る２つの直交する横方向の一方又は両方に沿った周期性を有し得る。構造が繰り返し周期を有する場合、その構造は周期性を有する。サブピクセル反射防止表面格子の周期性は、サブピクセル反射防止表面格子における１ピッチの長さである横方向に沿った周期（例えば、シングルピッチ周期性）、又はサブピクセル反射防止表面格子における複数の異なるピッチの累積長である横方向に沿った周期（例えば、マルチピッチ周期性）を有し得る。構造内の軸又は方向に沿って整合された同じタイプの隣り合う物理的特徴は、それぞれの隣り合う物理的特徴の対応する横方向境界間にピッチを有し得る。ピッチは長さを有し、物理的特徴及び／又はそれらの間の間隔を含む。明確にするために、サブピクセル反射防止表面格子の任意の周期性の周期は、周期性の方向に沿って、フォトダイオード（例えば、絶縁領域によって横方向に画定され得るそれぞれのサブピクセルフォトダイオード）の横方向寸法の半分以下に等しい。
【0044】
図１及び図２は、ピッチ及び周期性の態様を示すために、概して、それぞれ、シングルピッチ周期性及びマルチピッチ周期性を有する構造を示している。図１において、同じタイプの物理的特徴５２がｘ方向に平行な方向に沿って整合される。各物理的特徴５２は、同じ寸法５４を有し、隣り合う物理的特徴５２の各ペアは、それぞれの隣り合う物理的特徴５２の隣り合う横方向境界間の距離５６を有する。従って、図１の構造は、単一のピッチを有し、そのピッチの長さは、構造内で繰り返される周期に等しい。従って、図１の構造はシングルピッチ周期性を有する。
【0045】
図２において、同じタイプの物理的特徴６２、６４がｘ方向に平行な方向に沿って整合され、その整合において交互に配置される。物理的特徴６２は、寸法６６を有し、物理的特徴６４は、寸法６６と等しくない寸法６８を有する。隣り合う物理的特徴６２、６４の各ペアはそれぞれの隣り合う物理的特徴６２、６４の隣り合う横方向境界間の距離７０を有する。寸法６６、６８が異なるため、この図では、構造は、異なるピッチ７２、７４を有する。ピッチ７２及びピッチ７４のそれぞれの長さは、累積的に周期７６を形成し、周期７６は構造内で繰り返す。従って、図２の構造はマルチピッチ周期性を有する。
【0046】
第１及び第２のサブピクセル反射防止表面格子の構成が異なる幾つかの例において、第１及び第２のサブピクセル反射防止表面格子は、各々、同じ横方向に平行な方向に沿ってシングルピッチ周期性を有し得、第１及び第２のサブピクセル反射防止表面格子のシングルピッチ周期性をもたらすそれぞれのピッチは異なる。また、第１及び第２のサブピクセル反射防止表面格子の構成が異なる幾つかの例において、第１及び第２のサブピクセル反射防止表面格子は、各々、同じ横方向に平行な方向に沿ってマルチピッチ周期性を有し得、第１のサブピクセル反射防止表面格子の少なくとも１つのピッチが、第２のサブピクセル反射防止表面格子の少なくとも１つのピッチとは異なる。シングルピッチ周期性であっても、マルチピッチ周期性であっても、異なるピッチのうちの少なくとも２つは、非調和的（ｎｏｎ－ｈａｒｍｏｎｉｃ）である（例えば、ピッチの寸法及び距離は、別のピッチのそれぞれの寸法及び距離の同じ整数倍ではない）。これらの態様は、２つの直交する横方向に平行なそれぞれの方向において実施され得る。
【0047】
幾つかの例において、第１のサブピクセル反射防止表面格子が、第２のサブピクセル反射防止表面格子の構成と同じ構成を有する。そのような例において、第１及び第２のサブピクセル反射防止表面格子は、各々、同じ横方向に平行な方向に沿って同じマルチピッチ周期性を有し得る。上記のように、マルチピッチ周期性の異なるピッチのうちの少なくとも２つは非調和的である。この態様は、２つの直交する横方向に平行なそれぞれの方向において実施され得る。第１及び第２のサブピクセル反射防止表面格子の構成が同じである他の例において、第１及び第２のサブピクセル反射防止表面格子の物理的特徴は、周期性が生じないように、それぞれの反射防止表面格子内にランダムに位置し得る。第１及び第２のサブピクセル反射防止表面格子において周期性が生成されない他の構成が実装され得る。
【0048】
シングルピクセルフォトダイオードの場合、及び任意のサブピクセルフォトダイオードの場合、フォトダイオードの表面におけるシングルピクセル又はサブピクセル反射防止表面格子は、横方向に平行な方向に沿ってマルチピッチ周期性を有し得る。上記のように、マルチピッチ周期性の異なるピッチのうちの少なくとも２つは非調和的である。この態様は、２つの直交する横方向に平行なそれぞれの方向において実施され得る。他のシングルピクセルフォトダイオード又はサブピクセルフォトダイオードの例において、反射防止表面格子の物理的特徴は、反射防止表面格子に周期性が発生しないように、反射防止表面格子内にランダムに位置し得る。反射防止表面格子に周期性が生成されない他の構成が実装され得る。
【0049】
後述の例において詳細に説明されるように、ピッチはいろいろな点で異なり得る。ピッチは、或る１つのピッチの物理的特徴及び／又はその間の間隔が別のピッチに対して変更される場合に任意の様式によって異なり得る。ピッチは、ピッチ内の物理的特徴のタイプが異なることによって異なり得る。ピッチは、ピッチの長さが異なることによって異なり得る。ピッチは、ピッチ内の同じタイプの対応する物理的特徴の寸法が異なることによって異なり得る。ピッチは、ピッチ内の同じタイプの物理的特徴の対応する隣り合うペア間の距離が異なることによって異なり得る。
【0050】
広義に説明された前述の例は、一つ又は複数のフォトダイオードを含むピクセルを横切る反射防止表面格子に複数のピッチ又はランダム性を導入し得る。概して、反射防止表面格子は、一つ又は複数のフォトダイオードを集合的に横切り、一つ又は複数のフォトダイオードを横切る少なくとも１つの横方向においてシングルピッチ周期性を有さない。特に、一つ又は複数のフォトダイオードを集合的に横切る反射防止表面格子は、一つ又は複数のフォトダイオードを横切る２つの直交する横方向のいずれにおいてもシングルピッチ周期性を有さない可能性がある。反射防止表面格子の複数のピッチ又はランダム性は、格子方程式に従って、透過された電磁放射のより多くの解をフォトダイオードに導入し得る。そうすることで、光検出器デバイスのピクセルにより出力された信号の振動の大きさが低減され得、その振動は電磁放射信号の入射角及び波長の関数である。上記で広義に説明された例及び以下に説明される特定の例の多くの変形及び／又は置換が実装され得る。
【0051】
【0052】
光検出器デバイス１００は、サブピクセル領域１０２、１０４、１０６、１０８、１１２、１１４、１１６、１１８、１２２、１２４、１２６、１２８、１３２、１３４、１３６、１３８を含む。各サブピクセル領域１０２～１３８は、基板内又は基板の上のサブピクセルフォトダイオードを含み、そのフォトダイオードはｐｎ接合を含み得る。図示された例におけるサブピクセル領域１０２～１３８は、アレイ状に（例えば、１６個のサブピクセル領域を含む４×４アレイ）配列される。他の例において、サブピクセル領域１０２～１３８は別の配列で配列され得、光検出器デバイス１００は任意の数のサブピクセル領域を含み得る。サブピクセル領域１０２～１３８は、図示された例の平面図では八角形であり、他の例において他の任意の幾何学的形状（例えば、多角形状）であり得る。
【0053】
光検出器デバイス１００は、メタライゼーション領域１５０を含む。メタライゼーション領域１５０は、サブピクセル領域１０２～１３８の外側の横方向（例えば、図ではｘ方向及び／又はｙ方向）の領域を含む。金属パターン（例えば、金属線及び／又はビア）は、メタライゼーション領域１５０における誘電体層において配置され、誘電体層を介して配線され得る。金属パターンは、概して、サブピクセル領域１０２～１３８内に配置されない（例えば、フォトダイオードに電気的に接続する場合を除く）。サブピクセル領域１０２～１３８のサブピクセルフォトダイオードは、例えば、メタライゼーション領域１５０における金属パターンを介して、共に電気的に結合される。サブピクセル領域１０２～１３８のサブピクセルフォトダイオードは、幾つかの例において、共に並列に電気的に接続される。また、トランジスタ、ダイオード等のデバイスが、メタライゼーション領域１５０における基板内及び／又は基板の上に配置され得る。
【0054】
図４は、幾つかの例に従った図３のサブピクセル領域１３８を介する、ｘ方向における断面４を示す。断面４はｘ－ｚ平面にある。類似の断面がｙ－ｚ平面にあり得る。また、図４の断面４は、概して、図３のサブピクセル領域１０２～１３８の各々を説明する図である。図４の断面は、メタライゼーション領域１５０及びサブピクセル領域２０２を示す。
【0055】
光検出器デバイス１００は、半導体基板２１２を含む。半導体基板２１２は、バルク半導体材料、半導体オンインシュレータ（ＳＯＩ）、又は他の任意の適切な半導体基板であり得るか又はそれらを含み得、半導体基板２１２の半導体材料は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）等、又はそれらの組み合わせであり得るか又はそれらを含み得る。また、半導体基板２１２は、同一の、類似の、又は異なる半導体材料のエピタキシャル成長半導体層を、例えば、バルク基板上又はバルク基板の上に含み得る。エピタキシャル層は、幾つかの例において、光検知のためのｐｎ接合を形成するために、成長中に（例えば、ｉｎ－ｓｉｔｕドーピングによって）ドープされ得る。幾つかの例において、半導体基板２１２はシリコン基板を含み、シリコン基板は半導体処理の終了時にバルクシリコンウェファから個片化され得る。
【0056】
メタライゼーション領域１５０内の半導体基板２１２内に絶縁領域２１４が配置されて図示されている。メタライゼーション領域１５０の他の領域において、種々のデバイス（例えば、トランジスタ）が、半導体基板２１２内及び／又は半導体基板２１２の上に配置され得る。各絶縁領域２１４は、少なくとも、半導体基板２１２の主要な表面（例えば、その上又はその中にデバイスが形成される）から半導体基板２１２の或る深さまで延在する。絶縁領域２１４は、浅いトレンチアイソレーション（ＳＴＩ）、深いトレンチアイソレーション（ＤＴＩ）、半導体の局所酸化（ＬＯＣＯＳ）等であり得る。各絶縁領域２１４は、酸化物、窒化物等、又はそれらの組み合わせ等の誘電体材料を含む。
【0057】
サブピクセルフォトダイオードが、半導体基板２１２内又は半導体基板２１２の上に配置される。カソード領域２２０が、半導体基板２１２内又は半導体基板２１２の上に配置される。カソード領域２２０は、絶縁領域２１４の間に横方向に配置される。幾つかの例において、半導体基板２１２は、ｐ型ドーパント（ホウ素等）でドープされる。また、そのような例において、カソード領域２２０は、ｎ型ドーパント（リンや砒素等）でドープされる。カソード領域２２０は、サブピクセルフォトダイオードのカソードを形成し得、半導体基板２１２は、サブピクセルフォトダイオードのアノードを形成し得る。従って、そのような例において、カソードとアノードはサブピクセルフォトダイオードのｐｎ接合を形成する。ｐｎ接合は、サブピクセル領域２０２において半導体基板２１２上に入射する電磁放射（例えば、光）を感知するように構成される。幾つかの例において、明示的に示されていないが、領域２２０がアノードとして動作し、半導体基板２１２がカソードとして動作するように、半導体基板２１２はｎ型ドーパントでドープされ得、領域２２０はｐ型ドーパントでドープされ得る。
【0058】
第１の誘電体層２３０が、半導体基板２１２上又は半導体基板２１２の上に配置される。第１の誘電体層２３０は、露出された頂部及び側壁表面に沿って適合して配置されたエッチストップ層（例えば、窒化シリコン（ＳｉＮ）等）、及びエッチストップ層上に配置された層間誘電体（例えば、酸化物等）等の、複数の誘電体層を含み得る。アノードコンタクト２３２及びカソードコンタクト２３４を含む金属パターン（例えば、金属線、コンタクト、及び／又はビア）が、メタライゼーション領域１５０内の第１の誘電体層２３０に配置される。アノードコンタクト２３２は、第１の誘電体層２３０を介して配置され、半導体基板２１２と電気的に接する（例えば、半導体基板２１２がｐ型ドーパントでドープされる絶縁領域２１４の横方向外側で）。カソードコンタクト２３４は、サブピクセル領域２０２内の第１の誘電体層２３０を介して配置され、カソード領域２２０と電気的に接する。アノードコンタクト２３２及びカソードコンタクト２３４は、任意の許容可能なプロセスによって形成され得、シリサイド、バリア、及び／又は接着層、及び導電性充填材料（例えば、金属）を含み得る。概して、カソード領域２２０と電気的に接続するためのコンタクト及び／又は線を除いて、第１の誘電体層２３０に配置される金属パターンはサブピクセル領域２０２内に配置されない。
【0059】
付加的な誘電体層（例えば、第２の誘電体層２４０、第３の誘電体層２５０、及び第４の誘電体層２６０）が、第１の誘電体層２３０の上に順次配置される。第１の誘電体層２３０と同様に、付加的な誘電体層（例えば、誘電体層２４０、２５０、２６０）は、各々、エッチストップ層（例えば、窒化シリコン（ＳｉＮ）等）、及びエッチストップ層上に配置される金属間誘電体（例えば、酸化物等）等の、複数の誘電体層を含み得る。金属パターン（例えば、金属パターン２４２、２５２、２６２）が、メタライゼーション領域１５０内の付加的な誘電体層（例えば、それぞれ、誘電体層２４０、２５０、２６０）に配置され、付加的な誘電体層のいずれかに配置される金属パターンは、サブピクセル領域２０２に配置されない。金属パターンのそれぞれの層を備えるか又は備えない任意の数の誘電体層が、光検出器デバイス１００において実装され得る。
【0060】
サブピクセル領域２０２の反射防止表面格子２７０が、図４の断面に、総称的に示されている。サブピクセル領域２０２の反射防止表面格子２７０は、半導体基板２１２及び／又はサブピクセルフォトダイオードの主要な表面（例えば、カソード領域２２０の表面）に配置される。反射防止表面格子２７０は、後続の例に詳細に示されるように、半導体基板２１２及び／又はサブピクセルフォトダイオードの主要な表面に配置される、絶縁領域及び／又はダミーゲート構造等の構成要素又は物理的特徴を含む。
【0061】
光検出器デバイス１００は、電磁放射（例えば、光）が誘電体層（例えば、誘電体層２３０、２４０、２５０、２６０）を介して通過し、反射防止表面格子２７０を介して通過し、サブピクセルフォトダイオード上に入射し得るように、構成される。サブピクセルフォトダイオード上に入射する電磁放射は、サブピクセルフォトダイオードによって吸収された光子をサブピクセルフォトダイオードによって電子及び／又は正孔に変換して、電流を生成し得る。
【0062】
サブピクセル領域１０２～１３８を有すると説明されているが、他の例において、サブピクセル及び／又はピクセルの任意の置換が実装され得る。一例として、光検出器デバイス１００は単一のピクセルを有し得、単一のピクセルにおいて、サブピクセル領域１０２～１３８のサブピクセルフォトダイオードが並列に電気的に接続されている。従って、そのような例において、サブピクセル領域１０２～１３８のサブピクセルフォトダイオードによって生成された電流は、光検出器デバイス１００の単一のピクセルに対する信号となるように蓄積され得る。そのような例において、ピクセル反射防止表面格子は、サブピクセル領域１０２～１３８のサブピクセル反射防止表面格子（例えば、反射防止表面格子２７０）を含む。
【0063】
別の例として、光検出器デバイス１００は、複数のピクセルを有し得、各ピクセルが複数のサブピクセルを有する。例えば、サブピクセル領域１０２、１０４、１１２、１１４のサブピクセルフォトダイオードは、第１のピクセルに対して電気的に並列に接続され得、サブピクセル領域１０６、１０８、１１６、１１８のサブピクセルフォトダイオードは、第２のピクセルに対して電気的に並列に接続され得、サブピクセル領域１２２、１２４、１３２、１３４のサブピクセルフォトダイオードは、第３のピクセルに対して電気的に並列に接続され得、サブピクセル領域１２６、１２８、１３６、１３８のサブピクセルフォトダイオードは、第４のピクセルに対して電気的に並列に接続され得る。そのような例において、第１のピクセル反射防止表面格子が、サブピクセル領域１０２、１０４、１１２、１１４のサブピクセル反射防止表面格子（例えば、反射防止表面格子２７０）を含み、第２のピクセル反射防止表面格子が、サブピクセル領域１０６、１０８、１１６、１１８のサブピクセル反射防止表面格子（例えば、反射防止表面格子２７０）を含む等である。
【0064】
更なる例として、光検出器デバイス１００は、サブピクセルを有するピクセルを持たない複数のピクセルを有し得る。例えば、サブピクセルである代わりに、領域１０２～１３８の各々がピクセルであり得る（例えば、或るピクセルのそれぞれのフォトダイオードが別のピクセルのフォトダイオードに電気的に接続されていなくてもよい）。そのような例において、領域１０２～１３８の各反射防止表面格子（例えば、反射防止表面格子２７０）が、ピクセル反射防止表面格子であり得る。図３及び図４に示されている一般的な構造は、ピクセルとサブピクセルとの間の区別に関係なく適用し得る。本明細書に説明される態様は任意の置換に適用し得る。
【0065】
図５～図２７は、本開示と一貫する種々のサブピクセル反射防止表面格子の平面図及び断面図を示す。これらの例によって詳細にされるように、反射防止表面格子が一つ又は複数の物理的特徴を含み得るか又は有し得る。反射防止表面格子の物理的特徴の一例は、絶縁領域である。反射防止表面格子の物理的特徴の別の例は、半導体基板及び／又はフォトダイオードの半導体表面領域であるか又はそれを有する。反射防止表面格子の物理的特徴の別の例は、ダミーゲート構造又はそれを介する開口であるか又はダミーゲート構造又はそれを介する開口を含む。反射防止表面格子は、物理的特徴のタイプと物理的特徴のタイプの任意の構成との任意の組み合わせを含み得るか又は有し得る。以下に説明され図に示される反射防止表面格子は、一つ又は複数の絶縁領域３０２、一つ又は複数の半導体表面領域３０４、一つ又は複数のダミーゲート構造３０６、又はそれらの組み合わせを含む。簡潔にするためにこれらの構成要素については、ここでは一般的に説明される。
【0066】
図５及び図６を参照する等、以下の種々の図示される例において、絶縁領域３０２が、半導体基板２１２及び／又はフォトダイオードの主要な表面（例えば、カソード領域２２０）に配置される。絶縁領域３０２は、少なくとも、半導体基板２１２及び／又はそれぞれのフォトダイオードの主要な表面から、半導体基板２１２及び／又はフォトダイオード内の或る深さまで延在する。絶縁領域３０２はＳＴＩ、ＤＴＩ、ＬＯＣＯＳ等であり得る。絶縁領域３０２は、酸化物、窒化物等、又はそれらの組み合わせの誘電体材料を含む。
【0067】
以下の種々の図示された例において、半導体表面領域３０４が、半導体基板２１２及び／又はフォトダイオードの主要な表面の一部である。幾つかの例において、半導体表面領域３０４が、絶縁領域３０２の一部によって横方向に囲まれるか又は円形に囲まれて画定され、幾つかの例において、絶縁領域３０２が、半導体表面領域３０４の一部によって横方向に囲まれるか又は円形に囲まれて画定される。
【0068】
図５及び図６を参照する等、以下の種々の図示された例において、ダミーゲート構造３０６が、半導体基板２１２及び／又はフォトダイオードの主要な表面上又はその上に、及び／又は絶縁領域３０２上又はその上に配置される。図７は、図５及び図６の特徴を更に説明し得る断面７を示す。ダミーゲート構造３０６は、幾つかの例において、半導体基板２１２上又はその上に及び／又はフォトダイオード上又はその上に、及び／又は絶縁領域３０２上又はその上に、ダミー誘電体層５０２を含む。ダミーゲート構造３０６は更に、ダミー誘電体層５０２上又はその上に配置されるダミーゲート５０４を含み、ダミーゲート５０４のそれぞれの側壁上に各々配置されるスペーサ５０６を含む。幾つかの例において、ダミー誘電体層５０２は酸化物又は他の任意の誘電体層であり、ダミーゲート５０４はポリシリコン、アモルファスシリコン、又は他の任意の適切な材料であり、スペーサ５０６は窒化シリコン（ＳｉＮ）又は他の任意の適切な材料である。
【0069】
軸又は方向に沿って整合された同じタイプの隣り合う物理的特徴は、それぞれの隣り合う物理的特徴の対応する横方向境界間にピッチを有していると説明され得る。物理的特徴は、物理的特徴の相対する横方向境界間に或る寸法を有していると説明され得る。軸又は方向に沿って整合された同じタイプの隣り合う物理的特徴は、それぞれの隣り合う物理的特徴の隣り合う横方向境界間に或る距離を有していると説明され得る。ピッチ、寸法、及び距離の例が以下に説明される。後で説明される図において、図示され説明されるピッチ、寸法、及び距離は、ｘ方向に平行な方向に沿っている。類似のピッチ、寸法、及び距離も同様に、物理的特徴がアレイ状に配列されていると説明されている場合等、必要に応じてｙ方向に平行な方向に沿い得る。
【0070】
概して、種々の断面図に図示されるように、遮断層５１０が反射防止表面格子上に適合して配置され得る。例えば、遮断層５１０は、必要に応じ、反射防止表面格子の一つ又は複数の絶縁領域３０２、一つ又は複数の半導体表面領域３０４、及び一つ又は複数のダミーゲート構造３０６上又はその上に、適合して配置され得る。ダミーゲート構造３０６に関して、遮断層５１０は、スペーサ５０６の外側側壁に沿って、スペーサ５０６及びダミーゲート５０４の頂部表面上又はその上に、適合して配置され得る。遮断層５１０は、窒化シリコン（ＳｉＮ）等の任意の適切な誘電体層であり得る。遮断層５１０は、例えば、半導体基板２１２上の他の相補型金属酸化物半導体（ＣＭＯＳ）構成要素の処理の間、半導体表面領域３０４のシリ化を遮断するために実装され得る。
【0071】
図５～図２７に示されるように、それぞれのサブピクセル反射防止表面格子は、上述のように、共に電気的に接続されるサブピクセルフォトダイオードのそれぞれの表面に配置され得る。共に電気的に接続されるサブピクセルフォトダイオードのサブピクセル反射防止表面格子は、ピクセル反射防止表面格子を形成し得る。後で説明される図において、平面図がｘ－ｙ平面で示され、断面図がｘ－ｚ平面で示される。
【0072】
幾つかの例では、或るピクセルにおいて、第１のサブピクセル反射防止表面格子が、図５～図２７のサブピクセル反射防止表面格子の任意のものであり得、第２のサブピクセル反射防止表面格子が、図５～図２７の異なるサブピクセル反射防止表面格子であり得る。幾つかの例において、或るピクセルにおいて、第１のサブピクセル反射防止表面格子及び第２のサブピクセル反射防止表面格子は、異なるピッチを有することを除いて、概して,
図５～図２７のサブピクセル反射防止表面格子の同じサブピクセル反射防止表面格子であり得る。従って、第１のサブピクセル反射防止表面格子と第２のサブピクセル反射防止表面格子との間の差は、格子方程式に従って、複数の異なる屈折角をピクセルに導入し得る。
図５～図２７のサブピクセル反射防止表面格子の同じサブピクセル反射防止表面格子であり得る。従って、第１のサブピクセル反射防止表面格子と第２のサブピクセル反射防止表面格子との間の差は、格子方程式に従って、複数の異なる屈折角をピクセルに導入し得る。
【0073】
【0074】
各サブピクセル反射防止表面格子３００、４００は、絶縁領域３０２、半導体表面領域３０４、及びダミーゲート構造３０６を含む。絶縁領域３０２は、少なくとも部分的に、半導体表面領域３０４を横方向に画定する。それぞれのダミーゲート構造３０６が、各半導体表面領域３０４上に又はその上に、及び、半導体表面領域３０４内で横方向に（例えばｘ方向及びｙ方向に）配置される。
【0075】
図５のサブピクセル反射防止表面格子３００において、半導体表面領域３０４（及び従って、ダミーゲート構造３０６も）は、平面図において周期的アレイ状に配列されている。各半導体表面領域３０４は、正方形として図示されているが、他の矩形（例えば、細長い）又は他の形状が実装され得る。複数の別個の半導体表面領域３０４が、各「行」においてｘ方向に平行な方向に沿って整合されて配置され、複数の別個の半導体表面領域３０４が、各「列」においてｙ方向に平行な方向に沿って整合されて配置される。図６のサブピクセル反射防止表面格子４００において、半導体表面領域３０４は、ｙ方向に平行な方向に沿って長手方向に延在する細長い帯状である。各別個の半導体表面領域３０４は、他の半導体表面領域３０４と平行に長手方向にサブピクセル領域を実質的に横切って延在する。
【0076】
図５、図６、及び図７は、ピッチ、寸法、及び距離を示す。図５、図６、及び図７は、隣り合う半導体表面領域３０４間の半導体ピッチ３１０、半導体表面領域３０４の半導体寸法３１２、距離／寸法３１４、隣り合うダミーゲート構造３０６間のゲートピッチ３２０、ダミーゲート構造３０６のゲート寸法３２２、及び隣り合うダミーゲート構造３０６間のゲート距離３２４を示す。距離／寸法３１４は、隣り合う半導体表面領域３０４間の距離、及び／又は、隣り合う半導体表面領域３０４間の絶縁領域３０２の寸法である。図５及び図６において、半導体ピッチ３１０は、ｘ方向に平行な方向に沿って整合された半導体表面領域３０４の各隣り合うペアに対して繰り返し、ゲートピッチ３２０は、ｘ方向に平行な方向に沿って整合されたダミーゲート構造３０６の各隣り合うペアに対して繰り返す。同様に、図５において、半導体ピッチが、ｙ方向に平行な方向に沿って整合された半導体表面領域３０４の各隣り合うペアに対して繰り返し、ゲートピッチが、ｙ方向に平行な方向に沿って整合された隣り合うダミーゲート構造３０６の各ペアに対して繰り返す。
【0077】
半導体ピッチ３１０とゲートピッチ３２０は同じピッチであるとみなされることに留意されたい。半導体ピッチ３１０とゲートピッチ３２０は両方とも、同じ間隔において、同じ物理的特徴（例えば、絶縁領域３０２の一部、（累積的に）１つの半導体表面領域３０４、及び１つのダミーゲート構造３０６）を有する。ゲートピッチ３２０は、半導体ピッチ３１０に対して位相オフセットを有すると考えられ得る。
【0078】
図５及び図６において、サブピクセル反射防止表面格子３００、４００は、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。半導体ピッチ３１０（又はゲートピッチ３２０）の長さは、ｘ方向に平行な方向に沿った周期性の周期に等しい。同様に、図５において、サブピクセル反射防止表面格子３００はｙ方向に平行な方向に沿ってシングルピッチ周期性を有する。半導体ピッチ（又はゲートピッチ）の長さはｙ方向に平行な方向に沿った周期性の周期に等しい。図６において、サブピクセル反射防止表面格子４００はｙ方向に平行な方向に沿った周期性を有さない。サブピクセル反射防止表面格子４００内ではｙ方向に平行な方向に沿って繰り返す周期はない。
【0079】
図８及び図９は、幾つかの例に従ったサブピクセル反射防止表面格子６００、７００の平面図を示す。サブピクセル反射防止表面格子６００、７００は、各々、図１０に示される断面１０を有する。サブピクセル反射防止表面格子６００、７００は、絶縁領域３０２がないことを除いて、それぞれ、図５及び図６のサブピクセル反射防止表面格子３００、４００に類似している。絶縁領域３０２がない結果、サブピクセル反射防止表面格子６００、７００全体にわたる１つの半導体表面領域３０４になる。従って、半導体表面領域３０４の対応するピッチ、寸法、及び距離及び絶縁領域３０２の寸法は、図８、図９、及び図１０には存在しない。図５及び図６と同様、図８及び図９のサブピクセル反射防止表面格子６００、７００は、それぞれ、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。図５と同様に、図８のサブピクセル反射防止表面格子６００は、ｙ方向に平行な方向に沿ってシングルピッチ周期性を有し、図６と同様に、図９のサブピクセル反射防止表面格子７００は、ｙ方向に平行な方向に沿った周期性を有さない。図８、図９、及び図１０の更なる説明は、簡潔にするため省かれる。
【0080】
図１１及び図１２は、幾つかの例に従ったサブピクセル反射防止表面格子９００、１０００の平面図を示す。サブピクセル反射防止表面格子９００、１０００は各々図１３に示される断面１３を有する。サブピクセル反射防止表面格子９００、１０００は、半導体表面領域３０４がないことを除いて、それぞれ、図５及び図６のサブピクセル反射防止表面格子３００、４００に類似する。半導体表面領域３０４がない結果、サブピクセル反射防止表面格子９００、１０００全体にわたる１つの絶縁領域３０２になる。従って、半導体表面領域３０４の対応するピッチ、寸法、及び距離及び絶縁領域３０２の寸法は、図１１、図１２、及び図１３には存在しない。図５及び図６と同様に、図１１及び図１２のサブピクセル反射防止表面格子９００、１０００は、それぞれ、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。図５と同様に、図１１のサブピクセル反射防止表面格子９００は、ｙ方向に平行な方向に沿ってシングルピッチ周期性を有し、図６と同様に、図１２のサブピクセル反射防止表面格子１０００は、ｙ方向に平行な方向に沿った周期性を有さない。図１１、図１２、及び図１３の更なる説明は、簡潔にするために省かれる。
【0081】
図１４及び図１５は、幾つかの例に従ったサブピクセル反射防止表面格子１２００、１３００の平面図を示す。サブピクセル反射防止表面格子１２００、１３００は、各々、図１６に示される断面１６を有する。サブピクセル反射防止表面格子１２００、１３００は、ダミーゲート構造３０６及び対応するゲートピッチ、寸法、及び距離がないことを除いて、それぞれ、図５及び図６のサブピクセル反射防止表面格子３００、４００に類似している。図１４及び図１５のサブピクセル反射防止表面格子１２００、１３００は、それぞれ、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。図１４のサブピクセル反射防止表面格子１２００は、ｙ方向に平行な方向に沿ってシングルピッチ周期性を有し、図１５のサブピクセル反射防止表面格子１３００はｙ方向に平行な方向に沿った周期性を有さない。図１４、図１５、及び図１６の更なる説明は、簡潔にするため省かれる。
【0082】
図１７及び図１８は、幾つかの例に従ったサブピクセル反射防止表面格子１５００、１６００の平面図を示す。サブピクセル反射防止表面格子１５００、１６００は、各々、図１９に示される断面１９を有する。サブピクセル反射防止表面格子１５００、１６００は、ダミーゲート構造が反転していることを除いて、それぞれ、図８及び図９のサブピクセル反射防止表面格子６００、７００に類似している。図８及び図９のサブピクセル反射防止表面格子６００、７００において、それぞれのダミーゲート構造３０６が配置される箇所は、それぞれ、サブピクセル反射防止表面格子１５００、１６００においてダミーゲート構造３０６を介する開口が配置される箇所である。同様に、図８及び図９のサブピクセル反射防止表面格子６００、７００において、ダミーゲート構造３０６が配置されない箇所は、それぞれ、サブピクセル反射防止表面格子１５００、１６００においてダミーゲート構造３０６が配置される箇所である。ダミーゲート構造３０６は、サブピクセル領域全体にわたって延在し、ダミーゲート構造３０６を介して開口３０８を有する。
【0083】
図１７のサブピクセル反射防止表面格子１５００において、開口３０８は、平面図において周期的アレイ状に配列されている。各開口３０８は、正方形として図示されているが、他の矩形（例えば、細長い）又は他の形状が実装され得る。複数の別個の開口３０８が、各「行」においてｘ方向に平行な方向に沿って整合されて配置され、複数の別個の開口３０８が、各「列」においてｙ方向に平行な方向に沿って整合されて配置される。図１８のサブピクセル反射防止表面格子１６００において、開口３０８は、ｙ方向に平行な方向に沿って長手方向に延在する細長い開口である。各別個の開口３０８は、他の開口３０８と平行に長手方向にサブピクセル領域を実質的に横切って延在する。
【0084】
図１７、図１８、及び図１９は開口３０８に対するピッチ、寸法、及び距離を示す。図１７、図１８、及び図１９は、隣り合う開口３０８間の開口ピッチ３３０、開口３０８の開口寸法３３２、及び距離／寸法３３４を示す。距離／寸法３３４は、隣り合う開口３０８間の距離及び／又は隣り合う開口３０８間のダミーゲート構造３０６の寸法である。
【0085】
図１７及び図１８において、開口ピッチ３３０は、ｘ方向に平行な方向に沿って整合された開口３０８の各隣り合うペアに対して繰り返す。同様に、図１７において、ｙ方向に平行な方向に沿って整合された開口３０８の各隣り合うペアに対して開口ピッチが繰り返す。
【0086】
図１７及び図１８において、サブピクセル反射防止表面格子１５００、１６００は、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。開口ピッチ３３０の長さが、ｘ方向に平行な方向に沿った周期性の周期に等しい。同様に、図１７において、サブピクセル反射防止表面格子１５００は、ｙ方向に平行な方向に沿ってシングルピッチ周期性を有する。開口ピッチの長さが、ｙ方向に平行な方向に沿った周期性の周期に等しい。図１８において、サブピクセル反射防止表面格子１６００は、ｙ方向に平行な方向に沿った周期性は有さない。サブピクセル反射防止表面格子１６００内ではｙ方向に平行な方向に沿って繰り返す周期はない。
【0087】
図２０及び図２１は、幾つかの例に従ったサブピクセル反射防止表面格子１８００、１９００の平面図を示す。サブピクセル反射防止表面格子１８００、１９００は、各々、図２２に示される断面２２を有する。サブピクセル反射防止表面格子１８００、１９００は、図１７及び図１８と同様にダミーゲート構造が反転されていることを除いて、それぞれ、図１１及び図１２のサブピクセル反射防止表面格子９００、１０００に類似している。図２０及び図２１のサブピクセル反射防止表面格子１８００、１９００は、それぞれ、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。図２０のサブピクセル反射防止表面格子１８００は、ｙ方向に平行な方向に沿ってシングルピッチ周期性を有し、図２１のサブピクセル反射防止表面格子１９００は、ｙ方向に平行な方向に沿った周期性は有さない。図２０、図２１、及び図２２の更なる説明は、簡潔にするため省かれる。
【0088】
図２３及び図２４は、幾つかの例に従ったサブピクセル反射防止表面格子２１００、２２００の平面図を示す。サブピクセル反射防止表面格子２１００、２２００は、各々、図２５に示される断面２５を有する。サブピクセル反射防止表面格子２１００、２２００は、絶縁領域３０２及び半導体表面領域３０４が反転されていることを除いて、それぞれ、図１４及び図１５のサブピクセル反射防止表面格子１２００、１３００に類似している。図１４及び図１５のサブピクセル反射防止表面格子１２００、１３００において、それぞれの半導体表面領域３０４が配置される箇所は、それぞれ、サブピクセル反射防止表面格子２１００、２２００において絶縁領域３０２が配置される箇所である。同様に、図１４及び図１５のサブピクセル反射防止表面格子１２００、１３００において、絶縁領域３０２が配置される箇所は、サブピクセル反射防止表面格子２１００、２２００において半導体表面領域３０４が配置される箇所である。
【0089】
図２３、図２４、及び図２５は、絶縁領域３０２に対するピッチ、寸法、及び距離を示す。図２３、図２４、及び図２５は、隣り合う絶縁領域３０２間の絶縁ピッチ３４０、絶縁領域３０２の絶縁寸法３４２、及び距離／寸法３４４を示す。距離／寸法３４４は、隣り合う絶縁領域３０２間の距離、及び／又は、隣り合う絶縁領域３０２間の半導体表面領域３０４の寸法である。
【0090】
図２３及び図２４において、絶縁ピッチ３４０は、ｘ方向に平行な方向に沿って整合された絶縁領域３０２の各隣り合うペアに対して繰り返す。同様に、図２３において、絶縁ピッチが、ｙ方向に平行な方向に沿って整合された絶縁領域３０２の各隣り合うペアに対して繰り返す。
【0091】
図２３及び図２４において、サブピクセル反射防止表面格子２１００、２２００は、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。絶縁ピッチ３４０の長さはｘ方向に平行な方向に沿った周期性の周期に等しい。同様に、図２３において、サブピクセル反射防止表面格子２１００は、ｙ方向に平行な方向に沿ってシングルピッチ周期性を有する。開口ピッチの長さは、ｙ方向に平行な方向に沿った周期性の周期に等しい。図２４において、サブピクセル反射防止表面格子２２００は、ｙ方向に平行な方向に沿った周期性は有さない。サブピクセル反射防止表面格子２２００内ではｙ方向に平行な方向に沿って繰り返す周期はない。
【0092】
図２６は、幾つかの例に従ったサブピクセル反射防止表面格子２４００の平面図を示す。サブピクセル反射防止表面格子２４００は、図２７に示される断面２７を有する。サブピクセル反射防止表面格子２４００は、絶縁領域３０２、半導体表面領域３０４、及びダミーゲート構造３０６を含む。半導体表面領域３０４は、少なくとも部分的に、絶縁領域３０２を横方向に画定する。絶縁領域３０２及びダミーゲート構造は、ｘ方向に平行な方向に沿って、及びｙ方向に平行な方向に沿って交互に配置される。絶縁領域３０２及びダミーゲート構造３０６は共に平面図において周期的アレイ状に配列されている。各絶縁領域３０２及びダミーゲート構造３０６は正方形として図示されているが、他の矩形（例えば、細長い）又は他の形状が実装され得る。複数の別個の絶縁領域３０２及びダミーゲート構造３０６が、各「行」において、ｘ方向に平行な方向に沿って整合され交互に配置され、複数の別個の絶縁領域３０２及びダミーゲート構造３０６が、各「列」において、ｙ方向に平行な方向に沿って整合され交互に配置される。
【0093】
図２６及び図２７は、ピッチ、寸法、及び距離を示す。図２６及び図２７は、隣り合う絶縁領域３０２間の絶縁ピッチ３５０、絶縁領域３０２の絶縁寸法３５２、距離／寸法３５４、隣り合うダミーゲート構造３０６間のゲートピッチ３６０、ダミーゲート構造３０６のゲート寸法３６２、及び隣り合うダミーゲート構造３０６間のゲート距離３６４を示す。距離／寸法３５４は、隣り合う絶縁領域３０２間の距離、及び／又は、隣り合う絶縁領域３０２間の半導体表面領域３０４の寸法である。図２６において、絶縁ピッチ３５０は、ｘ方向に平行な方向に沿って整合された絶縁領域３０２の各隣り合うペアに対して繰り返し、ゲートピッチ３６０は、ｘ方向に平行な方向に沿って整合されたダミーゲート構造３０６の各隣り合うペアに対して繰り返す。同様に、図２６において、絶縁ピッチが、ｙ方向に平行な方向に沿って整合された絶縁領域３０２の各隣り合うペアに対して繰り返し、ゲートピッチが、ｙ方向に平行な方向に沿って整合されたダミーゲート構造３０６の各隣り合うペアに対して繰り返す。
【0094】
絶縁ピッチ３５０及びゲートピッチ３６０は、同じピッチであるとみなされることに留意されたい。絶縁ピッチ３５０及びゲートピッチ３６０は両方とも同じ物理的特徴（例えば、１つの絶縁領域３０２、半導体表面領域３０４の１つの（累積的な）部分、及び１つのダミーゲート構造３０６）を同じ間隔で有する。ゲートピッチ３６０は、絶縁ピッチ３５０に対して位相オフセットを有するとみなされ得る。
【0095】
図２６において、サブピクセル反射防止表面格子２４００は、ｘ方向に平行な方向に沿ってシングルピッチ周期性を有する。絶縁ピッチ３５０（又はゲートピッチ３６０）の長さは、ｘ方向に平行な方向に沿った周期性の周期に等しい。同様に、サブピクセル反射防止表面格子２４００は、ｙ方向に平行な方向に沿ってシングルピッチ周期性を有する。絶縁ピッチ（又はゲートピッチ）の長さは、ｙ方向に平行な方向に沿った周期性の周期に等しい。
【0096】
幾つかの例に従って、所与のピクセルのサブピクセルフォトダイオードの場合、ピクセル反射防止表面格子は、第１のサブピクセル反射防止表面格子及び第２のサブピクセル反射防止表面格子を含む。第１のサブピクセル反射防止表面格子の構成は、第２のサブピクセル反射防止表面格子の構成とは異なる。例えば、第１のサブピクセル反射防止表面格子は、図５～図２７に図示されるか又は後で説明されるサブピクセル反射防止表面格子の任意のものであり得、第２のサブピクセル反射防止表面格子は、図５～図２７に図示されるか又は後で説明されるサブピクセル反射防止表面格子の異なる任意の一つであり得る。
【0097】
幾つかの例に従って、所与のピクセルのサブピクセルフォトダイオードの場合、ピクセル反射防止表面格子は、第１のサブピクセル反射防止表面格子及び第２のサブピクセル反射防止表面格子を含む。幾つかの例において、第１及び第２のサブピクセル反射防止表面格子の構成は、図５と図６の間の半導体表面領域３０４と絶縁領域３０６の間の差等、異なるサブピクセル反射防止表面格子の対応する物理的特徴間の一つ又は複数の差を除いて、概して、互いに対応し得る。
【0098】
幾つかの例に従って、所与のピクセルのサブピクセルフォトダイオードの場合、ピクセル反射防止表面格子は、第１のサブピクセル反射防止表面格子及び第２のサブピクセル反射防止表面格子を含む。幾つかの例において、第１及び第２のサブピクセル反射防止表面格子は、概して、互いに対応し得、各々が同じ横方向（例えば、上記の説明においてｘ方向及び／又はｙ方向）に平行な方向に沿ってシングルピッチ周期性を有し得る。第１及び第２のサブピクセル反射防止表面格子のシングルピッチ周期性をもたらすピッチは異なる。例えば、ピッチは、ピッチの長さ、ピッチにおける対応する物理的特徴の寸法、対応する隣り合う物理的特徴間のピッチの距離、又はそれらの組み合わせにおいて異なる。図２８～図３１は、ピッチがどのように異なり得るかを示す例を図示する。
【0099】
図２８は、幾つかの例に従った一般化されたサブピクセル反射防止表面格子２６０２、２６０４のそれぞれの部分のレイアウトを示す。図２８は、異なるピッチを達成するために、サブピクセル反射防止表面格子２６０２、２６０４に実装され得る概して異なる寸法及び距離を示す。各サブピクセル反射防止表面格子２６０２、２６０４は、ｘ方向に平行な方向に沿って整合された同じ特徴タイプの複数の一般的な物理的特徴２６１２を含む。物理的特徴２６１２は、幾つかの例において、絶縁領域３０２であり得る。物理的特徴２６１２は、幾つかの例において、半導体表面領域３０４であり得る。物理的特徴２６１２は、幾つかの例において、ダミーゲート構造３０６であり得る。物理的特徴２６１２は、幾つかの例において、ダミーゲート構造３０６を介する開口３０８であり得る。
【0100】
サブピクセル反射防止表面格子２６０２において、ピッチ２６２０が、隣り合う物理的特徴２６１２の間である。物理的特徴２６１２の寸法２６２２が、サブピクセル反射防止表面格子２６０２内に示されている。距離２６２４が、隣り合う物理的特徴２６１２の間である。
【0101】
サブピクセル反射防止表面格子２６０４において、ピッチ２６３０が、隣り合う物理的特徴２６１２の間である。物理的特徴２６１２の寸法２６３２が、サブピクセル反射防止表面格子２６０２内に示されている。距離２６３４が、隣り合う物理的特徴２６１２の間である。
【0102】
図２８において、ピッチ２６２０、２６３０、寸法２６２２、２６３２、及び距離２６２４、２６３４は、同じ軸に沿って整合されている。この図において、軸はｘ方向に平行である。ピッチ２６２０、２６３０の長さは互いに等しい。寸法２６２２、２６３２は互いに等しくなく、距離２６２４、２６３４は互いに等しくない。
【0103】
図２９は、幾つかの例に従った一般化されたサブピクセル反射防止表面格子２７０２、２７０４のそれぞれの部分のレイアウトを示す。図２９は、異なるピッチを達成するために、サブピクセル反射防止表面格子２７０２、２７０４に実装され得る概して異なる寸法及び距離を示す。各サブピクセル反射防止表面格子２７０２、２７０４は、ｙ方向に平行な方向に沿って整合された同じ特徴タイプの複数の一般的な物理的特徴２６１２を含む。
【0104】
サブピクセル反射防止表面格子２７０２において、ピッチ２７２０が、隣り合う物理的特徴２６１２の間である。物理的特徴２６１２の寸法２７２２が、サブピクセル反射防止表面格子２７０２内に示されている。距離２７２４が、隣り合う物理的特徴２６１２の間である。
【0105】
サブピクセル反射防止表面格子２７０４において、ピッチ２７３０が、隣り合う物理的特徴２６１２の間である。物理的特徴２６１２の寸法２７３２が、サブピクセル反射防止表面格子２７０２内に示されている。距離２７３４が、隣り合う物理的特徴２６１２の間である。
【0106】
図２９において、ピッチ２７２０、２７３０、寸法２７２２、２７３２、及び距離２７２４、２７３４は異なる軸に沿っている。図において、これらの異なる軸はｙ方向に平行である。ピッチ２７２０、２７３０の長さは互いに等しい。寸法２７２２、２７３２は互いに等しくなく、距離２７２４、２７３４は互いに等しくない。
【0107】
図３０は、幾つかの例に従った一般化されたサブピクセル反射防止表面格子２６０２、２８０４のそれぞれの部分のレイアウトを示す。図３０は、異なるピッチを達成するためにサブピクセル反射防止表面格子２６０２、２８０４に実装され得るピッチ及び距離（及び／又は寸法）の概して異なる長さを示す。サブピクセル反射防止表面格子２６０２は、図２８に関して上述されたとおりである。同様に、サブピクセル反射防止表面格子２８０４は、複数の一般的な物理的特徴２６１２を含む。サブピクセル反射防止表面格子２８０４において、ピッチ２８３０が、隣り合う物理的特徴２６１２の間である。物理的特徴２６１２の寸法２８３２が、サブピクセル反射防止表面格子２８０４内に示されている。距離２８３４が、隣り合う物理的特徴２６１２の間である。
【0108】
図３０において、ピッチ２６２０、２８３０、寸法２６２２、２８３２、及び距離２６２４、２８３４は、同じ軸に沿って整合されている。図において、軸はｘ方向に平行である。ピッチ２６２０、２８３０の長さは互いに等しくなく、距離２６２４、２８３４は、互いに等しくない。寸法２６２２、２８３２は互いに等しいが、他の例において、互いに等しくなくてもよい。
【0109】
図３１は、幾つかの例に従った一般化されたサブピクセル反射防止表面格子２７０２、２９０４のそれぞれの部分のレイアウトを示す。図２９は、異なるピッチを達成するために、サブピクセル反射防止表面格子２７０２、２９０４に実装され得る概して異なるピッチ及び距離（又は寸法）を示す。サブピクセル反射防止表面格子２７０２は、図２９に関して上述されたとおりである。同様に、サブピクセル反射防止表面格子２９０４はｙ方向に平行な方向に沿って整合された同じ特徴タイプの複数の一般的な物理的特徴２６１２を含む。サブピクセル反射防止表面格子２９０４において、ピッチ２９３０が、隣り合う物理的特徴２６１２の間である。物理的特徴２６１２の寸法２９３２が、サブピクセル反射防止表面格子２９０４内に示されている。距離２９３４が、隣り合う物理的特徴２６１２の間である。
【0110】
図３１において、ピッチ２７２０、２９３０、寸法２７２２、２９３２、及び距離２７２４、２９３４は、異なる軸に沿っている。図において、これらの異なる軸はｙ方向に平行である。ピッチ２７２０、２９３０の長さは、互いに等しくなく、距離２７２４、２９３４は互いに等しくない。寸法２７２２、２９３２は、互いに等しいが、他の例において、互いに等しくなくてもよい。
【0111】
上述の例を実装することによって干渉振動振幅が低減され得ることが観察されている。或るテストには１１個のサンプル光検出器デバイスが含まれていた。各サンプルは４つのサブピクセル領域を含むピクセルを含んでおり、４つのサブピクセル領域のそれぞれのサブピクセルフォトダイオードは電気的に並列に接続されていた。サンプル０には、反射防止表面格子は実装されていなかった。サンプル１～サンプル４の各々において、サブピクセル反射防止表面格子を含むピクセル反射防止表面格子が実装されており、各サブピクセル反射防止表面格子はダミーゲート構造のない絶縁領域を含んでいた（例えば、図１４のように）。所与のサンプルのピクセルの反射防止表面格子の各サブピクセル反射防止表面格子は、同じ周期構造を実装した。サンプル１～サンプル４の周期性はサンプル間で異なっていた。サンプル５においてサブピクセル反射防止表面格子を含むピクセル反射防止表面格子が実装され、各サブピクセル反射防止表面格子はダミーゲート構造のない絶縁領域を含んでいた（例えば、図１４のように）。サンプル５のピクセル反射防止表面格子の各サブピクセル反射防止表面格子は、サンプル１～サンプル４のそれぞれ（異なる）１つである異なる周期構造を有していた。サンプル６～サンプル１０は、サンプル６～サンプル１０の反射防止表面格子がダミーゲート構造を含んでいた（例えば、図５のように）ことを除いてサンプル１～サンプル５と同じであった。
【0112】
サンプル１～サンプル１０の各々が、サンプル０（反射防止表面格子なし）と比べて、干渉振動振幅が低減された信号をもたらしたことが観察された。更に、複数のテストを介して、サンプル５（複数の周期性を有する）から得られた信号の全体の平均干渉振動振幅が、サンプル１～サンプル４の各々に比べて、低減されていたことが観察された。同様に、複数のテストを介して、サンプル１０（複数の周期性を有する）から得られた信号の全体の平均干渉振動振幅がサンプル６～サンプル９の各々と比べて低減されたことが観察された。また、サンプル１０（ダミーゲート構造及び複数の周期性あり）から得られた信号の全体の平均干渉振動振幅が、サンプル５（ダミーゲート構造なし、複数の周期性あり）と比べて低減されたことが観察された。
【0113】
図３２は、幾つかの例に従った反射防止表面格子３０００の平面図を示す。反射防止表面格子３０００は、サブピクセルフォトダイオード又はシングルピクセルフォトダイオード用であり得る。反射防止表面格子３０００は、同じ特徴タイプの一般的な物理的特徴３００２を含み、それは、絶縁領域、半導体表面領域ダミーゲート構造、又はそれらの任意の組み合わせであり得る。ｘ方向に平行な方向に関して特定の態様が図示され説明されているが、そのような態様は、図示された例におけるｙ方向に平行な方向にも同様に適用可能である。他の例において、物理的特徴がフォトダイオードを横切って延在する細長い形状である場合等、これらの態様が適用可能でない場合もある。
【0114】
ｘ方向に平行な方向に沿って整合された隣り合う物理的特徴３００２間の複数のピッチが示されている。例えば、図３２は、最大長さピッチ３０１０と最小長さピッチ３０４０とを示し、その間に連続して、より小さい長さピッチ３０２０、３０３０がある。物理的特徴３００２の寸法は、ｘ方向に平行な方向に沿って、物理的特徴３００２から物理的特徴３００２へと変化する。例えば、図３２は、最大寸法３０１２と最小寸法３０４２とを示し、その間に連続して、より小さい寸法３０２２、３０３２がある。図示された例において、ｘ方向に平行な方向における隣り合う物理的特徴３００２の距離は等しい。他の例において、これらの距離も変化し得る。
【0115】
図３２は、周期３０５０を示す。図３２の反射防止表面格子３０００は、周期３０５０が繰り返されていないので、周期性を明示的に示していないが、図３２に示されるパターンは、反射防止表面格子において周期性が達成され得るように、ｘ方向に平行な方向及びｙ方向に平行な方向に沿って繰り返され得る。周期３０５０は、複数の異なるピッチ（例えば、ピッチ３０１０、２つのピッチ３０２０、２つのピッチ３０３０、及びピッチ３０４０）を含む。図３２のパターンが周期性を達成するように繰り返される場合、そのような反射防止表面格子は、複数のピッチを含む周期３０５０を有する周期性を有し得る。
【0116】
図３３は、幾つかの例に従った反射防止表面格子３１００の平面図を示す。反射防止表面格子３１００は、サブピクセルフォトダイオード又はシングルピクセルフォトダイオード用であり得る。反射防止表面格子３１００は、同じ特徴タイプの一般的な物理的特徴３１０２を含み、それは、絶縁領域、半導体表面領域ダミーゲート構造、又はそれらの任意の組み合わせであり得る。ｘ方向に平行な方向に関して特定の態様が図示され説明されているが、そのような態様は、図示された例におけるｙ方向に平行な方向にも同様に適用可能である。他の例において、物理的特徴がフォトダイオードを横切って延在する細長い場合等では、これらの態様が適用可能でない場合もある。
【0117】
ｘ方向に平行な方向に沿って整合された隣り合う物理的特徴３１０２間の複数のピッチが示されている。例えば、図３３は、第１のピッチ３１１０及び第２のピッチ３１２０を示す。物理的特徴３１０２の等しくない寸法は、物理的特徴３１０２から物理的特徴３１０２に、ｘ方向に平行な方向に沿って交互になる。例えば、図３３は、第１の寸法３１１２及び第２の寸法３１２２を示す。ｘ方向に平行な方向における隣り合う物理的特徴３１０２の間の距離は、図示された例において等しい。他の例において、これらの距離も変化し得る。
【0118】
図３３は周期３１３０を示す。周期３１３０は、ｘ方向に平行な方向に沿って繰り返される。周期３１３０は、複数の異なるピッチ（例えば、第１のピッチ３１１０及び第２のピッチ３１２０）を含む。従って、反射防止表面格子３１００は、複数のピッチを含む周期を有する周期性を有する。
【0119】
図３４は、幾つかの例に従った反射防止表面格子３２００の平面図を示す。反射防止表面格子３２００は、サブピクセルフォトダイオード又はシングルピクセルフォトダイオード用であり得る。反射防止表面格子３２００は、同じ特徴タイプの一般的な物理的特徴３２０２を含み、それは、絶縁領域、半導体表面領域ダミーゲート構造、又はそれらの任意の組み合わせであり得る。ｘ方向に平行な方向に関して特定の態様が図示され説明されているが、そのような態様は、図示された例におけるｙ方向に平行な方向にも同様に適用可能である。
【0120】
ｘ方向に平行な方向に沿って整合された隣り合う物理的特徴３２０２の間の複数のピッチが示されている。例えば、図３４は、例として第１のピッチ３２１０及び第２のピッチ３２２０を示す。第１のピッチ３２１０の長さは、第２のピッチ３２２０の長さと等しくない。物理的特徴３２０２の寸法は、ｘ方向に平行な方向に沿って等しい。ｘ方向に平行な方向における隣り合う物理的特徴３２０２間の複数の距離が示されている。例えば、図３４は、第１の距離３２１２（第１のピッチ３２１０における）及び第２の距離３２２２（第２のピッチ３２２０における）を示す。第１の距離３２１２は、第２の距離３２２２と等しくない。第２のピッチ３２２０及び第２の距離３２２２は、それぞれ、第１のピッチ３２１０及び第１の距離３２１２よりも大きい。
【0121】
図３４の反射防止表面格子３２００は、ｘ方向に平行な方向に沿って整合された複数の周期性を有する。第１の周期性の周期は、例えば、第１のピッチ３２１０の長さに等しく、従って、第１の周期性は、シングルピッチ周期性であり得る。第２の周期性の周期は、例えば、第２のピッチ３２２０の長さに等しく、従って、第２の周期性はシングルピッチ周期性であり得る。従って、反射防止表面格子３２００は、複数のピッチを集合的に含むそれぞれの周期を有する周期性を有する。
【0122】
図３５は、幾つかの例に従った反射防止表面格子３３００の平面図を示す。反射防止表面格子３３００は、サブピクセルフォトダイオード又はシングルピクセルフォトダイオード用であり得る。反射防止表面格子３３００は、同じ特徴タイプの一般的な物理的特徴３３０２を含み、それは、絶縁領域、半導体表面領域ダミーゲート構造、又はそれらの任意の組み合わせであり得る。物理的特徴３３０２は、反射防止表面格子３３００内のランダムな位置に配置される。反射防止表面格子３３００は、ｘ方向に平行な方向及びｙ方向に平行な方向において周期性を有さない。幾つかの例において、反射防止表面格子は、或る横方向に平行な方向において物理的特徴のランダムな位置を有し得、別の横方向に平行な方向においてそれら物理的特徴の周期性を有し得る。
【0123】
幾つかの例に従って、所与のピクセルのサブピクセルフォトダイオードの場合、ピクセル反射防止表面格子が第１のサブピクセル反射防止表面格子及び第２のサブピクセル反射防止表面格子を含む。幾つかの例において、第１及び第２のサブピクセル反射防止表面格子は、図３３に図示され、図３２の文脈で説明されるように、各々、同じ横方向に平行な方向に沿ったマルチピッチ周期性を有し得る。第１のサブピクセル反射防止表面格子の少なくとも１つのピッチは、第２のサブピクセル反射防止表面格子の少なくとも１つのピッチとは異なる。例えば、図３３の反射防止表面格子３１００が第１及び第２のサブピクセル反射防止表面格子の各々に対して実装されている（例えば、第１及び第２のサブピクセル反射防止表面格子に対して同じ構成が実装されている）場合、第１のサブピクセル反射防止表面格子の第１のピッチ３１１０は、第２のサブピクセル反射防止表面格子の第２のピッチ３１２０とは異なる。第１及び第２のサブピクセル反射防止表面格子は、各々、同じ横方向に平行な方向に沿って同じマルチピッチ周期性を有し得る。
【0124】
幾つかの例に従って、所与のピクセルのサブピクセルフォトダイオードの場合、ピクセル反射防止表面格子は、第１のサブピクセル反射防止表面格子及び第２のサブピクセル反射防止表面格子を含む。幾つかの例において、第１及び第２のサブピクセル反射防止表面格子は、図３４に図示されるように、各々、同じ横方向に平行な方向に沿って複数のシングルピッチ周期性を有し得る。第１のサブピクセル反射防止表面格子の少なくとも１つのピッチが、第２のサブピクセル反射防止表面格子の少なくとも１つのピッチとは異なる。例えば、図３４の反射防止表面格子３２００が第１及び第２のサブピクセル反射防止表面格子の各々に対して実装されている（例えば、第１及び第２のサブピクセル反射防止表面格子に対して同じ構成が実装されている）場合、第１のサブピクセル反射防止表面格子の第１のピッチ３２１０は、第２のサブピクセル反射防止表面格子の第２のピッチ３２２０とは異なる。第１及び第２のサブピクセル反射防止表面格子は、各々、同じ横方向に平行な方向に沿って、同じ複数のシングルピッチ周期性を有する。
【0125】
幾つかの例に従って、所与のピクセルのサブピクセルフォトダイオードの場合、ピクセル反射防止表面格子は、第１のサブピクセル反射防止表面格子及び第２のサブピクセル反射防止表面格子を含む。幾つかの例において、第１及び第２のサブピクセル反射防止表面格子の構成は同じであり、第１及び第２のサブピクセル反射防止表面格子の物理的特徴は、図３５と同様に、周期性が発生しないように、それぞれの反射防止表面格子内にランダムに位置し得る。
【0126】
幾つかの例に従って、シングルピクセルフォトダイオードの場合、フォトダイオードの表面におけるシングルピクセル反射防止表面格子は、図３４と同様に、及び図３２の文脈で説明されるように、横方向に平行な方向に沿ってマルチピッチ周期性を有し得る。幾つかの例に従って、シングルピクセルフォトダイオードの場合、フォトダイオードの表面におけるシングルピクセル反射防止表面格子は、図３３のように横方向に平行な方向に沿って複数のシングルピッチ周期性を有し得る。幾つかの例に従って、シングルピクセルフォトダイオードの場合、反射防止表面格子の物理的特徴は、図３５のように、反射防止表面格子において周期性が発生しないように反射防止表面格子内にランダムに位置し得る。
【0127】
図３６は、幾つかの例に従った光検出器デバイスを形成するための半導体処理の方法である。ブロック３４０２において、一つ又は複数のフォトダイオードが半導体基板内又は半導体基板の上に形成される。例えば、各フォトダイオードが、図４に関して図示され説明される構造を有するカソード及びアノードを含み得る。一つ又は複数のフォトダイオードを形成することは、ドーパントを注入すること及び／又はｉｎ－ｓｉｔｕドープされた半導体層をエピタキシャル成長させることを含み得る。例えば、幾つかの例において、各フォトダイオードは、それぞれのピクセル（例えば、サブピクセルなし）用であり得る。幾つかの例において、複数のフォトダイオード（例えば、サブピクセルフォトダイオード）は所与のピクセル用であり得る。
【0128】
ブロック３４０４において、反射防止表面格子が、一つ又は複数のフォトダイオードの表面に形成される。反射防止表面格子は、上述のように、任意の反射防止表面格子の構造を有し得る。反射防止表面格子を形成することは、ＳＴＩ、ＤＴＩ、又はＬＯＣＯＳ等の絶縁領域を形成するために任意の適切な処理を含み得、ＣＭＯＳ処理に用いられるようなゲート構造を形成するための任意の適切な処理を含み得る。
【0129】
ブロック３４０２、３４０４は、概して、処理の順序に関係なく説明され、特定の処理及びその順序は変化し得、特定の実装に依存し得ることに留意されたい。例えば、フォトダイオードのアノードに対するｉｎ－ｓｉｔｕドーピングを用いて半導体層のエピタキシャル成長が実施され得、その後、半導体層の表面における反射防止表面格子の絶縁領域の形成が続き得る。その後、フォトダイオードのカソードを形成するために半導体層への注入が実施され、その後、半導体層上又は半導体層の上に反射防止表面格子のゲート構造を形成することが続き得る。別の例において、反射防止表面格子の絶縁領域が、半導体基板の表面に形成され、その後、半導体基板にアノード及びカソードを形成するための注入が続く。その後、半導体基板上又は半導体基板の上に反射防止表面格子のゲート構造が形成される。幾つかの例において、反射防止表面格子が絶縁領域を含まないときは、絶縁領域を形成することが省かれ得る。幾つかの例において、反射防止表面格子が絶縁領域を含まないときは、ゲート構造の形成が省かれ得る。
【0130】
ブロック３４０６において、一つ又は複数のフォトダイオード及び反射防止表面格子の表面上又はその上に遮断層が形成される。遮断層は、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）等の任意の相応な堆積プロセスによって堆積され得る。ブロック３４０８において、遮断層上又は遮断層の上に誘電体層が形成される。誘電体層は、ＣＭＯＳ処理で用いられるように、内部の金属パターンの有無にかかわらず、層間誘電体（ＩＬＤ）及び／又は金属間誘電体（ＩＭＤ）層を堆積することによって形成され得る。
【0131】
種々の例を詳細に説明してきたが、添付の特許請求の範囲によって定義される範囲を逸脱することなく、種々の変更、置換、改変が行われ得ることを理解されたい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【外国語明細書】