(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023114980
(43)【公開日】2023-08-18
(54)【発明の名称】イメージセンサ
(51)【国際特許分類】
H01L 27/146 20060101AFI20230810BHJP
【ＦＩ】
H01L27/146 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023002624
(22)【出願日】2023-01-11
(31)【優先権主張番号】10-2022-0015361
(32)【優先日】2022-02-07
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】金 智 勳
(72)【発明者】
【氏名】尹 ジョン 斌
(72)【発明者】
【氏名】李 承 俊
【テーマコード（参考）】
4M118
【Ｆターム（参考）】
4M118AA03
4M118AB01
4M118BA09
4M118CA02
4M118CA22
4M118CA34
4M118DD04
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118GA08
4M118GB09
4M118GB11
4M118GC08
4M118GC09
4M118GC20
4M118GD04
4M118GD07
4M118HA25
4M118HA30
(57)【要約】 （修正有）
【課題】垂直ゲート構造体の伝送特性を向上させたイメージセンサを提供する。
【解決手段】イメージセンサは、内部に第１光電変換素子ＰＤ１が配置され、第１面及び第１面と対向する第２面が定義される基板と、基板の第１面から基板の内部に延長され、第１光電変換素子を囲んで基板に第１ピクセル領域ＰＸ１を定義するピクセル分離パターン１３５と、第１ピクセル領域で基板の第１面から基板の内部に延長され、基板の内部に配置される第１部分及び基板の第１面上に配置される第２部分を含む第１垂直ゲート構造体ＶＧ１及び第２垂直ゲート構造体ＶＧ２と、第１垂直ゲート構造体の第１部分ＶＧ１＿１と第２垂直ゲート構造体の第１部分ＶＧ２＿１の間に配置され、上面が基板の第１面と同一平面上に形成されるフローティング拡散領域ＦＤと、を有する。第１垂直ゲート構造体の第１部分の水平方向の幅は、フローティング拡散領域に隣接するほど全体的に減少する。
【選択図】図６
【解決手段】イメージセンサは、内部に第１光電変換素子ＰＤ１が配置され、第１面及び第１面と対向する第２面が定義される基板と、基板の第１面から基板の内部に延長され、第１光電変換素子を囲んで基板に第１ピクセル領域ＰＸ１を定義するピクセル分離パターン１３５と、第１ピクセル領域で基板の第１面から基板の内部に延長され、基板の内部に配置される第１部分及び基板の第１面上に配置される第２部分を含む第１垂直ゲート構造体ＶＧ１及び第２垂直ゲート構造体ＶＧ２と、第１垂直ゲート構造体の第１部分ＶＧ１＿１と第２垂直ゲート構造体の第１部分ＶＧ２＿１の間に配置され、上面が基板の第１面と同一平面上に形成されるフローティング拡散領域ＦＤと、を有する。第１垂直ゲート構造体の第１部分の水平方向の幅は、フローティング拡散領域に隣接するほど全体的に減少する。
【選択図】図６
【特許請求の範囲】
【請求項1】
内部に第１光電変換素子が配置され、第１面及び前記第１面と対向する第２面が定義される基板と、
前記基板の前記第１面から前記基板の内部に延長され、前記第１光電変換素子を囲んで、前記基板に第１ピクセル領域を定義するピクセル分離パターンと、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、
前記基板の内部で前記第１ピクセル領域の縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分の間に配置され、上面が前記基板の前記第１面と同一平面上に形成されるフローティング拡散領域と、を有し、
前記フローティング拡散領域に隣接するほど前記第１垂直ゲート構造体の前記第１部分の水平方向の幅が全体的に減少し、
前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、
前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、
前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁との間の間隔が減少することを特徴とするイメージセンサ。
前記基板の前記第１面から前記基板の内部に延長され、前記第１光電変換素子を囲んで、前記基板に第１ピクセル領域を定義するピクセル分離パターンと、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、
前記基板の内部で前記第１ピクセル領域の縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分の間に配置され、上面が前記基板の前記第１面と同一平面上に形成されるフローティング拡散領域と、を有し、
前記フローティング拡散領域に隣接するほど前記第１垂直ゲート構造体の前記第１部分の水平方向の幅が全体的に減少し、
前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、
前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、
前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁との間の間隔が減少することを特徴とするイメージセンサ。
【請求項2】
前記第１垂直ゲート構造体の前記第１部分及び前記第２垂直ゲート構造体の前記第１部分のそれぞれの平面形状は、三角形形状を有することを特徴とする請求項１に記載のイメージセンサ。
【請求項3】
前記フローティング拡散領域に隣接する前記第１垂直ゲート構造体の前記第１部分の２個の側壁の間の角度は、３０度より大きいか同じであり、４５度より小さいことを特徴とする請求項２に記載のイメージセンサ。
【請求項4】
前記第１垂直ゲート構造体の前記第１部分及び前記第２垂直ゲート構造体の前記第１部分のそれぞれの平面形状は、台形形状を有することを特徴とする請求項１に記載のイメージセンサ。
【請求項5】
前記ピクセル分離パターンによって少なくとも一部が前記第１ピクセル領域と分離され、前記ピクセル分離パターンによって前記基板に定義される第２ピクセル領域と、
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第３垂直ゲート構造体と、
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第４垂直ゲート構造体と、をさらに有し、
前記第３垂直ゲート構造体の前記第１部分は、前記第４垂直ゲート構造体の前記第１部分と対向する第３側壁を含み、
前記第４垂直ゲート構造体の前記第１部分は、前記第３垂直ゲート構造体の前記第１部分と対向する第４側壁を含み、
前記フローティング拡散領域に隣接するほど前記第３側壁と前記第４側壁との間の間隔が減少することを特徴とする請求項１に記載のイメージセンサ。
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第３垂直ゲート構造体と、
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第４垂直ゲート構造体と、をさらに有し、
前記第３垂直ゲート構造体の前記第１部分は、前記第４垂直ゲート構造体の前記第１部分と対向する第３側壁を含み、
前記第４垂直ゲート構造体の前記第１部分は、前記第３垂直ゲート構造体の前記第１部分と対向する第４側壁を含み、
前記フローティング拡散領域に隣接するほど前記第３側壁と前記第４側壁との間の間隔が減少することを特徴とする請求項１に記載のイメージセンサ。
【請求項6】
前記第１垂直ゲート構造体及び前記第３垂直ゲート構造体は、前記ピクセル分離パターンを中心に対称に配置され、
前記第２垂直ゲート構造体及び前記第４垂直ゲート構造体は、前記ピクセル分離パターンを中心に対称に配置されることを特徴とする請求項５に記載のイメージセンサ。
前記第２垂直ゲート構造体及び前記第４垂直ゲート構造体は、前記ピクセル分離パターンを中心に対称に配置されることを特徴とする請求項５に記載のイメージセンサ。
【請求項7】
前記フローティング拡散領域は、前記第１ピクセル領域及び前記第２ピクセル領域に架かるように配置されることを特徴とする請求項５に記載のイメージセンサ。
【請求項8】
前記フローティング拡散領域は、前記第１ピクセル領域の縁に配置される第１フローティング拡散領域と、
前記第２ピクセル領域の縁に配置され、前記第１フローティング拡散領域と離隔した第２フローティング拡散領域と、を含むことを特徴とする請求項５に記載のイメージセンサ。
前記第２ピクセル領域の縁に配置され、前記第１フローティング拡散領域と離隔した第２フローティング拡散領域と、を含むことを特徴とする請求項５に記載のイメージセンサ。
【請求項9】
前記第１フローティング拡散領域及び前記第２フローティング拡散領域は、前記ピクセル分離パターンを中心に対称に配置されることを特徴とする請求項８に記載のイメージセンサ。
【請求項10】
前記第１垂直ゲート構造体の前記第２部分及び前記第２垂直ゲート構造体の前記第２部分は、一体型に形成されることを特徴とする請求項１に記載のイメージセンサ。
【請求項11】
前記第１垂直ゲート構造体の前記第２部分の前記水平方向の幅は、前記第１垂直ゲート構造体の前記第１部分の前記水平方向の幅より大きいことを特徴とする請求項１に記載のイメージセンサ。
【請求項12】
内部に第１及び第２光電変換素子が配置され、第１面及び前記第１面と対向する第２面が定義される基板と、
前記基板の前記第１面から前記基板の内部に延長され、前記第１及び第２光電変換素子それぞれを囲んで、前記基板に前記第１光電変換素子が配置される第１ピクセル領域及び前記第２光電変換素子が配置される第２ピクセル領域それぞれを定義するピクセル分離パターンと、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第３垂直ゲート構造体と、
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第４垂直ゲート構造体と、
前記基板の内部で前記第１及び第２ピクセル領域それぞれの縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分との間及び前記第３垂直ゲート構造体の前記第１部分と前記第４垂直ゲート構造体の前記第１部分との間それぞれに配置され、上面が前記基板の前記第１面と同一平面上に形成されるフローティング拡散領域と、を有し、
前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、
前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、
前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁の間の間隔が減少することを特徴とするイメージセンサ。
前記基板の前記第１面から前記基板の内部に延長され、前記第１及び第２光電変換素子それぞれを囲んで、前記基板に前記第１光電変換素子が配置される第１ピクセル領域及び前記第２光電変換素子が配置される第２ピクセル領域それぞれを定義するピクセル分離パターンと、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第３垂直ゲート構造体と、
前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第４垂直ゲート構造体と、
前記基板の内部で前記第１及び第２ピクセル領域それぞれの縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分との間及び前記第３垂直ゲート構造体の前記第１部分と前記第４垂直ゲート構造体の前記第１部分との間それぞれに配置され、上面が前記基板の前記第１面と同一平面上に形成されるフローティング拡散領域と、を有し、
前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、
前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、
前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁の間の間隔が減少することを特徴とするイメージセンサ。
【請求項13】
前記第３垂直ゲート構造体の前記第１部分は、前記第４垂直ゲート構造体の前記第１部分と対向する第３側壁を含み、
前記第４垂直ゲート構造体の前記第１部分は、前記第３垂直ゲート構造体の前記第１部分と対向する第４側壁を含み、
前記フローティング拡散領域に隣接するほど前記第３側壁と前記第４側壁の間の間隔が減少することを特徴とする請求項１２に記載のイメージセンサ。
前記第４垂直ゲート構造体の前記第１部分は、前記第３垂直ゲート構造体の前記第１部分と対向する第４側壁を含み、
前記フローティング拡散領域に隣接するほど前記第３側壁と前記第４側壁の間の間隔が減少することを特徴とする請求項１２に記載のイメージセンサ。
【請求項14】
前記第１垂直ゲート構造体の前記第１部分、前記第２垂直ゲート構造体の前記第１部分、前記第３垂直ゲート構造体の前記第１部分、及び前記第４垂直ゲート構造体の前記第１部分それぞれの平面形状は、三角形形状を有することを特徴とする請求項１２に記載のイメージセンサ。
【請求項15】
前記第１垂直ゲート構造体の前記第１部分及び前記第２垂直ゲート構造体の前記第１部分それぞれの平面形状は、台形形状を有することを特徴とする請求項１２に記載のイメージセンサ。
【請求項16】
前記フローティング拡散領域は、前記第１ピクセル領域及び前記第２ピクセル領域に架かるように配置されることを特徴とする請求項１２に記載のイメージセンサ。
【請求項17】
前記フローティング拡散領域は、前記第１ピクセル領域の縁に配置される第１フローティング拡散領域と、
前記第２ピクセル領域の縁に配置され、前記第１フローティング拡散領域と離隔した第２フローティング拡散領域と、を含むことを特徴とする請求項１２に記載のイメージセンサ。
前記第２ピクセル領域の縁に配置され、前記第１フローティング拡散領域と離隔した第２フローティング拡散領域と、を含むことを特徴とする請求項１２に記載のイメージセンサ。
【請求項18】
前記第１垂直ゲート構造体の前記第２部分及び前記第２垂直ゲート構造体の前記第２部分は、一体型に形成され、
前記第３垂直ゲート構造体の前記第２部分及び前記第４垂直ゲート構造体の前記第２部分は、一体型に形成されることを特徴とする請求項１２に記載のイメージセンサ。
前記第３垂直ゲート構造体の前記第２部分及び前記第４垂直ゲート構造体の前記第２部分は、一体型に形成されることを特徴とする請求項１２に記載のイメージセンサ。
【請求項19】
前記一体型に形成される前記第１垂直ゲート構造体の前記第２部分及び前記第２垂直ゲート構造体の前記第２部分は、前記一体型に形成される前記第３垂直ゲート構造体の前記第２部分及び前記第４垂直ゲート構造体の前記第２部分と、前記ピクセル分離パターンを中心に対称に配置されることを特徴とする請求項１８に記載のイメージセンサ。
【請求項20】
内部に第１光電変換素子が配置され、第１面及び前記第１面と対向する第２面が定義される基板と、
前記基板の前記第１面から前記基板の内部に延長され、前記第１光電変換素子を囲んで、前記基板に第１ピクセル領域を定義するピクセル分離パターンと、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、
前記基板の内部で前記第１ピクセル領域の縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分との間に配置され、上面が前記基板の前記第１面と同一平面上に形成され、前記ピクセル分離パターンと垂直方向にオーバーラップしないフローティング拡散領域と、を有し、
前記第１垂直ゲート構造体の前記第１部分及び前記第２垂直ゲート構造体の前記第１部分それぞれの平面形状は、三角形形状を有し、
前記フローティング拡散領域に隣接する前記第１垂直ゲート構造体の前記第１部分の２個の側壁の間の角度は、３０度より大きいか同じであり、４５度より小さく、
前記フローティング拡散領域に隣接する前記第２垂直ゲート構造体の前記第１部分の２個の側壁の間の角度は、３０度より大きいか同じであり、４５度より小さく、
前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、
前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、
前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁の間の間隔が減少することを特徴とするイメージセンサ。
前記基板の前記第１面から前記基板の内部に延長され、前記第１光電変換素子を囲んで、前記基板に第１ピクセル領域を定義するピクセル分離パターンと、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、
前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、
前記基板の内部で前記第１ピクセル領域の縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分との間に配置され、上面が前記基板の前記第１面と同一平面上に形成され、前記ピクセル分離パターンと垂直方向にオーバーラップしないフローティング拡散領域と、を有し、
前記第１垂直ゲート構造体の前記第１部分及び前記第２垂直ゲート構造体の前記第１部分それぞれの平面形状は、三角形形状を有し、
前記フローティング拡散領域に隣接する前記第１垂直ゲート構造体の前記第１部分の２個の側壁の間の角度は、３０度より大きいか同じであり、４５度より小さく、
前記フローティング拡散領域に隣接する前記第２垂直ゲート構造体の前記第１部分の２個の側壁の間の角度は、３０度より大きいか同じであり、４５度より小さく、
前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、
前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、
前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁の間の間隔が減少することを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサに関し、特に、垂直ゲート構造体の伝送特性を向上させたイメージセンサに関する。
【背景技術】
【0002】
イメージセンシング装置（ｉｍａｇｅ ｓｅｎｓｉｎｇ ｄｅｖｉｃｅ）は、光学情報を電気信号に変換させる半導体素子の一つである。
このようなイメージセンシング装置は、電荷結合型（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：ＣＣＤ）イメージセンシング装置とシーモス型（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）イメージセンシング装置を含む。
このようなイメージセンシング装置は、電荷結合型（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：ＣＣＤ）イメージセンシング装置とシーモス型（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ－Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）イメージセンシング装置を含む。
【0003】
ＣＭＯＳ型イメージセンサは、ＣＩＳ（ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ）と略称することができる。
ＣＩＳは、２次元的に配列された複数のピクセルを備える。
ピクセルそれぞれは、例えば、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）を含み得る。
フォトダイオードは、入射した光を電気信号に変換する役割をする。
ＣＩＳは、２次元的に配列された複数のピクセルを備える。
ピクセルそれぞれは、例えば、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）を含み得る。
フォトダイオードは、入射した光を電気信号に変換する役割をする。
【0004】
近年では、コンピュータ産業と通信産業の発達につれて、デジタルカメラ、カムコーダ、スマートフォン、ゲーム機器、警備用カメラ、医療用マイクロカメラ、ロボットなど多様な分野で性能が向上し、かつ小型化されたイメージセンシング装置の需要も増加している。
そのため、イメージセンシング装置内の高度にスケーリングされた高集積半導体素子に対する研究開発が課題となっており、その半導体素子のパターンは、微細な幅を有して微細なピッチで離隔するものであって、伝送特性を向上させる。
そのため、イメージセンシング装置内の高度にスケーリングされた高集積半導体素子に対する研究開発が課題となっており、その半導体素子のパターンは、微細な幅を有して微細なピッチで離隔するものであって、伝送特性を向上させる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００３－６０１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は上記従来のイメージセンシング装置における課題に鑑みてなされたものであって、本発明の目的は、一つの単位ピクセルに２個の垂直ゲート構造体が配置され、一つの単位ピクセルでフローティング拡散領域に隣接するほど２個の垂直ゲート構造体の間の間隔が減少するように垂直ゲート構造体を配置することによって垂直ゲート構造体の伝送特性を向上させたイメージセンサを提供することにある。
【課題を解決するための手段】
【0007】
上記目的を達成するためになされた本発明によるイメージセンサは、内部に第１光電変換素子が配置され、第１面及び前記第１面と対向する第２面が定義される基板と、前記基板の前記第１面から前記基板の内部に延長され、前記第１光電変換素子を囲んで、前記基板に第１ピクセル領域を定義するピクセル分離パターンと、前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、前記基板の内部で前記第１ピクセル領域の縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分の間に配置され、上面が前記基板の前記第１面と同一平面上に形成されるフローティング拡散領域と、を有し、前記フローティング拡散領域に隣接するほど前記第１垂直ゲート構造体の前記第１部分の水平方向の幅が全体的に減少し、前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁との間の間隔が減少することを特徴とする。
【0008】
また、上記目的を達成するためになされた本発明によるイメージセンサは、内部に第１及び第２光電変換素子が配置され、第１面及び前記第１面と対向する第２面が定義される基板と、前記基板の前記第１面から前記基板の内部に延長され、前記第１及び第２光電変換素子それぞれを囲んで、前記基板に前記第１光電変換素子が配置される第１ピクセル領域及び前記第２光電変換素子が配置される第２ピクセル領域それぞれを定義するピクセル分離パターンと、前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第３垂直ゲート構造体と、前記第２ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第４垂直ゲート構造体と、前記基板の内部で前記第１及び第２ピクセル領域それぞれの縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分との間及び前記第３垂直ゲート構造体の前記第１部分と前記第４垂直ゲート構造体の前記第１部分との間それぞれに配置され、上面が前記基板の前記第１面と同一平面上に形成されるフローティング拡散領域と、を有し、前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁の間の間隔が減少することを特徴とする。
【0009】
また、上記目的を達成するためになされた本発明によるイメージセンサは、内部に第１光電変換素子が配置され、第１面及び前記第１面と対向する第２面が定義される基板と、前記基板の前記第１面から前記基板の内部に延長され、前記第１光電変換素子を囲んで、前記基板に第１ピクセル領域を定義するピクセル分離パターンと、前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第１垂直ゲート構造体と、前記第１ピクセル領域で前記基板の前記第１面から前記基板の内部に延長され、前記基板の内部に配置される第１部分及び前記基板の前記第１面上に配置される第２部分を含む第２垂直ゲート構造体と、前記基板の内部で前記第１ピクセル領域の縁に配置され、前記第１垂直ゲート構造体の前記第１部分と前記第２垂直ゲート構造体の前記第１部分との間に配置され、上面が前記基板の前記第１面と同一平面上に形成され、前記ピクセル分離パターンと垂直方向にオーバーラップしないフローティング拡散領域と、を有し、前記第１垂直ゲート構造体の前記第１部分及び前記第２垂直ゲート構造体の前記第１部分それぞれの平面形状は、三角形形状を有し、前記フローティング拡散領域に隣接する前記第１垂直ゲート構造体の前記第１部分の２個の側壁の間の角度は、３０度より大きいか同じであり、４５度より小さく、前記フローティング拡散領域に隣接する前記第２垂直ゲート構造体の前記第１部分の２個の側壁の間の角度は、３０度より大きいか同じであり、４５度より小さく、前記第１垂直ゲート構造体の前記第１部分は、前記第２垂直ゲート構造体の前記第１部分と対向する第１側壁を含み、前記第２垂直ゲート構造体の前記第１部分は、前記第１垂直ゲート構造体の前記第１部分と対向する第２側壁を含み、前記フローティング拡散領域に隣接するほど前記第１側壁と前記第２側壁の間の間隔が減少することを特徴とする。
【発明の効果】
【0010】
本発明に係るイメージセンサによれば、一つの単位ピクセルに２個の垂直ゲート構造体が配置され、一つの単位ピクセルでフローティング拡散領域に隣接するほど２個の垂直ゲート構造体の間の間隔が減少するように垂直ゲート構造体を配置することによって垂直ゲート構造体の伝送特性を向上させることができる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施形態によるイメージセンサの概略構成を示すブロック図である。
【図2】本発明の実施形態によるイメージセンサを説明するための概略的な平面図である。
【図6】本発明の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図7】本発明の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図10】本発明の他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図11】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図12】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図14】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図15】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図16】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図17】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図18】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図19】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図20】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【図21】本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【発明を実施するための形態】
【0012】
次に、本発明に係るイメージセンサを実施するための形態の具体例を図面を参照しながら説明する。
【0013】
以下では図１～図９を参照して本発明の実施形態によるイメージセンサについて説明する。
図１は、本発明の実施形態によるイメージセンサの概略構成を示すブロック図であり、図２は、本発明の実施形態によるイメージセンサを説明するための概略的な平面図であり、図３は、図２のＡ－Ａ’線及びＢ－Ｂ’線に沿って切断した断面図であり、図４は、図２のＡ－Ａ’線及びＣ－Ｃ’線に沿って切断した断面図であり、図５は、図２のＡ－Ａ’線及びＤ－Ｄ’線に沿って切断した断面図であり、図６及び図７は本発明の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図であり、図８は、図６及び図７それぞれのＥ－Ｅ’線に沿って切断した断面図であり、図９は、図６及び図７それぞれのＦ－Ｆ’線に沿って切断した断面図である。
図１は、本発明の実施形態によるイメージセンサの概略構成を示すブロック図であり、図２は、本発明の実施形態によるイメージセンサを説明するための概略的な平面図であり、図３は、図２のＡ－Ａ’線及びＢ－Ｂ’線に沿って切断した断面図であり、図４は、図２のＡ－Ａ’線及びＣ－Ｃ’線に沿って切断した断面図であり、図５は、図２のＡ－Ａ’線及びＤ－Ｄ’線に沿って切断した断面図であり、図６及び図７は本発明の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図であり、図８は、図６及び図７それぞれのＥ－Ｅ’線に沿って切断した断面図であり、図９は、図６及び図７それぞれのＦ－Ｆ’線に沿って切断した断面図である。
【0014】
図１を参照すると、本発明の実施形態によるイメージセンサは、アクティブピクセルセンサアレイ（ａｃｔｉｖｅ ｐｉｘｅｌ ｓｅｎｓｏｒ ａｒｒａｙ：ＡＰＳ）１０、行デコーダ（Ｒｏｗ Ｄｅｃｏｄｅｒ）２０、行ドライバ（Ｒｏｗ Ｄｒｉｖｅｒ）３０、列デコーダ（Ｃｏｌｕｍｎ Ｄｅｃｏｄｅｒ）４０、タイミング発生器（Ｔｉｍｉｎｇ Ｇｅｎｅｒａｔｏｒ）５０、相関二重サンプラ（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｅｒ：ＣＤＳ）６０、アナログデジタルコンバータ（ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ：ＡＤＳ）７０及び入出力バッファ（Ｉ／Ｏ Ｂｕｆｆｅｒ）８０を含む。
【0015】
アクティブピクセルセンサアレイ１０は、２次元的に配列された複数の単位ピクセルを含み、光信号を電気的信号に変換する。
アクティブピクセルセンサアレイ１０は、行ドライバ３０からピクセル選択信号、リセット信号、及び電荷転送信号のような複数の駆動信号によって駆動される。
また、アクティブピクセルセンサアレイ１０により変換された電気的信号は、相関二重サンプラ６０に提供される。
行ドライバ３０は、行デコーダ２０でデコーディングされた結果によって複数の単位ピクセルを駆動するための複数の駆動信号をアクティブピクセルセンサアレイ１０に提供する。
単位ピクセルが行列（ｍａｔｒｉｘ）形状に配列された場合は、各行別に駆動信号が提供される。
タイミング発生器５０は、行デコーダ２０及び列デコーダ４０にタイミング（ｔｉｍｉｎｇ）信号及び制御信号を提供する。
アクティブピクセルセンサアレイ１０は、行ドライバ３０からピクセル選択信号、リセット信号、及び電荷転送信号のような複数の駆動信号によって駆動される。
また、アクティブピクセルセンサアレイ１０により変換された電気的信号は、相関二重サンプラ６０に提供される。
行ドライバ３０は、行デコーダ２０でデコーディングされた結果によって複数の単位ピクセルを駆動するための複数の駆動信号をアクティブピクセルセンサアレイ１０に提供する。
単位ピクセルが行列（ｍａｔｒｉｘ）形状に配列された場合は、各行別に駆動信号が提供される。
タイミング発生器５０は、行デコーダ２０及び列デコーダ４０にタイミング（ｔｉｍｉｎｇ）信号及び制御信号を提供する。
【0016】
相関二重サンプラ（ＣＤＳ）６０は、アクティブピクセルセンサアレイ１０で生成された電気的信号を受信して維持（ｈｏｌｄ）及びサンプリング（ｓａｍｐｌｉｎｇ）する。
相関二重サンプラ６０は、特定の雑音レベル（ｎｏｉｓｅ ｌｅｖｅｌ）と電気的信号による信号レベルを二重にサンプリングして、雑音レベルと信号レベルの差異に該当する差異レベルを出力する。
アナログデジタルコンバータ（ＡＤＣ）７０は、相関二重サンプラ６０で出力された差異レベルに該当するアナログ信号をデジタル信号に変換して出力する。
入出力バッファ８０は、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は列デコーダ４０でのデコーディング結果によって順次に映像信号処理部（図示せず）にデジタル信号を出力する。
相関二重サンプラ６０は、特定の雑音レベル（ｎｏｉｓｅ ｌｅｖｅｌ）と電気的信号による信号レベルを二重にサンプリングして、雑音レベルと信号レベルの差異に該当する差異レベルを出力する。
アナログデジタルコンバータ（ＡＤＣ）７０は、相関二重サンプラ６０で出力された差異レベルに該当するアナログ信号をデジタル信号に変換して出力する。
入出力バッファ８０は、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は列デコーダ４０でのデコーディング結果によって順次に映像信号処理部（図示せず）にデジタル信号を出力する。
【0017】
図２を参照すると、本発明の実施形態によるイメージセンサは、第１～第４領域（Ｉ、ＩＩ、ＩＩＩ、ＩＶ）を含む。
第１領域Ｉ及び第２領域ＩＩは、センサアレイ領域である。
第１水平方向ＤＲ１及び第１水平方向ＤＲ１と垂直な第２水平方向ＤＲ２により定義される平面で、第２領域ＩＩは、第１領域Ｉを囲む。
第１領域Ｉ及び第２領域ＩＩは、センサアレイ領域である。
第１水平方向ＤＲ１及び第１水平方向ＤＲ１と垂直な第２水平方向ＤＲ２により定義される平面で、第２領域ＩＩは、第１領域Ｉを囲む。
【0018】
第１領域Ｉは、外部からの光の波長に対応するアクティブ信号を生成するためのアクティブピクセルを含むアクティブピクセルセンサ（ａｃｔｉｖｅ ｐｉｘｅｌ ｓｅｎｓｏｒ）領域である。
第２領域ＩＩは、外部からの光が遮断されてオプティカルブラック（ｏｐｔｉｃａｌ ｂｌａｃｋ）信号を生成するためのオプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である。
第４領域ＩＶは、パッド領域である。
第４領域ＩＶに配置された複数のパッド１８０は、外部装置と電気的信号をやり取りする。
第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面で、第４領域ＩＶは第２領域ＩＩを囲む。
第３領域ＩＩＩは、接続領域である。
第３領域ＩＩＩは、第２基板１３０の下面１３０ａ上に配置されたロジック回路領域と電気的に接続される。
第３領域ＩＩＩは、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２領域ＩＩとパッド領域である第４領域ＩＶの間に配置される。
第２領域ＩＩは、外部からの光が遮断されてオプティカルブラック（ｏｐｔｉｃａｌ ｂｌａｃｋ）信号を生成するためのオプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である。
第４領域ＩＶは、パッド領域である。
第４領域ＩＶに配置された複数のパッド１８０は、外部装置と電気的信号をやり取りする。
第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面で、第４領域ＩＶは第２領域ＩＩを囲む。
第３領域ＩＩＩは、接続領域である。
第３領域ＩＩＩは、第２基板１３０の下面１３０ａ上に配置されたロジック回路領域と電気的に接続される。
第３領域ＩＩＩは、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２領域ＩＩとパッド領域である第４領域ＩＶの間に配置される。
【0019】
図３～図９を参照すると、本発明の実施形態によるイメージセンサは、第１基板１００、第１絶縁層１０１、第２絶縁層１０２、ゲート構造体１０５、第１配線構造体１１０、第２配線構造体１２０、第２基板１３０、第１～第５光電変換素子（ＰＤ１～ＰＤ５）、第１～第９垂直ゲート構造体（ＶＧ１～ＶＧ９）、フローティング拡散領域ＦＤ、第１ピクセル分離パターン１３５、第２ピクセル分離パターン１４０、パッシベーション層１５０、第１カラーフィルタ１５１、第２カラーフィルタ１５２、グリッドパターン１５５、マイクロレンズ１５７、保護膜１５８、透明層１５９、第１～第３導電性パターン（１６１、１６２、１６３）、接着層１７１、低屈折率層１７２、フォトレジスト１７３、及びパッド１８０を含む。
【0020】
第１基板１００は、例えば、バルクシリコン又はＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）である。
第１基板１００は、シリコン基板であり得、又は、他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素、又はアンチモン化ガリウムを含み得る。
又は、第１基板１００は、ベース基板上にエピ層が形成されたものでもあり得る。
第１絶縁層１０１は、第１基板１００上に配置される。
第１絶縁層１０１は、第１基板１００上に配置されたゲート構造体１０５を覆うように配置される。
第１絶縁層１０１は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
第１基板１００は、シリコン基板であり得、又は、他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素、又はアンチモン化ガリウムを含み得る。
又は、第１基板１００は、ベース基板上にエピ層が形成されたものでもあり得る。
第１絶縁層１０１は、第１基板１００上に配置される。
第１絶縁層１０１は、第１基板１００上に配置されたゲート構造体１０５を覆うように配置される。
第１絶縁層１０１は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
【0021】
第１配線構造体１１０は、第１絶縁層１０１上に配置される。
第１配線構造体１１０は、第１層間絶縁膜１１２及び第１層間絶縁膜１１２の内部に配置される複数の第１配線層１１１を含む。
第１配線層１１１は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）などを含み得るが、本発明の技術的思想はこれに制限されるものではない。
第１層間絶縁膜１１２は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
第１配線構造体１１０は、第１層間絶縁膜１１２及び第１層間絶縁膜１１２の内部に配置される複数の第１配線層１１１を含む。
第１配線層１１１は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）などを含み得るが、本発明の技術的思想はこれに制限されるものではない。
第１層間絶縁膜１１２は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
【0022】
第２配線構造体１２０は、第１配線構造体１１０上に配置される。
第２配線構造体１２０は、第２層間絶縁膜１２２及び第２層間絶縁膜１２２の内部に配置される複数の第２配線層１２１を含む。
第２配線層１２１は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）などを含み得るが、本発明の技術的思想はこれに制限されるものではない。
第２層間絶縁膜１２２は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
第２配線構造体１２０は、第２層間絶縁膜１２２及び第２層間絶縁膜１２２の内部に配置される複数の第２配線層１２１を含む。
第２配線層１２１は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）などを含み得るが、本発明の技術的思想はこれに制限されるものではない。
第２層間絶縁膜１２２は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
【0023】
第２絶縁層１０２は、第２配線構造体１２０上に配置される。
第２絶縁層１０２は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
第２基板１３０は、第２絶縁層１０２上に配置される。
第２基板１３０は、例えば、バルクシリコン又はＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。
第２基板１３０は、シリコン基板であり得、又は他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素、又はアンチモン化ガリウムを含み得る。
又は、第２基板１３０は、ベース基板上にエピ層が形成されたものでもあり得る。
第２基板１３０は、第２絶縁層１０２と接する第１面１３０ａ及び第１面１３０ａと対向する第２面１３０ｂを含む。
第２絶縁層１０２は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、低誘電率物質、及びこれらの組み合わせの少なくとも一つを含み得る。
第２基板１３０は、第２絶縁層１０２上に配置される。
第２基板１３０は、例えば、バルクシリコン又はＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）であり得る。
第２基板１３０は、シリコン基板であり得、又は他の物質、例えば、シリコンゲルマニウム、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素、又はアンチモン化ガリウムを含み得る。
又は、第２基板１３０は、ベース基板上にエピ層が形成されたものでもあり得る。
第２基板１３０は、第２絶縁層１０２と接する第１面１３０ａ及び第１面１３０ａと対向する第２面１３０ｂを含む。
【0024】
説明の便宜上、第２基板１３０は、アクティブピクセルセンサ（ａｃｔｉｖｅ ｐｉｘｅｌ ｓｅｎｓｏｒ）領域が形成される第１領域Ｉ、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域が形成される第２領域ＩＩ、接続領域が形成される第３領域ＩＩＩ、及びパッド領域が形成される第４領域ＩＶを含むものと定義する。
複数の光電変換素子は、第２基板１３０の内部に配置される。
例えば、第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）は、第２基板１３０の第１領域Ｉの内部に配置される。
第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）は、第１水平方向ＤＲ１又は第２水平方向ＤＲ２に互いに離隔して配置される。
第５光電変換素子ＰＤ５は、第２基板１３０の第２領域ＩＩの内部に配置される。
第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれは、フォトダイオードであり得るが、本発明の技術的思想はこれに制限されるものではない。
複数の光電変換素子は、第２基板１３０の内部に配置される。
例えば、第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）は、第２基板１３０の第１領域Ｉの内部に配置される。
第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）は、第１水平方向ＤＲ１又は第２水平方向ＤＲ２に互いに離隔して配置される。
第５光電変換素子ＰＤ５は、第２基板１３０の第２領域ＩＩの内部に配置される。
第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれは、フォトダイオードであり得るが、本発明の技術的思想はこれに制限されるものではない。
【0025】
第１ピクセル分離パターン１３５は、第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれの間に配置される。
第１ピクセル分離パターン１３５は、第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれを囲む。
第１ピクセル分離パターン１３５は、第２基板１３０の第１面１３０ａから第２基板１３０の内部に垂直方向ＤＲ３に延長される。
ここで、垂直方向ＤＲ３は、第１水平方向ＤＲ１及び第２水平方向ＤＲ２それぞれに垂直な方向と定義する。
例えば、第２基板１３０の第１面１３０ａ上に露出した第１ピクセル分離パターン１３５の表面は、第２基板１３０の第１面１３０ａと同一平面上に形成される。
第１ピクセル分離パターン１３５は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン炭化物（ＳｉＣ）、シリコン酸炭化物（ＳｉＯＣ）、シリコン酸窒化物（ＳｉＯＮ）、及びシリコン酸炭窒化物（ＳｉＯＣＮ）の少なくとも一つを含み得る。
第１ピクセル分離パターン１３５は、第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれを囲む。
第１ピクセル分離パターン１３５は、第２基板１３０の第１面１３０ａから第２基板１３０の内部に垂直方向ＤＲ３に延長される。
ここで、垂直方向ＤＲ３は、第１水平方向ＤＲ１及び第２水平方向ＤＲ２それぞれに垂直な方向と定義する。
例えば、第２基板１３０の第１面１３０ａ上に露出した第１ピクセル分離パターン１３５の表面は、第２基板１３０の第１面１３０ａと同一平面上に形成される。
第１ピクセル分離パターン１３５は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、シリコン炭化物（ＳｉＣ）、シリコン酸炭化物（ＳｉＯＣ）、シリコン酸窒化物（ＳｉＯＮ）、及びシリコン酸炭窒化物（ＳｉＯＣＮ）の少なくとも一つを含み得る。
【0026】
第２ピクセル分離パターン１４０は、第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれの間に配置される。
第２ピクセル分離パターン１４０は、第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれを囲む。
第１ピクセル分離パターン１３５は、第２ピクセル分離パターン１４０の少なくとも一部を囲む。
例えば、第２ピクセル分離パターン１４０の第１水平方向ＤＲ１の幅は、第１ピクセル分離パターン１３５の第１水平方向ＤＲ１の幅より大きい。
第２ピクセル分離パターン１４０は、第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれを囲む。
第１ピクセル分離パターン１３５は、第２ピクセル分離パターン１４０の少なくとも一部を囲む。
例えば、第２ピクセル分離パターン１４０の第１水平方向ＤＲ１の幅は、第１ピクセル分離パターン１３５の第１水平方向ＤＲ１の幅より大きい。
【0027】
第２ピクセル分離パターン１４０は、第２基板１３０の第１面１３０ａから第２基板１３０の内部に垂直方向ＤＲ３に延長される。
例えば、第２ピクセル分離パターン１４０は、第２基板１３０の第２面１３０ｂまで延長される。
すなわち、第２基板１３０の第１面１３０ａ上に露出した第２ピクセル分離パターン１４０の表面は、第２基板１３０の第１面１３０ａと同一平面上に形成される。
また、第２基板１３０の第２面１３０ｂ上に露出した第２ピクセル分離パターン１４０の表面は、第２基板１３０の第２面１３０ｂと同一平面上に形成される。
第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれは、第１ピクセル分離パターン１３５及び第２ピクセル分離パターン１４０により互いに分離される。
例えば、第２ピクセル分離パターン１４０は、第２基板１３０の第２面１３０ｂまで延長される。
すなわち、第２基板１３０の第１面１３０ａ上に露出した第２ピクセル分離パターン１４０の表面は、第２基板１３０の第１面１３０ａと同一平面上に形成される。
また、第２基板１３０の第２面１３０ｂ上に露出した第２ピクセル分離パターン１４０の表面は、第２基板１３０の第２面１３０ｂと同一平面上に形成される。
第１～第５光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、ＰＤ５）それぞれは、第１ピクセル分離パターン１３５及び第２ピクセル分離パターン１４０により互いに分離される。
【0028】
第１及び第２ピクセル分離パターン（１３５、１４０）は、第２基板１３０の内部で互いに分離された複数のピクセル領域を定義する。
例えば、図６に示すように、第１及び第２ピクセル分離パターン（１３５、１４０）は、第２基板１３０の内部で互いに分離された第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）を定義する。
例えば、第２ピクセル領域ＰＸ２は、第１ピクセル領域ＰＸ１と第１水平方向ＤＲ１に離隔する。
第３ピクセル領域ＰＸ３は、第１ピクセル領域ＰＸ１と第２水平方向ＤＲ２に離隔する。
第４ピクセル領域ＰＸ４は、第３ピクセル領域ＰＸ３と第１水平方向ＤＲ１に離隔する。
また、第４ピクセル領域ＰＸ４は、第２ピクセル領域ＰＸ２と第２水平方向ＤＲ２に離隔する。
例えば、図６に示すように、第１及び第２ピクセル分離パターン（１３５、１４０）は、第２基板１３０の内部で互いに分離された第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）を定義する。
例えば、第２ピクセル領域ＰＸ２は、第１ピクセル領域ＰＸ１と第１水平方向ＤＲ１に離隔する。
第３ピクセル領域ＰＸ３は、第１ピクセル領域ＰＸ１と第２水平方向ＤＲ２に離隔する。
第４ピクセル領域ＰＸ４は、第３ピクセル領域ＰＸ３と第１水平方向ＤＲ１に離隔する。
また、第４ピクセル領域ＰＸ４は、第２ピクセル領域ＰＸ２と第２水平方向ＤＲ２に離隔する。
【0029】
例えば、第１光電変換素子ＰＤ１は、第１ピクセル領域ＰＸ１に配置される。
第２光電変換素子ＰＤ２は、第２ピクセル領域ＰＸ２に配置される。
第３光電変換素子ＰＤ３は、第３ピクセル領域ＰＸ３に配置される。
第４光電変換素子ＰＤ４は、第４ピクセル領域ＰＸ４に配置される。
第２ピクセル分離パターン１４０は、バリア層１４１及びフィリング層１４２を含む。
バリア層１４１は、第２ピクセル分離パターン１４０の側壁を形成する。
例えば、バリア層１４１は、高誘電率絶縁物質を含み得る。
ただし、本発明の技術的思想はこれに制限されるものではない。
第２光電変換素子ＰＤ２は、第２ピクセル領域ＰＸ２に配置される。
第３光電変換素子ＰＤ３は、第３ピクセル領域ＰＸ３に配置される。
第４光電変換素子ＰＤ４は、第４ピクセル領域ＰＸ４に配置される。
第２ピクセル分離パターン１４０は、バリア層１４１及びフィリング層１４２を含む。
バリア層１４１は、第２ピクセル分離パターン１４０の側壁を形成する。
例えば、バリア層１４１は、高誘電率絶縁物質を含み得る。
ただし、本発明の技術的思想はこれに制限されるものではない。
【0030】
フィリング層１４２は、バリア層１４１の間に配置される。
例えば、バリア層１４１は、第２基板１３０の第１面１３０ａから第２基板１３０の第２面１３０ｂまで垂直方向ＤＲ３に延長される。
フィリング層１４２は、ギャップフィル（ｇａｐ－ｆｉｌｌ）性能に優れた物質、例えば、ポリシリコン（ｐｏｌｙ－Ｓｉ）を含み得る。
ただし、本発明の技術的思想はこれに制限されるものではない。
例えば、バリア層１４１は、第２基板１３０の第１面１３０ａから第２基板１３０の第２面１３０ｂまで垂直方向ＤＲ３に延長される。
フィリング層１４２は、ギャップフィル（ｇａｐ－ｆｉｌｌ）性能に優れた物質、例えば、ポリシリコン（ｐｏｌｙ－Ｓｉ）を含み得る。
ただし、本発明の技術的思想はこれに制限されるものではない。
【0031】
フローティング拡散領域ＦＤは、第２基板１３０の内部に配置される。
例えば、フローティング拡散領域ＦＤは、第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）それぞれに架かって配置される。
例えば、フローティング拡散領域ＦＤは、第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）それぞれの縁に配置される。
例えば、フローティング拡散領域ＦＤは、第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）それぞれと垂直方向ＤＲ３にオーバーラップする。
例えば、フローティング拡散領域ＦＤは、第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）それぞれに架かって配置される。
例えば、フローティング拡散領域ＦＤは、第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）それぞれの縁に配置される。
例えば、フローティング拡散領域ＦＤは、第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）それぞれと垂直方向ＤＲ３にオーバーラップする。
【0032】
例えば、図９に示すように、フローティング拡散領域ＦＤの上面は、第２基板１３０の第１面１３０ａと同一平面上に形成される。
例えば、フローティング拡散領域ＦＤは、ｐ型である第２基板１３０内でｎ型不純物がドープされて形成される。
例えば、図８に示すように、フローティング拡散領域ＦＤは、第１及び第２ピクセル分離パターン（１３５、１４０）それぞれと垂直方向ＤＲ３にオーバーラップしない。
すなわち、フローティング拡散領域ＦＤが配置される部分に第１及び第２ピクセル分離パターン（１３５、１４０）が配置されなくてもよい。
ただし、本発明の技術的思想はこれに制限されるものではない。
例えば、フローティング拡散領域ＦＤは、ｐ型である第２基板１３０内でｎ型不純物がドープされて形成される。
例えば、図８に示すように、フローティング拡散領域ＦＤは、第１及び第２ピクセル分離パターン（１３５、１４０）それぞれと垂直方向ＤＲ３にオーバーラップしない。
すなわち、フローティング拡散領域ＦＤが配置される部分に第１及び第２ピクセル分離パターン（１３５、１４０）が配置されなくてもよい。
ただし、本発明の技術的思想はこれに制限されるものではない。
【0033】
例えば、第１～第８垂直ゲート構造体（ＶＧ１～ＶＧ８）は、第２基板１３０の第１領域Ｉに配置される。
第９垂直ゲート構造体ＶＧ９は、第２基板１３０の第２領域ＩＩに配置される。
第１～第９垂直ゲート構造体（ＶＧ１～ＶＧ９）は、例えば、電荷転送素子のゲート、リセット素子のゲート、ドライブ素子のゲートなどであり得る。
第１垂直ゲート構造体ＶＧ１は、第１ピクセル領域ＰＸ１に配置される。
第１垂直ゲート構造体ＶＧ１は、第２基板１３０の第１面１３０ａから第２基板１３０の内部に延長される。
第１垂直ゲート構造体ＶＧ１は、第２基板１３０の内部に配置される第１部分（ＶＧ１＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ１＿２）を含む。
第９垂直ゲート構造体ＶＧ９は、第２基板１３０の第２領域ＩＩに配置される。
第１～第９垂直ゲート構造体（ＶＧ１～ＶＧ９）は、例えば、電荷転送素子のゲート、リセット素子のゲート、ドライブ素子のゲートなどであり得る。
第１垂直ゲート構造体ＶＧ１は、第１ピクセル領域ＰＸ１に配置される。
第１垂直ゲート構造体ＶＧ１は、第２基板１３０の第１面１３０ａから第２基板１３０の内部に延長される。
第１垂直ゲート構造体ＶＧ１は、第２基板１３０の内部に配置される第１部分（ＶＧ１＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ１＿２）を含む。
【0034】
第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の第１水平方向ＤＲ１の幅は、フローティング拡散領域ＦＤに隣接するほど全体的に減少する。
例えば、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の第１水平方向ＤＲ１の幅は、フローティング拡散領域ＦＤに隣接するほど第２幅Ｗ２から第１幅Ｗ１に減少する。
例えば、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の平面形状は、三角形形状を有する。
ここで、平面形状とは、第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面と定義する。
例えば、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の一側壁は、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置されるが、本発明の技術的思想はこれに制限されるものではない。
例えば、フローティング拡散領域ＦＤに隣接する第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の２個の側壁の間の第１角度θ１は、３０度より大きいか同じであり、４５度より小さい。
例えば、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の第１水平方向ＤＲ１の幅は、フローティング拡散領域ＦＤに隣接するほど第２幅Ｗ２から第１幅Ｗ１に減少する。
例えば、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の平面形状は、三角形形状を有する。
ここで、平面形状とは、第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面と定義する。
例えば、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の一側壁は、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置されるが、本発明の技術的思想はこれに制限されるものではない。
例えば、フローティング拡散領域ＦＤに隣接する第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の２個の側壁の間の第１角度θ１は、３０度より大きいか同じであり、４５度より小さい。
【0035】
第１垂直ゲート構造体ＶＧ１の第２部分（ＶＧ１＿２）は、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）上に配置される。
例えば、第１垂直ゲート構造体ＶＧ１の第２部分（ＶＧ１＿２）の平面形状は、三角形形状を有する。
例えば、第１垂直ゲート構造体ＶＧ１の第２部分（ＶＧ１＿２）の第１水平方向ＤＲ１の幅は、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の第１水平方向ＤＲ１の幅より大きい。
例えば、第１垂直ゲート構造体ＶＧ１の第２部分（ＶＧ１＿２）の平面形状は、三角形形状を有する。
例えば、第１垂直ゲート構造体ＶＧ１の第２部分（ＶＧ１＿２）の第１水平方向ＤＲ１の幅は、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）の第１水平方向ＤＲ１の幅より大きい。
【0036】
第２垂直ゲート構造体ＶＧ２は、第１ピクセル領域ＰＸ１に配置される。
第２垂直ゲート構造体ＶＧ２は、第１ピクセル領域ＰＸ１で第１垂直ゲート構造体ＶＧ１と直接隣接するように配置される。
ここで、直接隣接するように配置されることは、第１垂直ゲート構造体ＶＧ１と第２垂直ゲート構造体ＶＧ２の間に他の垂直ゲート構造体が配置されないことと定義することができる。
第２垂直ゲート構造体ＶＧ２は、第２基板１３０の第１面１３０ａから第２基板１３０の内部に延長される。
第２垂直ゲート構造体ＶＧ２は、第２基板１３０の内部に配置される第１部分（ＶＧ２＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ２＿２）を含む。
第２垂直ゲート構造体ＶＧ２は、第１ピクセル領域ＰＸ１で第１垂直ゲート構造体ＶＧ１と直接隣接するように配置される。
ここで、直接隣接するように配置されることは、第１垂直ゲート構造体ＶＧ１と第２垂直ゲート構造体ＶＧ２の間に他の垂直ゲート構造体が配置されないことと定義することができる。
第２垂直ゲート構造体ＶＧ２は、第２基板１３０の第１面１３０ａから第２基板１３０の内部に延長される。
第２垂直ゲート構造体ＶＧ２は、第２基板１３０の内部に配置される第１部分（ＶＧ２＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ２＿２）を含む。
【0037】
第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の第２水平方向ＤＲ２の幅は、フローティング拡散領域ＦＤに隣接するほど全体的に減少する。
例えば、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の平面形状は、三角形形状を有する。
例えば、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の一側壁は、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置されるが、本発明の技術的思想はこれに制限されるものではない。
例えば、フローティング拡散領域ＦＤに隣接する第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の２個の側壁の間の第２角度θ２は、３０度より大きいか同じであり、４５度より小さい。
例えば、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の平面形状は、三角形形状を有する。
例えば、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の一側壁は、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置されるが、本発明の技術的思想はこれに制限されるものではない。
例えば、フローティング拡散領域ＦＤに隣接する第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の２個の側壁の間の第２角度θ２は、３０度より大きいか同じであり、４５度より小さい。
【0038】
第２垂直ゲート構造体ＶＧ２の第２部分（ＶＧ２＿２）は、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）上に配置される。
例えば、第２垂直ゲート構造体ＶＧ２の第２部分（ＶＧ２＿２）の平面形状は、三角形形状を有する。
例えば、第２垂直ゲート構造体ＶＧ２の第２部分（ＶＧ２＿２）の第２水平方向ＤＲ２の幅は、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の第２水平方向ＤＲ２の幅より大きい。
例えば、第２垂直ゲート構造体ＶＧ２の第２部分（ＶＧ２＿２）の平面形状は、三角形形状を有する。
例えば、第２垂直ゲート構造体ＶＧ２の第２部分（ＶＧ２＿２）の第２水平方向ＤＲ２の幅は、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）の第２水平方向ＤＲ２の幅より大きい。
【0039】
第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）は、第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）と対向する第１側壁（ＶＧ１＿１ｓ）を含む。
第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）は、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）と対向する第２側壁（ＶＧ２＿１ｓ）を含む。
第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）と第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
例えば、第１側壁（ＶＧ１＿１ｓ）と第２側壁（ＶＧ２＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど第２間隔Ｐ２から第１間隔Ｐ１に減少する。
第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）は、第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）と対向する第２側壁（ＶＧ２＿１ｓ）を含む。
第１垂直ゲート構造体ＶＧ１の第１部分（ＶＧ１＿１）と第２垂直ゲート構造体ＶＧ２の第１部分（ＶＧ２＿１）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
例えば、第１側壁（ＶＧ１＿１ｓ）と第２側壁（ＶＧ２＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど第２間隔Ｐ２から第１間隔Ｐ１に減少する。
【0040】
第３及び第４垂直ゲート構造体（ＶＧ３、ＶＧ４）それぞれは、第２ピクセル領域ＰＸ２に配置される。
第３及び第４垂直ゲート構造体（ＶＧ３、ＶＧ４）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）それぞれと類似の構造を有する。
第３及び第４垂直ゲート構造体（ＶＧ３、ＶＧ４）それぞれは、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２の間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）と対称に配置される。
第３垂直ゲート構造体ＶＧ３は、第２基板１３０の内部に配置される第１部分（ＶＧ３＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ３＿２）を含む。
第４垂直ゲート構造体ＶＧ４は、第２基板１３０の内部に配置される第１部分（ＶＧ４＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ４＿２）を含む。
第３垂直ゲート構造体ＶＧ３の第１部分（ＶＧ３＿１）は、第４垂直ゲート構造体ＶＧ４の第１部分（ＶＧ４＿１）と対向する第３側壁（ＶＧ３＿１ｓ）を含む。
第４垂直ゲート構造体ＶＧ４の第１部分（ＶＧ４＿１）は、第３垂直ゲート構造体ＶＧ３の第１部分（ＶＧ３＿１）と対向する第４側壁（ＶＧ４＿１ｓ）を含む。
第３側壁（ＶＧ３＿１ｓ）と第４側壁（ＶＧ４＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
第３及び第４垂直ゲート構造体（ＶＧ３、ＶＧ４）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）それぞれと類似の構造を有する。
第３及び第４垂直ゲート構造体（ＶＧ３、ＶＧ４）それぞれは、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２の間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）と対称に配置される。
第３垂直ゲート構造体ＶＧ３は、第２基板１３０の内部に配置される第１部分（ＶＧ３＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ３＿２）を含む。
第４垂直ゲート構造体ＶＧ４は、第２基板１３０の内部に配置される第１部分（ＶＧ４＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ４＿２）を含む。
第３垂直ゲート構造体ＶＧ３の第１部分（ＶＧ３＿１）は、第４垂直ゲート構造体ＶＧ４の第１部分（ＶＧ４＿１）と対向する第３側壁（ＶＧ３＿１ｓ）を含む。
第４垂直ゲート構造体ＶＧ４の第１部分（ＶＧ４＿１）は、第３垂直ゲート構造体ＶＧ３の第１部分（ＶＧ３＿１）と対向する第４側壁（ＶＧ４＿１ｓ）を含む。
第３側壁（ＶＧ３＿１ｓ）と第４側壁（ＶＧ４＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
【0041】
第５及び第６垂直ゲート構造体（ＶＧ５、ＶＧ６）それぞれは、第３ピクセル領域ＰＸ３に配置される。
第５及び第６垂直ゲート構造体（ＶＧ５、ＶＧ６）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）それぞれと類似の構造を有する。
第５及び第６垂直ゲート構造体（ＶＧ５、ＶＧ６）それぞれは、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）と対称に配置される。
第５垂直ゲート構造体ＶＧ５は、第２基板１３０の内部に配置される第１部分（ＶＧ５＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５＿２）をむ。
第６垂直ゲート構造体ＶＧ６は、第２基板１３０の内部に配置される第１部分（ＶＧ６＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ６＿２）を含む。
第５垂直ゲート構造体ＶＧ５の第１部分（ＶＧ５＿１）は、第６垂直ゲート構造体ＶＧ６の第１部分（ＶＧ６＿１）と対向する第５側壁（ＶＧ５＿１ｓ）を含む。
第６垂直ゲート構造体ＶＧ６の第１部分（ＶＧ６＿１）は、第５垂直ゲート構造体ＶＧ５の第１部分（ＶＧ５＿１）と対向する第６側壁（ＶＧ６＿１ｓ）を含む。
第５側壁（ＶＧ５＿１ｓ）と第６側壁（ＶＧ６＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
第５及び第６垂直ゲート構造体（ＶＧ５、ＶＧ６）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）それぞれと類似の構造を有する。
第５及び第６垂直ゲート構造体（ＶＧ５、ＶＧ６）それぞれは、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）と対称に配置される。
第５垂直ゲート構造体ＶＧ５は、第２基板１３０の内部に配置される第１部分（ＶＧ５＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５＿２）をむ。
第６垂直ゲート構造体ＶＧ６は、第２基板１３０の内部に配置される第１部分（ＶＧ６＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ６＿２）を含む。
第５垂直ゲート構造体ＶＧ５の第１部分（ＶＧ５＿１）は、第６垂直ゲート構造体ＶＧ６の第１部分（ＶＧ６＿１）と対向する第５側壁（ＶＧ５＿１ｓ）を含む。
第６垂直ゲート構造体ＶＧ６の第１部分（ＶＧ６＿１）は、第５垂直ゲート構造体ＶＧ５の第１部分（ＶＧ５＿１）と対向する第６側壁（ＶＧ６＿１ｓ）を含む。
第５側壁（ＶＧ５＿１ｓ）と第６側壁（ＶＧ６＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
【0042】
第７及び第８垂直ゲート構造体（ＶＧ７、ＶＧ８）それぞれは、第４ピクセル領域ＰＸ４に配置される。
第７及び第８垂直ゲート構造体（ＶＧ７、ＶＧ８）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）それぞれと類似の構造を有する。
第７及び第８垂直ゲート構造体（ＶＧ７、ＶＧ８）それぞれは、第３ピクセル領域ＰＸ３と第４ピクセル領域ＰＸ４との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第５及び第６垂直ゲート構造体（ＶＧ５、ＶＧ６）と対称に配置される。
第７垂直ゲート構造体ＶＧ７は、第２基板１３０の内部に配置される第１部分（ＶＧ７＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ７＿２）を含む。
第８垂直ゲート構造体ＶＧ８は、第２基板１３０の内部に配置される第１部分（ＶＧ８＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ８＿２）を含む。
第７垂直ゲート構造体ＶＧ７の第１部分（ＶＧ７＿１）は、第８垂直ゲート構造体ＶＧ８の第１部分（ＶＧ８＿１）と対向する第７側壁（ＶＧ７＿１ｓ）を含む。
第８垂直ゲート構造体ＶＧ８の第１部分（ＶＧ８＿１）は、第７垂直ゲート構造体ＶＧ７の第１部分（ＶＧ７＿１）と対向する第８側壁（ＶＧ８＿１ｓ）を含む。
第７側壁（ＶＧ７＿１ｓ）と第８側壁（ＶＧ８＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
第７及び第８垂直ゲート構造体（ＶＧ７、ＶＧ８）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ１、ＶＧ２）それぞれと類似の構造を有する。
第７及び第８垂直ゲート構造体（ＶＧ７、ＶＧ８）それぞれは、第３ピクセル領域ＰＸ３と第４ピクセル領域ＰＸ４との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第５及び第６垂直ゲート構造体（ＶＧ５、ＶＧ６）と対称に配置される。
第７垂直ゲート構造体ＶＧ７は、第２基板１３０の内部に配置される第１部分（ＶＧ７＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ７＿２）を含む。
第８垂直ゲート構造体ＶＧ８は、第２基板１３０の内部に配置される第１部分（ＶＧ８＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ８＿２）を含む。
第７垂直ゲート構造体ＶＧ７の第１部分（ＶＧ７＿１）は、第８垂直ゲート構造体ＶＧ８の第１部分（ＶＧ８＿１）と対向する第７側壁（ＶＧ７＿１ｓ）を含む。
第８垂直ゲート構造体ＶＧ８の第１部分（ＶＧ８＿１）は、第７垂直ゲート構造体ＶＧ７の第１部分（ＶＧ７＿１）と対向する第８側壁（ＶＧ８＿１ｓ）を含む。
第７側壁（ＶＧ７＿１ｓ）と第８側壁（ＶＧ８＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
【0043】
第１～第９垂直ゲート構造体（ＶＧ１～ＶＧ９）それぞれは、ゲート絶縁膜１９２及びゲート電極１９１を含む。
ゲート絶縁膜１９２は、第１～第９垂直ゲート構造体（ＶＧ１～ＶＧ９）それぞれが第２基板１３０と接する部分に配置される。
ゲート絶縁膜１９２は例えば、シリコン酸化物、シリコン酸窒化物、シリコン窒化物、又はシリコン酸化物の内の誘電定数が大きい高誘電率物質の少なくとも一つを含み得る。
ゲート電極１９１は第２基板１３０の内部及び第２基板１３０の第１面１３０ａ上でゲート絶縁膜１９２上に配置される。
ゲート絶縁膜１９２は、第１～第９垂直ゲート構造体（ＶＧ１～ＶＧ９）それぞれが第２基板１３０と接する部分に配置される。
ゲート絶縁膜１９２は例えば、シリコン酸化物、シリコン酸窒化物、シリコン窒化物、又はシリコン酸化物の内の誘電定数が大きい高誘電率物質の少なくとも一つを含み得る。
ゲート電極１９１は第２基板１３０の内部及び第２基板１３０の第１面１３０ａ上でゲート絶縁膜１９２上に配置される。
【0044】
ゲート電極１９１は、例えば、チタン窒化物（ＴｉＮ）、タンタル炭化物（ＴａＣ）、タンタル窒化物（ＴａＮ）、チタンシリコン窒化物（ＴｉＳｉＮ）、タンタルシリコン窒化物（ＴａＳｉＮ）、タンタルチタン窒化物（ＴａＴｉＮ）、チタンアルミニウム窒化物（ＴｉＡｌＮ）、タンタルアルミニウム窒化物（ＴａＡｌＮ）、タングステン窒化物（ＷＮ）、ルテニウム（Ｒｕ）、チタンアルミニウム（ＴｉＡｌ）、チタンアルミニウム炭窒化物（ＴｉＡｌＣ－Ｎ）、チタンアルミニウム炭化物（ＴｉＡｌＣ）、チタン炭化物（ＴｉＣ）、タンタル炭窒化物（ＴａＣＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、ニッケル白金（Ｎｉ－Ｐｔ）、ニオビウム（Ｎｂ）、ニオビウム窒化物（ＮｂＮ）、ニオビウム炭化物（ＮｂＣ）、モリブデン（Ｍｏ）、モリブデン窒化物（ＭｏＮ）、モリブデン炭化物（ＭｏＣ）、タングステン炭化物（ＷＣ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、オスミウム（Ｏｓ）、銀（Ａｇ）、金（Ａｕ）、亜鉛（Ｚｎ）、バナジウム（Ｖ）、及びこれらの組み合わせの少なくとも一つを含み得る。
【0045】
ゲートスペーサ１９３は、第２基板１３０の第１面１３０ａ上でゲート電極１９１及びゲート絶縁膜１９２それぞれの側壁に沿って配置される。
ゲートスペーサ１９３は、例えば、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、シリコン炭窒化物（ＳｉＣＮ）、シリコン酸炭窒化物（ＳｉＯＣＮ）、シリコンホウ素窒化物（ＳｉＢＮ）、シリコン酸ホウ素窒化物（ＳｉＯＢＮ）、シリコン酸炭化物（ＳｉＯＣ）、及びこれらの組み合わせの少なくとも一つを含み得る。
図８及び図９に示していないが、ゲート電極１９１上に絶縁物質を含むキャッピングパターンが配置され得る。
ゲートスペーサ１９３は、例えば、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）、シリコン炭窒化物（ＳｉＣＮ）、シリコン酸炭窒化物（ＳｉＯＣＮ）、シリコンホウ素窒化物（ＳｉＢＮ）、シリコン酸ホウ素窒化物（ＳｉＯＢＮ）、シリコン酸炭化物（ＳｉＯＣ）、及びこれらの組み合わせの少なくとも一つを含み得る。
図８及び図９に示していないが、ゲート電極１９１上に絶縁物質を含むキャッピングパターンが配置され得る。
【0046】
パッシベーション層１５０は、第２基板１３０の第２面１３０ｂ上に配置される。
パッシベーション層１５０は、例えば、高誘電率絶縁物質を含む。
また、パッシベーション層１５０は、非晶質（ａｍｏｒｐｈｏｕｓ）結晶構造を含み得る。
より詳細には、パッシベーション層１５０に含まれた高誘電率絶縁物質の少なくとも一部は、非晶質結晶構造を有することができる。
ただし、本発明の技術的思想はこれに制限されるものではない。
図３～図５には、パッシベーション層１５０が一つの層として形成されることを示しているが、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、パッシベーション層１５０は、平坦化層及び反射防止層をさらに含み得る。
この場合、平坦化層は、例えば、シリコン酸化膜系の物質、シリコン窒化膜系の物質、樹脂、又はこれらの組み合わせの少なくとも一つを含み得る。
反射防止層は、高誘電率物質、例えば、ハフニウム酸化物（ＨｆＯ２）を含み得るが、本発明の技術的思想はこれに制限されるものではない。
パッシベーション層１５０は、例えば、高誘電率絶縁物質を含む。
また、パッシベーション層１５０は、非晶質（ａｍｏｒｐｈｏｕｓ）結晶構造を含み得る。
より詳細には、パッシベーション層１５０に含まれた高誘電率絶縁物質の少なくとも一部は、非晶質結晶構造を有することができる。
ただし、本発明の技術的思想はこれに制限されるものではない。
図３～図５には、パッシベーション層１５０が一つの層として形成されることを示しているが、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、パッシベーション層１５０は、平坦化層及び反射防止層をさらに含み得る。
この場合、平坦化層は、例えば、シリコン酸化膜系の物質、シリコン窒化膜系の物質、樹脂、又はこれらの組み合わせの少なくとも一つを含み得る。
反射防止層は、高誘電率物質、例えば、ハフニウム酸化物（ＨｆＯ２）を含み得るが、本発明の技術的思想はこれに制限されるものではない。
【0047】
第１カラーフィルタ１５１は、アクティブピクセルセンサ（ａｃｔｉｖｅ ｐｉｘｅｌ ｓｅｎｓｏｒ）領域である第２基板１３０の第１領域Ｉ上に配置される。
第１カラーフィルタ１５１は、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２基板１３０の第２領域ＩＩ上には配置されない。
第１カラーフィルタ１５１は、パッシベーション層１５０上に配置される。
第１カラーフィルタ１５１は、それぞれの単位ピクセルに対応するように配列される。
例えば、第１カラーフィルタ１５１は、第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面で２次元的に（例えば、行列形状に）配列される。
第１カラーフィルタ１５１は、単位ピクセルによって、赤色（ｒｅｄ）、緑色（ｇｒｅｅｎ）、又は青色（ｂｌｕｅ）のカラーフィルタを含む。
また、第１カラーフィルタ１５１は、イエローフィルタ（ｙｅｌｌｏｗ ｆｉｌｔｅｒ）、マゼンタフィルタ（ｍａｇｅｎｔａ ｆｉｌｔｅｒ）及びシアンフィルタ（ｃｙａｎ ｆｉｌｔｅｒ）を含むこともでき、ホワイトフィルタ（ｗｈｉｔｅ ｆｉｌｔｅｒ）をさらに含むこともできる。
第１カラーフィルタ１５１は、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２基板１３０の第２領域ＩＩ上には配置されない。
第１カラーフィルタ１５１は、パッシベーション層１５０上に配置される。
第１カラーフィルタ１５１は、それぞれの単位ピクセルに対応するように配列される。
例えば、第１カラーフィルタ１５１は、第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面で２次元的に（例えば、行列形状に）配列される。
第１カラーフィルタ１５１は、単位ピクセルによって、赤色（ｒｅｄ）、緑色（ｇｒｅｅｎ）、又は青色（ｂｌｕｅ）のカラーフィルタを含む。
また、第１カラーフィルタ１５１は、イエローフィルタ（ｙｅｌｌｏｗ ｆｉｌｔｅｒ）、マゼンタフィルタ（ｍａｇｅｎｔａ ｆｉｌｔｅｒ）及びシアンフィルタ（ｃｙａｎ ｆｉｌｔｅｒ）を含むこともでき、ホワイトフィルタ（ｗｈｉｔｅ ｆｉｌｔｅｒ）をさらに含むこともできる。
【0048】
グリッドパターン１５５は、第２基板１３０の第２面１３０ｂ上で格子形に形成されてそれぞれの単位ピクセルを囲むように配置される。
例えば、グリッドパターン１５５は、パッシベーション層１５０上で第１カラーフィルタ１５１の間に配置される。
グリッドパターン１５５は、第２基板１３０上に斜めに入射される入射光を反射させて第１～第４光電変換素子（ＰＤ１～ＰＤ４）それぞれに、より多くの入射光を提供する。
例えば、グリッドパターン１５５は、パッシベーション層１５０上で第１カラーフィルタ１５１の間に配置される。
グリッドパターン１５５は、第２基板１３０上に斜めに入射される入射光を反射させて第１～第４光電変換素子（ＰＤ１～ＰＤ４）それぞれに、より多くの入射光を提供する。
【0049】
マイクロレンズ１５７は、アクティブピクセルセンサ（ａｃｔｉｖｅ ｐｉｘｅｌ ｓｅｎｓｏｒ）領域である第２基板１３０の第１領域Ｉ上に配置される。
マイクロレンズ１５７は、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２基板１３０の第２領域ＩＩ上には配置されない。
マイクロレンズ１５７は、第１カラーフィルタ１５１上に配置される。
マイクロレンズ１５７は、それぞれの単位ピクセルに対応するように配列される。
例えば、１個のマイクロレンズ１５７は、１個の第１カラーフィルタ１５１上に配置される。
ただし、本発明の技術的思想はこれに制限されるものではない。
マイクロレンズ１５７は、第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面で２次元的に（例えば、行列形状に）配列される。
マイクロレンズ１５７は、膨らんだ形状を有し、所定の曲率半径を有する。
そのため、マイクロレンズ１５７は、第１～第４光電変換素子（ＰＤ１～ＰＤ４）それぞれに、入射光を集光させる。
マイクロレンズ１５７は、例えば、感光性樹脂のような有機物質、又は無機物質を含み得るが、本発明の技術的思想はこれに制限されるものではない。
マイクロレンズ１５７は、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２基板１３０の第２領域ＩＩ上には配置されない。
マイクロレンズ１５７は、第１カラーフィルタ１５１上に配置される。
マイクロレンズ１５７は、それぞれの単位ピクセルに対応するように配列される。
例えば、１個のマイクロレンズ１５７は、１個の第１カラーフィルタ１５１上に配置される。
ただし、本発明の技術的思想はこれに制限されるものではない。
マイクロレンズ１５７は、第１水平方向ＤＲ１及び第２水平方向ＤＲ２により定義される平面で２次元的に（例えば、行列形状に）配列される。
マイクロレンズ１５７は、膨らんだ形状を有し、所定の曲率半径を有する。
そのため、マイクロレンズ１５７は、第１～第４光電変換素子（ＰＤ１～ＰＤ４）それぞれに、入射光を集光させる。
マイクロレンズ１５７は、例えば、感光性樹脂のような有機物質、又は無機物質を含み得るが、本発明の技術的思想はこれに制限されるものではない。
【0050】
第１導電性パターン１６１は、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２基板１３０の第２領域ＩＩ上に配置される。
第１導電性パターン１６１は、パッシベーション層１５０上に配置される。
第１導電性パターン１６１は、金属を含む。
例えば、第１導電性パターン１６１は、チタン（Ｔｉ）及びタングステン（Ｗ）の少なくとも一つを含み得るが、本発明の技術的思想はこれに制限されるものではない。
第１導電性パターン１６１は、パッシベーション層１５０上に配置される。
第１導電性パターン１６１は、金属を含む。
例えば、第１導電性パターン１６１は、チタン（Ｔｉ）及びタングステン（Ｗ）の少なくとも一つを含み得るが、本発明の技術的思想はこれに制限されるものではない。
【0051】
接続トレンチＣＴは、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２基板１３０の第２領域ＩＩに形成される。
接続トレンチＣＴは、パッシベーション層１５０、第２基板１３０、第２絶縁層１０２、及び第２配線構造体１２０を垂直方向ＤＲ３に貫通する。
接続トレンチＣＴは、第１配線構造体１１０の内部に延長される。
接続トレンチＣＴは、第１配線層１１１の少なくとも一部を露出される。
接続トレンチＣＴは、第２配線層１２１の少なくとも一部を露出される。
接続トレンチＣＴの下面は、段差を有する。
接続トレンチＣＴは、パッシベーション層１５０、第２基板１３０、第２絶縁層１０２、及び第２配線構造体１２０を垂直方向ＤＲ３に貫通する。
接続トレンチＣＴは、第１配線構造体１１０の内部に延長される。
接続トレンチＣＴは、第１配線層１１１の少なくとも一部を露出される。
接続トレンチＣＴは、第２配線層１２１の少なくとも一部を露出される。
接続トレンチＣＴの下面は、段差を有する。
【0052】
第２導電性パターン１６２は、接続トレンチＣＴの側壁及び底面に沿って配置される。
第２導電性パターン１６２は、例えば、コンフォーマルに形成される。
第２導電性パターン１６２の少なくとも一部は、パッシベーション層１５０の上面上に延長される。
第２導電性パターン１６２は、金属を含む。
例えば、第２導電性パターン１６２は、チタン（Ｔｉ）及びタングステン（Ｗ）の少なくとも一つを含み得るが、本発明の技術的思想はこれに制限されるものではない。
第２導電性パターン１６２は、例えば、コンフォーマルに形成される。
第２導電性パターン１６２の少なくとも一部は、パッシベーション層１５０の上面上に延長される。
第２導電性パターン１６２は、金属を含む。
例えば、第２導電性パターン１６２は、チタン（Ｔｉ）及びタングステン（Ｗ）の少なくとも一つを含み得るが、本発明の技術的思想はこれに制限されるものではない。
【0053】
パッドトレンチＰＴは、パッド領域である第２基板１３０の第４領域ＩＶに形成される。
パッドトレンチＰＴは、パッシベーション層１５０を垂直方向ＤＲ３に貫通して第２基板１３０の内部に延長される。
第３導電性パターン１６３は、パッドトレンチＰＴの側壁及び底面に沿って配置される。
第３導電性パターン１６３は、例えば、コンフォーマルに形成される。
第３導電性パターン１６３の少なくとも一部は、パッシベーション層１５０の上面上に延長される。
第３導電性パターン１６３は、金属を含む。
例えば、第３導電性パターン１６３は、チタン（Ｔｉ）及びタングステン（Ｗ）の少なくとも一つを含み得るが、本発明の技術的思想はこれに制限されるものではない。
パッドトレンチＰＴは、パッシベーション層１５０を垂直方向ＤＲ３に貫通して第２基板１３０の内部に延長される。
第３導電性パターン１６３は、パッドトレンチＰＴの側壁及び底面に沿って配置される。
第３導電性パターン１６３は、例えば、コンフォーマルに形成される。
第３導電性パターン１６３の少なくとも一部は、パッシベーション層１５０の上面上に延長される。
第３導電性パターン１６３は、金属を含む。
例えば、第３導電性パターン１６３は、チタン（Ｔｉ）及びタングステン（Ｗ）の少なくとも一つを含み得るが、本発明の技術的思想はこれに制限されるものではない。
【0054】
パッド１８０は、第３導電性パターン１６３上でパッドトレンチＰＴの内部を埋める。
パッド１８０は、導電性物質を含む。
接着層１７１は、パッシベーション層１５０上に配置される。
接着層１７１は、パッシベーション層１５０上に第１導電性パターン１６１及び第２導電性パターン１６２を覆うように配置される。
また、接着層１７１は、パッシベーション層１５０上に延長された第３導電性パターン１６３を覆うように配置される。
接着層１７１は、接続トレンチＣＴの内部で第２導電性パターン１６２上に配置される。
接着層１７１は、接続トレンチＣＴの内部でコンフォーマルに形成される。
ただし、本発明の技術的思想はこれに制限されるものではない。
接着層１７１は、例えば、アルミニウム酸化物（Ａｌ２Ｏ３）を含み得るが、本発明の技術的思想はこれに制限されるものではない。
パッド１８０は、導電性物質を含む。
接着層１７１は、パッシベーション層１５０上に配置される。
接着層１７１は、パッシベーション層１５０上に第１導電性パターン１６１及び第２導電性パターン１６２を覆うように配置される。
また、接着層１７１は、パッシベーション層１５０上に延長された第３導電性パターン１６３を覆うように配置される。
接着層１７１は、接続トレンチＣＴの内部で第２導電性パターン１６２上に配置される。
接着層１７１は、接続トレンチＣＴの内部でコンフォーマルに形成される。
ただし、本発明の技術的思想はこれに制限されるものではない。
接着層１７１は、例えば、アルミニウム酸化物（Ａｌ２Ｏ３）を含み得るが、本発明の技術的思想はこれに制限されるものではない。
【0055】
低屈折率層（ｌｏｗ ｒｅｆｒａｃｔｉｖｅ ｉｎｄｅｘ ｌａｙｅｒ）１７２は、接続トレンチＣＴの内部で接着層１７１上に配置される。
低屈折率層１７２は、接続トレンチＣＴの内部を埋める。
低屈折率層１７２は、例えば、酸化物、窒化物、及び酸窒化物の少なくとも一つを含み得る。
ただし、本発明の技術的思想はこれに制限されるものではない。
フォトレジスト１７３は、低屈折率層１７２上に配置される。
フォトレジスト１７３の一部は、接着層１７１の上面から突出するように配置される。
ただし、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、フォトレジスト１７３は、省略することができる。
低屈折率層１７２は、接続トレンチＣＴの内部を埋める。
低屈折率層１７２は、例えば、酸化物、窒化物、及び酸窒化物の少なくとも一つを含み得る。
ただし、本発明の技術的思想はこれに制限されるものではない。
フォトレジスト１７３は、低屈折率層１７２上に配置される。
フォトレジスト１７３の一部は、接着層１７１の上面から突出するように配置される。
ただし、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、フォトレジスト１７３は、省略することができる。
【0056】
第２カラーフィルタ１５２は、オプティカルブラックセンサ（ｏｐｔｉｃａｌ ｂｌａｃｋ ｓｅｎｓｏｒ）領域である第２基板１３０の第２領域ＩＩ及び接続領域である第２基板１３０の第３領域ＩＩＩ上に配置される。
第２カラーフィルタ１５２は、接着層１７１上に配置される。
第２カラーフィルタ１５２は、パッド領域である第２基板１３０の第４領域ＩＶ上には配置されない。
第２カラーフィルタ１５２は、例えば、接着層１７１の上面と接する。
例えば、第２カラーフィルタ１５２の上面は、第１カラーフィルタ１５１の上面より高く形成される。
ただし、本発明の技術的思想はこれに制限されるものではない。
第２カラーフィルタ１５２は、例えば、青色（ｂｌｕｅ）のカラーフィルタを含み得る。
第２カラーフィルタ１５２は、接着層１７１上に配置される。
第２カラーフィルタ１５２は、パッド領域である第２基板１３０の第４領域ＩＶ上には配置されない。
第２カラーフィルタ１５２は、例えば、接着層１７１の上面と接する。
例えば、第２カラーフィルタ１５２の上面は、第１カラーフィルタ１５１の上面より高く形成される。
ただし、本発明の技術的思想はこれに制限されるものではない。
第２カラーフィルタ１５２は、例えば、青色（ｂｌｕｅ）のカラーフィルタを含み得る。
【0057】
透明層１５９は、接着層１７１及び第２カラーフィルタ１５２上に配置される。
透明層１５９は、例えば、第２カラーフィルタ１５２を完全に覆うように配置される。
ただし、本発明の技術的思想はこれに制限されるものではない。
透明層１５９は、パッド１８０上には配置されない。
透明層１５９は、例えば、光を透過する物質を含む。
保護膜１５８は、マイクロレンズ１５７及び透明層１５９上に配置される。
保護膜１５８は、例えば、コンフォーマルに配置される。
例えば、保護膜１５８は、無機物酸化膜を含む。
保護膜１５８は、例えば、シリコン酸化物、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びこれらの組み合わせの少なくとも一つを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
透明層１５９は、例えば、第２カラーフィルタ１５２を完全に覆うように配置される。
ただし、本発明の技術的思想はこれに制限されるものではない。
透明層１５９は、パッド１８０上には配置されない。
透明層１５９は、例えば、光を透過する物質を含む。
保護膜１５８は、マイクロレンズ１５７及び透明層１５９上に配置される。
保護膜１５８は、例えば、コンフォーマルに配置される。
例えば、保護膜１５８は、無機物酸化膜を含む。
保護膜１５８は、例えば、シリコン酸化物、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びこれらの組み合わせの少なくとも一つを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
【0058】
本発明の実施形態によるイメージセンサは、一つの単位ピクセルに２個の垂直ゲート構造体が配置され、一つの単位ピクセルでフローティング拡散領域ＦＤに隣接するほど２個の垂直ゲート構造体の間の間隔が減少するように垂直ゲート構造体を配置することによって垂直ゲート構造体の伝送特性を向上させることができる。
【0059】
以下では、図１０を参照して本発明の他の実施形態によるイメージセンサについて説明する。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図１０は、本発明の他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図１０は、本発明の他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
【0060】
図１０を参照すると、本発明の他の実施形態によるイメージセンサは、第１垂直ゲート構造体ＶＧ２１及び第２垂直ゲート構造体ＶＧ２２が直接接続され、第３垂直ゲート構造体ＶＧ２３及び第４垂直ゲート構造体ＶＧ２４が直接接続され、第５垂直ゲート構造体ＶＧ２５及び第６垂直ゲート構造体ＶＧ２６が直接接続され、第７垂直ゲート構造体ＶＧ２７及び第８垂直ゲート構造体ＶＧ２８が直接接続される。
具体的には、第１ピクセル領域ＰＸ１で、第１及び第２垂直ゲート構造体（ＶＧ２１、ＶＧ２２）それぞれの第２部分（ＶＧ２１＿２）が一体型に形成される。
第２ピクセル領域ＰＸ２で、第３及び第４垂直ゲート構造体（ＶＧ２３、ＶＧ２４）それぞれの第２部分（ＶＧ２３＿２）が一体型に形成される。
第３ピクセル領域ＰＸ３で、第５及び第６垂直ゲート構造体（ＶＧ２５、ＶＧ２６）それぞれの第２部分（ＶＧ２５＿２）が一体型に形成される。
第４ピクセル領域ＰＸ４で、第７及び第８垂直ゲート構造体（ＶＧ２７、ＶＧ２８）それぞれの第２部分（ＶＧ２７＿２）が一体型に形成される。
具体的には、第１ピクセル領域ＰＸ１で、第１及び第２垂直ゲート構造体（ＶＧ２１、ＶＧ２２）それぞれの第２部分（ＶＧ２１＿２）が一体型に形成される。
第２ピクセル領域ＰＸ２で、第３及び第４垂直ゲート構造体（ＶＧ２３、ＶＧ２４）それぞれの第２部分（ＶＧ２３＿２）が一体型に形成される。
第３ピクセル領域ＰＸ３で、第５及び第６垂直ゲート構造体（ＶＧ２５、ＶＧ２６）それぞれの第２部分（ＶＧ２５＿２）が一体型に形成される。
第４ピクセル領域ＰＸ４で、第７及び第８垂直ゲート構造体（ＶＧ２７、ＶＧ２８）それぞれの第２部分（ＶＧ２７＿２）が一体型に形成される。
【0061】
例えば、第３及び第４垂直ゲート構造体（ＶＧ２３、ＶＧ２４）それぞれの第２部分（ＶＧ２３＿２）は、第１及び第２垂直ゲート構造体（ＶＧ２１、ＶＧ２２）それぞれの第２部分（ＶＧ２１＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第５及び第６垂直ゲート構造体（ＶＧ２５、ＶＧ２６）それぞれの第２部分（ＶＧ２５＿２）は、第１及び第２垂直ゲート構造体（ＶＧ２１、ＶＧ２２）それぞれの第２部分（ＶＧ２１＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第７及び第８垂直ゲート構造体（ＶＧ２７、ＶＧ２８）それぞれの第２部分（ＶＧ２７＿２）は、第５及び第６垂直ゲート構造体（ＶＧ２５、ＶＧ２６）それぞれの第２部分（ＶＧ２５＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第５及び第６垂直ゲート構造体（ＶＧ２５、ＶＧ２６）それぞれの第２部分（ＶＧ２５＿２）は、第１及び第２垂直ゲート構造体（ＶＧ２１、ＶＧ２２）それぞれの第２部分（ＶＧ２１＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第７及び第８垂直ゲート構造体（ＶＧ２７、ＶＧ２８）それぞれの第２部分（ＶＧ２７＿２）は、第５及び第６垂直ゲート構造体（ＶＧ２５、ＶＧ２６）それぞれの第２部分（ＶＧ２５＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
【0062】
以下では、図１１～図１３を参照して本発明のまた他の実施形態によるイメージセンサについて説明する。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図１１及び図１２は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図であり、図１３は、図１１及び図１２それぞれのＧ－Ｇ’線に沿って切断した断面図である。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図１１及び図１２は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図であり、図１３は、図１１及び図１２それぞれのＧ－Ｇ’線に沿って切断した断面図である。
【0063】
図１１～図１３を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれに、別途のフローティング拡散領域（ＦＤ３１～ＦＤ３４）が配置される。
具体的には、第１ピクセル領域ＰＸ１の縁で、第１垂直ゲート構造体ＶＧ１と第２垂直ゲート構造体ＶＧ２との間に第１フローティング拡散領域ＦＤ３１が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ３と第４垂直ゲート構造体ＶＧ４との間に第２フローティング拡散領域ＦＤ３２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ５と第６垂直ゲート構造体ＶＧ６との間に第３フローティング拡散領域ＦＤ３３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ７と第８垂直ゲート構造体ＶＧ８との間に第４フローティング拡散領域ＦＤ３４が配置される。
具体的には、第１ピクセル領域ＰＸ１の縁で、第１垂直ゲート構造体ＶＧ１と第２垂直ゲート構造体ＶＧ２との間に第１フローティング拡散領域ＦＤ３１が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ３と第４垂直ゲート構造体ＶＧ４との間に第２フローティング拡散領域ＦＤ３２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ５と第６垂直ゲート構造体ＶＧ６との間に第３フローティング拡散領域ＦＤ３３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ７と第８垂直ゲート構造体ＶＧ８との間に第４フローティング拡散領域ＦＤ３４が配置される。
【0064】
第１～第４フローティング拡散領域（ＦＤ３１～ＦＤ３４）それぞれは、第１水平方向ＤＲ１又は第２水平方向ＤＲ２に互いに離隔する。
第１～第４フローティング拡散領域（ＦＤ３１～ＦＤ３４）それぞれは、第２ピクセル分離パターン３４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（３３５、３４０）により完全に分離される。
第２ピクセル分離パターン３４０は、第２ピクセル分離パターン３４０の側壁を形成するバリア層３４１とバリア層３４１との間に配置されるフィリング層３４２を含む。
第１～第４フローティング拡散領域（ＦＤ３１～ＦＤ３４）それぞれは、第２ピクセル分離パターン３４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（３３５、３４０）により完全に分離される。
第２ピクセル分離パターン３４０は、第２ピクセル分離パターン３４０の側壁を形成するバリア層３４１とバリア層３４１との間に配置されるフィリング層３４２を含む。
【0065】
以下では、図１４を参照して本発明のまた他の実施形態によるイメージセンサについて説明する。
図１０に示すイメージセンサとの差異点を中心に説明する。
図１４は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１４を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれに、別途のフローティング拡散領域（ＦＤ４１～ＦＤ４４）が配置される。
図１０に示すイメージセンサとの差異点を中心に説明する。
図１４は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１４を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれに、別途のフローティング拡散領域（ＦＤ４１～ＦＤ４４）が配置される。
【0066】
具体的には、第１ピクセル領域ＰＸ１の縁で、第１垂直ゲート構造体ＶＧ２１と第２垂直ゲート構造体ＶＧ２２との間に第１フローティング拡散領域Ｆ４１が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ２３と第４垂直ゲート構造体ＶＧ２４との間に第２フローティング拡散領域Ｆ４２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ２５と第６垂直ゲート構造体ＶＧ２６との間に第３フローティング拡散領域Ｆ４３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ２７と第８垂直ゲート構造体ＶＧ２８との間に第４フローティング拡散領域Ｆ４４が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ２３と第４垂直ゲート構造体ＶＧ２４との間に第２フローティング拡散領域Ｆ４２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ２５と第６垂直ゲート構造体ＶＧ２６との間に第３フローティング拡散領域Ｆ４３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ２７と第８垂直ゲート構造体ＶＧ２８との間に第４フローティング拡散領域Ｆ４４が配置される。
【0067】
第１～第４フローティング拡散領域（ＦＤ４１～ＦＤ４４）それぞれは、第１水平方向ＤＲ１又は第２水平方向ＤＲ２に互いに離隔する。
第１～第４フローティング拡散領域（ＦＤ４１～ＦＤ４４）それぞれは、第２ピクセル分離パターン４４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（４３５、４４０）により完全に分離される。
第１～第４フローティング拡散領域（ＦＤ４１～ＦＤ４４）それぞれは、第２ピクセル分離パターン４４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（４３５、４４０）により完全に分離される。
【0068】
以下では図１５及び図１６を参照して本発明のまた他の実施形態によるイメージセンサについて説明する。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図１５及び図１６は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１５及び図１６を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第８垂直ゲート構造体（ＶＧ５１～ＶＧ５８）それぞれの平面形状が台形形状を有する。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図１５及び図１６は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１５及び図１６を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第８垂直ゲート構造体（ＶＧ５１～ＶＧ５８）それぞれの平面形状が台形形状を有する。
【0069】
具体的には、第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）の平面形状は、台形形状を有する。
例えば、第１垂直ゲート構造体ＶＧ５１の第１部分ＶＧ（５１＿１）の一側壁は、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置される。
第１垂直ゲート構造体ＶＧ５１の第２部分（ＶＧ５１＿２）は、第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）上に配置される。
第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）の第１水平方向ＤＲ１の幅は、フローティング拡散領域ＦＤに隣接するほど全体的に減少する。
例えば、第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）の第１水平方向ＤＲ１の幅は、フローティング拡散領域ＦＤに隣接するほど第２幅Ｗ５２から第１幅Ｗ５１に減少する。
例えば、第１垂直ゲート構造体ＶＧ５１の第１部分ＶＧ（５１＿１）の一側壁は、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置される。
第１垂直ゲート構造体ＶＧ５１の第２部分（ＶＧ５１＿２）は、第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）上に配置される。
第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）の第１水平方向ＤＲ１の幅は、フローティング拡散領域ＦＤに隣接するほど全体的に減少する。
例えば、第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）の第１水平方向ＤＲ１の幅は、フローティング拡散領域ＦＤに隣接するほど第２幅Ｗ５２から第１幅Ｗ５１に減少する。
【0070】
第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）の平面形状は、台形形状を有する。
例えば、第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）の一側壁は、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置される。
第２垂直ゲート構造体ＶＧ５２の第２部分（ＶＧ５２＿２）は、第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）上に配置される。
第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）の第２水平方向ＤＲ２の幅は、フローティング拡散領域ＦＤに隣接するほど全体的に減少する。
例えば、第２垂直ゲート構造体ＶＧ５２の第２部分（ＶＧ５２＿２）の平面形状は、台形形状を有する。
第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）は、第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）と対向する第１側壁（ＶＧ５１＿１ｓ）を含む。
第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）は、第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）と対向する第２側壁（ＶＧ５２＿１ｓ）を含む。
第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）と第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
例えば、第１側壁（ＶＧ５１＿１ｓ）と第２側壁（ＶＧ５２＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど第２間隔Ｐ５２から第１間隔Ｐ５１に減少する。
例えば、第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）の一側壁は、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置された第１ピクセル分離パターン１３５の側壁に沿って配置される。
第２垂直ゲート構造体ＶＧ５２の第２部分（ＶＧ５２＿２）は、第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）上に配置される。
第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）の第２水平方向ＤＲ２の幅は、フローティング拡散領域ＦＤに隣接するほど全体的に減少する。
例えば、第２垂直ゲート構造体ＶＧ５２の第２部分（ＶＧ５２＿２）の平面形状は、台形形状を有する。
第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）は、第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）と対向する第１側壁（ＶＧ５１＿１ｓ）を含む。
第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）は、第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）と対向する第２側壁（ＶＧ５２＿１ｓ）を含む。
第１垂直ゲート構造体ＶＧ５１の第１部分（ＶＧ５１＿１）と第２垂直ゲート構造体ＶＧ５２の第１部分（ＶＧ５２＿１）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
例えば、第１側壁（ＶＧ５１＿１ｓ）と第２側壁（ＶＧ５２＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど第２間隔Ｐ５２から第１間隔Ｐ５１に減少する。
【0071】
第３及び第４垂直ゲート構造体（ＶＧ５３、ＶＧ５４）それぞれは、第２ピクセル領域ＰＸ２に配置される。
第３及び第４垂直ゲート構造体（ＶＧ５３、ＶＧ５４）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）それぞれと類似の構造を有する。
第３及び第４垂直ゲート構造体（ＶＧ５３、ＶＧ５４）それぞれは、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）と対称に配置される。
第３垂直ゲート構造体ＶＧ５３は、第２基板１３０の内部に配置される第１部分（ＶＧ５３＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５３＿２）を含む。
第４垂直ゲート構造体ＶＧ５４は、第２基板１３０の内部に配置される第１部分（ＶＧ５４＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５４＿２）を含む。
第３垂直ゲート構造体ＶＧ５３の第１部分（ＶＧ５３＿１）は、第４垂直ゲート構造体ＶＧ５４の第１部分（ＶＧ５４＿１）と対向する第３側壁（ＶＧ５３＿１ｓ）を含む。
第４垂直ゲート構造体ＶＧ５４の第１部分（ＶＧ５４＿１）は、第３垂直ゲート構造体ＶＧ５３の第１部分（ＶＧ５３＿１）と対向する第４側壁（ＶＧ５４＿１ｓ）を含む。
第３側壁（ＶＧ５３＿１ｓ）と第４側壁（ＶＧ５４＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
第３及び第４垂直ゲート構造体（ＶＧ５３、ＶＧ５４）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）それぞれと類似の構造を有する。
第３及び第４垂直ゲート構造体（ＶＧ５３、ＶＧ５４）それぞれは、第１ピクセル領域ＰＸ１と第２ピクセル領域ＰＸ２との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）と対称に配置される。
第３垂直ゲート構造体ＶＧ５３は、第２基板１３０の内部に配置される第１部分（ＶＧ５３＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５３＿２）を含む。
第４垂直ゲート構造体ＶＧ５４は、第２基板１３０の内部に配置される第１部分（ＶＧ５４＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５４＿２）を含む。
第３垂直ゲート構造体ＶＧ５３の第１部分（ＶＧ５３＿１）は、第４垂直ゲート構造体ＶＧ５４の第１部分（ＶＧ５４＿１）と対向する第３側壁（ＶＧ５３＿１ｓ）を含む。
第４垂直ゲート構造体ＶＧ５４の第１部分（ＶＧ５４＿１）は、第３垂直ゲート構造体ＶＧ５３の第１部分（ＶＧ５３＿１）と対向する第４側壁（ＶＧ５４＿１ｓ）を含む。
第３側壁（ＶＧ５３＿１ｓ）と第４側壁（ＶＧ５４＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
【0072】
第５及び第６垂直ゲート構造体（ＶＧ５５、ＶＧ５６）それぞれは、第３ピクセル領域ＰＸ３に配置される。
第５及び第６垂直ゲート構造体（ＶＧ５５、ＶＧ５６）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）それぞれと類似の構造を有する。
第５及び第６垂直ゲート構造体（ＶＧ５５、ＶＧ５６）それぞれは、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）と対称に配置される。
第５垂直ゲート構造体ＶＧ５５は、第２基板１３０の内部に配置される第１部分（ＶＧ５５＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５５＿２）を含む。
第６垂直ゲート構造体ＶＧ５６は、第２基板１３０の内部に配置される第１部分（ＶＧ５６＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５６＿２）を含む。
第５垂直ゲート構造体ＶＧ５５の第１部分（ＶＧ５５＿１）は、第６垂直ゲート構造体ＶＧ５６の第１部分（ＶＧ５６＿１）と対向する第５側壁（ＶＧ５５＿１ｓ）を含む。
第６垂直ゲート構造体ＶＧ５６の第１部分（ＶＧ５６＿１）は、第５垂直ゲート構造体ＶＧ５５の第１部分（ＶＧ５５＿１）と対向する第６側壁（ＶＧ５６＿１ｓ）を含む。
第５側壁（ＶＧ５５＿１ｓ）と第６側壁（ＶＧ５６＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
第５及び第６垂直ゲート構造体（ＶＧ５５、ＶＧ５６）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）それぞれと類似の構造を有する。
第５及び第６垂直ゲート構造体（ＶＧ５５、ＶＧ５６）それぞれは、第１ピクセル領域ＰＸ１と第３ピクセル領域ＰＸ３との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）と対称に配置される。
第５垂直ゲート構造体ＶＧ５５は、第２基板１３０の内部に配置される第１部分（ＶＧ５５＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５５＿２）を含む。
第６垂直ゲート構造体ＶＧ５６は、第２基板１３０の内部に配置される第１部分（ＶＧ５６＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５６＿２）を含む。
第５垂直ゲート構造体ＶＧ５５の第１部分（ＶＧ５５＿１）は、第６垂直ゲート構造体ＶＧ５６の第１部分（ＶＧ５６＿１）と対向する第５側壁（ＶＧ５５＿１ｓ）を含む。
第６垂直ゲート構造体ＶＧ５６の第１部分（ＶＧ５６＿１）は、第５垂直ゲート構造体ＶＧ５５の第１部分（ＶＧ５５＿１）と対向する第６側壁（ＶＧ５６＿１ｓ）を含む。
第５側壁（ＶＧ５５＿１ｓ）と第６側壁（ＶＧ５６＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
【0073】
第７及び第８垂直ゲート構造体（ＶＧ５７、ＶＧ５８）それぞれは、第４ピクセル領域ＰＸ４に配置される。
第７及び第８垂直ゲート構造体（ＶＧ５７、ＶＧ５８）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）それぞれと類似の構造を有する。
第７及び第８垂直ゲート構造体（ＶＧ５７、ＶＧ５８）それぞれは、第３ピクセル領域ＰＸ３と第４ピクセル領域ＰＸ４との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第５及び第６垂直ゲート構造体（ＶＧ５５、ＶＧ５６）と対称に配置される。
第７垂直ゲート構造体ＶＧ５７は、第２基板１３０の内部に配置される第１部分（ＶＧ５７＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５７＿２）を含む。
第８垂直ゲート構造体ＶＧ５８は、第２基板１３０の内部に配置される第１部分（ＶＧ５８＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５８＿２）を含む。
第７垂直ゲート構造体ＶＧ５７の第１部分（ＶＧ５７＿１）は、第８垂直ゲート構造体ＶＧ５８の第１部分（ＶＧ５８＿１）と対向する第７側壁（ＶＧ５７＿１ｓ）を含む。
第８垂直ゲート構造体ＶＧ５８の第１部分（ＶＧ５８＿１）は、第７垂直ゲート構造体ＶＧ５７の第１部分（ＶＧ５７＿１）と対向する第８側壁（ＶＧ５８＿１ｓ）を含む。
第７側壁（ＶＧ５７＿１ｓ）と第８側壁（ＶＧ５８＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
第７及び第８垂直ゲート構造体（ＶＧ５７、ＶＧ５８）それぞれは、第１及び第２垂直ゲート構造体（ＶＧ５１、ＶＧ５２）それぞれと類似の構造を有する。
第７及び第８垂直ゲート構造体（ＶＧ５７、ＶＧ５８）それぞれは、第３ピクセル領域ＰＸ３と第４ピクセル領域ＰＸ４との間に配置される第１及び第２ピクセル分離パターン（１３５、１４０）を中心に第５及び第６垂直ゲート構造体（ＶＧ５５、ＶＧ５６）と対称に配置される。
第７垂直ゲート構造体ＶＧ５７は、第２基板１３０の内部に配置される第１部分（ＶＧ５７＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５７＿２）を含む。
第８垂直ゲート構造体ＶＧ５８は、第２基板１３０の内部に配置される第１部分（ＶＧ５８＿１）及び第２基板１３０の第１面１３０ａ上に配置される第２部分（ＶＧ５８＿２）を含む。
第７垂直ゲート構造体ＶＧ５７の第１部分（ＶＧ５７＿１）は、第８垂直ゲート構造体ＶＧ５８の第１部分（ＶＧ５８＿１）と対向する第７側壁（ＶＧ５７＿１ｓ）を含む。
第８垂直ゲート構造体ＶＧ５８の第１部分（ＶＧ５８＿１）は、第７垂直ゲート構造体ＶＧ５７の第１部分（ＶＧ５７＿１）と対向する第８側壁（ＶＧ５８＿１ｓ）を含む。
第７側壁（ＶＧ５７＿１ｓ）と第８側壁（ＶＧ５８＿１ｓ）との間の間隔は、フローティング拡散領域ＦＤに隣接するほど減少する。
【0074】
以下では、図１７を参照して本発明のまた他の実施形態によるイメージセンサについて説明する。
図１５及び図１６に示すイメージセンサとの差異点を中心に説明する。
図１７は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１７を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１垂直ゲート構造体ＶＧ６１及び第２垂直ゲート構造体ＶＧ６２が直接接続され、第３垂直ゲート構造体ＶＧ６３及び第４垂直ゲート構造体ＶＧ６４が直接接続され、第５垂直ゲート構造体ＶＧ６５及び第６垂直ゲート構造体ＶＧ６６が直接接続され、第７垂直ゲート構造体ＶＧ６７及び第８垂直ゲート構造体ＶＧ６８が直接接続される。
図１５及び図１６に示すイメージセンサとの差異点を中心に説明する。
図１７は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１７を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１垂直ゲート構造体ＶＧ６１及び第２垂直ゲート構造体ＶＧ６２が直接接続され、第３垂直ゲート構造体ＶＧ６３及び第４垂直ゲート構造体ＶＧ６４が直接接続され、第５垂直ゲート構造体ＶＧ６５及び第６垂直ゲート構造体ＶＧ６６が直接接続され、第７垂直ゲート構造体ＶＧ６７及び第８垂直ゲート構造体ＶＧ６８が直接接続される。
【0075】
具体的には、第１ピクセル領域ＰＸ１で、第１及び第２垂直ゲート構造体（ＶＧ６１、ＶＧ６２）それぞれの第２部分（ＶＧ６１＿２）が一体型に形成される。
第２ピクセル領域ＰＸ２で、第３及び第４垂直ゲート構造体（ＶＧ６３、ＶＧ６４）それぞれの第２部分（ＶＧ６３＿２）が一体型に形成される。
第３ピクセル領域ＰＸ３で、第５及び第６垂直ゲート構造体（ＶＧ６５、ＶＧ６６）それぞれの第２部分（ＶＧ６５＿２）が一体型に形成される。
第４ピクセル領域ＰＸ４で、第７及び第８垂直ゲート構造体（ＶＧ６７、ＶＧ６８）それぞれの第２部分（ＶＧ６７＿２）が一体型に形成される。
第２ピクセル領域ＰＸ２で、第３及び第４垂直ゲート構造体（ＶＧ６３、ＶＧ６４）それぞれの第２部分（ＶＧ６３＿２）が一体型に形成される。
第３ピクセル領域ＰＸ３で、第５及び第６垂直ゲート構造体（ＶＧ６５、ＶＧ６６）それぞれの第２部分（ＶＧ６５＿２）が一体型に形成される。
第４ピクセル領域ＰＸ４で、第７及び第８垂直ゲート構造体（ＶＧ６７、ＶＧ６８）それぞれの第２部分（ＶＧ６７＿２）が一体型に形成される。
【0076】
例えば、第３及び第４垂直ゲート構造体（ＶＧ６３、ＶＧ６４）それぞれの第２部分（ＶＧ６３＿２）は、第１及び第２垂直ゲート構造体（ＶＧ６１、ＶＧ６２）それぞれの第２部分（ＶＧ６１＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第５及び第６垂直ゲート構造体（ＶＧ６５、ＶＧ６６）それぞれの第２部分（ＶＧ６５＿２）は、第１及び第２垂直ゲート構造体（ＶＧ６１、ＶＧ６２）それぞれの第２部分（ＶＧ６１＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第７及び第８垂直ゲート構造体（ＶＧ６７、ＶＧ６８）それぞれの第２部分（ＶＧ６７＿２）は、第５及び第６垂直ゲート構造体（ＶＧ６５、ＶＧ６６）それぞれの第２部分（ＶＧ６５＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第５及び第６垂直ゲート構造体（ＶＧ６５、ＶＧ６６）それぞれの第２部分（ＶＧ６５＿２）は、第１及び第２垂直ゲート構造体（ＶＧ６１、ＶＧ６２）それぞれの第２部分（ＶＧ６１＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
第７及び第８垂直ゲート構造体（ＶＧ６７、ＶＧ６８）それぞれの第２部分（ＶＧ６７＿２）は、第５及び第６垂直ゲート構造体（ＶＧ６５、ＶＧ６６）それぞれの第２部分（ＶＧ６５＿２）と第２ピクセル分離パターン１４０を中心に対称に配置される。
【0077】
以下では、図１８及び図１９を参照して本発明のまた他の実施形態によるイメージセンサについて説明する。
図１５及び図１６に示すイメージセンサとの差異点を中心に説明する。
図１８及び図１９は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１８及び図１９を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれに、別途のフローティング拡散領域（ＦＤ７１～ＦＤ７４）が配置される。
図１５及び図１６に示すイメージセンサとの差異点を中心に説明する。
図１８及び図１９は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図１８及び図１９を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれに、別途のフローティング拡散領域（ＦＤ７１～ＦＤ７４）が配置される。
【0078】
具体的には、第１ピクセル領域ＰＸ１の縁で、第１垂直ゲート構造体ＶＧ５１と第２垂直ゲート構造体ＶＧ５２との間に第１フローティング拡散領域ＦＤ７１が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ５３と第４垂直ゲート構造体ＶＧ５４との間に第２フローティング拡散領域ＦＤ７２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ５５と第６垂直ゲート構造体ＶＧ５６との間に第３フローティング拡散領域ＦＤ７３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ５７と第８垂直ゲート構造体ＶＧ５８との間に第４フローティング拡散領域ＦＤ７４が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ５３と第４垂直ゲート構造体ＶＧ５４との間に第２フローティング拡散領域ＦＤ７２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ５５と第６垂直ゲート構造体ＶＧ５６との間に第３フローティング拡散領域ＦＤ７３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ５７と第８垂直ゲート構造体ＶＧ５８との間に第４フローティング拡散領域ＦＤ７４が配置される。
【0079】
第１～第４フローティング拡散領域（ＦＤ７１～ＦＤ７４）それぞれは、第１水平方向ＤＲ１又は第２水平方向ＤＲ２に互いに離隔する。
第１～第４フローティング拡散領域（ＦＤ７１～ＦＤ７４）それぞれは、第２ピクセル分離パターン７４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（７３５、７４０）により完全に分離される。
第１～第４フローティング拡散領域（ＦＤ７１～ＦＤ７４）それぞれは、第２ピクセル分離パターン７４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（７３５、７４０）により完全に分離される。
【0080】
以下では、図２０を参照して本発明のまた他の実施形態によるイメージセンサについて説明する。
図１７に示すイメージセンサとの差異点を中心に説明する。
図２０は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図２０を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれに、別途のフローティング拡散領域（ＦＤ８１～ＦＤ８４）が配置される。
図１７に示すイメージセンサとの差異点を中心に説明する。
図２０は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図である。
図２０を参照すると、本発明のまた他の実施形態によるイメージセンサは、第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれに、別途のフローティング拡散領域（ＦＤ８１～ＦＤ８４）が配置される。
【0081】
具体的には、第１ピクセル領域ＰＸ１の縁で、第１垂直ゲート構造体ＶＧ６１と第２垂直ゲート構造体ＶＧ６２との間に第１フローティング拡散領域ＦＤ８１が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ６３と第４垂直ゲート構造体ＶＧ６４との間に第２フローティング拡散領域ＦＤ８２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ６５と第６垂直ゲート構造体ＶＧ６６との間に第３フローティング拡散領域ＦＤ８３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ６７と第８垂直ゲート構造体ＶＧ６８との間に第４フローティング拡散領域ＦＤ８４が配置される。
第２ピクセル領域ＰＸ２の縁で、第３垂直ゲート構造体ＶＧ６３と第４垂直ゲート構造体ＶＧ６４との間に第２フローティング拡散領域ＦＤ８２が配置される。
第３ピクセル領域ＰＸ３の縁で、第５垂直ゲート構造体ＶＧ６５と第６垂直ゲート構造体ＶＧ６６との間に第３フローティング拡散領域ＦＤ８３が配置される。
第４ピクセル領域ＰＸ４の縁で、第７垂直ゲート構造体ＶＧ６７と第８垂直ゲート構造体ＶＧ６８との間に第４フローティング拡散領域ＦＤ８４が配置される。
【0082】
第１～第４フローティング拡散領域（ＦＤ８１～ＦＤ８４）それぞれは、第１水平方向ＤＲ１又は第２水平方向ＤＲ２に互いに離隔する。
第１～第４フローティング拡散領域（ＦＤ８１～ＦＤ８４）それぞれは、第２ピクセル分離パターン８４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（８３５、８４０）により完全に分離される。
第１～第４フローティング拡散領域（ＦＤ８１～ＦＤ８４）それぞれは、第２ピクセル分離パターン８４０を中心に互いに対称に配置される。
第１～第４ピクセル領域（ＰＸ１～ＰＸ４）それぞれは、第１及び第２ピクセル分離パターン（８３５、８４０）により完全に分離される。
【0083】
以下では、図２１及び図２２を参照して本発明のまた他の実施形態によるイメージセンサについて説明する。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図２１は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図であり、図２２は、図２１のＨ－Ｈ’線に沿って切断した断面図である。
図２１及び図２２を参照すると、本発明のまた他の実施形態によるイメージセンサは、第２ピクセル分離パターン９４０がフローティング拡散領域ＦＤと垂直方向ＤＲ３にオーバーラップする。
例えば、図２２に示すように、フローティング拡散領域ＦＤの下部に第２ピクセル分離パターン９４０が配置される。
図１～図９に示すイメージセンサとの差異点を中心に説明する。
図２１は、本発明のまた他の実施形態によるイメージセンサの垂直ゲート構造体を説明するための平面図であり、図２２は、図２１のＨ－Ｈ’線に沿って切断した断面図である。
図２１及び図２２を参照すると、本発明のまた他の実施形態によるイメージセンサは、第２ピクセル分離パターン９４０がフローティング拡散領域ＦＤと垂直方向ＤＲ３にオーバーラップする。
例えば、図２２に示すように、フローティング拡散領域ＦＤの下部に第２ピクセル分離パターン９４０が配置される。
【0084】
第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）それぞれは、第２ピクセル分離パターン９４０により完全に分離される。
また、第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）は、第２ピクセル分離パターン９４０により完全に分離される。
図２２には、フローティング拡散領域ＦＤの下部に配置される第２ピクセル分離パターン９４０がフローティング拡散領域ＦＤと垂直方向ＤＲ３に離隔することを示しているが、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、フローティング拡散領域ＦＤの下部に配置される第２ピクセル分離パターン９４０がフローティング拡散領域ＦＤと接することもできる。
また、第１～第４ピクセル領域（ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４）は、第２ピクセル分離パターン９４０により完全に分離される。
図２２には、フローティング拡散領域ＦＤの下部に配置される第２ピクセル分離パターン９４０がフローティング拡散領域ＦＤと垂直方向ＤＲ３に離隔することを示しているが、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、フローティング拡散領域ＦＤの下部に配置される第２ピクセル分離パターン９４０がフローティング拡散領域ＦＤと接することもできる。
【0085】
第２ピクセル分離パターン９４０は、第２ピクセル分離パターン９４０の側壁を形成するバリア層９４１とバリア層９４１との間に配置されるフィリング層９４２を含む。
例えば、図２２に示すように、フローティング拡散領域ＦＤと対向するフィリング層９４２は、第２基板１３０と接するが、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、フローティング拡散領域ＦＤと対向するフィリング層９４２とフローティング拡散領域ＦＤとの間にバリア層９４１が配置することもできる。
すなわち、第２基板１３０の内部でバリア層９４１がフィリング層９４２を完全に囲むこともできる。
例えば、図２２に示すように、フローティング拡散領域ＦＤと対向するフィリング層９４２は、第２基板１３０と接するが、本発明の技術的思想はこれに制限されるものではない。
他の実施形態で、フローティング拡散領域ＦＤと対向するフィリング層９４２とフローティング拡散領域ＦＤとの間にバリア層９４１が配置することもできる。
すなわち、第２基板１３０の内部でバリア層９４１がフィリング層９４２を完全に囲むこともできる。
【0086】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0087】
１０ アクティブピクセルセンサアレイ（ＡＰＳ）
２０ 行デコーダ
３０ 行ドライバ
４０ 列デコーダ
５０ タイミング発生器
６０ 相関二重サンプラ（ＣＤＳ）
７０ アナログデジタルコンバータ（ＡＤＳ）
８０ 入出力バッファ（Ｉ／Ｏ Ｂｕｆｆｅｒ）
１００ 第１基板
１０１ 第１絶縁層
１０２ 第２絶縁層
１０５ ゲート構造体
１１０ 第１配線構造体
１１１ 第１配線層
１１２ 第１層間絶縁膜
１２０ 第２配線構造体
１３０ 第２基板
１３５ 第１ピクセル分離パターン
１４０ 第２ピクセル分離パターン
１４１ バリア層
１４２ フィリング層
１５０ パッシベーション層
１５１ 第１カラーフィルタ
１５２ 第２カラーフィルタ
１５５ グリッドパターン
１５７ マイクロレンズ
１５８ 保護膜
１５９ 透明層
１６１～１６３ 第１～第３導電性パターン
１７１ 接着層
１７２ 低屈折率層
１７３ フォトレジスト
１８０ パッド
１９１ ゲート電極
１９２ ゲート絶縁膜
１９３ ゲートスペーサ
ＣＴ 接続トレンチ
ＦＤ フローティング拡散領域
ＰＤ１～ＰＤ５ 第１～第５光電変換素子
ＰＴ パッドトレンチ
ＰＸ１～ＰＸ４ 第１～第４ピクセル領域
ＶＧ１～ＶＧ９ 第１～第９垂直ゲート構造体
２０ 行デコーダ
３０ 行ドライバ
４０ 列デコーダ
５０ タイミング発生器
６０ 相関二重サンプラ（ＣＤＳ）
７０ アナログデジタルコンバータ（ＡＤＳ）
８０ 入出力バッファ（Ｉ／Ｏ Ｂｕｆｆｅｒ）
１００ 第１基板
１０１ 第１絶縁層
１０２ 第２絶縁層
１０５ ゲート構造体
１１０ 第１配線構造体
１１１ 第１配線層
１１２ 第１層間絶縁膜
１２０ 第２配線構造体
１３０ 第２基板
１３５ 第１ピクセル分離パターン
１４０ 第２ピクセル分離パターン
１４１ バリア層
１４２ フィリング層
１５０ パッシベーション層
１５１ 第１カラーフィルタ
１５２ 第２カラーフィルタ
１５５ グリッドパターン
１５７ マイクロレンズ
１５８ 保護膜
１５９ 透明層
１６１～１６３ 第１～第３導電性パターン
１７１ 接着層
１７２ 低屈折率層
１７３ フォトレジスト
１８０ パッド
１９１ ゲート電極
１９２ ゲート絶縁膜
１９３ ゲートスペーサ
ＣＴ 接続トレンチ
ＦＤ フローティング拡散領域
ＰＤ１～ＰＤ５ 第１～第５光電変換素子
ＰＴ パッドトレンチ
ＰＸ１～ＰＸ４ 第１～第４ピクセル領域
ＶＧ１～ＶＧ９ 第１～第９垂直ゲート構造体
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】