特開 2023-115975 インバータの制御装置および制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023115975

(43)【公開日】2023-08-22

(54)【発明の名称】インバータの制御装置および制御方法

(51)【国際特許分類】

   H02P 27/08 20060101AFI20230815BHJP

   H02M 7/48 20070101ALI20230815BHJP

【ＦＩ】

H02P27/08

H02M7/48 F

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022018443

(22)【出願日】2022-02-09

(71)【出願人】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】滝口 昌司

【テーマコード（参考）】

5H505

5H770

【Ｆターム（参考）】

5H505AA19

5H505BB02

5H505CC01

5H505CC09

5H505DD08

5H505EE41

5H505EE49

5H505GG04

5H505HA08

5H505HB02

5H505HB05

5H505JJ04

5H505JJ24

5H505JJ29

5H770BA01

5H770DA05

5H770DA41

5H770EA01

5H770EA19

(57)【要約】

【課題】簡単な三角波比較によるＰＷＭ制御により零相電圧の発生を防止する。
【解決手段】直列接続した上、下アームの半導体スイッチング素子から成るハーフブリッジ回路を、直流電源の正、負極端間に４個並列接続したインバータと、直列接続した３巻線の各端部を前記４個のハーフブリッジ回路の各中点に接続した３相の直列巻線モータとを備えた装置において、αβ座標での電圧指令Ｖα^*、Ｖβ^*をπ／６位相進めて２相電圧指令Ｖα’^*、Ｖβ’^*を求める２相電圧指令演算部６１と、Ｖα’^*、Ｖβ’^*を３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に変換する３相電圧指令演算部６２と、前記第４のハーブブリッジ回路の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、ＶＬ１～ＶＬ４とキャリア発生器６４のキャリア信号との比較により、前記インバータの各半導体スイッチング素子のゲート指令を生成するゲート指令生成部６３とを備えた。
【選択図】 図６

【特許請求の範囲】

【請求項1】

直列接続した上アーム半導体スイッチング素子および下アーム半導体スイッチング素子から成る１個のハーフブリッジ回路を、直流電源の正、負極端間に４個並列接続して構成したインバータと、
直列接続された第１～第３の巻線を有し、該第１～第３の巻線の各端部が前記インバータの４個のハーフブリッジ回路の各中点に接続された３相の直列巻線モータとを備えた装置において、
前記３相の直列巻線モータに印加するαβ座標での電圧指令Ｖα，Ｖβを、下記（４）式

【数4】

によってπ／６位相を進める方向に変換して２相電圧指令Ｖα’，Ｖβ’を求める２相電圧指令演算部と、
前記２相電圧指令演算部で求められた２相電圧指令Ｖα’，Ｖβ’を、下記（５）式

【数5】

（ＶＬ１^*は前記４個のハーフブリッジ回路のうちの第１のハーフブリッジ回路側の相電圧指令、ＶＬ２^*は前記４個のハーフブリッジ回路のうちの第２のハーフブリッジ回路側の相電圧指令、ＶＬ３^*は前記４個のハーフブリッジ回路のうちの第３のハーフブリッジ回路側の相電圧指令）
によって３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に変換する３相電圧指令演算部と、
前記４個のハーフブリッジ回路のうちの第４のハーフブリッジ回路の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、前記各相電圧指令ＶＬ１～ＶＬ４とキャリア信号との比較を行って、前記第１～第４のハーフブリッジ回路の各上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成するゲート指令生成部と、を備えたことを特徴とするインバータの制御装置。

【請求項2】

前記第１のハーフブリッジ回路の中点と前記第１の巻線の一端を結ぶ接続線に流れる電流ｉＬ１、前記第２のハーフブリッジ回路の中点と前記第１の巻線および第２の巻線の共通接続点とを結ぶ接続線に流れる電流ｉＬ２、前記第３のハーフブリッジ回路の中点と前記第２の巻線および第３の巻線の一端の共通接続点とを結ぶ接続線に流れる電流ｉＬ３、前記第４のハーフブリッジ回路の中点と前記第３の巻線の他端を結ぶ接続線に流れる電流ｉＬ４から、第１の巻線に流れるモータ電流ｉｕ、第２の巻線に流れるモータ電流ｉｖ、第３の巻線に流れるモータ電流ｉｗを下記（７）式、（８）式によって求め、（７）式、（８）式で求められたモータ電流ｉｕ，ｉｖ，ｉｗを下記（９）式によってｄｑｚ軸に変換して電流ｉｄ，ｉｑ，ｉｚを求め、

【数7】

【数8】

【数9】

前記求められたｚ軸電流ｉｚが零となる零相電圧指令Ｖｚ^*を出力する零相電流制御部と、
前記４個のハーフブリッジ回路のうちの第４のハーフブリッジ回路の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、前記各相電圧指令ＶＬ１～ＶＬ４に対して下記（１０）式、又は（１１）式、又は（１２）式に示す加算を行って、

【数10】

【数11】

【数12】

各相電圧指令ＶＬ１’～ＶＬ４’を求める零相電圧指令加算部と、を備え、
前記ゲート指令生成部は、前記零相電圧指令加算部により求められた各相電圧指令ＶＬ１’～ＶＬ４’とキャリア信号との比較を行って、前記第１～第４のハーフブリッジ回路の各上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成することを特徴とする請求項１に記載のインバータの制御装置。

【請求項3】

前記３相電圧指令演算部で変換された３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に三次高調波を重畳する零相変調部を備えたことを特徴とする請求項１又は２に記載のインバータの制御装置。

【請求項4】

直列接続した上アーム半導体スイッチング素子および下アーム半導体スイッチング素子から成る１個のハーフブリッジ回路を、直流電源の正、負極端間に４個並列接続して構成したインバータと、
直列接続された第１～第３の巻線を有し、該第１～第３の巻線の各端部が前記インバータの４個のハーフブリッジ回路の各中点に接続された３相の直列巻線モータとを備えた装置の制御方法であって、
２相電圧指令演算部が、前記３相の直列巻線モータに印加するαβ座標での電圧指令Ｖα，Ｖβを、下記（４）式

【数4】

によってπ／６位相を進める方向に変換して２相電圧指令Ｖα’，Ｖβ’を求める２相電圧指令演算ステップと、
３相電圧指令演算部が、前記２相電圧指令演算ステップで求められた２相電圧指令Ｖα’，Ｖβ’を、下記（５）式

【数5】

（ＶＬ１^*は前記４個のハーフブリッジ回路のうちの第１のハーフブリッジ回路側の相電圧指令、ＶＬ２^*は前記４個のハーフブリッジ回路のうちの第２のハーフブリッジ回路側の相電圧指令、ＶＬ３^*は前記４個のハーフブリッジ回路のうちの第３のハーフブリッジ回路側の相電圧指令）
によって３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に変換する３相電圧指令演算ステップと、
ゲート指令生成部が、前記４個のハーフブリッジ回路のうちの第４のハーフブリッジ回路の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、前記各相電圧指令ＶＬ１～ＶＬ４とキャリア信号との比較を行って、前記第１～第４のハーフブリッジ回路の各上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成するゲート指令生成ステップと、を備えたことを特徴とするインバータの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、インバータの制御装置、制御方法に係り、直列巻線モータを駆動するインバータのＰＷＭ方式と零相電流の制御方法に関する。

【背景技術】

【0002】

ＰＭ（Ｐｅｒｍｎｅｎｔ Ｍａｇｎｅｔ）モータが電気自動車など様々な分野で用いられている。ＥＶ用のモータに求められる要求として、低速から高速、低トルクから高トルクの広範囲で高効率で駆動することが求められる。ＰＭモータは回転子に磁石があるため、モータの回転により誘起電圧が発生する。誘起電圧はモータの速度に比例するため高速になるほど高電圧となり、モータに印加する電圧も大きくする必要がある。

【0003】

しかし、ＰＭモータを駆動するインバータの出力電圧はインバータの直流電圧により制限されるため、印加できる電圧には限界がある。ＰＭモータを広範囲で駆動するための方法の１つに、弱め磁束制御による方法がある。この方法は永久磁石の磁束を打ち消すような磁束を固定子巻線により発生させ、モータの端子電圧を下げることができるが、弱め磁束電流を流す必要があるため、モータの銅損やインバータの損失増加につながる。

【0004】

他の方法として、モータの固定子巻線の中性点を開放して、２台目のインバータを接続した、図１や図２のようなオープン巻線モータドライブシステムがある。

【0005】

図１は電源絶縁型オープン巻線モータドライブ構成を示し、１１は、半導体スイッチング素子ＳＵ，ＳＶ，ＳＷ，ＳＸ，ＳＹ，ＳＺを三相ブリッジ接続したインバータであり、直流側は直流電源１に接続されている。

【0006】

インバータ１１の交流側は、モータの固定子巻線の中性点を開放し、互いに独立した三相のオープン巻線３Ｕ，３Ｖ，３Ｗを有するオープン巻線モータ（ＰＭモータ）３の１次側三相端子に接続されている。

【0007】

１２は、半導体スイッチング素子ＳＵ，ＳＶ，ＳＷ，ＳＸ，ＳＹ，ＳＺを三相ブリッジ接続したインバータであり、直流側は直流電源２に接続されている。

【0008】

インバータ１２の交流側は、前記オープン巻線モータ３の２次側三相端子に接続されている。

【0009】

図中のＶｄｃ１はインバータ１１の直流電圧、Ｖｄｃ２はインバータ１２の直流電圧を示している。

【0010】

図２は、図１の直流電源２を除去した電源共通型オープン巻線モータドライブ構成であり、図１と同一部分は同一符号をもって示している。これら図１、図２のオープン巻線モータの構成はモータの印加電圧を向上させることが可能になるが、３相インバータ２台分のパワーモジュール（半導体スイッチング素子）が必要になる。

【0011】

そこで非特許文献１でＳｅｒｉｅｓ－Ｗｉｎｄｉｎｇ ＰＭモータドライブシステムが提案されている。このドライブシステムは図３のような構成となっており、Ｎ相モータの場合はＮ＋１レグ（上アームの半導体スイッチング素子と下アームの半導体スイッチング素子の組）を構成するパワーモジュールの数で良く、３相モータの場合は４レグ、つまり８つのパワーモジュールで構成することができ、オープン巻線モータドライブシステムよりもパワーモジュールの使用数を減らすことができる。

【0012】

図３は３相の直列巻線モータのドライブ構成を示し、１は直流電源である。

【0013】

直流電源１の正、負極端間には、上アーム半導体スイッチング素子Ｓ１ａおよび下アーム半導体スイッチング素子Ｓ１ｂを直列接続した第１のハーフブリッジ回路（以下レグＳＬ１と称することもある）と、上アーム半導体スイッチング素子Ｓ２ａおよび下アーム半導体スイッチング素子Ｓ２ｂを直列接続した第２のハーフブリッジ回路（以下レグＳＬ２と称することもある）と、上アーム半導体スイッチング素子Ｓ３ａおよび下アーム半導体スイッチング素子Ｓ３ｂを直列接続した第３のハーフブリッジ回路（以下レグＳＬ３と称することもある）と、上アーム半導体スイッチング素子Ｓ４ａおよび下アーム半導体スイッチング素子Ｓ４ｂを直列接続した第４のハーフブリッジ回路（以下レグＳＬ４と称することもある）とが並列に接続されている。

【0014】

これら直流電源１および４つのレグＳＬ１～ＳＬ４によってインバータを構成している。

【0015】

３０は、直列接続されたＵ相巻線３０Ｕ（第１の巻線）、Ｖ相巻線３０Ｖ（第２の巻線）、Ｗ相巻線３０Ｗ（第３の巻線）を有し、該巻線３０Ｕ，３０Ｖ，３０Ｗの各端部が前記４個のハーフブリッジ回路（レグＳＬ１～ＳＬ４）の各中点に接続された３相の直列巻線モータ（ＰＭＳＭ）である。

【0016】

図中のＶｄｃは直流電源１の直流電圧、ｉＬ１はレグＳＬ１の中点とＵ相巻線３０Ｕの一端を結ぶ接続線に流れる電流（レグ電流）、ｉＬ２はレグＳＬ２の中点とＵ相巻線３０ＵおよびＶ相巻線３０Ｖの共通接続点を結ぶ接続線に流れる電流（レグ電流）、ｉＬ３はレグＳＬ３の中点とＶ相巻線３０ＶおよびＷ相巻線３０Ｗの一端の共通接続点を結ぶ接続線に流れる電流（レグ電流）、ｉＬ４はレグＳＬ４の中点とＷ相巻線３０Ｗの他端を結ぶ接続線に流れる電流（レグ電流）である。

【0017】

ｉｕはＵ相巻線３０Ｕに流れるモータ電流、ｉｖはＶ相巻線３０Ｖに流れるモータ電流、ｉｗはＷ相巻線３０Ｗに流れるモータ電流である。

【0018】

また、図３の構成は３相の場合、Δ結線の１相を開放したものをインバータを介して結線した構成であり、レグＳＬ１とレグＳＬ４を同じ動作をさせることで、インバータを介してΔ結線したような構成となる。Δ結線のモータはＹ結線のモータと比べ、巻線に√３倍の電圧を印加できるため、インバータの電圧利用率を向上できる。

【0019】

しかし、Δ結線のモータはモータの誘起電圧や巻線のアンバランス、インバータによる零相電圧の重畳によりモータ内部で循環電流（零相電流）が流れる。この循環電流はモータの損失増加やトルクリプルの要因となり、好ましくない。図３の構成でも同様に、インバータを介して零相電流が流れるが、通常のΔ結線モータはモータ内部で循環電流が流れるため通常計測はできず、制御により抑制をすることができないが、図３の構成ではインバータを介して零相電流が流れるため、零相電流成分を検出でき、零相電流のフィードバック制御が可能となる。

【0020】

さらに通常の３相２レベルインバータはその構成上、電圧を出力する際に零相電圧を出力してしまうが、この零相電圧はモータの軸電圧やノイズ源となる漏れ電流の要因となる。

【0021】

図２や図３の構成では零相電圧を出力しないスイッチングパターンを選択することにより、零相電圧の出力を抑制可能である。これにより、軸電圧やノイズの低減効果が期待できる。

【0022】

また、３相インバータの場合、特許文献１に記載のように零相変調方式を適用することで、インバータの出力電圧を１．１５倍にすることが可能となるが、図２や図３の構成では零相電流が流れる経路があるため、零相変調を適用すると循環電流が大きく流れてしまうため、零相変調を適用できない。

【0023】

しかし、零相電圧を出力しないスイッチングをさせることにより、零相変調を適用しても零相変調による零相電流の増加を抑制可能となる。

【先行技術文献】

【非特許文献】

【0024】

【非特許文献1】Ｄｏｎｇ，Ｚ．；Ｌｉｕ，Ｃ．；Ｌｉｕ，Ｓ．；Ｓｏｎｇ，Ｚ．“Ｄｅａｄｂｅａｔ Ｐｒｅｄｉｃｔｉｖｅ Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌ ｆｏｒ Ｓｅｒｉｅｓ－Ｗｉｎｄｉｎｇ ＰＭＳＭ Ｄｒｉｖｅ ｗｉｔｈ Ｈａｌｆ－Ｂｒｉｄｇｅ Ｐｏｗｅｒ Ｍｏｄｕｌｅ－Ｂａｓｅｄ Ｉｎｖｅｒｔｅｒ”、Ｅｎｅｒｇｉｅｓ ２０２１，１４，４６２０．ｈｔｔｐｓ：／／ｄｏｉ．ｏｒｇ／１０．３３９０／ｅｎ１４１５４６２０

【特許文献】

【0025】

【特許文献1】特開平３－１０７３７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0026】

図３に示す直列巻線モータの駆動方法として、非特許文献１ではデッドビート制御と空間ベクトル変調を適用した制御構成を提案している（非特許文献１にはキャリアベースのパルス幅変調の概念を用いて実現できるという一文はあるが、具体的な方法は記載されていない）。しかし、この空間ベクトル変調は実装が複雑化するという課題がある。

【0027】

本発明は、上記課題を解決するものであり、その目的は、直列巻線モータ駆動用のインバータに対して簡単な三角波比較によるＰＷＭ制御方式の適用を可能とし、循環電流（零相電流）を低減することができるインバータの制御装置を提供することにある。

【課題を解決するための手段】

【0028】

上記課題を解決するための請求項１に記載のインバータの制御装置は、
直列接続した上アーム半導体スイッチング素子および下アーム半導体スイッチング素子から成る１個のハーフブリッジ回路を、直流電源の正、負極端間に４個並列接続して構成したインバータと、
直列接続された第１～第３の巻線を有し、該第１～第３の巻線の各端部が前記インバータの４個のハーフブリッジ回路の各中点に接続された３相の直列巻線モータとを備えた装置において、
前記３相の直列巻線モータに印加するαβ座標での電圧指令Ｖα，Ｖβを、下記（４）式

【0029】

【数4】

【0030】

によってπ／６位相を進める方向に変換して２相電圧指令Ｖα’，Ｖβ’を求める２相電圧指令演算部と、
前記２相電圧指令演算部で求められた２相電圧指令Ｖα’，Ｖβ’を、下記（５）式

【0031】

【数5】

【0032】

（ＶＬ１^*は前記４個のハーフブリッジ回路のうちの第１のハーフブリッジ回路側の相電圧指令、ＶＬ２^*は前記４個のハーフブリッジ回路のうちの第２のハーフブリッジ回路側の相電圧指令、ＶＬ３^*は前記４個のハーフブリッジ回路のうちの第３のハーフブリッジ回路側の相電圧指令）
によって３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に変換する３相電圧指令演算部と、
前記４個のハーフブリッジ回路のうちの第４のハーフブリッジ回路の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、前記各相電圧指令ＶＬ１～ＶＬ４とキャリア信号との比較を行って、前記第１～第４のハーフブリッジ回路の各上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成するゲート指令生成部と、を備えたことを特徴とする。

【0033】

請求項２に記載のインバータの制御装置は、請求項１において、
前記第１のハーフブリッジ回路の中点と前記第１の巻線の一端を結ぶ接続線に流れる電流ｉＬ１、前記第２のハーフブリッジ回路の中点と前記第１の巻線および第２の巻線の共通接続点とを結ぶ接続線に流れる電流ｉＬ２、前記第３のハーフブリッジ回路の中点と前記第２の巻線および第３の巻線の一端の共通接続点とを結ぶ接続線に流れる電流ｉＬ３、前記第４のハーフブリッジ回路の中点と前記第３の巻線の他端を結ぶ接続線に流れる電流ｉＬ４から、第１の巻線に流れるモータ電流ｉｕ、第２の巻線に流れるモータ電流ｉｖ、第３の巻線に流れるモータ電流ｉｗを下記（７）式、（８）式によって求め、（７）式、（８）式で求められたモータ電流ｉｕ，ｉｖ，ｉｗを下記（９）式によってｄｑｚ軸に変換して電流ｉｄ，ｉｑ，ｉｚを求め、

【0034】

【数7】

【0035】

【数8】

【0036】

【数9】

【0037】

前記求められたｚ軸電流ｉｚが零となる零相電圧指令Ｖｚ^*を出力する零相電流制御部と、
前記４個のハーフブリッジ回路のうちの第４のハーフブリッジ回路の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、前記各相電圧指令ＶＬ１～ＶＬ４に対して下記（１０）式、又は（１１）式、又は（１２）式に示す加算を行って、

【0038】

【数10】

【0039】

【数11】

【0040】

【数12】

【0041】

各相電圧指令ＶＬ１’～ＶＬ４’を求める零相電圧指令加算部と、を備え、
前記ゲート指令生成部は、前記零相電圧指令加算部により求められた各相電圧指令ＶＬ１’～ＶＬ４’とキャリア信号との比較を行って、前記第１～第４のハーフブリッジ回路の各上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成することを特徴としている。

【0042】

請求項３に記載のインバータの制御装置は、請求項１又は２において、
前記３相電圧指令演算部で変換された３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に三次高調波を重畳する零相変調部を備えたことを特徴とする。

【0043】

請求項４に記載のインバータの制御方法は、
直列接続した上アーム半導体スイッチング素子および下アーム半導体スイッチング素子から成る１個のハーフブリッジ回路を、直流電源の正、負極端間に４個並列接続して構成したインバータと、
直列接続された第１～第３の巻線を有し、該第１～第３の巻線の各端部が前記インバータの４個のハーフブリッジ回路の各中点に接続された３相の直列巻線モータとを備えた装置の制御方法であって、
２相電圧指令演算部が、前記３相の直列巻線モータに印加するαβ座標での電圧指令Ｖα，Ｖβを、下記（４）式

【0044】

【数4】

【0045】

によってπ／６位相を進める方向に変換して２相電圧指令Ｖα’，Ｖβ’を求める２相電圧指令演算ステップと、
３相電圧指令演算部が、前記２相電圧指令演算ステップで求められた２相電圧指令Ｖα’，Ｖβ’を、下記（５）式

【0046】

【数5】

【0047】

（ＶＬ１^*は前記４個のハーフブリッジ回路のうちの第１のハーフブリッジ回路側の相電圧指令、ＶＬ２^*は前記４個のハーフブリッジ回路のうちの第２のハーフブリッジ回路側の相電圧指令、ＶＬ３^*は前記４個のハーフブリッジ回路のうちの第３のハーフブリッジ回路側の相電圧指令）
によって３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に変換する３相電圧指令演算ステップと、
ゲート指令生成部が、前記４個のハーフブリッジ回路のうちの第４のハーフブリッジ回路の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、前記各相電圧指令ＶＬ１～ＶＬ４とキャリア信号との比較を行って、前記第１～第４のハーフブリッジ回路の各上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成するゲート指令生成ステップと、を備えたことを特徴とする。

【発明の効果】

【0048】

（１）請求項１～４に記載の発明によれば、簡単な三角波比較によるＰＷＭ制御方式を採用して、スイッチングによる零相電圧の発生を防止することができる。
（２）請求項２に記載の発明によれば、モータ起因により発生する零相電流を抑制することができる。
（３）請求項３に記載の発明によれば、零相変調によって電圧利用率を向上することができる。

【図面の簡単な説明】

【0049】

【図1】電源絶縁型オープン巻線モータドライブ構成の一例を示す回路図。

【図2】電源共通型オープン巻線モータドライブ構成の一例を示す回路図。

【図3】本発明が適用される直列巻線モータドライブ構成の回路図。

【図4】図３の直列巻線モータの空間電圧ベクトル図。

【図5】図４における外側破線の六角形を形成する６つの電圧ベクトルの位相をπ／６進めた空間電圧ベクトル図。

【図6】本発明の実施例１のＰＷＭ構成を示すブロック図。

【図7】本発明の実施例２における零相電流制御構成のブロック図。

【図8】本発明の実施例２における零相電圧の印加構成のブロック図。

【図9】本発明の実施例２における各相電圧指令ＶＬ１’～ＶＬ４’とゲート指令信号ＳＬ１～ＳＬ４の信号波形図。

【図10】本発明の実施例３における零相電圧の印加構成のブロック図。

【図11】シミュレーションにより本発明の動作確認を行った結果のモータ印加電圧波形図。

【図12】本発明の実施例２による零相電流抑制制御を行った場合と行わない場合のモータ三相電流と零相電流の波形図。

【発明を実施するための形態】

【0050】

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。

【実施例0051】

図３に示すような直列巻線ＰＭモータをインバータで駆動する構成において、モータに印加される相電圧はインバータのスイッチング状態を用いて次の（１）式のように表される。

【0052】

【数1】

【0053】

ここで（１）式中のｖｕ、ｖｖ、ｖｗはモータの相電圧であり、Ｖｄｃはインバータの直流電圧、ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４はインバータの４レグのスイッチング状態であり、１であれば、上アームの半導体スイッチング素子（Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａ）がオン、下アームの半導体スイッチング素子（Ｓ１ｂ，Ｓ２ｂ，Ｓ３ｂ，Ｓ４ｂ）がオフの状態を示している。逆に０であれば上アームの半導体スイッチング素子がオフ、下アームの半導体スイッチング素子がオンの状態を示す。

【0054】

このインバータが出力する電圧を空間ベクトルで示すと図４のようになる。図４において、電圧ベクトルの番号はインバータのスイッチング状態を表し、例えば、Ｖ９はスイッチング状態ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４＝１００１の状態を２進数と考え、これを１０進数に変換したときの数字である。

【0055】

図４では、Ｖ１、Ｖ３、Ｖ７、Ｖ８、Ｖ１２、１４で形成する内側破線の六角形が通常の２レベルインバータで出力可能な電圧ベクトル相当であり、Ｖ２、Ｖ４、Ｖ６、Ｖ９、Ｖ１１、Ｖ１３で形成する外側破線の六角形では、内側破線の六角形の√３倍の電圧を出力可能となる。ここで、インバータが出力する零相電圧を考える。まず三相電圧ｖｕ、ｖｖ、ｖｗを次の（２）式を用いてｄｑｚ軸に変換する。

【0056】

【数2】

【0057】

ただし、ｖｄはｄ軸電圧、ｖｑはｑ軸電圧、ｖｚはｚ軸電圧。

【0058】

（２）式のｖｚに関して、（１）式を代入するとＶｚは次の（３）式で表される。

【0059】

【数3】

【0060】

（３）式からわかるように、図３のレグＳＬ１とレグＳＬ４のスイッチング状態が同一、すなわちＳＬ１＝ＳＬ４であればインバータは零相電圧を出力しない。この条件となる電圧ベクトルは、Ｖ２、Ｖ４、Ｖ６、Ｖ９、Ｖ１１、Ｖ１３であり、図４で示した空間電圧ベクトルの外側破線の六角形である。インバータのスイッチングにより出力される零相電圧による零相電流を抑制するために、この外側破線の六角形を形成する６つの電圧ベクトルを用いてＰＷＭを行うことを考える。

【0061】

図５に３相の２レベルインバータの空間ベクトルを示す。ＳＬ１＝ＳＬ４なので、ＳＬ４の状態を無視する（図４のベクトルＶ９，Ｖ１３，Ｖ４，Ｖ６，Ｖ２，Ｖ１１の各々のカッコ内の４桁目の番号を除去する）と、図４のＶ９→図５のＶ４、図４のＶ１３→図５のＶ６、図４のＶ４→図５のＶ２、図４のＶ６→図５のＶ３、図４のＶ２→図５のＶ１、図４のＶ１１→図５のＶ５となる。

【0062】

図５と図４を見比べると図５の空間ベクトルをπ／６の反時計回りに回転させたものが図４のベクトルと一致することがわかる。そこで、モータに印加するαβ座標での電圧指令Ｖα^*、Ｖβ^*を次の（４）式によりπ／６位相進める方向に変換して２相電圧指令Ｖα’、Ｖβ’を求める。

【0063】

【数4】

【0064】

次に（４）式により求めたＶα’、Ｖβ’を、（５）式によって３相電圧指令ＶＬ１^*、ＶＬ２^*、ＶＬ３^*に変換する。

【0065】

【数5】

【0066】

（５）式中のＶＬ１^*はレグＳＬ１の相電圧指令、ＶＬ２^*はレグＳＬ２の相電圧指令、ＶＬ３^*はレグＳＬ３の相電圧指令である。

【0067】

この求めた３相電圧指令を用いて、通常の３相２レベルインバータと同様に、３相電圧指令と三角波キャリアの大小比較によりインバータのゲート指令を生成する。レグＳＬ１～ＳＬ３までは３相電圧指令と三角波キャリアの比較によりゲート指令が生成できるが、レグＳＬ４のゲート指令は生成できない。しかし、ＳＬ１＝ＳＬ４であるため、レグＳＬ１と同じくレグＳＬ４の電圧指令ＶＬ４＝ＶＬ１として、三角波キャリアの大小比較結果を用いればよい。このＰＷＭ構成を図６に示す。

【0068】

図６において、６１は、図３の直列巻線モータ３０に印加するαβ座標での電圧指令Ｖα^*、Ｖβ^*を前記（４）式によってπ／６位相を進める方向に変換して２相電圧指令Ｖα’^*、Ｖβ’^*を求める２相電圧指令演算部である。

【0069】

６２は、２相電圧指令Ｖα’^*、Ｖβ’^*を前記（５）式によって３相電圧指令ＶＬ１，ＶＬ２，ＶＬ３に変換する３相電圧指令演算部である。

【0070】

６３は、図３のレグＳＬ４の相電圧指令ＶＬ４を、零相電圧を出力しない条件であるＶＬ４＝ＶＬ１とし、前記各相電圧指令ＶＬ１～ＶＬ４と、キャリア発生器６４から出力されたキャリア信号（例えば三角波信号）の大小比較を行って、各レグＳＬ１～ＳＬ４の上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成するゲート指令生成部である。

【0071】

以上により直列巻線モータを駆動するインバータの三角波比較ＰＷＭが可能となる。

【0072】

ここで、本発明の効果を確認するためにシミュレーションによる動作確認を行った結果を示す。図１１はモータに印加されるＵ相電圧波形を示しており、インバータの直流電圧は３６５Ｖで、出力周波数は５０Ｈｚとした。図１１によれば、実施例１のＰＷＭを適用することで、適切に電圧が出力され、相電圧で３レベルの電圧を印加できていることが確認できる。

【実施例0073】

実施例１によりインバータのスイッチングによる零相電圧の発生を防止したが、モータ起因により発生する零相電流は抑制できない。そこでモータ起因により発生する零相電流の抑制方法を考える。

【0074】

直列巻線のＰＭモータのｄｑｚ座標での電圧方程式は次の（６）式で表される。

【0075】

【数6】

【0076】

（６）式において、ｖｄ、ｖｑ、ｖｚ：ｄｑｚ軸電圧、ｉｄ、ｉｑ、ｉｚ：ｄｑｚ軸電流、Ｒ：巻線抵抗、Ｌｄ、Ｌｑ、Ｌｚ：ｄｑｚ軸インダクタンス、Ｌｃ：ｄｑ軸とｚ軸の干渉インダクタンス、Φ：磁石磁束、Φ３：磁石磁束の３次成分、θ：モータの回転子位置（電気角）、ω：モータの回転角速度（電気角）、ｐ：微分演算子である。

【0077】

（６）式で示したようにモータのｄｑ軸とｚ軸との相互干渉やモータの構造により生じる３次の電圧成分により零相電流が流れることが分かる。

【0078】

また、図３におけるモータの電流ｉｕ、ｉｖ、ｉｗはインバータのレグ電流ｉＬ１～ｉＬ４とは一致しない。通常、インバータのレグ電流を検出するため、インバータのレグ電流ｉＬ１、ｉＬ２、ｉＬ３、ｉＬ４からキルヒホッフの第一法則を用いて、モータの電流ｉｕ、ｉｖ、ｉｗを求めると（７）式または（８）式となる。

【0079】

【数7】

【0080】

【数8】

【0081】

次に（７）式または（８）式から求めたモータ電流ｉｕ、ｉｖ、ｉｗを（９）式によってｄｑｚ変換する。

【0082】

【数9】

【0083】

（９）式によりｚ軸電流ｉｚが求められるので、このｉｚがゼロになるようにフィードバック制御を行い零相電流の抑制を行う。フィードバック制御の構成は、例えば図７のようなＰＩ制御による制御があるが、このフィードバック制御はｉｚをゼロとするような零相電圧指令（Ｖｚ^*）を出力する構成のものであれば、他の制御構成を用いても良い。

【0084】

図７において７１は、前記（７）式～（９）式によって求めたｚ軸電流ｉｚとｚ軸設定電流ｉｚ^*（＝０）の偏差を求める減算器である。

【0085】

７２は、減算器７１の偏差出力を入力とし、ｚ軸電流ｉｚを零とする零相電圧指令Ｖｚ^*を出力するＰＩ制御器である。

【0086】

図７の減算器７１およびＰＩ制御器７２により、本発明の零相電流制御部を構成している。

【0087】

次にフィードバック制御により出力される零相電圧指令の出力方法を考える。零相電圧は図４で示す電圧空間ベクトルの内側破線の六角形を形成するベクトルＶ１、Ｖ３、Ｖ７、Ｖ８、Ｖ１２、Ｖ１４を用いることで出力できる。このうち正のＶｚを出力する電圧ベクトルはＶ８、Ｖ１２、Ｖ１４であり、負のＶｚを出力する電圧ベクトルはＶ１、Ｖ３、Ｖ７である。

【0088】

しかし、これらの電圧ベクトルは零相電圧以外の成分も含んでいる。正の零相電圧ベクトルを出力する３つのＶ８、Ｖ１２、Ｖ１４は互いに２π／３ズレた位置に存在するので、これらを同じ時間出力すれば零相電圧以外の成分は打ち消しあう。そしてこれは、負の零相電圧ベクトルを出力するＶ１、Ｖ３、Ｖ７も同様である。したがって、零相電圧指令Ｖｚ^*に応じて（１０）式または（１１）式、（１２）式のように電圧指令ＶＬ１～ＶＬ４に加算することで、３つの電圧ベクトルに３等分して出力する。（１２）式がＶｚ成分を０を中心に印加する形になるので、電圧飽和しづらい構成となる。

【0089】

【数10】

【0090】

【数11】

【0091】

【数12】

【0092】

図８に（１０）式を適用した場合の零相電圧の印加構成を示す。図８において図６と同一部分は同一符号をもって示している。８１ａ～８１ｄは、例えば図７により求めた零相電圧指令Ｖｚ^*に、１、２／３、１／３、０を各々乗算して、前記（１０）式の右辺第１項を演算する乗算器である。

【0093】

８２ａ～８２ｄは、３相電圧指令演算部６２から出力される電圧指令ＶＬ１～ＶＬ３およびＶＬ１＝ＶＬ４としたＶＬ４に、乗算器８１ａ～８１ｄの乗算出力を各々加算して、（１０）式の左辺である各相電圧指令ＶＬ１’～ＶＬ４’を出力する加算器である。

【0094】

８３は、加算器８２ａ～８２ｄから出力される各相電圧指令ＶＬ１’～ＶＬ４’とキャリア発生器６４から出力されたキャリア信号（例えば三角波信号）の大小比較を行って、各レグＳＬ１～ＳＬ４の上アーム半導体スイッチング素子および下アーム半導体スイッチング素子のゲート指令を生成するゲート指令生成部である。

【0095】

前記乗算器８１ａ～８１ｄおよび加算器８２ａ～８２ｄによって本発明の零相電圧指令加算部を構成している。

【0096】

また、前記（１０）式に代えて（１１）式を適用する場合、乗算器８１ａ～８１ｄは、前記零相電圧指令Ｖｚ^*に、０、－１／３、－２／３、－１を各々乗算して前記（１１）式の右辺第１項を演算し、（１２）式を適用する場合、乗算器８１ａ～８１ｄは、前記零相電圧指令Ｖｚ^*に、１／２、１／６、－１／６、－１／２を各々乗算して前記（１２）式の右辺第１項を演算するものである。

【0097】

ここで、図８の構成（（１０）式を適用した場合）における動作説明を図９に示す。図９は簡単のため三相電圧指令は０とし、図９（ａ）は正のＶｚを出力するとき、図９（ｂ）は負のＶｚを出力するときのＳＬ１～ＳＬ４の動作とその時出力される電圧ベクトルを示している。図９からわかるように、図８の構成でＶｚ^*をＶｕ’、Ｖｖ’、Ｖｗ’に加算することで、３つのベクトルにＶｚを等分配して印加でき、零相電圧以外の成分を打ち消すことが可能となる。

【0098】

図１２に、実施例２による零相電流抑制制御を行った場合と行わない場合の効果を確認するためにシミュレーションによる動作確認を行った結果を示す。

【0099】

図１２（ａ），（ｂ）は、零相電流抑制制御無効時の三相電流波形、零相電流波形、図１２（ｃ），（ｄ）零相電流抑制制御有効時の三相電流波形、零相電流波形を各々示し、インバータの直流電圧は３６５Ｖで出力周波数は５０Ｈｚとした。

【0100】

図１２によれば、実施例２を適用することにより（図１２（ｃ），（ｄ））、零相電流を抑制できていることが確認できる。