特開 2023-115987 半導体集積回路装置及び車両

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023115987

(43)【公開日】2023-08-22

(54)【発明の名称】半導体集積回路装置及び車両

(51)【国際特許分類】

   G06F 11/22 20060101AFI20230815BHJP

【ＦＩ】

G06F11/22 675Z

G06F11/22 673E

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022018470

(22)【出願日】2022-02-09

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】井置 一哉

【テーマコード（参考）】

5B048

【Ｆターム（参考）】

5B048CC01

5B048CC11

(57)【要約】

【課題】面積オーバーヘッドとダイアグカバレッジとのトレードオフを微調整できる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置（１）は、故障検出の対象回路（１０）と、第１故障検出部（１１）と、第２故障検出部（１２）と、を備える。前記第１故障検出部は、前記対象回路内のネット間に成り立つ含意関係に基づき前記対象回路の故障を検出するように構成される。前記第２故障検出部は、前記第１故障検出部とは異なる手法で前記対象回路の故障を検出するように構成される。前記半導体集積回路装置は、機能安全規格を満たすように構成される。
【選択図】図２

【特許請求の範囲】

【請求項1】

故障検出の対象回路と、
前記対象回路内のネット間に成り立つ含意関係に基づき前記対象回路の故障を検出するように構成される第１故障検出部と、
前記第１故障検出部とは異なる手法で前記対象回路の故障を検出するように構成される第２故障検出部と、
を備え、
機能安全規格を満たすように構成される、半導体集積回路装置。

【請求項2】

前記対象回路は処理装置であり、
前記第２故障検出部は、前記処理装置がソフトウェアを実行して自己の故障を検出するように構成される自己診断プログラムである、請求項１に記載の半導体集積回路装置。

【請求項3】

前記第１故障検出部は、前記含意関係の一部に基づき前記対象回路の故障を検出するように構成される、請求項１又は請求項２に記載の半導体集積回路装置。

【請求項4】

請求項１～３のいずれか一項に記載の半導体集積回路装置を備える、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、半導体集積回路装置及び当該半導体集積回路装置を備える車両に関する。

【背景技術】

【0002】

近年、車載ＬＳＩ（Large Scale Integration）の分野では、車両の機能安全を達成するためのプロセスを規定したＩＳＯ２６２６２規格への準拠が必須となってきている。車両の機能安全を達成するためには、安全機構として使われる故障検出が非常に重要となる。

【0003】

ＩＳＯ２６２６２規格では、故障が与える影響の大きさにより、故障が発生した場合に安全を回避することができる故障の割合を示す指標が規定されている。

【0004】

図１は、ＡＳＩＬ（Automotive Safety Integrity Level）毎に設定されたＳＰＦＭ（Single-Point Fault Metric）及びＬＦＭ（Latent-Fault Metric）を示す図である。

【0005】

ＳＰＦＭ及びＬＦＭは、故障検出のダイアグカバレッジそのものではないが、故障検出のダイアグカバレッジに非常に大きく依存する指標であり、ＡＳＩＬ毎に目標値が設定されている。

【0006】

ＡＳＩＬは、システムが非安全状態になったときの影響の深刻度を示す指標である。ＡＳＩＬ Ｂ、ＡＳＩＬ Ｃ、ＡＳＩＬ Ｄの順に影響の深刻度が増していく。そのため、最も深刻度の高いＡＳＩＬ Ｄでは、必然的に最も高い故障検出のダイアグカバレッジが求められる。

【0007】

常時監視のオンラインテストで高いダイアグカバレッジが必要な場合には、例えば故障検出の対象回路を複製して両者の結果を比較するDual Lock Stepを使用した故障検出が行われる。また、常時監視のオンラインテストで少し低いダイアグカバレッジが許容できる場合には、例えばパリティ符号などの符号を使用した故障検出が行われる。

【0008】

また、故障検出の対象回路動作を停止することができる場合には、ソフトウェアによる診断、ＢＩＳＴ（Built-In Self-Test）などを使用した故障検出が可能である（例えば特許文献１参照）。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０２０－１８７０５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかしながら、従来用いられてきた上述した故障検出手法は、その手法によって達成可能なダイアグカバレッジに限界があり、ＩＳＯ２６２６２規格などの機能安全規格の要求を満たせるとは限らない。そのため、ＩＳＯ２６２６２規格などの機能安全規格の要求を満たすために必要なダイアグカバレッジが達成できない場合には、大きな面積オーバーヘッドが必要でも一段階故障検出能力の高い故障検出手法を導入する必要がある。つまり、従来用いられてきた上述した故障検出手法だけでは、面積オーバーヘッドとダイアグカバレッジとのトレードオフを微調整することができなかった。

【課題を解決するための手段】

【0011】

本明細書中に開示されている半導体集積回路装置は、故障検出の対象回路と、前記対象回路内のネット間に成り立つ含意関係に基づき前記対象回路の故障を検出するように構成される第１故障検出部と、前記第１故障検出部とは異なる手法で前記対象回路の故障を検出するように構成される第２故障検出部と、を備える。前記半導体集積回路装置は、機能安全規格を満たすように構成される。

【0012】

本明細書中に開示されている車両は、上記構成の半導体集積回路装置を備える。

【発明の効果】

【0013】

本明細書中に開示されている半導体集積回路装置及び車両は、面積オーバーヘッドとダイアグカバレッジとのトレードオフを微調整できる。

【図面の簡単な説明】

【0014】

【図1】図１は、ＡＳＩＬ毎に設定されたＳＰＦＭ及びＬＦＭを示す図である。

【図2】図２は、第１実施形態に係る半導体集積回路装置の概略構成を示す図である。

【図3】図３は、直接含意を説明するための論理回路を示す図である。

【図4】図４は、間接含意を説明するための論理回路を示す図である。

【図5】図５は、含意チェッカーの一構成例を示す図である。

【図6】図６は、第２実施形態に係る半導体集積回路装置の概略構成を示す図である。

【図7】図７は、車両の一構成例を示す外観図である。

【発明を実施するための形態】

【0015】

＜第１実施形態＞
図２は、第１実施形態に係る半導体集積回路装置の概略構成を示す図である。図２に示す第１実施形態に係る半導体集積回路装置１（以下、「半導体集積回路装置１」と略す）は、故障検出の対象回路１０（以下、「対象回路１０」と略す）と、含意チェッカー１１と、パリティチェック回路１２と、セルフテスト回路１３と、端子Ｔ１１～Ｔ１５と、を備える。

【0016】

含意チェッカー１１及びパリティチェック回路１２はＳＰＦＭ対策の安全機構であり、セルフテスト回路１３はＬＦＭ対策の安全機構である。また、パリティチェック回路１２は含意チェッカー１１とは異なる手法で対象回路１０の故障を検出するように構成される故障検出部である。セルフテスト回路１３は、含意チェッカー１１及びパリティチェック回路１２それぞれの故障を検出する。

【0017】

対象回路１０は、半導体集積回路装置１の外部から端子Ｔ１１を介して入力信号を受け取り、当該入力信号を処理して出力信号を生成する。対象回路１０は、当該出力信号を端子Ｔ１２を介して半導体集積回路装置１の外部に供給する。

【0018】

含意チェッカー１１は、対象回路１０内のネット間に成り立つ含意関係に基づき対象回路１０の故障を検出するように構成される。含意チェッカー１１は、含意チェッカー１１による故障検出結果を端子Ｔ１３を介して半導体集積回路装置１の外部に供給する。

【0019】

本実施形態では、含意チェッカー１１は、対象回路１０内のネット間に成り立つ含意関係の一部に基づき対象回路１０の故障を検出するように構成される。含意関係の一部として故障検出効果の高い含意関係を優先して使用することによって、半導体集積回路装置１の面積効率を上げることができる。

【0020】

ここで、含意関係について説明する。回路内のネット間に成り立つ含意関係を抽出する方法は２つある。１つは回路構造を静的に学習する方法であり、もう１つはランダム入力をベースとしたシミュレーションで成り立っている関係をＳＡＴ Ｓｏｌｖｅｒで確認する方法である。

【0021】

回路構造を静的に学習する方法は、直接含意、間接含意による含意関係の抽出を新たな含意関係がみつからなくなるまで繰り返す方法である。

【0022】

図３は直接含意を説明するための論理回路を示す図である。図４は間接含意を説明するための論理回路を示す図である。図３及び図４に示す論理回路は、ＡＮＤゲートＧ１及びＧ２と、ＯＲゲートＧ３と、を備える。ＡＮＤゲートＧ１の第２入力端及びＡＮＤゲートＧ２の第１入力端には入力信号ａが供給される。ＡＮＤゲートＧ１の出力端はＯＲゲートＧ３の第１入力端に接続され、ＡＮＤゲートＧ２の出力端はＯＲゲートＧ３の第２入力端に接続される。ＯＲゲートＧ３の出力端からは出力信号ｄが出力される。

【0023】

直接含意は、論理ゲートの入出力関係と推移律から求められる含意である。図３に示す例では、下記（１）及び下記（２）の関係を辿って、下記（３）の直接含意が抽出される。
（１）ａ＝０ ⇒ ｂ＝０，ａ＝０ ⇒ ｃ＝０
（２）ｂ＝０∩ｃ＝０⇒ ｄ＝０
（３）ａ＝０ ⇒ ｄ＝０

【0024】

間接含意は、論理ゲートの入出力関係だけでは求められない含意である。例えば、図４に示す例において、ＯＲゲートＧ３の出力端から論理ゲートの入出力関係を辿ろうとしてもＯＲゲートＧ３の第１入力端、第２入力端のどちらに「１」の信号が供給されているかは決まらない。そこで、間接含意は、「Ｐ⇒Ｑが真ならば、その対偶＾Ｑ⇒＾Ｐも真」を利用して静的学習で求められる。図４に示す例では、下記（４）の間接含意が抽出される。
（４）ｄ＝１ ⇒ ａ＝１

【0025】

ランダム入力をベースとしたシミュレーションで成り立っている関係をＳＡＴ Ｓｏｌｖｅｒで確認する方法は、下記の（i）（ii）（iii）の順で実行される。

【0026】

（i）例えば３２０００程度のランダム入力パターンでシミュレーションを行い、回路内のネットの値を全て記録する。

【0027】

（ii）全ての信号ペアに対してシミュレーション結果に等価又は反転の関係にあるものを抽出する。

【0028】

（iii）上記（ii）で抽出した関係が正しいかをＳＡＴ Ｓｏｌｖｅｒで確認する。ＳＡＴ Ｓｏｌｖｅｒで確認された正しい関係のみを含意関係とする。

【0029】

含意チェッカー１１は、上記いずれかの方法で抽出された含意関係を用いる。図５は、含意チェッカーの一構成例を示す図である。図５に示す含意チェッカーは、ＡＮＤゲートＧ４を備える。ＡＮＤゲートＧ４の第１入力端には信号Ａが供給される。ＡＮＤゲートＧ４の第２入力端には信号Ｂの反転信号が供給される。図５に示す含意チェッカーは、「Ａ＝１ ⇒ Ｂ＝１」という含意関係が維持されているか否かを確認する。「Ａ＝１ ⇒ Ｂ＝１」という含意関係が維持されていれば、ＡＮＤゲートＧ４の出力端から出力されるエラー信号ＥＲＲは、正常を示す「０」となる。一方、「Ａ＝１ ⇒ Ｂ＝１」という含意関係が故障によって維持されていなければ、ＡＮＤゲートＧ４の出力端から出力されるエラー信号ＥＲＲは、故障を示す「１」となる。

【0030】

なお、上述した例では２つの信号の含意関係について説明したが、含意チェッカーによって用いられる含意関係は３つ以上の信号の含意関係であってもよい。

【0031】

図２に戻って半導体集積回路装置１の説明を続ける。パリティチェック回路１２は、パリティ符号を用いて対象回路１０の故障を検出するように構成される。パリティチェック回路１２は、パリティチェック回路１２による故障検出結果を端子Ｔ１４を介して半導体集積回路装置１の外部に供給する。

【0032】

セルフテスト回路１３は、セルフテストによって含意チェッカー１１及びパリティチェック回路１２それぞれの故障を検出するように構成される。セルフテスト回路１３は、セルフテスト回路１３による故障検出結果を端子Ｔ１５を介して半導体集積回路装置１の外部に供給する。

【0033】

半導体集積回路装置１は、含意チェッカー１１とは異なる手法で対象回路１０の故障を検出するように構成される故障検出部で機能安全規格が要求するダイアグカバレッジを達成できない場合に、含意チェッカー１１によって大幅に回路面積を増加させることなく簡単にダイアグカバレッジを上げることができる。具体的には、半導体集積回路装置１は、パリティチェック回路１２で足りないダイアグカバレッジを含意チェッカー１１で補う。

【0034】

半導体集積回路装置１では、含意チェッカー１１でのチェック内容を少しずつ追加することにより、ダイアグカバレッジを少しずつ上げることができる。したがって、半導体集積回路装置１は、面積オーバーヘッドとダイアグカバレッジとのトレードオフを微調整できる。これにより、機能安全規格を満たすために必要となる故障検出部の回路面積、すなわち、含意チェッカー１１、パリティチェック回路１２、及びセルフテスト回路１３の回路面積を最小限に抑えることができる。また、含意チェッカー１１は、リアルタイムでの故障検出によるソフトエラー検出に用いることもできる。ソフトエラー検出は、通常すべての回路に対して実施されるのではなく、エラーの影響が大きい場所に対して優先して実施される。つまり、半導体集積回路装置１は、含意チェッカー１１をリアルタイムでの故障検出によるソフトエラー検出に用いることによって、含意チェッカー１１でソフトエラーに弱い部分の故障検出能力と面積オーバーヘッドを微調整することもできる。

【0035】

＜第２実施形態＞
図６は、第２実施形態に係る半導体集積回路装置の概略構成を示す図である。図６に示す第２実施形態に係る半導体集積回路装置２（以下、「半導体集積回路装置２」と略す）は、ＣＰＵ（Central Processing Unit）２０と、含意チェッカー２１と、セルフテスト回路２２、端子Ｔ２１～Ｔ２５と、を備える。

【0036】

含意チェッカー２１及び自己診断プログラム２０ＡはＳＰＦＭ対策の安全機構であり、セルフテスト回路２２はＬＦＭ対策の安全機構である。また、自己診断プログラム２０Ａは含意チェッカー２１とは異なる手法でＣＰＵ２０の故障を検出するように構成される故障検出部である。セルフテスト回路２２は、含意チェッカー２１の故障を検出する。

【0037】

ＣＰＵ２０は、故障検出の対象回路である。ＣＰＵ２０は、半導体集積回路装置２の外部から端子Ｔ２１を介して入力信号を受け取り、当該入力信号を処理して出力信号を生成する。ＣＰＵ２０は、当該出力信号を端子Ｔ２２を介して半導体集積回路装置２の外部に供給する。

【0038】

ＣＰＵ２０は、メモリ（不図示）を備える。当該メモリは自己診断プログラム２０Ａを記憶する。すなわち、ＣＰＵ２０は、自己診断プログラム２０Ａを備える。なお、半導体集積回路装置２は、ＣＰＵ２０の代わりにＣＰＵ以外の処理装置を備えてもよい。ＣＰＵ以外の処理装置としては、例えばＧＰＵ（Graphics Processing Unit）などを挙げることができる。半導体集積回路装置２がＣＰＵ２０の代わりにＣＰＵ以外の処理装置を備える場合、ＣＰＵ以外の処理装置は自己診断プログラムを備えるようにする。ＣＰＵ２０は、ＣＰＵ単体の構成であってもよく、ＣＰＵ単体のみならずＣＰＵの周辺回路も含む構成であってもよい。同様に、ＣＰＵ以外の処理装置は、ＣＰＵ以外の処理装置単体の構成であってもよく、ＣＰＵ以外の処理装置単体のみならずＣＰＵ以外の処理装置の周辺回路も含む構成であってもよい。

【0039】

自己診断プログラム２０Ａは、ＣＰＵ２０によって実行され、ＣＰＵ２０の故障を検出するように構成される。ＣＰＵ２０は、安全要求に対して支障をきたさない時間間隔で自己診断プログラム２０Ａを実行する。自己診断プログラム２０Ａの内容を変更することによってダイアグカバレッジを上げることができる。

【0040】

含意チェッカー２１は、ＣＰＵ２０内のネット間に成り立つ含意関係に基づきＣＰＵ２０の故障を検出するように構成される。含意チェッカー２１の基本的な構成は含意チェッカー１１と同様であるため、含意チェッカー２１の詳細な説明は省略する。

【0041】

本実施形態では、含意チェッカー２１は、ＣＰＵ２０内のネット間に成り立つ含意関係の一部に基づきＣＰＵ２０の故障を検出するように構成される。含意関係の一部として故障検出効果の高い含意関係を優先して使用することによって、半導体集積回路装置２の面積効率を上げることができる。

【0042】

セルフテスト回路２２は、セルフテストによって含意チェッカー２１の故障を検出するように構成される。セルフテスト回路２２は、セルフテスト回路２２による故障検出結果を端子Ｔ２５を介して半導体集積回路装置２の外部に供給する。

【0043】

半導体集積回路装置２は、含意チェッカー２１とは異なる手法でＣＰＵ２０の故障を検出するように構成される故障検出部で機能安全規格が要求するダイアグカバレッジを達成できない場合に、含意チェッカー２１によって大幅に回路面積を増加させることなく簡単にダイアグカバレッジを上げることができる。具体的には、半導体集積回路装置２は、自己診断プログラム２０Ａで足りないダイアグカバレッジを含意チェッカー２１で補う。

【0044】

半導体集積回路装置２では、含意チェッカー２１でのチェック内容を少しずつ追加することにより、ダイアグカバレッジを少しずつ上げることができる。したがって、半導体集積回路装置１は、面積オーバーヘッドとダイアグカバレッジとのトレードオフを微調整できる。これにより、機能安全規格を満たすために必要となる故障検出部の回路面積、すなわち、自己診断プログラム２０Ａを記憶するメモリ、含意チェッカー２１、及びセルフテスト回路２２の回路面積を最小限に抑えることができる。また、含意チェッカー２１は、リアルタイムでの故障検出によるソフトエラー検出に用いることもできる。ソフトエラー検出は、通常すべての回路に対して実施されるのではなく、エラーの影響が大きい場所に対して優先して実施される。つまり、半導体集積回路装置２は、含意チェッカー２１をリアルタイムでの故障検出によるソフトエラー検出に用いることによって、含意チェッカー２１でソフトエラーに弱い部分の故障検出能力と面積オーバーヘッドを微調整することもできる。なお、第１実施形態におけるパリティチェック回路１２は、リアルタイムでの故障検出を行うためソフトエラー検出も可能であるが、本実施形態における自己診断プログラム２０Ａによる故障検出ではソフトエラーを検出できない。したがって、含意チェッカーをリアルタイムでの故障検出によるソフトエラー検出に用いることは、本実施形態において特に有用である。

【0045】

また、半導体集積回路装置２は、含意チェッカー２１によって簡単にダイアグカバレッジを上げることができる。さらに、半導体集積回路装置２は、自己診断プログラム２０Ａの内容を変更することによってダイアグカバレッジを上げることができる。したがって、半導体集積回路装置２は、面積オーバーヘッドとダイアグカバレッジとのトレードオフを柔軟に微調整できる。

【0046】

＜適用例＞
図７は、車両Ｘの一構成例を示す外観図である。本構成例の車両Ｘは、不図示のバッテリから電力の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

【0047】

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

【0048】

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

【0049】

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

【0050】

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

【0051】

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコン
トロールユニットである。

【0052】

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

【0053】

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

【0054】

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

【0055】

なお、上述した半導体集積回路装置１は、車載ＬＳＩとして、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。同様に、上述した半導体集積回路装置２は、車載ＬＳＩとして、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

【0056】

＜その他＞
本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【0057】

例えば、上述した実施形態では、半導体集積回路装置１及び２が満たす機能安全規格はＩＳＯ２６２６２規格であったが、半導体集積回路装置１及び２がＩＳＯ２６２６２規格以外の機能安全規格を満たすように構成されてもよい。

【0058】

上述した第１実施形態では、含意チェッカー１１とは異なる手法で対象回路１０の故障を検出する故障検出部としてパリティチェック回路１２が用いられている。また、上述した第２実施形態では、含意チェッカー２１とは異なる手法でＣＰＵ２０の故障を検出する故障検出部として自己診断プログラム２０Ａが用いられている。しかしながら、パリティチェック回路１２及び自己診断プログラム２０Ａはあくまで例示である。含意チェッカーは、含意チェッカーとは異なる手法で対象回路の故障を検出する任意の故障検出部と組み合わせて半導体集積回路装置に搭載することができる。

【0059】

以上説明した半導体集積回路装置（１、２）は、故障検出の対象回路（１０、２０）と、前記対象回路内のネット間に成り立つ含意関係に基づき前記対象回路の故障を検出するように構成される第１故障検出部（１１、２１）と、前記第１故障検出部とは異なる手法で前記対象回路の故障を検出するように構成される第２故障検出部（１２、２０Ａ）と、を備え、機能安全規格を満たすように構成される構成（第１の構成）である。

【0060】

上記第１の構成である半導体集積回路装置は、前記第２故障検出部で機能安全規格が要求するダイアグカバレッジを達成できない場合に、前記第１故障検出部によって大幅に回路面積を増加させることなく簡単にダイアグカバレッジを上げることができる。上記第１の構成である半導体集積回路装置では、前記第１故障検出部でのチェック内容を少しずつ追加することにより、ダイアグカバレッジを少しずつ上げることができる。したがって、上記第１の構成である半導体集積回路装置は、面積オーバーヘッドとダイアグカバレッジとのトレードオフを微調整できる。これにより、機能安全規格を満たすために必要となる故障検出部の回路面積（前記第１故障検出部及び前記第２故障検出部の回路面積）を最小限に抑えることができる。

【0061】

上記第１の構成である半導体集積回路装置において、前記対象回路は処理装置であり、前記第２故障検出部は、前記処理装置がソフトウェアを実行して自己の故障を検出するように構成される自己診断プログラムである構成（第２の構成）であってもよい。

【0062】

上記第２の構成である半導体集積回路装置では、前記第２故障検出部のソフトウェアの内容を変更することによってダイアグカバレッジを上げることができる。したがって、上記第２の構成である半導体集積回路装置は、面積オーバーヘッドとダイアグカバレッジとのトレードオフを柔軟に微調整できる。

【0063】

上記第１又は第２の構成である半導体集積回路装置において、前記第１故障検出部は、前記含意関係の一部に基づき前記対象回路の故障を検出するように構成される構成（第３の構成）であってもよい。

【0064】

上記第３の構成である半導体集積回路装置は、前記含意関係の一部として故障検出効果の高い含意関係を優先して使用することによって、半導体集積回路装置の面積効率を上げることができる。

【0065】

以上説明した車両（Ｘ）は、上記第１～第３いずれかの構成である半導体集積回路装置を備える構成（第４の構成）である。

【0066】

上記第４の構成である車両は、半導体集積回路装置における面積オーバーヘッドとダイアグカバレッジとのトレードオフを微調整できる。

【符号の説明】

【0067】

１ 第１実施形態に係る半導体集積回路装置
２ 第２実施形態に係る半導体集積回路装置
１０ 故障検出の対象回路
１１、２１ 含意チェッカー
１２ パリティチェック回路
１３、２２ セルフテスト回路
２０ ＣＰＵ
２０Ａ 自己診断プログラム
Ｇ１、Ｇ２、Ｇ４ ＡＮＤゲート
Ｇ３ ＯＲゲート
Ｔ１１～Ｔ１５、Ｔ２１～Ｔ２５ 端子
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】