特開 2023-117577 スイッチ装置、電子機器、及び車両

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023117577

(43)【公開日】2023-08-24

(54)【発明の名称】スイッチ装置、電子機器、及び車両

(51)【国際特許分類】

   H03K 17/08 20060101AFI20230817BHJP

   H03K 17/695 20060101ALI20230817BHJP

【ＦＩ】

H03K17/08 C

H03K17/695

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022020220

(22)【出願日】2022-02-14

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】岩▲崎▼ 竜也

(72)【発明者】

【氏名】丸山 達也

(72)【発明者】

【氏名】宅間 徹

【テーマコード（参考）】

5J055

【Ｆターム（参考）】

5J055AX34

5J055AX35

5J055AX56

5J055AX64

5J055BX16

5J055CX13

5J055CX28

5J055DX13

5J055DX22

5J055EY01

5J055EY10

5J055EY12

5J055EY21

5J055EZ10

5J055EZ25

5J055EZ54

5J055FX05

5J055FX13

5J055GX07

(57)【要約】

【課題】出力電圧が電源電圧より大きくなったときに、その後出力電圧が低下したままラッチアップすることを抑制することができるスイッチ装置を提供する。
【解決手段】スイッチ装置（１）は、電源電圧が印加される電源端子（Ｔ１）と、負荷（３）が接続される出力端子（Ｔ２）と、発振器（３１）と、前記発振器の出力に基づき動作するチャージポンプ回路（３２）と、前記チャージポンプ回路の出力を駆動電圧として動作するドライバ（３３）と、前記電源端子と前記出力端子との間に設けられ、前記ドライバによって駆動されるスイッチ素子（１０）と、前記出力端子に印加される出力電圧が前記電源電圧より大きいことを検出する検出部（９０）と、を備える。前記発振器は、前記出力電圧が前記電源電圧より大きいことが前記検出部によって検出されると、動作を停止する。
【選択図】図５

【特許請求の範囲】

【請求項1】

電源電圧が印加されるように構成される電源端子と、
負荷が接続されるように構成される出力端子と、
発振器と、
前記発振器の出力に基づき動作するように構成されるチャージポンプ回路と、
前記チャージポンプ回路の出力を駆動電圧として動作するように構成されるドライバと、
前記電源端子と前記出力端子との間に設けられ、前記ドライバによって駆動されるように構成されるスイッチ素子と、
前記出力端子に印加される出力電圧が前記電源電圧より大きいことを検出するように構成される検出部と、
を備え、
前記発振器は、前記出力電圧が前記電源電圧より大きいことが前記検出部によって検出されると、動作を停止するように構成される、スイッチ装置。

【請求項2】

前記検出部は、前記出力電圧又は前記出力電圧に応じた第１電圧と、前記電源電圧又は前記電源電圧に応じた第２電圧と、を比較するように構成されるコンパレータを含む、請求項１に記載のスイッチ装置。

【請求項3】

前記コンパレータは、
第１ＰＭＯＳＦＥＴ及び第２ＰＭＯＳＦＥＴによって構成される差動対トランジスタと、
前記第１ＰＭＯＳＦＥＴに直列接続される第１ＮＭＯＳＦＥＴと、
前記第２ＰＭＯＳＦＥＴに直列接続される第２ＮＭＯＳＦＥＴと、
前記第１ＮＭＯＳＦＥＴのゲート－ソース間電圧をクランプする第１クランパと、
前記第２ＮＭＯＳＦＥＴのゲート－ソース間電圧をクランプする第２クランパと、
を備える、請求項２に記載のスイッチ装置。

【請求項4】

前記スイッチ素子は、前記出力端子から前記電源端子に向かう方向が順方向である寄生ダイオードを含み、
前記検出部は、前記出力電圧が前記電源電圧より大きく前記電源電圧に前記寄生ダイオードの順方向電圧を加算した値より小さい範囲内で、前記出力電圧が前記電源電圧より大きいことを検出するように構成される、請求項１～３のいずれか一項に記載のスイッチ装置。

【請求項5】

前記チャージポンプ回路は、寄生ＮＰＮトランジスタ及び寄生ＰＮＰトランジスタを含み、
前記寄生ＮＰＮトランジスタ及び前記寄生ＰＮＰトランジスタによって構成されるサイリスタがオンになると、前記チャージポンプ回路の出力は前記サイリスタがオフであるときに比べて低下する、請求項１～４のいずれか一項に記載のスイッチ装置。

【請求項6】

請求項１～５のいずれか一項に記載のスイッチ装置と、前記スイッチ装置に接続される負荷と、を備える、電子機器。

【請求項7】

請求項６に記載の電子機器を備える、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、スイッチ装置、電子機器、及び車両に関する。

【背景技術】

【0002】

車載ＩＰＤ［intelligent power device］などのスイッチ装置は、例えば誘導性負荷に接続される（例えば特許文献１参照）。

【0003】

図１は、誘導性負荷の一種であるソレノイドと、スイッチ装置の一種である車載用ハイサイドスイッチＬＳＩと、直流電源との接続例を示す図である。車載用ハイサイドスイッチＬＳＩ１０１は、電源端子ＴＶＢＢと、入力端子ＴＩＮと、グランド端子ＴＧＮＤと、出力端子ＴＯＵＴと、を備える。

【0004】

電源端子ＴＶＢＢには、電源電圧ＶＢＢが印加される。電源電圧ＶＢＢは、例えば車両に搭載されるバッテリから出力される電圧である。入力端子ＴＩＮは、直流電源１０２の正極に接続される。出力端子ＴＯＵＴは、ソレノイド１０３の第１端に接続される。グランド端子ＴＧＮＤ、直流電源１０２の負極、及びソレノイド１０３の第２端は、グランド電位に接続される。

【0005】

車載用ハイサイドスイッチＬＳＩ１０１では、例えばソレノイド１０３の逆起電力によって出力端子ＴＯＵＴに印加される出力電圧Ｖоが電源端子ＴＶＢＢに印加される電源電圧ＶＢＢより大きくなったときに、その後出力端子ＯＵＴに印加される出力電圧Ｖоが低下したままラッチアップするおそれがある。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０２０－９６３１６号公報（段落００１９）

【発明の概要】

【発明が解決しようとする課題】

【0007】

ここで、図２～図４を参照して、上述したラッチアップの発生メカニズムについて説明する。

【0008】

図２は、車載用ハイサイドスイッチＬＳＩ１０１に設けられるゲート制御部３０の構成例を示す図である。図３は、ゲート制御部３０に設けられるチャージポンプ回路３２に含まれるＰＭＯＳＦＥＴ３２４及び３２６の縦断面構造を示す図である。図４は、チャージポンプ回路３２に含まれる寄生ＮＰＮトランジスタＱ１及び寄生ＰＮＰトランジスタＱ２を示す図である。

【0009】

ゲート制御部３０は、スイッチ素子であるＮＭＯＳＦＥＴ１０をオン／オフ制御する。ＮＭＯＳＦＥＴ１０のドレインには電源電圧ＶＢＢが印加され、ＮＭＯＳＦＥＴ１０のソースには出力電圧Ｖоが印加される。

【0010】

ゲート制御部３０は、発振器３１と、チャージポンプ回路３２と、ドライバ３３と、抵抗３４と、を備える。チャージポンプ回路３２は、フライングキャパシタ３２１及び３２２と、ＮＭＯＳＦＥＴ３２３及び３２５と、ＰＭＯＳＦＥＴ３２４及び３２６と、ダイオード３２７と、出力キャパシタ３２８と、を備える。

【0011】

発振器３１は、電圧ＶＢＢＭ５Ｖ（＝電源電圧ＶＢＢ－５［Ｖ］）を基準とし、電圧ＶＢＢＲＥＦ（≒電源電圧ＶＢＢ）を駆動電圧として動作し、第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２を生成する。第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１の相補信号である。電圧ＶＢＢＲＥＦは、電源電圧ＶＢＢに応じた電圧である。

【0012】

チャージポンプ回路３２は、発振器３１から出力される第１クロック信号ＣＬＫ１及び第２クロック信号ＣＬＫ２に基づき動作し、電圧ＶＢＢＲＥＦよりも高い電圧ＶＧを出力する。

【0013】

ドライバ３３は、電圧ＯＵＴ＿Ｒを基準とし、電圧ＶＧを駆動電圧として動作し、ＮＭＯＳＦＥＴ１０を駆動する。電圧ＯＵＴ＿Ｒが印加されるラインは、出力電圧Ｖоが印加されるラインに抵抗３４を介して接続される。したがって、電圧ＯＵＴ＿Ｒは、出力電圧Ｖоに応じた電圧となる。

【0014】

ＰＭＯＳＦＥＴ３２４及び３２６は、図３に示す縦断面構造である。図３に示す縦断面構造では、Ｎ型エピタキシャル成長層３０１内にＰ型ウェル３０２が形成される。Ｐ型ウェル３０２内にＮ型ウェル３０３が形成される。Ｎ型ウェル３０３内に、Ｎ型ウェル３０３と濃度が異なるＮ型ウェル３０４が形成される。Ｎ型ウェル３０４内に高濃度Ｐ型領域３０５、高濃度Ｐ型領域３０６、及び高濃度Ｎ型領域３０７が形成される。

【0015】

電圧ＶＢＢＲＥＦは、Ｎ型エピタキシャル成長層３０１に印加される。電圧ＯＵＴ＿Ｒは、Ｐ型ウェル３０２に印加される。電圧ＶＧは、高濃度Ｐ型領域３０６及び高濃度Ｎ型領域３０７に印加される。フライングキャパシタ３２２から出力される電圧ＣＰ２は、高濃度Ｐ型領域３０５に印加される。

【0016】

図３に示す縦断面構造において、寄生ＮＰＮトランジスタＱ１及び寄生ＰＮＰトランジスタＱ２が形成される。

【0017】

寄生ＰＮＰトランジスタＱ２のエミッタに電圧ＣＰ２が印加される。寄生ＰＮＰトランジスタＱ２のベース及び寄生ＮＰＮトランジスタＱ１のコレクタに電圧ＶＧが印加される。寄生ＰＮＰトランジスタＱ２のコレクタ及び寄生ＮＰＮトランジスタＱ１のベースに電圧ＯＵＴ＿Ｒが印加される。寄生ＮＰＮトランジスタＱ１のエミッタに電源電圧ＶＢＢが印加される。

【0018】

寄生ＮＰＮトランジスタＱ１及び寄生ＰＮＰトランジスタＱ２によってサイリスタが構成される。出力端子ＴＯＵＴから電源端子ＴＶＢＢに向かって電流が流れるとき、出力電圧Ｖｏは、電源電圧ＶＢＢにＮＭＯＳＦＥＴ１０のソース－ドレイン間に形成される寄生ダイオード（ボディダイオード）Ｄ１の順方向電圧Ｖｆを加算した値になる。寄生ダイオード（ボディダイオード）Ｄ１は、ＮＭＯＳＦＥＴ１０のソースからドレインに向かう向きが順方向である。

【0019】

このように出力電圧Ｖｏが増加するのに伴い、電圧ＯＵＴ＿Ｒも増加し、その結果、寄生ＮＰＮトランジスタＱ１がオンになる。寄生ＮＰＮトランジスタＱ１がオンになると、電圧ＶＧが低下する。電圧ＶＧが減少した状態で、電圧ＣＰ２がローレベルからハイレベルに切り替わると、寄生ＰＮＰトランジスタＱ２もオンになる。つまり、寄生ＮＰＮトランジスタＱ１及び寄生ＰＮＰトランジスタＱ２がオンになると、サイリスタがオンになるため、電圧ＶＧが低下したままとなる。つまり、ゲート制御部３０がＮＭＯＳＦＥＴ１０をオンすることができなくなる。

【課題を解決するための手段】

【0020】

本明細書中に開示されているスイッチ装置は、電源電圧が印加されるように構成される電源端子と、負荷が接続されるように構成される出力端子と、発振器と、前記発振器の出力に基づき動作するように構成されるチャージポンプ回路と、前記チャージポンプ回路の出力を駆動電圧として動作するように構成されるドライバと、前記電源端子と前記出力端子との間に設けられ、前記ドライバによって駆動されるように構成されるスイッチ素子と、前記出力端子に印加される出力電圧が前記電源電圧より大きいことを検出するように構成される検出部と、を備える。前記発振器は、前記出力電圧が前記電源電圧より大きいことが前記検出部によって検出されると、動作を停止するように構成される。

【0021】

本明細書中に開示されている電子機器は、上記構成のスイッチ装置と、前記スイッチ装置に接続される負荷と、を備える。

【0022】

本明細書中に開示されている車両は、上記構成の電子機器を備える。

【発明の効果】

【0023】

本明細書中に開示されている発明によれば、スイッチ装置の出力電圧が電源電圧より大きくなったときに、その後スイッチ装置の出力電圧が低下したままラッチアップすることを抑制することができる。

【図面の簡単な説明】

【0024】

【図1】図１は、ソレノイドとハイサイドスイッチＩＣと直流電源との接続例を示す図である。

【図2】図２は、ゲート制御部の構成例を示す図である。

【図3】図３は、チャージポンプ回路に含まれるＰＭＯＳＦＥＴの縦断面構造を示す図である。

【図4】図４は、チャージポンプ回路に含まれる寄生ＮＰＮトランジスタ及び寄生ＰＮＰトランジスタを示す図である。

【図5】図５は、半導体集積回路装置の全体構成を示す図である。

【図6】図６は、検知部の一構成例を示す図である。

【図7】図７は、図６に示す検知部の一具体例を示す図である。

【図8】図８は、図６に示す検知部の他の具体例を示す図である。

【図9】図９は、車両の一構成例を示す外観図である。

【発明を実施するための形態】

【0025】

本明細書において、ＭＯＳＦＥＴとは、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなるゲート構造を有する電界効果トランジスタを意味する。つまり、ＭＯＳＦＥＴのゲート構造は、金属、酸化物、及び半導体の３層構造に限定されない。

【0026】

＜半導体集積回路装置＞
図５は、半導体集積回路装置の全体構成を示す図である。本構成例の半導体集積回路装置１は、ＥＣＵ［electronic control unit］２からの指示に応じて電源電圧ＶＢＢの印加端と負荷３との間を導通／遮断する車載用ハイサイドスイッチＬＳＩ（＝車載ＩＰＤの一種）である。

【0027】

なお、半導体集積回路装置１は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１～Ｔ５を備える。外部端子Ｔ１は、不図示のバッテリから電源電圧ＶＢＢ（例えば１２Ｖ）の供給を受け付けるための電源端子（ＶＢＢピン）である。外部端子Ｔ２は、負荷３（バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなど）を外部接続するための負荷接続端子ないしは出力端子（ＯＵＴピン）である。外部端子Ｔ３は、ＥＣＵ２から外部制御信号Ｓｉの外部入力を受け付けるための信号入力端子（ＩＮピン）である。外部端子Ｔ４は、ＥＣＵ２に出力異常報知信号ＦＡＩＬを外部出力するための信号出力端子（ＦＡＩＬピン）である。外部端子Ｔ５は、ＥＣＵ２に出力電流検出信号ＳＥＮＳＥを外部出力するための信号出力端子（ＳＥＮＳＥピン）である。なお、外部端子Ｔ５と接地端との間には、外部センス抵抗４が外付けされている。外部端子Ｔ６は、接地端に接続されるグランド端子（ＧＮＤピン）である。

【0028】

また、半導体集積回路装置１は、ＮＭＯＳＦＥＴ１０と、出力電流監視部２０と、ゲート制御部３０と、制御ロジック部４０と、信号入力部５０と、内部電源部６０と、異常保護部７０と、出力電流検出部８０と、検出部９０と、を備える。

【0029】

ＮＭＯＳＦＥＴ１０は、ドレインが外部端子Ｔ１に接続されてソースが外部端子Ｔ２に接続されたパワートランジスタである。このように接続されたＮＭＯＳＦＥＴ１０は、電源電圧ＶＢＢの印加端から負荷３を介して接地端に至る電流経路を導通／遮断するためのスイッチ素子（ハイサイドスイッチ）として機能する。なお、ＮＭＯＳＦＥＴ１０は、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート駆動信号Ｇ１がローレベルであるときにオフする。

【0030】

出力電流監視部２０は、ＮＭＯＳＦＥＴ２１及び２２を含み、ＮＭＯＳＦＥＴ１０に流れる出力電流に応じたセンス電圧を生成する。

【0031】

ＮＭＯＳＦＥＴ２１及び２２は、いずれもＮＭＯＳＦＥＴ１０に対して並列に接続されたミラートランジスタであり、出力電流Ｉｏに応じたセンス電流を生成する。ＮＭＯＳＦＥＴ１０とＮＭＯＳＦＥＴ２１及び２２とのサイズ比は、ｍ：１（ただしｍ＞１）である。従って、センス電流は、出力電流を１／ｍに減じた大きさとなる。なお、ＮＭＯＳＦＥＴ２１及び２２は、ＮＭＯＳＦＥＴ１０と同様、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート電圧Ｇ１がローレベルであるときにオフする。

【0032】

ゲート制御部３０は、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成してＮＭＯＳＦＥＴ１０、２１、及び２２の各ゲートに出力することにより、ＮＭＯＳＦＥＴ１０、２１、及び２２のオン／オフ制御を行う。ゲート制御部３０の構成例は、図２に示す構成例、すなわち、上述した車載用ハイサイドスイッチＬＳＩ１０１に設けられるゲート制御部３０の構成例と同一である。ドライバ３３（図２参照）は、ゲート駆動信号Ｇ１をＮＭＯＳＦＥＴ１０、２１、及び２２の各ゲートに出力する。

【0033】

制御ロジック部４０は、内部電源電圧Ｖｒｅｇの供給を受けてゲート制御信号Ｓ１を生成する。例えば、外部制御信号Ｓｉがハイレベル（＝ＮＭＯＳＦＥＴ１０をオンさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されるので、制御ロジック部４０が動作状態となり、ゲート制御信号Ｓ１がハイレベル（＝Ｖｒｅｇ）となる。一方、外部制御信号Ｓｉがローレベル（＝ＮＭＯＳＦＥＴ１０をオフさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されないので、制御ロジック部４０が非動作状態となり、ゲート制御信号Ｓ１がローレベル（＝ＧＮＤ）となる。また、制御ロジック部４０は、異常保護部７０の各種出力信号を監視している。制御ロジック部４０は、異常保護部７０の各種出力信号に応じて、出力異常報知信号ＦＡＩＬを生成する機能も備える。なお、制御ロジック部４０は、異常保護部７０から出力される過電流保護信号に応じて出力電流をゲート制御部３０に制限させる機能も備える。

【0034】

信号入力部５０は、外部端子Ｔ３から外部制御信号Ｓｉの入力を受け付けて内部電源部６０に伝達するシュミットトリガである。なお、外部制御信号Ｓｉは、例えば、ＮＭＯＳＦＥＴ１０をオンさせるときにハイレベルとなり、ＮＭＯＳＦＥＴ１０をオフさせるときにローレベルとなる。

【0035】

内部電源部６０は、電源電圧ＶＢＢから所定の内部電源電圧Ｖｒｅｇを生成して半導体集積回路装置１の各部に供給する。なお、内部電源部６０の動作可否は、外部制御信号Ｓｉに応じて制御される。より具体的に述べると、内部電源部６０は、例えば、外部制御信号Ｓｉがハイレベルであるときに動作状態となり、外部制御信号Ｓｉがローレベルであるときに非動作状態となる。

【0036】

異常保護部７０は、半導体集積回路装置１の各種異常を検出する回路ブロックであり、過電流保護回路７１と、負荷オープン検出回路７２と、温度保護回路７３と、減電圧保護回路７４と、を含む。過電流保護回路７１は、センス電圧の監視結果に応じた過電流保護信号を生成する。負荷オープン検出回路７２は、出力電圧Ｖｏの監視結果に応じた負荷オープン検出信号を生成する。温度保護回路７３は、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０周辺）の異常発熱を検出する温度検出素子（不図示）を含み、その検出結果（＝異常発熱が生じているか否か）に応じた温度保護信号を生成する。減電圧保護回路７４は、電源電圧ＶＢＢないしは内部電源電圧Ｖｒｅｇの監視結果（＝減電圧異常が生じているか否か）に応じた減電圧保護信号を生成する。

【0037】

出力電流検出部８０は、不図示のバイアス手段を用いて、ＮＭＯＳＦＥＴ２２のソース電圧と出力電圧Ｖｏとを一致させることにより、外部端子Ｔ２から出力される電流に応じたセンス電流を生成する。出力電流検出部８０は、センス電流を外部端子Ｔ５に出力する。従って、ＥＣＵ２には、センス電流を外部センス抵抗４で電流／電圧変換した出力電流検出信号ＳＥＮＳＥが伝達される。

【0038】

検出部９０は、外部端子Ｔ２に印加される出力電圧Ｖｏが外部端子Ｔ１に印加される電源電圧ＶＢＢより大きいことを検出する。発振器３１（図２参照）は、出力電圧Ｖｏが電源電圧ＶＢＢより大きいことが検出部９０によって検出されると、動作を停止する。したがって、出力電圧Ｖｏが電源電圧ＶＢＢより大きいことが検出部９０によって検出されると、電圧ＣＰ２（図２参照）はハイレベルにならない。その結果、出力電圧Ｖｏが電源電圧ＶＢＢより大きいことが検出部９０によって検出されると、寄生ＰＮＰトランジスタＱ２（図４参照）、ひいては寄生ＮＰＮトランジスタＱ１及び寄生ＰＮＰトランジスタＱ２によって構成されるサイリスタがオンにならない。つまり、半導体集積回路装置１は、出力電圧Ｖｏが電源電圧ＶＢＢより大きくなったときに、その後スイッチ装置の出力電圧Ｖｏが低下したままラッチアップすることを抑制することができる。

【0039】

図６は、検知部９０の一構成例を示す図である。図６に示す検知部９０は、コンパレータ９１と、ＮＯＲゲート９２と、を備える。図６に示す構成例によると、検出部９０を簡単な構成にすることができる。

【0040】

コンパレータ９１は、出力電圧Ｖｏに応じた電圧ＯＵＴ＿Ｒと、電源電圧ＶＢＢに応じた電圧ＶＢＢＲＥＦと、を比較する。コンパレータ９１は、入力オフセットを有する。出力電圧Ｖｏが電源電圧ＶＢＢより大きく電源電圧ＶＢＢにＮＭＯＳＦＥＴ１０の寄生ダイオード（ボディダイオード）Ｄ１（図２参照）の順方向電圧Ｖｆを加算した値より小さい範囲内で、出力電圧Ｖｏが電源電圧ＶＢＢより大きいことをコンパレータ９１が検出するように、入力オフセットが設定される。これにより、ＮＭＯＳＦＥＴ１０の寄生ダイオード（ボディダイオード）Ｄ１（図２参照）がオンになるよりも前に発振器３１が動作しなくなるため、ラッチアップをより確実に抑制することができる。

【0041】

コンパレータ９１は、出力電圧Ｖｏが電源電圧ＶＢＢより大きいことを検出すると、ハイレベルの信号を出力する。一方、コンパレータ９１は、出力電圧Ｖｏが電源電圧ＶＢＢより大きいことを検出しないと、ローレベルの信号を出力する。

【0042】

なお、図６に示す構成例とは異なり、電圧ＯＵＴ＿Ｒの代わりに出力電圧Ｖｏがコンパレータ９１の非反転入力端子に供給されてもよい。また、図６に示す構成例とは異なり、電圧ＶＢＢＲＥＦの代わりに電源電圧ＶＢＢがコンパレータ９１の非反転入力端子に供給されてもよい。

【0043】

ＮＯＲゲート９２は、コンパレータ９１の出力、イネーブル信号バーＥＮ＿ＤＲＶ、及び出力電圧検出信号ＶＯＤＥＴを入力する。イネーブル信号バーＥＮ＿ＤＲＶは、例えば制御ロジック部４０から出力される。制御ロジック部４０は、ドライバ３３をイネーブル状態にするときにイネーブル信号バーＥＮ＿ＤＲＶをローレベルにし、ドライバ３３をディセーブル状態にするときにイネーブル信号バーＥＮ＿ＤＲＶをハイレベルにする。出力電圧検出信号ＶＯＤＥＴは、例えば制御ロジック部４０から出力される。制御ロジック部４０は、負荷オープン検出回路７２によって負荷オープンが検出されていないときに出力電圧検出信号ＶＯＤＥＴをローレベルにし、負荷オープン検出回路７２によって負荷オープンが検出されているときに出力電圧検出信号ＶＯＤＥＴをハイレベルにする。

【0044】

ＮＯＲゲート９２は、コンパレータ９１の出力、イネーブル信号バーＥＮ＿ＤＲＶ、及び出力電圧検出信号ＶＯＤＥＴの否定論理和であるイネーブル信号ＥＮ＿ＯＳＣを出力する。イネーブル信号ＥＮ＿ＯＳＣは、発振器３１（図２参照）に供給される。発振器３１（図２参照）は、イネーブル信号ＥＮ＿ＯＳＣがハイレベルであるときにイネーブル状態になる。イネーブル信号ＥＮ＿ＯＳＣがローレベルであるときにディセーブル状態になる。

【0045】

なお、本実施形態とは異なり、例えば検出部９０がイネーブル信号バーＥＮ＿ＤＲＶ及び出力電圧検出信号ＶＯＤＥＴを入力しない構成とし、ＮＯＲゲート９２をＮＯＴゲートに置換した構成としてもよい。

【0046】

図７は、図６に示す検知部９０の一具体例を示す図である。

【0047】

図７に示す検知部９０は、カレントミラー回路を構成するＰＭＯＳＦＥＴ９０１及び９０２を備える。ＰＭＯＳＦＥＴ９０１のドレインには基準電流ＩＲＥＦを供給するシンク電流源（不図示）が接続される。

【0048】

図７に示す検知部９０は、差動対トランジスタを構成するＰＭＯＳＦＥＴ９０３及び９０４と、抵抗９０５及び９０６と、をさらに備える。差動対トランジスタには上述したカレントミラー回路から電流が供給される。ＰＭＯＳＦＥＴ９０３のソースとＰＭＯＳＦＥＴ９０４のソースとの間には、入力オフセット用の抵抗９０５が設けられる。ＰＭＯＳＦＥＴ９０３のゲートには電圧ＶＢＢＲＥＦが直接印加され、ＰＭＯＳＦＥＴ９０４のゲートには電圧ＶＢＢＲＥＦが抵抗９０６を介して印加される。

【0049】

図７に示す検知部９０は、デプレッション型ＮＭＯＳＦＥＴ９０７及び９０８をさらに備える。ダイオード接続されたデプレッション型ＮＭＯＳＦＥＴ９０７がＰＭＯＳＦＥＴ９０３に直列接続され、ダイオード接続されたデプレッション型ＮＭＯＳＦＥＴ９０８がＰＭＯＳＦＥＴ９０４に直列接続される。

【0050】

図７に示す検知部９０は、ＮＭＯＳＦＥＴ９０９及び９１０と、デプレッション型ＮＭＯＳＦＥＴ９１１をさらに備える。ＮＭＯＳＦＥＴ９０９及び９１０はカレントミラー回路を構成する。ダイオード接続されたデプレッション型ＮＭＯＳＦＥＴ９１１がＮＭＯＳＦＥＴ９１０に接続される。ＮＭＯＳＦＥＴ９１０とデプレッション型ＮＭＯＳＦＥＴ９１１との接続ノードがコンパレータ９１の出力端となる。

【0051】

図８は、図６に示す検知部９０の他の具体例を示す図である。

【0052】

図８に示す検知部９０は、図７に示す検知部９０のコンパレータ９１にＮＭＯＳＦＥＴ９１２及び９１４並びにＰＭＯＳＦＥＴ９１３及び９１４が追加された構成である。

【0053】

ＮＭＯＳＦＥＴ９１２は、ＰＭＯＳＦＥＴ９０３とデプレッション型ＮＭＯＳＦＥＴ９０７との間に設けられる。すなわち、ＮＭＯＳＦＥＴ９１２は、ＰＭＯＳＦＥＴ９０３に直列接続される。

【0054】

ＮＭＯＳＦＥＴ９１４は、ＰＭＯＳＦＥＴ９０４とデプレッション型ＮＭＯＳＦＥＴ９０８との間に設けられる。すなわち、ＮＭＯＳＦＥＴ９１４は、ＰＭＯＳＦＥＴ９０４に直列接続される。

【0055】

ダイオード接続されたＰＭＯＳＦＥＴ９１３は、ＮＭＯＳＦＥＴ９１２のゲート－ソース間に設けられ、ＮＭＯＳＦＥＴ９１２のゲート－ソース間電圧をクランプする。

【0056】

ダイオード接続されたＰＭＯＳＦＥＴ９１５は、ＮＭＯＳＦＥＴ９１４のゲート－ソース間に設けられ、ＮＭＯＳＦＥＴ９１４のゲート－ソース間電圧をクランプする。

【0057】

図８に示す検知部９０のコンパレータ９１は、図７に示す検知部９０のコンパレータ９１に比べて、耐圧が向上する。

【0058】

＜車両への適用＞
図９は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電力供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８とを搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

【0059】

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

【0060】

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

【0061】

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

【0062】

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

【0063】

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

【0064】

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

【0065】

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

【0066】

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

【0067】

なお、先に説明した半導体集積回路装置１、ＥＣＵ２、及び、負荷３は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。

【0068】

＜その他＞
上記の実施形態では、車載用ハイサイドスイッチＬＳＩを例に挙げたが、本明細書中に開示されている発明の適用対象は、これに限定されるものではなく、車載用途以外のハイサイドスイッチＬＳＩにも広く適用することができる。

【0069】

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理
解されるべきである。

【0070】

以上説明したスイッチ装置（１）は、電源電圧が印加されるように構成される電源端子（Ｔ１）と、負荷（３）が接続されるように構成される出力端子（Ｔ２）と、発振器（３１）と、前記発振器の出力に基づき動作するように構成されるチャージポンプ回路（３２）と、前記チャージポンプ回路の出力を駆動電圧として動作するように構成されるドライバ（３３）と、前記電源端子と前記出力端子との間に設けられ、前記ドライバによって駆動されるように構成されるスイッチ素子（１０）と、前記出力端子に印加される出力電圧が前記電源電圧より大きいことを検出するように構成される検出部（９０）と、を備え、前記発振器は、前記出力電圧が前記電源電圧より大きいことが前記検出部によって検出されると、動作を停止するように構成される構成（第１の構成）である。

【0071】

上記第１の構成であるスイッチ装置は、スイッチ装置の出力電圧が電源電圧より大きくなったときに、その後スイッチ装置の出力電圧が低下したままラッチアップすることを抑制することができる。

【0072】

上記第１の構成であるスイッチ装置において、前記検出部は、前記出力電圧又は前記出力電圧に応じた第１電圧と、前記電源電圧又は前記電源電圧に応じた第２電圧と、を比較するように構成されるコンパレータ（９１）を含む構成（第２の構成）であってもよい。

【0073】

上記第２の構成であるスイッチ装置は、検出部を簡単な構成にすることができる。

【0074】

上記第２の構成であるスイッチ装置において、前記コンパレータは、第１ＰＭＯＳＦＥＴ（９０３）及び第２ＰＭＯＳＦＥＴ（９０４）によって構成される差動対トランジスタと、前記第１ＰＭＯＳＦＥＴに直列接続される第１ＮＭＯＳＦＥＴ（９１２）と、前記第２ＰＭＯＳＦＥＴに直列接続される第２ＮＭＯＳＦＥＴ（９１４）と、前記第１ＮＭＯＳＦＥＴのゲート－ソース間電圧をクランプする第１クランパ（９１３）と、前記第２ＮＭＯＳＦＥＴのゲート－ソース間電圧をクランプする第２クランパ（９１５）と、を備える構成（第３の構成）であってもよい。

【0075】

上記第２の構成であるスイッチ装置は、コンパレータの耐圧を向上させることができる。

【0076】

上記第１～第３いずれかの構成であるスイッチ装置において、前記スイッチ素子は、前記出力端子から前記電源端子に向かう方向が順方向である寄生ダイオードを含み、前記検出部は、前記出力電圧が前記電源電圧より大きく前記電源電圧に前記寄生ダイオードの順方向電圧を加算した値より小さい範囲内で、前記出力電圧が前記電源電圧より大きいことを検出するように構成される構成（第４の構成）であってもよい。

【0077】

上記第４の構成であるスイッチ装置は、ラッチアップをより確実に抑制することができる。

【0078】

上記第１～第４いずれかの構成であるスイッチ装置において、前記チャージポンプ回路は、寄生ＮＰＮトランジスタ及び寄生ＰＮＰトランジスタを含み、前記寄生ＮＰＮトランジスタ及び前記寄生ＰＮＰトランジスタによって構成されるサイリスタがオンになると、前記チャージポンプ回路の出力は前記サイリスタがオフであるときに比べて低下する構成（第５の構成）であってもよい。

【0079】

上記第５の構成であるスイッチ装置は、スイッチ装置の出力電圧が電源電圧より大きくなったときに、サイリスタがオンしてしまい、その後スイッチ装置の出力電圧が低下したままラッチアップすることを抑制することができる。

【0080】

以上説明した電子機器（Ｘ１１～Ｘ１８）は、上記第１～第５いずれかの構成のスイッチ装置と、前記スイッチ装置に接続される負荷（３）と、を備える構成（第６の構成）である。

【0081】

上記第６の構成である電子機器は、スイッチ装置の出力電圧が電源電圧より大きくなったときに、その後スイッチ装置の出力電圧が低下したままラッチアップすることを抑制することができる。

【0082】

以上説明した車両（Ｘ）は、上記第６の構成である電子機器を備える構成（第７の構成）である。

【0083】

上記第１１の構成である車両は、スイッチ装置の出力電圧が電源電圧より大きくなったときに、その後スイッチ装置の出力電圧が低下したままラッチアップすることを抑制することができる。

【符号の説明】

【0084】

１ 半導体集積回路装置（スイッチ装置）
２ ＥＣＵ
３ 負荷
４ 外部センス抵抗
１０ ＮＭＯＳＦＥＴ（スイッチ素子）
２０ 出力電流監視部
２１、２２ ＮＭＯＳＦＥＴ
３０ ゲート制御部
３１ 発振器
３２ チャージポンプ回路
３３ ドライバ
３４ 抵抗
４０ 制御ロジック部
５０ 信号入力部
６０ 内部電源部
７０ 異常保護部
７１ 過電流保護回路
７２ 負荷オープン検出回路
７３ 温度保護回路
７４ 減電圧保護回路
８０ 出力電流検出部
９０ 検出部
９１ コンパレータ
９２ ＮＯＲゲート
１０１ 車載用ハイサイドスイッチＬＳＩ
１０２ 直流電源
１０３ ソレノイド
３０１ Ｎ型エピタキシャル成長層
３０２ Ｐ型ウェル
３０３、３０４ Ｎ型ウェル
３０５、３０６ 高濃度Ｐ型領域
３０７ 高濃度Ｎ型領域
３２１、３２２ フライングキャパシタ
３２３、３２５ ＮＭＯＳＦＥＴ
３２４、３２６ ＰＭＯＳＦＥＴ
３２７ ダイオード
３２８ 出力キャパシタ
９０１～９０４、９１３、９１５ ＰＭＯＳＦＥＴ
９０５、９０６ 抵抗
９０７、９０８、９１１ デプレッション型ＮＭＯＳＦＥＴ
９０９、９１０、９１２、９１４ ＮＭＯＳＦＥＴ
Ｄ１ 寄生ダイオード
Ｑ１ 寄生ＮＰＮトランジスタ
Ｑ２ 寄生ＰＮＰトランジスタ
Ｔ１～Ｔ６ 外部端子
ＴＩＮ 入力端子
ＴＧＮＤ グランド端子
ＴＯＵＴ 出力端子
ＴＶＢＢ 電源端子
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】