特開 2023-117647 可変容量素子ユニット及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023117647

(43)【公開日】2023-08-24

(54)【発明の名称】可変容量素子ユニット及びその製造方法

(51)【国際特許分類】

   H01L 21/329 20060101AFI20230817BHJP

【ＦＩ】

H01L29/93 H

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022020322

(22)【出願日】2022-02-14

(71)【出願人】

【識別番号】390009667

【氏名又は名称】セイコーＮＰＣ株式会社

(74)【代理人】

【識別番号】100165179

【弁理士】

【氏名又は名称】田▲崎▼ 聡

(74)【代理人】

【識別番号】100126664

【弁理士】

【氏名又は名称】鈴木 慎吾

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(72)【発明者】

【氏名】小笠原 直樹

(72)【発明者】

【氏名】藤竹 正仁

(72)【発明者】

【氏名】倉光 良明

(72)【発明者】

【氏名】菱沼 邦之

(57)【要約】

【課題】容量可変比及び直線性が高い可変容量素子ユニットを提供する。
【解決手段】可変容量素子ユニットは、同一の半導体基板に形成された、少なくとも１つの第１可変容量素子と、第１可変容量素子と容量可変比の異なる少なくとも１つの第２可変容量素子とを備える。前記半導体基板は、前記半導体基板の主面の一部を含む平坦領域と、前記半導体基板の主面に設けられた凹部を含む凹部領域とを有する。前記第１可変容量素子は、前記平坦領域において、前記半導体基板の主面に沿って形成された第１導電型の第１半導体層と、前記第１半導体層上に形成された第２導電型の第２半導体層とを有する。前記第２可変容量素子は、前記凹部領域において、前記凹部内の表面に沿って形成された第１導電型の第１半導体層と、前記第１半導体層上に形成された第２導電型の第２半導体層とを有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

同一の半導体基板に形成された、少なくとも１つの第１可変容量素子と、第１可変容量素子と容量可変比の異なる少なくとも１つの第２可変容量素子と、を備え、
前記半導体基板は、前記半導体基板の主面の一部を含み、前記少なくとも１つの第１可変容量素子が形成される平坦領域と、前記半導体基板の主面に設けられた凹部を含み、前記少なくとも１つの第２可変容量素子が形成される凹部領域と、を有し、
前記第１可変容量素子は、前記半導体基板の前記平坦領域において、前記半導体基板の主面に沿って形成された第１導電型の第１半導体層と、前記第１半導体層上に形成された第２導電型の第２半導体層と、を有し、
前記第２可変容量素子は、前記半導体基板の前記凹部領域において、前記凹部内の表面に沿って形成された第１導電型の第１半導体層と、前記第１半導体層上に形成された第２導電型の第２半導体層と、を有する、可変容量素子ユニット。

【請求項2】

前記凹部は、前記半導体基板の主面から離れるに従い、積層方向に垂直な該凹部の断面積を小さくする傾斜面を有し、
前記第２可変容量素子における前記第１半導体層及び前記第２半導体層が、前記凹部の傾斜面に形成されている、請求項１に記載の可変容量素子ユニット。

【請求項3】

前記凹部は、断面略Ｖ字型の溝である、請求項２に記載の可変容量素子ユニット。

【請求項4】

前記第２可変容量素子における前記第２半導体層の積層方向厚みは、前記第１可変容量素子における前記第２半導体層の積層方向厚みよりも小さい、請求項１～３のいずれか一項に記載の可変容量素子ユニット。

【請求項5】

前記第１可変容量素子は、該第１可変容量素子の前記第２半導体層上に形成された絶縁膜をさらに備え、
前記第２可変容量素子は、該第２可変容量素子の前記第２半導体層上に形成された絶縁膜をさらに備える、請求項１～４のいずれか一項に記載の可変容量素子ユニット。

【請求項6】

前記第１可変容量素子における前記絶縁膜及び前記第２可変容量素子における前記絶縁膜は、熱酸化膜であり、
前記第２可変容量素子における前記絶縁膜の積層方向厚みは、前記第１可変容量素子における前記絶縁膜の積層方向厚みよりも大きい、請求項５に記載の可変容量素子ユニット。

【請求項7】

前記第１可変容量素子における前記絶縁膜及び前記第２可変容量素子における前記絶縁膜は、蒸着膜であり、前記第２可変容量素子における前記絶縁膜の積層方向厚みは、前記第１可変容量素子における前記絶縁膜の積層方向厚みと同じである、請求項５に記載の可変容量素子ユニット。

【請求項8】

前記半導体基板上に、前記少なくとも１つの第１可変容量素子と、前記少なくとも１つの第２可変容量素子とが、直線状或いはマトリックス状に配置され、
前記半導体基板を平面視した際の、前記少なくとも１つの第１可変容量素子の総面積Ａ１と、前記少なくとも１つの第２可変容量素子の総面積Ａ２との比（Ａ１：Ａ２）が、１：９～９：１である、請求項１～７のいずれか一項に記載の可変容量素子ユニット。

【請求項9】

半導体基板の主面の一部に少なくとも１つの凹部を形成し、前記半導体基板に平坦領域及び凹部領域を設ける第１工程と、
前記半導体基板の前記平坦領域及び前記凹部領域に絶縁膜を形成する第２工程と、
前記半導体基板に前記絶縁膜を介してイオン注入を行い、前記半導体基板の前記平坦領域及び前記凹部領域に、第１導電型の第１半導体層を形成する第３工程と、
前記半導体基板に前記絶縁膜を介してイオン注入を行い、前記半導体基板の前記平坦領域及び前記凹部領域における前記第１半導体層上に、第２導電型の第２半導体層を形成する第４工程と、を有する、可変容量素子ユニットの製造方法。

【請求項10】

前記第１工程において、前記凹部として、前記半導体基板の主面から離れるに従い、前記半導体基板の主面に平行な断面積が小さくなる傾斜面を有する凹部を形成し、 前記第３工程において、前記凹部領域に対し、前記傾斜面に前記第１半導体層を形成し、
前記第４工程において、前記第１半導体層上に前記第２半導体層を形成する、請求項９に記載の可変容量素子ユニットの製造方法。

【請求項11】

前記第２工程において、前記半導体基板の表層部を熱酸化して、前記平坦領域及び前記凹部領域に熱酸化膜を形成する、請求項９又は１０に記載の可変容量素子ユニットの製造方法。

【請求項12】

前記第２工程において、気相成長法により、前記平坦領域及び前記凹部領域に半導体材料の酸化物又は窒化物で構成された絶縁膜を形成する、請求項９又は１０に記載の可変容量素子ユニットの製造方法。

【請求項13】

前記第１工程において、平坦領域及び凹部領域が直線状又はマトリックス状に設けられるように、前記少なくとも１つの凹部を複数形成する、請求項９～１２のいずれか一項に記載の可変容量素子ユニットの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、可変容量素子ユニット及びその製造方法に関する。

【背景技術】

【0002】

可変容量ダイオード（Variable Capacitance Diode）は、可変容量素子として知られるダイオードである。可変容量ダイオードとしては、特許文献１のような構成が知られている。可変容量ダイオードは、可変容量の逆方向電圧を印加すると、ｐｎ接合の空乏層がコンデンサとしてはたらくことを利用したものである。可変容量ダイオードに印加する逆方向電圧の大きさを変化させると、可変容量ダイオードのｐｎ接合の空乏層の幅が変化するため、その容量が変化する。

【0003】

可変容量ダイオードは、例えば、高周波フィルタ、TVチューナ、水晶振動子を共振器としたVCXO（ Voltage Controlled Xtal Oscillator）等の電圧制御可変発振器（VCO：Voltage Controlled Oscillator）などに用いられる。

【0004】

可変容量素子は、印加される逆方向電圧の大きさの変化に対する容量の変化のグラフの直線性が高いほど、容量を容易に制御できることが知られている。

【0005】

可変特性が複数種類必要な場合、複数の可変容量素子を組み合わせて用いられる。例えば、特許文献２には、可変特性の異なる複数の可変容量素子を組み合わせる方法が開示されている。特許文献２に開示された方法では、可変容量素子ごとに異なるマスクを用いて、順々にイオン注入を行い、可変特性の異なる複数の可変容量素子を作成している。

【0006】

また、特許文献３では、表面に酸化膜が形成された埋込電極部を、半導体基板部に形成された不純物領域に埋め込み、電圧印加部によって埋込電極部と半導体基板部の間に任意の直流電圧を印加して、酸化膜の内部に形成された電荷蓄積部に、印加された直流電圧に応じた電荷量を蓄積して可変容量半導体素子を形成している。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開平３－１４７３７５号公報

【特許文献2】特開２０１０－００３９８７号公報

【特許文献3】特開２０１６－１３４４３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、特許文献１～３では、容量可変比が高く且つ逆方向電圧の大きさに対する容量可変比のプロファイルの直線性が高い可変容量素子ユニットを得ることは難しい。

【0009】

また、特許文献２のような方法では、それぞれの可変容量素子を製造するためにマスクを可変容量素子ごとに形成する必要がある。従って、所望の可変容量特性ごとにマスク形成工程が必要となり、製造工程が煩雑化や製造コストの増大を招く。
更に、その他の方法として、熱拡散を利用し、インプラントと熱拡散によって可変容量特性を調節する方法が知られている。しかしながら、本方法では素子製造の難易度が高く、現実的な解決策とは言い難い。

【0010】

本発明は、上記事情に鑑みてなされた発明であり、容量可変比が高く且つ逆方向電圧の大きさに対する容量可変比のプロファイルの直線性が高い可変容量素子ユニットを簡便に製造することが可能な方法、並びに容量可変比及び直線性が高い可変容量素子ユニットを提供することを目的とする。

【課題を解決するための手段】

【0011】

（１）本発明の第一の態様に係る可変容量素子ユニットは、同一の半導体基板に形成された、少なくとも１つの第１可変容量素子と、第１可変容量素子と容量可変比の異なる少なくとも１つの第２可変容量素子と、を備え、前記半導体基板は、前記半導体基板の主面の一部を含み、前記少なくとも１つの第１可変容量素子が形成される平坦領域と、前記半導体基板の主面に設けられた凹部を含み、前記少なくとも１つの第２可変容量素子が形成される凹部領域と、を有し、前記第１可変容量素子は、前記半導体基板の前記平坦領域において、前記半導体基板の主面に沿って形成された第１導電型の第１半導体層と、前記第１半導体層上に形成された第２導電型の第２半導体層と、を有し、前記第２可変容量素子は、前記半導体基板の前記凹部領域において、前記凹部内の表面に沿って形成された第１導電型の第１半導体層と、前記第１半導体層上に形成された第２導電型の第２半導体層と、を有する。

【0012】

（２）上記態様に係る可変容量素子ユニットにおいて、前記凹部は、前記半導体基板の主面から離れるに従い、積層方向に垂直な該凹部の断面積を小さくする傾斜面を有し、前記第２可変容量素子における前記第１半導体層及び前記第２半導体層が、前記凹部の傾斜面に形成されていてもよい。

【0013】

（３）上記態様に係る可変容量素子ユニットにおいて、前記凹部は、断面略Ｖ字型の溝であってもよい。

【0014】

（４）上記態様に係る可変容量素子ユニットにおいて、前記第２可変容量素子における前記第２半導体層の積層方向厚みは、前記第１可変容量素子における前記第２半導体層の積層方向厚みよりも小さくてもよい。

【0015】

（５）上記態様に係る可変容量素子ユニットにおいて、前記第１可変容量素子は、該第１可変容量素子の前記第２半導体層上に形成された絶縁膜をさらに備え、前記第２可変容量素子は、該第２可変容量素子の前記第２半導体層上に形成された絶縁膜をさらに備えていてもよい。

【0016】

（６）上記態様に係る可変容量素子ユニットにおいて、前記第１可変容量素子における前記絶縁膜及び前記第２可変容量素子における前記絶縁膜は、熱酸化膜であり、前記第２可変容量素子における前記絶縁膜の積層方向厚みは、前記第１可変容量素子における前記絶縁膜の積層方向厚みよりも大きくてもよい。

【0017】

（７）上記態様に係る可変容量素子ユニットにおいて、前記第１可変容量素子における前記絶縁膜及び前記第２可変容量素子における前記絶縁膜は、蒸着膜であり、前記第２可変容量素子における前記絶縁膜の積層方向厚みは、前記第１可変容量素子における前記絶縁膜の積層方向厚みと同じであってもよい。

【0018】

（８）上記態様に係る可変容量素子ユニットにおいて、前記半導体基板上に、前記少なくとも１つの第１可変容量素子と、前記少なくとも１つの第２可変容量素子とが、直線状或いはマトリックス状に配置され、前記半導体基板を平面視した際の、前記少なくとも１つの第１可変容量素子の総面積Ａ１と、前記少なくとも１つの第２可変容量素子の総面積Ａ２との比（Ａ１：Ａ２）が、１：９～９：１であってもよい。

【0019】

（９）本発明の第二の態様に係る可変容量素子ユニットの製造方法は、半導体基板の主面の一部に少なくとも１つの凹部を形成し、前記半導体基板に平坦領域及び凹部領域を設ける第１工程と、前記半導体基板の前記平坦領域及び前記凹部領域に絶縁膜を形成する第２工程と、前記半導体基板に前記絶縁膜を介してイオン注入を行い、前記半導体基板の前記平坦領域及び前記凹部領域に、第１導電型の第１半導体層を形成する第３工程と、前記半導体基板に前記絶縁膜を介してイオン注入を行い、前記半導体基板の前記平坦領域及び前記凹部領域における前記第１半導体層上に、第２導電型の第２半導体層を形成する第４工程と、を有する。

【0020】

（１０）上記態様に係る可変容量素子ユニットの製造方法において、前記第１工程において、前記凹部として、前記半導体基板の主面から離れるに従い、前記半導体基板の主面に平行な断面積が小さくなる傾斜面を有する凹部を形成し、前記第３工程において、前記凹部領域に対し、前記傾斜面に前記第１半導体層を形成し、前記第４工程において、前記第１半導体層上に前記第２半導体層を形成してもよい。

【0021】

（１１）上記態様に係る可変容量素子ユニットの製造方法において、前記第２工程において、前記半導体基板の表層部を熱酸化して、前記平坦領域及び前記凹部領域に熱酸化膜を形成してもよい。

【0022】

（１２）上記態様に係る可変容量素子ユニットの製造方法において、前記第２工程において、化学気相成長法又は物理気相成長法により、前記平坦領域及び前記凹部領域に、半導体材料の酸化物又は窒化物で構成された絶縁膜を形成してもよい。

【0023】

（１３）上記態様に係る可変容量素子ユニットの製造方法において、前記第１工程において、平坦領域及び凹部領域が直線状又はマトリックス状に設けられるように、前記少なくとも１つの凹部を複数形成してもよい。

【発明の効果】

【0024】

本発明によれば、容量可変比が高く且つ逆方向電圧の大きさに対する容量可変比のプロファイルの直線性が高い可変容量素子ユニットを簡便に製造することが可能な方法、並びに容量可変比及び直線性が高い可変容量素子ユニットを提供することができる。

【図面の簡単な説明】

【0025】

【図1】本実施形態に係る可変容量素子ユニットの一例を示す断面模式図である。

【図2】本実施形態に係る可変容量素子のユニットを構成する第１，第２可変容量素子の配置の一例を示す平面図である。

【図3】本実施形態に係る可変容量素子ユニットを構成する第１，第２可変容量素子の配置の他の一例を示す平面図である。

【図4】本実施形態に係る可変容量素子ユニットの他の一例を示す断面模式図である。

【図5】本実施形態に係る可変容量素子ユニットの製造方法の一例を説明するための図である。

【図6】本実施形態に係る可変容量素子ユニットの製造方法の第１工程を説明するための図である。

【図7】可変容量素子ユニットの製造方法の第２工程を説明するための図である。

【図8】可変容量素子ユニットの製造方法の第３工程を説明するための図である。

【図9】可変容量素子ユニットの製造方法の第４工程を説明するための図である。

【図10】図７の第２工程の変形例を説明するための図である。

【図11】図８の第３工程の変形例を説明するための図である。

【図12】図９の第４工程の変形例を説明するための図である。

【図13】図１の可変容量素子を備える電圧制御型水晶発振器の回路図の一例である。

【図14】製造例１及び製造例２においてシリコン基板の（１００）面及び（１１１）面に熱酸化膜ＳｉＯ_２が形成する速度を示す図である。

【図15】製造例３及び製造例４で得られた基板深さと可変容量素子の不純物濃度の関係を示す図である。

【図16】製造例３及び製造例４で得られた可変容量素子の不純物濃度の分布を示す断面図である。

【図17】実施例１、比較例１及び比較例２の可変容量素子ユニットに加えられる逆方向のバイアス電圧を変化させたときの容量可変比（Ｃ／Ｃ_０）の変化を示す図である。

【発明を実施するための形態】

【0026】

以下、本発明の実施形態の一例について、図面を参照しながら詳細に説明する。なお、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合がある。このため、各構成要素の寸法比率などは実際とは異なっている場合がある。

【0027】

［可変容量素子］
＜第１実施形態＞
図１は、本実施形態に係る可変容量素子ユニット１００の断面構造を模式的に示す図である。
図１に示すように、可変容量素子ユニット１００は、同一の半導体基板１０に形成された、少なくとも１つの第１可変容量素子１Ａと、第１可変容量素子１Ａと容量可変比の異なる少なくとも１つの第２可変容量素子１Ｂと、を備える。図１において、可変容量素子ユニット１００の第１可変容量素子１Ａおよび第２可変容量素子１Ｂは、それぞれアノード電極の端子６５とカソード電極の端子６０とに接続されており、カソード電極が共通となっている。図１には、本発明の理解を容易にするために、可変容量素子ユニット１００の回路図の例を合わせて示す。

【0028】

この可変容量素子ユニット１００は、例えば半導体基板１０、絶縁膜２０、カソード電極構造体３０、カソード電極本体３１、カソードコンタクト３２、アノード電極構造体３５、アノード電極本体３６、アノードコンタクト３７、素子分離酸化膜４０、及び絶縁層５０を備える。半導体基板１０は、例えばシリコンを含む半導体であり、第１導電型のベース基板１１、第１導電型の第１半導体層１２、第２導電型の第２半導体層１３を含む。

【0029】

半導体基板１０は、半導体基板１０の主面Ｓの一部を含み、少なくとも１つの第１可変容量素子１Ａが形成される平坦領域ＲＡと、半導体基板１０の主面Ｓに設けられた凹部ＰＢを含み、少なくとも１つの第２可変容量素子１Ｂが形成される凹部領域ＲＢと、を有する。

【0030】

第１可変容量素子１Ａは、半導体基板の平坦領域ＲＡにおいて、半導体基板１０の主面Ｓに沿って形成された第１導電型の第１半導体層１２Ａと、第１半導体層上に形成された第２導電型の第２半導体層１３Ａと、を有する。ここで、半導体基板１０の主面Ｓの結晶面は、例えば（１００）面である。第１半導体層１２Ａは、例えば半導体基板１０のベース基板１１上に形成されている。第１可変容量素子１Ａは、例えば第２半導体層１３Ａ上に形成された絶縁膜２０Ａをさらに有する。

【0031】

ベース基板１１は、例えば低濃度のホウ素等の不純物元素を一様な濃度で含むｐ型の半導体である。第１半導体層１２Ａは、例えばホウ素等の不純物元素を含むｐ型の半導体層である。第２半導体層１３Ａは、例えばヒ素等の不純物元素を含むｎ型半導体層である。第１可変容量素子１Ａは、第１半導体層１２Ａおよび第２半導体層１３Ａでｐｎ接合（ｐｎ接合面１９）を形成している。ｐｎ接合面１９は、第１半導体層１２Ａおよび第２半導体層１３Ａの境界面であり、不純物濃度が極小値をとる座標面である。ｐｎ接合において、第１半導体層１２Ａは、例えばｐｎ接合面１９から離れるに従い不純物濃度が増大し、ある座標でｐ型不純物元素濃度が最も高い極大値を取り、極大値から離れるに従い不純物元素濃度が低下する構造になっている。すなわち、第１半導体層１２Ａは、ｐｎ接合面１９から離れるに従い不純物濃度が増大する第１領域と、第１領域よりもｐｎ接合面１９から離間した領域であり、ｐｎ接合面１９から離れるに従い不純物濃度が低下する第２領域と、を有する。また、すなわち第１可変容量素子１Ａは、例えば超階段接合型である。ｐｎ接合において、ｐｎ接合面近傍の極大値から基板内部側の深さ方向の濃度が低くなる超階段接合にすると、後述する原理により空乏層が電圧印加に応じて積層方向に広がるので、容量可変比を大きくすることができる。

【0032】

第１半導体層１２は、例えば半導体基板１０の面内方向における全面に亘って設けられている。第２半導体層１３Ａは、例えば隣接する素子分離酸化膜４０，４０に区画された領域であり、その一部がカソードコンタクト３２と接している。

【0033】

第１半導体層１２Ａ、第２半導体層１３Ａ、絶縁膜２０Ａの積層方向厚みを、それぞれＴ_１２Ａ、Ｔ_１３Ａ，Ｔ_２０Ａで示す（図１）。ここで、積層方向厚みとは、第１半導体層１２Ａ，第２半導体層１３Ａ、絶縁膜２０Ａが積層する方向における厚みであり、半導体基板１０の主面Ｓに垂直な方向における厚みである。第１半導体層１２Ａの積層方向厚みＴ_１２Ａは、後述する第１半導体層１２Ｂの積層方向厚みＴ_１２Ｂよりも大きいことが好ましく、第２半導体層１３Ａの積層方向厚みＴ_１３Ａは、後述する第２半導体層１３Ｂの積層方向厚みＴ_１３Ｂよりも大きいことが好ましく、絶縁膜２０Ａの積層方向厚みＴ_２０Ａは、後述する絶縁膜２０Ｂの積層方向厚みＴ_２０Ｂよりも小さいことが好ましい。当該構成により、可変容量素子ユニット１００の自由度を高めることができる。

【0034】

ベース基板１１の不純物元素の濃度は、例えば１０^１５／ｃｍ^３～１０^１６／ｃｍ^３であり、第１半導体層１２Ａの不純物元素の濃度は、例えば１０^１６／ｃｍ^３～１０^１８／ｃｍ^３であり、第２半導体層１３Ａの不純物元素の濃度は、例えば１０^１７／ｃｍ^３～１０^２１／ｃｍ^３である。

【0035】

第１半導体層１２Ａにおいて、ｐｎ接合面１９からわずかに離れた領域では、ｐｎ接合面１９から離れるに従い急峻に不純物濃度が増大し、極大値をとると、ｐｎ接合面から離れるに従い急峻に不純物濃度が低下する。ｐｎ接合面１９から不純物濃度の極大値までの領域において、第１半導体層１２Ａの厚み方向における不純物の濃度勾配は、例えば－２．０^１９～＋５．０^１９（個／ｃｍ^３・μｍ）であり、－１．０^１９～＋３．０^１９（個／ｃｍ^３・μｍ）であることが好ましい。また、第１半導体層１２Ａにおいて、不純物濃度の極大値よりもｐｎ接合面１９から離間した領域における不純物の濃度勾配は、－１．０^１９～＋１．０^１７（個／ｃｍ^３・μｍ）であり、－１．０^１９～＋１．０^１６（個／ｃｍ^３・μｍ）であることが好ましい。ここで、第１半導体層１２Ａの厚み方向における不純物の濃度勾配は、第１半導体層１２Ａの積層方向における等間隔の任意の１０箇所の不純物濃度プロファイルを積層方向位置に対して微分した平均値で求められる。また、－１×１０^１９（個／ｃｍ^３・μｍ）はｐｎ接合面１９から離れるに従い、不純物濃度が１×１０^１９（個／ｃｍ^３・μｍ）減少する事を、０（個／ｃｍ^３・μｍ）は、不純物濃度が変化しない事を、１×１０^１９（個／ｃｍ^３・μｍ）は、１×１０^１９（個／ｃｍ^３・μｍ）増加する事を意味する。

【0036】

絶縁膜２０Ａは、例えば熱酸化膜、或いはシリコン酸化膜やシリコン窒化膜等の半導体材料の酸化物又は窒化物で構成された、気相堆積法によって堆積させた膜である。絶縁膜２０Ａは、例えば、蒸着膜である。

【0037】

第２可変容量素子１Ｂは、半導体基板１０の凹部領域ＲＢにおいて、凹部ＰＢの表面ＳＢに沿って形成された第１導電型の第１半導体層１２Ｂと、第１半導体層１２Ｂ上に形成された第２導電型の第２半導体層１３Ｂと、を有する。第２半導体層１３Ｂは、例えば隣接する素子分離酸化膜４０，４０に区画された領域であり、その一部がカソードコンタクト３２と接している。第１半導体層１２Ｂは、例えば半導体基板１０のベース基板１１上に形成されている。第２可変容量素子１Ｂは、例えば第２半導体層１３Ｂ上に形成された絶縁膜２０Ｂをさらに有する。

【0038】

凹部ＰＢは、半導体基板１０の厚み方向に凹んでいる。凹部ＰＢは、例えば半導体基板１０の主面Ｓから離れるに従い、半導体基板１０の厚み方向に垂直な断面積を小さくする傾斜面１０_Ｔを含み、傾斜面１０_Ｔで構成されていてもよい。図１に示す凹部ＰＢは、傾斜面１０_Ｔで構成されており、断面略Ｖ字型の形状をしている。すなわち、図１に示す凹部ＰＢは、半導体基板１０の主面Ｓと垂直な断面における凹部ＰＢは、略Ｖ字型である。ここで、主面Ｓは、例えばシリコン基板の（１００）面であり、傾斜面１０_Ｔの結晶面は、例えばシリコン基板の（１１１）面である。

【0039】

半導体基板１０の厚み方向から平面視して、凹部ＰＢは、例えばスポット状に設けられてもよいし、線状に設けられていてもよい。また、凹部ＰＢは、半導体基板１０の面内方向に沿って連続的又は間欠的に設けられた溝であっていてもよい。

【0040】

第１半導体層１２Ｂ、第２半導体層１３Ｂ、及び絶縁膜２０Ｂの積層方向厚みを、それぞれＴ_１２Ｂ，Ｔ_１３Ｂ、及びＴ_２０Ｂで示す（図１）。ここで、第１半導体層１２Ｂ、第２半導体層１３Ｂ、絶縁膜２０Ｂの積層方向厚みとは、それぞれ第１半導体層１２Ｂ、第２半導体層１３Ｂ、及び絶縁膜２０Ｂが積層する方向における厚みであり、傾斜面１０_Ｔに垂直な方向における厚みである。半導体基板１０の主面Ｓに対する傾斜面１０_Ｔの角度は、例えば１５°～７５°であり、５０°～６０°であることが好ましい。主面Ｓが、シリコン基板の（１００）面であり、傾斜面１０_Ｔの結晶面が、シリコン基板の（１１１）面であるとき、半導体基板１０の主面Ｓに対する傾斜面１０Ｔの角度は、５４．７°となる。

【0041】

第１半導体層１２Ｂの積層方向厚みＴ_１２Ｂは、例えば第１半導体層１２Ａの積層方向厚みＴ_１２Ａ以上であり、第１半導体層１２Ａの積層方向厚みＴ_１２Ａよりも大きいことが好ましい。所望の容量可変比に応じて任意に設計することができるが、第１半導体層１２Ｂの積層方向厚みＴ_１２Ｂは、第１半導体層１２Ａの積層方向厚みＴ_１２Ａの１．１倍以上であることがより好ましく、１．３倍以上であることがさらに好ましい。
第２半導体層１３Ｂの積層方向厚みＴ_１３Ｂは、例えば第２半導体層１３Ａの積層方向厚みＴ_１３Ａ以下であり、第２半導体層１３Ａの積層方向厚みＴ_１３Ａよりも小さいことが好ましい。所望の容量可変比に応じて任意に設計することができるが、第２半導体層１３Ｂの積層方向厚みＴ_１３Ｂは、第２半導体層１３Ａの積層方向厚みＴ_１３Ａの０．８倍以下であることがより好ましく、０．５倍以下であることがさらに好ましい。

【0042】

第２半導体層１３Ｂの積層方向厚みＴ_１３Ｂは第２半導体層１３Ａの積層方向厚みＴ_１３Ａよりも小さいことで、第１半導体層１２Ａと第１半導体層１２Ｂとの不純物濃度プロファイルに違いを設けやすい。具体的には、不純物濃度の最大値および最小値が第１半導体層１２Ａと第１半導体層１２Ｂとで略同等である場合、第２半導体層１３Ｂの積層方向厚みＴ_１３Ｂは第２半導体層１３Ａの積層方向厚みＴ_１３Ａよりも小さいことで、第１半導体層１２Ｂの不純物濃度プロファイルを第１半導体層１２Ａと異なる不純物濃度プロファイルにすることができる。具体的には、第１半導体層１２Ａの不純物濃度プロファイルを第１半導体層１２Ｂの不純物濃度プロファイルよりも急峻にすることができ、例えば超階段接合とすることができる。

【0043】

第１半導体層１２Ｂ及び第２半導体層１３Ｂの不純物の元素の濃度プロファイルは、第１半導体層１２Ａ及び第２半導体層１３Ａの不純物元素の濃度プロファイルと異なる。具体的には、第１半導体層１２Ａは、ｐｎ接合面１９から離れるに従い、第１半導体層１２Ｂよりも急峻に不純物濃度が変化し、第１半導体層１２Ｂは、ｐｎ接合面１９から離れるに従い、第１半導体層１２Ａよりも緩やかに不純物濃度が変化する。第１半導体層１２Ｂにおいて、ｐｎ接合面１９からわずかに離れた領域では、ｐｎ接合面から離れるに従い緩やかに不純物濃度が増大し、極大値をとると、ｐｎ接合面から離れるに従い緩やかに不純物濃度が低下する。すなわち、第１半導体層１２Ｂも第１半導体層１２Ａと同様、第１領域と第２領域とを有する。第１半導体層１２Ｂにおいて、ｐｎ接合面１９から不純物濃度の極大値までの領域における厚み方向の不純物の濃度勾配は、例えば１×１０^１8～＋５×１０^１９（個／ｃｍ^３・μｍ）であり、＋５×１０^１８～＋２×１０^１９（個／ｃｍ^３・μｍ）であることが好ましい。また、第１半導体層１２Ｂにおいて、不純物濃度の極大値よりもｐｎ接合面１９から離間した領域における不純物の濃度勾配は、－５×１０^１９～－５×１０^１６（個／ｃｍ^３・μｍ）であり、－１×１０^１９～－１×１０^１７（個／ｃｍ^３・μｍ）であることが好ましい。ここで、－１×１０^１９（個／ｃｍ^３・μｍ）はｐｎ接合面１９から１μｍ離れるに従い、不純物濃度が１×１０^１９（個／ｃｍ^３）減少する事を、０（個／ｃｍ^３）は、不純物濃度が変化しない事を、１×１０^１９（個／ｃｍ^３）は、１×１０^１９（個／ｃｍ^３）増加する事を意味する。また、第１半導体層１２Ｂの厚み方向における不純物の濃度勾配と、第１半導体層１２Ａの厚み方向における不純物の濃度勾配との差は、２×１０^１８（個／ｃｍ^３・μｍ）以上であることが好ましい。ｐｎ接合面１９の位置から逆バイアス電圧Ｖ＝０Ｖでの空乏層幅Ｗだけ深い箇所の第１半導体層１２Ａの不純物元素の濃度プロファイル勾配（個／ｃｍ^３・μｍ）がプラスの値、または、ゼロから始まる濃度プロファイルであることが好ましい。

【0044】

第１可変容量素子１Ａにおいて、接合面１９よりも半導体基板の主面Ｓから離間した位置に設けられる第１半導体層１２Ａの不純物濃度が一度急峻に上昇し、さらに深くなるに従い急峻に低下する事で容量―電圧変化が鋭くなり、容量―電圧カーブが鋭くなる。従って、低い逆バイアス電圧で容量の下限値を採る。一方、第２可変容量素子１Ｂにおいて、合面１９よりも半導体基板の主面Ｓから離間した位置に設けられる第１半導体層１２Ａの不純物濃度が一度緩やかに上昇し、さらに深くなるに従い緩やかに低下する事で容量―電圧変化が鈍く、容量―電圧カーブが緩やかになり、高い逆バイアス電圧で容量の下限値を採る。容量の下限値は、下記の［数１］，［数２］より半導体基板１０の不純物濃度でほぼ決定される。

【0045】

【数1】

【0046】

【数2】

（W：空乏層幅、Vbi：ビルトイン電圧（内蔵電位）、ε_ｓ：シリコンの誘電率、ε₀：真空中の誘電率、q：電荷素量、n_i：シリコンの真性キャリア密度、N_A：ｐ型不純物濃度、N_B：n型不純物濃度、ｋ：ボルツマン定数、Ｔ：絶対温度）

【0047】

第１半導体層１２Ｂの厚み方向における不純物濃度のプロファイルの傾きが上記範囲であると、第１可変容量素子１Ａと第２可変容量素子１Ｂとを組み合わせることにより、容量可変比を容易に調整することができる。

【0048】

第１半導体層１２Ｂの不純物元素の濃度は、例えば１０^１５／ｃｍ^３～１０^１８／ｃｍ^３であり、第２半導体層１３Ｂの不純物元素の濃度は、例えば５．０×１０^１６／ｃｍ^３～１．０×１０^２１／ｃｍ^３である。尚、第２半導体層１３Ｂの不純物濃度の最大値は、第１半導体層１２Ｂの不純物濃度の最大値よりも高い。同様に、第２半導体層１３Ａの不純物濃度の最大値は、第１半導体層１２Ａの不純物濃度の最大値よりも高い。

【0049】

絶縁膜２０Ｂは、例えば熱酸化膜、或いはシリコン酸化膜やシリコン窒化膜等のＣＶＤ膜である。絶縁膜２０Ｂの積層方向厚みＴ_２０Ｂは、絶縁膜２０Ａの積層方向厚みＴ_２０Ａよりも大きいことが好ましく、絶縁膜２０Ａの積層方向厚みＴ_２０Ａと同じであってもよい。具体的には、絶縁膜２０Ｂの積層方向厚みＴ_２０Ｂは、絶縁膜２０Ａの積層方向厚みＴ_２０Ａの１．２倍以上２．０倍以下であることが好ましい。

【0050】

上述のとおり、可変容量素子ユニット１００は、半導体基板１０の平坦領域ＲＡおよび凹部領域ＲＢにおいて、不純物濃度プロファイルが異なる。

【0051】

第１可変容量素子１Ａおよび第２可変容量素子１Ｂにカソード電極の端子６０からアノード電極の端子６５へ逆方向電圧を加えると、電流はほとんど流れず、ｐｎ接合面１９付近に空乏層が形成される。第１可変容量素子１Ａおよび第２可変容量素子１Ｂに印加する逆方向電圧を大きくすると、それぞれの空乏層が積層方向に広がる。すなわち、逆方向電圧の大きさを変化させることで、第１可変容量素子１Ａおよび第２可変容量素子１Ｂの容量を変化させることができる。

【0052】

逆方向電圧の大きさに対する、可変容量素子の容量の変化の仕方は、可変容量素子ごとに異なる。一般的に、逆方向電圧が小さい場合、逆方向電圧の変化に対し、可変容量素子の容量変化が大きく、逆方向電圧が大きい場合、逆方向電圧の変化に対し、可変容量素子の容量変化が小さい。一方、逆方向電圧の大小に関わらず一様に変化する可変容量素子の場合、容量可変比の制御が容易であり、好ましい。すなわち、逆方向電圧の大きさに対する容量可変比のプロファイルの直線性が高い可変容量素子が望ましい。

【0053】

可変容量素子の容量可変比及び逆方向電圧の大きさに対する容量可変比のプロファイルの直線性は、可変容量素子を構成する半導体層の不純物濃度プロファイルに依存する。従って、不純物濃度プロファイルの異なる第１可変容量素子１Ａと第２可変容量素子１Ｂとでは、容量可変比及び逆方向電圧の大きさに対する容量可変比のプロファイルの直線性が異なる。具体的には、第１可変容量素子１Ａの容量可変比は、第２可変容量素子１Ｂの容量可変比よりも大きい。また、第２可変容量素子１Ｂの逆方向電圧に対する容量可変比のプロファイルの直線性は、第１可変容量素子１Ａの直線性よりも高い。よって、第１可変容量素子１Ａと第２可変容量素子１Ｂとを組み合わせた構成とすることで、例えば容量可変比が第２可変容量素子１Ｂよりも高く、且つ、逆方向電圧の変化に対する容量可変比のプロファイルの直線性が第１可変容量素子１Ａよりも高い可変容量素子ユニット１００が得られる。

【0054】

図２及び図３は、本実施形態に係る可変容量素子のユニットを構成する第１可変容量素子１Ａ，第２可変容量素子１Ｂの配置の一例を示す平面図である。
図２及び図３に示すように、可変容量素子ユニット１００Ａ、１００Ｂは、例えば少なくとも１つの第１可変容量素子１Ａと、少なくとも１つの第２可変容量素子１Ｂとは、半導体基板１０に直線状或いはマトリックス上に配置される。可変容量素子ユニット１００，１００Ａ，１００Ｂにおいて、第１可変容量素子１Ａおよび第２可変容量素子１Ｂは、例えば並列に接続される。半導体基板１０を平面視した際の、第１可変容量素子１Ａの総面積Ａ１と第２可変容量素子１Ｂの総面積Ａ２との比（Ａ１：Ａ２）は、１：９～９：１であることが好ましい。ここで、第１可変容量素子１Ａおよび第２可変容量素子１Ｂの面積は、それぞれ半導体基板１０を平面視したときの第２半導体層１３Ａおよび第２半導体層１３Ｂの面積のことをいう。

【0055】

第１可変容量素子１Ａと第２可変容量素子１Ｂとの総面積の比が、上記範囲内であると、容量可変比および直線性を好ましい範囲にすることができる。

【0056】

尚、可変容量素子ユニットにおける第１可変容量素子１Ａおよび第２可変容量素子１Ｂの数及び面積比は、図２及び図３に示す例に限定されず、所望の容量可変比及び直線性に応じて任意に選択することができる。

【0057】

上述したように、本実施形態によれば、可変容量素子ユニット１００が、平坦領域ＲＡを有する第１可変容量素子１Ａ、及び凹部領域ＲＢを有し第１可変容量素子１Ａと容量可変比の異なる第２可変容量素子１Ｂを有する構成であるので、容量可変比が互いに異なる第１可変容量素子１Ａと第２可変容量素子１Ｂの組合せにより、容量可変比が高く、且つ逆方向電圧の大きさに対する容量可変比のプロファイルの直線性が高い可変容量素子ユニット１００を容易に実現することができる。

【0058】

尚、上記実施形態では、ベース基板１１の不純物濃度が一様である構造であるが、これに限らず、ベース基板１１内で不純物元素が多様であってもよく、第１半導体層１２Ａから離間している領域ほど不純物濃度が低い構造であってもよい。また上記実施形態では、半導体基板１０の主面Ｓに垂直な断面における凹部ＰＢの形状がＶ字型である例を示したが、凹部ＰＢの形状は、Ｕ字型や、台形であってもよい。また、傾斜面１０_Ｔは主面Ｓに対する角度が直線形状である構成に限定されず、曲線形状であってもよい。

【0059】

また、第１半導体層１２Ａ及びベース基板１１がｐｎ接合面１９から離間している領域ほど不純物濃度が低い超階段接合構造を用いて説明したが、ｐｎ接合を利用した可変容量素子であればその構造は限定されない。
また、本実施形態では、第１導電型がＮ型であり、第２導電型がＰ型である可変容量素子について説明したが、これに限らず、第１導電型がＰ型であり、第２導電型がＮ型であってもよい。
第１可変容量素子１Ａおよび第２可変容量素子１Ｂは、アノードコンタクト３７と第１半導体層１２との間に、第１導電型であって第１半導体層１２よりも不純物元素濃度の高い反転防止層をさらに有していてもよい。
尚、半導体基板１０の主面Ｓに沿って形成される、又は凹部の傾斜面１０_Ｔに沿って形成される、とは、主面Ｓ、乃至凹部の傾斜面１０_Ｔに略平行であればよく、主面Ｓ，乃至凹部の傾斜面１０_Ｔに露出する構成に限定されない。

【0060】

尚、図１においては、カソード電極構造体３０及びその直下に位置する素子分離酸化膜４０を有し、結線する構成を示したが、本発明はこの例に限定されない。例えば、本発明は、図４に示すような可変容量素子ユニット１００´であってもよい。可変容量素子ユニット１００´は、アノード電極構造体３５（アノード電極本体３６及びアノードコンタクト３７）と、カソード電極構造体３０（カソード電極本体３１及びカソードコンタクト３２）と、第１可変容量素子１Ａおよび第２可変容量素子１Ｂを分離する素子分離酸化膜４０とを備えず、第２半導体層１３Ｘ及び絶縁膜２０Ｘのそれぞれが、素子分離酸化膜４０に分離されていない点で、可変容量素子ユニット１００と異なる。可変容量素子ユニット１００´において、可変容量素子ユニット１００と同様の構成は、同様の符号を付し、説明を省略する。可変容量素子ユニット１００´は、第１可変容量素子１Ａの第１半導体層１２Ａと第２可変容量素子１Ｂの第１半導体層１２Ｂとが接続されており、第１可変容量素子１Ａの第２半導体層１３Ａと第２可変容量素子１Ｂの第２半導体層１３Ｂとが接続されている。本変形例に係る可変容量素子ユニット１００´によれば、容量可変比が高く、且つ逆方向電圧の大きさに対する容量可変比のプロファイルの直線性が高い可変容量素子ユニット１００´を実現することができ、更に、アノード電極構造体及びカソード電極構造体を設けずに同型の各半導体層が結線されているので、構造の簡素化を実現することができる。

【0061】

［可変容量素子ユニットの製造方法］
次に、本実施形態に係る可変容量素子ユニットの製造方法の一例を説明する。以下、第１可変容量素子１Ａの平坦領域ＲＡ及び第２可変容量素子１Ｂの凹部領域ＲＢを形成する工程を中心に説明する。

【0062】

本実施形態に係る可変容量素子ユニットの製造方法は、半導体基板に平坦領域及び凹部領域を設ける第１工程、平坦領域及び凹部領域に絶縁膜を形成する第２工程、平坦領域及び凹部領域に第１導電型の第１半導体層を形成する第３工程、及び平坦領域及び凹部領域における第１半導体層上に第２導電型の第２半導体層を形成する第４工程を有する。

【0063】

本実施形態に係る可変容量素子ユニットの製造方法では、先ず、図５に示すような半導体基板を準備する。準備する半導体基板は、例えばＳｉ等の公知の半導体元素を主成分として含む半導体基板であり、不純物元素がドープされた第１導電型の半導体基板であってもよい。不純物元素がドープされている場合、主面Ｓから離間している領域ほど、不純物元素濃度が低い構成であることが好ましい。半導体基板の主面Ｓの結晶面は、例えば（１００）面である。以下、半導体基板が、ｐ型＜１００＞シリコン結晶基板である場合を例に本実施形態に係る可変容量素子ユニットの製造方法について説明する。

【0064】

（第１工程）
次いで、図６に示すように、ｐ^－の半導体基板の主面Ｓの一部に少なくとも１つの凹部ＰＢを形成し、半導体基板に平坦領域ＲＡ及び凹部領域ＲＢを設ける。第１工程は、凹部ＰＢとして、半導体基板の主面に平行な断面積が、半導体基板の主面Ｓから離れるに従い小さくなる傾斜面１０_Ｔを有する凹部ＰＢを形成する。この第１工程では、半導体基板に対し、平坦領域ＲＡ及び凹部領域ＲＢが直線状又はマトリックス状に設けられるように、凹部ＰＢを複数形成する。第１工程は、半導体基板の主面Ｓにスポット状に凹部を設けてもよく、溝状に凹部を形成してもよい。

【0065】

第１工程における凹部形成は、例えば、エッチングにより行う。第１工程の凹部形成は、アルカリエッチングなどの異方性エッチングにより行ってもよく、等方性エッチングにより行ってもよい。第１工程を、異方性エッチングで行うことにより、図６に示すような直線的な傾斜面１０_Ｔで構成された断面略Ｖ字型や、傾斜面１０_Ｔと主面Ｓに平行な面を有する断面略台形の凹部を形成できる。傾斜面１０_Ｔの結晶面は、主面Ｓの結晶面と異なり、例えば（１１１）面である。また、第１工程を等方性エッチングで行うと、断面略Ｕ字型の凹部を形成することができる。

【0066】

（第２工程）
次いで、図７に示すように、半導体基板の表層部を熱酸化し、平坦領域ＲＡ及び凹部領域ＲＢに絶縁膜２０を形成する。第２工程は、例えば半導体基板を大気雰囲気で加熱することにより、例えば平坦領域ＲＡ及び凹部領域ＲＢに絶縁膜２０として熱酸化膜ＳｉＯ_２を形成する。

【0067】

平坦領域ＲＡにおける半導体基板の主面Ｓと、凹部領域ＲＢにおける凹部の表面ＳＢとでは、結晶面が異なり、半導体基板の主面Ｓの結晶面は（１００）面、凹部の表面ＳＢの結晶面は（１１１）面である。熱酸化の異方性により、凹部領域ＲＢにおける絶縁膜２０Ｂの積層方向厚みＴ_２０Ｂが平坦領域ＲＡにおける絶縁膜２０Ａの積層方向厚みＴ_２０Ａよりも大きくなるように形成される。

【0068】

（第３工程）
次いで、図８に示すように、半導体基板に絶縁膜２０及び所定パターンを有する単一のマスク（不図示）を介してイオン注入を行い、半導体基板の平坦領域ＲＡにおける主面Ｓに沿ってｐ型の第１半導体層１２Ａを形成すると共に、凹部領域ＲＢの表面ＳＢに沿ってｐ型の第１半導体層１２Ｂを形成する。

【0069】

第３工程において、イオン注入する不純物元素は、例えばホウ素である。本実施形態では、マスクのパターンは、半導体基板を平面視して、第１半導体層を形成する領域に対応している。凹部ＰＢが傾斜面１０_Ｔを有するため、第３工程では、傾斜面１０_Ｔに第１半導体層１２Ｂが形成される。

【0070】

（第４工程）
次いで、図９に示すように、半導体基板に絶縁膜２０及び所定パターンを有する単一のマスクを介してイオン注入を行い、半導体基板の平坦領域ＲＡにおける第１半導体層１２Ａ上にｎ型（Ｎ^＋）の第２半導体層１３Ａを形成し、凹部領域ＲＢにおける第１半導体層１２Ｂ上にｎ型の第２半導体層１３Ｂを形成する。すなわち、第２半導体層１３Ａおよび第２半導体層１３Ｂを、それぞれ第１半導体層１２Ａと絶縁膜２０Ａとの間、及び、第１半導体層１２Ｂと絶縁膜２０Ｂとの間に形成する。ここで、マスクのパターンは、半導体基板を平面視して、第２半導体層を形成する領域に対応している。第４工程において、イオン注入する不純物元素は、例えばヒ素である。

【0071】

尚、第４工程におけるイオン注入の加速エネルギーは、第３工程におけるイオン注入の加速エネルギーよりも大きいことが好ましい。例えば、第４工程におけるイオン注入エネルギーを２５ＫｅＶとし、第３工程におけるイオン注入の加速エネルギーを１５ＫｅＶとすることが好ましい。また、第４工程におけるイオン注入量は、第３工程におけるイオン注入量よりも多いことが好ましい。このようにすることで、第１半導体層と第２半導体層とを超階段接合にすることができる。

【0072】

第２半導体層１３Ｂの積層方向厚みＴ_１３Ｂは、平坦領域ＲＡの主面Ｓに対して垂直な方向からイオン注入する場合、平坦領域ＲＡと凹部領域ＲＢとでは、チャネリングの影響と、絶縁膜２０の積層方向厚みが異なるため、凹部領域ＲＢでは、不純物イオンが通過する絶縁膜２０の距離が相対的に長くなるために、第２半導体層１３Ａの積層方向厚みＴ_１３Ａよりも小さくなる。第２半導体層１３Ａ，１３Ｂの作製に伴い、第１半導体層１２Ｂの厚みＴ１２Ｂは、第１半導体層１２Ａの厚みＴ１２Ａよりも大きくなる。

【0073】

次いで、例えば以下の方法により平坦領域ＲＡ及び凹部領域ＲＢの周辺部材を設ける。先ず、絶縁膜２０上に絶縁層を形成する。次いで、エッチングにより、絶縁膜２０及び絶縁層、並びに第１半導体層１２及び第２半導体層１３に必要な窓開けを行う。次いで、図１に示すような素子分離酸化膜を形成する。次いで、カソードコンタクト３２及びアノードコンタクト３７を形成する。次いで、銅、アルミニウム等の金属膜を積層して、カソードコンタクト３２と接するようにカソード電極本体３１を形成し、アノードコンタクト３７と接するようにアノード電極本体３６を形成する。これらのカソード電極本体３１およびアノード電極本体３６がそれぞれカソードの端子６０、及びアノード電極の端子６５に対応する。次いで、エッチングを行い、カソード電極構造体３０及びアノード電極構造体３５の形状を整え、それらを絶縁するように絶縁体を設け、絶縁層５０を形成する。これにより、可変容量素子ユニット１００が製造される。

【0074】

本実施形態にかかる可変容量素子ユニットの製造方法によれば、半導体基板に平坦領域と凹部領域とを形成し、平坦領域と凹部領域を含む半導体基板にイオン注入するので、凹部でイオンの飛翔距離を調整でき、また半導体基板の表面に結晶面が異なる領域を設けることができ、半導体基板の主面Ｓと結晶面が異なる領域を形成することができるため、角度又はエネルギーを調整して複数回に分けてイオン注入を行うことなく、単一の工程で不純物元素の濃度プロファイルの異なる第１半導体層１２又は第２半導体層１３を形成し、第１可変容量素子１Ａおよび第２可変容量素子１Ｂを有する可変容量素子ユニット１００を簡便に製造することができる。また、第１可変容量素子１Ａと第２可変容量素子１Ｂとで共通のマスクを用いて一度にイオン注入を行うことができるため、製造工程の簡略化やコスト低減を実現することができる。尚、第１半導体層１２は、後述する第２半導体層１３と比べ、平坦領域と凹部領域とで、不純物濃度プロファイルの違いが小さい。これは、第１半導体層を形成する際にイオン注入されるイオンの原子量に起因する。第１半導体層を形成する際にイオン注入されるホウ素等のイオンは軽元素のイオンなので、ホウ素に対する絶縁膜やシリコン基板の阻止能が小さく、それらに対して影響度が小さいため、第１半導体層１２の不純物濃度プロファイルは、第２半導体層１３の不純物濃度プロファイルと比べ、平坦領域及び凹部領域における差が小さくなりやすい。

【0075】

また、本実施形態に係る可変容量素子ユニットの製造方法は、上記の例に限定されず、適宜変更して実施することができる。例えば、ｐ型の領域とｎ型の領域とを逆にした構成であってもよい。すなわち、第３工程および第４工程においてイオン注入する不純物元素を入れ替えてもよい。

【0076】

また例えば、上記の例と同様に第１工程を行った後、第２工程を上記の例と異なる方法で実施してもよい。図１０は、図７の第２工程の変形例を説明するための図である。図１０に示すように、本変形例の第２工程では、例えば化学気相成長法により、平坦領域ＲＡ及び凹部領域ＲＢに絶縁膜２０´として、気相成長法により、酸化物ＳｉＯ_２、窒化物ＳｉＮ等を堆積して絶縁膜を形成する。気相成長法は、等方性の成膜方法であるため、凹部領域ＲＢには、平坦領域ＲＡの絶縁膜２０Ａの積層方向厚みＴ_２０Ａと同じ大きさの絶縁膜２０´Ｂが形成される。すなわち、絶縁膜２０´Ｂの積層方向厚みＴ_２０´Ｂは、絶縁膜２０Ａの積層方向厚みＴ_２０Ａと同じ大きさである。

【0077】

次いで、上記実施形態と同様の方法で第３工程を行う。すなわち、図１１に示すように、半導体基板に絶縁膜２０及び所定のパターンのマスクを介してイオン注入を行い、第１半導体層１２´を形成する。具体的には、半導体基板の平坦領域ＲＡにおける主面Ｓに沿ってｐ型の第１半導体層１２Ａを形成し、凹部領域ＲＢにｐ型の第１半導体層１２´Ｂを形成する。

【0078】

次いで、上記実施形態と同様の方法で、第４工程を行う。すなわち、図１２に示すように、半導体基板に絶縁膜２０及び所定のパターンのマスクを介してイオン注入を行い、半導体基板の平坦領域ＲＡにおける第１半導体層１２Ａ上に第２半導体層１３Ａを形成し、凹部領域ＲＢにおける第１半導体層１２´Ｂ上にｎ型の第２半導体層１３´Ｂを形成する。すなわち、第２半導体層１３Ａおよび第２半導体層１３´Ｂを、それぞれ第１半導体層１２Ａと絶縁膜２０Ａとの間、及び、第１半導体層１２´Ｂと絶縁膜２０´Ｂとの間に、形成する。変更例に係る可変容量素子ユニットの製造方法であっても、凹部領域ＲＢの第２半導体層１３´Ｂは、平坦領域ＲＡの第２半導体層１３Ａと異なる不純物濃度プロファイルを有する。平坦領域ＲＡの第２半導体層１３Ａ及び凹部領域ＲＢの第２半導体層１３´Ｂの不純物濃度プロファイルの違いは、第２半導体層を形成する際にイオン注入されるヒ素等のイオンの原子量が大きいことに起因する。具体的には、ヒ素に対する絶縁膜やシリコン基板のイオン核阻止能は、大きい。そのため、シリコンとの衝突散乱でのヒ素の飛翔距離は、通過する絶縁膜２０Ａ、２０´Ｂと注入角度に対して大きく影響される。このように、構造及び注入されるイオン種の違いが原因で、第２半導体層１３Ａは、第２半導体層１３´Ｂよりも急峻な不純物の濃度勾配を有する。また、第２半導体層１３´Ｂの積層方向厚みＴ_１３´Ｂは、第２半導体層１３Ａの積層方向厚みＴ_１３Ａと比べ大きい。尚、変形例に係る可変容量素子ユニットの製造方法において、第２半導体層１３´Ｂの積層方向厚みＴ_１３´Ｂ及び第２半導体層１３Ａの積層方向厚みＴ_１３Ａの差は、上記の例の第２半導体層１３´Ｂの積層方向厚みＴ_１３´Ｂ及び第２半導体層１３Ａの積層方向厚みＴ_１３Ａの差と比べ、小さい。また、プロファイルの異なる第２半導体層１３Ａ，１３´Ｂを形成することで第１半導体層１２Ａ，１２´Ｂも異なる厚み・プロファイルとなりやすい。

【0079】

次いで、上記実施形態と同様の方法で素子分離酸化膜、絶縁層、アノード電極、カソード電極等を形成し、可変容量素子ユニットを製造する。このように、変形例に係る可変容量素子ユニットの製造方法であっても、凹部によりドーピングするイオンの飛翔距離を調整できるため、平坦領域ＲＡと凹部領域ＲＢに対し、それぞれ別々のマスクを設けてイオン注入する必要がなく、単一の工程で不純物元素の濃度プロファイルの異なる第１半導体層１２´又は第２半導体層１３´を形成することができる。従って、第１可変容量素子および第２可変容量素子を有する可変容量素子ユニットを簡便に製造することができる。尚、変形例で製造した可変容量素子ユニットにおける第１可変容量素子および第２可変容量素子の不純物元素の濃度プロファイルの違いは、上記実施形態の可変容量素子ユニットの製造方法で製造された第１可変容量素子及び第２可変容量素子の不純物元素の濃度プロファイルの違いよりも程度が小さい。よって、仕様、用途に応じて製造方法を選択することで、所望の特性を有する可変容量素子ユニットを製造することができる。

【0080】

図１３は、上記実施形態の可変容量素子ユニット１００を備える電圧制御型発振器２００の回路図の一例である。電圧制御型発振器２００は、例えば内部回路７１と、抵抗７２と、保護ダイオード７３と、ＶＤＤ端子７４と、入力端子７５と、ＶＳＳ端子７６と、可変容量素子ユニット１００と、を有する。ＶＤＤ端子の電圧は設置電圧であり、ＶＳＳ端子の電圧は電源電圧である。電圧制御型発振器２００において、ＶＤＤ端子７４と、ＶＳＳ端子７６との間には、内部回路７１が設けられている。この内部回路７１は、例えば反転増幅器や帰還抵抗など一般的な発振回路による構成である。入力端子７５は、抵抗７２を介し内部回路７１に対して水晶などの圧電振動子が接続される端子であり、この入力端子７５とＶＳＳ端子７６との間には可変容量素子ユニット１００が設けられている。図示していないが、可変容量素子ユニット１００の第１可変容量素子１Ａおよび第２可変容量素子１Ｂの入力端子７５側には、別の端子を通じて制御電圧が与えられ、その容量値が調整される。さらに、ＶＤＤ端子７４とＶＳＳ端子７６との間にも保護素子として、保護ダイオード７３が設けられている。また、図１３に示す端子ａおよびｂはそれぞれ図１に示したカソード電極の端子６０、アノードの端子６５に対応する。

【0081】

ここまで、可変容量素子ユニット、およびその製造方法、並びに可変容量素子ユニットを用いた電圧制御型発振器について記載したが、上記の実施形態及び変形例の特徴的な構成をそれぞれ組み合わせてもよい。

【実施例0082】

以下、本発明の実施例を説明する。本発明は、以下の実施例のみに限定されるものではない。

【0083】

［製造例１］
製造例１として、シリコン基板を窒素希釈された乾燥酸素雰囲気中で加熱し、シリコン基板の（１００）面上に熱酸化膜を形成する場合の積層方向厚みの経時変化をＳＩＬＶＡＣＯ社ＴＣＡＤ「ＡＴＨＥＮＡ」によりシミュレーションした。製造例１では、加熱温度が９００℃である条件でシミュレーションした。

【0084】

［製造例２］
シリコン基板の（１１１）面上に熱酸化膜を形成する場合の積層方向厚みの経時変化をシミュレーションしたこと以外は、製造例１と同様にした。

【0085】

製造例１及び製造例２の結果を図１４に示す。図１４において、炉内の温度が９００℃に達したときの時間が、成膜時間の０分に対応する。図１４に示される通り、熱酸化膜の厚みは、成膜時間、すなわち拡散時間に比例して増加する。製造例１及び製造例２から、シリコン基板の（１００）面及び（１１１）面を大気中で同じ時間だけ加熱すると、（１１１）面上に形成される熱酸化膜の厚みは、（１００）面上に形成される熱酸化膜の厚みよりも大きくなることが確認された。

【0086】

［製造例３］
製造例３として、製造例１と同じシミュレーションソフトを用い、以下の条件で製造した可変容量素子の基板深さ方向に関する不純物濃度プロファイルを求めた。

【0087】

シリコン基板に断面略Ｖ字形の凹部を形成し、その表面である（１１１）面に熱酸化膜を形成し、イオン注入を行うことで、シリコン基板と熱酸化膜との間にｐ－第１半導体層及びｎ＋第２半導体層を形成した。具体的には、先ず、シリコン基板にアルカリ溶液を用いて異方性エッチングを行うことで、（１１１）面を傾斜面に有し、傾斜面からなる、深さ５μｍの凹部を形成した。次いで、拡散炉にて乾燥酸素を含む雰囲気下で加熱し、厚み３４５Åの熱酸化膜を形成した。次いで、熱酸化膜を介してシリコン基板上に、１５ｋｅＶの加速エネルギーでＢイオンをドーズ量５．０×１０^１３個／ｃｍ^２でイオン注入し、第１半導体層を形成した。次いで、熱酸化膜を介してシリコン基板に、２０ｋｅＶの加速エネルギーでＡｓイオンをドーズ量５．０×１０^１５個／ｃｍ^２でイオン注入し、第１半導体層上に第２半導体層を形成した。

【0088】

［製造例４］
製造例４では、製造例１と同じシミュレーションソフトを用い、以下の条件で製造した可変容量素子の基板深さ方向に関する不純物濃度プロファイルを求めた。
凹部を形成していないシリコン基板の表面である（１００）面に熱酸化膜を形成したこと以外は、製造例３と同様にした。尚、製造例４と製造例３とは、同じ基板で行っており、凹部を形成しない平坦領域を製造例４とした。すなわち、凹部を形成していないシリコン基板の表面である（１００）面に製造例３と同様の方法で、厚み２５０Åの熱酸化膜を形成した。次いで、熱酸化膜を介して、製造例３と同様の条件でイオン注入を行い、シリコン基板と熱酸化膜との間に第１半導体層及び第２半導体層を形成した。

【0089】

図１５に、製造例３及び製造例４で得られた基板深さと可変容量素子の不純物濃度の関係のシミュレーション結果を、図１６に、製造例３及び製造例４で得られた可変容量素子の不純物濃度の分布のシミュレーション結果をそれぞれ示す。

【0090】

製造例３では、厚み約０．０３μｍの第２半導体層中で不純物濃度が連続的に下がり、深さ約０．０３５μｍの位置にｐｎ接合面が形成されている（図１５中符号ｘｊ）。製造例３における第１半導体層の不純物濃度は、ｐｎ接合面からわずかに熱酸化膜と離れる方向に離間した領域（第１領域）である深さ０．０８５μｍまでの領域において、不純物濃度が急峻に高くなり、深さ約０．０８５μｍの位置で最も高くなる（極大値）。第１半導体層の不純物濃度は、深さ０．０８５μ～０．３０μｍの領域において、下がっている（第２領域）。製造例３の第１領域（深さ０．０３５μｍ～０．０８５μｍ）における不純物の濃度勾配は、２．５×１０^１９（個／ｃｍ^３・μｍ）であり、第２領域（深さ０．０８５μｍ～０．３０μｍ）における不純物の濃度勾配は、－５．８×１０^１８（個／ｃｍ^３・μｍ）であった。であった。

【0091】

図１５において、第２半導体層と熱酸化膜との界面を深さ０μｍとした。
製造例４では、厚み約０．１μｍの第２半導体層中で不純物濃度が連続的に下がり、深さ約０．１μｍの位置にｐｎ接合面が形成されている（図１５中符号ｘｊ）。製造例４における第１半導体層の不純物濃度は、ｐｎ接合面から０．１２μｍ程度までの領域であって、熱酸化膜と離れる方向に離間した領域（第１領域）において、急峻に高まり、第１半導体層の深さ約０．１２μｍの位置で最も高く、深さ約０．１２μｍ～０．２８μｍの領域（第２領域）にかけて急峻に下がっている。製造例４の第１領域（深さ０．１０μｍ～０．１２μｍ）における不純物濃度の濃度勾配は、３．２×１０^１９（個／ｃｍ^３・μｍ）であり、第２領域（深さ０．１２μｍ～０．２８μｍ）における不純物濃度の濃度勾配は、－４．０×１０^１８／ｃｍ^３・μｍであった。

【0092】

図１５，１６に示される通り、製造例４の第１半導体層は、製造例３の第１半導体層と比べ、急峻な不純物の濃度勾配を有することが確認された。また、第２半導体層の不純物濃度は製造例３の方が低く、ｐｎ接合面の位置は製造例３の方が浅い。このように、製造例４と製造例３とでは、不純物濃度プロファイルが異なることが分かる。

【0093】

［実施例１］
実施例１として、４つの第１可変容量素子および１つの第２可変容量素子が並列に接続された可変容量素子ユニットを製造した。具体的には、シリコン基板の一部をエッチングし、断面略Ｖ字形の凹部を１つ形成し、マトリクス状に並ぶ平坦領域及び断面略Ｖ字形の凹部を形成した。次いで、乾燥酸素を含む雰囲気の拡散炉にてシリコン基板を加熱し、平坦領域及び凹部領域に熱酸化膜を形成した。次いで、シリコン基板に熱酸化膜を介してイオン注入を行い、シリコン基板上に第１半導体層を形成し、第１半導体層上に第２半導体層を形成した。平坦領域の形成及び凹部領域の形成は、それぞれ比較例２及び実施例２と同様の条件で行った。次いで、絶縁層、素子分離酸化膜、カソード電極、アノード電極を形成し、平坦領域で構成された４つの第１可変容量素子および１つの第２可変容量素子が並列に接続されるように結線した。

【0094】

実施例１において、シリコン基板を平面視した際の、４つの第１可変容量素子の総面積Ａ１と１つの第２可変容量素子の総面積Ａ２との比Ａ１：Ａ２は、１：４とした。

【0095】

［比較例１］
５つの第２可変容量素子が並列に接続された可変容量素子ユニットを製造したこと以外は、実施例１と同様にした。すなわち、比較例１の可変容量素子ユニットは、凹部領域を有する可変容量素子のみで構成されており、それぞれの可変容量素子は、製造例３と同様の方法で製造した。

【0096】

［比較例２］
５つの第１可変容量素子が並列に接続された可変容量素子ユニットを製造したこと以外は、実施例１と同様にした。すなわち、比較例２の可変容量素子ユニットは、平坦領域を有する可変容量素子のみで構成されており、それぞれの可変容量素子は、製造例４と同様の方法で製造した。

【0097】

実施例１、比較例１及び比較例２の可変容量素子ユニットに逆方向のバイアス電圧を加え、逆方向のバイアス電圧を変化させて可変容量素子ユニットの容量可変比（Ｃ／Ｃ_０）を求めた。実施例１、比較例１及び比較例２の可変容量素子ユニットの容量可変比の変化を図１７に示す。図１７において、バイアス電圧を加えなかったときの容量をＣ_０と示し、逆バイアス電圧を加えたときの容量をＣと示す。

【0098】

図１７の結果から、比較例１の可変容量素子ユニットでは、容量可変比が小さく、また、比較例２の可変容量素子ユニットでは、逆バイアス電圧の変化に対する容量可変比のプロファイルの直線性が低いことが分かった。これに対し、実施例１の可変容量素子ユニットでは、容量可変比が大きく、且つバイアス電圧の変化に対する容量可変比のプロファイルの直線性が高いことが分かった。

【符号の説明】

【0099】

１０：半導体基板、１０_Ｔ：傾斜面、１１：ベース基板、１２、１２´、１２Ａ、１２Ｂ、１２´Ｂ：第１半導体層、１３、１３´１３Ａ、１３Ｂ、１３´Ｂ：第２半導体層、
１９：ｐｎ接合面、２０：絶縁膜、３０：カソード電極構造体、３１：カソード電極本体、３２：カソードコンタクト、３５：アノード電極構造体、３６：アノード電極本体、
３７：アノードコンタクト、４０：素子分離酸化膜、５０：絶縁層、６０：カソード電極の端子、６５：アノード電極の端子、１００：可変容量素子ユニット、ＰＢ：凹部、
ＲＡ：平坦領域、ＲＢ：凹部領域、Ｓ：半導体基板の主面、ＳＢ：凹部の表面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】