特開 2023-119718 量子ビットの制御方法および量子コンピュータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023119718

(43)【公開日】2023-08-29

(54)【発明の名称】量子ビットの制御方法および量子コンピュータ

(51)【国際特許分類】

   G06F 7/38 20060101AFI20230822BHJP

   G06N 10/40 20220101ALI20230822BHJP

【ＦＩ】

G06F7/38 510

G06N10/40

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2022022715

(22)【出願日】2022-02-17

(71)【出願人】

【識別番号】000005108

【氏名又は名称】株式会社日立製作所

(74)【代理人】

【識別番号】110001689

【氏名又は名称】青稜弁理士法人

(72)【発明者】

【氏名】新海 剛

(72)【発明者】

【氏名】土屋 龍太

(72)【発明者】

【氏名】菅野 雄介

(57)【要約】

【課題】
ゲートを共通に持つ２つの量子ビットに対して選択的に２量子ビット論理ゲート操作を行うことにある。
【解決手段】
複数対の量子ビットに対して、一括して制御される複数のバリアトランジスタにより２量子ビット演算を行う際に、前記複数対の量子ビットから選択された量子ビットに対して選択的に１量子ビット演算を行うことにより、前記複数対の量子ビットから選択された所望の量子ビット対に対して、選択的に２量子ビット演算を行う、量子ビットの制御方法である。
【選択図】 図１４

【特許請求の範囲】

【請求項1】

複数対の量子ビットに対して、一括して制御される複数のバリアトランジスタにより２量子ビット演算を行う際に、
前記複数対の量子ビットから選択された量子ビットに対して選択的に１量子ビット演算を行うことにより、前記複数対の量子ビットから選択された所望の量子ビット対に対して、選択的に２量子ビット演算を行う、
量子ビットの制御方法。

【請求項2】

前記複数対の量子ビットに対して、実効的に交換論理演算を偶数回行い、前記所望の量子ビット対の少なくとも一つの量子ビットに対してさらに１量子ビット演算を行う、
請求項１記載の量子ビットの制御方法。

【請求項3】

前記交換論理演算の１回分を複数の２量子ビット演算に分解して実行することにより、実効的に交換論理演算を２回行う、
請求項２記載の量子ビットの制御方法。

【請求項4】

前記交換論理演算の１回分を複数回の２量子ビット演算に分解して実行することにより、実効的に交換論理演算を２回行う、
請求項３記載の量子ビットの制御方法。

【請求項5】

前記１量子ビット演算は所定の１量子ビット演算を分解したものである、
請求項２記載の量子ビットの制御方法。

【請求項6】

前記所定の１量子ビット演算は反転演算である、
請求項５記載の量子ビットの制御方法。

【請求項7】

前記複数対の量子ビットから選択された所望の量子ビット対に対して、選択的に制御位相回転ゲート操作による２量子ビット演算を行う、
請求項６記載の量子ビットの制御方法。

【請求項8】

量子プロセッサ、前記量子プロセッサを駆動する駆動部、前記量子プロセッサ並びに前記駆動部を制御するコンピュータを備え、量子ビットに対して量子ゲート操作を施す量子コンピュータであって、
前記量子プロセッサは、量子ゲート操作を行うためのトランジスタを備え、
前記トランジスタは、複数トランジスタごとにゲート電極が共通化されており、
前記ゲート電極に印加する電気信号及びマイクロ波照射によって、前記量子ゲート操作を制御し、
前記コンピュータおよび前記駆動部の少なくとも一つは、所望の量子ゲート操作を要素量子ゲート操作に分解する機能を有し、
前記量子ビットに対して前記要素量子ゲート操作を施すことにより、所望の量子ゲート操作を実現する、
量子コンピュータ。

【請求項9】

複数対の量子ビットに対して、ゲート電極が共通化された前記トランジスタにより量子ゲート操作を行う際に、
前記複数対の量子ビットから選択された第１の量子ビット対に対して、第１の要素量子ゲート操作を施すことにより、第１の量子ゲート操作を実現し、
前記複数対の量子ビットから選択された第２の量子ビット対に対して、第２の要素量子ゲート操作を施すことにより、第２の量子ゲート操作を実現する、
請求項８記載の量子コンピュータ。

【請求項10】

前記第１の要素量子ゲート操作は、前記第１の量子ビット対に対するSWAPゲート操作を分解したもの、および前記第１の量子ビット対のいずれかの量子ビットに対する１量子ビットゲート操作を分解したものであり、
前記第２の要素量子ゲート操作は、前記第２の量子ビット対に対するSWAPゲート操作を分解したものであって、前記第２の量子ゲート操作は、前記第２の量子ビット対の状態を変更しないものである、
請求項９記載の量子コンピュータ。

【請求項11】

前記SWAPゲート操作を分解した量子ゲート操作は、ゲート電極が共通化された前記トランジスタにより量子ゲート操作が行われ、
前記１量子ビットゲート操作を分解した量子ゲート操作は、前記第１の量子ビット対のいずれかの量子ビットに対する電磁場の印加および前記マイクロ波照射により量子ゲート操作が行われる、
請求項１０記載の量子コンピュータ。

【請求項12】

前記１量子ビットゲート操作は、反転ゲート操作である、
請求項１１記載の量子コンピュータ。

【請求項13】

前記第１の量子ゲート操作は、前記第１の量子ビット対に対する制御位相回転ゲート操作である、
請求項１２記載の量子コンピュータ。

【請求項14】

前記第１の量子ビット対のいずれかの量子ビットに対する電磁場の印加は、前記量子ビットを２次元的に囲むゲート電極に流れる電流によって行われる、
請求項１３記載の量子コンピュータ。

【請求項15】

前記量子プロセッサは、量子ゲート操作を行うためのトランジスタが２次元のマトリックス状に配置されている、
請求項８記載の量子コンピュータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は，集積した量子ビットの制御方式に関する。

【背景技術】

【0002】

量子コンピュータは，既存のコンピュータに比べ高速な情報処理が可能であるため注目されている。既存のコンピュータは０と１の２値を扱うのに対し，量子コンピュータはこれらの重ね合わせ状態の取り扱いが可能であることを特徴としている。量子演算は，各量子ビットあるいは２つの量子ビットに適切な操作を行うことで実現される。計算機科学上，任意の操作は，２種類の１量子ビット演算（１量子ゲート操作）と１種類の２量子ビット演算（２量子ゲート操作）の組み合わせで実現可能であることが知られている。

【0003】

半導体量子ビットは，現代の情報化社会を支えるシリコン半導体工学から生まれた量子ビットである。半導体量子ビットは，静電効果によって単一電子を補足し，その電子のスピンの向きを０や１に対応付ける方式である。半導体量子ビットの集積化は，各量子ビットに個別の電子補足用のゲート電極を設ける方式と，複数の量子ビットに共通のゲート電極を用いて量子ビットをアレイ状に配列する方式の２つの方式がある。

【0004】

前者の方式は，配線の困難のためアイディアの提案にとどまっている。後者は，実証されている。後者に関して量子ビットを二次元に拡張することを提案する特許文献１がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２１－２７１４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

背景技術に既述した，共通ゲート電極方式の量子プロセッサは，集積性を高められる一方で，ゲート電極の共通化により量子ビットの個別制御性を犠牲にしている。量子コンピュータで計算を実行するためには，２種類の１量子ビット論理ゲートと１種類の２量子ビット論理ゲートを量子プロセッサ上で実行できる必要がある。

【0007】

しかし，共通ゲート電極方式の量子プロセッサでは，２つ以上の量子ビットに対して選択的に２量子ビット論理ゲートができない。２つの量子ビットの状態を交換する交換論理ゲート（SWAPゲート）は代表的な２量子ビット論理ゲートである。SWAPゲート操作により実行される演算を、交換論理演算と称することにする。

【0008】

共通ゲート電極方式の量子プロセッサでは１つの量子ビットペアに対して交換論理ゲートを行うことができず，複数の量子ビットペアに対して同時に交換論理ゲートを作用させてしまう。

【0009】

このように，共通ゲート電極方式の量子プロセッサにおいては，量子コンピュータが求める論理ゲートを提供することが困難であり，量子コンピュータとして働かせるために解決しなければならない課題である。

【0010】

そこで，本発明の課題はゲートを共通に持つ２つの量子ビットに対して選択的に２量子ビット論理ゲート操作を行うことにある。

【課題を解決するための手段】

【0011】

本発明の好ましい一側面は、複数対の量子ビットに対して、一括して制御される複数のバリアトランジスタにより２量子ビット演算を行う際に、前記複数対の量子ビットから選択された量子ビットに対して選択的に１量子ビット演算を行うことにより、前記複数対の量子ビットから選択された所望の量子ビット対に対して、選択的に２量子ビット演算を行う、量子ビットの制御方法である。

【0012】

本発明の好ましい他の一側面は、量子プロセッサ、前記量子プロセッサを駆動する駆動部、前記量子プロセッサ並びに前記駆動部を制御するコンピュータを備え、量子ビットに対して量子ゲート操作を施す量子コンピュータであって、前記量子プロセッサは、量子ゲート操作を行うためのトランジスタを備え、前記トランジスタは、複数トランジスタごとにゲート電極が共通化されており、前記ゲート電極に印加する電気信号及びマイクロ波照射によって、前記量子ゲート操作を制御し、前記コンピュータおよび前記駆動部の少なくとも一つは、所望の量子ゲート操作を要素量子ゲート操作に分解する機能を有し、前記量子ビットに対して前記要素量子ゲート操作を施すことにより、所望の量子ゲート操作を実現する、量子コンピュータである。

【発明の効果】

【0013】

ゲートを共通に持つ２つの量子ビットに対して選択的に２量子ビット論理ゲート操作を行うことを可能にする。

【図面の簡単な説明】

【0014】

【図1】電子スピン状態を利用した量子ビットの説明図。

【図2】電子スピン方式量子ビット半導体デバイスの基本構造の三面図。

【図3】共通ゲート方式を採用した電子スピン方式量子ビットからなる量子プロセッサの回路図。

【図4】量子コンピュータの構成概念図。

【図5】反転論理ゲート前後の量子ビットの状態の説明図。

【図6A】量子プロセッサ上での反転論理ゲートの実行方法の説明図。

【図6B】量子ビットの共鳴的な反応の原理を説明する原理図。

【図6C】量子ビットの共鳴周波数を制御する原理を説明するグラフ図。

【図6D】電流の制御により量子ビットに磁場を印加する原理を説明する原理図。

【図6E】２次元平面内で量子ビットに選択的な磁場を印加する方法を示す原理図。

【図7】反転論理ゲートの実行手順の流れ図。

【図8】交換論理ゲート前後の量子ビットの状態の説明図。

【図9】量子プロセッサ上での交換論理ゲートの実行方法の説明図。

【図10】交換論理ゲートの実行手順の流れ図。

【図11】等価２量子ビット論理ゲート前後の量子ビットの状態の説明図。

【図12】等価２量子ビット論理ゲートの実現方法を説明する量子回路図。

【図13】等価２量子ビット論理ゲートの実現方法を説明する量子プロセッサの回路図。

【図14】等価２量子ビット論理ゲートの選択的実現方法を説明する量子回路図。

【図15】等価２量子ビット論理ゲートの選択的実現方法を説明する流れ図。

【発明を実施するための形態】

【0015】

以下では実施の形態について，図面を用いて詳細に説明する。ただし，本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で，その具体的構成を変更し得ることは当事者であれば容易に理解される。

【0016】

以下に示す発明の構成において，同一部分または同様な機能をする部分には同一の符号を異なる図面間で共通して用い，重複する説明は省略することがある。同一あるいは同様な機能を有する要素が複数ある場合には，異なる添え字を付して説明する場合がある。ただし，添え字を省略して説明する場合がある。

【0017】

本明細書等における「第１」，「第２」，「第３」などの表記は，構成要素を識別するためにするものであり，必ずしも，数，順序，もしくはその内容を限定するものではない。また，構成要素の識別のための番号は文脈ごとに用いられ，一つの文脈で用いた番号が，他の文脈で必ずしも同一の構成を示すとは限らない。また，ある番号で識別された構成要素が，他の番号で識別された構成要素の機能を考えることを妨げるものではない。

【0018】

図面等において示す各構成の位置，大きさ，形状，範囲などは，発明の理解を容易にするため，実際の位置，大きさ，形状，範囲などを示していない場合がある。このため，本発明は，必ずしも，図面等に開示された位置，大きさ，形状，範囲などに限定されない。

【0019】

以下の実施例で詳細に説明するが，実施例の一例は，必要とされる論理ゲートを複数の操作を組み合わせて，等価的に実現する。２量子ビット演算は，量子ビットペアにおける量子ビット間結合をONにすることにより実現される。半導体量子ビットの集積した構造（以下，量子ビットアレイと呼ぶ）は，複数の量子ビットペアにおける量子ビット間結合強度を同時にON/OFFできる。各量子ビットペアにおいて，量子ビット間の結合は量子ビット同士の状態を交換する作用（以下，スワップと呼ぶ）をする。スワップを２回繰り返すことは何もしなかったことと同等である。しかし，スワップとスワップの間に，別の演算を挟み込むと元には戻らない。このことを利用して，特定の量子ビットペアにのみ２量子ビット演算を行う。

【実施例0020】

図１～図１１は実施例１を説明するための図である。

【0021】

図１は，電子スピンあるいはホールスピン状態とそれと紐づける値を例として示している。図中の丸と矢印からなる記号１０１は，電子スピンのイメージを図案化したものである。このように電子スピンをベクトルとして表現する。ベクトルの基底はスピンが下向きの状態（ダウン状態）と上向きの状態（アップ状態）であり，たとえば，それぞれを数値の１や０と紐付ける。

【0022】

このように数値と紐づけされたスピン状態を，例えば，アップ状態からダウン状態に変更するような電子スピンの制御が，量子コンピュータにとっての演算である。量子ビットにおいて特徴的なのは，アップ状態とダウン状態の重ね合わせを作り出すことができることである。０と１の重ね合わせ状態を扱うことは，量子コンピュータの特徴の一つである。

【0023】

図２は，半導体量子ビットの基本物理構造を表す三面図である。基板上面と、A-A’断面、およびB-B’断面を示す。

【0024】

半導体量子ビットは，ゲート電極２０１－１～２０１－５，絶縁層２０２，半導体層２０３からなる。この構造は，静電効果型トランジスタと同様の構造である。ゲート電極２０１に電圧を与えて静電効果により半導体層２０３中に電子をトラップする。この電子を量子ビットとして用いる。逆に負電圧を与えて電子を排除することもできる。

【0025】

トラップと排除を組み合わせて電子を秩序だって配置する。電子は，図２中の静電ポテンシャル２０４の谷部にトラップされる。２量子ビット演算時には，２つの電子を隔てるポテンシャルの山の高さをゲート電極２０１－３に印加する電圧により制御することで、量子ビットを制御する。

【0026】

図３は，トランジスタ回路として量子プロセッサ３０４がどのように記述されるかを示した図である。この回路図は，量子プロセッサを構成するトランジスタが２次元平面上に配置された様子を示しており，３種類のトランジスタ３０１～３０３を用いて記述されている。図３のマトリックスの各行、各列のトランジスタが，図２のようなデバイス構造を持つ。

【0027】

説明上、マトリックスを構成する各ラインに，図示するように１３行×９列の番号を付して位置を説明する。行や列の数は一例であり，特に意味はない。行は上から１～１３、列は左から１～９とする。

【0028】

２端子トランジスタ３０１は，電子をトラップするためのトランジスタを表す。図中の２端子トランジスタ３０１の中の黒い点は、電子を表している。２端子トランジスタ３０１は，２つの端子と１つのゲートを備えて，単一電子をトラップする。

【0029】

４端子トランジスタ３０２も，電子をトラップするためのトランジスタを表すが，チャネルが上下左右の４方向に対して接続している。すなわち，４つの端子と１つのゲートを備える。この４方向接続が図３の量子プロセッサを２次元に構成することを可能にしている。図中の４端子トランジスタ３０２の中の黒い点は、電子を表している。

【0030】

バリアトランジスタ３０３は，電子を排除するためのトランジスタを表す。このトランジスタは，図２の２０１－３に相当し，このトランジスタのゲート電圧を変更することで２量子ビット演算を実行する。

【0031】

図３の列１，３，５，７，９は、バリアトランジスタ３０３の共通ゲート線である。図２ではゲート電極２０１－３に相当する。

【0032】

図３の列２，８は、４端子トランジスタ３０２とバリアトランジスタ３０３のチャネル経路である。図２では半導体層２０３に相当する。チャネル経路の行と列は接続されており、４端子トランジスタ３０２は４方向のチャネルに接続される。

【0033】

図３の列４，６は、２端子トランジスタ３０１の共通ゲート線である。図２ではゲート電極２０１－３に相当する。

【0034】

図３の行１，４，７，１０，１３はバリアトランジスタ３０３の共通ゲート線である。図２ではゲート電極２０１－３に相当する。

【0035】

図３の行２，５，８，１１は、４端子トランジスタ３０２の共通ゲート線である。図２ではゲート電極２０１－３に相当する。

【0036】

図３の行３，６，９，１２は、２端子トランジスタ３０１と４端子トランジスタ３０２とバリアトランジスタ３０３のチャネル経路である。図２では半導体層２０３に相当する。

【0037】

なお、半導体層２０３は公知のように、トランジスタを動作させる所定電圧に保たれる。また、行と列のゲート線は分離される。

【0038】

図３における特徴はこの３種類のトランジスタを用いることに加えて，トランジスタがゲート電極３０５，３０６を共有していることである。このゲート電極を共有したトランジスタ配置が量子プロセッサの２次元配置を可能にしている。なお，図３における各トランジスタの配置はあくまでも一例である。

【0039】

図４は，図３の量子プロセッサを含む量子コンピュータシステム全体の構成図を表している。量子コンピュータシステムは，図３で説明した量子プロセッサ３０４を含む。

【0040】

量子コンピュータシステムは，量子プロセッサ３０４の制御に必要なマイクロ波用アンテナ４０２を備える。この量子プロセッサ３０４とアンテナ４０２を駆動する回路として駆動部４０１がある。駆動部４０１は普通のコンピュータ４０３によって制御される。コンピュータ４０３はプログラムに従って，量子プロセッサ３０４に所望の量子演算を指示する。駆動部４０１とコンピュータ４０３の間は通信経路４０４を設ける。

【0041】

以上の構造，構成により，量子プロセッサが量子演算する方法を１量子ビット演算（図５～図７）と２量子ビット演算（図８～図１２）に分けて以下で記述する。まず，１量子ビット演算の例について記述する。

【0042】

図５は，１量子ビット演算前後での電子の状態，量子ビットの状態の変化を記述している。１量子ビット演算には反転ゲート（Xゲート），位相回転ゲート（Zゲート）など種々が知られている。１量子ビット演算の例である反転ゲートは，最初の状態が０であれば１に，最初の状態が１であれば０にする演算である。すなわち，量子ビットの状態を反転させる演算（反転演算）である。

【0043】

図６Ａは，１量子ビット演算時の量子プロセッサ３０４の動作を説明する図である。説明上、マトリックスを構成する各ラインに，図示するように１３行×９列の番号を付して位置を説明する。行や列の数は一例であり，特に意味はない。

【0044】

演算対象の量子ビットは，白丸で示されている左上隅から１つ右，１つ下の量子ビット（６行４列の交点）である。１量子ビット演算時には，ゲート電極のラインの左右，上下のラインに電圧をかけて（V_x1+, V_x1-, V_y1+, V_y1-）ゲート電極に電流を流す。そのうえで，アンテナ４０２からマイクロ波６０１を量子ビットに照射する。

【0045】

この例では、具体的には６行４列の交点にある２端子トランジスタ３０１の量子状態を変更するために、５行の４端子トランジスタ３０２の共通ゲート線と、7行のバリアトランジスタ３０３の共通ゲート線の各端子に電圧を印加し、矢印の方向に電流を流す。また、３列のバリアトランジスタ３０３の共通ゲート線と、５列のバリアトランジスタ３０３の共通ゲート線の各端子に電圧を印加し、矢印の方向に電流を流す。

【0046】

この結果、循環する電流の中の量子ビットにマイクロ波６０１が照射され、選択的に１量子ビット演算が可能となる。以下１量子ビットに選択的にゲート操作が可能になる原理を詳細に説明する。

【0047】

量子ビットの状態は，マイクロ波によって制御することができる。ただし，量子ビットがマイクロ波に反応してその状態を反転するのは，量子ビットの共鳴周波数とマイクロ波の周波数が一致している場合のみである。このような周波数に対する共鳴的な反応は，量子ビットの特徴の１つである。

【0048】

図６Ｂは、量子ビットの共鳴的な反応の原理を説明する原理図である。この原理を利用すると，図６Ｂに示す通り，量子ビットが２つありそれぞれの共鳴周波数をf1とf2であるとした場合，周波数f1のマイクロ波照射によって，共鳴周波数f1の量子ビットのみの状態を選択的に反転させることができる。このように，照射するマイクロ波と量子ビットの共鳴周波数を制御することで，実施例の量子コンピュータを構成する選択的なゲート操作を可能とすることができる。

【0049】

図６Ｃは，量子ビットの共鳴周波数を制御する原理を説明するグラフ図である。この共鳴周波数は，量子ビットに印加する磁場によって制御できる。図６Ｃは，量子ビットに印加する磁場と量子ビットの共鳴周波数との関係を図示したものである。このような関係を利用すると，量子ビットの選択的なゲート操作を行いたい場合，すなわち，量子ビット間の共鳴周波数に差異を生じさせたい場合には，制御したい量子ビットに磁場を印加することによってこれを実現することができる。

【0050】

図６Ｄは，電流の制御により量子ビットに所望の磁場を印加する原理を説明する原理図である。量子ビットの両脇に２つの配線Ａと配線Ｂがあったとき，それぞれの配線に逆向きの電流Ｉ１，１２を流す。このようにすると２つの配線にはさまれた領域６１１は電流により生じる磁場Ｂ１，Ｂ２が強め合う一方で，その外の領域６１０，６１２は磁場が弱めあう。これによって，図中の量子ビットに選択的な磁場の印加を可能にする。

【0051】

図６Ｅは，図６Ｄを拡張して，２次元平面内で量子ビットに選択的な磁場を印加する方法を示している。この場合は，縦横に張り巡らせた配線に電流を流すことによって，図中点線で示す領域６０００内の量子ビットに選択的な磁場の印加を可能にしている。

【0052】

図７は，１量子ビット演算の流れを記述したフローチャートである。初期状態は，各ゲート電圧には適切な定電圧が印加された状態である（Ｓ７０１）。

【0053】

次に，ゲート電極に電流が流れるように各ゲート電極の両端に電圧を印加する（Ｓ７０２）。

【0054】

次に，マイクロ波を照射する（Ｓ７０３）。一定時間経過後，マイクロ波の照射を停止する（Ｓ７０４）。その後，ゲート電圧を元に戻してゲート電極に電流が流れないようにする（Ｓ７０５）。なお，一連の流れの中で，ゲート電極に電流を流すために印加している電圧は変動を許す。

【0055】

以上の構成及び方法により実現される１量子ビット演算の代数学的記述について言及する。量子論理ゲートは線形代数学を用いて記述することができる。すなわち，行列で表現できる。その前提として，ビットの２状態０と１はそれぞれ式１と式２のベクトルで記述するものとする。

【0056】

【数1】

…（式１）

【0057】

【数2】

…（式２）

【0058】

式３は，図５に対応する量子論理ゲート（反転ゲート）の数学的記述である。他の種類の１量子ビット演算も，行列の形で記述することができる。

【0059】

【数3】

…（式３）

【0060】

式３の量子論理ゲートは行列で示されているが、複数の行列の演算に分解することができる。例えば、式３の量子論理ゲートは式４～式７の量子論理ゲートに分解することができる。式４～式７は，いずれも式８に示すように各２回連続で実行すると式３の１量子ビットゲートになる演算である。おのおのの演算は、マイクロ波の照射時間，位相を調整することにより生成できる。

【0061】

【数4】

…（式４）

【0062】

【数5】

…（式５）

【0063】

【数6】

…（式６）

【0064】

【数7】

…（式７）

【0065】

【数8】

…（式８）

【0066】

次に，２量子ビット演算について記述する。２量子ビット演算も種々の物が知られている。ここでは，例として制御位相回転ゲート（CZゲート）の方法を提示する。そのために，CZゲートのための非選択的な交換論理ゲート（SWAPゲート）をまず説明する。

【0067】

図８は，代表的な２量子ビット演算であるSWAPゲートにおいて演算の前後での電子の状態，量子ビットの状態を示している。SWAPゲートは，２つの量子ビットの作用する量子論理ゲートであり，２つの量子ビットの状態を交換する。このSWAPゲートは，あくまでも状態を交換するものであり，２つの電子を入れ替えるものではない。

【0068】

図９は，SWAPゲート時の量子プロセッサの動作を説明する図である。SWAPゲートを作用させたい量子ビットは，左上隅から１つ右，１つ下の量子ビット（６行４列の交点）と左上隅から２つ右，２つ下の量子ビット（６行６列の交点）のともに白丸で示すペアである。

【0069】

この量子ビットに対するSWAPゲートを作用させるために，これら２つの量子ビットを隔てているバリアトランジスタのゲート電極の電圧を一定時間のみVxに変化させる。この演算方法の特徴は，上記以外の量子ビットペア（４列と６列のライン上の２端子トランジスタ３０１の全て）に対しても影響を与えてしまうことである。

【0070】

例えば，量子プロセッサの左上隅から１つ右の量子ビット（３行４列の交点）と２つ右の量子ビット（３行６列の交点）なども同じ演算が実行される。これは，量子ビットペアを隔てるトランジスタのゲート電極（５列目のライン）が共通のためである。つまり，このSWAPゲートは，所望の量子ビットペアに対する選択的なものではなく，複数の量子ビットペアに対する非選択的な量子論理ゲートとなる。このことがゲート共通化した量子プロセッサの特徴である。

【0071】

図１０は，非選択なSWAP量子ビット演算の流れを記述したフローチャートである。初期状態は，各ゲート電圧には適切な定電圧が印加された状態である（Ｓ１００１）。次に，ゲート電極に電圧を印加する（Ｓ１００２）。一定時間経過後，ゲート電圧を元に戻す（Ｓ１００３）。

【0072】

以上の構成及び方法により実現される２量子ビット演算の代数学的記述について言及する。前提として，２ビットの状態００，０１，１０，１１は，それぞれ式９から式１２のベクトルで記述するものとする。

【0073】

【数9】

…（式９）

【0074】

【数10】

…（式１０）

【0075】

【数11】

…（式１１）

【0076】

【数12】

…（式１２）

【0077】

式１３は，図８に対応するSWAPゲートの数学的記述である。

【0078】

【数13】

…（式１３）

【0079】

２量子ビット演算の例については例えば特許文献１にも記載がある。後の説明のために，式１３の量子論理ゲートを複数の量子論理ゲートに分解した例を示す。ここでは、式１３の量子論理ゲートの半分に相当する量子論理ゲートを説明する。式１４の量子論理ゲートは，ゲート電極に印加する時間を調節することで実現でき，式１５のように２回作用させると式１３と同等になる。

【0080】

【数14】

…（式１４）

【0081】

【数15】

…（式１５）

【0082】

ゲート電極の共通化のために複数の量子ビットペアに同時に作用するSWAP量子ビット演算は，量子演算に用いる場合には障害がある。以下，複数の量子論理ゲートを組み合わせて実効的に２つの量子ビットペアに対して選択的な２量子ビット演算を行う例を説明する。

【0083】

図１１は，実効的に実現する選択的な量子論理ゲートの作用前後における量子ビット状態を示している。この量子論理ゲートは，左の量子ビットＣＢ（以下，第２の量子ビット（コントロールビット）と呼ぶ）の状態に依存して，右の量子ビットＴＢ（以下，第１の量子ビット（ターゲットビット）と呼ぶ）の量子位相を変化させる量子論理ゲートである。CZゲートの場合，第２の量子ビットが１の場合であるときのみ第１の量子ビットに位相回転ゲート（Zゲート）作用をさせる。代数学的な記述は，式１６が示すとおりである。

【0084】

【数16】

…（式１６）

【0085】

図１２は，図１１の量子論理ゲートを実現する方法を示している。Ａ-１は，ゲート手続き図としてCZゲートを示している。Ａ-２は，これを実際に実現する手続きである。すでに説明した１量子ビットと２量子ビットの量子論理ゲートを組み合わせて利用することで実効的にＡ-１の量子論理ゲートが実現できる。

【0086】

図１２の例では、CZゲートの量子論理ゲートを、式４～式７および式１４の量子論理ゲートの組み合わせで実現している。先に反転ゲートやSWAPゲートを複数の量子論理ゲートに分解しているが、演算を細分化したほうが組み合わせで任意の演算を作成する自由度が向上すると考えられる。

【0087】

本実施例では、ゲートを共有する量子ビットのうち、量子演算を行わない量子ビットについては，２量子ビットゲートとして式１４のSWAPゲートの半分の操作を４回行う。これは２回SWAPゲートを作用させるのと等価であるから，量子ビットは元に戻る、すなわち恒等演算子（Iゲート）として作用し結果は変化しない。偶数回SWAPゲートを作用させるのと等価な操作を行った場合にも、量子ビットは元に戻る。２回SWAPゲートを作用させるのと等価でなくとも、例えば、SWAPゲートの半分の操作を８回行うなど、結果として偶数回SWAPゲートを作用させるのと等価であれば構わない。

【0088】

ゲートを共有する量子ビットのうち、量子演算を行う量子ビットについても，デバイスの構造上，他の量子ビットと同じく２量子ビットゲートとして式１４のSWAPゲートの半分の操作を４回行わざるを得ない。ただし，量子演算を行う量子ビットについては，第１の量子ビット（ターゲットビット）に対して，１量子ビット演算を行う。１量子ビット演算は，図６に説明した方法で，選択的に実行することができる。

【0089】

図１３は，Ｑ３とＱ４の量子ビットペアに対して選択的にCZ量子ゲートを行う場合を示している。

【0090】

図１４は、選択的にCZ量子ゲートを行う場合にＱ１～Ｑ８の各量子ビットに対して行われる量子演算を示す。

【0091】

図１５は、図１４の量子演算を行うために、図１３の量子回路に行う処理のフローである。

【0092】

図１３のバリアトランジスタ３０３のゲート電極１３０１にVxの電圧を印加して√Sの量子ゲートを作用させるとき，Ｑ１とＱ２，Ｑ３とＱ４，Ｑ５とＱ６，そしてＱ７とＱ８の４つの量子ビットペアに対してこの量子ゲートが作用する。この非選択性は，共通ゲート電極によるものであるから構造上避けられない。

【0093】

しかし，図１４に示すように一連の量子ゲートを作用させたとき，Ｑ１とＱ２，Ｑ５とＱ６，そしてＱ７とＱ８にはそれぞれ４回の√Sが作用する。式１５及び式１３より，量子ゲートを作用させていないことと同等であるから，この一連の量子ゲートは，図１４のようにＱ３とＱ４のみに作用させたものと同等である。このようにして，所望の量子ビットペアにのみ２量子ビット操作を作用させることができる。

【0094】

以上のとおり，１量子ビット演算と選択的な２量子ビット演算が可能になることにより，共通配線方式の量子プロセッサにおいても任意の量子ビット演算が可能になる。

【0095】

この等価変換の操作は，図４におけるコンピュータ４０３で指示を行ってもよいし，駆動部４０１で指示を行ってもよい。なお，半導体のキャリアには電子とホールがある。電子の代わりにホールを用いてもよい。

【0096】

上記実施例によれば、エネルギー効率のよい量子コンピュータが実現可能となるため、消費エネルギーが少なく、炭素排出量を減らし、地球温暖化を防止、持続可能な社会の実現に寄与することができる。

【符号の説明】

【0097】

１０１・・・電子スピンあるいは量子ビット
２０１・・・ゲート電極
２０２・・・絶縁層
２０３・・・半導体層
２０４・・・静電ポテンシャル
２０５・・・絶縁体
３０１・・・２端子トランジスタ
３０２・・・４端子トランジスタ
３０３・・・バリアトランジスタ
３０４・・・量子プロセッサ
４０１・・・駆動部
４０２・・・マイクロ波用アンテナ
４０３・・・コンピュータ
４０４・・・通信経路
６０１・・・マイクロ波

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】