▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧 ▶ 国立大学法人豊橋技術科学大学の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023119848
(43)【公開日】2023-08-29
(54)【発明の名称】電気回路
(51)【国際特許分類】
H02J 50/12 20160101AFI20230822BHJP
【ＦＩ】
H02J50/12
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2022022946
(22)【出願日】2022-02-17
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(71)【出願人】
【識別番号】304027349
【氏名又は名称】国立大学法人豊橋技術科学大学
(74)【代理人】
【識別番号】110000567
【氏名又は名称】弁理士法人サトー
(72)【発明者】
【氏名】近藤 尚弥
(72)【発明者】
【氏名】笹谷 卓也
(72)【発明者】
【氏名】平野 哲夫
(72)【発明者】
【氏名】岩本 藤行
(72)【発明者】
【氏名】大平 孝
(72)【発明者】
【氏名】水谷 豊
(72)【発明者】
【氏名】碓井 優希
(57)【要約】
【課題】小さな部品体格、少ない部品数で広い整合範囲を得られる可変リアクタを備えた電気回路を提供する。
【解決手段】可変リアクタ１０は、インダクタＬ０及びコンデンサＣ０を直列接続すると共に所定周波数にて共振特性を有するＬＣ直列共振回路１４と、ＬＣ直列共振回路１４にドレインソース間を直列に接続したＦＥＴ＿Ｑ１と、ＦＥＴ＿Ｑ１のドレインソース間と並列接続されたダイオードＤｉ及びシャントコンデンサＣｓと、を有している。位相制御回路１２により可変リアクタの制御端子を駆動するゲート駆動電圧ｖｇｓは、可変リアクタ１０の入出力端子間１０ａ－１０ｃに通電される信号の入力電流ｉｒに対して位相が遅れる位相差φを有し当該位相差φを可変可能に構成している。
【選択図】図１
【解決手段】可変リアクタ１０は、インダクタＬ０及びコンデンサＣ０を直列接続すると共に所定周波数にて共振特性を有するＬＣ直列共振回路１４と、ＬＣ直列共振回路１４にドレインソース間を直列に接続したＦＥＴ＿Ｑ１と、ＦＥＴ＿Ｑ１のドレインソース間と並列接続されたダイオードＤｉ及びシャントコンデンサＣｓと、を有している。位相制御回路１２により可変リアクタの制御端子を駆動するゲート駆動電圧ｖｇｓは、可変リアクタ１０の入出力端子間１０ａ－１０ｃに通電される信号の入力電流ｉｒに対して位相が遅れる位相差φを有し当該位相差φを可変可能に構成している。
【選択図】図１
【特許請求の範囲】
【請求項1】
共振インダクタ（Ｌ０）及び共振コンデンサ（Ｃ０）を直列接続すると共に所定周波数にて共振特性を有するＬＣ直列共振回路（１４）と、
前記ＬＣ直列共振回路にドレインソース間を直列に接続したＦＥＴ（Ｑ１）と、
前記ＦＥＴのドレインソース間と並列接続されたダイオード（Ｄｉ）及びシャントコンデンサ（Ｃｓ）と、を有し、
前記ＬＣ直列共振回路及び前記ＦＥＴのドレインソース間の直列接続回路を入出力端子の間に接続すると共に前記ＦＥＴのゲートを制御端子に接続して構成された可変リアクタ（１０）を備え、
前記ＬＣ直列共振回路の共振周波数と前記可変リアクタの入出力端子間に通電される信号の周波数とゲート駆動回路（１２）により前記制御端子を駆動するゲート駆動電圧の周波数とは前記所定周波数にて同一に設定されると共に、前記ゲート駆動電圧のデューティ比は所定値に固定されており、
前記ゲート駆動電圧は、前記可変リアクタの入出力端子間に通電される信号の入力電流に対して位相が遅れる位相差を有するように駆動し、当該位相差を可変可能にする電気回路。
前記ＬＣ直列共振回路にドレインソース間を直列に接続したＦＥＴ（Ｑ１）と、
前記ＦＥＴのドレインソース間と並列接続されたダイオード（Ｄｉ）及びシャントコンデンサ（Ｃｓ）と、を有し、
前記ＬＣ直列共振回路及び前記ＦＥＴのドレインソース間の直列接続回路を入出力端子の間に接続すると共に前記ＦＥＴのゲートを制御端子に接続して構成された可変リアクタ（１０）を備え、
前記ＬＣ直列共振回路の共振周波数と前記可変リアクタの入出力端子間に通電される信号の周波数とゲート駆動回路（１２）により前記制御端子を駆動するゲート駆動電圧の周波数とは前記所定周波数にて同一に設定されると共に、前記ゲート駆動電圧のデューティ比は所定値に固定されており、
前記ゲート駆動電圧は、前記可変リアクタの入出力端子間に通電される信号の入力電流に対して位相が遅れる位相差を有するように駆動し、当該位相差を可変可能にする電気回路。
【請求項2】
前記位相差は、前記可変リアクタの入出力端子間のインピーダンスの実部が予め定められた所定の値以下となる条件を満たす範囲で可変可能に設定される請求項１記載の電気回路。
【請求項3】
前記位相差は、最小値が２７０°、且つ、最大値が３６０°の間で可変可能に設定される請求項２記載の電気回路。
【請求項4】
前記可変リアクタを複数備え、
複数の前記可変リアクタは、前記入出力端子間が直列接続されている請求項１から３の何れか一項に記載の電気回路。
複数の前記可変リアクタは、前記入出力端子間が直列接続されている請求項１から３の何れか一項に記載の電気回路。
【請求項5】
前記可変リアクタを複数備え、
複数の前記可変リアクタは、前記入出力端子間が並列接続されている請求項１から３の何れか一項に記載の電気回路。
複数の前記可変リアクタは、前記入出力端子間が並列接続されている請求項１から３の何れか一項に記載の電気回路。
【請求項6】
前記可変リアクタの入出力端子間と並列にインダクタを接続して構成される請求項１から３の何れか一項に記載の電気回路。
【請求項7】
前記可変リアクタの入出力端子間と並列にコンデンサを接続して構成される請求項１から３の何れか一項に記載の電気回路。
【請求項8】
前記可変リアクタの入出力端子に直列にインダクタを接続して構成される請求項１から３の何れか一項に記載の電気回路。
【請求項9】
前記可変リアクタの入出力端子に直列にコンデンサを接続して構成される請求項１から３の何れか一項に記載の電気回路。
【請求項10】
インピーダンスが変動する負荷（２２）を駆動するように構成され、
前記可変リアクタは、前記負荷に直列接続されている請求項１から３の何れか一項に記載の電気回路。
前記可変リアクタは、前記負荷に直列接続されている請求項１から３の何れか一項に記載の電気回路。
【請求項11】
インピーダンスが変動する負荷（２２）を駆動するように構成され、
前記可変リアクタは、前記負荷に並列接続されている請求項１から３の何れか一項に記載の電気回路。
前記可変リアクタは、前記負荷に並列接続されている請求項１から３の何れか一項に記載の電気回路。
【請求項12】
前記所定周波数の高周波を電源供給する高周波電源（２１）を用いてインピーダンスが変動する負荷（２２）を駆動するように構成され、
前記高周波電源と前記負荷との間に挿入されたπ型自動整合回路を備え、
前記可変リアクタは、前記π型自動整合回路を構成する請求項１から３の何れか一項に記載の電気回路。
前記高周波電源と前記負荷との間に挿入されたπ型自動整合回路を備え、
前記可変リアクタは、前記π型自動整合回路を構成する請求項１から３の何れか一項に記載の電気回路。
【請求項13】
前記所定周波数の高周波を電源供給する高周波電源（２１）を用いてインピーダンスが変動する負荷（２２）を駆動するように構成され、
前記高周波電源から前記負荷の側を見た時の入力インピーダンスを検出する検出回路（１１）と、
前記検出回路の前記入力インピーダンスの検出結果に基づいて前記可変リアクタの入出力端子間インピーダンス（Ｚｒ）を制御する前記ゲート駆動回路（１２）と、
を備える請求項１から３の何れか一項に記載の電気回路。
前記高周波電源から前記負荷の側を見た時の入力インピーダンスを検出する検出回路（１１）と、
前記検出回路の前記入力インピーダンスの検出結果に基づいて前記可変リアクタの入出力端子間インピーダンス（Ｚｒ）を制御する前記ゲート駆動回路（１２）と、
を備える請求項１から３の何れか一項に記載の電気回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、可変リアクタを備えた電気回路に関する。
【背景技術】
【0002】
送電システムが、例えば送電電極上を走行する電動走行車に送電電極から電界又は磁界により非接触給電する場合、電動走行車側で負荷変動する。この種の送電システムは負荷変動しても所望の出力を保つことが重要である。
【0003】
従来、変動する負荷に対してアダプティブに整合する自動整合技術が提案されている（例えば、特許文献１参照）。非接触給電技術では、送受電電極の位置ズレ等により負荷にリアクタンス成分を生じた場合、バッテリへの供給電力が低下する。この原因は、２通り考えられており、第１にシステム全体の力率の低下、第２に入力(負荷)インピーダンスが最適値から外れることによる送電電力の低下、が挙げられる。特に、第２の原因は、送電電極に投入する交流電力を作り出す送電回路が共振型インバータの場合に生じる現象である。
【0004】
このような問題に対し、例えば特許文献１の技術では、スイッチング素子とコンデンサで構成された自動整合回路を搭載することで、送電回路の出力端子から見た自動整合回路と負荷の合計インピーダンスのリアクタンスをゼロにする、つまり自動整合回路により負荷のリアクタンス成分を相殺することが提案されている。
【0005】
従来、モータ制御の可変コンデンサ、いわゆるトリマコンデンサや、多数のインダクタの接続数をスイッチ切替制御するリアクタアレーが主に使われている。しかし、これらの技術は、部品体格が大きい、もしくは部品数が多いという問題がある（例えば、非特許文献１参照）。
【0006】
特許文献１記載の技術においては、ＦＥＴとその駆動回路、コンデンサのみで構成されたＡＴＡＣやＭＥＲＳと称される回路が提案されている。この特許文献１記載の技術では、従来よりも小さな部品体格、少ない部品数でリアクタンスを相殺できるが、送電電力と相殺するリアクタンスが大きい程、ＦＥＴにかかる電圧が増える。このため、ＦＥＴ耐圧が制約となり、その従来技術よりも、相殺できるリアクタンスが小さくなり整合範囲が狭くなるという問題を生じる。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】国際公開第２０１３／０５７８９６号
【非特許文献】
【0008】
【非特許文献1】成末義哲、“共振結合方式ワイヤレス電力伝送向け可変リアクタ”、電子情報通信学会ソサイエティマガジン、no.57、June 2021
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は、上記事情に鑑みてなされたものであり、その目的は、小さな部品体格、少ない部品数で広い整合範囲を得られる可変リアクタを備えた電気回路を提供することにある。
【課題を解決するための手段】
【0010】
請求項１記載の発明は、ＬＣ直列共振回路と、ダイオード及びシャントコンデンサと、を有した可変リアクタを備える。ＬＣ直列共振回回路は、共振インダクタ及び共振コンデンサを直列接続すると共に所定周波数にて共振特性を有する。ＦＥＴは、ＬＣ直列共振回路にドレインソース間を直列に接続している。ダイオード及びシャントコンデンサは、ＦＥＴのドレインソース間と並列接続されている。可変リアクタは、ＬＣ直列共振回路及びＦＥＴのドレインソース間の直列接続回路を入出力端子の間に接続すると共にＦＥＴのゲートを制御端子に接続して構成されている。
【0011】
ＬＣ直列共振回路の共振周波数と可変リアクタの入出力端子間に通電される信号の周波数とゲート駆動回路により制御端子を駆動するゲート駆動電圧の周波数とは所定周波数にて同一に設定されると共に、ゲート駆動電圧のデューティ比は所定値に固定されている。
【0012】
ゲート駆動回路により可変リアクタの制御端子を駆動するゲート駆動電圧は、可変リアクタの入出力端子間に通電される信号の入力電流に対して位相が遅れる位相差を有するように駆動し、当該位相差を可変可能にしている。
【0013】
請求項１記載の発明によれば、ゲート駆動電圧が入力電流に対して位相差を可変可能になっているため、当該位相差を変更することでリアクタンスを可変できる。前述したように可変リアクタは、ＬＣ直列共振回路と、ダイオード及びシャントコンデンサにより構成でき、この結果、小さな部品体格、少ない部品数で広い整合範囲を得られる。
【図面の簡単な説明】
【0014】
【図1】第１実施形態において示す可変リアクタの回路構成図
【図2】可変リアクタの使用方法と制御構成を概略的に示すブロック図
【図3】制御方法の説明図
【図4】入力電流とＦＥＴの駆動電圧の位相差とインピーダンスの実部、虚部との関係性を表す図
【図5】位相差に対する各部波形の変化を模式的に示す図
【図6】第２実施形態において示す位相制御回路の回路構成例
【図7】位相制御回路の動作を示す図
【図8】位相検出回路の電気的構成図
【図9】第３実施形態について示す可変リアクタを用いた電気回路の構成例
【図10】第４実施形態について示す可変リアクタを用いた電気回路の構成例
【図11】第５実施形態について示す可変リアクタを用いた電気回路の構成例
【図12】第６実施形態について示す可変リアクタを用いた電気回路の構成例
【図13】第７実施形態について示す可変リアクタを用いた電気回路の構成例
【図14】第７実施形態における可変リアクタのリアクタンスの変化とダイオードの導通損の関係性を示す図
【図15】第８実施形態について示す可変リアクタを用いた電気回路の構成例
【図16】第９実施形態について示す可変リアクタを用いた電気回路の構成例
【図17】第１０実施形態について示す可変リアクタを用いた電気回路の構成例
【図18】第１１実施形態について示す可変リアクタを用いた電気回路の構成例
【発明を実施するための形態】
【0015】
以下、可変リアクタを使用した電気回路に係る幾つかの実施形態について図面を参照しながら説明する。なお、各実施形態において実質的に共通する部位には同一符号又は類似符号を付して説明する。
【0016】
（第１実施形態）
以下、第１実施形態について図１から図５を参照しながら説明する。図１に可変リアクタ１０の基本構成を示している。可変リアクタ１０は、入力端子１０ａ、出力端子１０ｃ、及び、制御端子１０ｂを備える。可変リアクタ１０は、これらの端子１０ａ～１０ｃの間にＬＣ直列共振回路１４、ＦＥＴ＿Ｑ１、ダイオードＤｉ及びシャントコンデンサＣｓを備える。本願においては、入力端子１０ａ及び出力端子１０ｃを「入出力端子１０ａ、１０ｃ」と称することもある。また入力端子１０ａ及び出力端子１０ｃの間を「入出力端子間１０ａ－１０ｃ」と称することもある。ＬＣ直列共振回路１４は、共振インダクタＬ０及び共振コンデンサＣ０を直列接続して構成され、例えばＭＨｚ帯の所定周波数にて共振特性を有している。ＦＥＴ＿Ｑ１は、ＬＣ直列共振回路１４にドレインソース間を直列に接続して構成されている。
以下、第１実施形態について図１から図５を参照しながら説明する。図１に可変リアクタ１０の基本構成を示している。可変リアクタ１０は、入力端子１０ａ、出力端子１０ｃ、及び、制御端子１０ｂを備える。可変リアクタ１０は、これらの端子１０ａ～１０ｃの間にＬＣ直列共振回路１４、ＦＥＴ＿Ｑ１、ダイオードＤｉ及びシャントコンデンサＣｓを備える。本願においては、入力端子１０ａ及び出力端子１０ｃを「入出力端子１０ａ、１０ｃ」と称することもある。また入力端子１０ａ及び出力端子１０ｃの間を「入出力端子間１０ａ－１０ｃ」と称することもある。ＬＣ直列共振回路１４は、共振インダクタＬ０及び共振コンデンサＣ０を直列接続して構成され、例えばＭＨｚ帯の所定周波数にて共振特性を有している。ＦＥＴ＿Ｑ１は、ＬＣ直列共振回路１４にドレインソース間を直列に接続して構成されている。
【0017】
ダイオードＤｉ及びシャントコンデンサＣｓは、ＦＥＴ＿Ｑ１のドレインソース間と並列接続されている。本実施形態におけるダイオードＤｉは、ＦＥＴ＿Ｑ１に対し外付けして構成されている例を示すが、ＦＥＴ＿Ｑ１に内蔵のボディダイオードにより代用していても良い。
【0018】
またシャントコンデンサＣｓについても、ＦＥＴ＿Ｑ１に対し外付けして構成されている例を示すが、ＦＥＴ＿Ｑ１に寄生する寄生容量により代用しても良いし、前述のダイオードＤｉに寄生する寄生容量により代用しても良い。また、シャントコンデンサＣｓとしての機能は、これらの外付けのコンデンサや前記した寄生容量の成分を組み合わせて構成されていても良い。
【0019】
可変リアクタ１０は、ＬＣ直列共振回路１４及びＦＥＴ＿Ｑ１のドレインソース間の直列接続回路を入出力端子間１０ａ－１０ｃに接続すると共に、ＦＥＴ＿Ｑ１のゲートを制御端子１０ｂに接続して構成されている。
【0020】
可変リアクタ１０の制御端子１０ｂには位相制御回路１２が接続されている。位相制御回路１２は、可変リアクタ１０の制御端子１０ｂに接続されるＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓを生成し、ＦＥＴ＿Ｑ１のゲートを駆動するゲート駆動回路として動作する。位相制御回路１２が、ＦＥＴ＿Ｑ１のゲートを駆動する際のゲート駆動電圧ｖｇｓのデューティ比は所定値（例えば、５０％）に固定されている。所定値は５０％と例示しているが、５０％を超えて設定されても、５０％未満に設定されていても良い。
【0021】
位相制御回路１２は、ＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓとして可変リアクタ１０の入力端子１０ａ及び出力端子１０ｃの間に通電される信号の入力電流ｉｒに対して位相が遅れる位相差φを有するように駆動する。本実施形態では、位相制御回路１２の機能により位相差φが可変可能になっている。
【0022】
可変リアクタ１０の入出力端子間１０ａ－１０ｃに入力される電圧ｖｒ、電流ｉｒの周波数、及び、ＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓの周波数は、前述のＬＣ直列共振回路１４の共振周波数と所定周波数（ＭＨｚ帯）にて同一に設定される。本願でいう同一とは、可変リアクタ１０の構成素子が理想的な動作をする場合の設定値を示すものであり、当該構成素子に誤差が存在する場合にはその誤差の影響を許容範囲内で含むことは当業者間の技術常識である。
【0023】
可変リアクタ１０を使用するときに、入出力端子間１０ａ－１０ｃに高周波の信号が入力される。この信号は、ＬＣ直列共振回路１４に通電されると共にＦＥＴ＿Ｑ１、シャントコンデンサＣｓ、及びダイオードＤｉに与えられる。位相制御回路１２は、ＦＥＴ＿Ｑ１のゲートを駆動することでシャントコンデンサＣｓ及びダイオードＤｉに流れる電流を制御する。
【0024】
図２に示す電気回路２０は可変リアクタ１０を用いると共に、所定周波数の高周波を電源供給する高周波電源２１を用いてインピーダンスが変動する負荷２２を駆動する構成例である。この図２に示す電気回路２０の構成例によれば、可変リアクタ１０に高周波電源２１から交流電源を入力させると共に、可変リアクタ１０をインピーダンスが変動する負荷２２に接続している。
【0025】
電気回路２０は、可変リアクタ１０と共に、位相検出回路１１、及び位相制御回路１２を備える。位相検出回路１１は、高周波電源２１から負荷２２の側を見た時の入力インピーダンスＺinのリアクタンスを検出するためのもので、例えば，高周波電源２１の出力電流ｉｏｕｔと高周波電源２１の出力電圧ｖｏｕｔの位相差θとしてリアクタンス成分を検出する。
【0026】
位相検出回路１１は、この検出結果を位相制御回路１２に出力する。位相制御回路１２は、位相検出回路１１の入力インピーダンスＺｉｎのリアクタンス成分の検出結果に基づいて可変リアクタ１０の入出力端子間１０ａ－１０ｃのインピーダンスＺｒを制御する。
【0027】
図３に示すように、位相制御回路１２は、位相検出回路１１により検出された高周波電源２１の出力電圧ｖｏｕｔと出力電流ｉｏｕｔとの位相差をゼロ（＝入力インピーダンスZinのリアクタンス成分がゼロ）とする条件となるように可変リアクタ１０の入出力端子間１０ａ－１０ｃのリアクタンスＸｒを制御する。このとき、位相制御回路１２はＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓを制御するが、このゲート駆動電圧ｖｇｓは入力端子１０ａに流れる入力電流ｉｒに対して位相差φを有するように制御される。
【0028】
位相差φは、可変リアクタ１０の入出力端子間１０ａ－１０ｃのインピーダンスＺｒの実部Ｒｅ（Ｚｒ）が予め定められた所定値以下となる条件を満たす範囲で虚部Ｉｍ（Ｚｒ）が可変可能に設定されることが望ましい。ここで、虚部Ｉｍ（Ｚｒ）が、可変リアクタ１０の入出力端子間１０ａ－１０ｃのリアクタンスＸｒに相当する。実部Ｒｅ（Ｚｒ）が所定値以下、例えば極力ゼロに近い条件を満たす範囲を考慮すると、ゲート駆動電圧ｖｇｓが、入力電流ｉｒに対して位相が遅れる位相差φを最小値２７０°且つ最大値３６０°の間で可変可能に設定することが望ましい。
【0029】
図４の中には、位相差φの変化に伴う可変リアクタ１０のインピーダンスＺｒの実部Ｒｅ（Ｚｒ）と虚部Ｉｍ（Ｚｒ）の変化を示している。発明者らは、位相差φが２７０°～３６０°の範囲にあるとき、ＦＥＴ＿Ｑ１はソフトスイッチングすることを明らかにしている。また、この時ＬＣ直列共振回路１４が所定周波数で共振していることを考慮すると、可変リアクタ１０のインピーダンスＺｒはドレインソース間インピーダンスＺｄｓ１と等しくなり、下記の（１）式にて表現できることを明らかにしている。
【0030】
【数1】
【0031】
この（１）式の中で、Ｖｄｓ１は、ＦＥＴ＿Ｑ１のドレインソース間電圧ｖｄｓをフーリエ級数展開した場合のｎ＝１の複素フーリエ係数であり、Ｉｒ１は、入力電流ｉｒをフーリエ級数展開した場合のｎ＝１の複素フーリエ係数を示している。また位相差φは、入力電流ｉｒとＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓの位相差を示している。
【0032】
（１）式の成立するφ＝２７０°～３６０°の範囲では、可変リアクタ１０のインピーダンスＺｒは、その実部Ｒｅ（Ｚｒ）が極めてゼロに近く、その虚部Ｉｍ（Ｚｒ）のみで表すことができ、これにより、可変リアクタ１０は容量性の純リアクタンスと見做すことができる。この（１）式が成立する範囲内にて位相差φを変化させることで、図４の下図に示すように容量性のリアクタンスの大きさを制御すると良い。
【0033】
なお図４中に示される結果は、ＦＥＴ＿Ｑ１におけるゲートソース間、ゲートドレイン間の寄生容量や抵抗が存在せず、ＬＣ直列共振回路１４は理想的な共振フィルタとして動作をすると見做した条件下の理想的なスイッチングをした場合の結果を示している。実際のＦＥＴ＿Ｑ１に適用した場合、寄生容量の大きさによって位相差φにオフセットを加減算することで調整することが望ましい。また、実際のＦＥＴやＬＣ直列共振回路１４を適用した場合は、ＦＥＴやＬＣ直列共振回路１４の抵抗が可変リアクタの実部Ｒｅ（Ｚｒ）として現れるため，実際に使用する部品は、出来るだけ抵抗が少ないことが望ましい。
【0034】
図５に位相差φの変化に伴う各部の波形のシミュレーション結果を示している。特に、ＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓ、入力電流ｉｒ、シャントコンデンサＣｓに流れる電流ｉｃ、ダイオードＤｉに流れる電流ｉＤｉ、ドレイン電流ｉｄｓ、ＦＥＴ＿Ｑ１のドレインソース間電圧ｖｄｓ、の関係を示している。
【0035】
位相制御回路１２は、ＦＥＴ＿Ｑ１のゲートに所定のデューティ比のゲート電圧を印加して準Ｅ級動作にてＦＥＴ＿Ｑ１を駆動する。このとき、ＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓがＦＥＴ＿Ｑ１の閾値電圧を超える区間では、ＦＥＴ＿Ｑ１にドレイン電流ｉｄｓが流れる。φ＝２６０°のｔ０～ｔ１、φ＝２７０°のｔ０ａ～ｔ１ａ、φ＝３１０°のｔ０ｂ～ｔ１ｂ、φ＝３６０°のｔ０ｃ～ｔ１ｃの区間参照。このとき、入力電流ｉｒがＦＥＴ＿Ｑ１のドレインに流れ込むため、ＦＥＴ＿Ｑ１のドレイン電流ｉｄｓは、所定周波数の入力電流ｉｒと同様に変化する。シャントコンデンサＣｓの端子間電圧はゼロとなるため電流ｉｃは流れない。
【0036】
その後、ゲート駆動電圧ｖｇｓがＦＥＴ＿Ｑ１の閾値電圧を下回る区間では、ＦＥＴ＿Ｑ１のドレイン電流ｉｄｓが遮断される。このため、入力電流ｉｒは、シャントコンデンサＣｓに流れ込み、電流ｉｃが変化する。φ＝２６０°のｔ１～ｔ０、φ＝２７０°のｔ１ａ～ｔ０ａ、φ＝３１０°のｔ１ｂ～ｔ０ｂ、φ＝３６０°のｔ１ｃ～ｔ０ｃの区間参照。
【0037】
２７０°≦位相差φ＜３６０°とされている場合、位相差φが比較的小さい場合でも大きい場合でも、ゲート駆動電圧ｖｇｓが正値からゼロとなるタイミングｔ１ａ、ｔ１ｂでは、入力電流ｉｒが正値となる。
【0038】
シャントコンデンサＣｓに電流ｉｃが正方向に流れると、当該シャントコンデンサＣｓの電圧が上昇し、ＦＥＴ＿Ｑ１のドレインソース間電圧ｖｄｓが上昇する。その後も入力電流ｉｒが正値で低下し続けると、シャントコンデンサＣｓに流れる電流ｉｃも低下するが、これに伴い、ＦＥＴ＿Ｑ１のドレインソース間電圧ｖｄｓが上昇し続ける。φ＝２７０°のｔ１ａ以降、φ＝３１０°のｔ１ｂ以降参照。
【0039】
入力電流ｉｒがゼロに達して負値になると、電流ｉｃも同様にゼロに達して負値になり、その後も低下し続ける。入力電流ｉｒが負値になれば、ＦＥＴ＿Ｑ１のドレインソース間電圧ｖｄｓは下降する。その後、ＦＥＴ＿Ｑ１のドレインソース間電圧ｖｄｓが低下しゼロに達すると電流ｉｃはゼロになる。φ＝２７０°のｔ１ａ→ｔ０ａ、φ＝３１０°のｔ１ｂ→ｔ０ｂ参照。
【0040】
位相差φ＝３１０°の例の場合、タイミングｔ２ｂ→ｔ０ｂにおいてＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓはＦＥＴ＿Ｑ１の閾値電圧を下回っており、ＦＥＴ＿Ｑ１はオフしている。この間、ダイオードＤｉに順方向電流が流れる。位相差φ＝３６０°の例の場合でも同様に、タイミングｔ１ｃ→ｔ０ｃにおいてＦＥＴ＿Ｑ１のゲート駆動電圧ｖｇｓはＦＥＴ＿Ｑ１の閾値電圧を下回っており、ＦＥＴ＿Ｑ１はオフしている。この間、ダイオードＤｉに順方向電流が流れる。
【0041】
位相差φ＝２７０°～３６０°の条件の場合、その後、位相制御回路１２が、ゲート駆動電圧ｖｇｓを再度上昇させてＦＥＴ＿Ｑ１をターンオンする際には、ドレイン電流ｉｄｓもドレインソース間電圧ｖｄｓもゼロになっている。このため、ＦＥＴ＿Ｑ１をソフトスイッチングでき、ＦＥＴ＿Ｑ１のターンオン時の損失を限りなくゼロに近づけることができる。
【0042】
なお、位相差φが２７０°～３６０°の条件の場合、位相差φが比較的小さいときには、入力電流ｉｒの１周期あたり、シャントコンデンサＣｓに通電される時間が長くなり、ドレインソース間電圧ｖｄｓの振幅が比較的大きくなる。逆に位相差φが比較的大きいときには、入力電流ｉｒの１周期あたり、シャントコンデンサＣｓに通電される時間が短くなり、ドレインソース間電圧ｖｄｓの振幅が比較的小さくなる。
【0043】
位相差φが２７０°～３６０°から外れた２６０°の条件の場合、図５の最左図のタイミングｔ０に示すように、ドレインソース間電圧ｖｄｓが低下しきる前にＦＥＴ＿Ｑ１にドレイン電流ｉｄｓが流れることになる(タイミングｔ０)。このとき、ドレインソース間電圧ｖｄｓがゼロに達する前にターンオンするため、ドレイン電流ｉｄｓには正の突入電流が発生し、ソフトスイッチングさせることができないが、ドレインソース間電圧ｖｄｓが所定以下に低下していれば損失を低減できる。
【0044】
このため、位相差φは必ずしも２７０°～３６０°の範囲でなくても良く、位相差φを０°～３０°、０°～４５°の範囲としても良いし、２７０°～３０°、２７０°～４５°の範囲としても良い。なお、位相差φが２７０°～３６０°の範囲内でも位相差φを大きくすればするほど、シャントコンデンサＣｓに流れる電流ｉｃの振幅を小さくでき、可変リアクタ１０のリアクタンスＸｒを低下させることができる。
【0045】
本実施形態によれば、入力電流ｉｒに対するゲート駆動電圧ｖｇｓの位相差φを可変可能にしているため、当該位相差φを変更することで可変リアクタ１０のリアクタンスＸｒを可変できる。可変リアクタ１０は、ＬＣ直列共振回路１４とダイオードＤｉ及びシャントコンデンサＣｓとにより構成でき、この結果、少ない部品数で構成できる。モータのような機械部品もないため体格を小さく構成できる。
【0046】
ＦＥＴ＿Ｑ１を準Ｅ級動作させることでソフトスイッチングできるため低損失化できる。ＬＣ直列共振回路１４を使用することでＦＥＴ＿Ｑ１のスイッチングに伴う高調波の発生を抑制できる。例えば、位相差φが２７０°～３６０°、又は０°～４５°程度の範囲に調整しても、可変リアクタ１０のインピーダンスＺｒの実部Ｒｅ（Ｚｒ）を低くできるようになり、広い整合範囲を得られる。
【0047】
（第２実施形態）
第２実施形態について図６から図８を参照しながら説明する。第２実施形態は、位相制御回路１２、及び、位相検出回路１１の具体例を説明する。図６に例示したように、位相制御回路１２は、矩形波発振器３０、抵抗Ｒｔｒ及びコンデンサＣｔｒ、直流遮断用のコンデンサＣｂ、バッファｂｆ１、Ｄフリップフロップ３１、Ｄフリップフロップ３１のＱ出力により駆動するドライバ３２、抵抗Ｒｂ１及びＲｂ２を直列接続して構成される抵抗分圧回路３３、その他、抵抗Ｒｃｈ１、Ｒｃｈ２、ダイオードＤｃｈ、コンデンサＣｃｈからなる周辺回路、を備えて構成される。抵抗Ｒｔｒ及びコンデンサＣｔｒは積分器３４を構成する。ドライバ３２の出力はＦＥＴ＿Ｑ１のゲートに接続される。
第２実施形態について図６から図８を参照しながら説明する。第２実施形態は、位相制御回路１２、及び、位相検出回路１１の具体例を説明する。図６に例示したように、位相制御回路１２は、矩形波発振器３０、抵抗Ｒｔｒ及びコンデンサＣｔｒ、直流遮断用のコンデンサＣｂ、バッファｂｆ１、Ｄフリップフロップ３１、Ｄフリップフロップ３１のＱ出力により駆動するドライバ３２、抵抗Ｒｂ１及びＲｂ２を直列接続して構成される抵抗分圧回路３３、その他、抵抗Ｒｃｈ１、Ｒｃｈ２、ダイオードＤｃｈ、コンデンサＣｃｈからなる周辺回路、を備えて構成される。抵抗Ｒｔｒ及びコンデンサＣｔｒは積分器３４を構成する。ドライバ３２の出力はＦＥＴ＿Ｑ１のゲートに接続される。
【0048】
積分器３４は、矩形波発振器３０により出力される矩形波を入力し、所定の時定数に応じて電圧の位相を遅相することで電圧波形を鈍らせ、直流遮断用のコンデンサＣｂを通じてＤフリップフロップ３１のクロック端子Ｃに入力させる。
【0049】
Ｄフリップフロップ３１は、Ｄ端子を電源Ｖｃｃにプルアップして構成される。抵抗Ｒｂ１、Ｒｂ２の分圧回路による分圧電圧は、バッファｂｆ１を通じてＤフリップフロップ３１のクロック端子Ｃに入力されている。また、Ｄフリップフロップ３１の／Ｑ端子及び／ＣＬＲ端子には周辺回路が接続されている。周辺回路は、抵抗Ｒｃｈ１、Ｒｃｈ２、ダイオードＤｃｈ、及びコンデンサＣｃｈなどを図示形態に組み合わせて構成される。
【0050】
図７に示すように、Ｄフリップフロップ３１は、クロック端子Ｃの入力電圧に同期して矩形波電圧をＱ端子から出力することになり、積分器３４から出力される矩形波電圧を鈍した三角波がバッファｂｆ１を介してクロック端子Ｃに入力される。また三角波は抵抗分圧回路３３によりバイアス調整される。これにより、三角波の電圧がバッファｂｆ１の入力閾値を超えるタイミングを変化させることができ、入力信号に対する出力信号の位相を変化させることができる。φ＝φ１、φ＝φ２の出力波形参照。
【0051】
これに伴い、Ｄフリップフロップ３１のＱ端子の立上りタイミングを進み側／遅れ側の両方に調整できる。この結果、位相制御回路１２は、積分器３４による積分結果に基づいて位相制御した結果を出力できる。
【0052】
図８に位相検出回路１１の構成例を示している。位相検出回路１１は、高周波電源２１の出力電流ｉｏｕｔをトランスＴｒｃの一次側コイルＴｒｃ１に電流ＩＬとして入力すると共に、高周波電源２１の出力電圧ｖｏｕｔをトランスＴｒｖの一次側コイルＴｒｖ１に電圧Ｖｓとして入力して検出すると共に、これらの電流ＩＬ及び電圧Ｖｓ間の位相差φを直流電圧Ｖｂに変換して検出するダブルバランスドミキサにより構成されている。
【0053】
ダブルバランスドミキサは、トランスＴｒｃの二次側コイルＴｒｃ２、及び、トランスＴｒｖの二次側コイルＴｒｖ２に接続された全波整流器Ｄｖを備えており、全波整流器Ｄｖにより二次側コイルＴｒｃ２、Ｔｒｖ２から出力される電圧Ｖｒ、Ｖｌを混合し、二次側コイルＴｒｃ２の中点に接続された抵抗Ｒｂ及びコンデンサＣｂの平滑回路により直流電圧Ｖｂを検出する。
【0054】
検出される直流電圧Ｖｂは、二次側コイルＴｒｃ２、Ｔｒｖ２の電圧の位相差θに依存して変化することから、直流電圧Ｖｂを検出することで、電流ＩＬ及び電圧Ｖｓの位相差を検出できる。このような位相制御回路１２及び位相検出回路１１の構成例を適用することで第１実施形態の構成を実現できる。なお、位相制御回路１２及び位相検出回路１１は、本実施形態に示した回路構成例に限定されるものではなく、他の回路構成例でも適用可能である。
【0055】
（第３実施形態）
第３実施形態の電気回路３２０について図９を参照しながら説明する。図９の右図に示すように、可変リアクタ１０を複数備えるように構成しても良い。このとき複数の可変リアクタ１０はそれらの入出力端子間１０ａ－１０ｃを直列接続して構成しても良い。このように接続することで、可変リアクタ１０に印加される電圧Ｖｒ１、Ｖｒ２をそれぞれ低減でき、ＦＥＴ＿Ｑ１のドレインソース間耐圧による設計条件を緩和できる。
第３実施形態の電気回路３２０について図９を参照しながら説明する。図９の右図に示すように、可変リアクタ１０を複数備えるように構成しても良い。このとき複数の可変リアクタ１０はそれらの入出力端子間１０ａ－１０ｃを直列接続して構成しても良い。このように接続することで、可変リアクタ１０に印加される電圧Ｖｒ１、Ｖｒ２をそれぞれ低減でき、ＦＥＴ＿Ｑ１のドレインソース間耐圧による設計条件を緩和できる。
【0056】
（第４実施形態）
第４実施形態の電気回路４２０について図１０を参照しながら説明する。図１０の右図に示すように、可変リアクタ１０を複数備えるように構成しても良い。このとき複数の可変リアクタ１０は、それらの入出力端子間１０ａ－１０ｃを並列接続して構成しても良い。このように接続することで、それぞれの可変リアクタ１０に流れる電流ｉｒ１、ｉｒ２を低減でき、ＦＥＴ＿Ｑ１のドレインソース間に流れる電流ｉｄｓの許容電流の設計条件を緩和できる。
第４実施形態の電気回路４２０について図１０を参照しながら説明する。図１０の右図に示すように、可変リアクタ１０を複数備えるように構成しても良い。このとき複数の可変リアクタ１０は、それらの入出力端子間１０ａ－１０ｃを並列接続して構成しても良い。このように接続することで、それぞれの可変リアクタ１０に流れる電流ｉｒ１、ｉｒ２を低減でき、ＦＥＴ＿Ｑ１のドレインソース間に流れる電流ｉｄｓの許容電流の設計条件を緩和できる。
【0057】
（第５実施形態）
第５実施形態の電気回路５２０について図１１を参照しながら説明する。図１１に示すように、可変リアクタ１０の入出力端子１０ａ、１０ｃと並列にインダクタＬａを接続して構成しても良い。このとき、並列共振回路を構成するため、インダクタＬａのリアクタンスは、可変リアクタ１０の最大リアクタンスと同等のリアクタンスを有するように構成すると良い。
第５実施形態の電気回路５２０について図１１を参照しながら説明する。図１１に示すように、可変リアクタ１０の入出力端子１０ａ、１０ｃと並列にインダクタＬａを接続して構成しても良い。このとき、並列共振回路を構成するため、インダクタＬａのリアクタンスは、可変リアクタ１０の最大リアクタンスと同等のリアクタンスを有するように構成すると良い。
【0058】
インダクタＬａのリアクタンスをＸＬとし、可変リアクタ１０のリアクタンスをＸｒとした場合、これらの並列共振回路のインピーダンスＺｒは、下記の（２）式のように表すことができる。
【0059】
【数2】
【0060】
原理的には、可変リアクタ１０のリアクタンスＸｒ＝０に調整したときに、インピーダンスＺｒの虚部(リアクタンス成分)はゼロとなり、可変リアクタ１０のリアクタンスＸｒ＝ＸＬに調整したときには、並列共振回路のインピーダンスの虚部は無限大となる。すなわち、このような電気回路５２０の構成によればインピーダンスＺｒの虚部の可変範囲を無限大にできる。
【0061】
（第６実施形態）
第６実施形態の電気回路６２０について図１２を参照しながら説明する。図１２に示すように、可変リアクタ１０の入出力端子１０ａ、１０ｃと並列にコンデンサＣａを接続して構成しても良い。このとき、コンデンサＣａのリアクタンスＸＣは、１／ωＣa（ω=２×π×電流irの周波数）により表すことができ、並列接続回路のインピーダンスＺｒの虚部は下記の（３－１）式のように表すことができる。
第６実施形態の電気回路６２０について図１２を参照しながら説明する。図１２に示すように、可変リアクタ１０の入出力端子１０ａ、１０ｃと並列にコンデンサＣａを接続して構成しても良い。このとき、コンデンサＣａのリアクタンスＸＣは、１／ωＣa（ω=２×π×電流irの周波数）により表すことができ、並列接続回路のインピーダンスＺｒの虚部は下記の（３－１）式のように表すことができる。
【0062】
【数3】
【0063】
この（３－１）式において、可変リアクタ１０のインピーダンスＺｒの虚部の調整可能範囲を０～－ｊ（１／２ωＣｓ）とすれば、並列接続回路のインピーダンスＺｒの虚部の調整可能範囲を下記の（３－２）式のように表すことができ、インピーダンスＺｒの虚部の可変範囲を適当な範囲に調整できる。
【数4】
【0064】
本実施形態によれば、可変リアクタ１０と並列にコンデンサＣａを追加することで可変リアクタ１０に流れる電流を低減できる。
【0065】
（第７実施形態）
第７実施形態の電気回路７２０について図１３及び図１４を参照しながら説明する。図１３に示すように、可変リアクタ１０の入出力端子１０ａ－１０ｃ間に直列にインダクタＬｂを接続して構成するようにしても良い。すなわち、図１３に示す電気回路７２０によれば、可変リアクタ１０の入力端子１０ａを通じて共振インダクタＬ０を接続しているが、共振インダクタＬ０に直列に追加して別途インダクタＬｂを接続している。
第７実施形態の電気回路７２０について図１３及び図１４を参照しながら説明する。図１３に示すように、可変リアクタ１０の入出力端子１０ａ－１０ｃ間に直列にインダクタＬｂを接続して構成するようにしても良い。すなわち、図１３に示す電気回路７２０によれば、可変リアクタ１０の入力端子１０ａを通じて共振インダクタＬ０を接続しているが、共振インダクタＬ０に直列に追加して別途インダクタＬｂを接続している。
【0066】
このように構成することで、図１４に示すように、インダクタＬｂ追加後の位相差φの可変範囲を狭くしており、インダクタＬｂのリアクタンスＸＬ分だけ入出力端子１０ａ－１０ｃ間のインピーダンスＺｒ’の虚部（リアクタンス成分）の可変範囲の最小値を大きくしている。共振インダクタＬ０に対し直列にインダクタＬｂを追加すると、ダイオードＤｉに多くの電流が流れる位相差φの条件を使用せずに済む。このため、ダイオードＤｉの導通損が高まる範囲内での位相差φの調整をせずに済むことになる。
【0067】
（第８実施形態）
第８実施形態の電気回路８２０について図１５を参照しながら説明する。図１５に示すように、可変リアクタ１０の入出力端子１０ａ、１０ｃに直列にコンデンサＣａ２を追加接続して構成しても良い。このとき、コンデンサＣａ２のリアクタンスＸＣ２は１／ωＣa2により表すことができ、直列接続回路のインピーダンスＺｒの虚部は下記の（４－１）式のように表すことができる。
第８実施形態の電気回路８２０について図１５を参照しながら説明する。図１５に示すように、可変リアクタ１０の入出力端子１０ａ、１０ｃに直列にコンデンサＣａ２を追加接続して構成しても良い。このとき、コンデンサＣａ２のリアクタンスＸＣ２は１／ωＣa2により表すことができ、直列接続回路のインピーダンスＺｒの虚部は下記の（４－１）式のように表すことができる。
【0068】
【数5】
【0069】
この（４－１）式において、可変リアクタ１０のインピーダンスＺｒの虚部の調整可能範囲を０～－ｊ（１／２ωＣｓ）とすれば、直列接続回路のインピーダンスＺｒの虚部の調整可能範囲を（４－２）式のように調整でき、インピーダンスＺｒの可変範囲を適当な範囲に調整できる。
【0070】
【数6】
【0071】
本実施形態によれば、可変リアクタ１０と直列にコンデンサＣａ２を追加することで可変リアクタ１０にかかる電圧を低減できる。
【0072】
（第９実施形態）
第９実施形態の電気回路９２０について図１６を参照しながら説明する。図１６に示す電気回路９２０は、インピーダンスが変動する負荷２２を駆動するように構成される。図１６に示す電気回路９２０は、可変リアクタ１０を高周波電源２１と負荷２２の間に直列に挿入するように構成している。負荷２２のインピーダンスをＲ＋ｊＸとすると、高周波電源２１から負荷２２の側を見た入力インピーダンスＺｉｎは、下記の（５）式のように示すことができる。
第９実施形態の電気回路９２０について図１６を参照しながら説明する。図１６に示す電気回路９２０は、インピーダンスが変動する負荷２２を駆動するように構成される。図１６に示す電気回路９２０は、可変リアクタ１０を高周波電源２１と負荷２２の間に直列に挿入するように構成している。負荷２２のインピーダンスをＲ＋ｊＸとすると、高周波電源２１から負荷２２の側を見た入力インピーダンスＺｉｎは、下記の（５）式のように示すことができる。
【0073】
【数7】
【0074】
またＸ＝Ｘｒとなるように、可変リアクタ１０のリアクタンスＸｒを制御することで、入力インピーダンスＺｉｎの虚部（リアクタンス成分）をゼロにすることで電力整合を図ることができ供給電力の低下を防ぐことができる。
【0075】
（第１０実施形態）
第１０実施形態の電気回路１０２０について図１７を参照しながら説明する。図１７に示す電気回路１０２０は、インピーダンスが変動する負荷２２を駆動するように構成される。図１７に示す電気回路１０２０は、可変リアクタ１０を負荷２２と並列に挿入するように構成している。負荷２２のインピーダンスをＲ＋ｊＸとすると、入力インピーダンスＺｉｎは、下記の（６）式のように示すことができる。
第１０実施形態の電気回路１０２０について図１７を参照しながら説明する。図１７に示す電気回路１０２０は、インピーダンスが変動する負荷２２を駆動するように構成される。図１７に示す電気回路１０２０は、可変リアクタ１０を負荷２２と並列に挿入するように構成している。負荷２２のインピーダンスをＲ＋ｊＸとすると、入力インピーダンスＺｉｎは、下記の（６）式のように示すことができる。
【0076】
【数8】
【0077】
ここで、下記の（７）式の条件を満たすように，可変リアクタ１０のリアクタンスＸｒを制御することで、入力インピーダンスＺｉｎの虚部(リアクタンス成分)をゼロにして電力整合を図ることができ、負荷２２への供給電力の低下を防ぐことができる。
【0078】
【数9】
【0079】
（第１１実施形態）
第１１実施形態について図１８を参照しながら説明する。図１８に示すように、２つの可変リアクタ１０とインダクタＬｃとをπ型に構成することでπ型自動整合回路５０を構成しても良い。π型自動整合回路５０は、入力インピーダンスＺｉｎを如何なるインピーダンスにも調整できる。ただし、π型自動整合回路５０の構成素子の発熱や耐圧の制約内に限る。
第１１実施形態について図１８を参照しながら説明する。図１８に示すように、２つの可変リアクタ１０とインダクタＬｃとをπ型に構成することでπ型自動整合回路５０を構成しても良い。π型自動整合回路５０は、入力インピーダンスＺｉｎを如何なるインピーダンスにも調整できる。ただし、π型自動整合回路５０の構成素子の発熱や耐圧の制約内に限る。
【0080】
高周波電源２１の出力インピーダンスと入力インピーダンスＺｉｎを一致させるように可変リアクタ１０のインピーダンスＺｒを制御することで、負荷２２への供給電力の低下を防ぐことができる。リアクタンスをゼロにするだけより実用的に構成できる。
【0081】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
前述したように、負荷２２が変動する送電システムなどへの適用が好適であり、例えば、非接触給電、誘導加熱システム、プラズマプロセス用の送電システムへの適用が考えられる。
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
前述したように、負荷２２が変動する送電システムなどへの適用が好適であり、例えば、非接触給電、誘導加熱システム、プラズマプロセス用の送電システムへの適用が考えられる。
【0082】
ゲート駆動電圧ｖｇｓは、矩形波のパルス電圧に限られず正弦波でも良い。矩形波のパルス電圧のゲート駆動波形のデューティ比はゲート電圧の閾値電圧に達する時間から決定されることが望ましいが、このデューティ比は５０％であっても良いし、５０％とは異なるデューティ比であっても良い。
【0083】
本発明は、前述した実施形態に準拠して記述したが、本発明は当該実施形態や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範畴や思想範囲に入るものである。
【符号の説明】
【0084】
図面中、１０は可変リアクタ、１１は位相検出回路（検出回路）、１２は位相制御回路（ゲート駆動回路）、１４はＬＣ直列共振回路、２０、３２０、４２０、５２０、６２０、７２０、８２０、９２０、１０２０、１１２０は電気回路、Ｑ１はＦＥＴ、Ｌ０は共振インダクタ、Ｃ０は共振コンデンサ、Ｄｉはダイオード、Ｃｓはシャントコンデンサ、Ｑ１はＦＥＴ、を示す。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】