特開 2023-12019 マルチＯＳシステムの異常管理システム、マルチＯＳシステムの異常管理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023012019

(43)【公開日】2023-01-25

(54)【発明の名称】マルチＯＳシステムの異常管理システム、マルチＯＳシステムの異常管理方法

(51)【国際特許分類】

   G06F 11/07 20060101AFI20230118BHJP

【ＦＩ】

G06F11/07 151

G06F11/07 140J

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2021115408

(22)【出願日】2021-07-13

(71)【出願人】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100092613

【弁理士】

【氏名又は名称】富岡 潔

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100210240

【弁理士】

【氏名又は名称】太田 友幸

(72)【発明者】

【氏名】斎賀 右悟

【テーマコード（参考）】

5B042

【Ｆターム（参考）】

5B042GA11

5B042GA13

5B042GA23

5B042JJ03

5B042KK13

(57)【要約】      （修正有）

【課題】いずれかのＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）側で異常管理を統一的に行ことで処理の簡略化・性能向上・異常出力の信頼性向上を図るマルチＯＳシステムの異常管理システム及び異常管理方法を提供する。
【解決手段】マルチコア対応「ＳｏＣ（Ｓｙｓｔｅｍ ＯＮ ａ Ｃｈｉｐ）」１０は、コア１３Ａ～１３Ｄ毎に別々のＯＳ１１、１２Ａ、１２Ｂを搭載したマルチＯＳシステムを構成し、ＯＳ１１、１２Ａ、１２Ｂ間通信によるデータ交換が行われる共有メモリ空間１４を備える。このシステムでは、ＯＳ１１側でのみ「ＳｏＣ」１０上の各デバイスに対して診断処理を行って異常状況を監視する。デバイスの異常を検知すれば、異常情報を前記共有メモリ空間１４に記述して異常コードを数字表示器に出力させる。
【選択図】図２

【特許請求の範囲】

【請求項1】

マルチコアプロセッサに対応した「ＳｏＣ（Ｓｙｓｔｅｍ ＯＮ ａ Ｃｈｉｐ）」を備え、
前記プロセッサのコア毎に別々のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を搭載したマルチＯＳシステムの異常管理システムであって、
前記ＯＳ間通信によるデータ交換が行われる共有メモリ空間を備え、
一方の前記ＯＳ側でのみ前記「ＳｏＣ」上の各デバイスに対して診断処理を行って異常状況を監視し、
前記デバイスの異常を検知すれば、異常情報を前記共有メモリ空間に記述して異常を出力する
ことを特徴とするマルチＯＳシステムの異常管理システム。

【請求項2】

他方の前記ＯＳは、自身のタスクに関する異常情報を前記共有メモリ空間に記述することで一方の前記ＯＳに通知する
ことを特徴とする請求項１記載のマルチＯＳシステムの異常管理システム。

【請求項3】

一方の前記ＯＳは、前記異常情報に応じて他方の前記ＯＳ側に制御情報を、
前記共有メモリ空間を用いて通知することを特徴とする請求項１または２記載のマルチＯＳシステムの異常管理システム。

【請求項4】

一方の前記ＯＳは、前記共有メモリ空間を定期的に確認し、前記異常情報が記述されていれば、数字表示器に異常コードを出力して表示する
ことを特徴とする請求項１～３のいずれか記載のマルチＯＳシステムの異常管理システム。

【請求項5】

マルチコアプロセッサに対応した「ＳｏＣ（Ｓｙｓｔｅｍ ＯＮ ａ Ｃｈｉｐ）」を備え、前記プロセッサのコア毎に別々のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を搭載し、
前記ＯＳ間通信によるデータ交換が行われる共有メモリ空間を備えたマルチＯＳシステムの異常管理方法であって、
一方の前記ＯＳ側でのみ前記「ＳｏＣ」上の各デバイスに対して診断処理を行って異常状況を監視するステップと、
前記デバイスの異常を検知すれば、異常情報を前記共有メモリ空間に記述して異常を出力するステップと、
を有することを特徴とすることを特徴とするマルチＯＳシステムの異常管理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マルチコアプロセッサ（マルチコアＣＰＵ）に対応した「ＳｏＣ（Ｓｙｓｔｅｍ ＯＮ ａ Ｃｈｉｐ）」を用いて、それぞれのコアに別々のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を搭載するマルチＯＳシステムに関する。

【背景技術】

【0002】

産業機器・家電製品などの組込みシステムには、マルチコアＣＰＵを搭載し、マルチコア対応「ＳｏＣ」を採用するケースが少なくない。マルチコアＣＰＵは、特許文献１，２に示すように、ＣＰＵ内に複数のコアを搭載し、搭載された各コアにより命令列を同時に独立に実行することができる。

【0003】

そのため、マルチコアＣＰＵ対応「ＳｏＣ」では、コア毎に複数のＯＳを搭載したマルチＯＳのシステム構成が可能となる。マルチＯＳシステム構成の場合、一般的に各ＯＳの異常管理および異常診断は、それぞれのＯＳ側にて行われ、割り込みや定周期などのタイミングで常時に診断が行われる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１５－１１８４９３

【特許文献2】特開２０１０－１４０１４６

【発明の概要】

【発明が解決しようとする課題】

【0005】

前述のようにマルチＯＳシステム構成は、各ＯＳで異常診断の診断処理が行われるため、異常の管理や異常出力のタイミングが複雑となり、システムの性能を損なうおそれがあった。

【0006】

特に異常診断の診断処理は、常に動作しているため、通信などを行うＯＳ処理ではコアの負荷が大きくなり、伝送遅延が発生し、システムの正当性が保てない場合がある。また、コアの負荷が大きくなるため、ＣＰＵの消費電力増大や温度上昇なども懸念される。

【0007】

さらにマルチＯＳシステム構成は、各ＯＳにて異常を検出したタイミングで数字表示器などへの異常コード表示や異常処理を行う。そのため、いずれかのＯＳに異常が発生した場合、各ＯＳにて異常発生したタイミングで数字表示器などへの異常コード出力が行われ、マルチＯＳシステムとして異常表示の整合性が取れていない場合があった。これではどのような異常が生じたのか分かり難く、異常出力の信頼性を損なうおそれがある。

【0008】

本発明は、このような従来の問題を解決するためになされ、いずれかのＯＳ側で異常管理を統一的に行ことで処理の簡略化・性能向上・異常出力の信頼性向上を図ることを解決課題としている。

【課題を解決するための手段】

【0009】

（１）本発明の一態様は、マルチコアプロセッサに対応した「ＳｏＣ（Ｓｙｓｔｅｍ ＯＮ ａ Ｃｈｉｐ）」を備え、
前記プロセッサのコア毎に別々のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を搭載したマルチＯＳシステムの異常管理システムであって、
前記ＯＳ間通信によるデータ交換が行われる共有メモリ空間を備え、
一方の前記ＯＳ側でのみ前記「ＳｏＣ」上の各デバイスに対して診断処理を行って異常状況を監視し、
前記デバイスの異常を検知すれば、異常情報を前記共有メモリ空間に記述して異常を出力することを特徴としている。

【0010】

（２）本発明の他の態様は、マルチコアプロセッサに対応した「ＳｏＣ（Ｓｙｓｔｅｍ ＯＮ ａ Ｃｈｉｐ）」を備え、前記プロセッサのコア毎に別々のＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）を搭載し、
前記ＯＳ間通信によるデータ交換が行われる共有メモリ空間を備えたマルチＯＳシステムの異常管理方法であって、
一方の前記ＯＳ側でのみ前記「ＳｏＣ」上の各デバイスに対して診断処理を行って異常状況を監視するステップと、
前記デバイスの異常を検知すれば、異常情報を前記共有メモリ空間に記述して異常を出力するステップと、を有することを特徴としている。

【発明の効果】

【0011】

本発明によれば、いずれかのＯＳ側で異常管理が統一的に行われるため、処理の簡略化・性能向上・異常出力の信頼性向上を図ることが可能となる。

【図面の簡単な説明】

【0012】

【図1】本発明の実施形態に係るマルチコア対応「ＳｏＣ」の構成図。

【図2】同 異常管理システムのタスク管理構成図。

【図3】同 異常監視プロセスのフローチャート。

【図4】同 数字表示プロセスのフローチャート。

【図5】同 通信タスク異常時プロセスのフローチャート。

【発明を実施するための形態】

【0013】

以下、本発明の実施形態に係るマルチＯＳシステムの異常管理システムを説明する。この異常管理システムは、主にマルチコア対応「ＳｏＣ」を用いた組み込み機器における異常管理・異常表示方式に関する。

【0014】

ここではＣＰＵの各コアに別々のＯＳを搭載するマルチＯＳシステムを採用し、一方のＯＳは自身の異常管理と他方のＯＳの異常管理を実行する。すなわち、前述のようにマルチＯＳシステムによる異常管理は、一般的に各ＯＳにより実行されている。

【0015】

これにより各ＯＳで異常表示の出力方法や出力タイミングなどが異なる場合が生じ、処理が複雑となるおそれがある。そこで、前記異常管理システムでは、一方のＯＳ側で異常管理を統一的に実行する。

【0016】

≪構成例≫
図１中の１０は、前記異常管理システムが対象とするマルチコア対応「ＳｏＣ」を示している。この「ＳｏＣ」１０は、４コア１３Ａ～１３Ｄを搭載したマルチＣＰＵと、各コア１３Ａ～１３Ｄ間のデータ交換用の共有メモリ空間（ＤＤＲメモリ）１４とを備えている。

【0017】

具体的にはコア１３Ａ,１３Ｂは、ＳＭＰ（Ｓｙｍｍｅｔｒｉｃ Ｍｕｌｔｉ Ｐｒｏｃｅｓｓｉｎｇ）により１つの情報処理用ＯＳ「ＬｉｎｕＸ（登録商標）等」１１を実装（搭載）する。また、コア１３Ｃ，１３Ｄのそれぞれにリアルタイム処理用ＯＳ「μＣ３（登録商標）」１２Ａ，１２Ｂを実装する。

【0018】

また、共有メモリ空間１４は、前記各ＯＳ１１，１２Ａ，１２Ｂ間通信によるデータ交換に用いられる。すなわち、前記各ＯＳ１１，１２Ａ，１２Ｂは共有メモリ空間１４にてシステムを構成するためのデータを交換する。

【0019】

このとき共有メモリ空間１４は、前記ＯＳ１１，１２Ａ，１２Ｂ間の制御情報の通知に用いられる制御データ領域１４ａと、異常情報（異常データ）が記述される異常管理データ領域１４ｂとを備えている（図２参照）。

【0020】

なお、前記「ＳｏＣ」１０上には、共有メモリ空間１４のほかに各種メモリ（ＤＭ１６，ＰＭ１７，ＦＬＡＳＨ（登録商標）１８，ＣＦＡＳＴ１９）などが構成されている。

【0021】

≪タスク管理≫
図２に基づき前記異常管理システムのタスク管理構成を説明する。前記各ＯＳ１１，１２Ａ，１２Ｂの個々の機能を満足させるため、複数のタスクが実装されている。

【0022】

具体的には前記ＯＳ１１には、数字表示プロセスＰ１・異常監視プロセスＰ２・その他のプロセスＰ３－１～Ｐ３－ｎが実装されている。一方、前記ＯＳ１２Ａ，１２Ｂは、通信タスクＴ１－１，Ｔ１－２・その他のタスクＴ３－１～Ｔ３－ｎ・Ｔ４－１～Ｔ４－ｎが実装されている。

【0023】

（１）異常監視プロセスＰ２
前記ＯＳ１２Ａ，１２Ｂは、通信タスクＴ１－１，Ｔ１－２を主なタスクとし、従来設けられていた異常監視タスクＴ２－１，Ｔ２－２は実装されていない。

【0024】

すなわち、従来、前記ＯＳ１２Ａ，１２Ｂ側で実施していた異常診断の機能は、前記ＯＳ１１側に診断アルゴリズムが移植されている。これにより前記ＯＳ１１に異常監視プロセスＰ２が実装され、「ＳｏＣ」１０の各デバイスに対して異常診断が実施され、その異常状況の監視が行われる。

【0025】

そのため、前記ＯＳ１２Ａ，１２Ｂ側では、各デバイスの異常診断は一切行われず、主に自身の通信タスクＴ１－１，Ｔ１－２を行う。このとき前記ＯＳ１１は、異常診断により異常の発生を検知すれば、異常情報（異常データ）を異常管理データ領域１４ｂに記述する。

【0026】

この異常情報は、発生順に異常管理データ領域１４ｂに記述され、異常コード・異常の発生日時などを含めることができる。この異常コードは、事前に診断対象の異常内容毎に数値化された情報とする。

【0027】

なお、前記ＯＳ１２Ａ，１２Ｂは、通信タスクＴ１－１，Ｔ１－２にて通信処理の異常を検知すれば、共有メモリ空間１４上の異常管理データ領域１４ｂに異常情報を記述して前記ＯＳ１１側に通知する。

【0028】

（２）数字表示プロセスＰ１
数字表示プロセスＰ１は、異常監視プロセスＰ２と同様に前記ＯＳ１１だけに実装され、前記ＯＳ１２Ａ，１２Ｂには実装されていない。したがって、数字表示プロセスＰ１は、前記ＯＳ１１側でのみ行われ、前記ＯＳ１２Ａ，１２Ｂ側では行われない。

【0029】

具体的には前記ＯＳ１１は、事前に定められた一定の周期で定期的に異常管理データ領域１４ｂを確認し、異常情報の有無を検知する。確認の結果、異常管理データ領域１４ｂに異常情報が記述されていれば、異常情報の記述順（異常の発生順）に異常コードを数字表示器２０に表示する。このとき異常コードと併せて異常の発生日時を表示することもできる。

【0030】

なお、前記ＯＳ１１のその他のプロセスＰ３－１～Ｐ３－ｎの一例として、
異常コードの表示後に共有メモリ空間１４を用いて前記ＯＳ１２Ａ，１２Ｂ側にデバイス等の制御情報を通知することができる。この制御情報は、前記ＯＳ１２Ａ，１２Ｂ側のデバイス制御等に必要な情報も含まれる。例えばＯＳ１２Ａ，１２Ｂ側に制御情報（ＡＯ，ＤＯ）を通知し、下位に繋がっている現場機器や制御端末に対して制御命令を出力する。

【0031】

≪動作処理ステップ≫
図３～図５に基づき前記異常管理システム１０の動作処理ステップを説明する。ここでは前記異常管理システム１０は図２に示すタスク管理構成を有し、図３および図４の動作処理ステップは前記ＯＳ１１により実行される一方、図５の動作処理ステップは前記ＯＳ１２Ａ，１２Ｂにより実行される。

【0032】

（１）図３に基づき異常監視プロセスＰ２による診断処理を説明する。まず、電源投入により（Ｓ０１）、前記組込み機器のハードウェアが起動し（Ｓ０２）、前記ＯＳ１１が起動して各種の初期化処理が行われる（Ｓ０３）。

【0033】

つぎに前記ＯＳ１１の異常監視プロセスＰ２が動作を開始し、各デバイスの異常状況が監視される（Ｓ０４）。このとき前記ＯＳ１１は、前記診断アルゴリズムにしたがって各デバイスを診断し（Ｓ０５）、各デバイスの異常の有無を確認する（Ｓ０６）。

【0034】

確認の結果、異常が有れば異常管理データ領域１４ｂに異常情報を記述し、異常管理データ領域１４ｂの記述情報を更新する（Ｓ０７）。一方、異常が無ければＳ０４に戻って異常状況の監視を継続する。

【0035】

（２）図４に基づき数字表示プロセスＰ１の動作処理ステップを説明する。ここではＳ０１～Ｓ０３と同様に電源投入により（Ｓ１１）、前記組込み機器のハードウェアが起動し（Ｓ１２）、前記ＯＳ１１が起動して各種の初期化処理が行われる（Ｓ１３）。

【0036】

その後、前記ＯＳ１１の数字表示プロセスＰ１が動作を開始し（Ｓ１４）、異常管理データ領域１４ｂに異常データが記述されているか否かが確認される（Ｓ１５）。確認の結果、異常管理データ領域１４ｂに異常情報の記述があれば、異常コードを発生順に数字表示器２０に表示させる（Ｓ１６）。一方、異常情報の記述が無ければ、Ｓ１４に戻って定期的に異常管理データ領域１４ｂを確認する。

【0037】

（３）最後に図５に基づき通信タスクＴ１－１，Ｔ１－２の動作処理ステップを説明する。ここではＳ０１，Ｓ０２，Ｓ１１，Ｓ１２と同様に電源投入により（Ｓ２２）、前記組込み機器のハードウェアが起動する（Ｓ２２）。

【0038】

その後、前記ＯＳ１２Ａ，１２Ｂが起動し（Ｓ２３）、通信タスクＴ１－１，Ｔ１－２が動作して（Ｓ２４）、それぞれ通信処理が行われる。このとき通信処理の異常の有無が確認される（Ｓ２５）。

【0039】

確認の結果、通信処理の異常が検出されれば、異常管理データ領域１４ｂに異常情報を記述して保存する（Ｓ２６）。ここで保存された異常情報はＳ１５のチェック時に前記ＯＳ１１に確認され、これにより前記ＯＳ１２Ａ，１２Ｂの通信処理の異常が前記ＯＳ１１に通知される。

【0040】

一方、異常が検出されなければ、通信タスクＴ１－１，Ｔ１－２の通信処理が継続される（Ｓ２４）。このような前記異常管理システムの動作処理ステップによれば、以下に示す効果（Ａ）～（Ｅ）が得られる。

【0041】

（Ａ）すなわち、「ＳｏＣ」１０の各デバイスの異常診断は、前記ＯＳ１２Ａ，１２Ｂ側では行われず、前記ＯＳ１１側の異常監視プロセスＰ２により行われる。その結果、マルチコア対応のマルチＯＳ構成システムとして動作させる場合、一方の前記ＯＳ１１のみでシステム全体の各デバイスの異常管理ができる。

【0042】

（Ｂ）前記異常管理システムによれば、前記ＯＳ１１のみで各デバイスの異常管理が可能なため、処理の簡略化・性能向上を図ることができる。特に通信タスクＴ１－１，Ｔ１－１を実行する前記ＯＳ１２Ａ，１２Ｂ側において、各デバイスの異常診断処理をする必要がないため、コア１３Ｃ，１３Ｄの負荷を軽減でき、通信機能への影響を抑制することが可能となる。

【0043】

この点で伝送遅延の発生を減少させることができる。なお、コア１３Ｃ，１３Ｄの負荷が軽減されるため、その電力消費量が削減でき、またＣＰＵ温度の上昇を抑えることも可能となる。

【0044】

（Ｃ）異常コードの出力は、前記ＯＳ１２Ａ，１２Ｂ側では行われず、前記ＯＳ１１側の数字表示プロセスにより行われる。この点で異常コード出力をシステム全体で統一的に実行可能となる。また、前記ＯＳ１１側の数字表示プロセスＰ１により前記ＯＤ１２Ａ，１２Ｂ側の異常コードを出力するため、システム全体として異常表示の整合性を図ることが可能となる。

【0045】

（Ｄ）Ｓ０７，Ｓ２６で共有メモリ空間１４の異常管理データ領域１４ｂに異常データが記述されるため、前記各ＯＳ１１，１２Ａ，１２Ｂのそれぞれで各デバイスの異常および通信異常を共有することが可能となる。

【0046】

（Ｅ）異常監視プロセスＰ２で検出した異常により前記ＯＳ１２Ａ，１２Ｂ側の制御が必要な場合、前記ＯＳ１１は共有メモリ空間１４を用いて前記ＯＳ１２Ａ，１２Ｂ側にデバイス等の制御情報を通知でき、この点で簡単な解決が図れる。

【0047】

なお、本発明は、前記実施形態に限定されるものではなく、各請求項に記載された範囲内で変形して実施することができる。例えば前記異常管理システム１０のマルチコアＣＰＵは、クアッドコアに限らず、デュアルコア・ヘキサコア・オクタコアなどでもよいものとする。

【符号の説明】

【0048】

１０…マルチコア対応「ＳｏＣ」
１１，１２Ａ，１２Ｂ…ＯＳ
１３Ａ～１３Ｃ…コア
１４…共有メモリ空間
１４a…制御データ領域
１４ｂ…異常管理データ領域
１６…ＤＭ
１７…ＰＭ
１８…ＦＬＡＳＨ
１９…ＣＦＡＳＴ
Ｐ１…数字表示プロセス
Ｐ２…異常監視プロセス
Ｐ３－１～Ｐ３－ｎ…その他のプロセス
Ｔ１－１，Ｔ１－２…通信タスク
Ｔ３－１～Ｔ３－ｎ，Ｔ４－１～Ｔ４－ｎ…その他のタスク

【図1】

【図2】

【図3】

【図4】

【図5】