知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023120887
(43)【公開日】2023-08-30
(54)【発明の名称】デジタル移相器
(51)【国際特許分類】
H01P 1/18 20060101AFI20230823BHJP
H03H 7/20 20060101ALI20230823BHJP
【ＦＩ】
H01P1/18
H03H7/20 Z
【審査請求】有
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022024007
(22)【出願日】2022-02-18
(11)【特許番号】
(45)【特許公報発行日】2022-05-27
(71)【出願人】
【識別番号】000005186
【氏名又は名称】株式会社フジクラ
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100169764
【弁理士】
【氏名又は名称】清水 雄一郎
(74)【代理人】
【識別番号】100206081
【弁理士】
【氏名又は名称】片岡 央
(74)【代理人】
【識別番号】100188891
【弁理士】
【氏名又は名称】丹野 拓人
(72)【発明者】
【氏名】上道 雄介
【テーマコード（参考）】
5J012
【Ｆターム（参考）】
5J012GA13
(57)【要約】
【課題】多列構造かつ列間接続構造において列間で隣り合うデジタル移相回路の相互干渉を抑制する。
【解決手段】信号線路、信号線路の両側に設けられた一対の内側線路、内側線路の外側に各々設けられた一対の外側線路、内側線路及び外側線路の各一端に接続された第１の接地導体、外側線路の各他端に接続された第２の接地導体、内側線路の各他端と第２の接地導体との間に設けられる一対の電子スイッチを備えた複数のデジタル移相回路が縦続接続されてなるデジタル移相器であって、複数のデジタル移相回路は前列と後列とからなる多列構造、また前列の外側線路と後列の外側線路とが接続される列間接続構造を備え、後列の最上流デジタル移相回路の入力端までのデジタル移相回路の個数は、前列の最上流デジタル移相回路の入力信号の位相と後列の最上流デジタル移相回路の入力信号の位相とが逆相になるように設定される。
【選択図】図１
【解決手段】信号線路、信号線路の両側に設けられた一対の内側線路、内側線路の外側に各々設けられた一対の外側線路、内側線路及び外側線路の各一端に接続された第１の接地導体、外側線路の各他端に接続された第２の接地導体、内側線路の各他端と第２の接地導体との間に設けられる一対の電子スイッチを備えた複数のデジタル移相回路が縦続接続されてなるデジタル移相器であって、複数のデジタル移相回路は前列と後列とからなる多列構造、また前列の外側線路と後列の外側線路とが接続される列間接続構造を備え、後列の最上流デジタル移相回路の入力端までのデジタル移相回路の個数は、前列の最上流デジタル移相回路の入力信号の位相と後列の最上流デジタル移相回路の入力信号の位相とが逆相になるように設定される。
【選択図】図１
【特許請求の範囲】
【請求項1】
信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた複数のデジタル移相回路が縦続接続されてなるデジタル移相器であって、
前記複数のデジタル移相回路は、所定の接続回路を介して接続されることにより前列と後列とからなる多列構造を備えるとともに、少なくとも列間方向に隣り合う前記前列の前記外側線路と前記後列の前記外側線路とが所定の接地パターンによって接続される列間接続構造を備え、
前記後列の最上流デジタル移相回路の入力端までの前記デジタル移相回路の個数は、前記前列最上流デジタル移相回路に入力される信号の位相と前記後列最上流デジタル移相回路に入力される信号の位相とが逆相になるように設定されるデジタル移相器。
前記複数のデジタル移相回路は、所定の接続回路を介して接続されることにより前列と後列とからなる多列構造を備えるとともに、少なくとも列間方向に隣り合う前記前列の前記外側線路と前記後列の前記外側線路とが所定の接地パターンによって接続される列間接続構造を備え、
前記後列の最上流デジタル移相回路の入力端までの前記デジタル移相回路の個数は、前記前列最上流デジタル移相回路に入力される信号の位相と前記後列最上流デジタル移相回路に入力される信号の位相とが逆相になるように設定されるデジタル移相器。
【請求項2】
前記信号の周波数帯域が２４～３０ＧＨｚの場合には、前記個数は８～１４である請求項１に記載のデジタル移相器。
【請求項3】
前記第１の接地導体及び前記第２の接地導体の両方又は一方において、前記外側線路と前記内側線路との間及び前記外側線路の少なくとも一方は多層構造で形成されている場合には、前記個数は８～１４である請求項２に記載のデジタル移相器。
【請求項4】
前記信号線路から前記内側線路までの距離が１０μｍ未満に設定されている場合には、前記個数は８～１２である請求項２に記載のデジタル移相器。
【請求項5】
前記デジタル移相回路は、上部電極が前記信号線路に接続され、下部電極が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサを備える請求項１～４のいずれか一項に記載のデジタル移相器。
【請求項6】
前記デジタル移相回路は、前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチをさらに備える請求項５に記載のデジタル移相器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、デジタル移相器に関する。
【背景技術】
【0002】
下記非特許文献１には、マイクロ波、 準ミリ波あるいはミリ波を対象とするデジタル制御型の移相回路（デジタル移相回路）が開示されている。このデジタル移相回路は、非特許文献１の図２に示されているように、信号線路（signal line）、当該信号線路の両側に設けられた一対の内側線路（inner lines）、一対の内側線路の外側に各々設けられた一対の外側線路（outer lines）、一対の内側線路及び一対の外側線路の各一端に接続された第１接地バー、一対の外側線路の各他端に接続された第２接地バー、一対の内側接路の各他端と第２接地バーとの間に各々設けられる一対のＮＭＯＳスイッチ等を備える。
【0003】
このようなデジタル移相回路は、信号線路における信号波の伝送に起因して一対の内側線路あるいは一対の外側線路に流れるリターン電流を一対のＮＭＯＳスイッチの開／閉に応じて切り替えることにより、動作モードを低遅延モードと高遅延モードとに切り替える。すなわち、デジタル移相回路は、一対の内側線路にリターン電流が流れる場合に動作モードが低遅延モードとなり、一対の外側線路にリターン電流が流れる場合に動作モードが高遅延モードとなる。
【先行技術文献】
【非特許文献】
【0004】
【非特許文献1】A Ka-band Digitally-Controlled Phase Shifter with sub-degree Phase Precision (2016,IEEE,RFIC)
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、上記デジタル移相回路は、例えばフェイズドアレイアンテナを用いた基地局等に適用されるものであり、実際には多数が縦続接続された状態で半導体基板上に実装される。すなわち、上記デジタル移相回路は、実際の移相器の構成における単位ユニットであり、各段を構成する数十個が縦続接続されることによってデジタル移相器を構成する。このデジタル移相器は、各段の単位ユニットが各々に低遅延モードあるいは高遅延モードに設定されることにより、全体として複数の移相量を実現する。
【0006】
このようなデジタル移相器を半導体基板上に実装する場合、実装スペース等の制約によって複数のデジタル移相回路（単位ユニット）を多列状態に配置する場合がある。そして、このような多列構造のデジタル移相器では、接地される線路つまり列間で隣り合う２つの外側線路や列間で隣り合う第１接地バー及び第２接地バーを相互に接続して一体の接地パターンとする場合がある。このような多列構造かつ列間接続構造のデジタル移相器では、列間で隣り合うデジタル移相回路の相互干渉が発生するので当該相互干渉を極力抑制する必要がある。
【0007】
本発明は、上述した事情に鑑みてなされたものであり、多列構造かつ列間接続構造において列間で隣り合うデジタル移相回路の相互干渉を抑制することが可能なデジタル移相器の提供を目的とするものである。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明では、デジタル移相器に係る第１の解決手段として、信号線路、当該信号線路の両側に設けられた一対の内側線路、当該内側線路の外側に各々設けられた一対の外側線路、前記内側線路及び前記外側線路の各一端に接続された第１の接地導体、前記外側線路の各他端に接続された第２の接地導体、前記内側線路の各他端と前記第２の接地導体との間に各々設けられる一対の電子スイッチを少なくとも備えた複数のデジタル移相回路が縦続接続されてなるデジタル移相器であって、前記複数のデジタル移相回路は、所定の接続回路を介して接続されることにより前列と後列とからなる多列構造を備えるとともに、少なくとも列間方向に隣り合う前記前列の前記外側線路と前記後列の前記外側線路とが所定の接地パターンによって接続される列間接続構造を備え、前記後列の最上流デジタル移相回路の入力端までの前記デジタル移相回路の個数は、前記前列最上流デジタル移相回路に入力される信号の位相と前記後列最上流デジタル移相回路に入力される信号の位相とが逆相になるように設定される、という手段を採用する。
【0009】
本発明では、デジタル移相器に係る第２の解決手段として、上記第１の解決手段において、前記信号の周波数帯域が２４～３０ＧＨｚの場合には、前記個数は８～１４である、という手段を採用する。
【0010】
本発明では、デジタル移相器に係る第３の解決手段として、上記第２の解決手段において、前記第１の接地導体及び前記第２の接地導体の両方又は一方において、前記外側線路と前記内側線路との間及び前記外側線路の少なくとも一方は多層構造で形成されている場合には、前記個数は８～１４である、という手段を採用する。
【0011】
本発明では、デジタル移相器に係る第４の解決手段として、上記第２の解決手段において、前記信号線路から前記内側線路までの距離が１０μｍ未満に設定されている場合には、前記個数は８～１２である、という手段を採用する。
【0012】
本発明では、デジタル移相器に係る第５の解決手段として、上記第１～第４のいずれかの解決手段において、前記デジタル移相回路は、上部電極が前記信号線路に接続され、下部電極が前記第１の接地導体及び前記第２の接地導体の少なくとも一方に接続されるコンデンサを備える、という手段を採用する。
【0013】
本発明では、デジタル移相器に係る第６の解決手段として、上記第５の解決手段において、前記デジタル移相回路は、前記コンデンサの下部電極と前記第１の接地導体及び前記第２の接地導体の少なくとも一方との間にコンデンサ用電子スイッチをさらに備える、という手段を採用する。
【発明の効果】
【0014】
本発明によれば、多列構造かつ列間接続構造において列間で隣り合うデジタル移相回路の相互干渉を抑制することが可能なデジタル移相器を提供することが可能である。
【図面の簡単な説明】
【0015】
【図1】本発明の第１実施形態に係るデジタル移相器Ａ１の構成を示す正面図である。
【図2】本発明の第１実施形態におけるデジタル移相回路Ｂの機能構成を示す概念図である。
【図3】本発明の第１実施形態におけるデジタル移相回路Ｂにおいて、高遅延モード時のリターン電流の通電経路を示す模式図である。
【図4】本発明の第１実施形態におけるデジタル移相回路Ｂにおいて、低遅延モード時のリターン電流の通電経路を示す模式図である。
【図5】本発明の第１実施形態に係るデジタル移相器Ａ１の特性を解析するための解析モデルである。
【図6】本発明の第２実施形態に係るデジタル移相器Ａ２の構成を示す正面図である。
【図7】本発明の第２実施形態におけるデジタル移相回路Ｂａの機能構成を示す概念図である。
【発明を実施するための形態】
【0016】
以下、図面を参照して、本発明の実施形態について説明する。
〔第１実施形態〕
最初に、本発明の第１実施形態について説明する。第１実施形態に係るデジタル移相器Ａ１は、図１に示すように、マイクロ波、 準ミリ波あるいはミリ波等の信号（高周波信号）を入力とし、所定の移相量だけ位相シフトした高周波信号を外部に出力する高周波回路である。
〔第１実施形態〕
最初に、本発明の第１実施形態について説明する。第１実施形態に係るデジタル移相器Ａ１は、図１に示すように、マイクロ波、 準ミリ波あるいはミリ波等の信号（高周波信号）を入力とし、所定の移相量だけ位相シフトした高周波信号を外部に出力する高周波回路である。
【0017】
このデジタル移相器Ａ１は、図１に示すように、複数（ｎ個）のデジタル移相回路Ｂ１～Ｂｎ、一対の接続回路Ｃ１，Ｃ２及び接地パターンＤを備える。なお、本実施形態において、上記「ｎ」は自然数である。また、以下の「ｉ」は２以上かつｎ以下の自然数である。
【0018】
ｎ個（複数）のデジタル移相回路Ｂ１～Ｂｎは、図示するように一対の接続回路Ｃ１，Ｃ２を介して二列（多列）に配置されている。すなわち、第１実施形態に係るデジタル移相器Ａ１は、一対の接続回路Ｃ１，Ｃ２を用いた複数のデジタル移相回路Ｂ１～Ｂｎに関する多列構造を備える。なお、図１に示す二列構造は多列構造の一例であり、三列以上であってもよい。
【0019】
詳細については後述するが、デジタル移相回路Ｂ１～Ｂｎは、代表としてデジタル移相回路Ｂ１に示すように、信号線路１、２つの内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、２つの外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、２つの接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）等を備えている。
【0020】
デジタル移相器Ａ１において、高周波信号の伝送方向は、第１のデジタル移相回路Ｂ１から第ｎのデジタル移相回路Ｂｎに向かう方向である。第１のデジタル移相回路Ｂ１は、高周波信号の伝送方向において最上流（最前段）に位置し、第ｎのデジタル移相回路Ｂｎは、高周波信号の伝送方向において最下流（最後段）に位置している。
【0021】
ｎ個のデジタル移相回路Ｂ１～Ｂｎのうち、第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂｉ－１は、前列（第１列）を構成しており、直線状に縦続接続されている。一方、第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎは、後列（第２列）を構成しており、直線状に縦続接続されている。前列（第１列）と後列（第２列）とは、一対の接続回路Ｃ１，Ｃ２及び第ｉのデジタル移相回路Ｂｉを介して略平行に設けられている。
【0022】
前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂｉ－１において、列方向に隣り合う信号線路１は、一列に直列接続されている。また、後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎにおいて、列方向に隣り合う信号線路１は、一列に直列接続されている。
【0023】
また、前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂｉ－１において、列方向に隣り合う第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂは、一列に直列接続されている。また、後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎにおいて、列方向に隣り合う第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂは、一列に直列接続されている。
【0024】
また、前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂｉ－１において、列方向に隣り合う第１の接地導体４ａと第２の接地導体４ｂとは、相互に接続されている。また、後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎにおいて、列方向に隣り合う第１の接地導体４ａと第２の接地導体４ｂとは、相互に接続されている。
【0025】
前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂｉ－１と後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎとは、列間で隣り合う関係にある。列間で隣り合う関係の前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂｉ－１と後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎとは、列間方向に隣り合う第１の外側線路３ａ同士、第１の接地導体４ａと第２の接地導体４ｂ及び第２の接地導体４ｂと第１の接地導体４ａのうち少なくとも１つが接地パターンＤを介して相互接続されている。
【0026】
すなわち、接地パターンＤは、電気的に接地されており、列間方向に隣り合う第１の外側線路３ａ同士、第１の接地導体４ａと第２の接地導体４ｂ及び第２の接地導体４ｂと第１の接地導体４ａのうち少なくとも１つを相互接続する。このような接地パターンＤを備えるデジタル移相器Ａ１は、列間接続構造を備える。
【0027】
ここで、第１実施形態に係るデジタル移相器Ａ１は、ｎ個のデジタル移相回路Ｂ１～Ｂｎのうち、第ｉのデジタル移相回路Ｂｉが前列（第１列）及び後列（第２列）を構成しておらず、一対の接続回路Ｃ１，Ｃ２に挟まれた状態で配置されている。ただし、この第ｉのデジタル移相回路Ｂｉについては、前列（第１列）を構成するように配置してもよい。
【0028】
一対の接続回路Ｃ１，Ｃ２は、前列（第１列）と後列（第２列）とを平行な状態で接続する回路である。一対の接続回路Ｃ１，Ｃ２のうち、第１の接続回路Ｃ１は、図示するように前列（第１列）において最後段に位置する第ｉ－１のデジタル移相回路Ｂｉ－１と第ｉのデジタル移相回路Ｂｉとを接続する。この第１の接続回路Ｃ１は、図示するように５つの個別接続線路Ｅ１，Ｅ２ａ，Ｅ２ｂ，Ｅ３ａ，Ｅ３ｂを備える。
【0029】
これら個別接続線路Ｅ１，Ｅ２ａ，Ｅ２ｂ，Ｅ３ａ，Ｅ３ｂのうち、第１の個別接続線路Ｅ１は、第ｉ－１のデジタル移相回路Ｂｉ－１における信号線路１の出力端（一端）と第ｉのデジタル移相回路Ｂｉにおける信号線路１の入力端（他端）とを接続する帯状導体である。この第１の個別接続線路Ｅ１は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。
【0030】
第２の個別接続線路Ｅ２ａは、第ｉ－１のデジタル移相回路Ｂｉ－１における第１の内側線路２ａの一端と第ｉのデジタル移相回路Ｂｉにおける第１の内側線路２ａの他端とを接続する帯状導体である。この第２の個別接続線路Ｅ２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｅ１と同様に斜めに延在している。
【0031】
第３の個別接続線路Ｅ２ｂは、第ｉ－１のデジタル移相回路Ｂｉ－１における第２の内側線路２ｂの一端と第ｉのデジタル移相回路Ｂｉにおける第２の内側線路２ｂの他端とを接続する帯状導体である。この第３の個別接続線路Ｅ２ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｅ１と同様に斜めに延在している。
【0032】
第４の個別接続線路Ｅ３ａは、第ｉ－１のデジタル移相回路Ｂｉ－１における第１の外側線路３ａの一端と第ｉのデジタル移相回路Ｂｉにおける第１の外側線路３ａの他端とを接続する帯状導体である。この第４の個別接続線路Ｅ３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｅ１と同様に斜めに延在している。
【0033】
第５の個別接続線路Ｅ３ｂは、第ｉ－１のデジタル移相回路Ｂｉ－１における第２の外側線路３ｂの一端と第ｉのデジタル移相回路Ｂｉにおける第２の外側線路３ｂの他端とを接続する帯状導体である。この第５の個別接続線路Ｅ３ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第１の個別接続線路Ｅ１と同様に斜めに延在している。
【0034】
一方、第２の接続回路Ｃ２は、図示するように第ｉのデジタル移相回路Ｂｉと後列（第２列）において最前段に位置する第ｉ＋１のデジタル移相回路Ｂｉ＋１とを接続する、この第２の接続回路Ｃ２は、図示するように５つの個別接続線路Ｆ１，Ｆ２ａ，Ｆ２ｂ，Ｆ３ａ，Ｆ３ｂを備える。
【0035】
これら個別接続線路Ｆ１，Ｆ２ａ，Ｆ２ｂ，Ｆ３ａ，Ｆ３ｂのうち、第６の個別接続線路Ｆ１は、第ｉのデジタル移相回路Ｂｉにおける信号線路１の出力端（一端）と第ｉ＋１のデジタル移相回路Ｂｉ＋１における信号線路１の入力端（他端）とを接続する帯状導体である。この第６の個別接続線路Ｆ１は、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、図示するように斜めに延在している。
【0036】
第７の個別接続線路Ｆ２ａは、第ｉのデジタル移相回路Ｂｉにおける第１の内側線路２ａの一端と第ｉ＋１のデジタル移相回路Ｂｉ＋１における第１の内側線路２ａの他端とを接続する帯状導体である。この第７の個別接続線路Ｆ２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｆ１と同様に斜めに延在している。
【0037】
第８の個別接続線路Ｆ２ｂは、第ｉのデジタル移相回路Ｂｉにおける第２の内側線路２ｂの一端と第ｉ＋１のデジタル移相回路Ｂｉ＋１における第２の内側線路２ｂの他端とを接続する帯状導体である。この第８の個別接続線路Ｆ２ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｆ１と同様に斜めに延在している。
【0038】
第９の個別接続線路Ｆ３ａは、第ｉのデジタル移相回路Ｂｉにおける第１の外側線路３ａの一端と第ｉ＋１のデジタル移相回路Ｂｉ＋１における第１の外側線路３ａの他端とを接続する帯状導体である。この第９の個別接続線路Ｆ３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｆ１と同様に斜めに延在している。
【0039】
第１０の個別接続線路Ｆ３ｂは、第ｉのデジタル移相回路Ｂｉにおける第２の外側線路３ｂの一端と第ｉ＋１のデジタル移相回路Ｂｉ＋１における第２の外側線路３ｂの他端とを接続する帯状導体である。この第１０の個別接続線路Ｆ３ｂは、一定幅、一定厚及び所定長さを有する長尺板状の導体であり、第６の個別接続線路Ｆ１と同様に斜めに延在している。
【0040】
ここで、図１における符号Ｐ１は、前列（第１列）において最上流に位置する第１のデジタル移相回路Ｂ１（前列最上流デジタル移相回路）の入力位置（前列入力位置）を示している。また、符号Ｐ２は、後列（第２列）において最前段に位置する第ｉ＋１のデジタル移相回路Ｂｉ＋１（後列最上流デジタル移相回路）の入力位置（後列入力位置）を示している。
【0041】
第１実施形態に係るデジタル移相器Ａ１は、図示するように自然数ｉが８～１４の範囲に設定されている。すなわち、このデジタル移相器Ａ１は、前列入力位置Ｐ１～後列入力位置Ｐ２の間におけるデジタル移相回路Ｂの個数が８～１４に設定されている。この個数の根拠については後述する。
【0042】
続いて、第１実施形態におけるデジタル移相回路Ｂ１～Ｂｎの詳細構成について説明する。これらデジタル移相回路Ｂ１～Ｂｎは、図２に代表符号Ｂとして示すように、上述した信号線路１、一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、一対の接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）に加え、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄ）及びスイッチ制御部８を備える。
【0043】
信号線路１は、所定方向に延在する直線状の帯状導体である。すなわち、信号線路１は、一定幅、一定厚及び所定長さを有する長尺板状の導体である。図２では、信号線路１には、手前側から奥側に向かって高周波信号が流れる。高周波信号は、マイクロ波、 準ミリ波、又はミリ波等の周波数帯域を有する信号である。
【0044】
なお、図２ではデジタル移相回路Ｂの前後方向をＸ軸方向とし、左右方向をＹ軸方向とし、上下方向（鉛直方向）をＺ軸方向とする。また、＋Ｘ方向は、Ｘ軸方向を手前側から奥側に向かう方向であり、－Ｘ方向は＋Ｘ方向とは反対方向である。＋Ｙ方向は、Ｙ軸方向を右に進む方向であり、－Ｙ方向は＋Ｙ方向とは反対方向である。＋Ｚ方向は、Ｚ軸方向を上方に進む方向であり、－Ｚ方向は＋Ｚ方向とは反対方向である。
【0045】
一対の内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）は、信号線路１の両側に設けられた直線状の帯状導体である。第１の内側線路２ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の内側線路２ａは、信号線路１の延在方向と同一な方向に延在する。第１の内側線路２ａは、信号線路１と平行に設けられており、所定の距離だけ離間している。具体的には、第１の内側線路２ａは、信号線路１の一方側に所定の距離だけ離間して配置されている。換言すれば、第１の内側線路２ａは、信号線路１から＋Ｙ方向に所定の距離だけ離間して配置されている。
【0046】
第２の内側線路２ｂは、第１の内側線路２ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の内側線路２ｂは、信号線路１の延在方向と同一な方向に延在する。第２の内側線路２ｂは、信号線路１と平行に設けられており、所定の距離だけ離間している。具体的には、第２の内側線路２ｂは、信号線路１の他方側に所定の距離だけ離間して配置されている。換言すれば、第２の内側線路２ｂは、信号線路１から－Ｙ方向に所定の距離だけ離間して配置されている。
【0047】
一対の外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）は、内側線路の外側に各々設けられた直線状の帯状導体である。第１の外側線路３ａは、信号線路１の一方側において、第１の内側線路２ａよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。
【0048】
すなわち、第１の外側線路３ａは、第１の内側線路２ａよりも＋Ｙ方向に配置された直線状の帯状導体である。第１の外側線路３ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第１の外側線路３ａは、信号線路１に対して第１の内側線路２ａを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第１の外側線路３ａは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
【0049】
第２の外側線路３ｂは、信号線路１の他方側において、第２の内側線路２ｂよりも信号線路１から遠い位置に設けられる直線状の帯状導体である。すなわち、第２の外側線路３ｂは、第２の内側線路２ｂよりも－Ｙ方向に配置された直線状の帯状導体である。第２の外側線路３ｂは、第１の外側線路３ａと同様に、一定幅、一定厚及び所定長さを有する長尺板状の導体である。第２の外側線路３ｂは、信号線路１に対して第２の内側線路２ｂを挟んだ状態で信号線路１から所定距離を隔てて平行に設けられている。第２の外側線路３ｂは、第１の内側線路２ａ及び第２の内側線路２ｂと同様に、信号線路１の延在方向と同一な方向に延在する。
【0050】
第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端側に設けられる直線状の帯状導体である。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各一端に電気的に接続されている。第１の接地導体４ａは、一定幅、一定厚及び所定長さを有する長尺板状の導体である。
【0051】
第１の接地導体４ａは、同一方向に延在する第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。すなわち、第１の接地導体４ａは、Ｙ軸方向に延在するように配置されている。第１の接地導体４ａは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
【0052】
図２に示す例では、第１の接地導体４ａは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。図２に示す例では、第１の接地導体４ａは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。
【0053】
第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂの各他端側に設けられる直線状の帯状導体である。第２の接地導体４ｂは、第１の接地導体４ａと同様に一定幅、一定厚及び所定長さを有する長尺板状の導体である。
【0054】
第２の接地導体４ｂは、第１の接地導体４ａに対して平行に配置されており、第１の接地導体４ａと同様に、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂに直交するように設けられている。第２の接地導体４ｂは、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂから所定距離を隔てた下方に設けられている。
【0055】
第２の接地導体４ｂは、＋Ｙ方向における端部である一端が、第１の外側線路３ａの右側縁部と略同一位置となるように設定されている。第２の接地導体４ｂは、－Ｙ方向における端部である他端が、第２の外側線路３ｂの左側縁部と略同一位置となるように設定されている。図２では、第２の接地導体４ｂは、Ｙ軸方向における位置が第１の接地導体４ａと同一である。
【0056】
図２に示すように、第１の接地導体４ａ及び第２の接地導体４ｂの両方において、外側線路３と内側線路２との間は多層構造で形成されている。なお、外側線路３と内側線路２との間とは、第１の外側線路３ａと第１の内側線路２ａとの間と、第２の外側線路３ｂと第２の内側線路２ｂとの間とを含む。
【0057】
ただし、第１の接地導体４ａ及び第２の接地導体４ｂのいずれか一方において、外側線路３と内側線路２との間を多層構造で形成されてもよい。多層構造で形成された第１の接地導体４ａは、複数のビアホールで互いに連結されている。同様に、多層構造で形成された第２の接地導体４ｂは、複数のビアホール（例えば、後述する接続導体６ｈ，６ｉ）で互いに連結されている。
【0058】
コンデンサ５は、信号線路１と第１の接地導体４ａ又は第２の接地導体４ｂとの間に設けられる。例えば、コンデンサ５は、上部電極が信号線路１に対して接続され、下部電極が第４の電子スイッチ７ｄに対して電気的に接続されている。例えば、コンデンサ５は、ＭＩＭ（Metal Insulator Metal）構造の薄膜のコンデンサである。なお、コンデンサ５は、平行平板型のコンデンサであってもよいし、櫛歯対向型のキャパシタ（インターデジタルキャパシタ）でもよい。
【0059】
複数の接続導体６は、少なくとも接続導体６ａ～６ｉを含む。接続導体６ａは、第１の内側線路２ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ａは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の内側線路２ａの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。また、接続導体６ａは、第１の内側線路２ａと第１の外側線路３ａとの間の多層構造で形成された第１の接地導体４ａを連結する。
【0060】
接続導体６ｂは、第２の内側線路２ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｂは、接続導体６ａと同様にＺ軸方向に延在する導体であり、一端（上端）が第２の内側線路２ｂの下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。また、接続導体６ｂは、第２の内側線路２ｂと第２の外側線路３ｂとの間の多層構造で形成された第１の接地導体４ａを連結する。
【0061】
接続導体６ｃは、第１の外側線路３ａの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｃは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。また、接続導体６ｃは、第１の内側線路２ａと第１の外側線路３ａとの間の多層構造で形成された第１の接地導体４ａを連結する。
【0062】
接続導体６ｄは、第１の外側線路３ａの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｄは、Ｚ軸方向に延在する導体であり、一端（上端）が第１の外側線路３ａの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。また、接続導体６ｄは、第１の内側線路２ａと第１の外側線路３ａとの間の多層構造で形成された第２の接地導体４ｂを連結する。
【0063】
接続導体６ｅは、第２の外側線路３ｂの一端と第１の接地導体４ａとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｅは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの一端における下面に接続し、他端（下端）が第１の接地導体４ａの上面に接続する。また、接続導体６ｅは、第２の内側線路２ｂと第２の外側線路３ｂとの間の多層構造で形成された第１の接地導体４ａを連結する。
【0064】
接続導体６ｆは、第２の外側線路３ｂの他端と第２の接地導体４ｂとを電気的かつ機械的に接続する導体である。例えば、接続導体６ｆは、Ｚ軸方向に延在する導体であり、一端（上端）が第２の外側線路３ｂの他端における下面に接続し、他端（下端）が第２の接地導体４ｂの上面に接続する。また、接続導体６ｆは、第２の内側線路２ｂと第２の外側線路３ｂとの間の多層構造で形成された第２の接地導体４ｂを連結する。
【0065】
接続導体６ｇは、信号線路１の他端とコンデンサ５の上部電極とを電気的かつ機械的に接続する導体である。例えば、接続導体６ｇは、Ｚ軸方向に延在する導体であり、一端（上端）が信号線路１の他端における下面に接続し、他端（下端）がコンデンサ５の上部電極に接続する。
【0066】
接続導体６ｈと接続導体６ｉとは、多層構造で形成された第２の接地導体４ｂを互いに連結する。接続導体６ｈは、信号線路１よりも＋Ｙ方向における多層構造の第２の接地導体４ｂを連結する。接続導体６ｉは、信号線路１よりも－Ｙ方向における多層構造の第２の接地導体４ｂを連結する。
【0067】
第１の電子スイッチ７ａは、第１の内側線路２ａの他端と第２の接地導体４ｂとの間に接続される。第１の電子スイッチ７ａは、例えばＭＯＳ型ＦＥＴ（電界効果トランジスタ）であり、ドレイン端子が第１の内側線路２ａの他端に電気的に接続され、ソース端子が第２の接地導体４ｂに電気的に接続され、ゲート端子がスイッチ制御部８に電気的に接続されている。
【0068】
図２に示すように、第１の電子スイッチ７ａのソース端子は、多層構造の第２の接地導体４ｂのうち、近い層に接続されている。ただし、これに限定されず、第１の電子スイッチ７ａのソース端子は、多層構造の第２の接地導体４ｂのうち、少なくとも１つの層に接続されていればよい。
【0069】
第１の電子スイッチ７ａは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。閉状態とは、ドレイン端子及びソース端子が導通している状態である。開状態とは、ドレイン端子及びソース端子が導通しておらず、電気的な接続が遮断している状態である。第１の電子スイッチ７ａは、スイッチ制御部８の制御によって、第１の内側線路２ａの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0070】
第２の電子スイッチ７ｂは、第２の内側線路２ｂの他端と第２の接地導体４ｂとの間に接続される。第２の電子スイッチ７ｂは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が第２の内側線路２ｂの他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。図２に示すように、第２の電子スイッチ７ｂのソース端子は、多層構造の第２の接地導体４ｂのうち、近い層に接続されている。ただし、これに限定されず、第２の電子スイッチ７ｂのソース端子は、多層構造の第２の接地導体４ｂのうち、少なくとも１つの層に接続されていればよい。
【0071】
第２の電子スイッチ７ｂは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第２の電子スイッチ７ｂは、スイッチ制御部８の制御によって、第２の内側線路２ｂの他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0072】
第３の電子スイッチ７ｃは、信号線路１の他端と第２の接地導体４ｂとの間に接続される。第３の電子スイッチ７ｃは、例えばＭＯＳ型ＦＥＴであり、ドレイン端子が信号線路１の他端に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。なお、第３の電子スイッチ７ｃは、図２に示すように信号線路１の他端側に設けられているが、これに限定されず、信号線路１の一端側に設けられてもよい。
【0073】
第３の電子スイッチ７ｃは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第３の電子スイッチ７ｃは、スイッチ制御部８の制御によって、信号線路１の他端及び第２の接地導体４ｂを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0074】
第４の電子スイッチ７ｄは、信号線路１の他端と第２の接地導体４ｂとの間において、コンデンサ５に対して直列に接続されるコンデンサ用電子スイッチである。第４の電子スイッチ７ｄは、例えばＭＯＳ型ＦＥＴである。第４の電子スイッチ７ｄは、図２に示すように、ドレイン端子がコンデンサ５の下部電極に接続され、ソース端子が第２の接地導体４ｂに接続され、ゲート端子がスイッチ制御部８に接続されている。
【0075】
第４の電子スイッチ７ｄは、スイッチ制御部８からゲート端子に入力されるゲート信号に基づいて閉状態又は開状態に制御される。第４の電子スイッチ７ｄは、スイッチ制御部８の制御によって、コンデンサ５の下部電極と第２の接地導体４ｂとを電気的に接続した導通状態又はその電気的な接続を遮断した遮断状態にする。
【0076】
スイッチ制御部８は、複数の電子スイッチ７である第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄを制御する制御回路である。例えば、スイッチ制御部８は、４つの出力ポートを備えている。スイッチ制御部８は、各出力ポートから個別のゲート信号を出力して複数の電子スイッチ７の各ゲート端子に供給することにより複数の電子スイッチ７のそれぞれを個別に開状態又は閉状態に制御する。
【0077】
なお、図２ではデジタル移相回路Ｂの機械的構造が解り易いようにデジタル移相回路Ｂを斜視した模式図を示しているが、実際のデジタル移相回路Ｂは、半導体製造技術を利用した多層構造物である。例えば、デジタル移相回路Ｂは、信号線路１、第１の内側線路２ａ、第２の内側線路２ｂ、第１の外側線路３ａ及び第２の外側線路３ｂが第１の導電層に形成されている。
【0078】
また、第１の接地導体４ａ及び第２の接地導体４ｂは、絶縁層を挟んで第１の導電層と対向する複数の第２の導電層に形成されている。第１の導電層に形成された構成要素と複数の第２の導電層に形成された構成要素とは、複数のビアホール（via hole）によって相互に接続される。また、複数の接続導体６は、絶縁層内に埋設されたビアホールに相当する。
【0079】
なお、内側線路２、外側線路３及び多層構造の接地導体４の最上層については、同一のレイヤで接続されてもよい。例えば、第１の内側線路２ａ、第１の外側線路３ａ、多層構造の第１の接地導体４ａ及び第２の接地導体４ｂの各最上層が同一のレイヤで接続される。また、第２の内側線路２ｂ、第２の外側線路３ｂ及び多層構造の第１の接地導体４ａ及び第２の接地導体４ｂの各最上層が同一のレイヤで接続される。
【0080】
次に、図３及び図４を参照して第１実施形態におけるデジタル移相回路Ｂの動作について説明する。このデジタル移相回路Ｂは、動作モードとして高遅延モード及び低遅延モードを有する。すなわち、デジタル移相回路Ｂは、高遅延モードまたは低遅延モードで動作する。
【0081】
〔高遅延モード〕
高遅延モードでは、高周波信号に第１の位相差を発生させるモードである。高遅延モードでは、図３に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態に制御され、第４の電子スイッチ７ｄが閉状態に制御される。
高遅延モードでは、高周波信号に第１の位相差を発生させるモードである。高遅延モードでは、図３に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態に制御され、第４の電子スイッチ７ｄが閉状態に制御される。
【0082】
第１の電子スイッチ７ａが開状態に制御されることにより、第１の内側線路２ａの他端及び第２の接地導体４ｂの電気的な接続が遮断された状態となる。第２の電子スイッチ７ｂが開状態に制御されることにより、第２の内側線路２ｂの他端と多層構造の第２の接地導体４ｂとの間の接続が遮断された状態となる。第４の電子スイッチ７ｄが閉状態に制御されることにより、信号線路１の他端は、コンデンサ５を介して第２の接地導体４ｂに接続された状態となる。
【0083】
信号線路１に入力端（他端）から出力端（一端）に向かって高周波信号が伝搬すると、高周波信号とは逆方向である一端から他端に向かってリターン電流Ｒ１が流れる。すなわち、リターン電流Ｒ１は、＋Ｘ方向に流れる高周波信号とは逆方向である－Ｘ方向に向かって流れる電流である。高遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが開状態であるため、リターン電流Ｒ１は、主として、図３に示すように、第１の外側線路３ａ及び第２の外側線路３ｂを－Ｘ方向に流れる。
【0084】
高遅延モードでは、リターン電流Ｒ１が第１の外側線路３ａ及び第２の外側線路３ｂを流れるため、低遅延モードと比較して、インダクタンス値Ｌが高い。また、第４の電子スイッチ７ｄが閉状態であるため、コンデンサ５が機能している。そのため、高遅延モードでは、低遅延モードよりも高い遅延量を得ることができる。
【0085】
〔低遅延モード〕
低遅延モードでは、高周波信号に第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態に制御され、第４の電子スイッチ７ｄが開状態に制御される。
低遅延モードでは、高周波信号に第１の位相差よりも小さい第２の位相差を発生させるモードである。低遅延モードでは、図４に示すように、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態に制御され、第４の電子スイッチ７ｄが開状態に制御される。
【0086】
第１の電子スイッチ７ａが閉状態に制御されることにより、第１の内側線路２ａの他端及び第２の接地導体４ｂが電気的に接続された状態となる。第２の電子スイッチ７ｂが閉状態に制御されることにより、第２の内側線路２ｂの他端及び第２の接地導体４ｂが電気的に接続された状態となる。
【0087】
低遅延モードでは、第１の電子スイッチ７ａ及び第２の電子スイッチ７ｂが閉状態であるため、リターン電流Ｒ２は、主として、図４に示すように、第１の内側線路２ａ及び第２の内側線路２ｂを－Ｘ方向に流れる。低遅延モードでは、リターン電流Ｒ２が第１の内側線路２ａ及び第２の内側線路２ｂを流れるため、高遅延モードと比較して、インダクタンス値Ｌが低い。また、第４の電子スイッチ７ｄが開状態であるため、コンデンサ５は機能していない。そのため、高遅延モードと比較して、静電容量値Ｃが小さい。そのため、低遅延モードでの遅延量は、高遅延モードでの遅延量よりも低くなる。
【0088】
ここで、高遅延モードは、低遅延モードよりも高周波信号の損失が多い。高遅延モードでの高周波信号の損失と、低遅延モードでの高周波信号の損失とが異なるため、移相量によって高周波信号の損失（信号振幅）が変わってしまう場合がある。したがって、図５に例示するような複数のデジタル移相回路Ｂ１～Ｂｎを縦続接続したデジタル移相器Ａ１では、移相量が大きい条件ほど高周波信号の損失が大きくなるという事象が起こり得る。
【0089】
各デジタル移相回路Ｂ１～Ｂｎでは、高周波信号の信号振幅のアンバランス、すなわち高遅延モードにおける高周波信号の損失と低遅延モードにおける高周波信号の損失との差を低減するために、一例として内側線路２よりも外側の第１の接地導体４ａ及び第２の接地導体４ｂが多層構造で形成されている。このような構成により、外側線路３と内側線路２との間の接地導体４の抵抗値を下げることができ、高遅延モードにおける高周波信号の損失を低減することができる。したがって、高遅延モードと低遅延モードとにおける信号振幅のアンバランスを低減することができる。
【0090】
続いて、第１実施形態に係るデジタル移相器Ａ１において、前列入力位置Ｐ１～後列入力位置Ｐ２の間における第１～第ｉのデジタル移相回路Ｂ１～Ｂiの個数（最適数）が８～１４に設定されている理由、また当該最適数が８～１４に設定することにより得られる効果について詳しく説明する。
【0091】
デジタル移相器Ａ１における前列（第１列）、接続回路Ｃ１、デジタル移相回路Ｂｉ、接続回路Ｃ２及び後列（第２列）は、図５に示すように、Port１～Port4並びに前列モデル及び後列モデルを備える解析モデルによって等価的に表すことができる。Port１、Port2及び前列モデルはデジタル移相器Ａ１の前列（第１列）、接続回路Ｃ１、デジタル移相回路Ｂｉ、接続回路Ｃ２に対応し、Port3、Port4及び後列モデルはデジタル移相器Ａ１の後列（第２列）に対応する。なお、この解析モデルにおけるａ１～ａ４、ｂ１～ｂ４は、電圧を基準抵抗の平方根で割った量である。
【0092】
Port１は、前列（第１列）の入力端つまり第１のデジタル移相回路Ｂ１の入力端に相当し、前列モデルに流入する量ａ１の流入端子と前列モデルから流出する量ｂ１の出力端子とを備える。Port2は、接続回路Ｃ２の出力端つまり第ｉ－１のデジタル移相回路Ｂｉ－１の出力端に相当し、前列モデルに流入する量ａ２の流入端子と前列モデルから流出する量ｂ２の出力端子とを備える。
【0093】
また、Port3は、後列（第２列）の入力端つまり第ｉ＋１のデジタル移相回路Ｂｉ＋１の入力端に相当し、後列モデルに流入する量ａ３の流入端子と後列モデルから流出する量ｂ３の出力端子とを備える。Port4は、後列（第２列）の出力端つまり第ｎのデジタル移相回路Ｂｎの出力端に相当し、後列モデルに流入する量ａ４の流入端子と後列モデルから流出する量ｂ４の出力端子とを備える。
【0094】
ここで、Port１に外部の信号源から第１電圧振幅Ｖ１の高周波信号が入力された場合、Port3には第３電圧振幅Ｖ３かつ第１電圧振幅Ｖ１の高周波信号に対して位相θだけ位相変化した高周波信号が入力されることになる。Port2の信号は、前列（第１列）と後列（第２列）とを接続する一対の接続回路Ｃ１，Ｃ２及び第ｉのデジタル移相回路Ｂｉを介して第３電圧振幅Ｖ３かつ位相θの高周波信号となり、Port3に入力される。
【0095】
この第３電圧振幅Ｖ３は、前列（第１列）の伝送損失、一対の接続回路Ｃ１，Ｃ２の伝送損失及び第ｉのデジタル移相回路Ｂｉの伝送損失の合計に依存する。また、上記位相θは、前列（第１列）の移相量、一対の接続回路Ｃ１，Ｃ２の移相量及び第ｉのデジタル移相回路Ｂｉの移相量の合計に依存する。
【0096】
仮に、前列（第１列）、一対の接続回路Ｃ１，Ｃ２及び第ｉのデジタル移相回路Ｂｉが無損失の場合、第３電圧振幅Ｖ３の絶対値|Ｖ３|は、第１電圧振幅Ｖ１の絶対値|Ｖ１|と等しくなる。また、前列モデル及び後列モデルのＳパラメータを「Ｓｊｋ」とすると、Port１からPort2への高周波信号の透過係数は下式（１）のように表され、またPort3からPort4への高周波信号の透過係数は下式（２）のように表される。
【0097】
ｂ２／ａ１＝Ｓ２１＋Ｓ２３・（ａ３／ａ１） （１）
ｂ４／ａ３＝Ｓ４３＋Ｓ４１・（ａ１／ａ３） （２）
ｂ４／ａ３＝Ｓ４３＋Ｓ４１・（ａ１／ａ３） （２）
【0098】
ここで、透過係数ｂ２／ａ１の位相または透過係数ｂ４／ａ３の位相が最小値を取るように位相θを定めることができる。位相θは、高周波信号の周波数ｆに基づく前列（第１列）の移相量、一対の接続回路Ｃ１，Ｃ２の移相量及び第ｉのデジタル移相回路Ｂｉの移相量の関数として与えられる。透過係数ｂ２／ａ１の位相または透過係数ｂ４／ａ３の位相が最小値を取るとき、デジタル移相器Ａ１は、接地パターンＤに基づく列間接続構造の弊害を最少化することができる。
【0099】
このデジタル移相器Ａ１では、前列（第１列）の第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂi-１における第１の外側線路３ａと後列（第２列）の第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎにおける第１の外側線路３ａとではリターン電流Ｒ１の向きが逆向きである。また、このデジタル移相器Ａ１では、リターン電流Ｒ１の向きが逆向きの関係にある第１の外側線路３ａ同士が接地パターンＤによって相互接続されている。
【0100】
すなわち、デジタル移相器Ａ１では、一方における第１の外側線路３ａのリターン電流Ｒ１が他方における第１の外側線路３ａのリターン電流Ｒ１の影響を受ける。この結果、接地パターンＤが設けられていない場合つまり列間接続構造を備えない場合（本来の移相量）に対して移相量が変化（減少）するという弊害がある。
【0101】
このような弊害つまり本来の移相量からの変化を最少化する条件は、前列入力位置Ｐ１における高周波信号の位相と後列入力位置Ｐ２における高周波信号の位相との関係を逆相とすることである。すなわち、前列入力位置Ｐ１の位相と後列入力位置Ｐ２の位相との間に１８０°の位相差が発生している場合に、本来の移相量からの変化（減少）を最少化することが可能である。
【0102】
例えば、高周波信号の周波数ｆを「３０ＧＨｚ」とし、個々のデジタル移相回路Ｂ１～Ｂｎの高遅延モード時における移相量を「１７°」とし、第１、第２の接続回路Ｃ１，Ｃ２における各々の移相量を「８．８°」とした場合（つまり一対の接続回路Ｃ１，Ｃ２の移相量を１７．６°とした場合）、前列（第１列）、接続回路Ｃ１、デジタル移相回路Ｂｉ及び接続回路Ｃ２に関する透過係数ｂ２／ａ１の位相が最小となる位相θは、１５７°である。
【0103】
したがって、デジタル移相回路Ｂの最適数を「ｘ」とすると、下式（３）が成立する。
１７ｘ＋８．８×２＝１５７ （３）
そして、この式（３）を解くことにより、最適数ｘとして８．２が得られるので、当該８．２を整数化することにより最適数ｘとして「８」が得られる。
１７ｘ＋８．８×２＝１５７ （３）
そして、この式（３）を解くことにより、最適数ｘとして８．２が得られるので、当該８．２を整数化することにより最適数ｘとして「８」が得られる。
【0104】
一方、後列（第２列）に関する透過係数ｂ４／ａ３の位相が最小値を取るように位相θは２０２°である。したがって、デジタル移相回路Ｂの最適数を「ｘ」とした場合に、下式（４）が成立する。
１７ｘ＋８．８×２＝２０２ （４）
そして、この式（４）を解くことにより、最適数ｘとして１０．８５が得られるので、当該１０．８５を整数化することにより最適数ｘとして「１１」が得られる。
１７ｘ＋８．８×２＝２０２ （４）
そして、この式（４）を解くことにより、最適数ｘとして１０．８５が得られるので、当該１０．８５を整数化することにより最適数ｘとして「１１」が得られる。
【0105】
また、高周波信号の周波数ｆを「２４ＧＨｚ」とした場合には、前列（第１列）、接続回路Ｃ１、デジタル移相回路Ｂｉ及び接続回路Ｃ２に関する透過係数ｂ２／ａ１の位相を最小とする最適数ｘは１０．９６（整数として「１１」）及び１３．５５（整数として「１４」）となる。したがって、第１実施形態に係るデジタル移相器Ａ１を２４～３０ＧＨｚの周波数帯で使用する場合、最適数ｘは８～１４となる。
【0106】
このような第１実施形態によれば、最適数ｘが８～１４に設定されているので、多列構造かつ列間接続構造において列間で隣り合う第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂi－１と第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎの相互干渉による移相量の減少を抑制することが可能である。すなわち、第１実施形態によれば、多列構造かつ列間接続構造において列間で隣り合う第１～第ｉ－１のデジタル移相回路Ｂ１～Ｂi－１と第ｉ＋１～第ｎのデジタル移相回路Ｂｉ＋１～Ｂｎの相互干渉による移相量の減少を抑制することが可能なデジタル移相器Ａ１を提供することが可能である。
【0107】
〔第２実施形態〕
次に、本発明の第２実施形態について図６及び図７を参照して説明する。
第２実施形態に係るデジタル移相器Ａ２は、第１実施形態に係るデジタル移相器Ａ１のデジタル移相回路Ｂを第２のデジタル移相回路Ｂａに置き換えたものである。
次に、本発明の第２実施形態について図６及び図７を参照して説明する。
第２実施形態に係るデジタル移相器Ａ２は、第１実施形態に係るデジタル移相器Ａ１のデジタル移相回路Ｂを第２のデジタル移相回路Ｂａに置き換えたものである。
【0108】
【0109】
このデジタル移相器Ａ２は、図６に示すように、第２のデジタル移相回路Ｂａとして構成されたｎ個（複数）のデジタル移相回路Ｂａ１～Ｂａｎ、一対の接続回路Ｃ１，Ｃ２及び接地パターンＤを備える。また、このデジタル移相器Ａ２は、図示するように前列入力位置Ｐａ１～後列入力位置Ｐａ２の間における第１のデジタル移相回路Ｂａ１（前列最上流デジタル移相回路）から第ｉのデジタル移相回路Ｂａiまでの間のデジタル移相回路Ｂａの個数が８～１２に設定されている。
【0110】
このようなデジタル移相器Ａ２は、第１実施形態に係るデジタル移相器Ａ１と同様に、複数のデジタル移相回路Ｂａ１～Ｂａｎに関する多列構造を備える。また、このデジタル移相器Ａ２は、第１実施形態に係るデジタル移相器Ａ１と同様に、接地パターンＤに基づく列間接続構造を備える。
【0111】
第２のデジタル移相回路Ｂａは、図７に示すように、信号線路１、２つの内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）、２つの外側線路３（第１の外側線路３ａ及び第２の外側線路３ｂ）、２つの接地導体４（第１の接地導体４ａ及び第２の接地導体４ｂ）、コンデンサ５、複数の接続導体６、４つの電子スイッチ７（第１の電子スイッチ７ａ、第２の電子スイッチ７ｂ、第３の電子スイッチ７ｃ及び第４の電子スイッチ７ｄ）及びスイッチ制御部８を備える。
【0112】
すなわち、第２のデジタル移相回路Ｂａは、構成要素が第１実施形態のデジタル移相回路Ｂと同一であるが、信号線路１と第１の内側線路２ａとの距離Ｍ及び信号線路１と第２の内側線路２ｂとの距離Ｍがデジタル移相回路Ｂよりも小さい。内側線路２（第１の内側線路２ａ及び第２の内側線路２ｂ）は製造限界又は製造限界近くまで信号線路１に接近させることが望まく、上記距離Ｍは、例えば１０μｍ未満であり、より好ましくは２μｍ以下である。
【0113】
また、第１実施形態のデジタル移相回路Ｂは、第１の接地導体４ａ及び第２の接地導体４ｂにおける外側線路３と内側線路２との間が多層構造を有している。これに対して、第２のデジタル移相回路Ｂａにおける第１の接地導体４ａ及び第２の接地導体４ｂは、図示するように単層構造を有している。
【0114】
このような構成を備えるデジタル移相器Ａ２について、複数のデジタル移相回路Ｂａ１～Ｂａｉの最適数は、図６に示すように８～１２である。すなわち、第２実施形態に係るデジタル移相器Ａ２は、自然数ｉが８～１２の範囲のいずれかの数に設定された構成を備える。
【0115】
第２実施形態に係るデジタル移相器Ａ２について、第１実施形態と同様に３７～４０ＧＨｚの周波数帯における最適数ｘを個々のデジタル移相回路Ｂａ１～Ｂａｎの高遅延モード時における移相量を「１４．５°（３７ＧＨｚ）」及び「１５．８°（４０ＧＨｚ）」とし、一対の接続回路Ｃ１，Ｃ２の移相量を「１０．３°（３７ＧＨｚ）」及び「１１．４°（４０ＧＨｚ）」とした場合について求めると、最適数ｘは８～１２となる。
【0116】
このような第２実施形態によれば、最適数ｘが８～１２に設定されているので、多列構造かつ列間接続構造を備える場合において、前列（第１列）と後列（第２列）との列間で隣り合う第１～第ｉ－１のデジタル移相回路Ｂａ１～Ｂａi－１と第ｉ＋１～第ｎのデジタル移相回路Ｂａｉ＋１～Ｂａｎの相互干渉による移相量の減少を抑制することが可能である。
【0117】
すなわち、第２実施形態によれば、多列構造かつ列間接続構造を採用する場合において、列間で隣り合う第１～第ｉ－１のデジタル移相回路Ｂａ１～Ｂａi－１と第ｉ＋１～第ｎのデジタル移相回路Ｂａｉ＋１～Ｂａｎの相互干渉による移相量の減少を抑制することが可能なデジタル移相器Ａ２を提供することが可能である。
【0118】
なお、第１実施形態に係るデジタル移相器Ａ１及び第２実施形態に係るデジタル移相器Ａ２は、多列構造の一例として列数が２つの二列構造を備える。しかしながら、本発明はこれに限定されるものではなく、列数が３以上つまり三列以上の構造を備えるデジタル移相器にも適用可能である。
【符号の説明】
【0119】
Ａ１，Ａ２ デジタル移相器、Ｂ，Ｂ１～Ｂｎ，Ｂａ，Ｂａ１～Ｂａｎ デジタル移相回路、Ｃ１，Ｃ２ 接続回路、Ｄ 接地パターン、１ 信号線路、２ 内側線路、２ａ 第１の内側線路、２ｂ 第２の内側線路、３ 外側線路、３ａ 第１の外側線路、３ｂ 第２の外側線路、４ 接地導体、４ａ 第１の接地導体、４ｂ 第２の接地導体、５ コンデンサ、６ 接続導体、７ 電子スイッチ、７ａ 第１の電子スイッチ、７ｂ 第２の電子スイッチ、７ｃ 第３の電子スイッチ、７ｄ 第４の電子スイッチ（コンデンサ用電子スイッチ）、８ スイッチ制御部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】