ホーム > 特許ランキング > ニデックモビリティ株式会社
▶ オムロンオートモーティブエレクトロニクス株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023121509
(43)【公開日】2023-08-31
(54)【発明の名称】半導体モジュール及び半導体モジュールの製造方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20230824BHJP
H02M 7/12 20060101ALI20230824BHJP
H02M 3/28 20060101ALI20230824BHJP
H01L 23/48 20060101ALI20230824BHJP
【ＦＩ】
H01L25/04 C
H02M7/12 W
H02M3/28 F
H02M3/28 Z
H01L23/48 G
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022024886
(22)【出願日】2022-02-21
(71)【出願人】
【識別番号】510123839
【氏名又は名称】ニデックモビリティ株式会社
(74)【代理人】
【識別番号】100155712
【弁理士】
【氏名又は名称】村上 尚
(72)【発明者】
【氏名】横田 啓輔
【テーマコード（参考）】
5H006
5H730
【Ｆターム（参考）】
5H006CA07
5H006CB03
5H006CC08
5H006DA02
5H006HA84
5H730AA16
5H730AS01
5H730BB27
5H730DD03
5H730DD04
5H730DD16
5H730EE02
5H730EE08
5H730EE75
5H730ZZ04
5H730ZZ15
(57)【要約】
【課題】半導体素子において異常発熱が発生することを防止した半導体モジュールを提供する。
【解決手段】半導体モジュール（１）は、３つの半導体素子（１１，１２，１３）と、第１バスバー（１４１）と、第２バスバー（１４２）と、調整用素子（１５）とを備えている。各調整用素子（１５１，１５２，１５３）は、導電性部材から形成され、３つの電流経路（Ｒ１，Ｒ２，Ｒ３）に寄生する各インダクタンス同士の差が少なくなるように配置されている。
【選択図】図２
【解決手段】半導体モジュール（１）は、３つの半導体素子（１１，１２，１３）と、第１バスバー（１４１）と、第２バスバー（１４２）と、調整用素子（１５）とを備えている。各調整用素子（１５１，１５２，１５３）は、導電性部材から形成され、３つの電流経路（Ｒ１，Ｒ２，Ｒ３）に寄生する各インダクタンス同士の差が少なくなるように配置されている。
【選択図】図２
【特許請求の範囲】
【請求項1】
電力変換を行う半導体モジュールであって、
互いに並列に接続された複数の半導体素子と、
前記複数の半導体素子の各入力端子に接続された第１バスバーと、
前記複数の半導体素子の各出力端子に接続された第２バスバーと、
前記第１バスバー及び前記第２バスバーのうち少なくとも一方に接続され、前記複数の半導体素子のそれぞれを流れる複数の電流経路に寄生する各インダクタンスを調整するための調整用素子と、
を備え、
前記調整用素子は、導電性部材から形成され、前記複数の電流経路に寄生する各インダクタンス同士の差が少なくなるように配置されていることを特徴とする半導体モジュール。
互いに並列に接続された複数の半導体素子と、
前記複数の半導体素子の各入力端子に接続された第１バスバーと、
前記複数の半導体素子の各出力端子に接続された第２バスバーと、
前記第１バスバー及び前記第２バスバーのうち少なくとも一方に接続され、前記複数の半導体素子のそれぞれを流れる複数の電流経路に寄生する各インダクタンスを調整するための調整用素子と、
を備え、
前記調整用素子は、導電性部材から形成され、前記複数の電流経路に寄生する各インダクタンス同士の差が少なくなるように配置されていることを特徴とする半導体モジュール。
【請求項2】
前記調整用素子は、前記複数の電流経路のそれぞれに配置され、
複数の前記調整用素子の各々の幅は、各々が配置された前記電流経路の寄生インダクタンスが小さくなるに従って、小さくなっていることを特徴とする請求項１に記載の半導体モジュール。
複数の前記調整用素子の各々の幅は、各々が配置された前記電流経路の寄生インダクタンスが小さくなるに従って、小さくなっていることを特徴とする請求項１に記載の半導体モジュール。
【請求項3】
前記調整用素子は、前記複数の電流経路のそれぞれに配置され、
複数の前記調整用素子の各々の断面積及び厚さのうち少なくとも一方は、各々が配置された前記電流経路の寄生インダクタンスが小さくなるに従って、小さくなっていることを特徴とする請求項１または２に記載の半導体モジュール。
複数の前記調整用素子の各々の断面積及び厚さのうち少なくとも一方は、各々が配置された前記電流経路の寄生インダクタンスが小さくなるに従って、小さくなっていることを特徴とする請求項１または２に記載の半導体モジュール。
【請求項4】
前記調整用素子は、前記複数の電流経路のそれぞれに配置され、
前記複数の電流経路のうち、少なくとも、寄生インダクタンスが最も小さい電流経路に配置された前記調整用素子には、スリットが形成されていることを特徴とする請求項１から３のいずれか１項に記載の半導体モジュール。
前記複数の電流経路のうち、少なくとも、寄生インダクタンスが最も小さい電流経路に配置された前記調整用素子には、スリットが形成されていることを特徴とする請求項１から３のいずれか１項に記載の半導体モジュール。
【請求項5】
前記第１バスバーの幅は、前記第２バスバーの幅よりも広く形成され、
前記複数の電流経路は、前記第１バスバーを通る距離が長いほど寄生インダクタンスが小さいことを特徴とする請求項１から４のいずれか１項に記載の半導体モジュール。
前記複数の電流経路は、前記第１バスバーを通る距離が長いほど寄生インダクタンスが小さいことを特徴とする請求項１から４のいずれか１項に記載の半導体モジュール。
【請求項6】
前記調整用素子は、シャント抵抗を有し、
前記シャント抵抗を流れる電流を検出する電流検出部としての機能を備えていることを特徴とする請求項１から５のいずれか１項に記載の半導体モジュール。
前記シャント抵抗を流れる電流を検出する電流検出部としての機能を備えていることを特徴とする請求項１から５のいずれか１項に記載の半導体モジュール。
【請求項7】
前記調整用素子は、バスバーであることを特徴とする請求項１から６のいずれか１項に記載の半導体モジュール。
【請求項8】
複数の半導体素子の各入力端子側に第１バスバーを配置し、前記複数の半導体素子の各出力端子側に第２バスバーを配置する配置工程と、
前記第１バスバー及び前記第２バスバーのうち少なくとも一方に、調整用素子を接続することにより、前記複数の半導体素子のそれぞれを流れる複数の電流経路の各インダクタンス同士の差が少なくなるように調整する調整工程と、
を含む半導体モジュールの製造方法。
前記第１バスバー及び前記第２バスバーのうち少なくとも一方に、調整用素子を接続することにより、前記複数の半導体素子のそれぞれを流れる複数の電流経路の各インダクタンス同士の差が少なくなるように調整する調整工程と、
を含む半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体モジュール、及び半導体モジュールの製造方法に関する。
【背景技術】
【0002】
従来、複数の半導体素子を並列に接続し、個々の半導体素子に電流が分散して流れるようにすることで、大電流で駆動を行えるようにした半導体モジュールが提案されている。例えば、特許文献１には、２つのダイオード素子が並列接続され、各ダイオード素子の端子を複数のプレート配線に接続して構成される整流回路モジュールについて記載されている。
【0003】
特許文献１の整流回路モジュールでは、整流回路モジュールの入力端子部と、各ダイオード素子の各入力端子との電力伝達経路の距離を等しくすることで、各ダイオード素子の電力伝達経路のインダクタンスを等しくしている。これにより、整流回路モジュールの出力電圧の安定化を図っている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１３－５５７８３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献１のように、各ダイオード素子の電力伝達経路の距離を等しくしたとしても、各電力伝達経路において、各プレート配線の幅などがばらつく場合がある。この場合、各電力伝達経路の寄生インダクタンスが異なる値となり、各ダイオード素子を流れる電流に偏りが発生して、電流が流れ易いダイオード素子で異常発熱が発生することがあるという課題がある。
【0006】
本発明は、半導体素子において異常発熱が生じることを防止した半導体モジュールを実現することを目的とする。
【課題を解決するための手段】
【0007】
上記の課題を解決するために、本発明の態様１に係る半導体モジュールは、電力変換を行う半導体モジュールであって、互いに並列に接続された複数の半導体素子と、前記複数の半導体素子の各入力端子に接続された第１バスバーと、前記複数の半導体素子の各出力端子に接続された第２バスバーと、前記第１バスバー及び前記第２バスバーのうち少なくとも一方に接続され、前記複数の半導体素子のそれぞれを流れる複数の電流経路に寄生する各インダクタンスを調整するための調整用素子と、を備えている。前記調整用素子は、導電性部材から形成され、前記複数の電流経路に寄生する各インダクタンス同士の差が少なくなるように配置されている。
【0008】
上記構成によれば、複数の電流経路に寄生する各インダクタンスの差が少なくなるように、導電性部材から形成された調整用素子を設けることによって、半導体素子において異常発熱が生じることを防止できる。
【0009】
本発明の態様２に係る半導体モジュールでは、前記調整用素子は、前記複数の電流経路のそれぞれに配置されている。複数の前記調整用素子の各々の幅は、各々が配置された前記電流経路の寄生インダクタンスが小さくなるに従って小さくなっている。
【0010】
上記構成によれば、電流経路の寄生インダクタンスが小さくなるに従って、調整用素子の幅を小さくすることにより、複数の電流経路の各寄生インダクタンス同士の差を少なくして、偏流の発生に伴う異常発熱を防止できる。
【0011】
本発明の態様３に係る半導体モジュールでは、前記調整用素子は、前記複数の電流経路のそれぞれに配置されている。複数の前記調整用素子の断面積及び厚さのうち少なくとも一方は、各々が配置された前記電流経路の寄生インダクタンスが小さくなるに従って小さくなっている。
【0012】
上記構成によれば、電流経路の寄生インダクタンスが小さくなるに従って、調整用素子の断面積及び厚さのうち少なくとも一方が小さくなっていることにより、複数の電流経路の各寄生インダクタンス同士の差を少なくして、半導体素子において偏流の発生に伴って異常発熱が発生することを防止できる。
【0013】
本発明の態様４に係る半導体モジュールでは、前記調整用素子は、前記複数の電流経路のそれぞれに配置されている。前記複数の電流経路のうち、少なくとも、寄生インダクタンスが最も小さい前記調整用素子にはスリットが形成されている。
【0014】
上記構成によれば、複数の電流経路のうち、少なくとも、寄生インダクタンスが最も小さい電流経路に配置された調整用素子にスリットを形成することにより、複数の電流経路の各寄生インダクタンス同士の差を少なくして、半導体素子において偏流の発生に伴って異常発熱が発生することを防止できる。
【0015】
本発明の態様５に係る半導体モジュールでは、前記第１バスバーの幅は、前記第２バスバーの幅よりも広く形成されている。前記複数の電流経路は、前記第１バスバーを通る距離が長いほど寄生インダクタンスが小さい。
【0016】
上記構成によれば、第１バスバーの幅と第２バスバーの幅とが異なっていても、調整用素子を用いることで、複数の電流経路に寄生する各インダクタンスを調整することができる。これにより、半導体モジュールの部品配置の自由度を高めることができる。
【0017】
本発明の態様６に係る半導体モジュールでは、前記調整用素子は、シャント抵抗を有し、前記シャント抵抗を流れる電流を検出する電流検出部としての機能を備えている。この構成によれば、複数の電流経路に寄生する各インダクタンスを調整するための調整用素子を、電流検出部として兼用することができる。
【0018】
本発明の態様７に係る半導体モジュールでは、前記調整用素子は、バスバーである。上記構成によれば、調整用素子が第１バスバー及び第２バスバーと同じバスバーから形成されているので、半導体モジュールの製造工程を簡素化することができる。
【0019】
本発明の態様８に係る半導体モジュールの製造方法では、複数の半導体素子の各入力端子側に第１バスバーを配置し、前記複数の半導体素子の各出力端子側に第２バスバーを配置する配置工程と、前記第１バスバー及び前記第２バスバーのうち少なくとも一方に、調整用素子を接続することにより、前記複数の半導体素子のそれぞれを流れる複数の電流経路の各インダクタンス同士の差が少なくなるように調整する調整工程と、を含む。
【0020】
上記構成によれば、調整工程において、第１バスバー及び第２バスバーのうち少なくとも一方に調整用素子を配置することにより、複数の電流経路に寄生する各インダクタンス同士の差を低減することで、半導体素子において異常発熱が生じることを防止できる。
【発明の効果】
【0021】
本発明の一態様によれば、半導体素子において異常発熱が発生することを防止した半導体モジュールを実現できる。
【図面の簡単な説明】
【0022】
【図1】本発明の実施形態１に係る半導体モジュールを備えた電力変換装置の等価回路図である。
【図2】実施形態１に係る半導体モジュールの平面図である。
【図4】実施形態１に係る半導体モジュールの製造方法の流れを示すフローチャートである。
【図5】実施形態１に係る半導体モジュールの各電流経路の電流値の時間変化を示すグラフである。
【図6】本発明の実施形態２に係る半導体モジュールの平面図である。
【図7】本発明の実施形態３に係る半導体モジュールの平面図である。
【図8】比較例に係る半導体モジュールの平面図である。
【図9】比較例に係る半導体モジュールの各電流経路の電流値の時間変化を示すグラフである。
【発明を実施するための形態】
【0023】
【0024】
［電力変換装置の構成］
図１は、本発明の実施形態１に係る第１半導体モジュール１及び第２半導体モジュール１ａを備えた電力変換装置１００の等価回路図である。図１に示すように、電力変換装置１００は、インバータ回路２０と、絶縁トランス３０と、第１半導体モジュール１及び第２半導体モジュール１ａを含む整流回路１０と、フィルタ回路４０とを備えている。
図１は、本発明の実施形態１に係る第１半導体モジュール１及び第２半導体モジュール１ａを備えた電力変換装置１００の等価回路図である。図１に示すように、電力変換装置１００は、インバータ回路２０と、絶縁トランス３０と、第１半導体モジュール１及び第２半導体モジュール１ａを含む整流回路１０と、フィルタ回路４０とを備えている。
【0025】
電力変換装置１００は、例えばＤＣ－ＤＣコンバータであり、電気自動車及びハイブリッド自動車等の車両に搭載されるものである。電力変換装置１００の入力ラインＰ１，Ｎ１には、図示しない直流電源が接続される。また、電力変換装置１００の出力ラインＰ２，Ｎ２には、図示しない負荷が接続される。
【0026】
インバータ回路２０は、第１スイッチング素子２１と、第２スイッチング素子２２と、第３スイッチング素子２３と、第４スイッチング素子２４と、駆動回路２５とを有している。
【0027】
第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４は、例えば、パワーＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor)である。なお、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４は、ＩＧＢＴ(Insulated Gate Bipolar Transistor)であってもよい。
【0028】
第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４は、フルブリッジ回路を構成している。より詳細には、第１スイッチング素子２１と、第２スイッチング素子２２とは直列に接続されている。第３スイッチング素子２３と、第４スイッチング素子２４とは直列に接続されている。第１スイッチング素子２１及び第２スイッチング素子２２と、第３スイッチング素子２３及び第４スイッチング素子２４とが並列に接続されている。なお、スイッチング素子の数は、４つに限らず、例えば６つであってもよい。
【0029】
第１スイッチング素子２１の両端部には、第１コンデンサ２１１が接続されている。第２スイッチング素子２２の両端部には、第２コンデンサ２２１が接続されている。第３スイッチング素子２３の両端部には、第３コンデンサ２３１が接続されている。第４スイッチング素子２４の両端部には、第４コンデンサ２４１が接続されている。
【0030】
第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４は、それぞれ第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４のスイッチング損失を抑制する機能を有する。
【0031】
駆動回路２５は、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４を駆動制御することで、電力変換装置１００に入力される直流電力を交流電力に変換する。インバータ回路２０は、変換された交流電力を、絶縁トランス３０の１次巻線３１に供給される。
【0032】
絶縁トランス３０は、１次巻線３１と、２次巻線３２と、２次巻線３３とを有している。１次巻線３１の両端部は、インバータ回路２０の接続点２０１及び接続点２０２に接続されている。２次巻線３２の両端部は、第１半導体モジュール１の接続点１０１及び接続点１０２に接続されている。２次巻線３３の両端部は、第２半導体モジュール１ａの接続点１０２及び接続点１０３に接続されている。１次巻線３１と２次巻線３２，３３とは、互いに磁気的に結合している。
【0033】
整流回路１０は、絶縁トランス３０の２次側に接続されている。整流回路１０は、絶縁トランス３０の２次巻線３２，３３に発生する交流電圧を直流電圧に変換して、フィルタ回路４０へ出力する。
【0034】
整流回路１０は、第１半導体モジュール１と、第２半導体モジュール１ａとを備えている。第１半導体モジュール１は、互いに並列に接続された第１半導体素子１１と、第２半導体素子１２と、第３半導体素子１３とを有している。第２半導体モジュール１ａは、互いに並列に接続された第４半導体素子１１ａと、第５半導体素子１２ａと、第６半導体素子１３ａとを有している。
【0035】
第１半導体素子１１を流れる第１電流経路Ｒ１、第２半導体素子１２を流れる第２電流経路Ｒ２、及び第３半導体素子１３を流れる第３電流経路Ｒ３（図２参照）には、それぞれＬ１，Ｌ２，Ｌ３のインダクタンスが寄生している。同様に、第４半導体素子１１ａ、第５半導体素子１２ａ、及び第６半導体素子１３ａを流れる電流経路には、それぞれＬ１ａ，Ｌ２ａ，Ｌ３ａのインダクタンスが寄生している。
【0036】
フィルタ回路４０は、整流回路１０の接続点１０４及び接続点１０５に接続され、平滑リアクトル４１と、平滑コンデンサ４２とを有している。平滑リアクトル４１及び平滑コンデンサ４２は、整流回路１０から出力される直流電圧を平滑化し、平滑化後の直流電圧を負荷側に出力する。
【0037】
［電力変換装置の動作］
電力変換装置１００では、駆動回路２５は、例えば、以下に示す４つのモード１～モード４が順に繰り返されるように、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４の駆動を制御する。
電力変換装置１００では、駆動回路２５は、例えば、以下に示す４つのモード１～モード４が順に繰り返されるように、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４の駆動を制御する。
【0038】
（モード１）
モード１では、第１スイッチング素子２１と第４スイッチング素子２４が、同時にオンする。１次側には、図示しない直流電源から、第１スイッチング素子２１→１次巻線３１→第４スイッチング素子２４→電源の経路で電流が流れる。一方、２次側には、２次巻線３２→第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３→平滑リアクトル４１→図示しない負荷→２次巻線３２の経路で、負荷電流が流れる。
モード１では、第１スイッチング素子２１と第４スイッチング素子２４が、同時にオンする。１次側には、図示しない直流電源から、第１スイッチング素子２１→１次巻線３１→第４スイッチング素子２４→電源の経路で電流が流れる。一方、２次側には、２次巻線３２→第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３→平滑リアクトル４１→図示しない負荷→２次巻線３２の経路で、負荷電流が流れる。
【0039】
（モード２）
モード２では、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４が、すべてオフである。１次側には、電流が流れない。一方、２次側には、平滑リアクトル４１→平滑コンデンサ４２→２次巻線３２→第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３→平滑リアクトル４１の経路、及び、平滑リアクトル４１→平滑コンデンサ４２→２次巻線３３→第４半導体素子１１ａ、第５半導体素子１２ａ、及び第６半導体素子１３ａ→平滑リアクトル４１の経路で、負荷電流が流れる。
モード２では、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４が、すべてオフである。１次側には、電流が流れない。一方、２次側には、平滑リアクトル４１→平滑コンデンサ４２→２次巻線３２→第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３→平滑リアクトル４１の経路、及び、平滑リアクトル４１→平滑コンデンサ４２→２次巻線３３→第４半導体素子１１ａ、第５半導体素子１２ａ、及び第６半導体素子１３ａ→平滑リアクトル４１の経路で、負荷電流が流れる。
【0040】
（モード３）
モード３では、第２スイッチング素子２２と第３スイッチング素子２３が、同時にオンする。１次側には、直流電源から、第３スイッチング素子２３→１次巻線３１→第２スイッチング素子２２→直流電源の経路で、電流が流れる。一方、２次側には、２次巻線３３→第４半導体素子１１ａ、第５半導体素子１２ａ、及び第６半導体素子１３ａ→平滑リアクトル４１→負荷→２次巻線３３の経路で、負荷電流が流れる。
モード３では、第２スイッチング素子２２と第３スイッチング素子２３が、同時にオンする。１次側には、直流電源から、第３スイッチング素子２３→１次巻線３１→第２スイッチング素子２２→直流電源の経路で、電流が流れる。一方、２次側には、２次巻線３３→第４半導体素子１１ａ、第５半導体素子１２ａ、及び第６半導体素子１３ａ→平滑リアクトル４１→負荷→２次巻線３３の経路で、負荷電流が流れる。
【0041】
（モード４）
モード４では、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４が、すべてオフである。１次側には、電流が流れない。一方、２次側には、モード２と同様に負荷電流が流れる。
モード４では、第１スイッチング素子２１、第２スイッチング素子２２、第３スイッチング素子２３、及び第４スイッチング素子２４が、すべてオフである。１次側には、電流が流れない。一方、２次側には、モード２と同様に負荷電流が流れる。
【0042】
［半導体モジュールの構成］
次に、整流回路１０を構成する第１半導体モジュール１の構成について、図２及び図３を参照して説明する。図２は、実施形態１における第１半導体モジュール１の平面図である。図３は、図２のＩＩＩ－ＩＩＩ断面図である。
次に、整流回路１０を構成する第１半導体モジュール１の構成について、図２及び図３を参照して説明する。図２は、実施形態１における第１半導体モジュール１の平面図である。図３は、図２のＩＩＩ－ＩＩＩ断面図である。
【0043】
図２及び図３に示すように、第１半導体モジュール１は、第１半導体素子１１と、第２半導体素子１２と、第３半導体素子１３と、第１バスバー１４１と、第２バスバー１４２と、接続バスバー１４３～１４５と、調整用素子１５とを備え、これらの部材が一体化されている。
【0044】
第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３は、例えばダイオードである。第１半導体素子１１は、アノード端子である第１入力端子１１１と、カソード端子である第１出力端子１１２とを有している。第２半導体素子１２は、アノード端子である第２入力端子１２１と、カソード端子である第２出力端子１２２とを有している。第３半導体素子１３は、アノード端子である第３入力端子１３１と、カソード端子である第３出力端子１３２とを有している。
【0045】
第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３の各第１入力端子１１１、第２入力端子１２１、及び第３入力端子１３１は、第１バスバー１４１に接続されている。また、第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３の各第１出力端子１１２、第２出力端子１２２、及び第３出力端子１３２は、それぞれ接続バスバー１４３，１４４，１４５に接続されている。
【0046】
第１バスバー１４１及び第２バスバー１４２は、銅等の導電性部材から形成されている。第１バスバー１４１の幅Ａ１は、第２バスバー１４２の幅Ａ２よりも広く形成されている。
【0047】
（調整用素子）
次に、調整用素子１５について、図２及び図３を参照して説明する。図２及び図３に示すように、調整用素子１５は、第１調整用素子１５１と、第２調整用素子１５２と、第３調整用素子１５３とを有している。調整用素子１５は、銅等の導電性部材から形成されたバスバーである。
次に、調整用素子１５について、図２及び図３を参照して説明する。図２及び図３に示すように、調整用素子１５は、第１調整用素子１５１と、第２調整用素子１５２と、第３調整用素子１５３とを有している。調整用素子１５は、銅等の導電性部材から形成されたバスバーである。
【0048】
第１調整用素子１５１、第２調整用素子１５２、及び第３調整用素子１５３は、それぞれ接続バスバー１４３、接続バスバー１４４、及び接続バスバー１４５に接続されていると共に、第２バスバー１４２に接続されている。なお、調整用素子１５は、アルミニウムから形成されていてもよい。
【0049】
第１調整用素子１５１は、図２に示すように、平面視で矩形状を有している。第１調整用素子１５１の幅Ｗ１は、第１半導体素子１１の幅と同じ程度の長さに設定されている。第１調整用素子１５１は、図３に示すように、接続バスバー１４３及び第２バスバー１４２を跨ぐように配置されている。
【0050】
図２に示すように、第２調整用素子１５２は、平面視で矩形状を有している。第２調整用素子１５２の幅Ｗ２は、第１調整用素子１５１の幅Ｗ１よりも小さく形成されている。第２調整用素子１５２は、接続バスバー１４４及び第２バスバー１４２を跨ぐように配置されている。
【0051】
第３調整用素子１５３は、平面視で矩形状を有している。第３調整用素子１５３の幅Ｗ３は、第１調整用素子１５１の幅Ｗ１、及び第２調整用素子１５２の幅Ｗ２よりも小さく形成されている。第３調整用素子１５３は、接続バスバー１４５及び第２バスバー１４２を跨ぐように配置されている。
【0052】
次に、第１半導体モジュール１の電流の流れについて説明する。図２に示すように、第１半導体モジュール１に入力された電流Ｉｉｎは、第１電流経路Ｒ１、第２電流経路Ｒ２及び第３電流経路Ｒ３を経由して、第２バスバー１４２から出力される（図２のＩｏｕｔ参照）。
【0053】
第１電流経路Ｒ１は、第１バスバー１４１の入力側から、第１半導体素子１１及び第１調整用素子１５１を経由し、第２バスバー１４２の出力側へ至る経路である。第２電流経路Ｒ２は、第１バスバー１４１の入力側から、第２半導体素子１２及び第２調整用素子１５２を経由し、第２バスバー１４２の出力側へ至る経路である。第３電流経路Ｒ３は、第１バスバー１４１の入力側から、第３半導体素子１３及び第３調整用素子１５３を経由し、第２バスバー１４２の出力側へ至る経路である。
【0054】
ここで、第１バスバー１４１の幅Ａ１が、第２バスバー１４２の幅Ａ２よりも広く形成されていることから、第１バスバー１４１を通る距離が長い電流経路ほど寄生インダクタンスが小さくなり、電流が流れ易くなる傾向がある。
【0055】
即ち、図８に示す比較例のように、調整用素子１５を設けない第１半導体モジュール１Ｃでは、第１バスバー１４１を通る距離が長い電流経路ほど寄生インダクタンスが小さくなり、電流が流れ易くなる。この場合、第３電流経路Ｒ３Ｃ、第２電流経路Ｒ２Ｃ、第１電流経路Ｒ１Ｃの順に、電流が流れ易くなっている。
【0056】
従って、図９に示すように、第３電流経路Ｒ３Ｃを流れる電流Ｉ３Ｃの値が、第１電流経路Ｒ１Ｃを流れる電流Ｉ１Ｃの値、及び第２電流経路Ｒ２Ｃを流れる電流Ｉ２Ｃの値よりも大きくなる。特に、第３電流経路Ｒ３Ｃでは、図９の囲い線Ｘで示される区間において、偏流が発生している。
【0057】
そこで、実施形態１では、図９に示すような偏流の発生を防ぐために、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に、それぞれ第１調整用素子１５１、第２調整用素子１５２、及び第３調整用素子１５３を配置することで、各インダクタンスＬ１，Ｌ２，Ｌ３の差を低減している。以下、第１半導体モジュール１の製造方法について説明する。
【0058】
［半導体モジュールの製造方法］
図４は、第１半導体モジュール１の製造方法の流れを示すフローチャートである。なお、以下に示す第１半導体モジュール１の製造方法は一例であり、これに限定されない。
図４は、第１半導体モジュール１の製造方法の流れを示すフローチャートである。なお、以下に示す第１半導体モジュール１の製造方法は一例であり、これに限定されない。
【0059】
図４に示すように、まず、第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３の各第１入力端子１１１、第２入力端子１２１、及び第３入力端子１３１側に第１バスバー１４１を配置し、第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３の各第１出力端子１１２、第２出力端子１２２、及び第３出力端子１３２側に第２バスバー１４２を配置する配置工程（Ｓ１）を行う。
【0060】
具体的には、第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３の各第１入力端子１１１、第２入力端子１２１、及び第３入力端子１３１に、第１バスバー１４１を接続すると共に、各第１出力端子１１２、第２出力端子１２２、及び第３出力端子１３２に、それぞれ接続バスバー１４３，１４４，１４５を接続する。そして、各接続バスバー１４３，１４４，１４５に、未加工の第１調整用素子１５１をそれぞれ接続し、接続した各第１調整用素子１５１に第２バスバー１４２を接続する。
【0061】
続いて、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に寄生するインダクタンスＬ１，Ｌ２，Ｌ３を測定する（Ｓ２）。各インダクタンスＬ１，Ｌ２，Ｌ３は、例えば、第１バスバー１４１と第２バスバー１４２との間に所定の電圧を印加し、このとき第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に流れる電流の時間変化を測定し、測定した電流値を印加した電圧値により除算することで算出できる。なお、各インダクタンスＬ１，Ｌ２，Ｌ３は、電磁界シミュレーションによって算出してもよい。
【0062】
次に、第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３のそれぞれを流れる第１電流経路Ｒ１、第２電流経路Ｒ２、第３電流経路Ｒ３の各インダクタンスＬ１，Ｌ２，Ｌ３同士の差が少なくなるように調整する調整工程（Ｓ３）を行う。具体的には、第２バスバー１４２に接続した第１調整用素子１５１の幅を調整することにより、各インダクタンスＬ１，Ｌ２，Ｌ３同士の差を少なくする。
【0063】
この場合、第２電流経路Ｒ２に配置された第１調整用素子１５１の幅をＷ１からＷ２となるように加工して、第２調整用素子１５２を形成させる。また、第３電流経路Ｒ３に配置された第１調整用素子１５１の幅をＷ１からＷ３となるように加工して、第３調整用素子１５３を形成させる。
【0064】
このようにして、図２に示すように、第２電流経路Ｒ２に、第１調整用素子１５１よりも幅の小さい第２調整用素子１５２を配置し、第３電流経路Ｒ３に、第２調整用素子１５２よりも幅の小さい第３調整用素子１５３を配置することができる。
【0065】
これにより、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に寄生する各インダクタンスＬ１，Ｌ２，Ｌ３同士の差が小さくなり、図５に示すように、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に流れる電流Ｉ１，Ｉ２，Ｉ３の大きさが同等となるようにすることが可能である。
【0066】
［実施形態１の効果］
以上説明した実施形態１の第１半導体モジュール１を備えた電力変換装置１００では、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に寄生する各インダクタンスＬ１，Ｌ２，Ｌ３同士の差が少なくなるように、調整用素子１５（第１調整用素子１５１、第２調整用素子１５２、及び第３調整用素子１５３）を配置した。具体的には、電流経路の寄生インダクタンスが小さくなるに従って、調整用素子の幅が小さくなるように、第１電流経路Ｒ１、第２電流経路Ｒ２及び第３電流経路Ｒ３に、第１調整用素子１５１、第２調整用素子１５２、及び第３調整用素子１５３を配置した。
以上説明した実施形態１の第１半導体モジュール１を備えた電力変換装置１００では、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に寄生する各インダクタンスＬ１，Ｌ２，Ｌ３同士の差が少なくなるように、調整用素子１５（第１調整用素子１５１、第２調整用素子１５２、及び第３調整用素子１５３）を配置した。具体的には、電流経路の寄生インダクタンスが小さくなるに従って、調整用素子の幅が小さくなるように、第１電流経路Ｒ１、第２電流経路Ｒ２及び第３電流経路Ｒ３に、第１調整用素子１５１、第２調整用素子１５２、及び第３調整用素子１５３を配置した。
【0067】
これにより、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３の各寄生インダクタンスＬ１，Ｌ２，Ｌ３同士の差を少なくして、図５に示すように、各第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３を流れる電流の大きさＩ１，Ｉ２，Ｉ３のばらつきを少なくすることで、偏流（図９のＸ参照）の発生を防ぎ、第３半導体素子１３の異常発熱を防止できる。
【0068】
特に、第１バスバー１４１の幅Ａ１と、第２バスバー１４２の幅Ａ２とが異なっていても、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３に寄生する各インダクタンスＬ１，Ｌ２，Ｌ３同士の差に応じて、幅の異なる第１調整用素子１５１、第２調整用素子１５２、第３調整用素子１５３を配置することによって、各インダクタンスＬ１，Ｌ２，Ｌ３のバランス化を図ることができる。これにより、第１半導体モジュール１の部品配置の自由度を高めることができる。
【0069】
また、調整用素子１５が、第１バスバー１４１及び第２バスバー１４２と同様のバスバーから形成されているので、第１半導体モジュール１の製造工程を簡素化することが可能である。
【0070】
〔変形例〕
上記した実施形態１では、調整用素子１５は、バスバーから形成されているものとしたが、これに限定されない。実施形態１の変形例として、調整用素子１５を、抵抗体と、銅等の金属端子とを有するシャント抵抗から形成してもよい。
上記した実施形態１では、調整用素子１５は、バスバーから形成されているものとしたが、これに限定されない。実施形態１の変形例として、調整用素子１５を、抵抗体と、銅等の金属端子とを有するシャント抵抗から形成してもよい。
【0071】
この場合、図４の測定工程Ｓ２において、調整用素子１５を、上記シャント抵抗を流れる電流を検出するための電流検出部として使用することが可能である。つまり、変形例の調整用素子１５では、第１電流経路Ｒ１、第２電流経路Ｒ２、及び第３電流経路Ｒ３の各インダクタンスＬ１，Ｌ２，Ｌ３を調整する機能と、電流検出部としての機能とを兼用できる。
【0072】
〔実施形態２〕
次に、本発明の実施形態２に係る第１半導体モジュール１Ａついて、図６を参照して説明する。なお、説明の便宜上、上記実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
次に、本発明の実施形態２に係る第１半導体モジュール１Ａついて、図６を参照して説明する。なお、説明の便宜上、上記実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【0073】
図６は、実施形態２における第１半導体モジュール１Ａの平面図である。図６に示すように、第１半導体モジュール１Ａは、第１半導体素子１１と、第２半導体素子１２と、第３半導体素子１３と、第１バスバー１４１と、第２バスバー１４２と、接続バスバー１４３～１４５と、調整用素子１５Ａとを備えている。
【0074】
（調整用素子）
調整用素子１５Ａは、第１調整用素子１５１Ａと、第２調整用素子１５２Ａと、第３調整用素子１５３Ａとを有している。第１調整用素子１５１Ａ、第２調整用素子１５２Ａ、及び第３調整用素子１５３Ａは、それぞれ接続バスバー１４３、接続バスバー１４４、及び接続バスバー１４５に接続されていると共に、第２バスバー１４２に接続されている。
調整用素子１５Ａは、第１調整用素子１５１Ａと、第２調整用素子１５２Ａと、第３調整用素子１５３Ａとを有している。第１調整用素子１５１Ａ、第２調整用素子１５２Ａ、及び第３調整用素子１５３Ａは、それぞれ接続バスバー１４３、接続バスバー１４４、及び接続バスバー１４５に接続されていると共に、第２バスバー１４２に接続されている。
【0075】
第１調整用素子１５１Ａは、平面視で矩形状を有している。第１調整用素子１５１Ａは、接続バスバー１４３及び第２バスバー１４２を跨ぐように、電流Ｉ１Ａの第１電流経路Ｒ１Ａに配置されている。
【0076】
第２調整用素子１５２Ａは、平面視で矩形状を有している。第２調整用素子１５２Ａは、接続バスバー１４４及び第２バスバー１４２を跨ぐように、電流Ｉ２Ａの第２電流経路Ｒ２Ａに配置されている。また、第２調整用素子１５２Ａには、スリット１５２１が３箇所形成されている。
【0077】
具体的には、第２調整用素子１５２Ａにおいて、第１調整用素子１５１Ａ側に２つのスリット１５２１が形成され、これら２つのスリット１５２１の間における第３調整用素子１５３Ａ側にスリット１５２１が１つ形成されている。
【0078】
このため、第２調整用素子１５２Ａの断面積は、第１調整用素子１５１Ａの断面積よりも小さくなっている。ここで、断面積とは、電流Ｉ２Ａの流れる方向に垂直な方向の断面積をいう。また、第２調整用素子１５２Ａの電流経路Ｒ２Ａは、第１調整用素子１５１Ａの電流経路Ｒ１Ａよりも長くなっている。
【0079】
第３調整用素子１５３Ａは、平面視で矩形状を有している。第３調整用素子１５３Ａは、接続バスバー１４５及び第２バスバー１４２を跨ぐように、電流Ｉ３Ａの第３電流経路Ｒ３Ａに配置されている。また、第３調整用素子１５３Ａには、スリット１５３１が３箇所形成されている。
【0080】
具体的には、第３調整用素子１５３Ａにおいて、第２調整用素子１５２Ａ側に２つのスリット１５３１が形成され、これら２つのスリット１５３１の間における第２調整用素子１５２Ａとは反対側にスリット１５３１が１つ形成されている。
【0081】
第３調整用素子１５３Ａのスリット１５３１は、第２調整用素子１５２Ａのスリット１５２１よりも、平面視において、その総面積が大きい。このため、第３調整用素子１５３Ａにおける電流Ｉ３Ａの流れる方向に垂直な方向の断面積は、第２調整用素子１５２Ａの上記断面積よりも小さくなっている。また、第３調整用素子１５３Ａの電流経路Ｒ３Ａは、第２調整用素子１５２Ａの電流経路Ｒ２Ａよりも長くなっている。
【0082】
［半導体モジュールの製造方法］
実施形態２の第１半導体モジュール１Ａの製造方法では、図４に示す調整工程Ｓ３が、実施形態１と異なる。実施形態２では、調整工程Ｓ３において、第２バスバー１４２に接続された第１調整用素子１５１Ａに、矩形状のスリットを形成することにより、各インダクタンスＬ１，Ｌ２，Ｌ３同士の差を少なくする。
実施形態２の第１半導体モジュール１Ａの製造方法では、図４に示す調整工程Ｓ３が、実施形態１と異なる。実施形態２では、調整工程Ｓ３において、第２バスバー１４２に接続された第１調整用素子１５１Ａに、矩形状のスリットを形成することにより、各インダクタンスＬ１，Ｌ２，Ｌ３同士の差を少なくする。
【0083】
具体的には、第２電流経路Ｒ２Ａに配置された第１調整用素子１５１Ａに、スリット１５２１を３箇所形成することにより、第２調整用素子１５２Ａを形成させる。また、第３電流経路Ｒ３Ａに配置された第１調整用素子１５１Ａに、スリット１５３１を３箇所形成することにより、第３調整用素子１５３Ａを形成させる。
【0084】
このようにして、図６に示すように、第２電流経路Ｒ２Ａに、第１調整用素子１５１Ａよりも断面積の小さい第２調整用素子１５２Ａを配置し、第３電流経路Ｒ３Ａに、第２調整用素子１５２Ａよりも断面積の小さい第３調整用素子１５３Ａを配置できる。
【0085】
［実施形態２の効果］
以上説明した実施形態２の第１半導体モジュール１Ａでは、第２電流経路Ｒ２Ａにスリット１５２１が形成された第２調整用素子１５２Ａを配置し、第３電流経路Ｒ３にスリット１５３１が形成された第３調整用素子１５３Ａを配置した。
以上説明した実施形態２の第１半導体モジュール１Ａでは、第２電流経路Ｒ２Ａにスリット１５２１が形成された第２調整用素子１５２Ａを配置し、第３電流経路Ｒ３にスリット１５３１が形成された第３調整用素子１５３Ａを配置した。
【0086】
このように、寄生インダクタンスが小さい電流経路ほど、調整用素子の断面積が小さく、且つ電流経路が長くなるように調整用素子を配置することで、第１電流経路Ｒ１Ａ、第２電流経路Ｒ２Ａ、及び第３電流経路Ｒ３Ａの各寄生インダクタンスＬ１，Ｌ２，Ｌ３同士の差を低減できる。これにより、図５に示すように、第１電流経路Ｒ１Ａ、第２電流経路Ｒ２Ａ、及び第３電流経路Ｒ３Ａをそれぞれ流れる電流Ｉ１Ａ，Ｉ２Ａ，Ｉ３Ａの大きさのばらつきを少なくできる。
【0087】
〔実施形態３〕
次に、本発明の実施形態３に係る第１半導体モジュール１Ｂついて、図７を参照して説明する。なお、説明の便宜上、上記実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
次に、本発明の実施形態３に係る第１半導体モジュール１Ｂついて、図７を参照して説明する。なお、説明の便宜上、上記実施形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【0088】
図７は、実施形態３における第１半導体モジュール１Ｂの平面図である。図７に示すように、第１半導体モジュール１Ｂは、第１半導体素子１１と、第２半導体素子１２と、第３半導体素子１３と、第１バスバー１４１と、第２バスバー１４２と、接続バスバー１４３～１４５と、調整用素子１５Ｂとを備えている。
【0089】
（調整用素子）
調整用素子１５Ｂは、第１調整用素子１５１Ｂと、第２調整用素子１５２Ｂと、第３調整用素子１５３Ｂとを有している。第１調整用素子１５１Ｂ、第２調整用素子１５２Ｂ、及び第３調整用素子１５３Ｂは、それぞれ接続バスバー１４３、接続バスバー１４４、及び接続バスバー１４５に接続されていると共に、第２バスバー１４２に接続されている。
調整用素子１５Ｂは、第１調整用素子１５１Ｂと、第２調整用素子１５２Ｂと、第３調整用素子１５３Ｂとを有している。第１調整用素子１５１Ｂ、第２調整用素子１５２Ｂ、及び第３調整用素子１５３Ｂは、それぞれ接続バスバー１４３、接続バスバー１４４、及び接続バスバー１４５に接続されていると共に、第２バスバー１４２に接続されている。
【0090】
第１調整用素子１５１Ｂは、平面視で矩形状を有している。第１調整用素子１５１Ｂは、接続バスバー１４３及び第２バスバー１４２を跨ぐように、電流Ｉ１Ｂの第１電流経路Ｒ１Ｂに配置されている。
【0091】
第２調整用素子１５２Ｂは、平面視で矩形状を有している。第２調整用素子１５２Ｂは、接続バスバー１４４及び第２バスバー１４２を跨ぐように、電流Ｉ２Ｂの電流経路Ｒ２Ｂに配置されている。また、第２調整用素子１５２Ｂには、矩形状の溝１５２２が２箇所形成されている。このため、第２調整用素子１５２Ｂの断面積は、第１調整用素子１５１Ｂの断面積よりも小さくなっている。ここで、断面積は、電流Ｉ２Ｂの流れる方向に垂直な方向の断面積をいう。
【0092】
第３調整用素子１５３Ｂは、平面視で矩形状を有している。第３調整用素子１５３Ｂは、接続バスバー１４５及び第２バスバー１４２を跨ぐように、電流Ｉ３Ｂの電流経路Ｉ３Ｂに配置されている。
【0093】
第３調整用素子１５３Ｂには、矩形状の溝１５３２が２箇所形成されている。第３調整用素子１５３Ｂの溝１５３２の面積は、第２調整用素子１５２Ｂの溝１５２２の面積よりも、平面視において、その総面積が大きい。このため、第３調整用素子１５３Ｂにおける電流Ｉ３Ｂの流れる方向に垂直な方向の断面積は、第２調整用素子１５２Ｂの上記断面積よりも小さくなっている。
【0094】
［半導体モジュールの製造方法］
実施形態３の第１半導体モジュール１Ｂの製造方法では、図４に示す調整工程Ｓ３が、実施形態１と異なる。実施形態３では、調整工程Ｓ３において、第２バスバー１４２に接続された第１調整用素子１５１Ｂに、矩形状の溝を形成することにより、各インダクタンスＬ１，Ｌ２，Ｌ３同士の差を少なくする。
実施形態３の第１半導体モジュール１Ｂの製造方法では、図４に示す調整工程Ｓ３が、実施形態１と異なる。実施形態３では、調整工程Ｓ３において、第２バスバー１４２に接続された第１調整用素子１５１Ｂに、矩形状の溝を形成することにより、各インダクタンスＬ１，Ｌ２，Ｌ３同士の差を少なくする。
【0095】
具体的には、第２電流経路Ｒ２Ｂに配置された第１調整用素子１５１Ｂに、溝１５２２を２箇所形成することにより、第２調整用素子１５２Ｂを形成させる。また、第３電流経路Ｒ３Ｂに配置された第１調整用素子１５１Ｂに、溝１５３２を２箇所形成することにより、第３調整用素子１５３Ｂを形成させる。
【0096】
このようにして、図７に示すように、第２電流経路Ｒ２Ｂに、第１調整用素子１５１Ｂよりも断面積の小さい第２調整用素子１５２Ｂを配置し、第３電流経路Ｒ３Ｂに、第２調整用素子１５２Ｂよりも断面積の小さい第３調整用素子１５３Ｂを配置できる。
【0097】
［実施形態３の効果］
以上説明した実施形態３の第１半導体モジュール１Ｂでは、第１電流経路Ｒ１Ｂよりも寄生インダクタンスが小さい第２電流経路Ｒ２Ｂ及び第３電流経路Ｒ３Ｂに、第１電流経路Ｒ１Ｂに配置された第１調整用素子１５１Ｂよりも断面積が小さく、且つ溝１５２２，１５３２が形成された第２調整用素子１５２Ｂ及び第３調整用素子１５３Ｂを配置した。
以上説明した実施形態３の第１半導体モジュール１Ｂでは、第１電流経路Ｒ１Ｂよりも寄生インダクタンスが小さい第２電流経路Ｒ２Ｂ及び第３電流経路Ｒ３Ｂに、第１電流経路Ｒ１Ｂに配置された第１調整用素子１５１Ｂよりも断面積が小さく、且つ溝１５２２，１５３２が形成された第２調整用素子１５２Ｂ及び第３調整用素子１５３Ｂを配置した。
【0098】
これにより、第１電流経路Ｒ１Ｂ、第２電流経路Ｒ２Ｂ、及び第３電流経路Ｒ３Ｂの各寄生インダクタンスＬ１，Ｌ２，Ｌ３同士の差を低減させて、図５に示すように、第１電流経路Ｒ１Ｂ、第２電流経路Ｒ２Ｂ、及び第３電流経路Ｒ３Ｂをそれぞれ流れる電流の大きさＩ１Ｂ，Ｉ２Ｂ，Ｉ３Ｂのばらつきを少なくすることができる。
【0099】
〔その他の実施形態〕
上記した実施形態１～３では、第１半導体モジュール１，１Ａ，１Ｂを、電力変換装置１００の一例であるＤＣ－ＤＣコンバータに用いるものとしたが、これに限らず、他にも、インバータ装置であるＤＣ－ＡＣコンバータ装置など、電力変換を行う装置全般に適用することが可能である。
上記した実施形態１～３では、第１半導体モジュール１，１Ａ，１Ｂを、電力変換装置１００の一例であるＤＣ－ＤＣコンバータに用いるものとしたが、これに限らず、他にも、インバータ装置であるＤＣ－ＡＣコンバータ装置など、電力変換を行う装置全般に適用することが可能である。
【0100】
上記した実施形態１～３では、第１半導体素子１１、第２半導体素子１２、及び第３半導体素子１３の第１出力端子１１２、第２出力端子１２２、及び第３出力端子１３２側に、それぞれ第１調整用素子１５１，１５１Ａ，１５１Ｂ、第２調整用素子１５２，１５２Ａ，１５２Ｂ、及び第３調整用素子１５３，１５３Ａ，１５３Ｂを接続するものとしたが、これに限定されない。例えば、寄生インダクタンスが最も小さくなる第３電流経路Ｒ３，Ｒ３Ａ，Ｒ３Ｂにだけ、調整用素子１５，１５Ａ，１５Ｂを配置してもよい。
【0101】
上記した実施形態１では、電流経路の寄生インダクタンスが小さくなるに従って、調整用素子の幅が小さくなるようにしたが、これに限定されない。例えば、第２調整用素子１５２の厚さ及び第３調整用素子１５３の厚さが、第１調整用素子１５１の厚さよりも、小さくなっていてもよい。
【0102】
本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【0103】
１、１Ａ、１Ｂ 半導体モジュール
１０ 整流回路
１１ 第１半導体素子
１２ 第２半導体素子
１３ 第３半導体素子
１５、１５Ａ、１５Ｂ 調整用素子
２１、２２、２３、２４ スイッチング素子
１００ 電力変換装置
１１１、１２１、１３１ 入力端子
１１２、１２２、１３２ 出力端子
１４１ 第１バスバー
１４２ 第２バスバー
１５１、１５１Ａ、１５１Ｂ 第１調整用素子
１５２、１５２Ａ、１５２Ｂ 第２調整用素子
１５３、１５３Ａ，１５３Ｂ 第３調整用素子
１５２１、１５３１ スリット
１５２２、１５３２ 溝
Ｌ１、Ｌ２、Ｌ３ インダクタンス
Ｒ１、Ｒ１Ａ、Ｒ１Ｂ 第１電流経路
Ｒ２、Ｒ２Ａ、Ｒ２Ｂ 第２電流経路
Ｒ３、Ｒ３Ａ、Ｒ３Ｂ 第３電流経路
１０ 整流回路
１１ 第１半導体素子
１２ 第２半導体素子
１３ 第３半導体素子
１５、１５Ａ、１５Ｂ 調整用素子
２１、２２、２３、２４ スイッチング素子
１００ 電力変換装置
１１１、１２１、１３１ 入力端子
１１２、１２２、１３２ 出力端子
１４１ 第１バスバー
１４２ 第２バスバー
１５１、１５１Ａ、１５１Ｂ 第１調整用素子
１５２、１５２Ａ、１５２Ｂ 第２調整用素子
１５３、１５３Ａ，１５３Ｂ 第３調整用素子
１５２１、１５３１ スリット
１５２２、１５３２ 溝
Ｌ１、Ｌ２、Ｌ３ インダクタンス
Ｒ１、Ｒ１Ａ、Ｒ１Ｂ 第１電流経路
Ｒ２、Ｒ２Ａ、Ｒ２Ｂ 第２電流経路
Ｒ３、Ｒ３Ａ、Ｒ３Ｂ 第３電流経路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】