特開 2023-121544 異常検出回路、半導体装置、電子機器、車両

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023121544

(43)【公開日】2023-08-31

(54)【発明の名称】異常検出回路、半導体装置、電子機器、車両

(51)【国際特許分類】

   H02H 3/087 20060101AFI20230824BHJP

   H02J 1/00 20060101ALI20230824BHJP

   H02H 3/16 20060101ALI20230824BHJP

   H02H 3/12 20060101ALI20230824BHJP

【ＦＩ】

H02H3/087

H02J1/00 309Q

H02J1/00 309W

H02H3/16 A

H02H3/12 D

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022024941

(22)【出願日】2022-02-21

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】岡本 佳太

(72)【発明者】

【氏名】加藤 象二郎

【テーマコード（参考）】

5G004

5G165

【Ｆターム（参考）】

5G004AA04

5G004AB02

5G004BA01

5G004BA03

5G004CA04

5G004DA04

5G004DC05

5G004DC11

5G165AA08

5G165BB04

5G165BB08

5G165BB11

5G165CA01

5G165GA09

5G165HA01

5G165HA07

5G165KA04

5G165LA01

5G165LA02

5G165MA09

5G165MA10

5G165NA02

5G165NA05

5G165NA10

5G165PA01

(57)【要約】

【課題】小型化や低コスト化を実現することのできる異常検出回路を提供する。
【解決手段】異常検出回路３５は、外部端子１１から基準電位端に向けて流れる第１電流を生成するように構成された第１電流源ＣＳ１１と、電源電位端ＶＤＤから外部端子１１に向けて流れる第２電流を生成するように構成された第２電流源ＣＳ１２と、外部端子１１の印加電圧に応じた検出電圧Ｖ１１と所定の閾値電圧Ｖ１２とを比較して異常検出信号Ｓ３５を生成するように構成されたコンパレータＣＭＰ１と、第１電流の生成動作を行う第１異常検出モードと第２電流の生成動作を行う第２異常検出モードを切り替えるように構成されたコントローラＣＴＬ１と、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

外部端子から基準電位端に向けて流れる第１電流を生成するように構成された第１電流源と、
電源電位端から前記外部端子に向けて流れる第２電流を生成するように構成された第２電流源と、
前記外部端子の印加電圧に応じた検出電圧と所定の閾値電圧とを比較して異常検出信号を生成するように構成されたコンパレータと、
前記第１電流の生成動作を行う第１異常検出モードと前記第２電流の生成動作を行う第２異常検出モードを切り替えるように構成されたコントローラと、
を備える、異常検出回路。

【請求項2】

前記第１異常検出モードと前記第２異常検出モードで前記閾値電圧を切り替えるように構成される、
請求項１記載の異常検出回路。

【請求項3】

前記第１電流と前記第２電流を共通の基準電流からそれぞれ生成するように構成されたカレントミラー回路を備える、
請求項１又は２記載の異常検出回路。

【請求項4】

前記第１電流源と前記外部端子との間を導通／遮断するように構成された第１スイッチと、
前記第２電流源と前記外部端子との間を導通／遮断するように構成された第２スイッチと、
を更に備え、
前記コントローラは、前記第１異常検出モードでは前記第１スイッチをオン状態として前記第２スイッチをオフ状態とし、前記第２異常検出モードでは前記第１スイッチをオフ状態として前記第２スイッチをオン状態とするように構成される、
請求項１～３のいずれか一項記載の異常検出回路。

【請求項5】

前記外部端子と前記第１スイッチ及び前記第２スイッチとの間を導通／遮断するように構成された第３スイッチをさらに備える、
請求項４に記載の異常検出回路。

【請求項6】

前記外部端子と、
請求項５に記載の異常検出回路と、
前記外部端子と前記基準電位端又は前記電源電位端との間を導通／遮断するように構成された出力スイッチ素子と、
を備える、半導体装置。

【請求項7】

前記異常検出回路は、前記第１異常検出モードでの異常検出動作、及び、前記第２異常検出モードでの異常検出動作を順次行い、どちらの異常も検出されなかった場合に、前記出力スイッチ素子をオンするように構成される、
請求項６記載の半導体装置。

【請求項8】

請求項６又は７に記載の半導体装置と、
前記外部端子に外部接続される負荷と、
を備える、電子機器。

【請求項9】

請求項８に記載の電子機器を備える、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、異常検出回路、及び、これを用いた半導体装置、電子機器並びに車両に関する。

【背景技術】

【0002】

スイッチ装置において、出力異常状態の検出を行うため、異常検出回路が設けられている。なお、上記の出力異常状態としては、例えば、負荷オープンと、出力地絡または出力天絡になる。

【0003】

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－７２７４０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、負荷オープンと、出力地絡または出力天絡を検出する従来の異常検出回路において、負荷オープンと、出力地絡または出力天絡のそれぞれに検出回路（コンパレータ等）が必要であり、回路規模縮小の面で改善の余地があった。

【課題を解決するための手段】

【0006】

本明細書中に開示されている異常検出回路は、外部端子から基準電位端に向けて流れる第１電流を生成するように構成された第１電流源と、電源電位端から前記外部端子に向けて流れる第２電流を生成するように構成された第２電流源と、前記外部端子の印加電圧に応じた検出電圧と所定の閾値電圧とを比較して異常検出信号を生成するように構成されたコンパレータと、前記第１電流の生成動作を行う第１異常検出モードと前記第２電流の生成動作を行う第２異常検出モードを切り替えるように構成されたコントローラと、を備える構成である。

【0007】

本明細書中に開示されている半導体装置は、上記構成の異常検出回路を備える。

【0008】

本明細書中に開示されている電子機器は、上記構成の半導体装置を備える。

【0009】

本明細書中に開示されている車両は、上記構成の電子機器を備える。

【発明の効果】

【0010】

本明細書中に開示されている異常検出回路によれば、小型化及び低コスト化を実現することのできる異常検出回路、及び、これを用いた半導体装置、電子機器並びに車両を提供することが可能である。

【図面の簡単な説明】

【0011】

【図1】図１は、ローサイドスイッチＩＣの全体構成を示す図である。

【図2】図２は、ローサイドスイッチＩＣに適用され得る異常検出回路の一構成例を示す図である。

【図3】図３は、第１異常検出モード動作を説明するための図である。

【図4】図４は、第１異常検出モード動作時における外部端子１２の印加電圧を示す図である。

【図5】図５は、第２異常検出モード動作を説明するための図である。

【図6】図６は、第２異常検出モード動作時における外部端子１２の印加電圧を示す図である。

【図7】図７は、負荷オープン状態での異常検出動作時における外部端子１２の印加電圧を示す図である。

【図8】図８は、異常検出回路の構成例の詳細を示す図である。

【図9】図９は、ハイサイドスイッチＩＣに適用され得る異常検出回路の一構成例を示す図である。

【図10】図１０は、車両の一構成例を示す外観図である。

【発明を実施するための形態】

【0012】

＜半導体装置（ローサイドスイッチＩＣ）＞
図１は、ローサイドスイッチＩＣの全体構成を示す図である。本構成例のローサイドスイッチＩＣ１は、ＥＣＵ［electronic control unit］２からの指示に応じて負荷３と基準電位端（例えば接地端）との間を導通／遮断する車載用ローサイドスイッチＬＳＩ（＝車載ＩＰＤの一種）である。

【0013】

なお、ローサイドスイッチＩＣ１は、装置外部との電気的な接続を確立するための手段として外部端子１１～１４を備えている。外部端子１１は、負荷３（バルブランプ、リレーコイル、ソレノイド、発光ダイオードまたはモータなど）を外部接続するための負荷接続端子ないしは出力端子（ＯＵＴピン）である。外部端子１２は、基準電位端と接続するためのＧＮＤ端子（ＧＮＤピン）である。外部端子１３は、ＥＣＵ２から外部制御信号Ｓｉの外部入力を受け付けるための信号入力端子（ＩＮピン）である。なお、外部制御信号Ｓｉは、ＮＭＯＳＦＥＴ９のオン／オフ制御を行うための論理信号であるが、ローサイドスイッチＩＣ１の電源電圧としても理解することができる。外部端子１４は、ＥＣＵ２に出力異常報知信号ＦＡＩＬを外部出力するための信号出力端子（ＦＡＩＬピン）である。

【0014】

また、ローサイドスイッチＩＣ１は、ＮＭＯＳＦＥＴ９と、制御ロジック部２３と、保護回路２４と、ゲート制御部２５と、アクティブクランプ回路２６とを集積化して成る。

【0015】

ＮＭＯＳＦＥＴ９は、ドレインが外部端子１１に接続されてソースが外部端子１２に接続されたパワートランジスタである。このように接続されたＮＭＯＳＦＥＴ９は、負荷３から外部端子１１及び１２を介して接地端に至る電流経路を導通／遮断するための出力スイッチ素子（ローサイドスイッチ素子）として機能する。なお、ＮＭＯＳＦＥＴ９は、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート駆動信号Ｇ１がローレベルであるときにオフする。

【0016】

ゲート制御部２５は、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成してＮＭＯＳＦＥＴ９のゲートに出力することにより、ＮＭＯＳＦＥＴ９のオン／オフ制御を行う。なお、ゲート制御部２５は、過電流保護信号Ｓ３４に応じて出力電流Ｉｏを制限するようにＮＭＯＳＦＥＴ９を制御する機能を備えている。

【0017】

制御ロジック部２３は、外部制御信号Ｓｉに応じてゲート制御信号Ｓ１を生成する。例えば、外部制御信号Ｓｉがハイレベル（＝ＮＭＯＳＦＥＴ９をオンさせるときの論理レベル）であるときには、制御ロジック部２３が動作状態となり、ゲート制御信号Ｓ１がハイレベルとなる。一方、外部制御信号Ｓｉがローレベル（＝ＮＭＯＳＦＥＴ９をオフさせるときの論理レベル）であるときには、制御ロジック部２３が非動作状態となり、ゲート制御信号Ｓ１がローレベルとなる。また、制御ロジック部２３は、保護回路２４の各種出力信号を監視している。特に、制御ロジック部２３は、出力異常検出信号Ｓ２４の監視結果に応じて、出力異常報知信号ＦＡＩＬを生成する機能も備えている。

【0018】

なお、本図に即して述べると、制御ロジック部２３は、内部電源部３２と基準電圧源／基準電流源３３を含む。

【0019】

内部電源部３２は、所定の内部電源電圧Ｖｒｅｇを生成してローサイドスイッチＩＣ１の各部（例えば保護回路２４）に供給する。なお、内部電源部３２の動作可否は、外部制御信号Ｓｉに応じて制御される。より具体的に述べると、内部電源部３２は、外部制御信号Ｓｉがハイレベルであるときに動作状態となり、外部制御信号Ｓｉがローレベルであるときに非動作状態となる。

【0020】

基準電圧源／基準電流源３３は、ローサイドスイッチＩＣ１に集積化された各種回路の基準電圧ＶＲＥＦ及び基準電流ＩＲＥＦを生成する。基準電圧ＶＲＥＦ及び基準電流ＩＲＥＦは、例えば保護回路２４に入力される。上記の各種回路がコンパレータを含む場合、基準電圧ＶＲＥＦ及び基準電流ＩＲＥＦは、当該コンパレータに入力されてもよい。

【0021】

保護回路２４は、ローサイドスイッチＩＣ１の各種異常状態を検出する回路ブロックであり、過電流保護回路３４と、異常検出回路３５と、温度保護回路３６と、を含む。

【0022】

過電流保護回路３４は、不図示の過電流検出手段を用いて、監視結果（＝出力電流Ｉｏの過電流異常が生じているか否か）に応じた過電流保護信号Ｓ３４を生成する。なお、過電流保護信号Ｓ３４は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0023】

異常検出回路３５は、その検出結果（＝負荷オープンが生じているか否か、または出力地絡が生じているか否か）に応じた異常検出信号Ｓ３５を生成する。なお、異常検出信号Ｓ３５は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。なお、出力地絡とは、外部端子１１が接地電位端（またはこれに準ずる低電位端）に短絡している異常状態のことを指す。

【0024】

温度保護回路３６は、ローサイドスイッチＩＣ１（特にＮＭＯＳＦＥＴ９の周辺）の異常発熱を検出する温度検出素子（不図示）を含み、その検出結果（＝異常発熱が生じているか否か）に応じた温度保護信号Ｓ３６を生成する。なお、温度保護信号Ｓ３６は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。

【0025】

なお、上記の過電流保護信号Ｓ３４、異常検出信号Ｓ３５、及び、温度保護信号Ｓ３６は、それぞれ異常未検出時にハイレベルとなり、異常検出時にローレベルとなる構成であってもよい。

【0026】

アクティブクランプ回路２６は、外部端子１１とＮＭＯＳＦＥＴ９のゲートとの間に接続されており、ＮＭＯＳＦＥＴ９のオフ遷移時に生じ得る逆起電力からＮＭＯＳＦＥＴ９を保護する。なお、アクティブクランプ回路２６は、互いに順バイアス接続された複数のダイオードを含んでいてもよい。また、アクティブクランプ回路２６は、互いに逆バイアス接続された複数のダイオードを含んでいてもよい。或いは、アクティブクランプ回路２６は、互いに順バイアス接続された複数のダイオード、および、互いに逆バイアス接続された複数のダイオードを含んでいてもよい。

【0027】

＜異常検出回路（ローサイドスイッチＩＣへの適用例）＞
図２は、ローサイドスイッチＩＣ１に適用され得る異常検出回路３５の一構成例を示す図である。本図の異常検出回路３５は、第１電流源ＣＳ１１及び第２電流源ＣＳ１２と、コンパレータＣＭＰ１と、コントローラＣＴＬ１と、第１スイッチＳＷ１１～第８スイッチＳＷ１８と、抵抗Ｒ１０～Ｒ１６と、を含む。

【0028】

抵抗Ｒ１０の一端には外部端子１１が接続される。抵抗Ｒ１０の他端は、第３スイッチＳＷ１３に接続される。第１スイッチＳＷ１１の一端には、抵抗Ｒ１１と、第２スイッチＳＷ１２と、第３スイッチＳＷ１３と、が並列に接続される。第１スイッチＳＷ１１の他端には、第１電流源ＣＳ１１が接続される。第１電流源ＣＳ１１は、第１スイッチＳＷ１１とグラウンド電位との間に接続される。

【0029】

第２電流源ＣＳ１２の一端には、電源電圧ＶＤＤが印加される。第２電流源ＣＳ１２の他端は、第２スイッチＳＷ１２に接続される。抵抗Ｒ１２の一端には、抵抗Ｒ１１と、コンパレータＣＭＰ１の反転入力端子とが並列に接続される。第４スイッチＳＷ１４は、抵抗Ｒ１２とグラウンド電位との間に接続される。抵抗Ｒ１４の一端には、抵抗Ｒ１３と、コンパレータＣＭＰ１の非反転入力端子と、が並列に接続される。抵抗Ｒ１４の他端は、抵抗Ｒ１５と、第７スイッチＳＷ１７と、抵抗Ｒ１６と、第８スイッチＳＷ１８と、が並列に接続される。

【0030】

抵抗Ｒ１３の一端には、基準電圧ＶＢＧが接続される。抵抗Ｒ１３の他端は、コンパレータＣＭＰ１の非反転入力端子と、抵抗Ｒ１４が並列に接続される。コンパレータＣＭＰ１の出力端子は、異常検出信号Ｓ３５の印加端と接続される。第５スイッチＳＷ１５の一端には、抵抗Ｒ１５と、第７スイッチＳＷ１７と、が並列に接続される。第５スイッチＳＷ１５の他端は、グラウンド電位が接続される。第６スイッチＳＷ１６の一端には、抵抗Ｒ１６と、第８スイッチＳＷ１８と、が並列に接続される。第６スイッチＳＷ１６の他端は、グラウンド電位が接続される。

【0031】

第１スイッチＳＷ１１～第８スイッチＳＷ１８は、コントローラＣＴＬ１から出力される制御信号により、導通／遮断が行われる。第７スイッチＳＷ１７及び第８スイッチＳＷ１８は、コンパレータＣＭＰ１の出力端子から出力される異常検出信号Ｓ３５により、導通／遮断が行われる。より詳細には、負荷オープンまたは出力地絡の異常を検出し、異常検出信号Ｓ３５がハイレベルを出力されると、第７スイッチＳＷ１７及び第８スイッチＳＷ１８は、オフ状態になる。

【0032】

第１電流源ＣＳ１１は、外部端子１２から基準電位端に第１電流Ｉ１１を引き込むように構成される。第２電流源ＣＳ１２は、電源電位端から外部端子１２に第２電流Ｉ１２を流し込むように構成される。コンパレータＣＭＰ１は、外部端子１２の印加電圧Ｖｏに応じた検出電圧Ｖ１１と所定の閾値電圧Ｖ１２とを比較し、検出結果に応じて異常検出信号Ｓ３５を生成する。

【0033】

第１スイッチＳＷ１１は、第１電流源ＣＳ１１と外部端子１１との間を導通／遮断するように構成される。第２スイッチＳＷ１２は、第２電流源ＣＳ１２と外部端子１１との間を導通／遮断するように構成される。

【0034】

コントローラＣＴＬ１は、第１異常検出モードでは第１スイッチＳＷ１１をオン状態として、第２スイッチＳＷ１２をオフ状態とする。コントローラＣＴＬ１は、第２異常検出モードでは第１スイッチＳＷ１１をオフ状態として、第２スイッチＳＷ１２をオン状態とするように構成される。

【0035】

コントローラＣＴＬ１は、第１スイッチＳＷ１１と第２スイッチＳＷ１２を切り替えることにより、第１異常検出モードと第２異常検出モードの動作の切り替えを行う。第３スイッチＳＷ１３は、外部端子１１と第１スイッチＳＷ１１及び第２スイッチＳＷ１２との間を導通／遮断するように構成される。

【0036】

第４スイッチＳＷ１４は、抵抗Ｒ１２とグラウンド電位との間を導通／遮断するように構成される。第５スイッチＳＷ１５は、抵抗Ｒ１５及び第７スイッチＳＷ１７と、グラウンド電位との間を導通／遮断するように構成される。第６スイッチＳＷ１６は、抵抗Ｒ１６及び第８スイッチＳＷ１８と、グラウンド電位との間を導通／遮断するように構成される。第７スイッチＳＷ１７は、抵抗Ｒ１４と、第５スイッチＳＷ１５との間を導通／遮断するように、言い換えれば、抵抗Ｒ１５の両端間をショートするか否かを切り替えるように構成される。第８スイッチＳＷ１８は、抵抗Ｒ１４と、第６スイッチＳＷ１６との間を導通／遮断するように、言い換えれば、抵抗Ｒ１６の両端間をショートするか否かを切り替えるように構成される。

【0037】

第１異常検出モードの動作時、第１スイッチＳＷ１１、第３スイッチＳＷ１３及び第５スイッチＳＷ１５は、コントローラＣＴＬ１からの制御信号により、それぞれオン状態になる。この時、第２スイッチＳＷ１２、第４スイッチＳＷ１４及び第６スイッチＳＷ１６は、オフ状態になる。第７スイッチＳＷ１７及び第８スイッチＳＷ１８は、コンパレータＣＭＰ１の出力端子から出力される異常検出信号Ｓ３５により、オン状態になる。

【0038】

第２異常検出モードの動作時、第２スイッチＳＷ１２、第３スイッチＳＷ１３、第４スイッチＳＷ１４及び第６スイッチＳＷ１６は、コントローラＣＴＬ１からの制御信号により、それぞれオン状態になる。この時、第１スイッチＳＷ１１及び第５スイッチＳＷ１５は、オフ状態になる。第７スイッチＳＷ１７及び第８スイッチＳＷ１８は、コンパレータＣＭＰ１の出力端子から出力される異常検出信号Ｓ３５により、オン状態になる。

【0039】

第１異常検出モード及び第２異常検出モードの動作が行われていない場合、第１スイッチＳＷ１１、第２スイッチＳＷ１２、第３スイッチＳＷ１３、第４スイッチＳＷ１４、第５スイッチＳＷ１５及び第６スイッチＳＷ１６は、いずれもオフ状態になる。

【0040】

コンパレータＣＭＰ１は、第１異常検出モードと第２異常検出モードで閾値電圧Ｖ１２を切り替えるように構成される。コンパレータＣＭＰ１は、コントローラＣＴＬ１からの制御信号を用いて、第１スイッチＳＷ１１、第２スイッチＳＷ１２、第３スイッチＳＷ１３、第４スイッチＳＷ１４、第５スイッチＳＷ１５及び第６スイッチＳＷ１６を切り替えることにより、第１異常検出モードと第２異常検出モードの動作時で共通化することができる構成である。このような構成にすることにより、素子を削減することができ、小型化及び低コスト化を図ることができる。

【0041】

図３は、第１異常検出モード動作を説明するための図である。なお、オン状態である第１スイッチＳＷ１１と、第５スイッチＳＷ１５については、本図面では導通しているものとして、描写を省略している。第１異常検出モード動作時、コントローラＣＴＬ１からの制御信号により、第１スイッチＳＷ１１、第３スイッチＳＷ１３及び第５スイッチＳＷ１５がオンする。第３スイッチＳＷ１３は、イネーブルスイッチとして用いられる。第３スイッチＳＷ１３がオンすることにより、第１異常検出モードの検出動作が開始される。第１異常検出モードの検出動作は、負荷３がオープンしているかどうかの診断を行う。

【0042】

第３スイッチＳＷ１３がオンすると、第１電流源ＣＳ１１から生成される第１電流Ｉ１１により、外部端子１１から電流を引き込む。これにより、外部端子１１から基準電位端に第１電流Ｉ１１が流れ得る状態となる。負荷３が接続されている通常時、第１電流Ｉ１１は数十μＡ程度の電流であるため、抵抗Ｒ１０での電圧降下は少なく、外部端子１１の印加電圧Ｖｏに応じた検出電圧Ｖ１１はコンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２より低くなることがない。そのため、異常は検出されない。

【0043】

負荷３がオープンになっている場合、外部端子１１の印加電圧Ｖｏは第１電流源ＣＳ１１により、基準電位端の出力レベルまで下がる。外部端子１１の印加電圧Ｖｏに応じた検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２より低くなるため、異常を検出することができる。異常が検出されると、コンパレータＣＭＰ１の出力端子はハイレベルを出力し、第７スイッチＳＷ１７がオフ状態になる。第７スイッチＳＷ１７がオフ状態になることにより、抵抗Ｒ１４は抵抗Ｒ１５を介して第５スイッチＳＷ１５（延いては基準電位端）と接続されることになる。そのため、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２は、異常が検出される前よりも高くなる。

【0044】

図４は、第１異常検出モード動作時における外部端子１２の印加電圧Ｖｏを示す図である。時刻ｔ１１にて、第１スイッチＳＷ１１及び第３スイッチＳＷ１３が同期してオン状態となり、第１異常検出モードの動作が開始される。このとき、負荷３（インピーダンスＲＬ）には、電流ＩＯＬＤ（＝第１電流Ｉ１１）が流れる。その結果、印加電圧Ｖｏは、電源電位ＶＢＢから負荷３での電圧降下分（ＲＬ×ＩＯＬＤ）だけ低下する。

【0045】

時刻ｔ１２において、負荷オープン（本図ではＬＯＡＤ＿ＯＰＥＮ＝Ｈと定義）が生じると、印加電圧Ｖｏ（延いては検出電圧Ｖ１１）は、基準電位端の電位に近づくため、減少し始める。検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２（本図では、印加電圧Ｖｏに対する検出閾値Ｖｔｈ１１として描写、例えばＶｔｈ１１＝２．１０Ｖ）よりも低くなった時刻ｔ１３の時点で、異常が検出され、異常検出信号Ｓ３５はハイレベルを出力する。

【0046】

実際には、負荷オープンが発生後、途中で正常化する可能性は低いが、便宜上、正常化した想定し説明すると、時刻ｔ１４にて負荷オープンが正常化する。正常化したことにより、印加電圧Ｖｏ（延いては検出電圧Ｖ１１）は、電源電位ＶＢＢに近づくため、増加し始める。検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２（本図では、印加電圧Ｖｏに対する解除閾値Ｖｔｈ１２として描写、例えばＶｔｈ１２＝２．５０Ｖ）よりも高くなった時刻ｔ１５の時点で、異常検出が解除され、異常検出信号Ｓ３５はローレベルを出力する。このとき、印加電圧Ｖｏは、電源電位ＶＢＢよりも負荷３での電圧降下分（ＲＬ×ＩＯＬＤ）だけ低い電位まで戻る。

【0047】

その後、時刻ｔ１６にて、第１スイッチＳＷ１１及び第３スイッチＳＷ１３が同期してオフ状態となり、第１異常検出モードの動作が終了される。本図では、最終的に異常が検出されていないことから、時刻ｔ１７～ｔ１８において、ＮＭＯＳＦＥＴ９がオン状態とされている。

【0048】

図５は、第２異常検出モード動作を説明するための図である。なお、オン状態である第２スイッチＳＷ１２と、第６スイッチＳＷ１６については、本図面では導通しているものとして、描写を省略している。第２異常検出モード動作時、コントローラＣＴＬ１からの制御信号により、第２スイッチＳＷ１２、第３スイッチＳＷ１３及び第６スイッチＳＷ１６がオンする。第３スイッチＳＷ１３がオンすることにより、第２異常検出モードの検出動作が開始される。第２異常検出モードの検出動作は、外部端子１１が出力地絡しているかどうかの診断を行う。

【0049】

第３スイッチＳＷ１３がオンすると、第２電流源ＣＳ１２から生成される第２電流Ｉ１２により、電源電位端から外部端子１１に向けて第２電流Ｉ１２を流し込む。負荷３が接続されている場合、出力地絡が発生していると、外部端子１１の印加電圧Ｖｏは、負荷３のインピーダンスＲＬと、外部端子１１と基準電位の間（すなわち出力地絡経路）のインピーダンスＲＧの抵抗分圧で決定される。負荷３のインピーダンスＲＬと、外部端子１１と基準電位の間のインピーダンスＲＧで決定された印加電圧Ｖｏに応じた検出電圧Ｖ１１がコンパレータＣＭＰ１の異常を検出する所定の閾値電圧Ｖ１２より低くなると異常が検出される。

【0050】

負荷３が接続されていない場合、出力地絡が発生していると、外部端子１２の印加電圧Ｖｏは、外部端子１１を介して、ほぼ接地電位まで低下する。その結果、外部端子１１の印加電圧Ｖｏに応じた検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２より低くなり、異常を検出することができる。異常が検出されると、コンパレータＣＭＰ１の出力端子はハイレベルを出力し、第８スイッチＳＷ１８がオフ状態になる。第８スイッチＳＷ１８がオフ状態になることにより、抵抗Ｒ１４は抵抗Ｒ１６を介して第６スイッチＳＷ１６（延いては基準電位端）と接続されることになる。そのため、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２は、異常が検出される前よりも高くなる。

【0051】

図６は、第２異常検出モード動作時における外部端子１２の印加電圧Ｖｏを示す図である。時刻ｔ２１にて、第２スイッチＳＷ１２及び第３スイッチＳＷ１３が同期してオン状態となり、第２異常検出モードの動作が開始される。時刻ｔ２２にて、出力地絡（本図ではＧＲＯＵＮＤ＿ＳＨＯＲＴ＝Ｌと定義）が生じると、印加電圧Ｖｏ（延いては検出電圧Ｖ１１）は、基準電位端の電位まで下がるため、減少し始める。検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２（本図では、印加電圧Ｖｏに対する検出閾値Ｖｔｈ２１として描写、例えばＶｔｈ２１＝１．１０Ｖ）よりも低くなった時刻ｔ２３の時点で、異常が検出され、異常検出信号Ｓ３５はハイレベルを出力する。

【0052】

実際には、出力地絡が発生後、途中で正常化する可能性は低いが、便宜上、正常化した想定し説明すると、時刻ｔ２４にて出力地絡が正常化する。正常化したことにより、印加電圧Ｖｏ（延いては検出電圧Ｖ１１）は、電源電位ＶＢＢに近づくため、増加し始める。検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２（本図では、印加電圧Ｖｏに対する解除閾値Ｖｔｈ２２として描写、例えばＶｔｈ２２＝１．８４Ｖ）よりも高くなった時刻ｔ２５の時点で、異常検出が解除され、異常検出信号Ｓ３５はローレベルを出力する。その後、時刻ｔ２６にて、第２スイッチＳＷ１２及び第３スイッチＳＷ１３が同期してオフ状態となり、第２異常検出モードの動作が終了される。本図では、最終的に異常が検出されていないことから、時刻ｔ２７～ｔ２８において、ＮＭＯＳＦＥＴ９がオン状態とされている。

【0053】

図７は、負荷オープン状態での異常検出動作時における外部端子１２の印加電圧Ｖｏを示す図である。なお、負荷オープンが生じているため、破線で示した印加電圧Ｖｏは不定電圧となる。

【0054】

時刻ｔ３１において、第１スイッチＳＷ１１オン状態となり、第１異常検出モードの動作が開始される。負荷オープン（本図ではＬＯＡＤ＿ＯＰＥＮ＝Ｈと定義）が生じているため、印加電圧Ｖｏ（延いては検出電圧Ｖ１１）は、基準電位端の電位に近づくため、減少し始める。

【0055】

検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２（本図では、印加電圧Ｖｏに対する検出閾値Ｖｔｈ１１として描写、例えばＶｔｈ１１＝２．１０Ｖ）よりも低くなった時刻ｔ３２の時点で、負荷オープンの異常が検出され、異常検出信号Ｓ３５（ＯＬＤ）はハイレベルを出力する。

【0056】

時刻ｔ３３にて、第１スイッチＳＷ１１がオフ状態となり、第１異常検出モードの動作が終了される。第１異常検出モードの動作が終了したことにより、異常検出が解除され、異常検出信号Ｓ３５（ＯＬＤ）はローレベルを出力する。

【0057】

その後、時刻ｔ３４にて、第２スイッチＳＷ１２がオン状態となり、第２異常検出モードの動作が開始される。時刻ｔ３５にて、出力地絡（本図ではＧＲＯＵＮＤ＿ＳＨＯＲＴ＝Ｌと定義）が生じると、印加電圧Ｖｏ（延いては検出電圧Ｖ１１）は、基準電位端の電位まで近づくため、減少し始める。検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２（本図では、印加電圧Ｖｏに対する検出閾値Ｖｔｈ２１として描写、例えばＶｔｈ２１＝１．１０Ｖ）よりも低くなった時刻ｔ３６の時点で、異常が検出され、異常検出信号Ｓ３５（ＳＧＤ）はハイレベルを出力する。このとき、印加電圧Ｖｏは、基準電位端の電位よりもＲＧ×ＩＳＧＤだけ高い電位まで下がる。

【0058】

時刻ｔ３７にて、第２スイッチＳＷ１２がオフ状態となり、第２異常検出モードの動作が終了される。第２異常検出モードの動作が終了したことにより、異常検出が解除され、異常検出信号Ｓ３５（ＳＧＤ）はローレベルを出力する。このとき、出力地絡が生じているため、印加電圧Ｖｏは基準電位端の電位の電圧が出力される。

【0059】

その後、時刻ｔ３８にて、第１スイッチＳＷ１１がオン状態となり、第１異常検出モードの動作が開始される。出力地絡が生じているため、検出電圧Ｖ１１は、コンパレータＣＭＰ１が異常を検出する所定の閾値電圧Ｖ１２よりも低くなり、第１スイッチＳＷ１１オン状態と同時に異常検出信号Ｓ３５（ＯＬＤ）はハイレベルを出力する。

【0060】

時刻ｔ３９にて、第１スイッチＳＷ１１がオフ状態となり、第１異常検出モードの動作が終了される。第１異常検出モードの動作が終了したことにより、異常検出が解除され、異常検出信号Ｓ３５（ＯＬＤ）はローレベルを出力する。

【0061】

上記で説明した通り、負荷がオープン状態であるときには、出力地絡が生じているか否かに依ることなく、第１異常検出モードの動作時に異常検出信号Ｓ３５（ＯＬＤ）がハイレベルとなる（時刻ｔ３２～ｔ３３及び時刻ｔ３８～ｔ３９を参照）。すなわち、第１異常検出モードの動作だけでは、負荷がオープン状態、出力地絡のどちらの異常が生じているか判断することができないため、第１異常検出モードの動作と第２異常検出モードの動作を順次行うことにより、出力地絡が生じているかどうかの判定を行う。

【0062】

このように本明細書中に開示されている異常検出回路は、第１異常検出モードでの異常検出動作、及び、前記第２異常検出モードでの異常検出動作を順次行い、どちらの異常も検出されなかった場合に、出力スイッチ素子をオンするように構成される。このような構成することにより、負荷がオープン状態、出力地絡のどちらの異常がないことを確実に確認した上で出力スイッチ素子をオンすることが可能となる。

【0063】

図８は、異常検出回路３５の構成例の詳細を示す図である。本図の異常検出回路３５はカレントミラー回路ＣＭ１１及びＣＭＰ１２を備えるように構成される。カレントミラー回路ＣＭ１１は、トランジスタＰ１～Ｐ３（例えばＰＭＯＳＦＥＴ）を含む。カレントミラー回路ＣＭ１２は、トランジスタＮ１及びＮ２（例えばＮＭＯＳＦＥＴ）を含む。

【0064】

第１電流源ＣＳ１１で第１電流Ｉ１１を生成する場合、コントローラＣＴＬ１からの制御信号により、第１スイッチＳＷ１１をオンし、第２スイッチＳＷ１２をオフする。第１電流源ＣＳ１１で生成される第１電流Ｉ１１は、基準電流源ＣＳ１０から生成された基準電流Ｉ１０をカレントミラー回路ＣＭ１１及びＣＭ１２で複製される。

【0065】

本図に即して具体的に述べると、第１電流Ｉ１１は、カレントミラー回路ＣＭ１１で複製された基準電流Ｉ１０のミラー電流Ｉ１０’をカレントミラー回路ＣＭ１２で更に複製することにより生成される。

【0066】

第２電流源ＣＳ１２で第２電流Ｉ１２を生成する場合、コントローラＣＴＬ１からの制御信号により、第１スイッチＳＷ１１をオフし、第２スイッチＳＷ１２をオンする。第２電流源ＣＳ１２で生成される第２電流Ｉ１２は、基準電流源ＣＳ１０から生成された基準電流Ｉ１０をカレントミラー回路ＣＭ１１で複製することにより生成される。

【0067】

上記で説明した通り、第１電流Ｉ１１と第２電流Ｉ１２は、第１スイッチＳＷ１１と、第２スイッチＳＷ１２を切り替えることにより、基準電流源ＣＳ１０から生成された基準電流Ｉ１０からそれぞれ生成することができる。

【0068】

＜異常検出回路（ハイサイドスイッチＩＣへの適用例）＞
図９は、ハイサイドスイッチＩＣに適用され得る異常検出回路３５の一構成例を示す図である。本図の異常検出回路３５は、第１電流源ＣＳ２１及び第２電流源ＣＳ２２と、コンパレータＣＭＰ２と、コントローラＣＴＬ２と、第１スイッチＳＷ２１～第８スイッチＳＷ２８と、抵抗Ｒ２０～Ｒ２６と、を含む。

【0069】

コントローラＣＴＬ２は、第１異常検出モードでは第１スイッチＳＷ２１をオン状態として、第２スイッチＳＷ２２をオフ状態とする。コントローラＣＴＬ２は、第２異常検出モードでは第１スイッチＳＷ２１をオフ状態として、第２スイッチＳＷ２２をオン状態とするように構成される。

【0070】

コントローラＣＴＬ２は、第１スイッチＳＷ２１と第２スイッチＳＷ２２を切り替えることにより、第１異常検出モードと第２異常検出モードの動作の切り替えを行う。

【0071】

第１スイッチＳＷ２１～第８スイッチＳＷ２８は、コントローラＣＴＬ２から出力される制御信号により、導通／遮断が行われる。第７スイッチＳＷ２７及び第８スイッチＳＷ２８は、コンパレータＣＭＰ２の出力端子から出力される異常検出信号Ｓ３５により、導通／遮断が行われる。より詳細には、負荷オープンまたは出力天絡の異常を検出し、異常検出信号Ｓ３５がハイレベルを出力されると、第７スイッチＳＷ２７及び第８スイッチＳＷ２８は、オフ状態になる。

【0072】

図９の異常検出回路３５は、図２の異常検出回路３５のグラウンドに接続されているものを電源に接続し、また、電源に接続されているものをグラウンドに接続に接続する等の極性を真逆に変更しただけである。そのため、ここでは詳細な説明を省略する。

【0073】

本構成例の異常検出回路３５であれば、その検出結果（＝負荷オープンが生じているか否か、または出力天絡が生じているか否か）に応じた異常検出信号Ｓ３５を生成する。なお、異常検出信号Ｓ３５は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。なお、出力天絡とは、外部端子１１が電源電位端（またはこれに準ずる高電位端）に短絡している異常状態のことを指す。

【0074】

＜車両への適用＞
図１０は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリから電力供給を受けて動作する種々の電子機器を搭載している。

【0075】

車両Ｘには、エンジン車のほか、電動車（ＢＥＶ［battery electric vehicle］、ＨＥＶ［hybrid electric vehicle］、ＰＨＥＶ／ＰＨＶ（plug-in hybrid electric vehicle／plug-in hybrid vehicle］、又は、ＦＣＥＶ／ＦＣＶ（fuel cell electric vehicle／fuel cell vehicle］などのｘＥＶ）も含まれる。

【0076】

なお、先に説明したローサイドスイッチＩＣ１は、車両Ｘに搭載される電子機器のいずれにも組み込むことが可能である。

【0077】

＜総括＞
以下では、本明細書中に開示されている種々の実施形態について総括的に述べる。

【0078】

例えば、本明細書中に開示されている異常検出回路は、外部端子から基準電位端に向けて流れる第１電流を生成するように構成された第１電流源と、電源電位端から前記外部端子に向けて流れる第２電流を生成するように構成された第２電流源と、前記外部端子の印加電圧に応じた検出電圧と所定の閾値電圧とを比較して異常検出信号を生成するように構成されたコンパレータと、前記第１電流の生成動作を行う第１異常検出モードと前記第２電流の生成動作を行う第２異常検出モードを切り替えるように構成されたコントローラと、を備える構成（第１の構成）とされている。

【0079】

なお、上記第１の構成による異常検出回路において、前記第１異常検出モードと前記第２異常検出モードで前記閾値電圧を切り替えるように構成される構成（第２の構成）にしてもよい。

【0080】

また、上記第１または第２の構成による異常検出回路において、前記第１電流と前記第２電流を共通の基準電流からそれぞれ生成するように構成されたカレントミラー回路を備える構成（第３の構成）にしてもよい。

【0081】

また、上記した第１～第３いずれかの構成による異常検出回路において、前記第１電流源と前記外部端子との間を導通／遮断するように構成された第１スイッチと、前記第２電流源と前記外部端子との間を導通／遮断するように構成された第２スイッチと、を更に備え、前記コントローラは、前記第１異常検出モードでは前記第１スイッチをオン状態として前記第２スイッチをオフ状態とし、前記第２異常検出モードでは前記第１スイッチをオフ状態として前記第２スイッチをオン状態とするように構成される構成（第４の構成）にしてもよい。

【0082】

また、上記第４の構成による異常検出回路において、前記外部端子と前記第１スイッチ及び前記第２スイッチとの間を導通／遮断するように構成された第３スイッチをさらに備える構成（第５の構成）にしてもよい。

【0083】

また、例えば、本明細書中に開示されている半導体装置は、前記外部端子と、上記第５の構成による異常検出回路と、前記外部端子と前記基準電位端又は前記電源電位端との間を導通／遮断するように構成された出力スイッチ素子と、を備える構成（第６の構成）とされている。

【0084】

また、上記第６の構成による半導体装置において、前記異常検出回路は、前記第１異常検出モードでの異常検出動作、及び、前記第２異常検出モードでの異常検出動作を順次行い、どちらの異常も検出されなかった場合に、前記出力スイッチ素子をオンするように構成される構成（第７の構成）とされている。

【0085】

また、例えば、本明細書中に開示されている電子機器は、上記第６または第７の構成による半導体装置と、前記外部端子に外部接続される負荷と、を備える構成（第８の構成）とされている。

【0086】

また、例えば、本明細書中に開示されている車両は、上記第８の構成による電気機器を備える構成（第９の構成）とされている。

【0087】

＜その他の変形例＞
本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形で態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【符号の説明】

【0088】

１ ローサイドスイッチＩＣ
２ ＥＣＵ
３ 負荷
９、１０ ＮＭＯＳＦＥＴ（第１スイッチ素子、第２スイッチ素子）
１１、１２、１３、１４ 外部端子
２３ 制御ロジック部
２４ 保護回路
２５ ゲート制御部
２６ アクティブクランプ回路
３２ 内部電源部
３３ 基準電圧源／基準電流源
３４ 過電流保護回路
３５ 異常検出回路
３６ 温度保護回路
ＣＭ１１、ＣＭ１２ カレントミラー回路
ＣＭＰ１、ＣＭＰ２ コンパレータ
ＣＳ１１、ＣＳ１２、ＣＳ２１、ＣＳ２２ 電流源
ＣＴＬ１、ＣＴＬ２ コントローラ
Ｇ１ ゲート駆動信号
Ｎ１、Ｎ２ トランジスタ（ＮＭＯＳＦＥＴ）
Ｐ１～Ｐ３ トランジスタ（ＰＭＯＳＦＥＴ）
Ｒ１１～Ｒ１６、Ｒ２１～Ｒ２６ 抵抗
ＲＧ、ＲＬ インピーダンス
Ｓ１ ゲート制御信号
Ｓ２４ 出力異常検出信号
Ｓ３４ 過電流保護信号
Ｓ３５ 異常検出信号
Ｓ３６ 温度保護信号
ＳＷ１１～ＳＷ１８、ＳＷ２１～ＳＷ２８ スイッチ
Ｖ１１、Ｖ２１ 検出電圧
Ｖ１２、Ｖ２２ 閾値電圧
Ｘ 車両

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】