(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023121897
(43)【公開日】2023-09-01
(54)【発明の名称】積層セラミックコンデンサ
(51)【国際特許分類】
H01G 4/30 20060101AFI20230825BHJP
【ＦＩ】
H01G4/30 513
H01G4/30 511
H01G4/30 201C
H01G4/30 201Z
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022025233
(22)【出願日】2022-02-22
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】竹口 和伸
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC02
5E001AC05
5E001AJ01
5E082AB03
5E082BC38
5E082EE04
5E082EE16
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082GG10
5E082MM26
(57)【要約】
【課題】積層セラミックコンデンサのトレーサビリティを向上させる。
【解決手段】積層セラミックコンデンサは、セラミック素体と、第１及び第２外部電極と、を具備する。セラミック素体は、第１軸方向に積層された複数のセラミック層と、第１軸に垂直な第１及び第２主面と、第１軸と直交する第２軸に垂直な第１及び第２端面と、複数のセラミック層の間に交互に配置され、第１及び第２端面にそれぞれ引き出された複数の第１及び第２内部電極と、を有する。第１及び第２外部電極は、第１及び第２端面をそれぞれ被覆する。複数の第１及び第２内部電極は、相互に共通の構成を有する複数の第１及び第２標準内部電極と、複数の第１及び第２標準内部電極とは異なる構成を有する複数の第１及び第２特定内部電極と、から構成される。複数の第１及び第２特定内部電極は、セラミック素体の第１軸方向の中央部から一対の主面のいずれか一方側に寄った領域に連続して配置されている。
【選択図】図３
【解決手段】積層セラミックコンデンサは、セラミック素体と、第１及び第２外部電極と、を具備する。セラミック素体は、第１軸方向に積層された複数のセラミック層と、第１軸に垂直な第１及び第２主面と、第１軸と直交する第２軸に垂直な第１及び第２端面と、複数のセラミック層の間に交互に配置され、第１及び第２端面にそれぞれ引き出された複数の第１及び第２内部電極と、を有する。第１及び第２外部電極は、第１及び第２端面をそれぞれ被覆する。複数の第１及び第２内部電極は、相互に共通の構成を有する複数の第１及び第２標準内部電極と、複数の第１及び第２標準内部電極とは異なる構成を有する複数の第１及び第２特定内部電極と、から構成される。複数の第１及び第２特定内部電極は、セラミック素体の第１軸方向の中央部から一対の主面のいずれか一方側に寄った領域に連続して配置されている。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１軸方向に積層された複数のセラミック層と、前記第１軸に垂直な第１及び第２主面と、前記第１軸と直交する第２軸に垂直な第１及び第２端面と、前記複数のセラミック層の間に交互に配置され、前記第１及び第２端面にそれぞれ引き出された複数の第１及び第２内部電極と、を有するセラミック素体と、
前記第１及び第２端面をそれぞれ被覆する第１及び第２外部電極と、
を具備し、
前記複数の第１及び第２内部電極は、相互に共通の構成を有する複数の第１及び第２標準内部電極と、前記複数の第１及び第２標準内部電極とは異なる構成を有する複数の第１及び第２特定内部電極と、から構成され、
前記複数の第１及び第２特定内部電極は、前記セラミック素体の前記第１軸方向の中央部から前記一対の主面のいずれか一方側に寄った領域に連続して配置されている
積層セラミックコンデンサ。
前記第１及び第２端面をそれぞれ被覆する第１及び第２外部電極と、
を具備し、
前記複数の第１及び第２内部電極は、相互に共通の構成を有する複数の第１及び第２標準内部電極と、前記複数の第１及び第２標準内部電極とは異なる構成を有する複数の第１及び第２特定内部電極と、から構成され、
前記複数の第１及び第２特定内部電極は、前記セラミック素体の前記第１軸方向の中央部から前記一対の主面のいずれか一方側に寄った領域に連続して配置されている
積層セラミックコンデンサ。
【請求項2】
請求項１に記載の積層セラミックコンデンサであって、
前記複数の第１及び第２特定内部電極は、相互に共通の構成を有する
積層セラミックコンデンサ。
前記複数の第１及び第２特定内部電極は、相互に共通の構成を有する
積層セラミックコンデンサ。
【請求項3】
請求項１又は２に記載の積層セラミックコンデンサであって、
前記複数の第１及び第２特定内部電極は、前記複数の第１及び第２標準内部電極とは異なる平面形状を有する
積層セラミックコンデンサ。
前記複数の第１及び第２特定内部電極は、前記複数の第１及び第２標準内部電極とは異なる平面形状を有する
積層セラミックコンデンサ。
【請求項4】
請求項３に記載の積層セラミックコンデンサであって、
前記複数の第１及び第２特定内部電極は、前記複数の第１及び第２標準内部電極に空隙部が設けられた平面形状を有する
積層セラミックコンデンサ。
前記複数の第１及び第２特定内部電極は、前記複数の第１及び第２標準内部電極に空隙部が設けられた平面形状を有する
積層セラミックコンデンサ。
【請求項5】
請求項４に記載の積層セラミックコンデンサであって、
前記複数の第１及び第２特定内部電極は、前記複数の第１及び第２標準内部電極と共通の矩形の輪郭を有する
積層セラミックコンデンサ。
前記複数の第１及び第２特定内部電極は、前記複数の第１及び第２標準内部電極と共通の矩形の輪郭を有する
積層セラミックコンデンサ。
【請求項6】
請求項１から４のいずれか１項に記載の積層セラミックコンデンサであって、
前記複数の第１及び第２特定内部電極では、前記複数の第１及び第２標準内部電極と金属材料の面密度が異なる
積層セラミックコンデンサ。
前記複数の第１及び第２特定内部電極では、前記複数の第１及び第２標準内部電極と金属材料の面密度が異なる
積層セラミックコンデンサ。
【請求項7】
請求項５に記載の積層セラミックコンデンサであって、
前記複数の第１及び第２特定内部電極では、前記複数の第１及び第２標準内部電極よりも金属材料の面密度が低い
積層セラミックコンデンサ。
前記複数の第１及び第２特定内部電極では、前記複数の第１及び第２標準内部電極よりも金属材料の面密度が低い
積層セラミックコンデンサ。
【請求項8】
請求項１から６のいずれか１項に記載の積層セラミックコンデンサであって、
前記セラミック素体では、前記第１軸方向の寸法が、前記第１軸及び前記第２軸と直交する第３軸方向の寸法よりも大きい
積層セラミックコンデンサ。
前記セラミック素体では、前記第１軸方向の寸法が、前記第１軸及び前記第２軸と直交する第３軸方向の寸法よりも大きい
積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックコンデンサのトレーサビリティに関する。
【背景技術】
【0002】
積層セラミックコンデンサは、複数の内部電極が積層されたセラミック素体に一対の外部電極が設けられた構成を有する。一般的な積層セラミックコンデンサの製造過程では、複数のセラミックシートを積層する積層工程で得られた積層シートを切り分けることで複数のセラミック素体を一括して製造することができる。
【0003】
積層セラミックコンデンサでは、実装面積を小さく留めつつ静電容量を増大させるために、セラミック素体の積層数を増やすことが有効である。積層工程では、セラミックシートを下側から順番に１枚ずつ積み重ね、その度に加圧を繰り返すため、積層数が多い積層シートほど上部と下部とで加圧の回数に大きい差が生じる。
【0004】
積層数が多いセラミック素体では、このような加圧の回数の差に起因して、上部と下部とのいずれか一方に不良が発生しやすくなる傾向が見られる。このため、積層セラミックコンデンサでは、不良の発生に対する対策を講ずるために、製造後においてセラミック素体の上部と下部とを判別可能とすることが有用である。
【0005】
特許文献１に記載の積層セラミックコンデンサでは、セラミック素体において下部カバー部に上部カバー部とは異なる色彩の識別層が設けられている。この積層セラミックコンデンサでは、色彩によって特定可能な識別層の有無によってセラミック素体の上部と下部とを視覚的に判別することができる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１４－７２５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献１に記載の積層セラミックコンデンサでは、識別層の色彩を変更するための添加物がセラミック素体中において拡散することで、電気的特性に悪影響が及ぶことが考えられる。このため、セラミック素体に追加の添加物を用いることなく、セラミック素体の上部と下部との判別可能とする技術が求められる。
【0008】
以上のような事情に鑑み、本発明の目的は、積層セラミックコンデンサのトレーサビリティを向上させることにある。
【課題を解決するための手段】
【0009】
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、セラミック素体と、第１及び第２外部電極と、を具備する。
上記セラミック素体は、第１軸方向に積層された複数のセラミック層と、上記第１軸に垂直な第１及び第２主面と、上記第１軸と直交する第２軸に垂直な第１及び第２端面と、上記複数のセラミック層の間に交互に配置され、上記第１及び第２端面にそれぞれ引き出された複数の第１及び第２内部電極と、を有する。
上記第１及び第２外部電極は、上記第１及び第２端面をそれぞれ被覆する。
上記複数の第１及び第２内部電極は、相互に共通の構成を有する複数の第１及び第２標準内部電極と、上記複数の第１及び第２標準内部電極とは異なる構成を有する複数の第１及び第２特定内部電極と、から構成される。
上記複数の第１及び第２特定内部電極は、上記セラミック素体の上記第１軸方向の中央部から上記一対の主面のいずれか一方側に寄った領域に連続して配置されている。
上記セラミック素体は、第１軸方向に積層された複数のセラミック層と、上記第１軸に垂直な第１及び第２主面と、上記第１軸と直交する第２軸に垂直な第１及び第２端面と、上記複数のセラミック層の間に交互に配置され、上記第１及び第２端面にそれぞれ引き出された複数の第１及び第２内部電極と、を有する。
上記第１及び第２外部電極は、上記第１及び第２端面をそれぞれ被覆する。
上記複数の第１及び第２内部電極は、相互に共通の構成を有する複数の第１及び第２標準内部電極と、上記複数の第１及び第２標準内部電極とは異なる構成を有する複数の第１及び第２特定内部電極と、から構成される。
上記複数の第１及び第２特定内部電極は、上記セラミック素体の上記第１軸方向の中央部から上記一対の主面のいずれか一方側に寄った領域に連続して配置されている。
【0010】
この積層セラミックコンデンサでは、第１及び第２標準内部電極と異なる構成の第１及び第２特定内部電極が第１及び第２主面のいずれか一方側のみに存在している。これにより、この積層セラミックコンデンサでは、製造後においても、第１及び第２特定内部電極の位置によってセラミック素体における第１主面と第２主面とを判別可能となる。
【0011】
上記複数の第１及び第２特定内部電極は、相互に共通の構成を有してもよい。
上記複数の第１及び第２特定内部電極は、上記複数の第１及び第２標準内部電極とは異なる平面形状を有してもよい。この場合、上記複数の第１及び第２特定内部電極は、上記複数の第１及び第２標準内部電極に空隙部が設けられた平面形状を有してもよい。
上記複数の第１及び第２特定内部電極は、上記複数の第１及び第２標準内部電極と共通の矩形の輪郭を有してもよい。
上記複数の第１及び第２特定内部電極では、上記複数の第１及び第２標準内部電極と金属材料の面密度が異なってもよい。この場合、上記複数の第１及び第２特定内部電極では、上記複数の第１及び第２標準内部電極よりも金属材料の面密度が低くてもよい。
上記セラミック素体では、上記第１軸方向の寸法が、上記第１軸及び上記第２軸と直交する第３軸方向の寸法よりも大きくてもよい。
上記複数の第１及び第２特定内部電極は、上記複数の第１及び第２標準内部電極とは異なる平面形状を有してもよい。この場合、上記複数の第１及び第２特定内部電極は、上記複数の第１及び第２標準内部電極に空隙部が設けられた平面形状を有してもよい。
上記複数の第１及び第２特定内部電極は、上記複数の第１及び第２標準内部電極と共通の矩形の輪郭を有してもよい。
上記複数の第１及び第２特定内部電極では、上記複数の第１及び第２標準内部電極と金属材料の面密度が異なってもよい。この場合、上記複数の第１及び第２特定内部電極では、上記複数の第１及び第２標準内部電極よりも金属材料の面密度が低くてもよい。
上記セラミック素体では、上記第１軸方向の寸法が、上記第１軸及び上記第２軸と直交する第３軸方向の寸法よりも大きくてもよい。
【発明の効果】
【0012】
以上述べたように、本発明によれば、積層セラミックコンデンサのトレーサビリティを向上させることができる。
【図面の簡単な説明】
【0013】
【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図4】上記積層セラミックコンデンサの標準内部電極の平面図である。
【図5】上記積層セラミックコンデンサの特定内部電極の平面図である。
【図6】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図7】ステップＳ０１で準備される標準セラミックシートの平面図である。
【図8】ステップＳ０１で準備される特定セラミックシートの平面図である。
【図9】ステップＳ０１で準備されるカバーセラミックシートの平面図である。
【図10】ステップＳ０２を示す模式図である。
【図11】ステップＳ０３を示す平面図である。
【図12】上記積層セラミックコンデンサの特定内部電極の他の形態を示す平面図である。
【図13】上記積層セラミックコンデンサの特定内部電極の他の形態を示す平面図である。
【図14】上記積層セラミックコンデンサの特定内部電極の他の形態を示す平面図である。
【図15】上記積層セラミックコンデンサの特定内部電極の他の形態を示す平面図である。
【発明を実施するための形態】
【0014】
以下、図面を参照しながら、本発明の実施形態に係る積層セラミックコンデンサ１０について説明する。なお、図面には、適宜、相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は、積層セラミックコンデンサ１０に対して固定された固定座標系を規定する。
【0015】
［積層セラミックコンデンサ１０の構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
【0016】
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、Ｚ軸と直交する第１及び第２主面Ｍ１，Ｍ２と、Ｘ軸と直交する第１及び第２端面Ｅ１，Ｅ２と、Ｙ軸と直交する一対の側面Ｓ１，Ｓ２と、を有する６面体として構成される。
【0017】
セラミック素体１１の主面Ｍ１，Ｍ２、端面Ｅ１，Ｅ２、及び側面Ｓ１，Ｓ２はいずれも、平坦面として構成される。本実施形態に係る平坦面とは、全体的に見たときに平坦と認識される面であれば厳密に平面でなくてもよく、例えば、表面の微小な凹凸形状や、所定の範囲に存在する緩やかな湾曲形状などを有する面も含まれる。
【0018】
積層セラミックコンデンサ１０は、セラミック素体１１のＺ軸方向の寸法ＴがＹ軸方向の寸法Ｗよりも大きい高背型として構成される。積層セラミックコンデンサ１０では、例えば、セラミック素体１１の寸法Ｔが寸法Ｗの１．２倍以上である。つまり、積層セラミックコンデンサ１０では、セラミック素体１１の寸法Ｔを大きくすることで大容量を確保しつつ、Ｙ軸方向に制限された実装スペースに実装可能となる。
【0019】
また、積層セラミックコンデンサ１０では、セラミック素体１１のＸ軸方向の寸法Ｌが、寸法Ｗよりも大きければよく、寸法Ｔよりも小さくてもよい。積層セラミックコンデンサ１０では、上記の条件を満たす範囲内においてセラミック素体１１の寸法Ｔ，Ｗ，Ｌを任意に決定可能である。
【0020】
各外部電極１４，１５は、セラミック素体１１の各端面Ｅ１，Ｅ２を覆っている。外部電極１４，１５は、セラミック素体１１の各端面Ｅ１，Ｅ２から主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に延出している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。
【0021】
なお、外部電極１４，１５の形状は、図１に示すものに限定されない。例えば、外部電極１４，１５は、セラミック素体１１の各端面Ｅ１，Ｅ２から主面Ｍ１，Ｍ２の一方のみに延び、Ｘ－Ｚ平面に平行な断面がＬ字状となっていてもよい。また、外部電極１４，１５は、いずれの主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２にも延出していなくてもよい。
【0022】
外部電極１４，１５は、金属材料を主成分として形成されている。外部電極１４，１５を構成する金属材料としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、及びこれらの合金などが挙げられる。なお、本実施形態で主成分とは最も含有比率の高い成分を言うものとする。
【0023】
セラミック素体１１は、誘電体セラミックスで形成され、電極積層部１６と、一対のカバー部１７と、を有する。一対のカバー部１７は、電極積層部１６をＺ軸方向両側から覆っている。つまり、セラミック素体１１では、一対のカバー部１７が主面Ｍ１，Ｍ２を構成し、電極積層部１６と一対のカバー部１７とが端面Ｅ１，Ｅ２及び側面Ｓ１，Ｓ２を構成する。
【0024】
セラミック素体１１は、Ｘ－Ｙ平面に沿って延びる平板状の複数のセラミック層１８がＺ軸方向に積層された構成を有する。電極積層部１６は、複数のセラミック層１８の間に配置され、Ｘ－Ｙ平面に沿って延びるシート状の複数の第１及び第２内部電極１２，１３を有する。カバー部１７には、内部電極１２，１３が配置されていない。
【0025】
内部電極１２，１３は、Ｚ軸方向に沿って交互に配置され、Ｘ軸及びＹ軸方向の中央の対向領域において相互にＺ軸方向に対向している。第１内部電極１２は、対向領域から第１端面Ｅ１に引き出され、第１外部電極１４に接続されている。第２内部電極１３は、対向領域から第２端面Ｅ２に引き出され、第２外部電極１５に接続されている。
【0026】
このような構成により、積層セラミックコンデンサ１０では、外部電極１４，１５間に電圧が印加されると、対向領域において内部電極１２，１３間の複数のセラミック層１８に電圧が加わる。これにより、積層セラミックコンデンサ１０では、外部電極１４，１５間の電圧に応じた電荷が蓄えられる。
【0027】
セラミック素体１１では、内部電極１２，１３間の各セラミック層１８の静電容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
【0028】
なお、誘電体セラミックスは、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（ＭｇＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）、チタン酸ジルコン酸バリウムカルシウム（（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３）、ジルコン酸バリウム（ＢａＺｒＯ３）、酸化チタン（ＴｉＯ２）などの組成系でもよい。
【0029】
内部電極１２，１３は、金属材料を主成分として形成されている。内部電極１２，１３を構成する金属材料としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、及びこれらの合金などが挙げられる。
【0030】
セラミック素体１１は、後述する積層工程（ステップＳ０３）において複数のセラミック層１８がＺ軸方向下側から順番に１枚ずつ積み重ねられることで積層される。つまり、セラミック素体１１では、第２主面Ｍ２に近いセラミック層１８ほど早い段階で積層され、第１主面Ｍ１に近いセラミック層１８ほど遅い段階で積層されている。
【0031】
詳細については積層工程（ステップＳ０３）の項目で説明するが、積層セラミックコンデンサ１０では、上記のような複数のセラミック層１８の積層されるタイミングの違いに起因して、セラミック素体１１の第１主面Ｍ１に近いＺ軸方向上部、及び第２主面Ｍ２に近いＺ軸方向下部のいずれか一方において不良が発生しやすい傾向が見られる。
【0032】
このような傾向は、本実施形態のようにセラミック素体１１のＺ軸方向の寸法ＴがＹ軸方向の寸法Ｗよりも大きい高背型の構成においてより顕著に見られる。この点、積層セラミックコンデンサ１０は、セラミック素体１１において外観上の差異が見られない主面Ｍ１，Ｍ２を判別可能なように構成されている。
【0033】
このため、積層セラミックコンデンサ１０では、不良の原因がセラミック素体１１の主面Ｍ１，Ｍ２のいずれの側に存在しているかを判別可能となり、これにより不良の発生に対する適切な対策を講ずることが可能となる。積層セラミックコンデンサ１０では、内部電極１２，１３をセラミック素体１１の主面Ｍ１，Ｍ２を判別する目印とする。
【0034】
第１及び第２内部電極１２，１３は、第１及び第２標準内部電極１２ａ，１３ａと、第１及び第２特定内部電極１２ｂ，１３ｂと、から構成される。つまり、第１内部電極１２は第１標準内部電極１２ａと第１特定内部電極１２ｂとから構成され、第２内部電極１３は第２標準内部電極１３ａと第２特定内部電極１３ｂとから構成される。
【0035】
電極積層部１６は、Ｚ軸方向に区分された領域である、標準内部電極１２ａ，１３ａが配置された標準領域１６ａと特定内部電極１２ｂ，１３ｂが配置された特定領域１６ｂとを有する。電極積層部１６では、標準領域１６ａが大半の領域を占め、特定領域１６ｂがＺ軸方向の中央の中央面Ｃよりも第１主面側の一部の領域を占める。
【0036】
図４Ａ，４Ｂは、標準領域１６ａにおける標準内部電極１２ａ，１３ａがそれぞれ形成されたセラミック層１８を１層ずつ示す平面図である。具体的に、図４Ａは第１標準内部電極１２ａが形成されたセラミック層１８を示し、図４Ｂは第２標準内部電極１３ａが形成されたセラミック層１８を示している。
【0037】
図４Ａ，４Ｂに示すように、標準内部電極１２ａ，１３ａは、相互に共通の平面形状を有する。つまり、図４Ａに示す第１標準内部電極１２ａと図４Ｂに示す第２標準内部電極１３ａとでは、セラミック層１８のＸ軸方向の中心を通るＹ軸に平行な中心軸について相互に左右反転させた位置関係となっている。
【0038】
標準内部電極１２ａ，１３ａはいずれも、矩形の輪郭の内側を隙間無く延びる平面形状を有する。標準内部電極１２ａ，１３ａはいずれも、側面Ｓ１，Ｓ２から間隔をあけて設けられている。また、第１標準内部電極１２ａは第２端面Ｅ２から間隔をあけて設けられ、第２標準内部電極１３ａは第１端面Ｅ１から間隔をあけて設けられている。
【0039】
図５Ａ，５Ｂは、特定領域１６ｂにおける特定内部電極１２ｂ，１３ｂがそれぞれ形成されたセラミック層１８を１層ずつ示す平面図である。具体的に、図５Ａは第１特定内部電極１２ｂが形成されたセラミック層１８を示し、図５Ｂは第２特定内部電極１３ｂが形成されたセラミック層１８を示している。
【0040】
図５Ａ，５Ｂに示すように、特定内部電極１２ｂ，１３ｂは、相互に共通の平面形状を有する。つまり、図５Ａに示す第１特定内部電極１２ｂと図５Ｂに示す第２特定内部電極１３ｂとでは、セラミック層１８のＸ軸方向の中心を通るＹ軸に平行な中心軸について相互に左右反転させた位置関係となっている。
【0041】
特定内部電極１２ｂ，１３ｂはいずれも、標準内部電極１２ａ，１３ａに空隙部Ｖが設けられた平面形状を有する。つまり、特定内部電極１２ｂ，１３ｂはいずれも、標準内部電極１２ａ，１３ａと同様の矩形の輪郭を有するが、空隙部Ｖによって隙間が形成されている点で標準内部電極１２ａ，１３ａと異なる。
【0042】
図５Ａ，５Ｂに示すように、特定内部電極１２ｂ，１３ｂの空隙部Ｖは、端面Ｅ１，Ｅ２に引き出された辺以外の３辺の内側に沿って一連にスリット状に形成されている。スリット状の空隙部Ｖは、端面Ｅ１，Ｅ２まで貫通しており、特定内部電極１２ｂ，１３ｂを内側の領域と外側の領域とに分断している。
【0043】
積層セラミックコンデンサ１０では、複数の特定内部電極１２ｂ，１３ｂが連続して配置された特定領域１６ｂを目印として各主面Ｍ１，Ｍ２を判別することができる。つまり、主面Ｍ１，Ｍ２のうち、特定領域１６ｂに近い方が第１主面Ｍ１であり、特定領域１６ｂから遠い方が第２主面Ｍ２であることがわかる。
【0044】
セラミック素体１１における特定領域１６ｂの位置は、例えば、超音波顕微鏡を用いて検出することができる。つまり、超音波顕微鏡によって主面Ｍ１，Ｍ２を超音波の照射面としてセラミック素体１１を観察したときに、検出される特定領域１６ｂの深さによって当該照射面が主面Ｍ１，Ｍ２のいずれであるかがわかる。
【0045】
特定領域１６ｂでは、特定内部電極１２ｂ，１３ｂの空隙部Ｖが側面Ｓ１，Ｓ２に沿ってＸ軸方向に延びる２つの部分においてＺ軸方向に重なっているため、超音波顕微鏡による観察では当該２つの部分において特定領域１６ｂを特に視覚的に認識しやすくなる。これにより、特定領域１６ｂの位置を良好に検出可能となる。
【0046】
また、特定領域１６ｂでは、超音波顕微鏡によって良好に検出可能とするために、特定内部電極１２ｂ，１３ｂの合計積層数を３層以上とすることが好ましい。また、特定領域１６ｂでは、空隙部Ｖによる静電容量の低下を抑えるために、特定内部電極１２ｂ，１３ｂの合計積層数を、標準内部電極１２ａ，１３ａ及び特定内部電極１２ｂ，１３ｂを含めた内部電極１２，１３全体としての合計積層数の３０％以下に留めることが好ましい。
【0047】
［積層セラミックコンデンサ１０の製造方法］
図６は、本実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図７～１１は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７～１１を適宜参照しながら説明する。
図６は、本実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図７～１１は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７～１１を適宜参照しながら説明する。
【0048】
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、電極積層部１６の標準領域１６ａを形成するための第１及び第２標準セラミックシート１０１ａ，１０２ａと、電極積層部１６の特定領域１６ｂを形成するための第１及び第２特定セラミックシート１０１ｂ，１０２ｂと、カバー部１７を形成するためのカバーセラミックシート１０３と、を準備する。
ステップＳ０１では、電極積層部１６の標準領域１６ａを形成するための第１及び第２標準セラミックシート１０１ａ，１０２ａと、電極積層部１６の特定領域１６ｂを形成するための第１及び第２特定セラミックシート１０１ｂ，１０２ｂと、カバー部１７を形成するためのカバーセラミックシート１０３と、を準備する。
【0049】
セラミックシート１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３はいずれも、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。
【0050】
図７Ａは、第１標準セラミックシート１０１ａの平面図である。図７Ｂは、第２標準セラミックシート１０２ａの平面図である。図８Ａは、第１特定セラミックシート１０１ｂの平面図である。図８Ｂは、第２特定セラミックシート１０２ｂの平面図である。図９は、カバーセラミックシート１０３の平面図である。
【0051】
この段階では、各セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３が、個片化されていない大判のシートとして構成される。図７～９には、各積層セラミックコンデンサ１０ごとに個片化する際の切断線として、Ｘ軸に平行な第１切断線ＬｘとＹ軸に平行な第２切断線Ｌｙとが一点鎖線で示されている。
【0052】
標準セラミックシート１０１ａ，１０２ａには、標準内部電極１２ａ，１３ａに対応する未焼成の導体パターン１１２ａ，１１３ａが形成されている。特定セラミックシート１０１ｂ，１０２ｂには、特定内部電極１２ｂ，１３ｂに対応する未焼成の導体パターン１１２ｂ，１１３ｂが形成されている。
【0053】
なお、内部電極が設けられないカバー部１７に対応するカバーセラミックシート１０３には、未焼成の導体パターンが形成されていない。また、静電容量の形成に寄与しないカバー部１７に対応するカバーセラミックシート１０３の組成は、セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂと異なっていてもよい。
【0054】
導体パターン１１２ａ，１１３ａ，１１２ｂ，１１３ｂは、金属材料を主成分とする導体ペーストをセラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂに塗布することによって形成される。導電性ペーストの塗布方法としては、公知の技術から任意に選択可能であり、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
【0055】
導体パターン１１２ａ，１１２ｂ及び導体パターン１１３ａ，１１３ｂにはそれぞれ、切断線Ｌｙに沿ったＸ軸方向の隙間が、切断線Ｌｙ１本置きに形成されている。導体パターン１１２ａ，１１２ｂと導体パターン１１３ａ，１１３ｂとでは、各隙間がＸ軸方向に沿って互い違いの配置となっている。
【0056】
（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３を、図１０に示すように積層することにより積層シート１０４を作製する。なお、図１０では、説明の便宜上、セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３を相互に離間させて示している。
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３を、図１０に示すように積層することにより積層シート１０４を作製する。なお、図１０では、説明の便宜上、セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３を相互に離間させて示している。
【0057】
積層シート１０４では、電極積層部１６の標準領域１６ａに対応する位置に標準セラミックシート１０１ａ，１０２ａがＺ軸方向に交互に積層されている。また、積層シート１０４では、電極積層部１６の特定領域１６ｂに対応する位置に特定セラミックシート１０１ｂ，１０２ｂがＺ軸方向に交互に積層されている。
【0058】
また、積層シート１０４では、電極積層部１６に対応する位置に積層されたセラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂのＺ軸方向上下の両側からカバー部１７に対応するカバーセラミックシート１０３が積層される。カバーセラミックシート１０３は、カバー部１７の厚みに応じた枚数が連続して積層される。
【0059】
ステップＳ０２では、セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３をＺ軸方向下側から順番に１枚ずつ積み重ね、１枚積み重ねるごとに加圧を行う。このため、積層シート１０４では、Ｚ軸方向下側の部分ほど加圧の回数が多くなり、Ｚ軸方向上側の部分ほど加圧の回数が少なくなる。
【0060】
したがって、積層シート１０４では、Ｚ軸方向下部に加わるトータルの圧力が過剰になったり、Ｚ軸方向上部において圧力が不充分となったりする場合がある。これに起因して、積層セラミックコンデンサ１０では、セラミック素体１１のＺ軸方向上部又は下部において不良が発生しやすい傾向が見られる。
【0061】
これに対し、積層シート１０４では、Ｚ軸方向上側のみに特定セラミックシート１０１ｂ，１０２ｂを配置することで、Ｚ軸方向上側と下側とで構造的差異を設けることができる。これにより、製造後のセラミック素体１１においても、積層シート１０４におけるこの構造的差異が電極積層部１６の特定領域１６ｂとして表れる。
【0062】
（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、図１１に示すように切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成のセラミック素体１１が得られる。ステップＳ０３における積層シート１０４の切断には、例えば、押し切り刃を備えた切断装置や、回転刃を備えたダイシング装置などを用いることができる。
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、図１１に示すように切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成のセラミック素体１１が得られる。ステップＳ０３における積層シート１０４の切断には、例えば、押し切り刃を備えた切断装置や、回転刃を備えたダイシング装置などを用いることができる。
【0063】
（ステップＳ０４：焼成）
ステップＳ０４では、ステップＳ０３で得られたセラミック素体１１を焼成する。ステップＳ０５における焼成温度は、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料を用いる場合には、焼成温度は１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ステップＳ０４では、ステップＳ０３で得られたセラミック素体１１を焼成する。ステップＳ０５における焼成温度は、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料を用いる場合には、焼成温度は１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【0064】
（ステップＳ０５：外部電極形成）
ステップＳ０５では、ステップＳ０４で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０５における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。
ステップＳ０５では、ステップＳ０４で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０５における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。
【0065】
［特定領域１６ｂの他の構成例］
セラミック素体１１では、標準内部電極１２ａ，１３ａとは構成の異なる特定内部電極１２ｂ，１３ｂが連続して配置された特定領域１６ｂによって第１主面Ｍ１側と第２主面Ｍ２側とに構造的差異が表れていればよい。したがって、積層セラミックコンデンサ１０では、特定領域１６ｂの構成が上記に限定されない。
セラミック素体１１では、標準内部電極１２ａ，１３ａとは構成の異なる特定内部電極１２ｂ，１３ｂが連続して配置された特定領域１６ｂによって第１主面Ｍ１側と第２主面Ｍ２側とに構造的差異が表れていればよい。したがって、積層セラミックコンデンサ１０では、特定領域１６ｂの構成が上記に限定されない。
【0066】
例えば、特定領域１６ｂの位置は、セラミック素体１１のＺ軸方向の中央でなければよく、主面Ｍ１，Ｍ２のいずれか一方側に寄っていればよい。つまり、特定領域１６ｂは、第２主面Ｍ２側に寄った位置に設けられていてもよい。また、特定領域１６ｂは、電極積層部１６の主面Ｍ１，Ｍ２の一方側の端部を構成していてもよい。
【0067】
また、特定内部電極１２ｂ，１３ｂの平面形状は、上記に限定されない。例えば、特定内部電極１２ｂ，１３ｂでは、図１２に示すように、スリット状の空隙部Ｖを端面まで延出させずに、空隙部Ｖの全体を矩形の輪郭よりも内側に配置することで、外部電極１４，１５に対する接続幅を大きく確保することができる。
【0068】
更に、特定内部電極１２ｂ，１３ｂでは、空隙部Ｖの形状がスリット状でなくてもよく、例えば、図１３に示す円形状など、あらゆる形状であってよい。いずれの場合にも、超音波顕微鏡によってより良好に検出可能とする観点から、特定内部電極１２ｂ，１３ｂにおいて空隙部Ｖの少なくとも一部がＺ軸方向に重なっていることが好ましい。
【0069】
加えて、特定内部電極１２ｂ，１３ｂでは、平面形状が標準内部電極１２ａ，１３ａと異なっていれれば、空隙部Ｖが設けられていなくてもよい。例えば、特定内部電極１２ｂ，１３ｂは、図１４に示すように、標準内部電極１２ａ，１３ａと異なる輪郭の内側を隙間無く延びる平面形状を有していてもよい。
【0070】
また、特定内部電極１２ｂ，１３ｂに設ける標準内部電極１２ａ，１３ａに対する構造的差異は、非破壊でセラミック素体１１内における位置を検出可能な構成であればよく、平面形状に限定されない。非破壊でのセラミック素体１１内における特定内部電極１２ｂ，１３ｂの位置の検出には、典型的には超音波顕微鏡を用いる。
【0071】
特定内部電極１２ｂ，１３ｂに標準内部電極１２ａ，１３ａに対する構造的差異を設ける平面形状以外の構成としては、例えば、金属材料の面密度が挙げられる。標準内部電極１２ａ，１３ａ及び特定内部電極１２ｂ，１３ｂでは、分散させるポアの量によって、金属材料の面密度を相互に異ならせることができる。
【0072】
特定内部電極１２ｂ，１３ｂにおける金属材料の面密度は、例えば、ステップＳ０１において導体パターン１１２ｂ，１１３ｂを形成するために用いる導電性ペーストに添加するセラミック粉末（共材）の量によって制御可能である。つまり、セラミック粉末の量を多く添加することで金属材料の面密度を低下させることができる。
【0073】
標準内部電極１２ａ，１３ａと特定内部電極１２ｂ，１３ｂとで金属材料の面密度を異ならせることで、超音波顕微鏡による観察による像の明度によって標準領域１６ａと特定領域１６ｂとを判別することが可能となる。つまり、金属材料の面密度を低くすることで、超音波顕微鏡による観察による像が暗く観察される。
【0074】
図１５は、標準内部電極１２ａ，１３ａよりも金属材料の面密度が低い特定内部電極１２ｂ，１３ｂを示している。図１５に示す特定内部電極１２ｂ，１３ｂを用いた構成では、超音波顕微鏡よって特定領域１６ｂにおいて標準領域１６ａよりも暗い像が観察されるため、特定領域１６ｂの位置を検出することが可能である。
【0075】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【0076】
例えば、本発明の効果は、高背型の積層セラミックコンデンサにおいてより有効に得られるが、高背型でない積層セラミックコンデンサにおいても得られる。つまり、積層セラミックコンデンサでは、任意の寸法Ｔ，Ｗ，Ｌのセラミック素体を有する構成においても、本発明の効果を得ることができる。
【0077】
また、本発明に係る積層セラミックコンデンサは、上記で説明した２つの外部電極を有する２端子型に限定されない。つまり、本発明に係る積層セラミックコンデンサは、３つ以上の外部電極を有する多端子型であってもよく、例えば、４つの外部電極を有する４端子型であってもよい。
【符号の説明】
【0078】
１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１２ａ，１３ａ…標準内部電極
１２ｂ，１３ｂ…特定内部電極
１４，１５…外部電極
１６…電極積層部
１６ａ…標準領域
１６ｂ…特定領域
１７…カバー部
１８…セラミック層
Ｍ１，Ｍ２…主面
Ｅ１，Ｅ２…端面
Ｓ１，Ｓ２…側面
１１…セラミック素体
１２，１３…内部電極
１２ａ，１３ａ…標準内部電極
１２ｂ，１３ｂ…特定内部電極
１４，１５…外部電極
１６…電極積層部
１６ａ…標準領域
１６ｂ…特定領域
１７…カバー部
１８…セラミック層
Ｍ１，Ｍ２…主面
Ｅ１，Ｅ２…端面
Ｓ１，Ｓ２…側面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】