特開 2023-122515 積層セラミックコンデンサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023122515

(43)【公開日】2023-09-01

(54)【発明の名称】積層セラミックコンデンサ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230825BHJP

【ＦＩ】

H01G4/30 201C

H01G4/30 513

H01G4/30 516

H01G4/30 201G

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022100968

(22)【出願日】2022-06-23

(31)【優先権主張番号】P 2022025229

(32)【優先日】2022-02-22

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】齋藤 正貴

(72)【発明者】

【氏名】石井 佳祐

(72)【発明者】

【氏名】服部 貴之

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E082AA01

5E082AB03

5E082EE11

5E082FF05

5E082FG26

5E082GG10

5E082GG11

(57)【要約】

【課題】高背型のセラミック素体におけるクラックの発生を抑制することができる。
【解決手段】積層セラミックコンデンサは、セラミック素体と、外部電極と、を具備する。セラミック素体は、第１軸方向に沿って交互に積層され、第１軸と直交する第２軸に垂直な端面に引き出され、Ｎｉを主成分とする複数の内部電極を有する電極積層部を備える。複数の内部電極は、端面を被覆する端面被覆部と、端面被覆部から主面に延出する延出部と、を有し、Ｃｕを主成分とする。複数の内部電極は、共通の矩形の平面形状を有する複数の内層内部電極と、複数の内層内部電極の４つの隅部うち少なくとも１つに対応する位置に不存在領域が設けられた複数の外層内部電極と、から構成される。電極積層部は、複数の外層内部電極が積層された一対の外層部と、一対の外層部の間に位置し、複数の内層内部電極が積層された内層部と、から構成される。
【選択図】図４

【特許請求の範囲】

【請求項1】

第１軸方向に沿って交互に積層され、前記第１軸と直交する第２軸に垂直な第１及び第２端面にそれぞれ引き出され、Ｎｉを主成分とする複数の第１及び第２内部電極を有する電極積層部と、前記電極積層部を前記第１軸方向の両側から被覆し、前記第１軸に垂直な第１及び第２主面を構成する一対のカバー部と、を備え、前記第１軸方向の寸法が前記第１及び第２軸と直交する第３軸方向の寸法の１．５倍以上であるセラミック素体と、
前記第１及び第２端面を被覆する第１及び第２端面被覆部と、前記第１及び第２端面被覆部から前記第１及び第２主面に延出する第１及び第２延出部と、を有し、Ｃｕを主成分とする第１及び第２外部電極と、
を具備し、
前記複数の第１及び第２内部電極は、共通の矩形の平面形状を有する複数の第１及び第２内層内部電極と、前記複数の第１及び第２内層内部電極の４つの隅部うち少なくとも１つに対応する位置に第１及び第２不存在領域が設けられた複数の第１及び第２外層内部電極と、から構成され、
前記電極積層部は、前記一対のカバー部に隣接し、前記複数の第１及び第２外層内部電極が積層された一対の外層部と、前記一対の外層部の間に位置し、前記複数の第１及び第２内層内部電極が積層された内層部と、から構成される
積層セラミックコンデンサ。

【請求項2】

請求項１に記載の積層セラミックコンデンサであって、
前記複数の第１及び第２外層内部電極には、前記第１及び第２内層内部電極の前記４つの隅部に対応するすべての位置に前記第１及び第２不存在領域が設けられている
積層セラミックコンデンサ。

【請求項3】

請求項１又は２に記載の積層セラミックコンデンサであって、
前記複数の第１外層内部電極は、前記第１延出部と前記第１軸方向に対向する全領域において前記第３軸方向に窄んだ平面形状を有し、
前記複数の第２外層内部電極は、前記第２延出部と前記第１軸方向に対向する全領域において前記第３軸方向に窄んだ平面形状を有する
積層セラミックコンデンサ。

【請求項4】

請求項３に記載の積層セラミックコンデンサであって、
前記複数の第１外層内部電極では、前記第１延出部と前記第１軸方向に対向する領域における前記第３軸方向の寸法が前記複数の第１内層内部電極の３分の２以下であり、
前記複数の第２外層内部電極では、前記第２延出部と前記第１軸方向に対向する領域における前記第３軸方向の寸法が前記複数の第２内層内部電極の３分の２以下である
積層セラミックコンデンサ。

【請求項5】

請求項１から４のいずれか１項に記載の積層セラミックコンデンサであって、
前記複数の第１外層内部電極は、前記第２延出部と前記第１軸方向に対向せず、
前記複数の第２外層内部電極は、前記第１延出部と前記第１軸方向に対向しない
積層セラミックコンデンサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高背型の積層セラミックコンデンサに関する。

【背景技術】

【0002】

特許文献１には、Ｎｉを主成分とする内部電極を有するセラミック素体に、Ｃｕを主成分とする外部電極を焼き付ける際に、外部電極中のＣｕがＮｉと反応しながら内部電極中に拡散する現象について記載されている。この現象により、セラミック素体では、内部電極における外部電極に近接する端部に膨張が発生する。

【0003】

セラミック素体では、このような内部電極の膨張によって外部電極に近接する領域のみが積層方向に拡張しようとする。セラミック素体では、これにより生じる内部応力が角部に集中することで、クラックが発生しやすくなる。このようなクラックの発生は、内部電極の積層数の多い高背型のセラミック素体においてより顕著となる。

【0004】

積層セラミックコンデンサでは、外部電極中のＣｕの内部電極への拡散を抑制するために、セラミック素体に対する外部電極の焼き付け温度を低下させることが有効である。つまり、焼き付け温度を低下させることで、ＣｕとＮｉとの反応速度が低下するため、Ｃｕの内部電極中への拡散を抑制することができる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】再表２０１４／１７５０３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、セラミック素体に対する外部電極の焼き付け温度を低下させると、外部電極の焼結性が充分に得られにくくなる。これにより、積層セラミックコンデンサでは、外部電極の緻密性の低下による長期信頼性の低下や、セラミック素体に対する外部電極の接続強度の不足などといった不具合が発生しやすくなる。

【0007】

以上のような事情に鑑み、本発明の目的は、高背型のセラミック素体におけるクラックの発生を抑制することにある。

【課題を解決するための手段】

【0008】

上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、セラミック素体と、第１及び第２外部電極と、を具備する。
上記セラミック素体は、第１軸方向に沿って交互に積層され、上記第１軸と直交する第２軸に垂直な第１及び第２端面にそれぞれ引き出され、Ｎｉを主成分とする複数の第１及び第２内部電極を有する電極積層部と、上記電極積層部を上記第１軸方向の両側から被覆し、上記第１軸に垂直な第１及び第２主面を構成する一対のカバー部と、を備え、上記第１軸方向の寸法が上記第１及び第２軸と直交する第３軸方向の寸法の１．５倍以上である。
上記複数の第１及び第２外部電極は、上記第１及び第２端面を被覆する第１及び第２端面被覆部と、上記第１及び第２端面被覆部から上記第１及び第２主面に延出する第１及び第２延出部と、を有し、Ｃｕを主成分とする。
上記複数の第１及び第２内部電極は、共通の矩形の平面形状を有する複数の第１及び第２内層内部電極と、上記複数の第１及び第２内層内部電極の４つの隅部うち少なくとも１つに対応する位置に第１及び第２不存在領域が設けられた複数の第１及び第２外層内部電極と、から構成される。
上記電極積層部は、上記一対のカバー部に隣接し、上記複数の第１及び第２外層内部電極が積層された一対の外層部と、上記一対の外層部の間に位置し、上記複数の第１及び第２内層内部電極が積層された内層部と、から構成される。

【0009】

この積層セラミックコンデンサでは、電極積層部において外層部に積層される外層内部電極を内層部に積層される内層内部電極と異なるパターンにすることで、セラミック素体の角部の近傍に内部電極が存在しない不存在領域を設けることができる。これにより、この積層セラミックコンデンサでは、外部電極中のＣｕの拡散によって内部電極に膨張が発生しても、セラミック素体の角部に応力が集中しにくくなる。したがって、この積層セラミックコンデンサでは、セラミック素体の角部におけるクラックの発生を防止することができる。

【0010】

上記複数の第１及び第２外層内部電極には、上記第１及び第２内層内部電極の上記４つの隅部に対応するすべての位置に上記第１及び第２不存在領域が設けられていてもよい。
上記複数の第１外層内部電極は、上記第１延出部と上記第１軸方向に対向する全領域において上記第３軸方向に窄んだ平面形状を有してもよい。上記複数の第２外層内部電極は、上記第２延出部と上記第１軸方向に対向する全領域において上記第３軸方向に窄んだ平面形状を有してもよい。
上記複数の第１外層内部電極では、上記第１延出部と上記第１軸方向に対向する領域における上記第３軸方向の寸法が上記複数の第１内層内部電極の３分の２以下であってもよい。上記複数の第２外層内部電極では、上記第２延出部と上記第１軸方向に対向する領域における上記第３軸方向の寸法が上記複数の第２内層内部電極の３分の２以下であってもよい。
上記複数の第１外層内部電極は、上記第２延出部と上記第１軸方向に対向しなくてもよい。上記複数の第２外層内部電極は、上記第１延出部と上記第１軸方向に対向しなくてもよい。

【発明の効果】

【0011】

以上述べたように、本発明によれば、高背型のセラミック素体におけるクラックの発生を抑制することができる。

【図面の簡単な説明】

【0012】

【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサの図１のＡ１－Ａ１'線に沿った断面図である。

【図3】上記積層セラミックコンデンサの図１のＢ１－Ｂ１'線に沿った断面図である。

【図4】上記積層セラミックコンデンサの図１のＡ２－Ａ２'線に沿った断面図である。

【図5】上記積層セラミックコンデンサの図１のＢ２－Ｂ２'線に沿った断面図である。

【図6】上記積層セラミックコンデンサの内層内部電極の平面図である。

【図7】上記積層セラミックコンデンサの外層内部電極の平面図である。

【図8】上記積層セラミックコンデンサの製造方法を示すフローチャートである。

【図9】ステップＳ０１で準備される内層セラミックシートの平面図である。

【図10】ステップＳ０１で準備される外層セラミックシートの平面図である。

【図11】ステップＳ０１で準備されるカバーセラミックシートの平面図である。

【図12】ステップＳ０２を示す模式図である。

【図13】ステップＳ０３を示す平面図である。

【図14】上記積層セラミックコンデンサの外層内部電極の他の形態を示す平面図である。

【図15】上記積層セラミックコンデンサの外層内部電極の他の形態を示す平面図である。

【図16】上記積層セラミックコンデンサの外層内部電極の他の形態を示す平面図である。

【発明を実施するための形態】

【0013】

以下、図面を参照しながら、本発明の実施形態に係る積層セラミックコンデンサ１０について説明する。なお、図面には、適宜、相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は、積層セラミックコンデンサ１０に対して固定された固定座標系を規定する。

【0014】

［積層セラミックコンデンサ１０の構成］
図１～３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ１－Ａ１'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ１－Ｂ１'線に沿った断面図である。

【0015】

図２，３は、積層セラミックコンデンサ１０の中央部を含む領域の縦断面を示している。具体的に、図２は、積層セラミックコンデンサ１０におけるＹ軸方向の中央部のＸ－Ｚ平面に沿った断面を示している。図３は、積層セラミックコンデンサ１０におけるＸ軸方向の中央部のＹ－Ｚ平面に沿った断面を示している。

【0016】

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、Ｚ軸と直交する第１及び第２主面Ｍ１，Ｍ２と、Ｘ軸と直交する第１及び第２端面Ｅ１，Ｅ２と、Ｙ軸と直交する一対の側面Ｓ１，Ｓ２と、を有する６面体として構成される。

【0017】

セラミック素体１１の主面Ｍ１，Ｍ２、端面Ｅ１，Ｅ２、及び側面Ｓ１，Ｓ２はいずれも、平坦面として構成される。本実施形態に係る平坦面とは、全体的に見たときに平坦と認識される面であれば厳密に平面でなくてもよく、例えば、表面の微小な凹凸形状や、所定の範囲に存在する緩やかな湾曲形状などを有する面も含まれる。

【0018】

積層セラミックコンデンサ１０は、Ｚ軸方向の寸法ＴがＹ軸方向の寸法Ｗの１．５倍以上と大きい高背型のセラミック素体１１を有する。つまり、積層セラミックコンデンサ１０では、セラミック素体１１の寸法Ｔを大きくすることで大容量を確保しつつ、Ｙ軸方向に制限された実装スペースに実装可能となる。

【0019】

また、積層セラミックコンデンサ１０では、セラミック素体１１のＸ軸方向の寸法Ｌが、寸法Ｗよりも大きければよく、寸法Ｔよりも小さくてもよい。積層セラミックコンデンサ１０では、上記の条件を満たす範囲内においてセラミック素体１１の寸法Ｔ，Ｗ，Ｌを任意に決定可能である。

【0020】

第１及び第２外部電極１４，１５はそれぞれ、第１及び第２端面被覆部１４ａ，１５ａと、第１及び第２延出部１４ｂ，１５ｂと、を有する。端面被覆部１４ａ，１５ａは、セラミック素体１１の端面Ｅ１，Ｅ２を被覆している。延出部１４ｂ，１５ｂは、端面被覆部１４ａ，１５ａから主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に延出している。

【0021】

延出部１４ｂ，１５ｂは、主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２における各端面Ｅ１，Ｅ２側の一部を被覆し、つまり主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２上において相互に離間している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。

【0022】

セラミック素体１１は、誘電体セラミックスで形成され、電極積層部１６と、一対のカバー部１７と、を有する。一対のカバー部１７は、電極積層部１６をＺ軸方向両側から覆っている。つまり、セラミック素体１１では、一対のカバー部１７が主面Ｍ１，Ｍ２を構成し、電極積層部１６と一対のカバー部１７とが端面Ｅ１，Ｅ２及び側面Ｓ１，Ｓ２を構成する。

【0023】

セラミック素体１１は、Ｘ－Ｙ平面に沿って延びる平板状の複数のセラミック層１８がＺ軸方向に積層された構成を有する。電極積層部１６は、複数のセラミック層１８の間に配置され、Ｘ－Ｙ平面に沿って延びるシート状の複数の第１及び第２内部電極１２，１３を有する。カバー部１７には、内部電極１２，１３が配置されていない。

【0024】

内部電極１２，１３は、Ｚ軸方向に沿って交互に配置され、Ｘ軸及びＹ軸方向の中央の対向領域において相互にＺ軸方向に対向している。第１内部電極１２は、対向領域から第１端面Ｅ１に引き出され、第１外部電極１４に接続されている。第２内部電極１３は、対向領域から第２端面Ｅ２に引き出され、第２外部電極１５に接続されている。

【0025】

このような構成により、積層セラミックコンデンサ１０では、外部電極１４，１５間に電圧が印加されると、対向領域において内部電極１２，１３間の複数のセラミック層１８に電圧が加わる。これにより、積層セラミックコンデンサ１０では、外部電極１４，１５間の電圧に応じた電荷が蓄えられる。

【0026】

高背型のセラミック素体１１では、電極積層部１６のＺ軸方向の寸法を大きくして内部電極１２，１３の積層数を多くすることで、大容量化を図ることが可能である。この観点から、セラミック素体１１では、各内部電極１２，１３の積層数の合計である総積層数を５００層以上とすることが好ましく、７００層以上とすることがより好ましい。

【0027】

セラミック素体１１では、内部電極１２，１３間の各セラミック層１８の静電容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

【0028】

なお、誘電体セラミックスは、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、チタン酸マグネシウム（ＭｇＴｉＯ_３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）、チタン酸ジルコン酸バリウムカルシウム（（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ_３）、ジルコン酸バリウム（ＢａＺｒＯ_３）、酸化チタン（ＴｉＯ_２）などの組成系でもよい。

【0029】

積層セラミックコンデンサ１０では、第１及び第２外部電極１４，１５がいずれも銅（Ｃｕ）を主成分として形成され、第１及び第２内部電極１２，１３がいずれもニッケル（Ｎｉ）を主成分として形成されている。なお、本実施形態で主成分とは最も含有比率の高い成分を言うものとする。

【0030】

つまり、積層セラミックコンデンサ１０では、Ｃｕを主成分として形成された外部電極１４，１５とＮｉを主成分として形成された内部電極１２，１３とがセラミック素体１１の端面Ｅ１，Ｅ２において接続されている。外部電極１４，１５は、セラミック素体１１に焼き付けられる焼き付け膜として構成される。

【0031】

外部電極１４，１５がセラミック素体１１に焼き付けられる際には、外部電極１４，１５中のＣｕが内部電極１２，１３を構成するＮｉと反応しながら内部電極１２，１３中に拡散する。つまり、内部電極１２，１３における端面Ｅ１，Ｅ２にそれぞれ引き出されたＸ軸方向の端部を構成するＮｉがＣｕと反応して銅ニッケル合金となる。

【0032】

これにより、内部電極１２，１３では、端面Ｅ１，Ｅ２に引き出されたＸ軸方向の端部がＣｕの拡散を受けることで膨張する。このため、セラミック素体１１では、内部電極１２，１３の膨張が生じるＸ軸方向の両端部がＺ軸方向に拡張しようとすることによって内部応力が発生する。

【0033】

セラミック素体１１では、Ｘ軸方向の両端部がＺ軸方向に拡張しようとすることに起因する内部応力が角部Ｃに集中しやすい。ここで、セラミック素体１１における角部Ｃとは、図１に示すように、主面Ｍ１，Ｍ２、端面Ｅ１，Ｅ２、及び側面Ｓ１，Ｓ２の３つの面を相互に接続する８つの部分を呼称するものとする。

【0034】

特に、高背型のセラミック素体１１では、内部電極１２，１３の積層数が多い分だけ各内部電極１２，１３の膨張によって生じるＺ軸方向に拡張しようとする力が増幅されるため、角部Ｃに集中する内部応力が大きくなる。セラミック素体１１では、角部Ｃに集中する内部応力が大きいほど、角部Ｃにクラックが発生しやすくなる。

【0035】

積層セラミックコンデンサ１０では、セラミック素体１１の角部Ｃにクラックが発生すると、当該クラックが水分の侵入経路となることで、耐湿性が低下しやすくなる。また、セラミック素体１１では、角部Ｃが外部電極１４，１５に被覆されているため、角部Ｃに発生したクラックを外観検査によって発見することが困難である。

【0036】

図４は、積層セラミックコンデンサ１０の図１のＡ２－Ａ２'線に沿った断面図である。図５は、積層セラミックコンデンサ１０の図１のＢ２－Ｂ２'線に沿った断面図である。図４，５はそれぞれ、積層セラミックコンデンサ１０におけるセラミック素体１１の角部Ｃの近傍を含む領域の縦断面を示している。

【0037】

積層セラミックコンデンサ１０では、電極積層部１６におけるＸ軸、Ｙ軸及びＺ軸の端部となるセラミック素体１１の８つの角部Ｃの近傍に内部電極１２，１３が存在しない不存在領域Ｆが設けられている。つまり、セラミック素体１１では、不存在領域Ｆを設けることによって内部電極１２，１３が角部Ｃから遠ざけられている。

【0038】

これにより、セラミック素体１１では、角部Ｃに内部電極１２，１３による影響が及びにくくなる。また、セラミック素体１１では、不存在領域Ｆが内部電極１２，１３の膨張によって生じる内部応力を緩和させるように作用する。これらにより、セラミック素体１１では、角部Ｃにクラックが発生しにくくなる。

【0039】

電極積層部１６は、Ｚ軸方向に区分された領域である内層部１６ａと一対の外層部１６ｂとから構成される。電極積層部１６では、一対の外層部１６ｂが一対のカバー部１７に隣接し、内層部１６ａが一対の外層部１６ｂの間に位置する。電極積層部１６では、不存在領域Ｆが一対の外層部１６ｂにそれぞれ設けられている。

【0040】

第１及び第２内部電極１２，１３は、第１及び第２内層内部電極１２ａ，１３ａと、第１及び第２外層内部電極１２ｂ，１３ｂと、から構成される。つまり、第１内部電極１２は第１内層内部電極１２ａと第１外層内部電極１２ｂとから構成され、第２内部電極１３は第２内層内部電極１３ａと第２外層内部電極１３ｂとから構成される。

【0041】

電極積層部１６では、内層部１６ａに第１及び第２内層内部電極１２ａ，１３ａが積層され、一対の外層部１６ｂにそれぞれ第１及び第２外層内部電極１２ｂ，１３ｂが積層されている。つまり、電極積層部１６では、一対の外層部１６ｂに積層される第１及び第２外層内部電極１２ｂ，１３ｂによって不存在領域Ｆが形成されている。

【0042】

図６Ａ，６Ｂは、内層部１６ａにおける内層内部電極１２ａ，１３ａがそれぞれ形成されたセラミック層１８を１層ずつ示す平面図である。具体的に、図６Ａは第１内層内部電極１２ａが形成されたセラミック層１８を示し、図６Ｂは第２内層内部電極１３ａが形成されたセラミック層１８を示している。

【0043】

図６Ａ，６Ｂに示すように、内層内部電極１２ａ，１３ａは、相互に共通の平面形状を有する。つまり、図６Ａに示す第１内層内部電極１２ａと図６Ｂに示す第２内層内部電極１３ａとでは、セラミック層１８のＸ軸方向の中心を通るＹ軸に平行な中心軸について相互に左右反転させた位置関係となっている。

【0044】

内層内部電極１２ａ，１３ａはいずれも、４つの隅部Ｄで規定される矩形の平面形状を有し、側面Ｓ１，Ｓ２から間隔をあけて設けられている。また、第１内層内部電極１２ａは第２端面Ｅ２から間隔をあけて設けられ、第２内層内部電極１３ａは第１端面Ｅ１から間隔をあけて設けられている。

【0045】

図７Ａ，７Ｂは、外層部１６ｂにおける外層内部電極１２ｂ，１３ｂがそれぞれ形成されたセラミック層１８を１層ずつ示す平面図である。具体的に、図７Ａは第１外層内部電極１２ｂが形成されたセラミック層１８を示し、図７Ｂは第２外層内部電極１３ｂが形成されたセラミック層１８を示している。

【0046】

図７Ａ，７Ｂに示すように、外層内部電極１２ｂ，１３ｂは、相互に共通の平面形状を有する。つまり、図７Ａに示す第１外層内部電極１２ｂと図７Ｂに示す第２外層内部電極１３ｂとでは、セラミック層１８のＸ軸方向の中心を通るＹ軸に平行な中心軸について相互に左右反転させた位置関係となっている。

【0047】

図７Ａ，７Ｂには、内層内部電極１２ａ，１３ａの輪郭が破線で示されている。外層部１６ｂに積層された外層内部電極１２ｂ，１３ｂは、内層内部電極１２ａ，１３ａの４つの隅部Ｄに対応する部分が存在しないようにすることで、セラミック素体１１の角部Ｃの近傍を避けて設けられている。

【0048】

つまり、外層内部電極１２ｂ，１３ｂでは、内層内部電極１２ａ，１３ａの４つの隅部Ｄに対応する部分を含む領域が第１及び第２不存在領域Ｆ１，Ｆ２とされている。セラミック素体１１では、外層内部電極１２ｂ，１３ｂに設けられた第１及び第２不存在領域Ｆ１，Ｆ２が、一対の外層部１６ｂの不存在領域Ｆを構成する。

【0049】

外層内部電極１２ｂ，１３ｂではいずれも、Ｘ軸方向の中央部において第１内層内部電極１２ａとＹ軸方向の幅が同等である。また、外層内部電極１２ｂ，１３ｂではいずれも、Ｘ軸方向の中央部の両側に内層内部電極１２ａ，１３ａの４つの隅部Ｄに対応する部分を含む不存在領域Ｆ１，Ｆ２が設けられている。

【0050】

第１外層内部電極１２ｂの第１端面Ｅ１側の部分では、Ｙ軸方向の両端部にそれぞれ第１不存在領域Ｆ１が設けられ、Ｙ軸方向の中央部のみが第１端面Ｅ１に引き出されて第１外部電極１４に接続されている。これにより、第１外層内部電極１２ｂは、第１端面Ｅ１側においてＹ軸方向に窄んだ平面形状となっている。

【0051】

第２外層内部電極１３ｂの第２端面Ｅ２側の部分では、Ｙ軸方向の両端部にそれぞれ第２不存在領域Ｆ２が設けられ、Ｙ軸方向の中央部のみが第２端面Ｅ２に引き出されて第２外部電極１５に接続されている。これにより、第２外層内部電極１３ｂは、第２端面Ｅ２側においてＹ軸方向に窄んだ平面形状となっている。

【0052】

また、第１外層内部電極１２ｂでは、第２端面Ｅ２側の部分全体が第１不存在領域Ｆ１とされている。第２外層内部電極１３ｂでは、第１端面Ｅ１側の部分全体が第２不存在領域Ｆ２とされている。これにより、外層内部電極１２ｂ，１３ｂではいずれも、内層内部電極１２ａ，１３ａよりもＸ軸方向の寸法が小さくなっている。

【0053】

図４に示すように、電極積層部１６の外層部１６ｂには、外部電極１４，１５の延出部１４ｂ，１５ｂとＺ軸方向に対向するＸ軸方向の全領域に不存在領域Ｆが設けられている。換言すると、外層内部電極１２ｂ，１３ｂでは、不存在領域Ｆ１，Ｆ２が延出部１４ｂ，１５ｂをＸ軸方向の内側に超えた位置まで延びている。

【0054】

つまり、第１外層内部電極１２ｂは、第１延出部１４ｂとＺ軸方向に対向する全領域においてＹ軸方向に窄み、角部Ｃの近傍において第２延出部１５ｂとはＺ軸方向に対向していない。また、第２外層内部電極１３ｂは、第２延出部１５ｂとＺ軸方向に対向する全領域においてＹ軸方向に窄み、角部Ｃの近傍において第１延出部１４ｂとはＺ軸方向に対向していない。

【0055】

このような構成により、積層セラミックコンデンサ１０では、セラミック素体１１における外部電極１４，１５に被覆された部分全体においてクラックの発生を抑制することができる。これにより、積層セラミックコンデンサ１０では、外観検査によって原因を追究することが困難な不良の発生を抑制することができる。

【0056】

更に、第１外層内部電極１２ｂでは、第１延出部１４ｂとＺ軸方向に対向する領域におけるＹ軸方向の寸法が第１内層内部電極１２ａの３分の２以下であることが好ましい。これにより、セラミック素体１１における第１外部電極１４に被覆された部分におけるクラックの発生をより効果的に抑制することができる。

【0057】

また、第２外層内部電極１３ｂでは、第２延出部１５ｂとＺ軸方向に対向する領域におけるＹ軸方向の寸法が第２内層内部電極１３ａの３分の２以下であることが好ましい。これにより、セラミック素体１１における第２外部電極１５に被覆された部分におけるクラックの発生をより効果的に抑制することができる。

【0058】

セラミック素体１１では、電極積層部１６における各外層部１６ｂのＺ軸方向の寸法が大きいほど、クラックの発生を抑制する効果が得られやすい反面、大容量が得られにくくなる。この観点から、各外層部１６ｂのＺ軸方向の寸法を、セラミック素体１１のＺ軸方向の寸法Ｔの５％以上２５％以下とすることが好ましい。

【0059】

［積層セラミックコンデンサ１０の製造方法］
図８は、本実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図９～１３は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図８に沿って、図９～１３を適宜参照しながら説明する。

【0060】

（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、電極積層部１６の内層部１６ａを形成するための第１及び第２内層セラミックシート１０１ａ，１０２ａと、電極積層部１６の一対の外層部１６ｂを形成するための第１及び第２外層セラミックシート１０１ｂ，１０２ｂと、カバー部１７を形成するためのカバーセラミックシート１０３と、を準備する。

【0061】

セラミックシート１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３はいずれも、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１ａ，１０１ｂ，１０２ａ，１０２ｂ，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。

【0062】

図９Ａは、第１内層セラミックシート１０１ａの平面図である。図９Ｂは、第２内層セラミックシート１０２ａの平面図である。図１０Ａは、第１外層セラミックシート１０１ｂの平面図である。図１０Ｂは、第２外層セラミックシート１０２ｂの平面図である。図１１は、カバーセラミックシート１０３の平面図である。

【0063】

この段階では、各セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３が、個片化されていない大判のシートとして構成される。図９～１１には、各積層セラミックコンデンサ１０ごとに個片化する際の切断線として、Ｘ軸に平行な第１切断線ＬｘとＹ軸に平行な第２切断線Ｌｙとが一点鎖線で示されている。

【0064】

内層セラミックシート１０１ａ，１０２ａには、内層内部電極１２ａ，１３ａに対応する未焼成の導体パターン１１２ａ，１１３ａが形成されている。外層セラミックシート１０１ｂ，１０２ｂには、外層内部電極１２ｂ，１３ｂに対応する未焼成の導体パターン１１２ｂ，１１３ｂが形成されている。

【0065】

なお、内部電極が設けられないカバー部１７に対応するカバーセラミックシート１０３には、未焼成の導体パターンが形成されていない。また、静電容量の形成に寄与しないカバー部１７に対応するカバーセラミックシート１０３の組成は、セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂと異なっていてもよい。

【0066】

導体パターン１１２ａ，１１３ａ，１１２ｂ，１１３ｂは、Ｎｉを主成分とする導体ペーストをセラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂに塗布することによって形成される。導電性ペーストの塗布方法としては、公知の技術から任意に選択可能であり、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。

【0067】

導体パターン１１２ａ，１１２ｂ及び導体パターン１１３ａ，１１３ｂにはそれぞれ、切断線Ｌｙに沿ったＸ軸方向の隙間が、切断線Ｌｙ１本置きに形成されている。導体パターン１１２ａ，１１２ｂと導体パターン１１３ａ，１１３ｂとでは、各隙間がＸ軸方向に沿って互い違いの配置となっている。

【0068】

（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３を、図１２に示すように積層することにより積層シート１０４を作製する。なお、図１２では、説明の便宜上、セラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂ，１０３を相互に離間させて示している。

【0069】

積層シート１０４では、電極積層部１６の内層部１６ａに対応する位置に内層セラミックシート１０１ａ，１０２ａがＺ軸方向に交互に積層されている。また、積層シート１０４では、電極積層部１６の外層部１６ｂに対応する位置に外層セラミックシート１０１ｂ，１０２ｂがＺ軸方向に交互に積層されている。

【0070】

また、積層シート１０４では、電極積層部１６に対応する位置に積層されたセラミックシート１０１ａ，１０２ａ，１０１ｂ，１０２ｂのＺ軸方向上下の両側からカバー部１７に対応するカバーセラミックシート１０３が積層される。カバーセラミックシート１０３は、カバー部１７の厚みに応じた枚数連続して積層される。

【0071】

（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、図１３に示すように切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成のセラミック素体１１が得られる。ステップＳ０３における積層シート１０４の切断には、例えば、押し切り刃を備えた切断装置や、回転刃を備えたダイシング装置などを用いることができる。

【0072】

（ステップＳ０４：焼成）
ステップＳ０４では、ステップＳ０３で得られたセラミック素体１１を焼成する。ステップＳ０４における焼成温度は、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、焼成温度は１０００～１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0073】

（ステップＳ０５：外部電極形成）
ステップＳ０５では、ステップＳ０４で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１～３に示す積層セラミックコンデンサ１０を作製する。外部電極１４，１５は、Ｃｕを主成分とする導体ペーストをセラミック素体１１に塗布し、焼き付けることで形成される。

【0074】

ステップＳ０５では、導体ペースト中のＣｕが内部電極１２，１３を構成するＮｉと反応しながら内部電極１２，１３中に拡散する。しかしながら、上記のとおり、セラミック素体１１では、Ｃｕの拡散によって内部電極１２，１３に膨張が生じても、外層部１６ｂに設けられた不存在領域Ｆの作用によってクラックの発生が抑制される。

【0075】

［外層部１６ｂの他の構成例］
セラミック素体１１では、外層部１６ｂにおける角部Ｃの近傍に外層内部電極１２ｂ，１３ｂが存在しない不存在領域Ｆが設けられていればよく、外層内部電極１２ｂ，１３ｂの構成は上記に限定されない。以下の説明では、第１及び第２不存在領域Ｆ１，Ｆ２の総称としても不存在領域Ｆとの呼称を用いる。

【0076】

例えば、外層内部電極１２ｂ，１３ｂでは、図１４に示すように、端面Ｅ１，Ｅ２に引き出される側とは反対側のＸ軸方向の端部も、Ｙ軸方向の両端部にそれぞれ不存在領域Ｆが設けられていてもよい。つまり、外層内部電極１２ｂ，１３ｂは、Ｘ軸方向両側においてＹ軸方向に窄んだ平面形状となっていてもよい。

【0077】

また、外層内部電極１２ｂ，１３ｂでは、図１５に示すように、Ｙ軸方向の両端部におけるＸ軸方向の全体にわたって不存在領域Ｆが設けられていてもよい。これにより、セラミック素体１１では、主面Ｍ１，Ｍ２と側面Ｓ１，Ｓ２とを接続するＸ軸方向に延びる稜部の全体にわたってクラックの発生を抑制することができる。

【0078】

更に、セラミック素体１１では、上記のように８つの角部Ｃのすべての近傍にそれぞれ不存在領域Ｆが設けられていることが好ましいが、８つの角部Ｃのうち少なくとも１つの近傍に不存在領域Ｆが設けられていれば、不存在領域Ｆが近傍に設けられた角部Ｃにおけるクラックの発生を抑制する効果が得られる。

【0079】

つまり、外層内部電極１２ｂ，１３ｂでは、内層内部電極１２ａ，１３ａの４つの隅部Ｄうち少なくとも１つに対応する位置に不存在領域Ｆが設けられていればよい。例えば、外層内部電極１２ｂ，１３ｂでは、図１６に示すように、端面Ｅ１，Ｅ２に引き出されたＸ軸方向の端部のＹ軸方向の一方に不存在領域Ｆが設けられていなくてもよい。

【0080】

［実施例］
本発明の実施例１～４として、上記実施形態に係る積層セラミックコンデンサ１０のサンプルをそれぞれ１００個ずつ作製した。実施例１～４に係るサンプルでは、それぞれ外層内部電極１２ｂ，１３ｂの構成が相互に異なり、外層内部電極１２ｂ，１３ｂ以外の構成がいずれも共通である。

【0081】

実施例１～４ではいずれも、セラミック素体１１の寸法Ｌを０．６２ｍｍとし、寸法Ｗを０．３３ｍｍとし、寸法Ｔを０．５５ｍｍとし、つまりセラミック素体１１の寸法Ｔが寸法Ｗの１．７倍である。また、実施例１～４ではいずれも、電極積層部１６の厚みを５００μｍとし、各カバー部１７の厚みをそれぞれ２５μｍとし、外部電極１４，１５の延出部１４ｂ，１５ｂのＸ軸方向の寸法をそれぞれ０．１５ｍｍとした。

【0082】

更に、実施例１～４ではいずれも、内部電極１２，１３の厚み、及びセラミック層１８の厚みを約０．５μｍとした。加えて、実施例１～４ではいずれも、内層内部電極１２ａ，１３ａを共通の矩形の平面形状とし、内層内部電極１２ａ，１３ａのＹ軸方向の寸法を０．３μｍとした。

【0083】

また、実施例１～４ではいずれも、内部電極１２，１３の総積層数を５００層とした。より詳細に、実施例１～４ではいずれも、内層部１６ａにおける内層内部電極１２ａ，１３ａの総積層数を４００層とし、一対の外層部１６ｂにおける外層内部電極１２ｂ，１３ｂの総積層数をそれぞれ５０層とした。

【0084】

実施例１では、外層内部電極１２ｂ，１３ｂを図７に示す構成とした。実施例２では、外層内部電極１２ｂ，１３ｂを図１４に示す構成とした。実施例３では、外層内部電極１２ｂ，１３ｂを図１５に示す構成とした。実施例４では、外層内部電極１２ｂ，１３ｂを図１６に示す構成とした。

【0085】

実施例１，２，４では、外層内部電極１２ｂ，１３ｂのＸ軸方向の中央部のＹ軸方向の寸法を０．３μｍとした。また、外層内部電極１２ｂ，１３ｂについて、実施例１，４における端面Ｅ１，Ｅ２に引き出されたＸ軸方向の端部、実施例２におけるＸ軸方向の両端部、及び実施例３における全部分のＹ軸方向の寸法を０．２ｍｍとした。

【0086】

また、比較例１，２として、上記実施形態に係る積層セラミックコンデンサ１０とは異なる構成のサンプルを１００個ずつ作製した。比較例１，２に係るサンプルでは、すべての内部電極１２，１３が実施例１～４に係るサンプルの内層内部電極１２ａ，１３ａと同様の構成を有し、つまり外層内部電極１２ｂ，１３ｂが設けられていない。

【0087】

比較例１では、上記の構成以外について実施例１～４と同様の構成とした。一方、比較例２では、上記の構成以外にも、セラミック素体１１が高背型でない点についても実施例１～４とは異なり、具体的に、セラミック素体１１の寸法Ｔを０．３２ｍｍとし、つまりセラミック素体１１の寸法Ｔが寸法Ｗの１．０倍である。

【0088】

これに伴い、比較例２では、電極積層部１６の厚みを２７０μｍとし、各カバー部１７の厚みをそれぞれ２５μｍとした。また、比較例２では、内部電極１２，１３の総積層数を２７０層とした。比較例２に係るサンプルでは、上記で挙げた構成以外について実施例１～４及び比較例１と同様の構成とした。

【0089】

実施例１～４及び比較例１，２に係るサンプルについて断面観察を行うことによりセラミック素体１１の角部Ｃにおけるクラックの発生の有無を確認した。実施例１～４では、すべてのサンプルについてセラミック素体１１の角部Ｃにクラックの発生が確認されず、本発明の効果が得られていることが確認された。

【0090】

比較例１ではすべてのサンプルについてセラミック素体１１の角部Ｃのいずれかにクラックの発生が確認され、比較例２ではすべてのサンプルについてセラミック素体１１の角部Ｃにクラックの発生が確認されなかった。これにより、セラミック素体１１の角部Ｃにおけるクラックの発生は、高背型の特有の課題であることが確認された。

【0091】

［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

【0092】

例えば、セラミック素体１１では、電極積層部１６の一対の外層部１６ｂにおける外部電極１４，１５の延出部１４ｂ，１５ｂとＺ軸方向に対向する全領域に不存在領域Ｆが設けられていなくてもよく、延出部１４ｂ，１５ｂとＺ軸方向に対向する少なくとも一部の領域に不存在領域Ｆが設けられていれば本発明の効果が得られる。

【0093】

また、本発明に係る積層セラミックコンデンサ１０では、外部電極１４，１５の延出部１４ｂ，１５ｂが少なくとも主面Ｍ１，Ｍ２上に設けられている構成において上記の効果が得られる。このため、本発明では、外部電極１４，１５の延出部１４ｂ，１５ｂが側面Ｓ１，Ｓ２上に設けられていなくてもよい。

【符号の説明】

【0094】

１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１２ａ，１３ａ…内層内部電極
１２ｂ，１３ｂ…外層内部電極
１４，１５…外部電極
１４ａ，１５ａ…端面被覆部
１４ｂ，１５ｂ…延出部
１６…電極積層部
１６ａ…内層部
１６ｂ…外層部
１７…カバー部
１８…セラミック層
Ｍ１，Ｍ２…主面
Ｅ１，Ｅ２…端面
Ｓ１，Ｓ２…側面
Ｃ…角部
Ｄ…隅部
Ｆ，Ｆ１，Ｆ２…不存在領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】